JP4098459B2 - 電気長を考慮した信号線路の配線方法 - Google Patents
電気長を考慮した信号線路の配線方法 Download PDFInfo
- Publication number
- JP4098459B2 JP4098459B2 JP2000155953A JP2000155953A JP4098459B2 JP 4098459 B2 JP4098459 B2 JP 4098459B2 JP 2000155953 A JP2000155953 A JP 2000155953A JP 2000155953 A JP2000155953 A JP 2000155953A JP 4098459 B2 JP4098459 B2 JP 4098459B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- signal line
- electrical length
- length
- information table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線基板上の配線パターンを決定する方法、特に配線基板上の回路の動作周波数が高い場合に適用して好適な配線パターン決定方法及び多層配線基板に関する。
【０００２】
【従来の技術】
回路の動作周波数が高い配線基板では、通常、信号線路は伝送線路として扱われる。一般に伝送線路の特性として、図６ａに示す配線の折れ曲がり部分や、多層配線基板における、図６ｂに示すビアホール（基板の上下を接続するための穴）により配線層を変更する部分など、信号線路が不連続となる部分において、信号伝播の遅延が増大する。この遅延により、信号線路の実質的な長さである電気長が形成される。
【０００３】
回路の動作周波数が低い場合は、動作速度と比較して前述した遅延の変化が相対的に小さかったため、この影響を無視し、信号線路の電気長を配線長と等しいと見なしても問題とならなかった。しかし、動作周波数が高い場合は、この影響が無視できなくなるため、信号線路の電気長と配線長とは区別して扱われる。
【０００４】
この種の従来技術としては、例えば、配線の折れ曲がり角度が図７ａに示す９０°又は図７ｂに示す４５°の場合、同時に動作する複数の信号線路において、第１の信号線路の形状を決定し、第１の信号経路の形状に応じて第２の信号線路の形状を決定し、第１の信号線路と第２の信号線路の折れ曲がり数の差に応じて第２の信号線路の配線長を変化させることにより、同時動作する信号線路の電気長を等しく配線するという電気長等長配線方法があった（例えば特開平−２４０６００号公報参照）。
【０００５】
【発明が解決しようとする課題】
配線基板上の回路を所望の通りに動作させるために、電気長が回路の動作周波数や部品内部の遅延、或いは回路の動作タイミング等で定まる許容範囲内に収まるように配線が行なわれる必要がある。
【０００６】
前記従来技術は、ある程度信号線路の電気長を考慮して配線することが期待できるが、同時動作する第１の信号線路に対し、第２の信号線路の電気長が等しくなるように配線するものであり、電気長の制約が与えられた個々の信号線路に対し、直接その電気長の制約を満たすように配線するものではない。
【０００７】
また、前記従来技術は、任意角度の配線の折れ曲がりと、スルーホール（部品のピンを挿入して接続するための穴）又はビアホールがある場合の電気長の変化に対する配慮が欠けているため、電気長の算出精度が低下することが避けられなかった。
【０００８】
本発明の目的は、上記の問題を解決し、信号線路の電気長を精度良く算出しつつ、与えられた電気長の制約を満たすように配線を行なう電気長を考慮した配線方法及び多層配線基板を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的は、多層配線基板の配線方法において、
（１）信号線路が満たさなければならない電気長の制約を与え、
（２）信号線路の遅延が不連続となる部分において、配線長に対する電気長の変化量（長さの差）を定め、
（３）信号線路の配線長と電気長の変化量とを用いて、信号線路の電気長を算出し、
（４）信号線路が前記電気長の制約を満たすように配線の経路を定める、
ことにより達成される。
【００１０】
また、上記（２）では、
（６）配線パターンの折れ曲がり部分と配線パターンがスルーホール又はビアホールに接続する部分とを前記信号線路の遅延が不連続となる部分とし、配線パターンの直線部分（以下では「配線要素」と云うこととする）の間の折れ曲がり角度による、配線長に対する電気長の変化量と、スルーホール又はビアホールの種類毎の、配線長に対する電気長の変化量とを定める、
ことが望ましい。
【００１１】
【発明の実施の形態】
以下、本発明に係る電気長を考慮した配線方法及び多層配線基板を図１〜図５に示した発明の実施の形態を参照して更に詳細に説明する。本発明の電気長を考慮した配線方法を実行する配線処理システムの例を図１に示す。図１において、１０１はコンピュータ、１０２は多層配線基板の層構成等の物理的仕様を格納した基板情報ファイル、１０３は部品配置情報並びにスルーホール及びビアホールに関する電気的仕様等を格納した部品情報ファイル、１０４は部品間の接続情報及び遅延に関する電気長の制約等を格納したネット情報ファイル、１０５は遅延が不連続となる部分における配線長に対する電気長の変化量等を格納した電気長特性情報ファイル、１０６は配線パターンの情報を格納した配線パターン情報ファイルである。コンピュータ１０１は、これらの各情報ファイルから情報を読み込んだ後、該情報に基づいて電気長を考慮した配線処理を行ない、得られた配線パターンを配線パターン情報ファイル１０６に出力するという配線処理プログラム（図示せず）を有する。
【００１２】
即ち、コンピュータ１０１は、上記配線処理プログラムに従って、処理の全体を制御する電気長考慮配線処理制御部１０７、該制御部の制御の基に動作する入力処理部１０８、対話配線処理部１０９、電気長計算処理部１１０、電気長制約判定処理部１１１及び出力処理部１１２、並びにこれらの処理部が処理結果の情報を基に作成する接続情報テーブル１１３、電気長制約情報テーブル１１４、電気長変化量情報テーブル１１５、配線パターン情報テーブル１１６、配線経路情報テーブル１１７及び電気長計算情報テーブル１１８を形成する。
【００１３】
入力処理部１０８は、基板情報ファイル１０２、部品情報ファイル１０３、ネット情報ファイル１０４、電気長特性情報ファイル１０５、配線パターン情報ファイル１０６を読み込み、所定の情報を接続情報テーブル１１３、電気長制約情報テーブル１１４、電気長変化量情報テーブル１１５、配線パターン情報テーブル１１６に作成する。
【００１４】
対話配線処理部１０９は、接続情報テーブル１１３、配線パターン情報テーブル１１６内の所定の情報を参照し、対話配線した経路に関する情報を配線経路情報テーブル１１７に作成する。
【００１５】
電気長計算処理部１１０は、電気長変化量情報テーブル１１５と配線経路情報テーブル１１７内の所定の情報を参照し、配線経路の電気長の計算結果に関する情報を電気長計算情報テーブル１１８に作成する。
【００１６】
電気長制約判定処理部１１１は、電気長制約情報テーブル１１４、配線経路情報テーブル１１７、電気長計算情報テーブル１１８内の所定の情報を参照し、電気長制約判定結果基づいて配線パターン情報テーブル１１６を更新する。
【００１７】
出力処理部１１２は、配線パターン情報テーブル１１６内の所定の情報を参照し、配線パターン情報ファイル１０６に配線結果に関する情報を出力する。
【００１８】
電気長考慮配線処理制御部１０７は、処理の開始と共に入力処理部１０８、対話配線処理部１０９、電気長計算処理部１１０、電気長制約判定処理部１１１及び出力処理部１１２を順次起動する。
【００１９】
ここで、電気長考慮配線処理制御部１０７の処理手順を図２に示す。まず、制御部１０７は、図２のステップ２０１において、入力処理部１０８を起動し入力処理を行なう。入力処理により、基板情報ファイル１０２、部品情報ファイル１０３、ネット情報ファイル１０４、電気長特性情報ファイル１０５及び配線パターン情報ファイル１０６から配線する多層配線基板に関する情報を読み込み、信号線路に関する部品ピン間の接続情報を有する接続情報テーブル１１３と、信号線路の電気長に関する制約情報を有する電気長制約情報テーブル１１４と、信号線路の遅延が不連続となる部分における配線長に対する電気長の変化量に関する情報を有する電気長変化量情報テーブル１１５と、既に配線済みの配線パターンに関する情報を有する配線パターン情報テーブル１１６とを作成する。
【００２０】
電気長変化量情報の作成例を図３ａ、図３ｂ、図３ｃ及び図３ｄに示す。本実施例では、配線要素間の折れ曲がりと、スルーホール及びビアホールとが信号線路の遅延が不連続となる部分として与えられる。
【００２１】
図３ａに示す配線要素間の折れ曲がりについては、配線要素Ｐ1とＰ2との間の折れ曲がり角度θ1に対し、図３ｂに示すように電気長変化量δ1が設定される。同様に折れ曲がり角度θ2、θ3…に対して、電気長変化量δ2、δ3…が設定される。
【００２２】
また、図３ｃに示すスルーホール及びビアホールについては、スルーホール及びビアホールの穴明けの範囲（スルーホールＶ1については層１から層ｎ、スルーホールＶ2については層１から層ｎ、ビアホールＶ3については層３から層４）と、スルーホール及びビアホールに接続する配線パターンの存在する層（スルーホールＶ1については配線パターンＰ3の存在する層２、スルーホールＶ2については配線パターンＰ4、Ｐ5の存在する層ｎ−２と層ｎ−１、ビアホールＶ3については配線パターンＰ6、Ｐ7の存在する層３と層４）とによりスルーホール及びビアホールを分類し、スルーホールＶ1、Ｖ2及びビアホールＶ3…に対し、図３ｄに示すように電気長変化量δ'1、δ'2、δ'3…が設定される。
【００２３】
本実施例では、これらの変化量が３次元電磁解析が可能な伝送線路シミュレータ又は実験等により予め求められる。
【００２４】
次に、図２のステップ２０２において、制御部１０７は、未配線の信号線路を１つ選択した後、ステップ２０３において対話配線処理部１０９を起動し、接続情報テーブル１１３、配線パターン情報テーブル１１５を参照しつつ、対話配線により配線経路を定め、定めた配線経路を配線経路情報テーブル１１７に格納する。
【００２５】
その後、ステップ２０４において、電気長計算処理部１１０を起動し、電気長変化量情報テーブル１１４、配線経路情報テーブル１１７を参照しつつ、配線経路の電気長を算出し、電気長計算情報テーブル１１８に格納する。
【００２６】
電気長計算処理部１１０の処理のフローチャートを図４に示す。まず、図４のステップ３０１において、処理部１１０は、配線経路の出発点となるスルーホールを選択する。
【００２７】
次に、ステップ３０２において出発点となるスルーホールの電気長変化量を求め、求めた電気長変化量を配線経路の配線長に加える。続いてステップ３０３において出発点となるスルーホールに接続する配線要素を選択し、ステップ３０４において選択した現在の配線要素の長さを配線経路の配線長に加える。
【００２８】
その後、ステップ３０５において現在の配線要素が配線経路の到達点に達したか判定を行ない、到達していなかった場合はステップ３０６において現在の配線要素に接続する次の配線要素を選択する。
【００２９】
次に、ステップ３０７において現在の配線要素と次の配線要素間の間にスルーホール又はビアホールが存在するかの判定を行なう。スルーホール又はビアホールが存在しない場合はステップ３０８に進み、２つの配線要素間の折れ曲がり角度を求め、ステップ３０９において折れ曲がり角度に対する電気長変化量を求め、ステップ３１１に進む。
【００３０】
スルーホール又はビアホールがある場合はステップ３１０において、存在するスルーホール又はビアホールに対する電気長変化量を求め、ステップ３１１に進む。
【００３１】
続いて、ステップ３１１において、求めた電気長変化量を配線経路の配線長に加え、ステップ３１２において次の配線要素を現在の配線要素に置き換える。
【００３２】
その後、現在の配線要素が到達点に達するまでステップ３０４からステップ３１２を繰り返し実行する。
【００３３】
最後に、現在の配線要素が到達点に達した場合はステップ３０５からステップ３１２に進み、到達点となるスルーホールの電気長変化量を求め、求めた電気長変化量を配線経路の配線長に加える。
【００３４】
電気長の算出例を図５に示す。出発点となる、部品ピンを挿入するスルーホールＶ4から配線要素Ｐ8，Ｐ9，Ｐ10を通り、ビアホールＶ5で層変更を行ない、配線要素Ｐ11、Ｐ12を通って到達点となる、部品ピンを挿入するスルーホールＶ6に至る信号線路が与えられたとき、配線要素Ｐ8〜Ｐ12までの配線長をそれぞれＬ8〜Ｌ12、配線要素Ｐ8と配線要素Ｐ9の間の折れ曲がり角度θ4、配線要素Ｐ9と配線要素Ｐ10の間の折れ曲がり角度θ5、配線要素Ｐ11と配線要素Ｐ12の間の折れ曲がり角度θ6に対する電気長変化量をそれぞれδ4，δ5，δ6、スルーホールＶ4，Ｖ6、ビアホールＶ5に対する電気長変化量をそれぞれδ'4，δ'6，δ'5とすると、本実施例では電気長Ｅは、
【００３５】
【数１】
【００３６】
として算出される。
【００３７】
次に、図２のステップ２０５において、制御部１０７は、電気長制約判定処理部１１１を起動し、電気長制約情報テーブル１１４、電気長計算情報テーブル１１８を参照しつつ、ステップ２０４で算出した配線経路の電気長が電気長制約を満たすかどうかを判定する。電気長制約を満たす場合、ステップ２０６において配線経路情報テーブル１１７の内容を配線パターン情報テーブル１１６に登録する。電気長制約を満たさない場合は、ステップ２０３に戻って対話配線処理制御部１０９を起動し対話配線をやり直す。やり直しにより、各配線要素の長さ、配線要素間の角度、スルーホールやビアホールの位置等が再設定される。
【００３８】
その後ステップ２０７で、未配線の信号線路が残っているかの判定を行ない、未配線の信号線路がなくなるまで、ステップ２０２からステップ２０７までを繰り返し実行する。最後に、ステップ２０８において出力処理部１１２を起動し、配線パターン情報テーブル１１６を参照し、ステップ２０６の結果を配線パターン情報ファイル１０６に出力し、全体処理を終了する。
【００３９】
このようにして、設計対象の配線の全てに対して電気長の制約を精度良く満たすことができ、動作周波数の高い回路を搭載する配線基板を実現することができる。
【００４０】
【発明の効果】
本発明によれば、信号線路の遅延が不連続となる部分で生じる配線長に対する電気長の変化を考慮して信号線路の電気長を算出し、電気長の制約を満たすように配線するので、所望の電気長の制約を精度良く達成した配線パターンを得ることができる。また、それにより、動作周波数の高い回路を搭載可能な多層配線基板を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る電気長を考慮した配線方法の一実施の形態を説明するためのブロック図。
【図２】電気長考慮配線処理部１０７の処理を説明するためのフローチャート図。
【図３】電気長変化量の設定の例を示す図。
【図４】電気長計算処理部１１０の処理を説明するためのフローチャート図。
【図５】電気長の算出例を説明するための図。
【図６】信号線路の遅延が不連続となる部分を説明するための図。
【図７】従来技術による信号線路を説明するための図。
【符号の説明】
１０１…コンピュータ、１０２…基板情報ファイル、１０３…部品情報ファイル、１０４…ネット情報ファイル、１０５…電気長特性情報ファイル、１０６…配線パターン情報ファイル、１０７…電気長考慮配線処理部、１０８…入力処理部、１０９…対話配線処理部、１１０…電気長計算処理部、１１１…電気長制約判定処理部、１１２…出力処理部、１１３…接続情報テーブル、１１４…電気長制約情報テーブル、１１５…電気長変化量情報テーブル、１１６…配線パターン情報テーブル、１１７…配線経路情報テーブル、１１８…電気長計算情報テーブル。
【発明の属する技術分野】
本発明は、多層配線基板上の配線パターンを決定する方法、特に配線基板上の回路の動作周波数が高い場合に適用して好適な配線パターン決定方法及び多層配線基板に関する。
【０００２】
【従来の技術】
回路の動作周波数が高い配線基板では、通常、信号線路は伝送線路として扱われる。一般に伝送線路の特性として、図６ａに示す配線の折れ曲がり部分や、多層配線基板における、図６ｂに示すビアホール（基板の上下を接続するための穴）により配線層を変更する部分など、信号線路が不連続となる部分において、信号伝播の遅延が増大する。この遅延により、信号線路の実質的な長さである電気長が形成される。
【０００３】
回路の動作周波数が低い場合は、動作速度と比較して前述した遅延の変化が相対的に小さかったため、この影響を無視し、信号線路の電気長を配線長と等しいと見なしても問題とならなかった。しかし、動作周波数が高い場合は、この影響が無視できなくなるため、信号線路の電気長と配線長とは区別して扱われる。
【０００４】
この種の従来技術としては、例えば、配線の折れ曲がり角度が図７ａに示す９０°又は図７ｂに示す４５°の場合、同時に動作する複数の信号線路において、第１の信号線路の形状を決定し、第１の信号経路の形状に応じて第２の信号線路の形状を決定し、第１の信号線路と第２の信号線路の折れ曲がり数の差に応じて第２の信号線路の配線長を変化させることにより、同時動作する信号線路の電気長を等しく配線するという電気長等長配線方法があった（例えば特開平−２４０６００号公報参照）。
【０００５】
【発明が解決しようとする課題】
配線基板上の回路を所望の通りに動作させるために、電気長が回路の動作周波数や部品内部の遅延、或いは回路の動作タイミング等で定まる許容範囲内に収まるように配線が行なわれる必要がある。
【０００６】
前記従来技術は、ある程度信号線路の電気長を考慮して配線することが期待できるが、同時動作する第１の信号線路に対し、第２の信号線路の電気長が等しくなるように配線するものであり、電気長の制約が与えられた個々の信号線路に対し、直接その電気長の制約を満たすように配線するものではない。
【０００７】
また、前記従来技術は、任意角度の配線の折れ曲がりと、スルーホール（部品のピンを挿入して接続するための穴）又はビアホールがある場合の電気長の変化に対する配慮が欠けているため、電気長の算出精度が低下することが避けられなかった。
【０００８】
本発明の目的は、上記の問題を解決し、信号線路の電気長を精度良く算出しつつ、与えられた電気長の制約を満たすように配線を行なう電気長を考慮した配線方法及び多層配線基板を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的は、多層配線基板の配線方法において、
（１）信号線路が満たさなければならない電気長の制約を与え、
（２）信号線路の遅延が不連続となる部分において、配線長に対する電気長の変化量（長さの差）を定め、
（３）信号線路の配線長と電気長の変化量とを用いて、信号線路の電気長を算出し、
（４）信号線路が前記電気長の制約を満たすように配線の経路を定める、
ことにより達成される。
【００１０】
また、上記（２）では、
（６）配線パターンの折れ曲がり部分と配線パターンがスルーホール又はビアホールに接続する部分とを前記信号線路の遅延が不連続となる部分とし、配線パターンの直線部分（以下では「配線要素」と云うこととする）の間の折れ曲がり角度による、配線長に対する電気長の変化量と、スルーホール又はビアホールの種類毎の、配線長に対する電気長の変化量とを定める、
ことが望ましい。
【００１１】
【発明の実施の形態】
以下、本発明に係る電気長を考慮した配線方法及び多層配線基板を図１〜図５に示した発明の実施の形態を参照して更に詳細に説明する。本発明の電気長を考慮した配線方法を実行する配線処理システムの例を図１に示す。図１において、１０１はコンピュータ、１０２は多層配線基板の層構成等の物理的仕様を格納した基板情報ファイル、１０３は部品配置情報並びにスルーホール及びビアホールに関する電気的仕様等を格納した部品情報ファイル、１０４は部品間の接続情報及び遅延に関する電気長の制約等を格納したネット情報ファイル、１０５は遅延が不連続となる部分における配線長に対する電気長の変化量等を格納した電気長特性情報ファイル、１０６は配線パターンの情報を格納した配線パターン情報ファイルである。コンピュータ１０１は、これらの各情報ファイルから情報を読み込んだ後、該情報に基づいて電気長を考慮した配線処理を行ない、得られた配線パターンを配線パターン情報ファイル１０６に出力するという配線処理プログラム（図示せず）を有する。
【００１２】
即ち、コンピュータ１０１は、上記配線処理プログラムに従って、処理の全体を制御する電気長考慮配線処理制御部１０７、該制御部の制御の基に動作する入力処理部１０８、対話配線処理部１０９、電気長計算処理部１１０、電気長制約判定処理部１１１及び出力処理部１１２、並びにこれらの処理部が処理結果の情報を基に作成する接続情報テーブル１１３、電気長制約情報テーブル１１４、電気長変化量情報テーブル１１５、配線パターン情報テーブル１１６、配線経路情報テーブル１１７及び電気長計算情報テーブル１１８を形成する。
【００１３】
入力処理部１０８は、基板情報ファイル１０２、部品情報ファイル１０３、ネット情報ファイル１０４、電気長特性情報ファイル１０５、配線パターン情報ファイル１０６を読み込み、所定の情報を接続情報テーブル１１３、電気長制約情報テーブル１１４、電気長変化量情報テーブル１１５、配線パターン情報テーブル１１６に作成する。
【００１４】
対話配線処理部１０９は、接続情報テーブル１１３、配線パターン情報テーブル１１６内の所定の情報を参照し、対話配線した経路に関する情報を配線経路情報テーブル１１７に作成する。
【００１５】
電気長計算処理部１１０は、電気長変化量情報テーブル１１５と配線経路情報テーブル１１７内の所定の情報を参照し、配線経路の電気長の計算結果に関する情報を電気長計算情報テーブル１１８に作成する。
【００１６】
電気長制約判定処理部１１１は、電気長制約情報テーブル１１４、配線経路情報テーブル１１７、電気長計算情報テーブル１１８内の所定の情報を参照し、電気長制約判定結果基づいて配線パターン情報テーブル１１６を更新する。
【００１７】
出力処理部１１２は、配線パターン情報テーブル１１６内の所定の情報を参照し、配線パターン情報ファイル１０６に配線結果に関する情報を出力する。
【００１８】
電気長考慮配線処理制御部１０７は、処理の開始と共に入力処理部１０８、対話配線処理部１０９、電気長計算処理部１１０、電気長制約判定処理部１１１及び出力処理部１１２を順次起動する。
【００１９】
ここで、電気長考慮配線処理制御部１０７の処理手順を図２に示す。まず、制御部１０７は、図２のステップ２０１において、入力処理部１０８を起動し入力処理を行なう。入力処理により、基板情報ファイル１０２、部品情報ファイル１０３、ネット情報ファイル１０４、電気長特性情報ファイル１０５及び配線パターン情報ファイル１０６から配線する多層配線基板に関する情報を読み込み、信号線路に関する部品ピン間の接続情報を有する接続情報テーブル１１３と、信号線路の電気長に関する制約情報を有する電気長制約情報テーブル１１４と、信号線路の遅延が不連続となる部分における配線長に対する電気長の変化量に関する情報を有する電気長変化量情報テーブル１１５と、既に配線済みの配線パターンに関する情報を有する配線パターン情報テーブル１１６とを作成する。
【００２０】
電気長変化量情報の作成例を図３ａ、図３ｂ、図３ｃ及び図３ｄに示す。本実施例では、配線要素間の折れ曲がりと、スルーホール及びビアホールとが信号線路の遅延が不連続となる部分として与えられる。
【００２１】
図３ａに示す配線要素間の折れ曲がりについては、配線要素Ｐ1とＰ2との間の折れ曲がり角度θ1に対し、図３ｂに示すように電気長変化量δ1が設定される。同様に折れ曲がり角度θ2、θ3…に対して、電気長変化量δ2、δ3…が設定される。
【００２２】
また、図３ｃに示すスルーホール及びビアホールについては、スルーホール及びビアホールの穴明けの範囲（スルーホールＶ1については層１から層ｎ、スルーホールＶ2については層１から層ｎ、ビアホールＶ3については層３から層４）と、スルーホール及びビアホールに接続する配線パターンの存在する層（スルーホールＶ1については配線パターンＰ3の存在する層２、スルーホールＶ2については配線パターンＰ4、Ｐ5の存在する層ｎ−２と層ｎ−１、ビアホールＶ3については配線パターンＰ6、Ｐ7の存在する層３と層４）とによりスルーホール及びビアホールを分類し、スルーホールＶ1、Ｖ2及びビアホールＶ3…に対し、図３ｄに示すように電気長変化量δ'1、δ'2、δ'3…が設定される。
【００２３】
本実施例では、これらの変化量が３次元電磁解析が可能な伝送線路シミュレータ又は実験等により予め求められる。
【００２４】
次に、図２のステップ２０２において、制御部１０７は、未配線の信号線路を１つ選択した後、ステップ２０３において対話配線処理部１０９を起動し、接続情報テーブル１１３、配線パターン情報テーブル１１５を参照しつつ、対話配線により配線経路を定め、定めた配線経路を配線経路情報テーブル１１７に格納する。
【００２５】
その後、ステップ２０４において、電気長計算処理部１１０を起動し、電気長変化量情報テーブル１１４、配線経路情報テーブル１１７を参照しつつ、配線経路の電気長を算出し、電気長計算情報テーブル１１８に格納する。
【００２６】
電気長計算処理部１１０の処理のフローチャートを図４に示す。まず、図４のステップ３０１において、処理部１１０は、配線経路の出発点となるスルーホールを選択する。
【００２７】
次に、ステップ３０２において出発点となるスルーホールの電気長変化量を求め、求めた電気長変化量を配線経路の配線長に加える。続いてステップ３０３において出発点となるスルーホールに接続する配線要素を選択し、ステップ３０４において選択した現在の配線要素の長さを配線経路の配線長に加える。
【００２８】
その後、ステップ３０５において現在の配線要素が配線経路の到達点に達したか判定を行ない、到達していなかった場合はステップ３０６において現在の配線要素に接続する次の配線要素を選択する。
【００２９】
次に、ステップ３０７において現在の配線要素と次の配線要素間の間にスルーホール又はビアホールが存在するかの判定を行なう。スルーホール又はビアホールが存在しない場合はステップ３０８に進み、２つの配線要素間の折れ曲がり角度を求め、ステップ３０９において折れ曲がり角度に対する電気長変化量を求め、ステップ３１１に進む。
【００３０】
スルーホール又はビアホールがある場合はステップ３１０において、存在するスルーホール又はビアホールに対する電気長変化量を求め、ステップ３１１に進む。
【００３１】
続いて、ステップ３１１において、求めた電気長変化量を配線経路の配線長に加え、ステップ３１２において次の配線要素を現在の配線要素に置き換える。
【００３２】
その後、現在の配線要素が到達点に達するまでステップ３０４からステップ３１２を繰り返し実行する。
【００３３】
最後に、現在の配線要素が到達点に達した場合はステップ３０５からステップ３１２に進み、到達点となるスルーホールの電気長変化量を求め、求めた電気長変化量を配線経路の配線長に加える。
【００３４】
電気長の算出例を図５に示す。出発点となる、部品ピンを挿入するスルーホールＶ4から配線要素Ｐ8，Ｐ9，Ｐ10を通り、ビアホールＶ5で層変更を行ない、配線要素Ｐ11、Ｐ12を通って到達点となる、部品ピンを挿入するスルーホールＶ6に至る信号線路が与えられたとき、配線要素Ｐ8〜Ｐ12までの配線長をそれぞれＬ8〜Ｌ12、配線要素Ｐ8と配線要素Ｐ9の間の折れ曲がり角度θ4、配線要素Ｐ9と配線要素Ｐ10の間の折れ曲がり角度θ5、配線要素Ｐ11と配線要素Ｐ12の間の折れ曲がり角度θ6に対する電気長変化量をそれぞれδ4，δ5，δ6、スルーホールＶ4，Ｖ6、ビアホールＶ5に対する電気長変化量をそれぞれδ'4，δ'6，δ'5とすると、本実施例では電気長Ｅは、
【００３５】
【数１】
として算出される。
【００３７】
次に、図２のステップ２０５において、制御部１０７は、電気長制約判定処理部１１１を起動し、電気長制約情報テーブル１１４、電気長計算情報テーブル１１８を参照しつつ、ステップ２０４で算出した配線経路の電気長が電気長制約を満たすかどうかを判定する。電気長制約を満たす場合、ステップ２０６において配線経路情報テーブル１１７の内容を配線パターン情報テーブル１１６に登録する。電気長制約を満たさない場合は、ステップ２０３に戻って対話配線処理制御部１０９を起動し対話配線をやり直す。やり直しにより、各配線要素の長さ、配線要素間の角度、スルーホールやビアホールの位置等が再設定される。
【００３８】
その後ステップ２０７で、未配線の信号線路が残っているかの判定を行ない、未配線の信号線路がなくなるまで、ステップ２０２からステップ２０７までを繰り返し実行する。最後に、ステップ２０８において出力処理部１１２を起動し、配線パターン情報テーブル１１６を参照し、ステップ２０６の結果を配線パターン情報ファイル１０６に出力し、全体処理を終了する。
【００３９】
このようにして、設計対象の配線の全てに対して電気長の制約を精度良く満たすことができ、動作周波数の高い回路を搭載する配線基板を実現することができる。
【００４０】
【発明の効果】
本発明によれば、信号線路の遅延が不連続となる部分で生じる配線長に対する電気長の変化を考慮して信号線路の電気長を算出し、電気長の制約を満たすように配線するので、所望の電気長の制約を精度良く達成した配線パターンを得ることができる。また、それにより、動作周波数の高い回路を搭載可能な多層配線基板を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る電気長を考慮した配線方法の一実施の形態を説明するためのブロック図。
【図２】電気長考慮配線処理部１０７の処理を説明するためのフローチャート図。
【図３】電気長変化量の設定の例を示す図。
【図４】電気長計算処理部１１０の処理を説明するためのフローチャート図。
【図５】電気長の算出例を説明するための図。
【図６】信号線路の遅延が不連続となる部分を説明するための図。
【図７】従来技術による信号線路を説明するための図。
【符号の説明】
１０１…コンピュータ、１０２…基板情報ファイル、１０３…部品情報ファイル、１０４…ネット情報ファイル、１０５…電気長特性情報ファイル、１０６…配線パターン情報ファイル、１０７…電気長考慮配線処理部、１０８…入力処理部、１０９…対話配線処理部、１１０…電気長計算処理部、１１１…電気長制約判定処理部、１１２…出力処理部、１１３…接続情報テーブル、１１４…電気長制約情報テーブル、１１５…電気長変化量情報テーブル、１１６…配線パターン情報テーブル、１１７…配線経路情報テーブル、１１８…電気長計算情報テーブル。
Claims (3)
- 多層配線基板上の回路を接続する信号線路の配線方法であって、
該信号線路が満たさなければならない電気長の制約を与える工程と、
信号線路を伝播する信号の遅延が不連続となる部分における、配線長に対する電気長の変化量を定めた情報テーブルを作成する工程と、
信号線路の配線経路を定める工程と、
前記定めた電気長の変化量と前記定めた配線経路とを用いて信号線路の電気長を算出する工程とを備え、
前記算出した電気長が信号線路に与えられた制約を満たすまで前記信号線路の配線経路を定める工程と前記信号線路の電気長を算出する工程とを繰り返し実行することを特徴とする信号線路の配線方法。 - 前記情報テーブルを作成する工程は、配線パターンの折れ曲がり部分と配線パターンがスルーホール又はビアホールに接続する部分とを遅延が不連続となる部分として定め、配線パターンの直線部分である配線要素の間の折れ曲がり角度による、配線長に対する電気長の変化量と、スルーホール及びビアホールの種類毎の、配線長に対する電気長の変化量とを定める工程を有していることを特徴とする請求項１に記載の信号線路の配線方法。
- 前記信号線路の電気長を算出する工程は、配線パターンの直線部分である配線要素の長さを配線経路の配線長に加える工程と、信号線路の遅延が不連続となる部分における電気長変化量を前記情報テーブルから求める工程と、前記求めた電気長変化量を配線経路の配線長に加える工程と、を配線要素が到達点に達するまで、繰り返し実行することを特徴とする請求項１に記載の信号線路の配線方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000155953A JP4098459B2 (ja) | 2000-05-23 | 2000-05-23 | 電気長を考慮した信号線路の配線方法 |
| US09/864,865 US6640332B2 (en) | 2000-05-23 | 2001-05-23 | Wiring pattern decision method considering electrical length and multi-layer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000155953A JP4098459B2 (ja) | 2000-05-23 | 2000-05-23 | 電気長を考慮した信号線路の配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332839A JP2001332839A (ja) | 2001-11-30 |
| JP4098459B2 true JP4098459B2 (ja) | 2008-06-11 |
Family
ID=18660811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000155953A Expired - Lifetime JP4098459B2 (ja) | 2000-05-23 | 2000-05-23 | 電気長を考慮した信号線路の配線方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6640332B2 (ja) |
| JP (1) | JP4098459B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329783A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | 配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体 |
| US7013452B2 (en) * | 2003-03-24 | 2006-03-14 | Lucent Technologies Inc. | Method and apparatus for intra-layer transitions and connector launch in multilayer circuit boards |
| KR100891537B1 (ko) | 2007-12-13 | 2009-04-03 | 주식회사 하이닉스반도체 | 반도체 패키지용 기판 및 이를 갖는 반도체 패키지 |
| JP5526883B2 (ja) * | 2010-03-12 | 2014-06-18 | 富士通株式会社 | 設計支援プログラム、設計支援装置、および設計支援方法 |
| KR102467846B1 (ko) | 2017-11-16 | 2022-11-16 | 삼성전자주식회사 | 이미지 센서 및 그 이미지 센서를 구비한 전자 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4630219A (en) * | 1983-11-23 | 1986-12-16 | International Business Machines Corporation | Element placement method |
| US4908576A (en) * | 1987-09-08 | 1990-03-13 | Jackson Daniel K | System for printed circuit board testing |
| JPH07240600A (ja) | 1994-02-28 | 1995-09-12 | Oki Electric Ind Co Ltd | 電気長等長配線方法 |
| US5550748A (en) * | 1994-03-22 | 1996-08-27 | Cadence Design Systems, Inc. | Region search for delay routing and signal net matching |
| JP3351651B2 (ja) * | 1995-04-07 | 2002-12-03 | 富士通株式会社 | 会話型回路設計装置 |
| JPH08320894A (ja) | 1995-05-25 | 1996-12-03 | Matsushita Electric Ind Co Ltd | 配線遅延時間の調整方法およびその装置 |
| JP3120838B2 (ja) * | 1998-03-24 | 2000-12-25 | 日本電気株式会社 | 図形レイアウト圧縮システム及び図形レイアウト圧縮方法 |
| JP3267274B2 (ja) * | 1999-08-13 | 2002-03-18 | 日本電気株式会社 | 多層プリント基板 |
-
2000
- 2000-05-23 JP JP2000155953A patent/JP4098459B2/ja not_active Expired - Lifetime
-
2001
- 2001-05-23 US US09/864,865 patent/US6640332B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6640332B2 (en) | 2003-10-28 |
| US20020089830A1 (en) | 2002-07-11 |
| JP2001332839A (ja) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4940013B2 (ja) | 半導体装置に対する同時動作信号ノイズ見積り方法、およびプログラム | |
| US5243547A (en) | Limiting parasitic signal coupling between conductors | |
| JP2005510053A (ja) | インダクタンス効果の適切な使用に基づく合成方法 | |
| CN106535470B (zh) | 一种基于sma接口的pcb布线方法、线宽确定装置及pcb | |
| US6829749B2 (en) | Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board | |
| JP4098459B2 (ja) | 電気長を考慮した信号線路の配線方法 | |
| JP2006301837A (ja) | マクロ内配線を考慮したネットリストを用いて遅延計算を行う設計方法及びそのネットリストの作成プログラム | |
| JP5086269B2 (ja) | 処理装置、処理方法およびプログラム | |
| KR100999016B1 (ko) | 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법 | |
| JP2008293066A (ja) | 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法 | |
| US6014508A (en) | Method of adding constrained cluster points to interconnection nets in integrated circuit chips and packages | |
| JP5241371B2 (ja) | 多層プリント回路基板の配線表示装置 | |
| CN114722552B (zh) | 线缆长度验证方法及电子设备 | |
| JPH09274623A (ja) | 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法 | |
| JP2007219930A (ja) | シミュレーション方法およびプログラム | |
| WO2006100757A1 (ja) | モデリング方法及び装置、プログラム及び記憶媒体 | |
| JP2002092059A (ja) | プリント配線基板の配線設計システム | |
| JP5059657B2 (ja) | マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム | |
| JP2002197131A (ja) | 配線設計支援装置、配線設計支援システムおよび記憶媒体 | |
| JP2009075794A (ja) | 高速信号用基板の配線設計方法 | |
| JPH10326300A (ja) | 配線板設計装置 | |
| JP2002175343A (ja) | プリント配線板の設計装置、それを用いたプリント配線板の設計方法およびその設計方法を記録した記録媒体 | |
| JP2008217231A (ja) | 伝送線路設計支援装置およびプログラム | |
| JP2001291772A (ja) | 集積回路のための自動レイアウト方法および装置 | |
| JP2003288381A (ja) | クロストークノイズ量検証方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071018 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080313 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |