JP2001291772A - 集積回路のための自動レイアウト方法および装置 - Google Patents
集積回路のための自動レイアウト方法および装置Info
- Publication number
- JP2001291772A JP2001291772A JP2000102891A JP2000102891A JP2001291772A JP 2001291772 A JP2001291772 A JP 2001291772A JP 2000102891 A JP2000102891 A JP 2000102891A JP 2000102891 A JP2000102891 A JP 2000102891A JP 2001291772 A JP2001291772 A JP 2001291772A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layout
- hold
- flip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】自動レイアウト装置によりレイアウトした集積
回路において、最初に設計された論理回路情報を変更す
ることなくフリップフロップのホールドタイムを確保す
るためのレイアウト変更する自動レイアウト方法および
装置を提供する。 【解決手段】自動レイアウト装置の内部に、配線の長さ
および配線間の寄生容量による遅延値との関係を示すテ
ーブルをあらかじめ用意し、レイアウトした集積回路中
の配線の中にホールドマージン不足が生じたＦ／Ｆ間の
配線を抽出し、ホールドマージンを満足する配線長をテ
ーブルから算出して、デザインルールを満たす間隔をお
いて付加配線３７をデータ伝搬配線３５に対して平行に
配線することにより、ホールドマージンを満足させる。
回路において、最初に設計された論理回路情報を変更す
ることなくフリップフロップのホールドタイムを確保す
るためのレイアウト変更する自動レイアウト方法および
装置を提供する。 【解決手段】自動レイアウト装置の内部に、配線の長さ
および配線間の寄生容量による遅延値との関係を示すテ
ーブルをあらかじめ用意し、レイアウトした集積回路中
の配線の中にホールドマージン不足が生じたＦ／Ｆ間の
配線を抽出し、ホールドマージンを満足する配線長をテ
ーブルから算出して、デザインルールを満たす間隔をお
いて付加配線３７をデータ伝搬配線３５に対して平行に
配線することにより、ホールドマージンを満足させる。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の自動レ
イアウト方法および装置に関し、集積回路内のフリップ
フロップ間の信号伝搬経路におけるホールドタイムを所
望の範囲に収めることを可能とするレイアウト方法およ
び装置に関するものである。
イアウト方法および装置に関し、集積回路内のフリップ
フロップ間の信号伝搬経路におけるホールドタイムを所
望の範囲に収めることを可能とするレイアウト方法およ
び装置に関するものである。
【０００２】
【従来の技術】クロック信号により制御される集積回路
において、集積回路のフリップフロップ（以降、Ｆ／Ｆ
と記す）に入力されるデータ信号とクロック信号の伝搬
時間の関係を制限した回路設計をする場合には、Ｆ／Ｆ
のホールドタイムに対するホールドマージンを守るレイ
アウト設計が必要となる。特に、シフトレジスタの回路
構成において、Ｆ／Ｆ間のホールドタイムを満足させる
ことが困難となってきている。そのホールドタイムを満
足させる自動レイアウト方法および装置として、特開平
７−１９２０３１号公報に開示されている。
において、集積回路のフリップフロップ（以降、Ｆ／Ｆ
と記す）に入力されるデータ信号とクロック信号の伝搬
時間の関係を制限した回路設計をする場合には、Ｆ／Ｆ
のホールドタイムに対するホールドマージンを守るレイ
アウト設計が必要となる。特に、シフトレジスタの回路
構成において、Ｆ／Ｆ間のホールドタイムを満足させる
ことが困難となってきている。そのホールドタイムを満
足させる自動レイアウト方法および装置として、特開平
７−１９２０３１号公報に開示されている。
【０００３】以下、特開平７−１９２０３１号公報の自
動レイアウト方法および装置について具体的に説明す
る。集積回路を指示に基づいてレイアウトした後に、レ
イアウトされた集積回路における各Ｆ／Ｆのホールドタ
イムを算出し、ホールドマージンが不足しているか否か
を判定する。ホールドマージンが不足しているＦ／Ｆに
ついて、あらかじめ用意した同じ大きさ、同じ入出力端
子を持つ遅延値の異なる遅延素子付きＦ／Ｆと変更す
る。このことにより、Ｆ／Ｆのホールドタイムを満足さ
せるための変更を、論理回路情報およびレイアウトパタ
ーンを変更することなく行なう。
動レイアウト方法および装置について具体的に説明す
る。集積回路を指示に基づいてレイアウトした後に、レ
イアウトされた集積回路における各Ｆ／Ｆのホールドタ
イムを算出し、ホールドマージンが不足しているか否か
を判定する。ホールドマージンが不足しているＦ／Ｆに
ついて、あらかじめ用意した同じ大きさ、同じ入出力端
子を持つ遅延値の異なる遅延素子付きＦ／Ｆと変更す
る。このことにより、Ｆ／Ｆのホールドタイムを満足さ
せるための変更を、論理回路情報およびレイアウトパタ
ーンを変更することなく行なう。
【０００４】図４は上記レイアウト結果を表した図であ
る。４２，４４はＦ／Ｆ、４１はクロック信号ライン、
４５はデータ入力ライン、４６はデータ伝搬配線、４８
は組合せ回路である。４３がホールドマージンが不足し
ていたために変更された、同じ大きさ、同じ入出力端子
を持つ遅延値の異なる遅延素子付きＦ／Ｆである。
る。４２，４４はＦ／Ｆ、４１はクロック信号ライン、
４５はデータ入力ライン、４６はデータ伝搬配線、４８
は組合せ回路である。４３がホールドマージンが不足し
ていたために変更された、同じ大きさ、同じ入出力端子
を持つ遅延値の異なる遅延素子付きＦ／Ｆである。
【０００５】
【発明が解決しようとする課題】上記従来の方法では、
プロセスの微細化によるセル自身の遅延値の縮小や相対
的な配線遅延の拡大に対応できなくなっている。
プロセスの微細化によるセル自身の遅延値の縮小や相対
的な配線遅延の拡大に対応できなくなっている。
【０００６】本発明は、上記従来の課題を解決するもの
で、プロセスの微細化に対応できる集積回路のための自
動レイアウト方法および装置を提供することを目的とす
る。
で、プロセスの微細化に対応できる集積回路のための自
動レイアウト方法および装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明の自動レイアウト方法は、複数の信号伝搬経
路を含み、それぞれの信号伝搬経路における信号伝搬遅
延時間に関し、ホールドマージンがあらかじめきめられ
た規定の範囲に納まることを必要とする信号伝搬経路を
少なくとも一つ含む集積回路の自動レイアウト方法にお
いて、配線の長さおよび配線間の寄生容量による遅延値
との関係を示すテーブルをあらかじめ用意する第１の段
階と、集積回路の素子間接続情報に基づいて、レイアウ
トパターン情報を自動生成する第２の段階と、生成され
たレイアウトパターン情報より、信号伝搬経路中の各Ｆ
／Ｆにおけるホールドタイムを算出し、ホールドマージ
ンが規定の範囲を満たしていないそれぞれのＦ／Ｆ間の
配線を付加対象Ｆ／Ｆ間の配線として抽出する第３の段
階と、生成されたレイアウトパターン情報中の付加対象
Ｆ／Ｆ間の配線に対して、前段階で抽出したホールドマ
ージン不足時間を満たす付加配線の長さ、位置等を前段
階で用意したテーブルから算出する第４の段階と、前段
階で生成されたレイアウトパターンにおいて、選択され
た付加対象Ｆ／Ｆ間の配線に対して前段階で用意したテ
ーブルから算出した負荷配線を付加する第５の段階とを
有することを特徴とする。
に、本発明の自動レイアウト方法は、複数の信号伝搬経
路を含み、それぞれの信号伝搬経路における信号伝搬遅
延時間に関し、ホールドマージンがあらかじめきめられ
た規定の範囲に納まることを必要とする信号伝搬経路を
少なくとも一つ含む集積回路の自動レイアウト方法にお
いて、配線の長さおよび配線間の寄生容量による遅延値
との関係を示すテーブルをあらかじめ用意する第１の段
階と、集積回路の素子間接続情報に基づいて、レイアウ
トパターン情報を自動生成する第２の段階と、生成され
たレイアウトパターン情報より、信号伝搬経路中の各Ｆ
／Ｆにおけるホールドタイムを算出し、ホールドマージ
ンが規定の範囲を満たしていないそれぞれのＦ／Ｆ間の
配線を付加対象Ｆ／Ｆ間の配線として抽出する第３の段
階と、生成されたレイアウトパターン情報中の付加対象
Ｆ／Ｆ間の配線に対して、前段階で抽出したホールドマ
ージン不足時間を満たす付加配線の長さ、位置等を前段
階で用意したテーブルから算出する第４の段階と、前段
階で生成されたレイアウトパターンにおいて、選択され
た付加対象Ｆ／Ｆ間の配線に対して前段階で用意したテ
ーブルから算出した負荷配線を付加する第５の段階とを
有することを特徴とする。
【０００８】また本発明の自動レイアウト装置は、Ｆ／
Ｆを含む種々の回路要素をそれぞれの回路パターンとし
て回路要素記憶部に記憶し、記憶した回路要素を用い
て、クロック信号に同期して伝搬する集積回路を、自動
的にレイアウトできる自動レイアウト装置において、配
線の長さおよび配線間の寄生容量による遅延値の関係を
示すテーブルをテーブル記憶部に読み込み、回路要素記
憶部から最適な回路要素を選択して所望の集積回路をレ
イアウトする第１のレイアウト部と、第１のレイアウト
部がレイアウトした集積回路における前記各Ｆ／Ｆのホ
ールドタイムを算出し、ホールドマージンが不足してい
るか否かを判定し、ホールドマージンが不足しているＦ
／Ｆ間の配線を付加対象Ｆ／Ｆ間の配線として抽出する
ホールドマージン判定部と、ホールドマージン判定部が
抽出した付加対象Ｆ／Ｆ間の配線に、配線の長さおよび
配線間の寄生容量による遅延値を得られるテーブルから
算出した負荷配線を付加する第２のレイアウト部とを有
することを特徴とする。
Ｆを含む種々の回路要素をそれぞれの回路パターンとし
て回路要素記憶部に記憶し、記憶した回路要素を用い
て、クロック信号に同期して伝搬する集積回路を、自動
的にレイアウトできる自動レイアウト装置において、配
線の長さおよび配線間の寄生容量による遅延値の関係を
示すテーブルをテーブル記憶部に読み込み、回路要素記
憶部から最適な回路要素を選択して所望の集積回路をレ
イアウトする第１のレイアウト部と、第１のレイアウト
部がレイアウトした集積回路における前記各Ｆ／Ｆのホ
ールドタイムを算出し、ホールドマージンが不足してい
るか否かを判定し、ホールドマージンが不足しているＦ
／Ｆ間の配線を付加対象Ｆ／Ｆ間の配線として抽出する
ホールドマージン判定部と、ホールドマージン判定部が
抽出した付加対象Ｆ／Ｆ間の配線に、配線の長さおよび
配線間の寄生容量による遅延値を得られるテーブルから
算出した負荷配線を付加する第２のレイアウト部とを有
することを特徴とする。
【０００９】本発明の自動レイアウト方法および装置に
よると、負荷配線を付加対象Ｆ／Ｆ間の配線に平行に隣
接して配線することにより生じる配線間の寄生容量のた
めに、プロセスの微細化に影響されずに遅延を持たせる
ことが可能となる。また、同じ大きさで同じ端子位置で
遅延値の異なるセルを用意する必要がなくなるため、各
々のセルの大きさを最適化することができ、ひいては、
半導体集積回路装置のサイズを小さくすることができ
る。
よると、負荷配線を付加対象Ｆ／Ｆ間の配線に平行に隣
接して配線することにより生じる配線間の寄生容量のた
めに、プロセスの微細化に影響されずに遅延を持たせる
ことが可能となる。また、同じ大きさで同じ端子位置で
遅延値の異なるセルを用意する必要がなくなるため、各
々のセルの大きさを最適化することができ、ひいては、
半導体集積回路装置のサイズを小さくすることができ
る。
【００１０】
【発明の実施の形態】本発明の実施例について図面を参
照して説明する。図１は本発明の自動レイアウト方法を
示すフローチャートである。図２はレイアウト対象とな
る集積回路を示す回路図である。図３は図２の集積回路
をレイアウトして、ホールドタイムを満足させたレイア
ウトパターンである。
照して説明する。図１は本発明の自動レイアウト方法を
示すフローチャートである。図２はレイアウト対象とな
る集積回路を示す回路図である。図３は図２の集積回路
をレイアウトして、ホールドタイムを満足させたレイア
ウトパターンである。
【００１１】図２で示すように、クロック信号ライン２
１に供給されたクロック信号は、各Ｆ／Ｆ２２，２３，
２４のクロック入力端子に供給されている。データ入力
ライン２５からＦ／Ｆ２２の入力端子に与えられたデー
タ信号の伝搬は、データ伝搬配線２６によりＦ／Ｆ２３
のデータ入力端子に供給され、さらに複数の組み合わせ
回路２８を通過してＦ／Ｆ２４のデータ入力端子に供給
される。各Ｆ／Ｆに供給されるデータ信号およびクロッ
ク信号の伝搬遅延時間は、信号経路の各素子の遅延時間
と、配線経路での伝搬遅延時間との和によって表され
る。
１に供給されたクロック信号は、各Ｆ／Ｆ２２，２３，
２４のクロック入力端子に供給されている。データ入力
ライン２５からＦ／Ｆ２２の入力端子に与えられたデー
タ信号の伝搬は、データ伝搬配線２６によりＦ／Ｆ２３
のデータ入力端子に供給され、さらに複数の組み合わせ
回路２８を通過してＦ／Ｆ２４のデータ入力端子に供給
される。各Ｆ／Ｆに供給されるデータ信号およびクロッ
ク信号の伝搬遅延時間は、信号経路の各素子の遅延時間
と、配線経路での伝搬遅延時間との和によって表され
る。
【００１２】このような回路に対する自動レイアウト方
法について、図１および図３を参照して説明する。図３
は本発明のレイアウト方法および装置を用いて、Ｆ／Ｆ
のホールドタイムを調整してレイアウトした結果を示し
た図である。３１はクロック信号ライン、３２，３３，
３４はＦ／Ｆ、３５はデータ入力ライン、３６はデータ
伝搬配線、３７は本発明のレイアウト装置により付加さ
れた付加配線である。
法について、図１および図３を参照して説明する。図３
は本発明のレイアウト方法および装置を用いて、Ｆ／Ｆ
のホールドタイムを調整してレイアウトした結果を示し
た図である。３１はクロック信号ライン、３２，３３，
３４はＦ／Ｆ、３５はデータ入力ライン、３６はデータ
伝搬配線、３７は本発明のレイアウト装置により付加さ
れた付加配線である。
【００１３】上記Ｆ／Ｆのホールドタイムの調整を行う
行程を図１を用いて以下に説明する。図２で示されるよ
うな集積回路のパターンの制作をする場合、自動レイア
ウト装置の自動配置配線プログラムは、あらかじめ作成
された配線の長さおよび寄生容量による遅延時間の関係
を示すテーブルを読み込む（ステップ１１）。次に全体
のレイアウトパターンの生成を従来と同様に行う（ステ
ップ１２）。レイアウトパターンの生成を行った後、各
Ｆ／Ｆのクロック信号ライン３１の信号伝搬遅延時間の
算出と、各Ｆ／Ｆ間の信号伝搬遅延時間の算出を行い、
各Ｆ／Ｆのホールドマージンが不足しているか否かをレ
イアウトパターンより抽出する（ステップ１３）。次
に、ホールドマージンが不足しているＦ／Ｆ間の伝搬配
線３６に対し、ホールドマージンを満足する付加配線の
長さや位置等、さらに厳密には幅等をステップ１１で読
み込んだテーブルから算出する（ステップ１４）。算出
された長さの付加配線をホールドマージンが不足してい
るＦ／Ｆ間の伝搬配線３６に対して付加配線３７として
追加する（ステップ１５）。付加配線３７はホールドマ
ージンが不足しているＦ／Ｆ間の伝搬配線３６と同じ層
でも異なる層でも配線可能である。以上の処理により、
論理回路情報の変更，再レイアウトすることなく、ホー
ルドマージンを満足することができる。
行程を図１を用いて以下に説明する。図２で示されるよ
うな集積回路のパターンの制作をする場合、自動レイア
ウト装置の自動配置配線プログラムは、あらかじめ作成
された配線の長さおよび寄生容量による遅延時間の関係
を示すテーブルを読み込む（ステップ１１）。次に全体
のレイアウトパターンの生成を従来と同様に行う（ステ
ップ１２）。レイアウトパターンの生成を行った後、各
Ｆ／Ｆのクロック信号ライン３１の信号伝搬遅延時間の
算出と、各Ｆ／Ｆ間の信号伝搬遅延時間の算出を行い、
各Ｆ／Ｆのホールドマージンが不足しているか否かをレ
イアウトパターンより抽出する（ステップ１３）。次
に、ホールドマージンが不足しているＦ／Ｆ間の伝搬配
線３６に対し、ホールドマージンを満足する付加配線の
長さや位置等、さらに厳密には幅等をステップ１１で読
み込んだテーブルから算出する（ステップ１４）。算出
された長さの付加配線をホールドマージンが不足してい
るＦ／Ｆ間の伝搬配線３６に対して付加配線３７として
追加する（ステップ１５）。付加配線３７はホールドマ
ージンが不足しているＦ／Ｆ間の伝搬配線３６と同じ層
でも異なる層でも配線可能である。以上の処理により、
論理回路情報の変更，再レイアウトすることなく、ホー
ルドマージンを満足することができる。
【００１４】次に本発明の第２の実施例について説明す
る。図２で示されるような集積回路のパターン製作をす
る場合、自動レイアウト装置は、まず、第１のレイアウ
ト部において、配線やＦ／Ｆを含む種々の回路要素をそ
れぞれの回路パターンとして回路要素記憶部に読み込
み、配線の長さおよび配線間の寄生容量に対応する遅延
値を示すテーブルをテーブル記憶部に読み込む。回路要
素記憶部から必要な回路要素を選択し、選択した回路要
素を用いて所望の集積回路をレイアウトする。次に、ホ
ールドマージン判定部において、レイアウトした集積回
路の各Ｆ／Ｆのホールドタイムを算出して、ホールドマ
ージンが不足しているか否かを判定する。そして、ホー
ルドマージンが不足しているＦ／Ｆ間の配線を付加対象
Ｆ／Ｆ間の配線として抽出する。最後に第２のレイアウ
ト部において、付加対象Ｆ／Ｆ間の配線に対してホール
ドマージン不足時間に見合った配線を前述したテーブル
から算出して、負荷配線を付加する。以上のように本発
明の自動レイアウト装置は第１，第２のレイアウト部と
ホールドマージン判定部とを備える自動レイアウト装置
である。この自動レイアウト装置により、論理回路情報
の変更、再レイアウトすることなく、ホールドマージン
を満足した高集積なレイアウト設計を自動的に実現する
ことができる。
る。図２で示されるような集積回路のパターン製作をす
る場合、自動レイアウト装置は、まず、第１のレイアウ
ト部において、配線やＦ／Ｆを含む種々の回路要素をそ
れぞれの回路パターンとして回路要素記憶部に読み込
み、配線の長さおよび配線間の寄生容量に対応する遅延
値を示すテーブルをテーブル記憶部に読み込む。回路要
素記憶部から必要な回路要素を選択し、選択した回路要
素を用いて所望の集積回路をレイアウトする。次に、ホ
ールドマージン判定部において、レイアウトした集積回
路の各Ｆ／Ｆのホールドタイムを算出して、ホールドマ
ージンが不足しているか否かを判定する。そして、ホー
ルドマージンが不足しているＦ／Ｆ間の配線を付加対象
Ｆ／Ｆ間の配線として抽出する。最後に第２のレイアウ
ト部において、付加対象Ｆ／Ｆ間の配線に対してホール
ドマージン不足時間に見合った配線を前述したテーブル
から算出して、負荷配線を付加する。以上のように本発
明の自動レイアウト装置は第１，第２のレイアウト部と
ホールドマージン判定部とを備える自動レイアウト装置
である。この自動レイアウト装置により、論理回路情報
の変更、再レイアウトすることなく、ホールドマージン
を満足した高集積なレイアウト設計を自動的に実現する
ことができる。
【００１５】上記説明では、各機能を回路要素にまとめ
てレイアウトしたときを例として説明したが、各機能を
それぞれ単独でレイアウトした場合でも、本発明を利用
することができる。
てレイアウトしたときを例として説明したが、各機能を
それぞれ単独でレイアウトした場合でも、本発明を利用
することができる。
【００１６】
【発明の効果】以上のように本発明は自動レイアウト装
置の内部に、配線の長さおよび配線間の寄生容量による
遅延値との関係を示すテーブルをあらかじめ用意し、レ
イアウトした集積回路中にホールドマージン不足が生じ
たＦ／Ｆがあった場合には、Ｆ／Ｆ間の配線を抽出し、
ホールドマージンを満足する配線長や位置をテーブルか
ら算出して、負荷配線の付加をすることにより、人手ま
たは自動による論理回路情報の変更やホールドマージン
不足による再レイアウトを実行することなく、ホールド
マージンを満足したレイアウトを実現できるという効果
がある。
置の内部に、配線の長さおよび配線間の寄生容量による
遅延値との関係を示すテーブルをあらかじめ用意し、レ
イアウトした集積回路中にホールドマージン不足が生じ
たＦ／Ｆがあった場合には、Ｆ／Ｆ間の配線を抽出し、
ホールドマージンを満足する配線長や位置をテーブルか
ら算出して、負荷配線の付加をすることにより、人手ま
たは自動による論理回路情報の変更やホールドマージン
不足による再レイアウトを実行することなく、ホールド
マージンを満足したレイアウトを実現できるという効果
がある。
【図１】本発明の自動レイアウト方法を示すフローチャ
ート
ート
【図２】レイアウト対象となる集積回路を示す回路図
【図３】本発明によりレイアウトした場合のレイアウト
パターン例
パターン例
【図４】従来の技術によりレイアウトした場合のレイア
ウトパターン例
ウトパターン例
２１ クロック信号ライン ２２ フリップフロップ ２３ フリップフロップ ２４ フリップフロップ ２５ データ入力ライン ２６ データ伝搬配線 ２８ 組み合わせ回路 ３１ クロック信号ライン ３２ フリップフロップ ３３ フリップフロップ ３４ フリップフロップ ３５ データ入力ライン ３６ データ伝搬配線 ３７ 付加配線 ３８ 組み合わせ回路 ４１ クロック信号ライン ４２ フリップフロップ ４３ フリップフロップ ４４ フリップフロップ ４５ データ入力ライン ４６ データ伝搬配線 ４８ 組み合わせ回路
Claims (2)
- 【請求項１】複数の信号伝搬経路を含み、それぞれの信
号伝搬経路における信号伝搬遅延時間に関しホールドマ
ージンがあらかじめきめられた規定の範囲に納まること
を必要とする信号伝搬経路を少なくとも一つ含む集積回
路の自動レイアウト方法において、配線の長さおよび配
線間の寄生容量による遅延値との関係を示すテーブルを
あらかじめ用意する第１の段階と、集積回路の素子間接
続情報に基づいて、レイアウトパターン情報を自動生成
する第２の段階と、生成された前記レイアウトパターン
情報より、前記信号伝搬経路中の各フリップフロップに
おけるホールドタイムを算出し、ホールドマージンが規
定の範囲を満たしていないそれぞれのフリップフロップ
間の配線を付加対象フリップフロップ間の配線として抽
出する第３の段階と、生成された前記レイアウトパター
ン情報中の前記付加対象フリップフロップ間の配線に対
して、前段階で抽出したホールドマージン不足時間を満
たす付加配線の長さ、位置等を前段階で用意したテーブ
ルから算出する第４の段階と、前段階で生成されたレイ
アウトパターンにおいて、選択された前記付加対象フリ
ップフロップ間の配線に対して前段階でテーブルから算
出した負荷配線を付加する第５の段階とを有することを
特徴とする自動レイアウト方法。 - 【請求項２】フリップフロップを含む種々の回路要素を
それぞれの回路パターンとして回路要素記憶部に記憶
し、記憶した前記回路要素を用いて、クロック信号に同
期して伝搬する集積回路を、自動的にレイアウトできる
自動レイアウト装置において、配線の長さおよび配線間
の寄生容量による遅延値の関係を示すテーブルをテーブ
ル記憶部に読み込み、前記回路要素記憶部から最適な回
路要素を選択して所望の集積回路をレイアウトする第１
のレイアウト部と、前記第１のレイアウト部がレイアウ
トした集積回路における前記各フリップフロップのホー
ルドタイムを算出し、ホールドマージンが不足している
か否かを判定し、ホールドマージンが不足しているフリ
ップフロップ間の配線を付加対象フリップフロップ間の
配線として抽出するホールドマージン判定部と、前記ホ
ールドマージン判定部が抽出した前記付加対象フリップ
フロップ間の配線に、配線の長さおよび配線間の寄生容
量による遅延値を得られるテーブルから算出した負荷配
線を付加する第２のレイアウト部とを有することを特徴
とする自動レイアウト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000102891A JP2001291772A (ja) | 2000-04-05 | 2000-04-05 | 集積回路のための自動レイアウト方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000102891A JP2001291772A (ja) | 2000-04-05 | 2000-04-05 | 集積回路のための自動レイアウト方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291772A true JP2001291772A (ja) | 2001-10-19 |
Family
ID=18616683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000102891A Pending JP2001291772A (ja) | 2000-04-05 | 2000-04-05 | 集積回路のための自動レイアウト方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291772A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100595534B1 (ko) | 2005-01-29 | 2006-07-03 | 엘지전자 주식회사 | 지연셀을 추가한 플립-플롭을 이용한 홀드 바이올레이션교정 방법 |
| JP2008152329A (ja) * | 2006-12-14 | 2008-07-03 | Nec Electronics Corp | 回路解析方法、及び回路解析プログラム、回路シミュレーション装置 |
| CN103631978A (zh) * | 2012-08-15 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 仿真金属连线间填充介质空洞寄生电容的方法 |
-
2000
- 2000-04-05 JP JP2000102891A patent/JP2001291772A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100595534B1 (ko) | 2005-01-29 | 2006-07-03 | 엘지전자 주식회사 | 지연셀을 추가한 플립-플롭을 이용한 홀드 바이올레이션교정 방법 |
| JP2008152329A (ja) * | 2006-12-14 | 2008-07-03 | Nec Electronics Corp | 回路解析方法、及び回路解析プログラム、回路シミュレーション装置 |
| CN103631978A (zh) * | 2012-08-15 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 仿真金属连线间填充介质空洞寄生电容的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59154055A (ja) | 論理回路基板上の素子配置方法 | |
| US6609241B2 (en) | Method of designing clock wiring | |
| JP2993239B2 (ja) | 階層間ディレイ配分方法 | |
| JP2005071267A (ja) | 電源パッドの数及び位置見積もり方法、コアサイズ見積もり方法、仮配線容量見積もり方法、チップサイズ見積もり方法及び設計装置 | |
| US5963730A (en) | Method for automating top-down design processing for the design of LSI functions and LSI mask layouts | |
| US6199183B1 (en) | Method of forming a scan path network | |
| JP2001291772A (ja) | 集積回路のための自動レイアウト方法および装置 | |
| JP2005136286A (ja) | 半導体集積回路の設計方法、及びその装置 | |
| JP2005184262A (ja) | 半導体集積回路及びその製造方法 | |
| JP3008849B2 (ja) | 半導体集積回路の設計方法および装置 | |
| US6373288B1 (en) | Method of implementing clock trees in synchronous digital electronic circuits, and a programmable delay buffer stage therefor | |
| JP4248925B2 (ja) | 自動フロアプラン決定方法 | |
| JPH1092939A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP3250542B2 (ja) | Ｌｓｉ設計方法 | |
| JP3017181B1 (ja) | 半導体集積回路の配線方法 | |
| JP2012137986A (ja) | 半導体集積回路のレイアウト設計装置、半導体集積回路のレイアウト設計方法及びプログラム | |
| JP2005026390A (ja) | 半導体集積回路装置の信号配線接続方法、信号配線接続システム、および半導体集積回路装置の製造方法 | |
| JP3012446B2 (ja) | 集積回路の自動レイアウト方法 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| JPH11259555A (ja) | マクロの設計方法 | |
| JP3589988B2 (ja) | クロックスキュー改善方法 | |
| JPH06216249A (ja) | Ｉｃチップ自動レイアウト設計システム | |
| JPH04151853A (ja) | 配線方法 | |
| JPH05290125A (ja) | アナログ回路基板の自動設計システム | |
| JP3370259B2 (ja) | マスクレイアウト設計方法 |