JP3125725B2 - 低消費電力自動レイアウト方法および装置 - Google Patents

低消費電力自動レイアウト方法および装置

Info

Publication number
JP3125725B2
JP3125725B2 JP09228565A JP22856597A JP3125725B2 JP 3125725 B2 JP3125725 B2 JP 3125725B2 JP 09228565 A JP09228565 A JP 09228565A JP 22856597 A JP22856597 A JP 22856597A JP 3125725 B2 JP3125725 B2 JP 3125725B2
Authority
JP
Japan
Prior art keywords
power consumption
wiring
signal
elements
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09228565A
Other languages
English (en)
Other versions
JPH1167925A (ja
Inventor
章道 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09228565A priority Critical patent/JP3125725B2/ja
Publication of JPH1167925A publication Critical patent/JPH1167925A/ja
Application granted granted Critical
Publication of JP3125725B2 publication Critical patent/JP3125725B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路の自動レ
イアウト方法および装置に関し、特に集積回路内の消費
電力を小さくし、またはさらにタイミング情報を所望の
値に抑えながら消費電力を小さくすることを可能とする
低消費電力自動レイアウト方法および装置に関する。
【0002】
【従来の技術】集積回路の大規模化、高密度化に伴い、
同一回路情報に対しても配置や配線方法によって集積回
路内に消費電力に差が生じ、低消費電力を実現するため
の自動レイアウト設計が必要となる。
【0003】集積回路内における消費電力はその回路内
に含まれる素子による消費電力と、素子間の配線による
消費電力との和になるが、前者が各素子に固有の値を持
つのに対して、後者はレイアウトパターンの配置と配線
の方法に依存する。このために、消費電力を小さくする
必要がある集積回路のレイアウト設計においては、回路
動作による各信号の変化状況を考慮しながら、配置、配
線情報を決定しなければならない。
【0004】この種の従来の方法では、回路接続情報の
各要素について入力信号の変化に対する出力信号の変化
する確率を求め、この確率と信号線の配線負荷との積に
より各信号線における消費電力を求め、この消費電力が
最小となるように配置、配線を行っていた(例えば、特
開平8−6980号公報)。本明細書の図23、図2
4、図25はその例を示した図である。
【0005】まず、図23を用いて説明する。最初に各
回路要素について入力信号の変化に対する出力信号の変
化する確率を求め、これを利用して出力信号の変化確率
を入力信号の変化確率の関数として表す式を求める(ス
テップS401)。次に入力信号の変化確率を与え(ス
テップS402)、この式を使用して所定の変化確率を
有する入力信号に対する各信号線における信号の変化確
率を求める(ステップS403)。さらに各信号の変化
確率と各信号線の配線負荷との積を総和して電気回路の
消費電力を推定し(ステップS404)、この消費電力
を小さくするように、レイアウトの配置情報を変更し配
線を行う(ステップS405)。この方法によって、テ
ストパターンを使用して論理シミュレーションを行うこ
となく、各信号線の消費電力を簡易かつ迅速に求め、所
望の消費電力を満足させるように設計できる。
【0006】さらに図24、図25を用いて詳細な動作
について説明する。図24における括弧内の値は、所定
時間内における信号の変化回数を表し、図25における
括弧内の値は、各信号線の有する抵抗および容量より得
られたパラメータである配線負荷を表す。図24に示す
回路についてS401からS404の各ステップにした
がって、各信号の変化回数と、各要素307,308,
309のランダム配置配線を行いそのレイアウトから各
信号線の配線負荷を求めた結果との積により、所定時間
内の総消費電力を求める。このランダム配置、配線の結
果より、適宜に各要素を選択してこの総消費電力が小さ
くなるように配置の入れ替え処理を行う。この処理を全
要素に対して行い再配置をした結果の消費電力が小さい
レイアウトを図25が示す。このようにして変化回数の
小さい信号線の配線負荷は大きく、変化回数の大きい信
号線は短くなるように低消費電力レイアウトを実現でき
るものとしている。
【0007】
【発明が解決しようとする課題】上述した従来の技術は
次のような各種の問題点をかかえている。
【0008】(第1の問題点)消費電力を考慮する場
合、定常的に消費する電力とピーク時に消費する電力の
二通りが考えられる。上述した従来の技術においては、
消費電力を小さくするために対象となる信号線につい
て、所定時間内における各信号線の総変化回数と信号線
の配線負荷との積を総和して消費電力を求めている。し
たがって、所定時間内の総時刻に対して変化回数が多
く、配線負荷が大きい信号線について優先的に変更され
るため、定常的に消費する電力は低減させることは可能
であるが、ピーク時に消費する電力を低減させることが
できないという欠点がある。
【0009】その理由は、ピーク時における消費電力を
求めるには、信号の所定時間内における変化回数と信号
線の配線容量の積を総和とした値ではなく、所定時間内
のある時間幅における変化回数と信号線の配線容量との
積を総和し、各時間幅における消費電力の最大値を求め
る必要があるためである。
【0010】(第2の問題点)この従来の技術では、変
化回数と配線負荷の積が大きい信号線に対して配置配線
を変更して消費電力の改善を行うことによって、集積回
路内の信号タイミングの整合が満足されないレイアウト
になることがあるという欠点がある。
【0011】その理由は、配置、配線を改めて信号線の
配線負荷を小さくすることにより低消費電力を実現して
いる。したがって、もともとタイミングを満足していた
レイアウトに対して配線負荷が小さくなるように配置、
配線の変更を行うことから、配線における信号線の遅延
も小さくなり、変更された各信号経路のタイミング情報
も変化するために、タイミングの整合が満足できなくな
るためである。
【0012】(第3の問題点)消費電力を小さくするた
めに対象となる信号線は、所定時間内における各信号線
の総変化回数と信号線の配線負荷の積を総和して消費電
力を求めているので、消費電力を小さくするのに最も有
効な回路素子や信号経路を見つけられないという欠点が
ある。
【0013】その理由は、所定時間内における変化回数
と信号線の配線負荷の積を総和した値が小さくなるよう
に配置配線情報の改善を行っていることにより、変化回
数を所定時間内において平均化された値として扱うこと
になり、信号変化回数がある時刻だけに発生する信号経
路については見つけることができないからである。
【0014】
【問題を解決するための手段】本発明の第一の低消費電
力自動レイアウト方法は、複数の要素と該要素に接続さ
れる複数の信号経路よりなる集積回路の指定されたテス
トパターンに基づいて、所定の時間幅の各時間帯におけ
る各信号経路の信号の状態が変化した変化回数を求める
第一の段階と、第一の段階で求めた各時間帯における各
変化回数と各信号経路の接続情報から求めた配線負荷と
より、各時間帯毎の信号線の消費電力の和を求める第二
の段階と、時間幅で求められた各時間帯の消費電力の和
を小さくする各信号経路を抽出して自動レイアウトの消
費電力制約条件情報とする第三の段階と、消費電力制約
条件情報により各要素と各信号経路の配置配線を行う第
四の段階とを有している。
【0015】本発明の第二の方法は、上述した第一の方
法を基にしてその第三の段階に続いて、消費電力制約条
件情報と仮想配線負荷情報に基づいて、消費電力を小さ
く変更した信号経路についてタイミング解析を行い、
タイミングエラーが発生する信号経路を抽出する第四の
段階と、第三の段階で抽出された消費電力を小さくした
各信号経路と第四の段階で抽出されたタイミングエラー
を補正する各信号経路とより自動配置、配線を行う第五
の段階とを有している。
【0016】本発明の第三の方法は、同様に第一の方法
の第三の段階に続いて、消費電力制約条件情報により各
要素と各信号経路の自動配置配線を行う第四の段階と、
第四の段階で求められた自動レイアウト結果より配線負
荷情報を抽出し、各信号経路についてタイミング解析を
行い、タイミングエラーが発生する信号経路を抽出する
第五の段階と、タイミングエラーが発生した信号経路に
ついてのみ、再度自動配置、配線を行う第六の段階とを
有している。
【0017】一方、本発明の第一の低消費電力自動レイ
アウト装置は、複数の要素と該要素に接続される複数の
信号経路よりなる集積回路の指示されたテストパターン
に基づいてシミュレーションを行い所定の時間幅の各時
間帯における各配線要素での信号の状態が変化した変化
回数を求めて、各時間帯における各配線要素の変化回数
を記憶し、記憶した回路パターンと各配線要素での信号
の変化回数とから適宜な配線要素と変化回数とを選択
し、選択した配線要素より求めた仮想配線負荷情報と選
択した変化回数とより消費電力を求め、求めた消費電力
を小さくする配線要素を抽出して消費電力制約条件情報
とする消費電力算出部と、消費電力算出部より入力した
消費電力制約条件情報により当該配線要素を、消費電力
が小さくなるように変更を行って所望の集積回路を配
置、配線する自動レイアウト部とを有している。
【0018】本発明の第二の装置は、上述した第一の装
置に対して、さらに、仮想配線負荷情報と消費電力制約
条件情報とより、変更によりタイミングエラーが発生す
る配線要素を抽出し、タイミングが満足されるようにタ
イミング制約条件情報を出力するタイミング解析部と、
第一の装置の自動レイアウト部の代りに消費電力制約条
件情報とタイミング制約条件情報にしたがって、記憶し
た回路要素から、適宜な回路要素を選択し、選択した回
路要素を用いて所望の集積回路を配置、配線する自動レ
イアウト部とを有している。
【0019】さらに本発明の第三の装置は、上述した第
二の装置の自動レイアウト部の形成した集積回路の回路
パターンより配線負荷情報を抽出する配線負荷情報抽出
部と、第二の装置のタイミング解析部の代りに、配線負
荷情報と消費電力制約条件とより、タイミングエラーが
発生する配線要素を抽出し、タイミングが満足されるよ
うにタイミング制約条件情報を出力するタイミング解析
部と、タイミング制約条件情報にしたがって、タイミン
グエラーを含む部分のみについて配線と配置との変更を
行う、修正自動レイアウト部とを有している。
【0020】
【作用】本発明によれば、変化回数を測定する時間幅を
指定して、各配線要素における指定された時間幅の時間
帯毎の変化回数の情報によりピーク時、定常時双方につ
いて消費電力を求め、消費電力を小さくするために配
置、配線の対象となる配線要素の抽出を行う。またさら
に、このようにして配置を変更された配線要素について
タイミング情報が影響する配線要素をタイミング解析に
より求め、タイミングを満足するように配置と配線を変
更し、さらにまた消費電力と関係のない配線要素につい
ても配置、配線の改善を行う。したがってタイミングを
満足した低消費電力を実現することが可能となる。
【0021】
【発明の実施の形態】次に本発明の第1の実施形態につ
いて図面を参照して説明する。
【0022】図1は本実施形態の低消費電力自動レイア
ウト方法を示すフローチャート、図2は図1の方法に係
る低消費電力自動レイアウト装置の機能構成を示すブロ
ック図、図3は低消費電力を実現するように指示された
集積回路を示す回路図である(ただし、説明の簡略化の
ために、一部の組み合わせ回路におけるデータ信号経路
部分のみを示している)。図4は図3の回路について論
理シミュレーションを実行した結果の各信号経路におけ
る指定時間幅の時間帯毎の信号の変化を示す波形図、図
5は図3の回路にしたがって、消費電力を考慮すること
なく自動レイアウト装置によってレイアウトされた集積
回路のパターンを示す図、図6は図2の低消費電力自動
レイアウト装置が図3で示された集積回路の各信号線に
おける信号の変化回数(以下トグル回数と称する)を論
理シミュレーションにより算出し、各信号の消費電力を
求めることにより、低消費電力レイアウトした集積回路
のパターンを示す図である。
【0023】図3および図4を参照すれば、回路素子1
14から信号線108を介して回路素子116に信号1
20が入力され、回路素子115から信号線110を介
して回路素子116に信号122が入力される。回路素
子116は、信号線108と信号線110からこれらの
信号120,122を受けて、信号線109に信号12
1を出力する。同様に、回路素子117から信号線11
1を介して回路素子119に信号123が入力され、回
路素子118から信号線112を介して回路素子119
に信号124が入力される。回路素子119は、信号線
111と信号線112からこれらの信号123,124
を受けて、信号線113に信号125を出力する。
【0024】このような回路構成に対する低消費電力レ
イアウト方法について、図1、図2を参照して説明す
る。図2の消費電力算出部104に、図3に示されるよ
うな集積回路接続情報102と、図4で示されるような
集積回路の動作テストパターン103と、回路素子情報
や動作表、タイミング情報等を示す情報入力101とが
入力されて集積回路の低消費電力パターンの製作が指示
されると、消費電力システム104によって論理シミュ
レーションを行い、各信号線において所定の時間幅を持
つ時間帯毎のトグル回数を求める(ステップS10
1)。
【0025】次に、図4に示す各時間帯126,12
7,128における各信号線のトグル回数と、集積回路
接続情報102より図5に示す集積回路パターンを想定
し求めた仮想配線負荷情報との積によって各信号線の消
費電力を求め、各時間帯毎の総和を記憶する(ステップ
S102)。全動作時間(時間126,127,128
を加算した時間)において、はじめに、記憶された消費
電力の中で一番電力を消費した時間帯126(ピークの
消費電力)の各信号線110,111,112,11
3、回路素子情報115,116,117,118,1
19を信号線が短くなるように自動レイアウト部106
の制約条件情報105として出力し、次に、消費電力が
指定された値以上(ピーク時の時間帯を除く)の時間帯
128で、最も消費電力が大きい信号線108を最優先
とし、次に共通して多く出現した信号線を優先的に消費
電力制約条件情報105として出力する(ステップS1
03)。この制約条件情報105により配置配線を行う
自動レイアウト部106により、図6が示すように、回
路素子115,117,118の配置位置を移動させて
配線110,111,112の長さが短くなり配線負荷
が小さくなることにより(ステップS104)、消費電
力が小さい集積回路パターン107が得られる。ただ
し、この方法においては、各信号線間のタイミング情報
による調整は行われていない。
【0026】次に、本発明の第2の実施形態を図を参照
して説明する。
【0027】図7は第2の実施形態例の低消費電力自動
レイアウト方法を示すフローチャート、図8は図7の方
法に係る低消費電力自動レイアウト装置の機能構成を示
すブロック図、図9はタイミングを満足して低消費電力
を実現するように指示された集積回路を示す回路図であ
る(ただし、説明の簡略化のために、一部の組み合わせ
回路におけるデータ信号経路部分のみを示している)。
図10、図11、図12は、図9の回路について論理シ
ミュレーションを実行して得られた集積回路のパターン
である図13、図14、図15にそれぞれ対応した信号
207,208の一部波形図である。図13は図9の回
路図にしたがって、消費電力を考慮することなく自動レ
イアウト装置によってレイアウトした集積回路のパター
ンを示す図、図14は本実施形態の低消費電力自動レイ
アウト装置が図9で示された集積回路の各信号線におけ
るトグル回数を論理シミュレーション部により算出し、
各信号の消費電力を求めることにより、低消費電力レイ
アウトした集積回路のパターンを示す図、図15は図1
4の集積回路パターンにより、タイミングを考慮した結
果レイアウトした集積回路のパターンを示す図である。
【0028】次に上記実施形態について、構成と動作フ
ローを示す図8と図7を用いて説明する。図9の回路に
おいて、信号線205の信号207と素子201から素
子202,203へと伝播された信号線206の信号2
08との関係として、図10に示すように、信号207
が変化してから時間209だけ経過した後に信号208
が変化しなければならないタイミング条件が設定されて
いる。この場合、図9に示されるような集積回路接続情
報102と、集積回路の動作テストパターン103と、
回路素子情報や動作表、タイミング情報等を示す情報入
力101により集積回路の低消費電力パターンの製作が
指示されると、論理シミュレーション部222により論
理シミュレーションを行い、各信号線において指定され
た時間幅の時間帯毎のトグル回数224を求め(ステッ
プS201)、各時間帯における各信号線のトグル回数
と、集積回路接続情報102より仮想配線負荷情報抽出
部223により抽出した結果の配線負荷パターン図13
を想定して求めた仮想配線負荷情報225との積によっ
て各信号線の消費電力を消費電力抽出部226により求
め、各時間帯毎の消費電力の総和を記憶する(ステップ
S202)。全動作時間において、はじめに、記憶され
た消費電力の中で最も電力を消費した時間幅(ピークの
消費電力)の各信号線、回路素子情報を、信号線の長さ
が短くなるように自動レイアウト部システム106の消
費電力制約条件情報105として出力し、次に、消費電
力が指定された値以上(ピーク時の時間帯を除く)の時
間帯で、最も消費電力が大きい信号線を最優先とし、次
に共通して多く出現した信号線を優先として消費電力制
約条件情報105を出力する(ステップS203)。上
述した各ステップS201ないしS203は上述した第
1の実施形態の各ステップS101ないしS103と同
様である。
【0029】この消費電力制約条件情報105により想
定された図14の仮想集積回路パターンと、仮想配線情
報抽出部223より得られる仮想配線負荷情報225と
より、タイミング解析部227で信号の遅延検証を行
い、図11に示すように信号207に対する信号208
のタイミングエラーを発生した時間幅210の部分を抽
出する。このタイミングエラー時間幅210がタイミン
グを満足する時間幅209になるように、まず図15に
示すように信号線205の配線長を短くし、時間幅20
9に等しい時間幅211のタイミング差の信号が得られ
るタイミング制約条件情報228を出力する(ステップ
S204)。配線長により時間幅209が十分に得られ
ない場合は、信号線206の制約条件を緩和し、時間幅
209が満足されるタイミング制約条件情報228を出
力し、最後に消費電力制約条件情報105とタイミング
制約条件情報228とにより、自動レイアウト部106
で自動レイアウトを行う(ステップS205)。このよ
うにして低消費電力かつタイミングを満足した集積回路
パターン207を得る。
【0030】次に、第3の実施形態を図を参照して説明
する。
【0031】図16は第3の実施形態例の低消費電力自
動レイアウト方法を示すフローチャート、図17は、図
16の方法に係る低消費電力自動レイアウト装置の機能
構成を示すブロック図、図9の回路は第2の実施形態の
場合と同様に本実施形態においても説明に用いられる。
図18、図19、図20は、図9の回路について論理シ
ミュレーションを実行して得られた集積回路のパターン
である図13、図21、図22にそれぞれ対応した信号
216,217の一部波形図である。図13は前述した
ように図9の回路図にしたがって、消費電力を考慮する
ことなく自動レイアウト装置によってレイアウトした集
積回路のパターンを示す図、図21は低消費電力自動レ
イアウト装置が図9で示された集積回路の各信号線にお
けるトグル回数を論理シミュレーションにより算出し、
各信号の消費電力を求めることにより低消費電力レイア
ウトした集積回路のパターンを示す図である。図22
は、図21の自動レイアウト結果得られた集積回路パタ
ーンにより、配線負荷情報を抽出し、抽出された配線負
荷情報により遅延解析を行い、タイミングを満足してい
ない部分だけを考慮して再自動レイアウトした、低消費
電力かつタイミングを満足した集積回路のパターンを示
す図である。
【0032】次に上記実施形態について、構成と動作フ
ローを示す図17と図16を図を参照しながら説明す
る。上述した第2の実施形態の動作説明中のステップS
201ないしステップS203の動作は、本実施形態に
おいても同様である(ステップS301ないしステップ
S303)。
【0033】図9の信号線205の信号216と、素子
201から素子202,203と伝播された信号線20
6の信号217の関係として、図18に示すように、信
号217が変化してから時間218以上経過した後に信
号216が変化しなければならないタイミング条件が設
定されている。この場合、図9に示されるような集積回
路接続情報102と、集積回路の動作テストパターン1
03と、回路素子の動作等を示す情報入力101により
集積回路の低消費電力パターンの製作が指示されると、
論理シミュレーション部222により論理シミュレーシ
ョンを行い、各信号線において指定された時間幅毎のト
グル回数224を求め(ステップS301)、各時間帯
における各信号線のトグル回数と、集積回路接続情報1
02とより仮想配線負荷情報抽出部223により抽出し
た結果の仮想配線負荷情報225との積によって各信号
線の消費電力を求める消費電力抽出部226により、各
時間帯毎の消費電力の総和を記憶し(ステップS30
2)、全動作時間において、はじめて記憶された消費電
力の中で最も電力を消費した時間幅(ピークの消費電
力)の各信号線、回路素子情報を、信号線の長さが短く
なるように自動レイアウトシステム106の消費電力制
約条件情報105として出力し、次に、消費電力が指定
された値以上(ピーク時の時間帯を除く)の時間帯で、
最も消費電力が大きい信号線を最優先とし、次に共通し
て多く出現した信号線を優先として消費電力制約条件情
報105を出力する(ステップS303)。
【0034】次にステップS303で出力された消費電
力制約条件情報105により自動レイアウト部106に
より回路素子の自動レイアウトを行い、消費電力の小さ
な集積回路パターン図21を得る(ステップS30
4)。そこでさらに図21の集積回路パターンより配線
負荷情報抽出部232により配線負荷情報229を抽出
し、配線負荷情報229と消費電力制約条件105とよ
りタイミング解析部227により遅延検証を行い(ステ
ップS305)、図19に示すように信号216に対す
る信号217のタイミングエラーの残る時間幅219の
部分を抽出する。このタイミングエラー時間幅219を
タイミングを満足する時間幅220になるように、まず
図21に示す213の配線パターンを図22に示すよう
に信号線206の配線長を短くし、図20の信号が得ら
れるように、タイミング解析部227により、タイミン
グ制約情報230を出力する。配線長により時間幅22
0を十分に得られない場合は、信号線206の制約条件
を緩和して、時間幅220が満足できるタイミング制約
条件情報230を出力し、消費電力制約条件情報105
とタイミング制約条件情報230と自動レイアウト部1
06のレイアウト結果とにより、タイミングエラーを含
む部分のみ修正自動レイアウト部231で修正を行い
(ステップS306)、より高精度な低消費電力かつタ
イミングを満足した集積回路パターン307を得る。
【0035】
【発明の効果】以上説明したように本発明は、指定した
時間幅での各信号線におけるトグル回数を全体の時間に
対して詳細に求め、各信号線と各素子毎の制約条件とし
て自動レイアウト装置に与え、自動レイアウト装置によ
り各信号線毎に消費電力を演算することにより、集積回
路の消費電力をピーク時・定常時いずれにおいても、消
費電力を小さくした集積回路の自動レイアウトを実現で
きるという効果がある。
【0036】さらに、低消費電力レイアウトに対して、
配線負荷情報を抽出し、消費電力によって影響された信
号線より信号タイミングが影響を受ける信号線を遅延解
析することにより部分的に抽出し、このタイミング制約
情報を消費電力制約情報とともに用いることにより低消
費電力の自動レイアウトのみによっては満足できないタ
イミングの補正を行うことができ、このことにより、タ
イミングを満足し、かつ消費電力を小さくした集積回路
の自動レイアウトを実現できるという効果がある。
【図面の簡単な説明】
【図1】本発明の第一の低消費電力自動レイアウト方法
を示すフローチャートである。
【図2】図1の第一の方法に係る集積回路の自動レイア
ウト装置の構成を示すブロック図である。
【図3】図2の装置により低消費電力を実現するように
指示された集積回路を示す回路図である。
【図4】図3の回路について論理シミュレーションを実
行したときの各信号線の指定時間帯毎の変化を表した信
号波形図である。
【図5】図3の回路に対する低消費電力を考慮していな
いときの集積回路パターン図である。
【図6】図3の回路に対する低消費電力を考慮したとき
の集積回路パターン図である。
【図7】本発明の第二の低消費電力自動レイアウト方法
を示すフローチャートである。
【図8】図7の第二の方法に係る集積回路の自動レイア
ウト装置の構成を示すブロック図である。
【図9】図8または図17の装置によ低消費電力を実現
するように指示された集積回路を示す回路図である。
【図10】図9の回路図について図8の装置により論理
シミュレーションを実行したときの一部の信号の波形図
である。
【図11】図9の回路について論理シミュレーションを
実行したときのタイミング条件を満足しない一部の信号
の波形図である。
【図12】図9の回路について論理シミュレーションを
実行したタイミングを満足した一部の信号の波形図であ
る。
【図13】図9の回路に対する低消費電力を考慮してい
ない自動レイアウトを行ったときの集積回路パターン図
である。
【図14】図9の回路について、低消費電力自動レイア
ウトを行ったときの集積回路パターン図である。
【図15】図9の回路について、タイミング条件を満足
した低消費電力自動レイアウトを行ったときの集積回路
パターン図である。
【図16】本発明の第三の低消費電力自動レイアウト方
法を示すフローチャートである。
【図17】図16の第三の方法に係る集積回路の自動レ
イアウト装置の構成を示すブロック図である。
【図18】図17の装置で図9の回路について論理シミ
ュレーションを実行した一部信号の波形図である。
【図19】図17の装置で図9の回路について論理シミ
ュレーションを実行したときのタイミング条件を満足し
ない一部の信号の波形図である。
【図20】図17の装置で図9の回路について論理シミ
ュレーションを実行したときのタイミング条件を満足し
た一部の信号の波形図である。
【図21】図17の装置で図9の回路について、低消費
電力自動レイアウトを行った集積回路パターン図であ
る。
【図22】図17の装置で図9の回路について、タイミ
ングを満足した低消費電力自動レイアウトを行った集積
回路パターン図である。
【図23】従来技術の低消費電力自動レイアウト方法を
表すフローチャートである。
【図24】従来技術の方法により低消費電力を実現する
ように指示された集積回路を示す回路図である。
【図25】従来技術の方法により低消費電力を実現した
集積回路パターン図である。
【符号の説明】
114,115,116,117,118,119
回路要素 108,109,110,111,112,113
信号線 120,121,122,123,124,125
信号 126,127,128 指定時間幅 201,203,204 回路要素 202 回路要素群 205,206 信号線 207,208 信号 209,210,211 タインミング時間幅 307,308,309 回路要素 301,302,303,305,306 信号線

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の要素と該要素に接続される複数の
    信号経路を備え、そのうちの消費電力を小さくすること
    を必要とする信号経路を少なくとも1つ含む集積回路の
    低消費電力自動レイアウト方法であって、 指定されたテストパターンに基づいて、所定の時間幅の
    各時間帯における各信号経路の信号の状態が変化した変
    化回数を求める第一の段階と、 第一の段階で求めた各時間帯における各前記変化回数と
    各信号経路の接続情報から求めた仮想配線負荷情報とよ
    り、各時間帯毎の信号線の消費電力の和を求める第二の
    段階と、 時間幅で求められた各時間帯の消費電力の和を小さくす
    る各信号経路を抽出して自動レイアウトの消費電力制約
    条件情報とする第三の段階と、 前記消費電力制約条件情報により前記要素と前記信号経
    路の配置配線を行う第四の段階と、 よりなる低消費電力自動レイアウト方法。
  2. 【請求項2】 複数の要素と、該要素に接続される複数
    の信号経路を備え、そのうちの消費電力を小さくするこ
    とを必要とする信号経路を少なくとも1つ含む集積回路
    の低消費電力自動レイアウト方法であって、 指定されたテストパターンに基づいて所定の時間幅の各
    時間帯における各信号経路の信号の状態が変化した変化
    回数を求める第一の段階と、 第一の段階で求めた各時間帯における前記変化回数と各
    信号経路の接続情報から求めた仮想配線負荷情報とよ
    り、各時間帯毎の信号線の消費電力の和を求める第二の
    段階と、 時間幅で求められた各時間帯の消費電力を小さくする各
    信号経路を抽出して自動レイアウトの消費電力制約条件
    情報とする第三の段階と、 前記消費電力制約条件情報と前記仮想配線負荷情報に基
    づいて消費電力を小さく変更した各信号経路についてタ
    イミング解析を行い、タイミングエラーが発生する信号
    経路を抽出する第四の段階と、 第三の段階で抽出された消費電力を小さくした各信号経
    路と第四の段階で抽出されたタイミングエラーを補正す
    る各信号経路とより自動配置、配線を行う第五の段階と
    よりなる低消費電力自動レイアウト方法。
  3. 【請求項3】 複数の要素と、該要素に接続される複数
    の信号経路を備え、そのうちの消費電力を小さくするこ
    とを必要とする信号経路を少なくとも1つ含む集積回路
    の低消費電力自動レイアウト方法であって、 指定された時間幅の時間帯における信号経路の信号の状
    態が変化した変化回数を求める第一の段階と、 第一の段階で求めた各時間帯における各前記変化回数と
    各信号経路の接続情報から求めた仮想配線負荷情報とよ
    り、各時間帯毎の信号線の消費電力の和を求める第二の
    段階と、 時間幅で求められた各時間帯の消費電力の和を小さくす
    各信号経路を抽出して自動レイアウトの消費電力制約
    条件情報とする第三の段階と、 前記消費電力制約条件情報により前記要素と前記信号経
    路の自動配置配線を行う第四の段階と、 第四の段階で求められた自動レイアウト結果より配線負
    荷情報を抽出し、各信号経路についてタイミング解析を
    行い、タイミングエラーが発生する信号経路を抽出する
    第五の段階と、 タイミングエラーが発生した信号経路についてのみ、再
    度自動配置、配線を行う第六の段階とよりなる低消費電
    力自動レイアウト方法。
  4. 【請求項4】 少なくとも配線要素および種々の回路要
    素を、それぞれの回路パターンとして記憶し、記憶した
    各配線要素および各回路要素について、指示にしたがっ
    て自動的にレイアウトを行う自動レイアウト装置におい
    て、 指示されたテストパターンに基づいてシミュレーション
    を行い所定の時間幅の各時間帯における各配線要素での
    信号の状態が変化した変化回数を求めて、各時間帯にお
    ける各配線要素の前記変化回数を記憶し、記憶した回路
    パターンと各配線要素での信号の変化回数とから適宜な
    配線要素と変化回数とを選択し、選択した配線要素より
    求めた仮想配線負荷情報と選択した変化回数とより消費
    電力を求め、求めた消費電力を小さくする配線要素を抽
    出して消費電力制約条件情報とする消費電力算出部と、 消費電力算出部より入力した消費電力制約条件情報によ
    り当該配線要素を、消費電力が小さくなるように変更を
    行って所望の集積回路を配置、配線する自動レイアウト
    部とを有することを特徴とする低消費電力自動レイアウ
    ト装置。
  5. 【請求項5】 少なくとも配線要素および種々の回路要
    素を、それぞれの回路パターンとして記憶し、記憶した
    各配線要素、回路要素について、指示にしたがって自動
    的にレイアウトを行う自動レイアウト装置において、 指示されたテストパターンに基づいて、シミュレーショ
    ンを行い所定の時間幅の各時間帯における各配線要素
    の信号の状態が変化した変化回数を記憶する論理シミュ
    レーション部と、 記憶した回路パターンと指定されたテストパターンに基
    づいて、各配線要素の仮想配線負荷情報を抽出する仮想
    配線負荷情報抽出部と、 論理シミュレーション部と仮想配線負荷情報抽出部とよ
    りそれぞれ入力された信号の前記変化回数と前記仮想配
    線負荷とより、消費電力を求めて消費電力が小さくなる
    ように配線要素を変更する消費電力制約条件情報を出力
    する消費電力抽出部と、 前記仮想配線負荷情報と前記消費電力制約条件情報とよ
    り、変更によりタイミングエラーが発生する配線要素を
    抽出し、タミングが満足されるようにタイミング制約
    条件情報を出力するタイミング解析部と、 前記消費電力制約条件情報と前記タイミング制約条件情
    報にしたがって、記憶した前記回路要素から適宜な回路
    要素を選択し、選択した回路要素を用いて所望の集積回
    路を配置、配線する自動レイアウト部とを有する低消費
    電力自動レイアウト装置。
  6. 【請求項6】 少なくとも配線要素および種々の回路要
    素を、それぞれの回路パターンとして記憶し、記憶した
    各配線要素、回路要素について、指示にしたがって自動
    的にレイアウトを行う自動レイアウト装置において、 指示されたテストパターンに基づいてシミュレーション
    を行い、所定の時間幅の時間帯における各配線要素での
    信号の状態が変化した変化回数を記憶する論理シミュレ
    ーション部と、 記憶した回路パターンと指定されたテストパターンに基
    づいて、各配線要素の仮想配線負荷情報を抽出する仮想
    配線負荷情報抽出部と、 論理シミュレーション部と仮想配線負荷情報抽出部とよ
    りそれぞれ入力された信号の前記変化回数と前記仮想配
    線負荷情報とより、消費電力を求めて消費電力が小さく
    なるように配線要素を変更する消費電力制約条件情報を
    出力する消費電力抽出部と、 前記消費電力制約条件情報にしたがって選択された配線
    要素および回路要素を用いて集積回路を配置、配線する
    自動レイアウト部と、 自動レイアウト部により形成された回路パターンについ
    ての配線負荷情報を抽出する配線負荷情報抽出部と、 前記配線負荷情報と前記消費電力制約条件情報とより、
    タイミングエラーが発生する配線要素を抽出し、タイミ
    ングが満足されるようにタイミング制約条件情報を出力
    するタイミング解析部と、 前記タイミング制約条件情報にしたがって、前記集積回
    路の回路パターンのうち、タイミングエラーを含む部分
    のみについて配線と配置との変更を行う、修正自動レイ
    アウト部とを有する低消費電力自動レイアウト装置。
JP09228565A 1997-08-25 1997-08-25 低消費電力自動レイアウト方法および装置 Expired - Fee Related JP3125725B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09228565A JP3125725B2 (ja) 1997-08-25 1997-08-25 低消費電力自動レイアウト方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09228565A JP3125725B2 (ja) 1997-08-25 1997-08-25 低消費電力自動レイアウト方法および装置

Publications (2)

Publication Number Publication Date
JPH1167925A JPH1167925A (ja) 1999-03-09
JP3125725B2 true JP3125725B2 (ja) 2001-01-22

Family

ID=16878365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09228565A Expired - Fee Related JP3125725B2 (ja) 1997-08-25 1997-08-25 低消費電力自動レイアウト方法および装置

Country Status (1)

Country Link
JP (1) JP3125725B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4696988B2 (ja) 2006-03-20 2011-06-08 日本電気株式会社 レイアウト設計装置、方法、及び、プログラム
JP4908281B2 (ja) 2007-03-27 2012-04-04 富士通株式会社 消費電力解析プログラム、消費電力解析方法及び消費電力解析装置

Also Published As

Publication number Publication date
JPH1167925A (ja) 1999-03-09

Similar Documents

Publication Publication Date Title
JP2003162556A5 (ja)
JPH1140677A (ja) クロストークエラー改善方式及び方法
US20080129362A1 (en) Semiconductor device and method of designing semiconductor device
US7526743B2 (en) Method for routing data paths in a semiconductor chip with a plurality of layers
JP3125725B2 (ja) 低消費電力自動レイアウト方法および装置
JP3599017B2 (ja) クロック伝搬遅延時間の調整方法
JP4969416B2 (ja) 動作タイミング検証装置及びプログラム
US20040163018A1 (en) Error portion detecting method and layout method for semiconductor integrated circuit
JP3008849B2 (ja) 半導体集積回路の設計方法および装置
JP3425920B2 (ja) クロックツリー設計装置、クロックツリー設計方法、及び、記録媒体
JP2004179420A (ja) 半導体集積回路
JP3589988B2 (ja) クロックスキュー改善方法
US20210034808A1 (en) Method for integrated circuit layout
JP3005530B1 (ja) 自動配置配線方法
JP2001291772A (ja) 集積回路のための自動レイアウト方法および装置
JP3017038B2 (ja) 半導体集積回路の設計方式
JPH04134922A (ja) 半導体集積回路
CN114201938A (zh) 延时模型确定方法、布局布线方法、装置、设备及介质
JPH09325978A (ja) Cadシステムにおけるレイアウト方法
JP2002076123A (ja) スキャンパスレイアウト方法及び半導体集積回路
JP5234806B2 (ja) 論理シミュレーション装置およびそのシミュレーション方法
JP2009253023A (ja) 半導体集積回路の設計方法
JPH0997841A (ja) 半導体装置の設計方法
WO2009087450A9 (en) System and method for reducing eme emissions in digital desynchronized circuits
JPH0713654A (ja) クロックラインの最適化設計システム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees