JP2002164435A

JP2002164435A - レイアウト設計方法

Info

Publication number: JP2002164435A
Application number: JP2000360006A
Authority: JP
Inventors: Akitoshi Kato; 秋敏加藤
Original assignee: Renesas Micro Systems Co Ltd
Current assignee: Renesas Micro Systems Co Ltd
Priority date: 2000-11-27
Filing date: 2000-11-27
Publication date: 2002-06-07

Abstract

(57)【要約】【課題】指定した配線が確実に設計者の意図した経路を
通って配線され、配線幅、配線間隔を指定できるレイア
ウト設計方法を提供する。【解決手段】外部から指定されたネットを指定された仮
配線マクロに接続された２つのネットに置換する第１の
ネットリスト処理ステップ２１と、回路ブロックおよび
仮配線マクロを配置し仮配線マクロと回路ブロックとの
配線の経路を指定して配線マクロ占有予定領域を生成
し、これを分割して複数の配線マクロを設定するフロア
プランステップ２２と、仮配線マクロを複数の配線マク
ロに置換する第２のネットリスト処理ステップ２３と、
仮配線マクロに記述された属性情報に基づき配線マクロ
の内部パタンを生成する配線マクロ作成ステップ２４
と、フロアプラン結果を参照して回路ブロック、配線マ
クロの配置を行う回路ブロック配置ステップ２５と、配
線を行う回路ブロック間配線ステップ２６とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩのレイアウ
ト設計方法に関し、特に、予め指定された配線を指定さ
れた配線経路を通して配線することが可能なレイアウト
設計方法に関する。

【０００２】

【従来の技術】素子の微細化の進歩、ＬＳＩの規模の増
大、ＬＳＩの動作速度の向上により、配線の寄生抵抗、
寄生容量、配線間のクロストークの影響が大きくなって
いる。これに伴い、信号の遅延、信号間のノイズの影響
がクリティカルな配線については、レイアウト設計にお
いて、単に配線長の短縮だけでなく、配線経路、配線
幅、配線間隔、配線間シールドなどを適切に選択して設
計する必要性が生じてきている。

【０００３】図１７は、従来の一般的なＬＳＩ設計のフ
ロー図である。ＬＳＩの機能を実現するよう回路設計１
０１を行い、作成した回路図情報から端子間の等電位接
続要求である個々のネットが集合したネットリスト１１
１を抽出する。

【０００４】次に、レイアウト設計１０２に移る。先
ず、フロアプランステップ１２１で、ネットリスト１１
１とブロック／マクロライブラリのデータをもとに、複
数の基本ブロックをグループ化したモジュールと、マク
ロとを配置し、配線領域を算出付加してＬＳＩチップの
内部配置の概略データを作成してフロアプラン結果１１
３に記録する。次に、マクロ／モジュール配置ステップ
１２２で、フロアプラン結果１１３を参照してマクロお
よびモジュールを配置する。次に、優先配線ファイル作
成ステップ１２３で、動作タイミングに余裕のないクリ
ティカルネットを優先配線対象のネットとして抽出す
る。次に、マクロ／モジュール間配線ステップ１２４
で、配線パラメータ１１４に定められた配線ピッチ等の
制約に従いマクロおよびモジュールの間を配線し、配置
配線結果１１５に記録する。配線修正ステップ１２５で
は、設計者の意図通りに配線されなかった部分を修正
し、配置配線結果１１５を修正する。以上でレイアウト
設計を終了する。

【０００５】次に、設計検証ステップ１２５で、レイア
ウト結果と回路図情報との一致検証、レイアウト結果の
設計ルール適合性検証、動作タイミング適合性検証等を
実行し、違反があれば修正して設計を完了する。

【０００６】クリティカルネットに対して優先度を決定
して配線する方法が特開平７−２００６３９号公報に記
載されている。また、特開平７−２８２１０８号公報に
は、クリティカルネットを抽出し、その配線幅を通常の
配線の例えば５倍幅として幅広配線し、通常配線幅のネ
ットも含めたすべてのネットについて配線実行が完了し
た後に、幅広配線の配線幅を細らせることによりクリテ
ィカルネットを所望の配線幅および配線間隔にする技術
が記載されている。これらの技術を図１７のレイアウト
設計１０２に適用することにより、クリティカルネット
の配線長短縮が可能となり、また、クリティカルネット
の配線幅、配線間隔の制御が可能となる。

【０００７】

【発明が解決しようとする課題】しかしながら、図１７
の従来のレイアウト設計方法では、クリティカルネット
を通常の配線に先行して優先的に配線するものの、配線
経路を指定するものではないため、優先配線対象のネッ
ト数が多数ある場合には設計者の意図とは異なる配線経
路を通って配線され配線長が予定より遙かに大きいネッ
トが発生することがある。このような場合には、配線修
正ステップ１２５で意図した経路を通るように修正する
ことになるが、自動のレイアウト装置では設計者の意図
通りに修正することが困難な場合が多いので人手で修正
する必要が生じ、設計ミスが発生する原因となる。

【０００８】本発明の目的は、クリティカルネットの配
線が確実に設計者の意図した経路を通って配線され、加
えて、複数のクリティカルネットに対して配線幅、配線
間隔を含む情報を指定できるレイアウト設計方法を提供
することにある。

【０００９】

【課題を解決するための手段】本発明のレイアウト設計
方法は、ネットリスト中の指定された１以上の個数のネ
ットを含むネットグループを該ネットグループに対応し
て指定され両端に設けられた接続端子の対応する接続端
子同士が等電位である仮配線マクロおよび該仮想配線マ
クロの両端接続端子にそれぞれ接続された２つのネット
グループからなる仮配線マクロネットに置換し、ＬＳＩ
を構成する回路ブロックと前記仮配線マクロとを仮配置
し、前記仮配線マクロからこれに接続する回路ブロック
への配線の経路を指定して配線マクロ占有予定領域を生
成し、該配線マクロ占有予定領域を分割して複数の配線
マクロを設定してチップフロアプランを作成し、前記仮
配線マクロを前記複数の配線マクロおよび配線マクロ間
接続ネットに置換し、前記仮配線マクロに予め記述され
た属性情報に基づき配線マクロの内部パタンを生成し、
前記チップフロアプランに基づき回路ブロックおよび前
記複数の配線マクロを配置し、回路ブロック間、回路ブ
ロックと配線マクロ間および配線マクロ間の配線を実行
することを特徴としている。

【００１０】また、本発明のレイアウト設計方法は、Ｌ
ＳＩのネットリストから配線マクロ化の対象で１以上の
個数のネットを含む対象ネットグループを抽出し、予め
ネット個数並びに配線幅および配線間隔を決定しうる属
性情報の組み合わせに対応して作成され一方の接続端子
群と他方の接続端子群との間で対応する接続端子同士を
等電位とする機能を有する仮配線マクロが登録された仮
配線マクロのライブラリの中から前記対象ネットグルー
プのネット個数および指定された属性に対応する仮配線
マクロを選択し、前記対象ネットグループの一方の接続
先と選択された前記仮配線マクロの一方の接続端子グル
ープとを接続する第１のネットグループと前記対象ネッ
トグループの他方の接続先と前記仮配線マクロの他方の
接続端子グループとを接続する第２のネットグループと
前記仮配線マクロとを含む仮配線マクロネットを作成し
て前記対象ネットグループと置換する第１のネットリス
ト処理ステップと、前記ネットリストと前記仮配線ライ
ブラリとブロック／マクロライブラリとに基づいて回路
ブロックを配置し配線領域を付加して作成した初期フロ
アプランに対して前記仮配線マクロネットの予定配線経
路となる領域に配線マクロ占有予定領域を生成し、前記
配線マクロ占有予定領域を配線の方向別に矩形に分割す
るとともにそれぞれの矩形を外形とし分割領域間の接続
端子情報を有する複数の配線マクロを設定するフロアプ
ランステップと、前記仮配線マクロネットを前記複数の
配線マクロ、前記複数の配線マクロの間を接続するネッ
トグループおよび前記仮配線マクロの接続先である回路
ブロックの端子へ接続するネットグループを含む配線マ
クロネットに置換する第２のネットリスト処理ステップ
と、配線マクロのそれぞれについて配線層を決定し対応
する仮配線マクロの属性情報に基づいて配線パタンを生
成し該配線パタンに略所定の間隔毎に接続端子およびビ
アブロックを設置して内部のパタンを生成する配線マク
ロ作成ステップと、前記フロアプランステップでのフロ
アプラン結果に基づいて回路ブロックおよび配線マクロ
を配置するブロック配置ステップと、配線マクロ間を接
続するネットおよび配線マクロと回路ブロックとを接続
するネットの配線を優先して実行し、完了後に回路ブロ
ック間を接続するネットの配線を実行するブロック間配
線ステップとを備えている。

【００１１】さらに本発明のレイアウト設計方法は、Ｌ
ＳＩのネットリストから配線マクロ化の対象で１以上の
個数のネットを含む対象ネットグループを抽出し、予め
ネット個数並びに配線幅および配線間隔を決定しうる属
性情報の組み合わせに対応して作成され一方の接続端子
群と他方の接続端子群との間で対応する接続端子同士を
等電位とする機能を有する仮配線マクロが登録された仮
配線マクロのライブラリの中から前記対象ネットグルー
プのネット個数および指定された属性に対応する仮配線
マクロを選択し、前記対象ネットグループの一方の接続
先と選択された前記仮配線マクロの一方の接続端子グル
ープとを接続する第１のネットグループと前記対象ネッ
トグループの他方の接続先と前記仮配線マクロの他方の
接続端子グループとを接続する第２のネットグループと
前記仮配線マクロとを含む仮配線マクロネットを作成し
て前記対象ネットグループと置換する第１のネットリス
ト処理ステップと、前記ネットリストと前記仮配線ライ
ブラリとブロック／マクロライブラリとに基づいて回路
ブロックを配置し配線領域を付加して作成した初期フロ
アプランに対して前記仮配線マクロネットの予定配線経
路となる領域に配線マクロ占有予定領域を生成し、前記
配線マクロ占有予定領域を配線の方向別に矩形に分割す
るとともにそれぞれの矩形を外形とし分割領域間の接続
端子情報を有する複数の配線マクロを設定するフロアプ
ランステップと、前記仮配線マクロネットを前記複数の
配線マクロ、前記複数の配線マクロの間を接続するネッ
トグループおよび前記仮配線マクロの接続先である回路
ブロックの端子へ接続するネットグループを含む配線マ
クロネットに置換する第２のネットリスト処理ステップ
と、前記複数の配線マクロのそれぞれについて配線層を
決定し前記仮配線マクロの属性情報に基づいて配線パタ
ンを生成し該配線パタンに略所定の間隔毎に接続端子お
よびビアブロックを設置して内部のパタンを生成する配
線マクロ作成ステップと、配線マクロと回路ブロックと
を接続するネットに記述された回路ブロックの端子のそ
れぞれに対して接続する配線マクロの接続端子を選定し
て確定接続端子とし前記確定接続端子に選定された接続
端子および付属するビアブロック以外の接続端子および
ビアブロックを削除する端子確定処理ステップと、前記
フロアプランステップでのフロアプラン結果に基づいて
回路ブロックおよび配線マクロを配置するブロック配置
ステップと、配線マクロ間を接続するネットおよび配線
マクロと回路ブロックとを接続するネットの配線を優先
して実行し、完了後に回路ブロック間を接続するネット
の配線を実行するブロック間配線ステップとを備えても
よい。

【００１２】

【発明の実施の形態】本発明について、図面を参照して
説明する。図１は、本発明の一実施の形態の設計フロー
図である。レイアウト設計２は、回路設計１で作成され
たネットリスト１１の中で外部から指定されたネットま
たはネットグループをこれと対にして指定された仮配線
マクロに接続された２つのネットまたはネットグループ
からなる仮配線マクロネットに置換する第１のネットリ
スト処理ステップ２１と、複数の基本ブロックをグルー
プ化して形成されたモジュールやＣＰＵ、各種の周辺機
能等の複雑な機能で内部レイアウトが固定されたブロッ
クであるハードマクロ等からなる回路ブロックと仮配線
マクロとを配置し仮配線マクロからこれに接続する回路
ブロックへの配線の経路を指定して配線マクロ占有予定
領域を生成し、これを分割して複数の配線マクロを設定
するフロアプランステップ２２と、仮配線マクロを複数
の配線マクロおよび配線マクロ間接続ネットに置換する
第２のネットリスト処理ステップ２３と、仮配線マクロ
に記述された属性情報に基づき配線マクロの内部パタン
を生成する配線マクロ作成ステップ２４と、フロアプラ
ン結果を参照してマクロ、モジュール、配線マクロの配
置を行う回路ブロック配置ステップ２５と、処理済みの
ネットリストに基づきマクロ、モジュール、配線マクロ
の相互間の配線を行う回路ブロック間配線ステップ２６
とを備えている。

【００１３】図２は、レイアウト設計２を実行するレイ
アウト設計装置３１の構成を示す図である。レイアウト
設計装置３１は、実行部３２と記憶部３３とを有し、実
行部３２は、第１のネットリスト処理ステップ２１およ
び第２のネットリスト処理ステップ２３を実行するネッ
トリスト変更手段３４と、フロアプランステップ２２を
実行するフロアプラン手段３５と、配線マクロ作成ステ
ップ２４を実行する配線マクロ作成手段３６と、回路ブ
ロック配置ステップ２５を実行する配置手段３７と、回
路ブロック間配線ステップ２６を実行する配線手段３８
とを有している。レイアウト設計装置３１は、記憶部３
３とそれぞれの手段の機能を実現するプログラムとを備
えた汎用コンピュータにより構成することもできる。

【００１４】次に、本発明の第１の実施の形態について
図１および図２を参照して詳細に説明する。ＬＳＩのネ
ットリスト１１は、回路設計１の結果として作成済みで
あるものとする。

【００１５】レイアウト設計２を開始すると、まず、第
１のネットリスト処理ステップ２１を実行する。先ず、
ネットリスト１１から配線マクロ化の対象である対象ネ
ットを抽出する。対象ネットについては、例えば回路設
計時に設計者が配線遅延または配線間ノイズに対してク
リティカルなネットを抽出対象としてマークし、レイア
ウト時の配線ピッチ倍率、配線幅倍率等の情報を付して
おいてもよい。抽出対象のネットで複数であるときには
ネットグループとして一括して抽出する。抽出した対象
ネットグループのネット個数並びに配線幅および配線間
隔を示す配線ピッチ倍率および配線幅倍率に対応する仮
配線マクロを予めネット個数並びに配線ピッチ倍率およ
び配線幅倍率等の属性情報の組み合わせに対応して作成
され一方の接続端子グループと他方の接続端子グループ
との間で対応する接続端子同士が等電位である機能を有
する仮配線マクロが登録された仮配線マクロのライブラ
リ１２の中から抽出条件に適合する仮配線マクロが選択
される。対象ネットグループの一方の接続先と選択され
た仮配線マクロの一方の接続端子グループとを接続する
第１のネットグループと対象ネットグループの他方の接
続先と仮配線マクロの他方の接続端子グループとを接続
する第２のネットグループと仮配線マクロとを含む仮配
線マクロネットを作成して対象ネットグループと置換す
る。

【００１６】図３は、仮配線マクロライブラリ１２の内
容を模式的に例示した図である。ネット数が３（すなわ
ち接続端子数が６）で、機能としては、一方の接続端子
ａ１と他方の接続端子ａ２とが等電位で、一方の接続端
子ｂ１と他方の接続端子ｂ２とが等電位で、一方の接続
端子ｃ１と他方の接続端子ｃ２とが等電位であることが
共通しており、属性情報がそれぞれ異なる仮配線マクロ
ＷＭ３１１０，ＷＭ３２２０，ＷＭ３２１１を例示して
いる。属性情報として、配線ピッチの標準ピッチに対す
る倍率、配線幅の標準幅に対する倍率、配線間クロスト
ーク防止のためのシールド線の設置有無が付与されてい
る。

【００１７】図４は、ネットリスト１１の変更を模式的
に示した図である。回路設計１が終了した段階のネット
リスト１１においてモジュールＡ，Ｂ，Ｃとハードマク
ロＤとを接続するネット１００は、図４（ａ）のネット
リスト１１中にネット記述１１ａのように記載され、回
路ブロック間接続図の表現では図４（ｂ）のように表現
されるとする。第１のネットリスト処理２１により、ネ
ット１００は、図４（ｄ）のように仮配線マクロＷとモ
ジュールＡとを接続するネット１０００と、仮配線マク
ロＷ、モジュールＢ、モジュールＣおよびハードマクロ
Ｄを接続するネット１００１と、ネットリストの別部分
に追加記載される仮配線マクロとからなる仮配線マクロ
ネットに置換され、ネット記述１１ａの部分は図４
（ｃ）のネット記述１１ｂのように変更される。

【００１８】次に、フロアプランステップ２２を実行す
る。先ず、第１のネットリスト処理後のネットリスト１
１とフロアプラン用仮配線マクロライブラリ１４と論理
和、論理積、フリップフロップなどの機能の基本ブロッ
クおよびＣＰＵや周辺機能ハードマクロなどのブロック
／マクロライブラリレイアウト用情報が登録されたブロ
ック／マクロライブラリ１３に基づいてＬＳＩを構成す
る各回路ブロックを配置し、回路ブロック間の配線領域
を見積もって付加し、初期フロアプランを作成する。初
期フロアプランのときに仮配線マクロの配置位置を指定
し、また、仮配線マクロから回路ブロックへの予定配線
経路を指定する。初期フロアプランをもとに仮配線マク
ロネット１１ｂの予定配線経路となる領域を抽出し、配
線マクロ占有予定領域を生成し、配線マクロ占有予定領
域を配線の方向別に矩形に分割するとともにそれぞれの
矩形を外形とし分割領域間の接続端子情報を有する複数
の配線マクロを設定する。また、各回路ブロック、配線
マクロの配置および配線領域の情報をフロアプラン結果
１５として出力する。

【００１９】図５は、フロアプランステップの詳細フロ
ー図であり、図６は、フロアプラン用仮配線マクロライ
ブラリ１４の内容を示す模式図である。

【００２０】図６では、図３のネットリスト用仮配線マ
クロライブラリ１４に登録された仮配線マクロＷＭ３１
１０，ＷＭ３２２０，ＷＭ３２１１にそれぞれ対応する
フロアプラン用仮配線マクロを例示している。フロアプ
ラン用仮配線マクロは、ネット個数、属性情報にかかわ
らず同一の外形として接続端子数のみが異なるとしても
良いが、例えば、図６のように配線本数および属性情報
により決められるマクロ外形幅（図６における縦方向寸
法）を有し、配線方向の長さ（図６における横方向寸
法）が一定の外形としても良い。図中でＰは標準の配線
ピッチ値を示す。なお、本実施の形態の説明においてネ
ットリスト用仮配線マクロライブラリ１２とフロアプラ
ン用仮配線マクロライブラリ１４を区別しているが、両
者に登録されている仮配線マクロは一対一に対応するの
で、ネットリスト用仮配線マクロライブラリ１２とフロ
アプラン用仮配線マクロライブラリ１４とをあわせて単
一の仮配線マクロライブラリとしても良い。

【００２１】図５のフロー図では、フロアプランステッ
プ２２が開始すると、先ず、初期フロアプラン生成サブ
ステップ４１で、ネットリスト１１と仮配線マクロライ
ブラリとブロック／マクロライブラリ１３とに基づいて
回路ブロックおよび仮配線マクロを配置し配線領域を付
加して初期フロアプランを作成する。初期フロアプラン
のときに仮配線マクロの配置位置を指定し、また、仮配
線マクロから回路ブロックへの予定配線経路を指定す
る。

【００２２】図７および図８はフロアプランステップの
各サブステップにおける配置状態の模式図であり、図７
（ａ）は、初期フロアプラン生成サブステップ４１が完
了した段階の配置状態の図である。ＬＳＩチップ５１の
内部にモジュールＡ，モジュールＢ，モジュールＣ，ハ
ードマクロＤを含む多数の回路ブロックが配置され、ま
たモジュールＡの近隣に仮配線マクロＷが配置されてい
る。回路ブロック間の空白領域が配線領域を表す。

【００２３】次に、配線領域幅修正サブステップ４２
で、仮配線マクロＷの属性情報を参照して仮配線マクロ
ネット１１ｂの予定配線経路である仮配線マクロＷから
接続先の回路ブロックであるモジュールＡ，Ｂ，Ｃおよ
びハードマクロＤへの経路を含む配線領域を再計算して
配線領域幅を修正する。初期フロアプラン生成ステップ
４１では、配線ピッチが標準値であるとして配線領域の
見積もりを実行するので、仮想配線マクロＷの配線ピッ
チが図６のＷＭ３２２３またはＷＭ３２１１のように標
準と異なる場合には、配線領域幅修正サブステップ４２
で配線領域の修正が生じる。

【００２４】次に、マクロ占有予定領域生成サブステッ
プ４３で、仮配線マクロＷと仮配線マクロＷから接続先
の回路ブロックへの予定配線経路とからなる配線マクロ
占有予定領域５２を生成する。図７（ｂ）は、マクロ占
有予定領域生成サブステップ４３が完了した段階の配置
状態の図である。

【００２５】次に、マクロ占有予定領域分割サブステッ
プ４４で、配線マクロ占有予定領域５２を配線の方向毎
に分割しそれぞれを外形とするマクロ化予定領域を設定
する。

【００２６】次に、配線マクロ設定サブステップ４５
で、マクロ化予定領域のそれぞれに対応して配線マクロ
名を設定し、外形寸法、配線のＬＳＩチップ内での方
向、領域間接続端子の設定位置、ＬＳＩチップ内におけ
る配置原点位置、対応する仮配線マクロ名を含む情報を
抽出して配線マクロ名と対応させて記憶部３３に記憶す
るとともに、ＬＳＩチップ５１内の各回路ブロック、配
線マクロの配置および配線領域の情報をフロアプラン結
果１５に出力してフロアプランステップ２２を完了す
る。

【００２７】図８は、配線マクロ設定サブステップ４５
が完了した段階の配置状態の図である。配線マクロ占有
予定領域５２がマクロ占有予定領域分割サブステップ４
４で配線方向がＸ方向の領域（ＷＡの部分）と配線方向
がＹ方向の領域（ＷＢの部分）に分割され、配線マクロ
設定サブステップ４５で配線マクロＷＡおよび配線マク
ロＷＢが生成される。

【００２８】次に、図１に戻り、第２のネットリスト処
理ステップ２３で、フロアプランステップ２２において
１個の仮配線マクロをもとに生成された複数の配線マク
ロと、複数の配線マクロの間を接続する各ネットまたは
ネットグループと、仮配線マクロの接続先である回路ブ
ロックの端子へ接続するネットまたはネットグループと
を含む配線マクロネットと仮配線マクロネットとを置換
する。

【００２９】例として図４（ｅ）に示すように、配線マ
クロネットのネット部分の記述１１ｃは、モジュールＡ
と配線マクロＷＡとを接続するネット２０００と、配線
マクロＷＡと配線マクロＷＢとをネット２００１と、配
線マクロＷＢとモジュールＢ、ＣおよびハードマクロＤ
とを接続するネット２００２とからなり、ネットリスト
１１の中のネットリスト１０００，１００１の記述部分
と置換される。また、図示していないが、ネットリスト
１１のブロック記述部では、仮配線マクロＷが配線マク
ロＷＡおよびＷＢに置換される。

【００３０】次に、配線マクロ作成ステップ２４で、記
憶部３３から配線マクロ名に対応した外形寸法、配線の
ＬＳＩチップ内での方向、領域間接続端子の設定位置、
ＬＳＩチップ内における配置原点位置、対応する仮配線
マクロ名を含む情報を読み出し、配線マクロＷＡ，ＷＢ
のそれぞれについて配線層を決定し、対応する仮配線マ
クロＷの属性情報に基づき、配線パラメータ１６を参照
して配線パタンを生成し、生成した配線パタンに略所定
の間隔毎に接続端子およびビアブロックを設置して内部
のパタンを生成し、生成した配線マクロを設計対象のＬ
ＳＩ専用の配線マクロライブラリに登録する。

【００３１】図９は、配線マクロ作成ステップ２４の詳
細なフロー図である。配線マクロの作成を開始すると、
先ず、作成対象選択サブステップ６１では、配線マクロ
作成ステップ２４で、内部パタンの作成処理が未了の配
線マクロから１個を作成対象として選択し、記憶部３３
から配線マクロ名に対応した外形寸法、配線のＬＳＩチ
ップ内での方向、領域間接続端子の設定位置、ＬＳＩチ
ップ内における配置原点位置、対応する仮配線マクロ名
を含む情報を読み出す。

【００３２】次に、配線マクロ配線層決定サブステップ
６２で、配線マクロの配線パタンの配線層の指定がある
ときには指定された配線層とし、指定がないときにはチ
ップにおける配線の方向により決定される所定の配線層
として配線層を決定する。ここでは、配線マクロＷＡ，
ＷＢには配線層の指定がないものとし、配線マクロＷＡ
では、Ｘ方向の配線層である第１メタル層が配線層とし
て決定され、配線マクロＷＢでは、Ｙ方向の配線層であ
る第２メタル層が配線層として決定される。

【００３３】次に、配線パタン生成サブステップ６３
で、前記配線マクロの外形寸法および対応する仮想配線
マクロの属性情報に基づき、配線パラメータ１６を参照
して内部パタンを生成する。

【００３４】図１０（ａ），（ｂ）は、それぞれ配線マ
クロＷＡ，ＷＢの作成された内部パターンを示す。配線
マクロＷＡでは、配線層として第１メタル層が選択さ
れ、指定された配線ピッチおよび幅（ここでは配線ピッ
チ、配線幅ともに標準に指定されているとする）で配線
パタン７１が生成され、配線マクロＷＢでは、配線層と
して第２メタル層が選択され、第２メタル層配線パタン
７３が標準の配線ピッチおよび配線幅で生成される。な
お、配線パラメータ１６には、各メタル配線層毎に標準
の配線ピッチおよび配線幅、配線間隔を含む情報が格納
されていて、生成する配線マクロの配線パタンの配線ピ
ッチ、配線幅が標準の整数倍である場合でも容易に算出
して作成することができる。

【００３５】次に、第１の端子生成サブステップ６４
で、接続端子位置情報のある接続端子を指定された接続
端子位置に生成し、ビア設置を指定されている接続端子
にはビアブロックを設置する。このサブステップで生成
される接続端子は、フロアプランステップ２２において
既に接続端子位置情報が決定されている配線マクロ間の
配線のための接続端子である。図１０においては、配線
マクロＷＡの接続端子ａ２，ｂ２，ｃ２が該当し、また
配線マクロＷＢの接続端子ａ１，ｂ１，ｃ１が該当す
る。配線マクロＷＢの接続端子ａ１の位置、接続端子ｂ
１の位置、接続端子ｃ１の位置には、第１メタル層と第
２メタル層を接続するビアブロックがそれぞれ設置され
る。

【００３６】次に、第２の端子生成サブステップ６５
で、接続端子位置情報のない接続端子およびビアブロッ
クを配線パタンに略等間隔に設置する。このサブステッ
プで生成される接続端子は、配線マクロと回路ブロック
との間の配線のための接続端子である。回路ブロックの
端子と配線マクロの端子とを接続する配線の配線長を短
縮するために、配線マクロ内の配線パタンに接続端子お
よびビアブロックが略等間隔に設置される。

【００３７】図１０（ａ）では、接続端子情報がなく回
路ブロック（モジュールＡ）の端子に接続される配線マ
クロＷＡの接続端子ａ１，ｂ１，ｃ１がそれぞれ第１メ
タル層配線パタン７１上に略等間隔に第１メタル層と第
２メタル層とを接続するビアブロック７２とともに設置
される。同様に、図１０（ｂ）では、回路ブロック（モ
ジュールＢ，ＣおよびハードマクロＤ）の端子にそれぞ
れ接続される配線マクロＷＢの接続端子ａ２，ｂ２，ｃ
２がそれぞれ第２メタル層配線パタン７３の下に略等間
隔に第１メタル層と第２メタル層とを接続するビアブロ
ック７２とともに設置される。

【００３８】次に、配線マクロパタン登録サブステップ
６６で、で配線マクロ名、外形、接続端子情報、内部パ
タン等の作成した配線マクロに関する情報を配線マクロ
ライブラリ１７に登録する。

【００３９】次に、配線マクロ作成完了判断サブステッ
プ６７で完了判定し、すべての配線マクロの作成が完了
したときには配線マクロ作成ステップ２４を完了し、未
了の配線マクロがあるときには作成対象選択サブステッ
プ６１に戻る。

【００４０】図１１は、異なる属性情報を持つ仮配線マ
クロから発生した配線マクロの内部パタンを比較して示
す図である。図１１（ａ）の配線マクロＷＡは、図３お
よび図６の仮配線マクロＷＭ３１１０をもとにした配線
マクロを示し、配線ピッチ、配線幅ともに標準となって
いる。これに対して、図１１（ｂ）の配線マクロＷＡ２
は、図３および図６の仮配線マクロＷＭ３２２０をもと
にした配線マクロを示し、配線幅が配線マクロＷＡの２
倍であり、配線ピッチも配線マクロＷＡの２倍であるの
で、配線抵抗が低減され、隣接配線との寄生容量も低減
された配線となる。図１１（ｃ）の配線マクロＷＡ２Ｓ
は、図３および図６の仮配線マクロＷＭ３２１１をもと
にした配線マクロを示し、配線幅は配線マクロＷＡと同
じく標準であるが、第１メタル層のシールド配線７４が
第１メタル層配線７１の両側に配置されて配線間のクロ
ストークノイズの発生を防止する。シールド線接続端子
ｓは定電圧電源端子に接続される。このように、第１の
ネットリスト生成ステップ２１で適切な属性情報の仮配
線マクロを選択することにより、これに対応して内部パ
タンが配置された配線マクロを生成することができる。

【００４１】図１に戻り、次に、回路ブロック配置ステ
ップ２５で、フロアプランステップ２２で作成したフロ
アプラン結果１５に基づいてマクロ、モジュール等の回
路ブロックと配線マクロとを配置する。

【００４２】次に、回路ブロック間配線ステップ２６
で、配線マクロ間を接続するネットおよび配線マクロと
回路ブロックとを接続するネットの配線を優先して実行
し、その後に回路ブロック間を接続するネットの配線を
実行し、配置配線結果１８に出力してレイアウト設計２
を終了する。

【００４３】図１２は、回路ブロック間配線ステップ２
６で、配線マクロ間を接続するネットおよび配線マクロ
と回路ブロックとを接続するネットの配線を実行した段
階での配置配線の状態を模式的に示した図である。モジ
ュールＡの端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３から配線
マクロＷＡの接続端子ａ１，ｂ１，ｃ１へそれぞれＹ方
向の第２メタル層の端子間接続配線パタン８１で接続さ
れ、配線マクロＷＡの接続端子ａ２，ｂ２，ｃ２から配
線マクロＷＢの接続端子ａ１，ｂ１，ｃ１へそれぞれＸ
方向の第１メタル層の端子間接続配線パタン８２で接続
され、モジュールＢの端子ＩＮ１，ＩＮ２，ＩＮ３から
配線マクロＷＢの接続端子ａ２，ｂ２，ｃ２へそれぞれ
Ｘ方向の第１メタル層の端子間接続配線パタン８３で接
続されている。

【００４４】レイアウト設計２に続いて設計検証３が実
行される。設計検証ステップ３では、レイアウト結果と
回路図情報との一致検証、レイアウト結果の設計ルール
適合性検証、動作タイミング適合性検証等を実行し、違
反があれば修正して設計を完了する。

【００４５】このように、本実施の形態においては、フ
ロアプランステップ２２において仮配線マクロの配置お
よび仮配線マクロから回路ブロックへの予定配線経路を
配線グループ単位で指定でき、指定した経路部分に配線
マクロが配置されるので、クリティカルネットの配線を
確実に設計者の意図した経路を通って配線することがで
きるとともに、第１のネット処理２１の段階で適切な属
性情報を持つ仮配線マクロを選択使用することにより、
配線の幅や間隔、シールド配線の有無等を選択して配線
マクロを作成できるので、クリティカルネットの特性改
善に有効である。

【００４６】次に、本発明の第２の実施の形態について
図面を参照して説明する。図１３は、第２の実施の形態
の設計フロー図であり、図１４は、レイアウト設計を実
行するレイアウト設計装置の構成を示す図である。

【００４７】図１３のレイアウト設計２ａの設計フロー
が第１の実施の形態である図１のレイアウト設計２のフ
ローと異なる点は、配線マクロ設計ステップ２４と回路
ブロック配置ステップ２５との間に、端子確定処理ステ
ップ８７が挿入されている点のみである。

【００４８】また、図１４のレイアウト設計装置３１ａ
が図２のレイアウト設計装置３１と異なる点は、図２の
実行部３２の各手段に加えて端子確定手段８８を実行部
３２ａに有する点のみである。

【００４９】端子確定処理ステップ８７では、配線マク
ロと回路ブロックとを接続するネットに記述された回路
ブロックの接続端子のそれぞれに対して接続する配線マ
クロの接続端子を選定して確定接続端子とした後に、確
定接続端子に選定された接続端子および付属するビアブ
ロック以外の接続端子およびビアブロックを削除する。
端子確定ステップ８７は、端子確定手段８８により実行
される。

【００５０】図１５は、端子確定処理ステップ８７の詳
細なフロー図である。また、図１６は、端子確定処理の
過程を説明する図である。

【００５１】端子確定処理ステップ８７が開始すると、
先ず、確定処理対象ネット選択サブステップ９１で、配
線マクロと回路ブロックとを接続するネットの中から１
個を確定処理対象ネットとして選択する。例えば、図１
６（ａ）で、配線マクロＷＡ内の配線７５に対応するネ
ットである図４（ｃ）のネット２０００を確定処理対象
ネットとして選択する。

【００５２】次に、回路側対象端子選択サブステップ９
２で、確定処理対象ネットに接続される回路ブロックの
端子の中から１個を回路側対象端子として選択する。確
定処理対象ネットであるネット２０００の接続先は、図
４（ｃ）を参照するとモジュールＡのＯＵＴ１のみであ
るから、図１６（ａ）で回路側対象端子としてモジュー
ルＡのＯＵＴ１を選択する。

【００５３】次に、確定接続端子選定サブステップ９３
で、確定処理対象ネットに接続される配線マクロの接続
端子の中で回路側対象端子からのマンハッタン距離が最
も小さい接続端子を回路側対象端子に接続する確定接続
端子として選定する。図１６（ａ）で具体的に説明する
と、回路側対象端子ＯＵＴ１（Ａ）から配線７５に設け
られた接続端子ａ１−１，ａ１−２，ａ１−３のそれぞ
れまでの距離をＸ方向およびＹ方向をに沿って測定した
最短距離であるマンハッタン距離Ｌ１，Ｌ２，Ｌ３を比
較し、マンハッタン距離が最小のＬ２となる接続端子ａ
１−２を回路側接続端子ＯＵＴ（Ａ）に接続する確定接
続端子として選定する。

【００５４】次に、第１の判断サブステップ９４で、す
べての回路ブロックの端子に対応して確定接続端子が選
定されたかを判断し、すべての端子に対応して確定接続
端子が選定された場合には第２の判断サブステップ９５
に進み、未選定の端子がある場合には回路側対象端子選
択サブステップ９２に戻る。

【００５５】第２の判断サブステップ９５で、配線マク
ロと回路ブロックとを接続するすべてのネットについて
確定接続端子が選定されたかを判断し、すべてのネット
について確定接続端子が選定された場合には不要端子削
除サブステップ９６に進み、未選定のネットがある場合
には確定処理対象ネット選択サブステップ９１に戻る。

【００５６】次に、不要端子削除サブステップ９６で、
確定接続端子に選定された接続端子および付属するビア
ブロック以外の接続端子およびビアブロックを削除して
配線マクロを修正し、配線マクロライブラリ１７に上書
きする。結果として図１６（ｂ）のように、確定接続端
子のみにビアブロックが設置された配線マクロに変更さ
れる。

【００５７】第２の実施の形態では、第１の実施の形態
と同様の効果に加えて、不要なビアブロックを削除した
ことにより第１の実施の形態で生じる不要なビアブロッ
クによる配線マクロ内の配線方向に直交する方向への配
線の妨害が防止され、配線性が向上するという利点が生
じる。

【００５８】

【発明の効果】以上のように、本発明では、フロアプラ
ンステップにおいて仮配線マクロの配置および仮配線マ
クロから回路ブロックへの予定配線経路を配線グループ
単位で指定することにより、指定した経路部分に配線マ
クロが配置されるので、クリティカルネットの配線を確
実に設計者の意図した経路を通って配線させることがで
きるとともに、第１のネット処理の段階で適切な属性情
報を持つ仮配線マクロを選択使用することにより、配線
の幅や間隔、シールド配線の有無等を選択して配線マク
ロを作成できるので、ＬＳＩのクリティカルネットに対
する遅延時間改善、ノイズ低減に有効である。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の設計フロー図であ
る。

【図２】レイアウト設計装置の構成を示す図である。

【図３】仮配線マクロライブラリの内容を模式的に例示
した図である。

【図４】ネットリストの変更を模式的に示した図であ
る。

【図５】フロアプランステップの詳細フロー図である。
フロアプラン用仮配線マクロライブラリ１４の内容を示
す模式図である。

【図６】フロアプラン用仮配線マクロライブラリの内容
を示す模式図である。

【図７】フロアプランステップの各サブステップにおけ
る配置状態の模式図である。

【図８】フロアプランステップの各サブステップにおけ
る配置状態の模式図である。

【図９】配線マクロ作成ステップの詳細なフロー図であ
る。

【図１０】配線マクロの内部パターンを示す。

【図１１】異なる属性情報を持つ仮配線マクロから発生
した配線マクロの内部パタンを比較して示す図である。

【図１２】配置配線の状態を模式的に示した図である。

【図１３】第２の実施の形態の設計フロー図である。

【図１４】第２の実施の形態に対応するレイアウト設計
装置の構成を示す図である。

【図１５】端子確定処理ステップの詳細なフロー図であ
る。

【図１６】端子確定処理の過程を説明する図である。

【図１７】従来の一般的なＬＳＩ設計のフロー図であ
る。

【符号の説明】１１ネットリスト１２ネットリスト用仮配線マクロライブラリ１３ブロック／マクロライブラリ１４フロアプラン用仮配線マクロライブラリ１５フロアプラン結果１６配線パラメータ１７配線マクロライブラリ１８配置配線結果２１第１のネットリスト処理ステップ２２フロアプランステップ２３第２のネットリスト処理ステップ２４配線マクロ作成ステップ２５回路ブロック配置ステップ２６回路ブロック間配線ステップ５１ＬＳＩチップ５２配線マクロ占有予定領域

Claims

【特許請求の範囲】

【請求項１】ネットリスト中の指定された１以上の個
数のネットを含むネットグループを該ネットグループに
対応して指定され両端に設けられた接続端子の対応する
接続端子同士が等電位である仮配線マクロおよび該仮想
配線マクロの両端接続端子にそれぞれ接続された２つの
ネットグループからなる仮配線マクロネットに置換し、
ＬＳＩを構成する回路ブロックと前記仮配線マクロとを
仮配置し、前記仮配線マクロからこれに接続する回路ブ
ロックへの配線の経路を指定して配線マクロ占有予定領
域を生成し、該配線マクロ占有予定領域を分割して複数
の配線マクロを設定してチップフロアプランを作成し、
前記仮配線マクロネットを前記複数の配線マクロおよび
配線マクロ間接続ネットに置換し、前記仮配線マクロに
予め記述された属性情報に基づき配線マクロの内部パタ
ンを生成し、前記チップフロアプランに基づき回路ブロ
ックおよび前記複数の配線マクロを配置し、回路ブロッ
ク間、回路ブロックと配線マクロ間および配線マクロ間
の配線を実行することを特徴とするレイアウト設計方
法。
【請求項２】ＬＳＩのネットリストから配線マクロ化
の対象で１以上の個数のネットを含む対象ネットグルー
プを抽出し、予めネット個数並びに配線幅および配線間
隔を決定しうる属性情報の組み合わせに対応して作成さ
れ一方の接続端子群と他方の接続端子群との間で対応す
る接続端子同士を等電位とする機能を有する仮配線マク
ロが登録された仮配線マクロのライブラリの中から前記
対象ネットグループのネット個数および指定された属性
に対応する仮配線マクロを選択し、前記対象ネットグル
ープの一方の接続先と選択された前記仮配線マクロの一
方の接続端子グループとを接続する第１のネットグルー
プと前記対象ネットグループの他方の接続先と前記仮配
線マクロの他方の接続端子グループとを接続する第２の
ネットグループと前記仮配線マクロとを含む仮配線マク
ロネットを作成して前記対象ネットグループと置換する
第１のネットリスト処理ステップと、前記ネットリストと前記仮配線ライブラリとブロック／
マクロライブラリとに基づいて回路ブロックを配置し配
線領域を付加して作成した初期フロアプランに対して前
記仮配線マクロネットの予定配線経路となる領域に配線
マクロ占有予定領域を生成し、前記配線マクロ占有予定
領域を配線の方向別に矩形に分割するとともにそれぞれ
の矩形を外形とし分割領域間の接続端子情報を有する複
数の配線マクロを設定するフロアプランステップと、前記仮配線マクロネットを前記複数の配線マクロ、前記
複数の配線マクロの間を接続するネットグループおよび
前記仮配線マクロの接続先である回路ブロックの端子へ
接続するネットグループを含む配線マクロネットに置換
する第２のネットリスト処理ステップと、配線マクロのそれぞれについて配線層を決定し対応する
仮配線マクロの属性情報に基づいて配線パタンを生成し
該配線パタンに略所定の間隔毎に接続端子およびビアブ
ロックを設置して内部のパタンを生成する配線マクロ作
成ステップと、前記フロアプランステップでのフロアプラン結果に基づ
いて回路ブロックおよび配線マクロを配置するブロック
配置ステップと、配線マクロ間を接続するネットおよび配線マクロと回路
ブロックとを接続するネットの配線を優先して実行し、
完了後に回路ブロック間を接続するネットの配線を実行
するブロック間配線ステップとを備えるレイアウト設計
方法。
【請求項３】ＬＳＩのネットリストから配線マクロ化
の対象で１以上の個数のネットを含む対象ネットグルー
プを抽出し、予めネット個数並びに配線幅および配線間
隔を決定しうる属性情報の組み合わせに対応して作成さ
れ一方の接続端子群と他方の接続端子群との間で対応す
る接続端子同士を等電位とする機能を有する仮配線マク
ロが登録された仮配線マクロのライブラリの中から前記
対象ネットグループのネット個数および指定された属性
に対応する仮配線マクロを選択し、前記対象ネットグル
ープの一方の接続先と選択された前記仮配線マクロの一
方の接続端子グループとを接続する第１のネットグルー
プと前記対象ネットグループの他方の接続先と前記仮配
線マクロの他方の接続端子グループとを接続する第２の
ネットグループと前記仮配線マクロとを含む仮配線マク
ロネットを作成して前記対象ネットグループと置換する
第１のネットリスト処理ステップと、前記ネットリストと前記仮配線ライブラリとブロック／
マクロライブラリとに基づいて回路ブロックを配置し配
線領域を付加して作成した初期フロアプランに対して前
記仮配線マクロネットの予定配線経路となる領域に配線
マクロ占有予定領域を生成し、前記配線マクロ占有予定
領域を配線の方向別に矩形に分割するとともにそれぞれ
の矩形を外形とし分割領域間の接続端子情報を有する複
数の配線マクロを設定するフロアプランステップと、前記仮配線マクロネットを前記複数の配線マクロ、前記
複数の配線マクロの間を接続するネットグループおよび
前記仮配線マクロの接続先である回路ブロックの端子へ
接続するネットグループを含む配線マクロネットに置換
する第２のネットリスト処理ステップと、前記複数の配線マクロのそれぞれについて配線層を決定
し前記仮配線マクロの属性情報に基づいて配線パタンを
生成し該配線パタンに略所定の間隔毎に接続端子および
ビアブロックを設置して内部のパタンを生成する配線マ
クロ作成ステップと、配線マクロと回路ブロックとを接続するネットに記述さ
れた回路ブロックの端子のそれぞれに対して接続する配
線マクロの接続端子を選定して確定接続端子とし前記確
定接続端子に選定された接続端子および付属するビアブ
ロック以外の接続端子およびビアブロックを削除する端
子確定処理ステップと、前記フロアプランステップでのフロアプラン結果に基づ
いて回路ブロックおよび配線マクロを配置するブロック
配置ステップと、配線マクロ間を接続するネットおよび配線マクロと回路
ブロックとを接続するネットの配線を優先して実行し、
完了後に回路ブロック間を接続するネットの配線を実行
するブロック間配線ステップとを備えるレイアウト設計
方法。
【請求項４】前記フロアプランステップが、ネットリストと仮配線マクロライブラリとブロック／マ
クロライブラリとに基づいて回路ブロックおよび仮配線
マクロを配置し前記仮配線マクロから接続先の回路ブロ
ックへの予定配線経路を指定し、回路ブロック間の配線
領域を付加して初期フロアプランを作成する初期フロア
プラン生成サブステップと、前記仮配線マクロの属性情報を参照して前記仮配線マク
ロネットの予定配線経路を含む配線領域を再計算して配
線領域幅を修正する配線領域幅修正サブステップと、前記仮配線マクロと仮配線マクロから接続先の回路ブロ
ックへの予定配線経路とからなるマクロ占有予定領域を
生成するマクロ占有予定領域生成サブステップと、前記配線マクロ占有予定領域を配線の方向毎に分割しそ
れぞれを外形とする配線マクロ化予定領域を設定するマ
クロ占有予定領域分割サブステップと、前記配線マクロ化予定領域のそれぞれに対応して配線マ
クロ名を設定し、外形寸法、配線のＬＳＩチップ内での
方向、領域間接続端子の設定位置、ＬＳＩチップ内にお
ける配置原点位置、対応する仮配線マクロ名を含む情報
を抽出して配線マクロ名と対応させて記録する配線マク
ロ設定サブステップとを有する請求項２または３記載の
レイアウト設計方法。
【請求項５】前記配線マクロ作成ステップが、配線マクロの配線パタンの配線層の指定があるときには
指定された配線層とし指定がないときにはチップにおけ
る配線の方向により決定される所定の配線層とする配線
マクロ配線層決定サブステップと、前記配線マクロの外形寸法および対応する仮想配線マク
ロの属性情報に基づいて内部パタンを生成する配線パタ
ン生成サブステップと、接続端子位置情報のある接続端子を指定された接続端子
位置に生成しビア設置を指定されている接続端子にはビ
アブロックを設置する第１の接続端子生成サブステップ
と、接続端子位置情報のない接続端子およびビアブロックを
配線パタンに略等間隔に設置する第２の接続端子生成サ
ブステップとを有する請求項２または３記載のレイアウ
ト設計方法。
【請求項６】前記端子確定処理が、配線マクロと回路ブロックとを接続するネットの中から
確定処理対象ネットを選択する確定処理対象ネット選択
サブステップと、前記確定処理対象ネットに接続される回路ブロックの接
続端子の中から回路側対象端子を選択する回路側対象端
子選択サブステップと、前記確定処理対象ネットに接続される配線マクロの接続
端子の中で前記回路側対象端子からのマンハッタン距離
が最も小さい接続端子を前記回路側対象端子に接続する
確定接続端子として選定する確定接続端子選定サブステ
ップと、前記確定接続端子に選定された接続端子および付属する
ビアブロック以外の接続端子およびビアブロックを削除
する不要端子削除サブステップとを有する請求項２また
は３記載のレイアウト設計方法。
【請求項７】前記仮配線マクロが、配線本数に対応する数の端子情報と、配線ピッチ、配線幅、シールド線設置の有無の情報を含
む属性情報とを有する請求項２，３，４，５または６記
載のレイアウト設計方法。