JP2007219930A - シミュレーション方法およびプログラム - Google Patents

Abstract

【課題】複数のチップを有するメモリについて、入出力特性に関してパラメータをユーザ側で設定可能なシミュレーション方法を提供する。
【解決手段】 入出力特性に関連する複数のパラメータから１つを選択するステップと、選択されたパラメータの複数の選択肢から必要な選択肢を設定するためのファイルに設けられた設定行に対して、該当する行を実行させないためのコメント記号で選択肢を設定するか、または、同じ選択肢に設定されるチップに共通の識別子である識別コードで選択肢を設定するかを決めるステップと、コメント記号で選択肢を設定する場合、複数の選択肢のうち必要な選択肢の設定行のコメント記号を削除してその設定行を有効にし、識別コードで選択肢を設定する場合、設定行に含まれる識別コードを必要な選択肢に設定するための情報に置換するステップと、その後、シミュレーションを実行するステップとを有する。
【選択図】図９

Description

本発明は、メモリチップの入出力特性に関するシミュレーション方法およびその方法をコンピュータに実行させるためのプログラムに関する。

集積回路のパッケージ電気特性およびＩ／Ｏ入出力特性をモデル化するＩＢＩＳ（Input/Output Buffer Information Specification）モデルが国際規格化されている（EIA-656-A）。ＩＢＩＳは、米国規格協会／電子工業会で制定されているＩ／Ｏバッファの電気特性標準規格でシリコン系伝送線路シミュレータの標準モデルである（特許文献１参照）。

集積回路の一種であるＤＲＡＭ（Dynamic Random Access Memory）分野では、ＯＤＴ（On-Die Termination）機能付きメモリやドライバストレングス変更機能付きメモリ、およびそれらのメモリを搭載したメモリモジュールなどが製品化されている。

ＯＤＴ機能付きメモリとは、データ入出力端子の入力回路部に、終端抵抗素子をもっているメモリである。ＤＤＲ２タイプのＳＤＲＡＭが代表製品である。この機能により、入力信号の反射を防ぐことができる。なお、以下では、この終端抵抗素子の抵抗値をＯＤＴ値と称する。

ドライバストレングス変更機能付きメモリとは、データ入出力端子の出力回路部の、出力トラジスタのサイズを変更できるメモリである。ＤＤＲ２タイプのＳＤＲＡＭが代表製品である。この機能により、外部の負荷に相応しい出力回路を選択することができる。

次に、ＤＩＭＭ（Dual Inline Memory Module）の場合で、ＩＢＩＳ記述による入出力特性に関するシミュレーションについて説明する。以下では、ＯＤＴ値をパラメータとする選択肢を、ＯＦＦ、５０Ω、７５Ω、１５０Ωの４つとする。また、ドライバストレングスをパラメータとする選択肢は、フルパワー、フルパワーの１／２、フルパワーの１／４、フルパワーの１／８の４つとする。

図１０はＤＩＭＭを模式的に示す外観斜視図である。図１０に示すように、ＤＩＭＭ１００には、実装基板１０１の表面側のＵＭ００からＵＭ０８の９箇所と、裏面側のＵＭ０９からＵＭ１７の９箇所に積層チップとして積層ＤＲＡＭ１０２が設けられている。図１０に示す積層ＤＲＡＭ１０２では、２つのチップが積層され、スタックパッケージ（ＰＫＧ）に入っている。以下では、位置ＵＭ××における積層ＤＲＡＭ１０２の実装基板１０１に近い方である下側（Ｌｏｗｅｒ）チップを「ＵＭ××Ｌｏｗｅｒ」と表記し、下側チップ上に搭載された上側（Ｕｐｐｅｒ）チップを「ＵＭ××Ｕｐｐｅｒ」と表記する。

図１１はＤＩＭＭのＯＤＴ値設定例を示す模式図である。図１１では、図１０に示したＤＩＭＭを２枚設けたものである。

図１１に示すように、Ｓｌｏｔ１およびＳｌｏｔ２の２枚のＤＩＭＭ１０５、１０６と、この２枚のＤＩＭＭを制御するコントローラ１０７とがマザーボード１０８に装着されている。Ｓｌｏｔ１のＤＩＭＭ１０５の位置ＵＭ００とＵＭ０９では、ＯＤＴ値が全てＯＦＦに設定されている。Ｓｌｏｔ２のＤＩＭＭ１０６では、位置ＵＭ００のＯＤＴ値は、下側チップがＯＦＦに設定されており、上側チップが１５０Ωに設定されている。位置ＵＭ０９のＯＤＴ値は、下側チップがＯＦＦに設定されており、上側チップが７５Ωに設定されている。

このようにして、ＤＩＭＭに搭載されたチップのそれぞれについて、ＯＤＴ値を設定した上で、ＩＢＩＳ記述のシミュレーションを行っている。

また、ＤＩＭＭに設けられた積層チップの従来のシミュレーションモデルについて簡単に説明する。図１２は従来の積層チップのシミュレーションモデルを説明するための回路ブロック図である。図１２に示すように、ＩＢＩＳ記述では、１つの外部端子に対して、１パッケージ、１チップとして定義されている。このようにして、複数のチップを有する積層チップに対して、入出力が１つとしてモデル化されている。
特開２００３−１４１２０５号公報

従来のＩＢＩＳ記述のモデルでは、ＯＤＴ値やドライバストレングスなどのパラメータと、各パラメータの値とを予めプログラムに設定し、設定後のプログラムをユーザに提供していた。この場合、ユーザ側では、ＯＤＴ値などのパラメータの選択を後ですることができなかった。そして、モデル提供側は、ＯＤＴ機能付きメモリやドライバストレングス変更機能付きメモリを搭載したメモリモジュールをモデル化する場合、パラメータ毎にモデルファイルを用意する必要があった。

製品ＤＤＲ２では、図１０に示したＤＩＭＭのＵＭ００とＵＭ０９を１ペアとすると、その部分でのＯＤＴ値は、ＵＭ００の上側および下側とＵＭ０９の上側および下側の計４チップのそれぞれに対して４つの選択肢が考えられる。したがって、ＯＤＴ値の組合せは全部で、４×４×４×４＝２５６通りある。さらに、ＤＩＭＭ上には（ＵＭ００，ＵＭ０９）、（ＵＭ０１，ＵＭ１０）、…、（ＵＭ０８，ＵＭ１７）と９ペア存在するので、ＯＤＴ値の組合せは莫大な数となる。各ＵＭについて選択可能なＯＤＴ値の分だけモデルが存在し、ユーザの要望に対応するためには、準備するモデルが膨大な数となっていた。これは、ドライバストレングスの設定に関しても同様である。その結果、モデル提供側の労力が大きいし、ユーザ側も沢山のファイルの中から選ぶのが大変で使いにくい、あるいは、自分の使いたいＯＤＴの組み合わせモデルが提供されていない等の問題があった。

また、積層チップのＩＢＩＳ記述では、図１２で説明したように、１つの外部端子に対して１つの入出力として定義されている。しかし、図１３の積層チップの断面模式図に示すように、外部端子１２３から上側チップ１２１と下側チップ１２２のそれぞれまでの配線の距離は異なる。図１４は図１３に示す積層チップの信号の流れを模式的に示す信号経路図である。図１４（ｂ）および（ｃ）に示すように、チップ固有の信号の経路はチップ毎に異なっている。また、図１４（ａ）に示すように、データ入出力およびクロック等の信号も、その経路がチップ毎に異なっている。このように、上下のチップで配線長の異なる積層チップの場合、従来のＩＢＩＳ記述では、１つの外部端子と複数のチップとの間の信号経路を高精度に表現できないという問題があった。

本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、複数のチップを有するメモリについて、入出力特性に関してパラメータをユーザ側で設定可能なシミュレーション方法と、その方法をコンピュータに実行させるためのプログラムとを提供することを目的とする。

上記目的を達成するための本発明のシミュレーション方法は、複数のチップを含むメモリモジュールの入出力特性に関するＩＢＩＳ記述のシミュレーションを情報処理装置で行う方法であって、
前記入出力特性に関連する複数のパラメータから１つを選択するパラメータ選択ステップと、
選択されたパラメータの複数の選択肢から必要な選択肢を設定するためのファイルに設けられた設定行に対して、該当する行を実行させないための、行頭に記述されたコメント記号で選択肢を設定するか、または、同じ選択肢に設定されるチップに共通の識別子である識別コードで選択肢を設定するかを決める設定法決定ステップと、
前記設定法決定ステップで、前記コメント記号で選択肢を設定する場合、前記複数の選択肢のうち前記必要な選択肢の設定行の該コメント記号を削除して該設定行を有効にし、前記識別コードで選択肢を設定する場合、前記設定行に含まれる該識別コードを前記必要な選択肢に設定するための情報に置換する選択肢設定ステップと、
前記選択肢設定ステップの後、シミュレーションを実行するステップと、
を有するものである。

本発明では、複数のメモリチップの入出力特性に関して、パラメータおよびその選択肢の設定がしやすくなり、メモリチップ毎に、複数の選択肢に対応してシミュレーションモデルを従来のように準備する必要がない。

また、本発明のシミュレーション方法は、複数のチップが積層されたスタックパッケージの入出力特性に関するＩＢＩＳ記述のシミュレーションを情報処理装置で行う方法であって、
外部に接続するための端子から前記複数のチップの各チップに接続される配線をＥＢＤでモデル化するモデル化ステップと、
前記モデル化ステップの後、シミュレーションを実行するステップと、
を有するものである。

本発明では、複数の積層チップについて、外部端子から各チップまでの距離に対応した、入出力特性に関するシミュレーションを行うことが可能となる。

一方、上記目的を達成するための本発明のプログラムは、メモリモジュールの入出力特性に関するＩＢＩＳ記述のシミュレーションをコンピュータに実行させるためのプログラムであって、
前記入出力特性に関連する複数のパラメータから１つを選択する指示が入力されると、該指示によりパラメータを決定するステップと、
決定されたパラメータの複数の選択肢から必要な選択肢を設定するためのファイルに設けられた設定行に対して、該当する行を実行させないための、行頭に記述されたコメント記号で選択肢を設定する旨の指示が入力され、前記複数の選択肢のうち前記必要な選択肢の設定行の該コメント記号を削除する指示が入力されると、該設定行の該コメント記号を削除して該設定行を有効にし、または、同じ選択肢に設定されるチップに共通の識別子である識別コードで選択肢を設定する旨の指示が入力され、前記設定行に含まれる該識別コードを前記必要な選択肢に設定するための情報が入力されると、該設定行に含まれる該識別コードを該必要な選択肢に設定するための情報に置換するステップと、
前記必要な選択肢を設定した後、シミュレーションを実行する旨の指示が入力されると、該シミュレーションを実行するステップと、
を有する処理を前記コンピュータに実行させるものである。

また、本発明のプログラムは、複数のチップが積層されたスタックパッケージの入出力特性に関するＩＢＩＳ記述のシミュレーションをコンピュータに実行させるためのプログラムであって、
外部に接続するための端子から前記複数のチップの各チップに接続される配線についてＥＢＤによる記述が入力されると、前記配線をＥＢＤでモデル化するステップと、
前記配線をＥＢＤでモデル化した後、シミュレーションを実行する旨の指示が入力されると、該シミュレーションを実行するステップと、
を有する処理を前記コンピュータに実行させるものである。

本発明によれば、複数のメモリチップを有する半導体装置の入出力特性に関するシミュレーションモデルの提供者の労力が軽減し、それを利用するユーザはシミュレーションモデルをより使いやすくなる。また、より高精度なシミュレーションを実行することが可能となる。

はじめに、本実施形態のシミュレーション方法を行うための情報処理装置の構成について説明する。図１は情報処理装置の一構成例を示すブロック図である。

図１に示すように、情報処理装置１０は、パーソナルコンピュータおよびワークステーション等のコンピュータであり、記憶部１１と、表示部１２と、シミュレーションの演算処理を行い、かつ各部を制御する制御部１３と、ユーザが指示を入力するための操作部１４とを有する構成である。記憶部１１には、ハードディスク（ＨＤ）と、ＲＡＭなどの一時保存領域とが設けられている。シミュレーション用アプリケーションプログラム（以下、単にプログラムと称する）は予めＨＤに格納されている。また、入出力特性に関するパラメータの設定のためのファイルが予めＨＤに格納されている。このファイルはプログラム実行時にＨＤから読み出される。表示部１２は、プログラムの記述内容、およびシミュレーション結果を表示する。制御部１３は、プログラムにしたがって所定の処理を実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）と、プログラムを格納するためのメモリとを有する。操作部１４は、キーボードおよびマウス等の入力機器である。

ユーザが操作部１４を操作し、パラメータ設定のためのファイルを呼び出す指示を入力すると、制御部１３は、記憶部１１のＨＤに格納されたファイルを書き換え可能とするために一時保存領域にコピーし、その記述を表示部１２に表示させる。続いて、ユーザが、操作部１４を操作し、テキスト編集機能として一般的に備えられたテキストエディタを用いて所望のモデルに対応してファイルを編集すると、制御部１３は、一時保存領域に格納されたファイルを入力指示にしたがって更新する。上記設定の後、ユーザがシミュレーション実行の指示を入力すると、制御部１３は、ＨＤに格納されたプログラムと一時保存領域に格納されたファイルとを読み出し、プログラム記述にしたがって演算処理を実行する。その後、シミュレーション結果を表示部１２に表示させる。

この情報処理装置を用いた、本発明のシミュレーション方法についての実施例を説明する。なお、以下では、メモリをＤＲＡＭの場合とする。

本実施例は、スタックＰＫＧのシミュレーション方法である。

図２は本実施例のシミュレーションモデルを説明するための図である。図２（ａ）はスタックＰＫＧの構成例を示す模式図である。図２（ａ）に示すように、積層ＤＲＡＭ２１は、２つのメモリチップが積層された構成である。２つのメモリチップのうち、外部端子２３に近い方を下側チップ２４とし、他方を上側チップ２５とする。外部端子２３から２つのチップに伸びる配線２６は途中で２つの配線に分岐し、配線２７が上側チップ２５に接続され、配線２８が下側チップ２４に接続されている。外部端子２３から配線２６および配線２７を経由して上側チップ２５に至る第１の信号経路は、外部端子２３から配線２６および配線２８を経由して下側チップ２４に至る第２の信号経路よりも、その距離が長い。

図２（ｂ）は、図２（ａ）に示したスタックＰＫＧの構成において、外部端子と上下チップとの間の信号経路を表現した記述例であり、ＥＢＤ（Electrical Board Description）記述で表現されている。ＥＢＤは、ＩＢＩＳ規格で基板レベル部品の特性を標準の書式で表現したものである。IBIS Ver3.0より規格化されている。ＥＢＤは、複数のチップが搭載されたメモリモジュールのＩＢＩＳ記述に用いられており、チップ毎に外部端子からの配線長が考慮されている。図２（ｂ）に示すように、外部端子２３から２つのチップのそれぞれに至る第１の信号経路および第２の信号経路が[Path Description]記述で表現されている。

本実施例のシミュレーション方法を説明する。図３は本実施例のシミュレーション方法の手順を示すフローチャートである。外部端子から各チップに接続される配線をＥＢＤでモデル化する（ステップ１００１）。その後、シミュレーションを実行する（ステップ１００２）。

本実施例では、積層ＤＲＡＭの入出力特性に関するシミュレーションモデルをＥＢＤ記述している。そのため、１つの外部端子に接続された複数のチップを有するスタックＰＫＧについて、外部端子から各チップまでの距離に対応した入出力特性に関するシミュレーションを行うことが可能となり、外部端子と各チップ間の信号経路をより高精度にモデル化することが可能となる。なお、このシミュレーションモデルは予めプログラムに記述していてもよく、設定のためのファイルを予め準備し、ファイルを編集して更新するようにしてもよい。

本実施例は、メモリモジュールのシミュレーション方法である。ここでは、複数のチップについて、外部とアクセスする際に一度にアクセスする単位であるＲａｎｋにグループ化され、そのＲａｎｋが「２」の場合の２Ｒａｎｋ−ＤＲＡＭモジュールの場合とする。

図４は本実施例のシミュレーションモデルを説明するための図である。図４（ａ）は２Ｒａｎｋ−ＤＲＡＭモジュールの一構成例を示す模式図である。図４（ａ）に示すように、モジュールのＵＭ００に位置する積層ＤＲＡＭ３１は、上側チップ３２および下側チップ３３を有している。上側チップ３２は、ＯＤＴ＝７５Ωに設定され、下側チップ３３は、ＯＤＴ＝ＯＦＦに設定されている。

図４（ｂ）は、図４（ａ）に示した積層ＤＲＡＭ部の入出力特性に関するパラメータ設定のためのファイル例である。ＥＢＤ記述における[Reference Designator Map]記載部の例を示す。

各チップについて、ＯＤＴ値の選択肢として、ＯＦＦ、７５Ω、および１５０Ωの中からいずれかを設定可能とするために、これらの選択肢の識別子となるＩＢＩＳの選択肢ファイル名（＊＊＊.ｉｂｓ）とコンポーネント名(ＥＤＥＡＢ＿ＤＩＥ＊)が予め定義されている。これらは、所望の選択肢をその行に設定するための情報となる。
ＯＤＴ＝ＯＦＦ：ｅｄｅａｂ＿ｄｉｅ０１．ｉｂｓ ＥＤＥＡＢ＿ＤＩＥ０１
ＯＤＴ＝７５Ω：ｅｄｅａｂ＿ｄｉｅ０２．ｉｂｓ ＥＤＥＡＢ＿ＤＩＥ０２
ＯＤＴ＝１５０Ω：ｅｄｅａｂ＿ｄｉｅ０３．ｉｂｓ ＥＤＥＡＢ＿ＤＩＥ０３
そして、図４（ｂ）に示す[Reference Designator Map]記載部には、ＵＭ００の上側チップ３２と下側チップ３３について、上記３つの選択肢に対応して、設定のための行が記述されている。例えば、ＵＭ００の上側チップ３２のＯＤＴをＯＦＦに設定するための行は、「｜ＵＭ００Ｕｐｐｅｒ ｅｄｅａｂ＿ｄｉｅ０１．ｉｂｓ ＥＤＥＡＢ＿ＤＩＥ０１」である。行頭には、その行を実行させないためのコメント記号「｜」が予め付されている。

図４（ｂ）に示す記述では、上側チップ３２をＯＤＴ＝７５Ωに設定するための行は、「ＵＭ００Ｕｐｐｅｒ ｅｄｅａｂ＿ｄｉｅ０２．ｉｂｓ …」であり、行頭にコメント記号「｜」が付されていない。これにより、ＯＤＴ値＝７５Ωに設定するための行が有効となる。また、下側チップ３３をＯＤＴ＝ＯＦＦに設定するための行は、「ＵＭ００Ｌｏｗｅｒ ｅｄｅａｂ＿ｄｉｅ０１．ｉｂｓ …」であり、行頭にコメント記号「｜」が付されていない。この場合、ＯＤＴ値＝ＯＦＦに設定するための行が有効となる。このようにして、ＯＤＴ値を設定するための行のコメント記号を削除することで、シミュレーション実行時にその行が有効となる。

本実施例では、各チップのＯＤＴの設定を、[Reference Designator Map]記載部で複数の選択肢のうち、選択する設定行の行頭のコメント記号「｜」を削除することで行っている。チップ毎に必要なＯＤＴ設定に対応して、設定行のコメント記号をユーザが削除することで、使用時には設定された選択肢が有効になり、所望のシミュレーションが可能になる。本実施例では、ＯＤＴの全ての組み合わせを実現できる自由度がある。

実施例２では、ユーザがテキストエディタを用いてファイルの記述を直接編集するものであるが、本実施例は、専用の設定画面でユーザがパラメータの選択肢を設定するものである。

図５は本実施例のシミュレーション方法を説明するための図である。図５には、パラメータ設定のための元のＩＢＩＳファイル４１と、表示部１２に表示される組み合わせ選択画面４２と、抽出後のＩＢＩＳファイル４３とが示されている。元のＩＢＩＳファイル４１に示すように、行頭にコメント記号が付された、ＯＤＴ値の選択肢を設定するための選択肢設定行の直前の行に、コメント記号「｜」と選択肢設定行を識別するための識別コードが記載されている。コメント記号とともに識別コードの記載された行を、呼び出し行と称する。以下に、その例を示す。
「｜＃００１ Ｒｅｃｅｉｖｅｒ ＯＤＴ７５Ω」
「｜＃０１０ Ｄｒｉｖｅｒ ｏｒ Ｒｅｃｅｉｖｅｒ ｏｆｆ」
「＃００１」がＵＭ００の上側チップ３２のＯＤＴ値を７５Ωに設定するための識別コードであり、「＃０１０」がＵＭ００の下側チップ３３のＯＤＴ値をＯＦＦに設定するための識別コードとなる。

ユーザがパラメータ設定のためのファイルを呼び出す旨の指示を入力すると、組み合わせ選択画面４２が表示部１２に表示される。ユーザが操作部１４を操作して、積層ＤＲＡＭ３１の上側チップ３２および下側チップ３３のＯＤＴ設定の組み合わせを図５に示すように指定する。図５に示す組み合わせ選択画面４２では、上側チップ３２のＯＤＴ値に７５Ωが指定され、下側チップ３３のＯＤＴ値にＯＦＦが指定されている。これにより、制御部１３は、元のＩＢＩＳファイル４１で、指定された情報に対応する識別コード「＃００１」と「＃０１０」のそれぞれが行頭のコメント記号の後に付された呼び出し行を抽出する。

続いて、制御部１３は、「＃００１」と「＃０１０」の識別コードを含む呼び出し行をそれぞれ見つけると、呼び出し行の後の選択肢設定行をそれぞれ有効にするために、その選択肢設定行のコメント記号を削除する。さらに、他のコメント記号の記載された行を削除する。これにより、抽出後のＩＢＩＳ４３が作成される。

なお、元のＩＢＩＳファイル４１のＥＢＤ記述から所望の選択肢設定行を抽出し、抽出後のＩＢＩＳファイル４３に示すＥＢＤ記述を作成するための専用のプログラムを予め記憶部１１に格納しておく。この専用のプログラムには、組み合わせ選択画面４２で表示される選択肢と識別コードとの対応表が組み込まれている。

本実施例では、チップのＯＤＴ設定の際、ユーザがチップ毎に組み合わせ画面でＯＤＴ値を指定すると、元のＥＢＤ記述から所望のＯＤＴ値の設定行を抽出したＥＢＤ記述が作成される。そのため、ユーザがＥＢＤ記述に詳しくなくても所望のシミュレーションを実施することができる。

本実施例は、ＤＩＭＭ上のＯＤＴ値の規則性に注目し、ＯＤＴ値の切り替え制御を容易にしたものである。同じＯＤＴ値に設定するチップをグループ化し、グループ毎に一括して所望のＯＤＴ値に設定する。以下に、本実施例について詳しく説明する。

図６は本実施例におけるＤＩＭＭのＯＤＴ値の設定例を示す模式図である。表面側のＵＭ００〜ＵＭ０８の下側チップと、裏面側のＵＭ０９〜ＵＭ１７の下側チップを同じグループとする。また、表面側のＵＭ００〜ＵＭ０８の上側チップを１つのグループとし、裏面側のＵＭ０９〜ＵＭ１７の上側チップを別のグループとする。このようにグループ化した上で、グループ単位で同じ選択肢に設定する。

具体的には、図６に示すように、表面側のＵＭ００〜ＵＭ０８の下側チップと裏面側のＵＭ０９〜ＵＭ１７の下側チップのＯＤＴ値を選択肢「ＯＦＦ」に設定する。表面側のＵＭ００〜ＵＭ０８の上側チップのＯＤＴ値を選択肢「７５Ω」に設定する。裏面側のＵＭ０９〜ＵＭ１７の上側チップのＯＤＴ値を選択肢「１５０Ω」に設定する。なお、グループ化は、Ｒａｎｋ単位であってもよい。

次に、図６に示したようにＯＤＴ値を設定する場合のシミュレーション方法を説明する。ここでは、表面側のＵＭ００〜ＵＭ０８の上側チップのＯＤＴ値を選択肢「７５Ω」に設定する場合について取り上げる。図７は本実施例のシミュレーション方法を説明するための図である。

同じＯＤＴ値に設定するチップの選択肢をグループ化し、グループ毎に異なる識別コードを予め付与する。図７に示すように、ＯＤＴの選択肢毎に異なる選択肢ファイル名６１を予め定義する。各選択肢ファイル名６１の定義は実施例２と同様である。そして、全組合せを記述した、元のＩＢＩＳファイルとなるベースファイル６３を予め準備する。これは、ＩＢＩＳ記述のファイルにおいて、グループ内の同じ選択肢の設定行に対して共通のコメント記号付き識別コードを行頭に記述したものである。図６で説明したように、ＵＭ００の積層ＤＲＡＭ５１の上側チップ５３とＵＭ０１の積層ＤＲＡＭ５２の上側チップ５２が同じＯＤＴ値に設定されるグループである。表面側のＵＭ００〜ＵＭ０８の上側チップのＯＤＴ設定のためのコメント記号付き識別コードは、以下の通りである。
ＯＤＴ値ＯＦＦ設定：「｜＃ＵＯＦＦ」
ＯＤＴ値７５Ω設定：「｜＃Ｕ７５」
ＯＤＴ値１５０Ω設定：「｜＃Ｕ１５０」
コメント記号「｜」の後の「＃…」が、表面側のＵＭ００〜ＵＭ０８の上側チップについての選択肢毎に異なる識別コードとなる。

図７に示すベースファイル６３に対して、表面側のＵＭ００〜ＵＭ０８の上側チップのＯＤＴ値を７５Ωに設定する場合、テキストエディタにより「｜＃Ｕ７５」を削除すると、表面側のＵＭ００〜ＵＭ０８の上側チップをＯＤＴ＝７５Ωに設定するための選択肢設定行が有効になった設定ファイル６５が作成される。

また、図７には示さないが、ベースファイル６３の下側チップ５８、５９の選択肢設定行において、上側チップ５３、５４の識別コードの「Ｕ」を「Ｌ」にして、予め上側チップと同様にコメント付き識別コードを記載しておくものとする。この場合、上側チップ５３、５４のＯＤＴ値を７５Ω、下側チップ５８、５９のＯＤＴ値をＯＦＦに選択する場合は「｜＃Ｕ７５」→「」、「｜＃ＬＯＦＦ」→「」といった置換を行えばよい。このようにして、一般的なテキストエディタに付属されている置換機能で、グループで一括してパラメータの選択肢を容易に設定できる。

なお、ベースファイル６３および設定ファイル６５は、全体の記述からその一部を抜粋したものである。

本実施例では、選択肢設定行の行頭のコメント記号付き識別コードによって同じＯＤＴ設定となるチップに対する選択肢がグループ化されているので、必要な選択肢のコメント記号付き識別コードをテキストエディタの置換機能で削除することにより、チップのＯＤＴ値をグループ単位で容易に設定でき、作業の効率がよくなる。

実施例４では、チップ単位で選択肢設定行が選択肢の数だけ設けられていた。本実施例では、各チップの選択肢設定行を１つだけ設け、その選択肢設定行における選択肢ファイル名を所望の選択肢ファイル名に置換するものである。以下に、本実施例のシミュレーション方法を説明する。ここでは、パラメータが同じ選択肢に設定されるチップを１つのグループにし、グループ単位で一括して所望の選択肢を設定する場合とする。

同じパラメータ設定となるチップ群に対して共通の識別コードを予め決める。ベースファイルの[Reference Designator Map]記載部における各チップの選択肢設定行に、選択肢ファイル名とコンポーネント名に上記識別コードを含ませたＥＢＤ記述を用意する。また、実施例２で説明した、コンポーネント名と選択肢ファイル名のテーブルを予め用意する。そして、パラメータの選択肢設定の際、上記識別コードを所望のＯＤＴ設定に対応したものに置換する。以下に、具体例で説明する。

図８は本実施例のシミュレーション方法を説明するための図である。図８に、２Ｒａｎｋ積層チップを搭載したＤＩＭＭの構成例を模式的に示す。ここでは、ＤＩＭＭの表面（ＵＭ００〜０８）と裏面（ＵＭ０９〜１７）の上側チップがＲａｎｋ１に属し、表面と裏面の下側チップがＲａｎｋ２に属するものとする。Ｒａｎｋ１のうち表面と裏面で別のグループとし、Ｒａｎｋ２の表面と裏面も別のグループとする。合計４つにグループ分けしている。グループ単位で共通の識別コードを以下に示す。
「＿Ｒ１Ｕ」：（Ｒａｎｋ１で、ＤＩＭＭの表側の上側チップに対応）
「＿Ｒ１ＢＵ」：（Ｒａｎｋ１で、ＤＩＭＭの裏側の上側チップに対応）
「＿Ｒ２Ｌ」：（Ｒａｎｋ２で、ＤＩＭＭの表側の下側チップに対応）
「＿Ｒ２ＢＬ」：（Ｒａｎｋ２で、ＤＩＭＭの裏側の下側チップに対応）
これらの識別コードがコードテーブル８１に定義されている。

ユーザがテキストエディタを用いて、ベースファイル８２における選択肢設定行の選択肢ファイル名およびコンポーネント名に識別コードで記述されたＥＢＤ記述を「０１」、「０２」および「０３」のいずれかに置換する。「０１」はＯＤＴ＝ＯＦＦに対応し、「０２」はＯＤＴ＝７５Ωに対応し、「０３」はＯＤＴ＝１５０Ωに対応している。置換することにより、各チップのＯＤＴ値が設定され、図８３に示す設定ファイル８３が作成される。

上記設定により、図８に示す積層ＤＲＡＭ８４のＵＭ００の上側チップ８６および下側チップ８７のそれぞれは、ＯＤＴ値が７５ΩとＯＦＦにそれぞれ設定される。また、積層ＤＲＡＭ８５のＵＭ０１の上側チップ８８および下側チップ８９のそれぞれは、ＯＤＴ値が７５ΩとＯＦＦにそれぞれ設定される。

本実施例では、チップ毎に全ての選択肢の数に対応して選択肢設定行を[Reference Designator Map]記載部に予め用意しなくてよいので、ファイルの記述量を低減でき、ファイル容量が小さくなる。

本実施例は、実施例２から実施例５と同様にして、パラメータとしてＯＤＴ値の代わりにドライバストレングス値を設定可能にするものである。ドライバストレングスの選択肢としては、フルパワー、フルパワーの１／２、フルパワーの１／４、フルパワーの１／８の４つある。ドライバストレングスの設定は、上述したＯＤＴ値の設定例と同様にして行うことが可能である。そのため、ここでは、その詳細な説明を省略する。なお、選択肢の数は上記４つに限られない。

本実施例は、実施例１で説明したスタックＰＫＧのシミュレーション方法に、実施例２から６のそれぞれを適用するものである。本実施例のシミュレーション方法は、実施例１に実施例２から６のそれぞれを行えばよいため、その詳細な説明を省略する。

本実施例では、スタックＰＫＧのメモリチップについても、ＯＤＴ値やドライバストレングス値を所望のモデルに対応して容易に設定することが可能となるとともに、スタックＰＫＧを高精度にシミュレーションできる。

実施例２から実施例６を応用した、ＯＤＴ値およびドライバストレングスのシミュレーション方法を説明する。図９はシミュレーション方法の手順を示すフローチャートである。

パラメータとしてＯＤＴ値とドライバストレングス値のいずれかを選択する（ステップ２０１）。

複数の選択肢から必要な選択肢をコメント記号で設定するか、識別コードで設定するかを決める（ステップ２０２）。選択肢をコメント記号で設定する場合、必要な選択肢設定行の行頭に付されたコメント記号を個別に削除するか、コメント記号付き識別コードで一括して削除する（ステップ２０３）。コメント記号やコメント記号付き識別コードが削除されることで、その選択肢設定行が有効となる（実施例２、実施例４参照）。

また、ステップ２０２において、識別コードで設定する場合、選択肢設定行中の識別コードを選択肢ファイル名およびコンポーネント名に置換する（ステップ２０４）。これにより、選択肢設定行において、未定だった選択肢の情報が必要な選択肢の情報に置換される（実施例５参照）。その後、シミュレーションを実行する（ステップ２０５）。

なお、本実施例においても、実施例４で説明したように、識別コードの分類をＲａｎｋ単位で行ってもよい。また、実施例３で説明したように、選択肢設定のための画面を表示させるようにしてもよい。さらに、実施例１に本実施例を適用してもよい。

本実施例では、ＯＤＴ機能やドライバストレングス機能を有するスタックＰＫＧ、または、ＯＤＴ機能やドライバストレングス機能を有するＤＲＡＭが搭載されたＤＩＭＭについて、ユーザが情報処理装置１０を操作し、所望のモデルに対応して上述のようにしてパラメータおよび選択肢を順に設定することで、シミュレーションを容易に実行できる。

本発明のシミュレーション方法では、積層チップのＩＢＩＳモデルにおいて１つの外部端子と複数のチップとの間の経路をより実際に近い形でモデル化できる。また、メモリモジュール等のＩＢＩＳモデルにおいて、上下段のチップ毎にＯＤＴの抵抗値やドライバストレングスなどのパラメータを容易に設定することができる。

なお、本発明のシミュレーション方法をコンピュータに実行させるためのプログラムに適用してもよい。

本実施形態のシミュレーションを行うための情報処理装置の一構成例を示すブロック図である。 実施例１のシミュレーションモデルを説明するための図である。 実施例１のシミュレーション方法の手順を示すフローチャートである。 実施例２のシミュレーション方法を説明するための図である。 実施例３のシミュレーション方法を説明するための図である。 実施例４における、ＤＩＭＭのＯＤＴ値の設定例を示す模式図である。 実施例４のシミュレーション方法を説明するための図である。 実施例５のシミュレーション方法を説明するための図である。 実施例６のシミュレーション方法の手順を示すフローチャートである。 ＤＩＭＭを模式的に示す外観斜視図である。 図１０に示すＤＩＭＭのＯＤＴ設定例を示す模式図である。 従来の積層チップのシミュレーションモデルを説明するための回路ブロック図である。 積層チップの断面模式図である。 図１３に示す積層チップの信号経路を示す模式図である。

符号の説明

１０ 情報処理装置
１１ 記憶部
１２ 表示部
１３ 制御部
１４ 操作部

Claims (9)

1. 複数のチップを含むメモリモジュールの入出力特性に関するＩＢＩＳ記述のシミュレーションを情報処理装置で行う方法であって、
   前記入出力特性に関連する複数のパラメータから１つを選択するパラメータ選択ステップと、
   選択されたパラメータの複数の選択肢から必要な選択肢を設定するためのファイルに設けられた設定行に対して、該当する行を実行させないための、行頭に記述されたコメント記号で選択肢を設定するか、または、同じ選択肢に設定されるチップに共通の識別子である識別コードで選択肢を設定するかを決める設定法決定ステップと、
   前記設定法決定ステップで、前記コメント記号で選択肢を設定する場合、前記複数の選択肢のうち前記必要な選択肢の設定行の該コメント記号を削除して該設定行を有効にし、前記識別コードで選択肢を設定する場合、前記設定行に含まれる該識別コードを前記必要な選択肢に設定するための情報に置換する選択肢設定ステップと、
   前記選択肢設定ステップの後、シミュレーションを実行するステップと、
   を有するシミュレーション方法。
2. 複数のチップが積層されたスタックパッケージの入出力特性に関するＩＢＩＳ記述のシミュレーションを情報処理装置で行う方法であって、
   外部に接続するための端子から前記複数のチップの各チップに接続される配線をＥＢＤでモデル化するモデル化ステップと、
   前記モデル化ステップの後、シミュレーションを実行するステップと、
   を有するシミュレーション方法。
3. 前記モデル化ステップの後、前記入出力特性に関連する複数のパラメータから１つを選択するパラメータ選択ステップと、
   選択されたパラメータの複数の選択肢から必要な選択肢を設定するためのファイルに設けられた設定行に対して、該当する行を実行させないための、行頭に記述されたコメント記号で選択肢を設定するか、または、同じ選択肢に設定されるチップに共通の識別子である識別コードで選択肢を設定するかを決める設定法決定ステップと、
   前記設定法決定ステップで、前記コメント記号で選択肢を設定する場合、前記複数の選択肢のうち前記必要な選択肢の設定行の該コメント記号を削除して該設定行を有効にし、前記識別コードで選択肢を設定する場合、前記設定行に含まれる該識別コードを前記必要な選択肢に設定するための情報に置換する選択肢設定ステップと、
   前記選択肢設定ステップの後、シミュレーションを実行するステップと、
   を有する請求項２記載のシミュレーション方法。
4. 前記コメント記号が行頭に記述された設定行において、該コメント記号に前記共通コードが付されたコメント記号付き共通コードが設けられ、
   前記設定法決定ステップで、前記コメント記号で選択肢を設定する場合、前記複数の選択肢のうち前記必要な選択肢の設定行の前記コメント記号付き共通コードを一括で削除して該設定行を有効にする、請求項１または３記載のシミュレーション方法。
5. 前記複数のチップについて、外部とアクセスする際に一度にアクセスする単位であるＲａｎｋにグループ化され、
   前記識別コードは該Ｒａｎｋ毎に異なる、請求項１、３および４のいずれか１項記載のシミュレーション方法。
6. 前記パラメータ選択ステップ後、前記設定法決定ステップの前に、
   前記複数の選択肢を画面に表示し、入力にしたがって前記必要な選択肢を設定するステップを有する請求項１、および３から５のいずれか１項記載のシミュレーション方法。
7. 前記複数のパラメータが、ＯＤＴの抵抗値、またはドライバストレングス値を含む請求項１、および３から６のいずれか１項記載のシミュレーション方法。
8. メモリモジュールの入出力特性に関するＩＢＩＳ記述のシミュレーションをコンピュータに実行させるためのプログラムであって、
   前記入出力特性に関連する複数のパラメータから１つを選択する指示が入力されると、該指示によりパラメータを決定するステップと、
   決定されたパラメータの複数の選択肢から必要な選択肢を設定するためのファイルに設けられた設定行に対して、該当する行を実行させないための、行頭に記述されたコメント記号で選択肢を設定する旨の指示が入力され、前記複数の選択肢のうち前記必要な選択肢の設定行の該コメント記号を削除する指示が入力されると、該設定行の該コメント記号を削除して該設定行を有効にし、または、同じ選択肢に設定されるチップに共通の識別子である識別コードで選択肢を設定する旨の指示が入力され、前記設定行に含まれる該識別コードを前記必要な選択肢に設定するための情報が入力されると、該設定行に含まれる該識別コードを該必要な選択肢に設定するための情報に置換するステップと、
   前記必要な選択肢を設定した後、シミュレーションを実行する旨の指示が入力されると、該シミュレーションを実行するステップと、
   を有する処理を前記コンピュータに実行させるためのプログラム。
9. 複数のチップが積層されたスタックパッケージの入出力特性に関するＩＢＩＳ記述のシミュレーションをコンピュータに実行させるためのプログラムであって、
   外部に接続するための端子から前記複数のチップの各チップに接続される配線についてＥＢＤによる記述が入力されると、前記配線をＥＢＤでモデル化するステップと、
   前記配線をＥＢＤでモデル化した後、シミュレーションを実行する旨の指示が入力されると、該シミュレーションを実行するステップと、
   を有する処理を前記コンピュータに実行させるためのプログラム。
   
   

Images