JPH11220020A - 多層配線構造体および半導体集積回路装置 - Google Patents

多層配線構造体および半導体集積回路装置

Info

Publication number
JPH11220020A
JPH11220020A JP10018897A JP1889798A JPH11220020A JP H11220020 A JPH11220020 A JP H11220020A JP 10018897 A JP10018897 A JP 10018897A JP 1889798 A JP1889798 A JP 1889798A JP H11220020 A JPH11220020 A JP H11220020A
Authority
JP
Japan
Prior art keywords
conductor layer
conductor
wiring
intersection
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10018897A
Other languages
English (en)
Inventor
Shinichi Fukada
晋一 深田
Kenichi Takeda
健一 武田
Takuya Fukuda
琢也 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10018897A priority Critical patent/JPH11220020A/ja
Publication of JPH11220020A publication Critical patent/JPH11220020A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 電流方向が交差する上下の多層配線を接続す
るに際し、この交差領域での電流集中を緩和あるいは阻
止をする。もって、例えば、Al配線におけるエレクト
ロマイグレーションを緩和あるいは阻止をする。 【解決手段】 少なくとも第1の導体幅を有する第1の
導体層と前記第1の導体幅より大きい導体幅を有する第
2の導体層とを有し、少なくとも前記第2の導体層の複
数層が交差して配され且つ当該第2の導体層の複数層が
層間絶縁領域を介して電気的接続がなされ、前記電気的
接続がなされる領域が1個もしくは複数個の層間接続導
体により電気的接続がなされ且つこの層間接続導体が当
該第2の導体層の複数層の重複領域の前記導体層の交差
内角側に非対称に配する。交差領域での最短電流経路の
延長を図る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は多層配線構造体、特
に配線層間を接続する層間接続導体(通例、via配線
と称される)及びvia配線周辺の構造に関するもので
ある。更には、多層配線構造を有する半導体集積回路装
置に関するものである。
【0002】
【従来の技術】半導体装置のAl配線においては、エレク
トロマイグレーション対策が重要な課題である。
【0003】特に、配線幅が広く、流れる電流量の多い
配線において、via配線での電流集中の問題が深刻で
ある。この対策に、上下配線の接続のvia孔(ビーア
ホール)に工夫が施されている。例えば、更に、こうし
たスルーホールの構造として、特開平1―100947
号公報(公知文献1)、あるいは特開平195538号
公報(公知文献2)に開示の技術がある。
【0004】公知文献1では、配線の交差領域での電流
経路が最長となる基準スルーホール単位を基準として、
この基準スルーホール単位から離間するに従って、スル
ーホール単位の周辺長密度を順次小さくしている。電流
密度の低くなりやすい領域ではスルーホールの抵抗を低
くしているものである。
【0005】一方、公知文献2では、スルーホールの形
状を工夫している。即ち、上下両配線の中心線の交点を
頂点とすし、これら両配線の2つの中心線を二等辺三角
形の2短辺とする二等辺三角形の底辺に平行な線分を含
む面を壁面とし、更に、この壁面を境に電流の流れにく
い領域にスルーホールが延在せしめるものである。
【0006】公知文献1および2はいずれも、配線の交
差外角側の領域にスルーホールをいずれかの形で存在せ
しめ、もって交差領域での電流の均一化を図ろうとする
ものである。
【0007】
【発明が解決しようとする課題】電流方向の交差する、
例えばその電流方向が90度異なる上下の配線間を接続
する場合、上述のように、複数のvia配線を設けて
も、電流は上下配線の交差領域内の電流経路長が最短と
なり配線抵抗が最小となるvia配線、すなわち交差内
側角近くのvia配線に集中してしまい、電流集中を緩
和することは困難であった。そのため、via配線部で
高電流密度が原因で発生するエレクトロマイグレーショ
ンによる断線などの不良が発生する危険が生まれ、こう
した配線の信頼性を損なっていた。
【0008】また、前述の各種スルーホールの形状の工
夫も交差外角側の領域にスルーホールが有効に機能しな
い難点がある。
【0009】本発明の目的は、電流方向の交差する上下
配線間を接続するのに好適な多層配線構造を提供するも
のである。本願発明は高耐エレクトロマイグレーション
性の層間接続導体(via配線)及びvia配線周辺の
構造を提供することができる。 合わせて、本発明は、
多層配線構造を有しても高信頼性なる半導体集積回路装
置を提供せんとするものである。
【0010】
【課題を解決するための手段】本願発明の主な諸形態の
概要を説明する。更に詳細な実施の諸形態は発明の実施
の形態の項にて説明される。
【0011】本願発明の半導体集積回路装置の第1の形
態は次の構成を有する。即ち、それは、少なくとも第1
の導体幅を有する第1の導体層と前記第1の導体幅より
大きい導体幅を有する第2の導体層とを有し、少なくと
も前記第2の導体層の複数層が交差して配され且つ当該
第2の導体層の複数層が層間絶縁領域を介して電気的接
続がなされ、前記電気的接続がなされる領域が1個もし
くは複数個の層間接続導体により電気的接続がなされ且
つこの層間接続導体が当該第2の導体層の複数層の重複
領域の前記導体層の交差内角側に非対称に配されている
ことを特徴とする半導体集積回路装置である。
【0012】この層間接続導体の配置の方法は、一方の
第2の導体層から他方の第2の導体層への電流通路の短
い領域側に非対称に配されているといえる。
【0013】こうして、上下配線の交差領域での電流の
集中が緩和あるいは阻止がなされる。従って、いわゆる
Al配線におけるエレクトロマイグレーションを押さえ
ることが出来る。もって、半導体装置の信頼性をより向
上することが出来る。
【0014】本願発明の半導体集積回路装置の第2の形
態は次の構成を有する。即ち、それは、少なくとも第1
の導体幅を有する第1の導体層と前記第1の導体幅より
大きい導体幅を有する第2の導体層とを有し、少なくと
も前記第2の導体層の複数層が交差して配され且つ当該
第2の導体層の複数層が層間絶縁領域を介して電気的接
続がなされ、前記電気的接続がなされる領域が複数個の
層間接続導体により電気的接続がなされ且つ一方の第2
の導体層の前記交差内角側側壁と他方の第2の導体層の
交差外角側側壁の交点の2つの相互を結ぶ直線の方向に
そって前記複数個の層間接続導体が配置されていること
を特徴とする半導体集積回路装置である。そして、この
場合、複数の第2の導体層の交差外角側の2つの側壁の
方向に添って層間接続導体を配置しないことが肝要であ
る。
【0015】この層間接続導体の配置の方法は、一方の
第2の導体層から他方の第2の導体層への電流通路を略
等距離に配する方法といえる。
【0016】こうして、上下配線の交差領域での電流の
集中が緩和あるいは阻止がなされる。従って、いわゆる
Al配線におけるエレクトロマイグレーションを押さえ
ることが出来る。もって、半導体装置の信頼性をより向
上することが出来る。
【0017】この層間接続導体の変形例として、前記複
数の層間接続導体を配する代わりに、これら複数の層間
接続導体の配列方向に長手の幅を有する層間接続導体と
しても良い。また、前記長手の幅を有する層間接続導体
の複数個、例えば2個を配することも可能である。
【0018】尚、前述の複数の第2の導体層の交差外角
側の2つの側壁の方向に添って層間接続導体を配置しな
いことは次の利点を生み出す。即ち、そのことによっ
て、両第2の導体層の交差領域の外角部分の一部を削除
することが出来る。この削除部分は、半導体装置の平面
領域の余裕を生む。他の配線等の半導体部材の為のエリ
アを確保することが出来る。また、交差領域の外角部分
の角度を、例えば90度より大きな角度にすることも可
能である。従って、配線上に設けられるパッシベーショ
ン膜への角部からのストレス緩和にも合わせて有効であ
る。
【0019】尚、この切り欠き部は一方の第2の導体層
のみ、あるいは両者の第2の導体層に設けることが可能
である。
【0020】更に、以下に述べる各種多層配線構造の諸
形態を用いて半導体装置を構成することが出来るが、こ
れらの詳細は以下の説明に譲る。
【0021】次に、本願発明の主な多層配線構造の形態
の概要を説明する。更に詳細な実施の諸形態は発明の実
施の形態の項にて説明される。
【0022】(1)本願発明の多層配線構造の第1の形
態は、少なくとも第1導体層と第2導体層とが層間絶縁
領域を介して交差して配され且つ当該第1導体層および
第2導体層の相互が層間絶縁領域内に設けられた1個も
しくは複数個の層間接続導体により電気的接続がなさ
れ、且つこの層間接続導体が当該第1導体層および第2
導体層の重複領域の交差内角側に非対称に配されている
ことを特徴とする多層配線構造である。
【0023】ここで、前記層間接続導体の配置を、交差
領域の交差外角側から交差内角側に向って配置するが、
複数個の層間接続導体を配置する場合は、例えば、交差
領域の交差外角側の頂点から交差内角側の交点を結ぶ線
の方向に沿って、且つ前述した通り交差内角側に非対称
になるように配置される。尚、この層間接続導体の交差
領域の交差外角側から交差内角側に向って配置する考え
方は、本発明の半導体集積回路装置ならびに多層配線構
造体の第1の形態から第5の形態においても考慮され
る。
【0024】(2)本願発明の多層配線構造の第2の形
態は、少なくとも第1導体層と第2導体層とが層間絶縁
領域を介して交差して配され且つ当該第1導体層および
第2導体層の相互が層間絶縁領域内に設けられた1個も
しくは複数個の層間接続導体により電気的接続がなさ
れ、前記第1導体層と前記第2導体層との交差領域で、
前記第1導体層と前記第2導体層の少なくともいずれか
の幅を、この交差領域にかかる前記第1導体層と前記第
2導体層の少なくともいずれかの幅よりもその交差内角
側をその交差外角側よりも大きく広げたことを特徴とす
る多層配線構造である。この場合、交差内角側のみ広げ
ても良い。
【0025】この幅を広げた領域によって、幅広領域の
ない場合に電流通路が短くなり、より流れ易くなる領域
への電流の流入を物理的に阻止する。こうして電流集中
を緩和あるいは阻止せんとする。
【0026】この形態の代表例は、上下配線の交差内角
側で配線幅を広げ、via配線の一部領域が上下配線の
交差領域内で、交差領域につながる配線の直線領域を外
挿した範囲より交差内角側にはみ出すようにvia配線
を設置するものである。
【0027】(3)本願発明の多層配線構造の第3の形
態は、少なくとも第1導体層と第2導体層とが層間絶縁
領域を介して交差して配され且つ当該第1導体層および
第2導体層の相互が層間絶縁領域内に設けられた1個も
しくは複数個の層間接続導体により電気的接続がなさ
れ、前記第1導体層と前記第2導体層との交差領域で、
前記第1導体層と前記第2導体層の少なくともいずれか
の幅を、この交差領域にかかる前記第1導体層と前記第
2導体層の少なくともいずれかの幅よりもその交差内角
側をその交差外角側よりも大きく広げ、且つ前記1個も
しくは複数個の層間接続導体の少なくとも一部がこの交
差領域にかかる前記第1導体層と前記第2導体層の少な
くともいずれかの交差内角の端部より内側に配されてい
ることを特徴とする多層配線構造である。尚、前記導体
幅は交差内角側のみ広げても良い。
【0028】前記第1導体層と前記第2導体層の少なく
ともいずれかの幅よりもその交差内角側をその交差外角
側よりも大きく広げてあるので、電流の流れ易くなる領
域への電流の流入を物理的に阻止する。合わせて、電流
集中を緩和あるいは阻止の効果は前述の形態に比較して
より大きい。それは、この形態が層間接続導体の少なく
とも一部がこの交差領域にかかる前記第1導体層と前記
第2導体層の少なくともいずれかの交差内角の端部より
内側に配されている為である。
【0029】(4)本願発明の多層配線構造の第4の形
態は、少なくとも第1導体層と第2導体層とが層間絶縁
領域を介して交差して配され且つ当該第1導体層および
第2導体層の相互が層間絶縁領域内に設けられた1個も
しくは複数個の層間接続導体により電気的接続がなさ
れ、前記第1導体層と前記第2導体層との交差領域で、
前記第1導体層と前記第2導体層の少なくともいずれか
の幅を、この交差領域にかかる前記第1導体層と前記第
2導体層の少なくともいずれかの幅の交差内角側を狭く
したことを特徴とする多層配線構造である。導体層の幅
を狭くするのは、当然、第1導体層と第2導体層の双方
あるいはいずれか一方でも良い。
【0030】最短電流経路をより長くする効果を有す
る。従って、電流集中を緩和あるいは阻止の効果を有す
る。
【0031】この代表例は、上下配線の少なくとも一方
で配線の交差内角側を配線側に凹んだ平面形状とするこ
とによりこの配線中の最短電流経路を延ばすものであ
る。
【0032】さらなる例は、上下配線の交差内角側で配
線幅を広げ、via配線の一部領域が上下配線の交差領
域内で、交差領域につながる配線の直線領域を外挿した
範囲より交差内角側にはみ出すようにvia配線を設置
し、且つ上下配線の少なくとも一方で配線の交差内角側
を配線側に凹んだ平面形状とすることによりこの配線中
の最短電流経路を延ばすことを特徴とする配線の層間接
続構造である。
【0033】(5)本願発明の多層配線構造の第5の形
態は、少なくとも第1導体層と第2導体層とが層間絶縁
領域を介して交差して配され且つ当該第1導体層および
第2導体層の相互が層間絶縁領域内に設けられた1個も
しくは複数個の層間接続導体により電気的接続がなさ
れ、前記第1導体層と前記第2導体層との交差領域で、
前記第1導体層と前記第2導体層の少なくともいずれか
の幅を、この交差領域にかかる前記第1導体層と前記第
2導体層の少なくともいずれかの幅の交差内角側を狭く
し、且つ前記1個もしくは複数個の層間接続導体の少な
くとも一部がこの交差領域にかかる前記第1導体層と前
記第2導体層の少なくともいずれかの交差内角の端部よ
り内側に配されたことを特徴とする多層配線構造であ
る。導体層の幅を狭くするのは、当然、第1導体層と第
2導体層の双方あるいはいずれか一方でも良い。
【0034】前記第1導体層と前記第2導体層の少なく
ともいずれかの幅の交差内角側を狭くしてあるので、最
短電流経路をより長くする効果を有する。合わせて、電
流集中を緩和あるいは阻止の効果は前述の形態に比較し
てより大きい。それは、この形態が層間接続導体の少な
くとも一部がこの交差領域にかかる前記第1導体層と前
記第2導体層の少なくともいずれかの交差内角の端部よ
り内側に配されている為である。
【0035】この代表例は、層間絶縁膜により隔てられ
た電流方向の90度交差する上下配線間を層間絶縁膜中
に設けられる1個もしくは複数個の層間接続配線(以
下、via配線と称する)により導通させる配線の層間
接続法において、上下配線の交差領域で配線幅を広げ、
しかも交差内角側を交差外角側より大きくもしくは交差
内角側のみを広げ、且つ少なくともvia配線の一部領
域が上下配線の交差領域内で、交差領域につながる配線
の直線領域を外挿した範囲より交差内角側にはみ出した
位置に存在することを特徴とする配線の層間接続構造で
ある。
【0036】次に、別途の思想に基づく本願発明の形態
を説明する。
【0037】(6)本願発明の多層配線構造の第6の形
態は、少なくとも第1導体層と第2導体層とが層間絶縁
領域を介して交差して配され且つ当該第1導体層および
第2導体層の相互が層間絶縁領域内に設けられた1個も
しくは複数個の層間接続導体により電気的接続がなさ
れ、且つ一方の導体層の前記交差内角側側壁と他方の導
体層の交差外角側側壁の交点の2つを相互に結ぶ直線の
方向にそって前記複数個の層間接続導体が配置されてい
ることを特徴とする多層配線構造である。
【0038】この形態の代表例は、上下配線の交差領域
内での電流経路が最短となるvia配線を、上下配線の
交差外角端を結ぶ対角線上に2個以上設けるものであ
る。
【0039】そして、この場合、複数の導体層の交差外
角側の2つの側壁の方向に添って層間接続導体を配置し
ないことが肝要である。
【0040】この層間接続導体の配置の方法は、一方の
第1導体層から他方の第2導体層への電流通路を略等距
離に配する方法といえる。
【0041】そして、この場合、複数の第2の導体層の
交差外角側の2つの側壁の方向に添って層間接続導体を
配置しないことが肝要である。
【0042】この層間接続導体の配置の方法は、一方の
第2の導体層から他方の第2の導体層への電流通路を略
等距離に配する方法といえる。
【0043】こうして、上下配線の交差領域での電流の
集中が緩和あるいは阻止がなされる。従って、いわゆる
Al配線におけるエレクトロマイグレーションを押さえ
ることが出来る。もって、半導体装置の信頼性をより向
上することが出来る。
【0044】この層間接続導体の変形例として、前記複
数の層間接続導体を配する代わりに、これら複数の層間
接続導体の配列方向に長手の幅を有する層間接続導体と
しても良い。また、前記長手の幅を有する層間接続導体
の複数個、例えば2個を配することも可能である。
【0045】尚、前述の複数の第2の導体層の交差外角
側の2つの側壁の方向に添って層間接続導体を配置しな
いことは次の利点を生み出す。即ち、そのことによっ
て、両第2の導体層の交差領域の外角部分の一部を削除
することが出来る。この削除部分は、半導体装置の平面
領域の余裕を生む。他の配線等の半導体部材の為のエリ
アを確保することが出来る。また、交差領域の外角部分
の角度を、例えば90度より大きな角度にすることも可
能である。従って、配線上に設けられるパッシベーショ
ン膜への角部からのストレス緩和にも合わせて有効であ
る。
【0046】尚、この切り欠き部は一方の第2の導体層
のみ、あるいは両者の第2の導体層に設けることが可能
である。こうした切り欠き部は本例に限らず、本願発明
の諸形態に併用することが出来る。それは、層間接続導
体が導体層の交差の内角側に寄った、非対称配置を取る
からである。そして、この構成は本例と同様の有効性を
奏する。
【0047】こうして、上下配線の交差領域での電流の
集中が緩和あるいは阻止がなされる。従って、いわゆる
Al配線におけるエレクトロマイグレーションを押さえ
ることが出来る。もって、半導体装置の信頼性をより向
上することが出来る。
【0048】この層間接続導体の変形例として、前記複
数の層間接続導体を配する代わりに、これら複数の層間
接続導体の配列方向に長手の幅を有する層間接続導体と
しても良い。また、前記長手の幅を有する層間接続導体
の複数個、例えば2個を配することも可能である。
【0049】この形態の代表例は、上下配線の交差領域
内での電流経路が最短となるvia配線を、上下配線の
交差外角端を結ぶ対角線上を長手方向とする長円型とす
るものである。
【0050】更に、別な本願発明の形態を説明する。
【0051】(7)本願発明の多層配線構造の第7の形
態は、層間絶縁膜により隔てられた電流方向の交差する
上下の導体層間を層間絶縁膜中に設けられ且つ上下導体
層を構成する第1の材料より高抵抗の第2の材料を有し
てなる3個以上の層間接続導体(通称、via配線によ
り導通させる配線の多層配線構造であって、前記第2の
材料より成る領域の長さ(通例、via配線長と称す
る)が他の層間接続導体より短い層間接続導体が少なく
とも1個存在し、かつその層間接続導体が上下の導体層
の交差領域内での電流経路を最短とする層間接続導体で
ないことを特徴とする多層配線構造である。
【0052】更に、前記(7)の多層配線構造におい
て、当該via配線間を最小加工寸法とするのが良い。
【0053】(8)本願発明の多層配線構造の第8の形
態は、層間絶縁膜により隔てられた電流方向の交差する
上下の導体層間を層間絶縁膜中に設けられ且つ上下の導
体層を構成する第1の材料より高抵抗の第2の材料を有
する2個以上の層間接続導体層(通称、via配線)に
より導通させる多層配線構造であって、前記層間接続導
体層の表面位置をこれに隣接する層間接続導体に近い側
で深く、遠い側で浅く形成されたことを特徴とする多層
配線構造である。
【0054】この(7)および(8)の発明の形態はそ
れ以外とはとは全く別の作用で課題を達成するものであ
る。これら(7)および(8)の発明の形態は上記
(1)より(6)に説明した発明の形態方法と併用する
ことができる。 尚、上述の本願諸発明は、わけても、
Al配線を用いる場合に有用である。それは、エレクト
ロマイグレーションがAl系配線において顕著に現われ
るからである。尚、本願明細書では、単にAl配線と称
するがAlを含有するAl系材料を用いた配線一般で有
用であることは言うまでもない。
【0055】
【発明の実施の形態】発明の実施の形態の説明に先立っ
て、本願発明の実施の形態に係わる若干の諸事項につい
て補足説明する。
【0056】図1の例では半導体集積回路装置の配線形
態を模式的に示したものである。配線層300および3
01は、半導体基体(半導体チップ:CHIP)主面上
に設けられた上部配線である。なお、半導体チップ(C
HIP)周辺部分にはボンディングパッドが配置される
が、図面ではそれを省略している。上部配線301に対
して配線幅の広い下部配線302および303、および
配線幅の狭い下部配線307および308が直角に交差
している。これらの交差領域は405、406、40
3、および404として示されている。尚、下部配線3
02および303は、上部配線301と同等の配線幅を
有している。また、上部配線300に対して各下部配線
304、305、306、307、308、および30
9が直角に交差している。これらの交差領域は各々40
0、401、402として示されている。この例では、
下部配線は上部配線に比較して配線幅が狭い。
【0057】一般に、半導体集積回路装置の設計に当っ
ては、配線導体の加工ルールに従ってなされる。例え
ば、加工寸法を用いて0.5umルールなどと称されて
いる。
【0058】そして、こうした加工ルールの観点から、
通例より電流密度が高くなる配線、具体的には電源配線
(Vcc又はVdd)あるいは接地線(Vss又はGN
D)は配線幅を広くして所定の電流密度を確保するよう
に設計される。こうして設計された例を模式的に示した
のが図1である。そして、例えば比較的太い配線幅は
1.6umを有し、比較的細い配線は0.5umを有す
る。
【0059】しかし、配線幅の広い配線と配線幅の広い
配線とが交差する場合、配線幅を広く設計しても、配線
の交差領域の一方、特に交差の内角側に電流集中が発生
する。この為にAl配線におけるエレクトロマイグレー
ションが大きな問題となるのである。配線幅の広い配線
と配線幅の狭い配線が交差してもこのような問題はおお
むね発生しない。
【0060】本願発明はこうした、多層配線構造に適用
して有用なもものである。具体的には、例えば、マイク
ロ・コンピュータにおける半導体集積回路装置の配線、
論理回路における配線などが代表的な例である。勿論、
これ以外の半導体装置への適用も可能である。
【0061】また、両配線が直角(90度)で交差して
いる例を図1に示したが、本願発明が、これ以外の角度
での交差にける多層配線構造にも適用できることは言う
までもない。また、本願発明は折れ曲がりの交差、T字
形の交差、あるいはX状の交差など各種交差においても
用い得ることが出来る。
【0062】本願発明に係わる層間接続導体は、via
配線と称されているが、また、所望の半導体装置におけ
る一般の配線と別工程などで形成されている、通称プラ
グと称されている層間接続導体を使用する場合も、これ
らが本願発明の範疇なることはいうまでもない。
【0063】(実施の形態1)図2は本発明に係わる配
線の接続構造を上側から見た平面図である。図2におい
て半導体チップは省略してあるが、この配線も図1に示
したように半導体チップ上に配置される。以下、各平面
図も同様である。点線で示した下層配線(1)と実線で
示した上層配線(2)が、層間絶縁膜で上下に隔てられ
ている。これらの下層配線(1)と上層配線(2)は、
層間接続配線、いわゆる、via配線(3)によって接
続されている。この例は次のような2つの特徴を有して
いる。
【0064】第1は、これらの上下配線の交差領域内に
は内側にはみ出した領域(4)が存在する。この為、こ
のはみ出した領域(4)と上下配線(1、2)との間
に、その一部が内に向かって凹んだ領域(5)となって
いる。
【0065】第2は、この上下配線の交差領域内におい
て内側(A)から外側(B)に向け対角線上に並んだv
ia配線の位置は全体に内側に寄っており、これら複数
のvia配線のいくつかは上下配線を直線状に外挿した
領域より交差内側に位置している。
【0066】尚、特許請求の範囲で言及している交差内
角側とは図2にて示した(A)側、一方、交差外角側と
は(B)側を言う。また、非対称とは図2に示した対角
線Zを中心線として見て(A)側にvia配線が偏って
いることを言う。
【0067】矢印(6)は下層配線(1)中の電流経路
を示し、一方、矢印(7)は上層配線(2)中の電流経
路を示している。via配線の一部が交差領域の内側に
あるにもかかわらず、電流は一番内側のvia配線とそ
の外側のvia配線に分割されて流れている。即ち、図
2の例では、最も外側に位置するvia配線を除いて、
その他の各via配線(3a,3b,3c)に分割され
て流れている。これは、配線中の凹んだ領域(5)が電
流をさまたげるので、最も内側に位置するvia配線に
のみ電流が流れない為である。
【0068】図2では複数のvia配線を設ける場合に
ついて示したが、図3に、via配線が1個だけの場合
の例について説明する。下層配線(11)と上層配線
(12)が、層間絶縁膜で上下に隔てられている。これ
らの下層配線(11)と上層配線(12)は、層間接続
配線、いわゆる、via配線(13)によって接続され
ている。
【0069】そして、これらの上下配線の交差領域には
内側にはみ出した領域(14)が存在する。図3の例で
は、via配線は交差領域の内側(A)に寄っており、
その一部は上下配線を直線状に外挿した領域より内側に
位置している。矢印(15)は下層配線(11)中の電
流経路を示し、一方、矢印(16)が上層配線(12)
中の電流経路を示している。via配線の一部領域は交
差領域の内側にあるので、主な電流経路はvia配線中
を斜めに横断するように存在する。
【0070】図4に図3の形態の変形例を示す。この例
は、両配線層の交差領域の外角部分の一部を削除した例
である。この切り欠き部を有する形態の持つ利点につい
ては、前述した所である。尚、図4の各部分は図3と同
様の符号を用いた。
【0071】図5は、上下配線が直角以外の交差角度を
持つ例である。特に、図5の(b)はT字形に交差して
いる例である。図5の例においても本発明を適用出来
る。尚、図5の各部分は図3と同様の符号を用いた。
【0072】また、実施の形態の欄では、切り欠き部を
有する形態および直角以外の交差角度を有する形態を、
図4および図5として例示した。しかし、層間接続導体
が一つの例以外の本願発明に係わる諸形態にもこれらの
工夫が適用可能なことは言うまでもない。
【0073】本発明のvia構造の有効性を説明する
為、先行技術を比較例として、図6および図7に示す。
図6は複数のvia配線を有する場合であり、図7はv
ia配線が一つの例である。
【0074】図6の例では、下層配線(21)と上層配
線(22)とが、via配線(23)によって接続され
ている。上下配線の交差する領域で、配線は内外両側に
等しい幅だけはみ出している。通例、こうした形態はド
ッグボーンと称されている。via配線は直線状に外挿
した領域の内側にあり、一番内側のvia配線の一番内
側の領域24に最も電流が集中する。矢印(25)は下
層配線(21)中の電流経路、一方、矢印(26)が上
層配線(22)中の電流経路を示す。これは、最も内側
のvia配線を通る電流経路と、それ以外のvia配線
を通る電流経路とで経路長の差が大きいため、実質的に
電流は殆ど最も内側のvia配線を流れるのである。更
には、その一番内側の領域(24)に電流が集中してし
まうのである。
【0075】図7のvia配線が1個の例においても基
本的な状況は同じである。下層配線(31)と上層配線
(32)とが、via配線(33)によって接続されて
いる。図3と同じく上下配線の交差する領域で、配線は
内外両側に等しい幅だけはみ出している。via配線は
この交差領域の中央に位置し、via配線の一番内側の
領域(34)に最も電流が集中する。矢印(35)は下
層配線(31)中の電流経路、一方、矢印(36)が上
層配線(32)中の電流経路を示すが、電流の多くは一
番内側の領域(34)に電流が集中してしまうのであ
る。
【0076】設置するvia配線の径に比べ交差領域が
広い場合には、交差領域の形状等を比較的自由に決める
ことが可能である。従って、図8より図11に示すよう
な各種via配線及びその周辺の構造が可能である。以
下、図8より順次、その特徴を説明する。勿論、本願発
明の技術思想に基づいた、更なる変形形態が可能なこと
は言うまでもない。
【0077】図8の例は、電流の流れを変える凹んだ領
域または切り欠き部(45)が、通常の配線幅を細めて
形成されている例である。即ち、電流の流れを変える凹
んだ領域(45)が上下各配線の内側を直線状に外挿し
た線(41、42)より内側に形成されている。すなわ
ち、図8では、Y方向に延在する下層配線(41)とX
方向に延在する上層配線(42)とが、via配線(4
3)によって接続されている。そして、特徴とするとこ
ろは、これら上下配線の交差する領域では、両配線の内
側にのみ、凹んだ領域(45)を設けることではみ出し
た領域(44)が存在することとなる。via配線は交
差領域の内側に寄っており、その一部は上下配線を直線
状に外挿した領域より内側に位置している。このよう
に、配線の内側壁に凹んだ領域(45)が、設けられて
いることである。本実勢例では、図3の例のように、特
別に設けられた配線のはみ出し領域(図3における符号
4に相当する部分)にはない。
【0078】via配線付近でのエレクトロマイグレー
ションは、主にvia配線と直交する上下配線との接続
領域で発生する。従って、こうした接続領域付近で、多
少、配線幅が狭まることがあっても、耐エレクトロマイ
グレーション性には大きな影響はない。図3の例より、
はるかに単純な加工形状で目的を達成できるメリットが
ある。凹んだ領域(45)が存在するため、電流経路は
大きく曲げられる。この為、結果的には交差領域の内側
の3個のvia配線(43a,43b,43c)が電流
経路に寄与するようになり、電流集中は大幅に緩和され
るのである。
【0079】尚、凹んだ領域(45)つまり切り欠き部
は図8に示したようなV字型の他にU字型あるいはI字
型が考えられ、その形状は任意に選択できる。そして、
この切り欠き部は一方の配線(電流の流れる方向の上流
配線)もしくは両配線の内側壁に設けられる。
【0080】ここで、層間接続導体の配置と加工寸法の
関係について補足説明する。今、最小加工寸法が0.2
5umの場合を考え、且つ信号線幅が0.5umとす
る。こうした信号線が交差した場合、この交差領域の最
長の長さは、交差領域の対角線となり、凡そ0.7um
(0.5um×1.4)である。従って、この対角線上
に本発明に係わる層間接続導体を配列した場合、最小加
工寸法が0.25umであることを考慮すれば、概ね2
個ないし3個程度である。本願明細書においては、発明
概念を説明するに当って、図面では概略図を示してい
る。しかし、現実の工程では、配線幅の設計、最小加工
寸法などによって配置し得る層間接続導体の数が制約を
受けることは言うまでもない。実際の加工におけるこう
した問題は、この例にのみ係わるものではなく、本願発
明の他の実施の諸形態一般に考慮しなければならないこ
とは言うまでもない。
【0081】図9の例は図8を一部改良したものであ
る。即ち、図8と同様に、電流の流れを阻止する凹んだ
領域が上下各配線の内側を直線条に外挿した線より内側
に形成されているが、その上下各配線の配線幅を一定と
する工夫を行った例である。
【0082】下層配線(51)と上層配線(52)と
が、via配線(53)によって接続されている。上下
配線の交差する領域では、その内側にのみはみ出した領
域(54)が存在する。なおかつ、交差領域の外側に向
かって、上下各配線の外側を外挿した直線よりはみ出し
た領域(56)が存在する。これは配線幅を一定に保ち
つつ、配線領域での不必要な電流集中を避けるためであ
る。
【0083】本実施例の場合、配線の両側に突出部が発
生するため、配線のレイアウトを配慮する必要が生まれ
る。しかし、はみ出した領域(56)は配線のごく狭い
領域なので、近接する他の配線との線間ショートさえ避
けることができれば、デバイス特性に影響をおよぼすこ
とはない。
【0084】図10はさらに図9をvia配線の径に関
して改良したものである。即ち、この例では、電流経路
の長くなる位置に配置したvia配線の径を、比較的電
流経路の短くなる位置に配置した他のvia配線より大
きくしたものである。
【0085】即ち、下層配線(61)と上層配線(6
2)とが、via配線(64)に比べて径の大きいvi
a配線(63)によって接続されている。上下配線の交
差領域では内側にのみはみ出した領域(65)が存在す
る。なおかつ、交差外側に向かってはみ出した領域(6
7)が存在する。図9の例との相違点は、via配線の
径が位置により異なる点である。交差領域の外側のvi
a配線(63)は径が大きく、内側の径の最も小さいv
ia配線(64)で配線経路長は最短となっている。即
ち、電流経路が長く通過電流量の少ないvia配線の径
を大きくすることで、このvia配線部分の抵抗を下
げ、電流量を確保しつつ、配線全体に流れる電流を分散
させ、電流集中によるエレクトロマイグレーションの発
生を抑えるものである。図9までの例より、エレクトロ
マイグレーションの発生防止にさらに有効である。
【0086】図11の例は、電流方向が一定である場合
を想定したvia配線部分の構造の例である。
【0087】下層配線(71)と上層配線(72)と
が、via配線(73)によって接続されている。上下
配線の交差領域では内側にのみはみ出した領域(74)が
存在することは他の実施例と変わらない。
【0088】本実施例では、交差領域での配線の形状が
上下で異なる。配線に向かって凹んだ領域(75)が下
層配線(71)のみに設けた点である。図11において
は電流は上層配線(72)から下層配線(71)へ、す
なわち電子流は下層配線(71)から上層配線(72)
へ向かって存在する。この電子流を制御するには、下層
配線(71)に配線に向かって凹んだ領域(75)があ
れば十分である。一方、電子流の流れ出し位置である上
層配線(72)では交差領域の配線面積をできるだけ広
くとり、エレクトロマイグレーションによる原子の流失
に備えるのが有効なのである。
【0089】以下、本発明のvia配線構造の形成法の
例、また、本発明による配線の耐エレクトロマイグレー
ション性について詳しくのべる。なお、先に説明した図
3および図8〜図11に示した本発明の配線接続の構造
は、従来の配線接続の構造と比較した場合、その配線の
平面形状及びvia配線を設ける位置等が異なるだけで
ある。従って、製造プロセス自体は、従来技術と本質的
な違いはない。また、同一の工程で形成された配線の通
電寿命を比較することで容易に本発明の効果を確認する
ことができる。
【0090】<製造方法の例の概説>図12、図13及
び図14に配線形成のプロセスを分割して示す。各図
は、製造工程順に従った半導体装置のvia配線構造の
断面図である。
【0091】先ず、表面に半導体素子(拡散層等)が形
成され、その表面が熱酸化SiO2膜(102)に覆われた
Si単結晶基板(101)上に、通例の方法で、下層配線
層(103)を形成する(図12の(a))。下層配線層
(103)は、下から順にTi(104):厚さ30nm、
TiN(105):厚さ70nm、Al-0.5%Cu(106):
厚さ500nm、TiN(107):厚さ50nmを順にスパッ
タ法で形成した積層配線である。
【0092】この下層配線層(103)上にホトレジス
トで配線パターン(108)を形成する。通例のホトリ
ソグラフィー技術で十分である。そして、ドライエッチ
ング技術により、配線パターン(108)を下層配線層
(103)に転写し、所望の下層配線(109)を得る
(図12の(b))。
【0093】こうして準備された半導体基体よりホトレ
ジストを除去した後、この上にプラズマCVD法でSiO2
を厚さ1400nm形成する。そして、この表面を、化学機
械的研磨法(Chemical Mecanical
Polishing:以下、CMPと略記する)で平坦
化する。下層配線(109)上で800nmの膜厚となるS
iO2膜(具体的にはプラズマTEOS)よりなる層間絶
縁膜(110)を形成する(図12の(c))。
【0094】ホトリソグラフィー技術により層間絶縁膜
(110)上にホトレジストでvia配線パターン(1
11)を形成する。ドライエッチング技術により、vi
a配線パターン(111)を層間絶縁膜(110)に転
写する。こうしてvia孔(ビアホール112)を形成
する(図13(d))。
【0095】前の工程で使用したホトレジストを除去し
た後、via配線(115)を形成する。via配線
(115)は、Ti膜、TiN膜およびW膜よりなる多層構造
を有している。まず、全面に下地層としてTi 30nm、T
iN 70nmを形成し、CVD法により全面にW膜を500nm形
成する。更に、平坦部のW膜及び接着層をCMP法で研磨除
去し、via配線(115)が形成される(図13
(e))。
【0096】via配線(115)上に上層配線層(1
16)を形成する。上層配線層(116)は、Ti(11
7)、TiN(118)、Al-0.5%Cu(119)、およびT
iN(120)の多層構造を有している。上層配線層(1
16)は、下から順にTi(117)30nm、TiN(11
8)70nm、Al-0.5%Cu(119)500nm、TiN(12
0)50nmを順次にスパッタ法で形成される(図14
(f))。
【0097】ホトリソグラフィー技術により、上層配線
層(116)上にホトレジストで配線パターン(12
1)を形成する。次いで、ドライエッチング技術により
上層配線層(116)に転写し、上層配線(122)を
得る(図14(g))。
【0098】このホトレジストを除去した後、この上に
プラズマCVD法でSiO2膜(123)を1000nm形成し、
ホトリソグラフィー技術によりこのSiO2膜(123)上
にホトレジストでパッドパターンを形成し、ドライエッ
チング技術によりパッド開孔する。レジストを除去し、
目的の構造の配線を得る(図14(h))。
【0099】本例においては配線幅1.6um、via孔
径0.3umとした。また、配線のはみ出し領域の幅は0.6
umとした。
【0100】<特性の比較>前述の製造方法にて得られ
た各種via配線構造および先行技術に基づくvia配
線構造について、その特性比較を行った。
【0101】尚、各例においては配線幅1.6um、via
孔径0.3umとした。また、配線のはみ出し領域の幅は0.6
umとした。
【0102】通電試験は次の方法で行った。即ち、上下
配線の接続領域一箇所を有する配線に直流通電し、エレ
クトロマイグレーションによる経時的な抵抗増大を測定
した。 図15に通電試験結果の一部を示す。本例で
は、抵抗が初期値より30%増えた時点を寿命と定義し
た。本発明に係わる各種via配線構造と先行技術にな
るvia配線構造とを比較し、どれだけ寿命が伸びたか
を評価した。表1は各via配線構造での寿命の試料20
個での平均値をまとめたものである。
【0103】
【表1】
【0104】本発明に係わるいずれの構造でも先行技術
より寿命が伸びており、本発明の有効性が確認される。
図3、図8、図9、および図10の構造で、特に効果の
大きいことが理解される。また、図8および図9の構造
の間で寿命に大きな差がないことから、図8のように上
下配線の接続領域近傍で局所的に配線幅が狭くなっても
耐エレクトロマイグレーション性には殆ど影響しないこ
とがわかる。また、表2に示すようにvia配線が1個
だけの場合である図2の構造での通電寿命を先行技術
(図7)と比較した場合においても寿命の伸びが確認さ
れた。
【0105】
【表2】
【0106】(実施の形態2)本願の第2の形態に係わ
る実施の形態を説明する。
【0107】図16はvia配線構造の接続構造を上か
ら見た平面図である。下層配線(81)と上層配線(8
2)とは層間絶縁膜で上下に隔てられており、それらは
via配線(83)によって接続されている。
【0108】本例は、上下配線の交差領域にvia配線
を配する際、上下各配線の側部の各延在方向に交差する
方向に、連続もしくは複数の点在するvia配線を配す
る例である。
【0109】この構造においては、一方の配線側からv
ia配線の側壁に至る経路と、他方の配線側から前記v
ia配線の当該壁面に至る経路との和が一定となる。即
ち、各via配線を経由しての電流通路のがほぼ一定に
保たれる。従って、via配線端部における電流集中が
極めて緩和、阻止されるものである。
【0110】その、最も代表的な形態は、交差領域の外
周端を結ぶ対角線(84)上に複数のvia配線を並べ
るものである。前述のように、各via配線を通る電流
経路長を等しくすることにより、全てのvia配線に等
しく電流を分配することが出来る。こうして、via配
線構造における電流集中を緩和するものである。単に縦
もしくは横にviaを並べる場合に比べ、対角線上の方
が距離が長いのでvia配線の数を多く配置できること
も利点の一つである。
【0111】図17は図16の例を改良したものであ
る。下層配線(91)と上層配線(92)とは層間絶縁
膜で上下に隔てられており、それらはvia配線(9
3)によって接続されている。
【0112】本例ではvia配線を長円形としたもので
ある。交差領域の外周端を結ぶ対角線(94)上に乗る
電流経路長が最短となる領域を、図16の複数の点状か
ら線分に替え、電流の分配をより完全なものとしてい
る。
【0113】図18に図16の更なる変形例を示す。こ
の例は、両配線層の交差領域の外角部分の一部を削除し
た例である。この切り欠き部を有する形態の持つ利点に
ついては、前述した所である。尚、図18の各部分は図
16と同様の符号を用いた。
【0114】更に、図19に上下配線が直角以外の角度
で交差した例である。図19の(a)は鈍角での交差、
図19の(b)はT字形の交差、そして図19の(c)
はX字状の交差を示している。この場合も本願発明を適
用することが出来る。
【0115】(実施の形態3)本願の第3の形態に係わ
る実施の形態を以下に説明する。
【0116】図20に本発明に従う配線の接続構造を上
から見た様子を示す。下層配線(201)と上層配線
(202)とは層間絶縁膜で上下に隔てられており、そ
れらはvia配線(203)によって接続されている。
【0117】図21に図20の線分A−A’で見た断面
図を示す。絶縁膜211上に下層配線212、via配
線213、上層配線214が積み重なり、これらの周囲
を絶縁膜215が埋めている。via配線213のう
ち、中央のものが深く削られており、このvia配線長
が、他のvia配線のそれより30nm程度短くなってい
る。 via長の短いvia配線を通る方が高抵抗のW中
を通過する距離が短くなりそれだけ抵抗が低くなるので
ある。その結果電流経路(216)に占める中央のvi
a配線の比率を高めることができ、電流集中を緩和でき
るのである。
【0118】本例の構造も基本的に、前述に説明した製
造方法で形成することができる。異なるのは、工程
(e)において、 W膜及び接着層のCMP法による研磨除去
をはるかに長時間実施する点である。本例においてはW
の研磨量にして100%以上のオーバー研磨を実施する。
それにより層間絶縁膜も含めvia配線周辺が過剰研磨
されて凹むのである。この凹みは密集したvia群の中
央で顕著であり、中央にあるvia配線を特に顕著に短
くでき、本発明の構造を得ることができるのである。ま
た、この効果はvia配線が密集している程、すなわち
via配線-via配線間の間隔が狭い程顕著である。
従って、via-via間を最小加工寸法とすることが
望ましい。
【0119】本例の効果は、W膜のオーバー研磨量と配
線寿命の関係から容易に確認することができる。 W膜の
オーバー研磨量30%の場合には過剰研磨による凹みはv
ia配線間で変わらず本発明の効果を得ることはできな
い。この場合の通電寿命と比較して、100%のオーバー研
磨を実施した試料では交差内側のvia配線への電流集
中を緩和できるため、通電寿命を1.5〜2倍にすることが
できるのである。
【0120】
【発明の効果】本願発明の多層配線構造体の諸形態はい
ずれも、多層配線構造での電流集中を緩和あるいは阻止
を行うことが出来る。もって、導体層のエレクトロマイ
グレーションの発生を緩和あるいは阻止を行うことが出
来る。また、本願発明の半導体集積回路装置の諸形態は
いずれも、多層配線構造部分における高信頼性を確保す
ることが出来る。
【0121】尚、以下に本願発明の多層配線構造体の諸
形態に個別の発明思想ならびに効果について補足説明す
る。
【0122】本願発明の多層配線構造体の第3の形態よ
り第6の形態は、配線形成プロセスを変更することな
く、上下配線の交差領域での形状及びvia配線の設置
位置を調整することで、via配線周辺の耐エレクトロ
マイグレーション性を向上させるものである。
【0123】本願発明の多層配線構造体の第3の形態よ
り第5の形態は、上下配線の交差領域での形状に特徴を
持たすことにより、交差内側で配線中の電流経路を蛇行
させ、従来とは異なる位置に電流経路を導くものであ
る。こうして設定される電流経路に合わせてvia配線
の位置を調整し、特定のvia配線もしくは一つのvi
a配線の特定の領域に電流が集中するのを防ぐことがで
きるのである。
【0124】本願発明の多層配線構造体の第6の形態
は、また、上下配線の交差領域での形状はそのままに、
via配線の設置位置もしくは形状を調整し、従来1点
であった電流集中領域を複数の点もしくは線分領域に拡
大するものである。こうすることによっても特定の領域
への電流集中を緩和することができる。
【0125】エレクトロマイグレーションは電流密度が
高くなるに従い急激に加速されることが知られており、
本発明のように従来存在した局所的な電流集中を緩和さ
せることはエレクトロマイグレーションの抑制に効果が
大きいのである。
【0126】本願発明の多層配線構造体の第7の形態よ
り第8の形態は、上記とは異なるメカニズムで電流集中
を緩和し、それによりエレクトロマイグレーションを抑
制するものである。これらは、上下配線の交差領域での
形状及びvia配線の設置位置は必ずしも従来例より変
更しなくとも実施可能である。具体的には、従来最も電
流が集中していた交差内側以外のvia配線において、
他のvia配線よりvia長が短くなるものをプロセス
面での工夫により生み出すものである。via配線は高
抵抗のWよりなるため、via長の短いものがあればそ
のvia配線に従来以上の電流を導くことが可能であ
る。これにより、従来電流が集中していた交差内側のv
ia配線での電流集中を緩和できるのである。
【図面の簡単な説明】
【図1】半導体集積回路装置の配線形態を模式的に示す
平面図である。
【図2】本発明の第1の実施の形態に係わる多層配線構
造の平面図である。
【図3】本発明の第1の実施の形態に係わる多層配線構
造の平面図である。
【図4】本発明の第1の実施の形態に係わる多層配線構
造の平面図である。
【図5】本発明の第1の実施の形態に係わる多層配線構
造の平面図である。
【図6】先行技術に係わる第1の多層配線構造の平面図
である。
【図7】先行技術に係わる第2の多層配線構造の平面図
である。
【図8】本発明の第1の実施の形態に係わる多層配線構
造の平面図である。
【図9】本発明の第1の実施の形態に係わる多層配線構
造の平面図である。
【図10】本発明の第1の実施の形態に係わる多層配線
構造の平面図である。
【図11】本発明の第1の実施の形態に係わる多層配線
構造の平面図である。
【図12】本発明に従う配線の形成のプロセスの一部を
説明した装置の断面図である。
【図13】本発明に従う配線の形成のプロセスの一部を
図12に続けて説明した装置の断面図である。
【図14】本発明に従う配線の形成のプロセスの一部を
図13に続けて説明した装置の断面図である。
【図15】通電試験における抵抗の経時変化を示した図
である。
【図16】本発明の第2の実施の形態に係わる多層配線
構造の平面図である。
【図17】本発明の第2の実施の形態に係わる多層配線
構造の平面図である。
【図18】本発明の第2の実施の形態に係わる多層配線
構造の平面図である。
【図19】本発明の第2の実施の形態に係わる多層配線
構造の平面図である。
【図20】本発明の第3の実施の形態に係わる多層配線
構造の平面図である。
【図21】図20に示した多層配線構造の直線A-A'での
断面図である。
【符号の説明】
(1)-下層配線、(2)-上層配線、(3)-via配線、(4)-上下
配線の交差領域で内側にはみ出した領域、(5)-内に向か
って凹んだ領域、(6)-下層配線中の電流経路、(7)-上層配
線中の電流経路、(11)-下層配線、(12)-上層配線、(13)-v
ia配線、(14)-上下配線の交差領域で内側にはみ出した
領域、(15)-下層配線中の電流経路、(16)-上層配線中の電
流経路、(21)-下層配線、(22)-上層配線、(23)-via配
線、(24)-最も電流が集中する領域、(25)-下層配線中の電
流経路、(26)- 上層配線中の電流経路、(31)-下層配線、(3
2)-上層配線、(33)-via配線、(34)-最も電流が集中す
る領域、(35)-下層配線中の電流経路、(36)- 上層配線中
の電流経路、(41)-下層配線、(42)-上層配線、(43)-via
配線、(44)-上下配線の交差領域で内側にはみ出した領
域、(45)-内に向かって凹んだ領域、(51)-下層配線、(52)-
上層配線、(53)-via配線、(54)-上下配線の交差領域で
内側にはみ出した領域、(55)-内に向かって凹んだ領域、
(56)-交差外側に向かってはみ出した領域、(61)-下層配
線、(62)-上層配線、(63)-他より径の大きいvia配線、
(64)- 他より径の小さいvia配線、(65)-上下配線の交
差領域で内側にはみ出した領域、(66)-内に向かって凹ん
だ領域、(67)-交差外側に向かってはみ出した領域、(71)-
下層配線、(72)-上層配線、(73)-via配線、(74)-上下配
線の交差領域で内側にはみ出した領域、(75)-内に向かっ
て凹んだ領域、(81)-下層配線、(82)-上層配線、(83)-vi
a配線、(84)-上下配線の交差領域の外周端を結ぶ対角
線、(91)-下層配線、(92)-上層配線、(93)-via配線、(9
4)-上下配線の交差領域の外周端を結ぶ対角線、(101)-Si
基板、(102)-熱酸化SiO2膜、(103)-下層配線層、(104)-Ti
膜、(105)-TiN膜、(106)-Al-0.5%Cu膜、(107)-TiN膜 、(10
8)-レジストで形成された配線パターン、(109)-下層配
線、(110)-層間絶縁膜、(111)-レジストで形成されたvi
a配線パターン、(112)-via孔、(115)-via配線、(11
6)-上層配線層、(117)-Ti膜、(118)-TiN膜、(119)-Al-0.5
%Cu膜、(120)-TiN膜 、(121)-レジストで形成された配線
パターン、(122)-上層配線、(123)-プラズマCVD-SiO2膜、
(124)-パッド孔、(201)-下層配線、(202)-上層配線、(203)
-via配線、(211)-絶縁膜、(212)-下層配線、(213) -v
ia配線、(214)-上層配線、(215)-絶縁膜、(216)- 電流経
路、(217)-オーバー研磨によってvia配線の凹んだ領
域。

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 半導体基体主表面上に少なくとも第1の
    導体幅を有する第1の導体層と前記第1の導体幅より大
    きい導体幅を有する第2の導体層とを有し、少なくとも
    前記第2の導体層の複数層が交差して配され且つ当該第
    2の導体層の複数層が層間絶縁領域を介して電気的接続
    がなされ、前記電気的接続がなされる領域が1個もしく
    は複数個の層間接続導体により電気的接続がなされ且つ
    この層間接続導体が当該第2の導体層の複数層の重複領
    域の前記導体層の交差内角側に非対称に配されているこ
    とを特徴とする半導体集積回路装置。
  2. 【請求項2】 半導体基体主表面上に少なくとも第1の
    導体幅を有する第1の導体層と前記第1の導体幅より大
    きい導体幅を有する第2の導体層とを有し、少なくとも
    前記第2の導体層の複数層が交差して配され且つ当該第
    2の導体層の複数層が層間絶縁領域を介して電気的接続
    がなされ、前記電気的接続がなされる領域が複数個の層
    間接続導体により電気的接続がなされ且つ一方の第2の
    導体層の前記交差内角側側壁と他方の第2の導体層の交
    差外角側側壁の交点の2つの相互を結ぶ直線の方向にそ
    って前記複数個の層間接続導体または当該直線方向に長
    手方向の断面を有する層間接続導体が配置されているこ
    とを特徴とする半導体集積回路装置。
  3. 【請求項3】 半導体基体主表面上に少なくとも第1の
    導体幅を有する第1の導体層と前記第1の導体幅より大
    きい導体幅を有する第2の導体層とを有し、少なくとも
    前記第2の導体層の複数層が交差して配され且つ当該第
    2の導体層の複数層が層間絶縁領域を介して電気的接続
    がなされ、前記電気的接続がなされる領域が複数個の層
    間接続導体により電気的接続がなされ且つ一方の第2の
    導体層の前記交差内角側側壁と他方の第2の導体層の交
    差外角側側壁の交点の2つの相互を結ぶ直線の方向に、
    当該直線方向に長手方向の断面を有する層間接続導体が
    配置されていることを特徴とする半導体集積回路装置。
  4. 【請求項4】 少なくとも第1導体層と第2導体層とが
    層間絶縁領域を介して交差して配され且つ当該第1導体
    層および第2導体層の相互が層間絶縁領域内に設けられ
    た1個もしくは複数個の層間接続導体により電気的接続
    がなされ、且つこの層間接続導体が当該第1導体層およ
    び第2導体層の重複領域の交差内角側に非対称に配され
    ていることを特徴とする多層配線構造体。
  5. 【請求項5】 少なくとも第1導体層と第2導体層とが
    層間絶縁領域を介して交差して配され且つ当該第1導体
    層および第2導体層の相互が層間絶縁領域内に設けられ
    た1個もしくは複数個の層間接続導体により電気的接続
    がなされ、前記第1導体層と前記第2導体層との交差領
    域で、前記第1導体層と前記第2導体層の少なくともい
    ずれかの幅を、この交差領域にかかる前記第1導体層と
    前記第2導体層の少なくともいずれかの幅よりもその交
    差内角側をその交差外角側よりも大きく広げたことを特
    徴とする多層配線構造体。
  6. 【請求項6】 少なくとも第1導体層と第2導体層とが
    層間絶縁領域を介して交差して配され且つ当該第1導体
    層および第2導体層の相互が層間絶縁領域内に設けられ
    た1個もしくは複数個の層間接続導体により電気的接続
    がなされ、前記第1導体層と前記第2導体層との交差領
    域で、その交差内角側の一部に電流阻止手段を設けたこ
    とを特徴とする多層配線構造体。
  7. 【請求項7】 上下配線の交差内角側で配線幅を広げ、
    層間接続導体の一部領域が上下配線の交差領域内で、交
    差領域につながる配線の直線領域を外挿した範囲より交
    差内角側にはみ出すように層間接続導体を設置したこと
    を特徴とする多層配線構造体。
  8. 【請求項8】 少なくとも第1導体層と第2導体層とが
    層間絶縁領域を介して交差して配され且つ当該第1導体
    層および第2導体層の相互が層間絶縁領域内に設けられ
    た1個もしくは複数個の層間接続導体により電気的接続
    がなされ、前記第1導体層と前記第2導体層との交差領
    域で、前記第1導体層と前記第2導体層の少なくともい
    ずれかの幅を、この交差領域にかかる前記第1導体層と
    前記第2導体層の少なくともいずれかの幅よりもその交
    差内角側をその交差外角側よりも大きく広げ、且つ前記
    1個もしくは複数個の層間接続導体の少なくとも一部が
    この交差領域にかかる前記第1導体層と前記第2導体層
    の少なくともいずれかの交差内角の端部より内側に配さ
    れていることを特徴とする多層配線構造体。
  9. 【請求項9】 少なくとも第1導体層と第2導体層とが
    層間絶縁領域を介して交差して配され且つ当該第1導体
    層および第2導体層の相互が層間絶縁領域内に設けられ
    た1個もしくは複数個の層間接続導体により電気的接続
    がなされ、前記第1導体層と前記第2導体層との交差領
    域で、前記第1導体層と前記第2導体層の少なくともい
    ずれかの幅を、この交差領域にかかる前記第1導体層と
    前記第2導体層の少なくともいずれかの幅を交差内角側
    の一部を狭くしたことを特徴とする多層配線構造体。
  10. 【請求項10】 少なくとも第1導体層と第2導体層と
    が層間絶縁領域を介して交差して配され且つ当該第1導
    体層および第2導体層の相互が層間絶縁領域内に設けら
    れた1個もしくは複数個の層間接続導体により電気的接
    続がなされ、前記第1導体層と前記第2導体層との交差
    領域で、前記第1導体層と前記第2導体層の少なくとも
    いずれかの幅を、この交差領域にかかる前記第1導体層
    と前記第2導体層の少なくともいずれかの幅の交差内角
    側を狭くし、且つ前記1個もしくは複数個の層間接続導
    体の少なくとも一部がこの交差領域にかかる前記第1導
    体層と前記第2導体層の少なくともいずれかの交差内角
    の端部より内側に配されたことを特徴とする多層配線構
    造体。
  11. 【請求項11】 本願発明の多層配線構造の第6の形態
    は、少なくとも第1導体層と第2導体層とが層間絶縁領
    域を介して交差して配され且つ当該第1導体層および第
    2導体層の相互が層間絶縁領域内に設けられた1個もし
    くは複数個の層間接続導体により電気的接続がなされ、
    且つ一方の導体層の前記交差内角側側壁と他方の導体層
    の交差外角側側壁の交点の2つを相互に結ぶ直線の方向
    にそって前記複数個の層間接続導体が配置され、且つ複
    数の導体層の交差外角側の2つの側壁の方向に添って層
    間接続導体が配置されないことを特徴とする多層配線構
    造体。
  12. 【請求項12】 上下配線の交差領域内での電流経路が
    最短となる層間接続導体を、上下配線の交差外角端を結
    ぶ対角線上に2個以上設け、且つ複数の導体層の交差外
    角側の2つの側壁の方向に添って層間接続導体を配置さ
    れていないことを特徴とする請求項11に記載の多層配
    線構造体。
  13. 【請求項13】 前記第2の導体層の交差領域の外角部
    分の一部に削除部を有することを特徴とする請求項11
    または請求項12に記載の多層配線構造体。
  14. 【請求項14】 上下配線の交差領域内での電流経路が
    最短となる層間接続導体を、上下配線の交差外角端を結
    ぶ対角線上を長手方向とする長円型とする請求項12に
    記載の多層配線構造体。
  15. 【請求項15】 層間絶縁膜により隔てられた電流方向
    の交差する上下の導体層間を層間絶縁膜中に設けられ且
    つ上下導体層を構成する第1の材料より高抵抗の第2の
    材料を有してなる3個以上の層間接続導体により導通さ
    せる配線の多層配線構造であって、前記第2の材料より
    成る領域の長さが他の層間接続導体より短い層間接続導
    体が少なくとも1個存在し、かつその層間接続導体が上
    下の導体層の交差領域内での電流経路を最短とする層間
    接続導体でないことを特徴とする多層配線構造体。
  16. 【請求項16】 層間絶縁膜により隔てられた電流方向
    の交差する上下の導体層間を層間絶縁膜中に設けられ且
    つ上下の導体層を構成する第1の材料より高抵抗の第2
    の材料を有する2個以上の層間接続導体層により導通さ
    せる多層配線構造であって、前記層間接続導体層の表面
    位置をこれに隣接する層間接続導体に近い側で深く、遠
    い側で浅く形成されたことを特徴とする多層配線構造
    体。
  17. 【請求項17】 半導体基体主面にX方向に延在する第
    1配線と、層間絶縁物膜を介してY方向に延在する第2
    配線とを有し、上記第1配線と上記第2配線とが上記層
    間絶縁物膜に設けられたビアホールを通して電気的接続
    されて成る半導体集積回路装置であって、上記ビアホー
    ル近傍において上記第1配線もしくは上記第2配線のい
    ずれかまたはその両配線の内側壁に切り欠き部が設けら
    れて成ることを特徴とする半導体集積回路装置。
  18. 【請求項18】 請求項17において、上記第1配線と
    上記第2配線とは直交して成ることを特徴とする半導体
    集積回路装置。
JP10018897A 1998-01-30 1998-01-30 多層配線構造体および半導体集積回路装置 Pending JPH11220020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10018897A JPH11220020A (ja) 1998-01-30 1998-01-30 多層配線構造体および半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10018897A JPH11220020A (ja) 1998-01-30 1998-01-30 多層配線構造体および半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH11220020A true JPH11220020A (ja) 1999-08-10

Family

ID=11984382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10018897A Pending JPH11220020A (ja) 1998-01-30 1998-01-30 多層配線構造体および半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH11220020A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077203A (ja) * 1999-08-05 2001-03-23 Infineon Technologies Ag 集積半導体チップ
US6779167B2 (en) 2001-04-27 2004-08-17 Kabushiki Kaisha Toshiba Automated wiring pattern layout method
JP2009250856A (ja) * 2008-04-09 2009-10-29 Nissan Motor Co Ltd 赤外線検知素子
JP2013251391A (ja) * 2012-05-31 2013-12-12 Canon Inc 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077203A (ja) * 1999-08-05 2001-03-23 Infineon Technologies Ag 集積半導体チップ
JP4629837B2 (ja) * 1999-08-05 2011-02-09 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 集積半導体チップ
US6779167B2 (en) 2001-04-27 2004-08-17 Kabushiki Kaisha Toshiba Automated wiring pattern layout method
US7124389B2 (en) 2001-04-27 2006-10-17 Kabushiki Kaisha Toshiba Automated wiring pattern layout method
JP2009250856A (ja) * 2008-04-09 2009-10-29 Nissan Motor Co Ltd 赤外線検知素子
JP2013251391A (ja) * 2012-05-31 2013-12-12 Canon Inc 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US8785323B2 (en) Method of forming an interconnect structure having an enlarged region
KR19990023220A (ko) 금속 상호 접속부를 형성하기 위한 공정과 이 공정에 의해 형성되는 산물
JP2008177249A (ja) 半導体集積回路のボンディングパッド、その製造方法、半導体集積回路、並びに電子機器
JP3415010B2 (ja) 半導体装置
JP2000049223A (ja) 半導体装置
TW200915431A (en) Semiconductor device
US20060261486A1 (en) Semiconductor device including interconnection structure in which lines having different widths are connected with each other
JPH11220020A (ja) 多層配線構造体および半導体集積回路装置
JP2000003947A (ja) エレクトロマイグレーション試験用半導体素子
JPH10214893A (ja) 半導体集積回路装置
US6433287B1 (en) Connection structure
US6745378B2 (en) Wiring designing method
JPH01100947A (ja) スルーホール構造
US20040099956A1 (en) Wiring structure in a semiconductor device
JP3124085B2 (ja) 半導体装置
US20050082677A1 (en) Interconnect structure for integrated circuits
JPH10321623A (ja) 半導体装置及びその製造方法
JP3621570B2 (ja) 半導体装置の配線方法
JP2002124565A (ja) 多層配線構造を有する半導体装置
JPH03200331A (ja) 半導体集積回路
US20080179084A1 (en) Wiring structure and wiring designing method
JPH09266205A (ja) 配線構造およびそれを用いた半導体装置
JP2000200818A (ja) エレクトロマイグレ―ション評価用teg
JPH1056018A (ja) 半導体装置
JPH03263855A (ja) 多層配線構造

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Effective date: 20031201

Free format text: JAPANESE INTERMEDIATE CODE: A7427

A521 Written amendment

Effective date: 20040315

Free format text: JAPANESE INTERMEDIATE CODE: A821

A621 Written request for application examination

Effective date: 20040315

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD02 Notification of acceptance of power of attorney

Effective date: 20040315

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061214