JPH1197545A - 配線レイアウトの圧縮方法、自動配線レイアウト装置、記録媒体、半導体集積回路装置の製造方法及び半導体集積回路装置 - Google Patents

配線レイアウトの圧縮方法、自動配線レイアウト装置、記録媒体、半導体集積回路装置の製造方法及び半導体集積回路装置

Info

Publication number
JPH1197545A
JPH1197545A JP9259065A JP25906597A JPH1197545A JP H1197545 A JPH1197545 A JP H1197545A JP 9259065 A JP9259065 A JP 9259065A JP 25906597 A JP25906597 A JP 25906597A JP H1197545 A JPH1197545 A JP H1197545A
Authority
JP
Japan
Prior art keywords
wiring
layer wiring
layer
layout
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9259065A
Other languages
English (en)
Inventor
Hiroyuki Tada
浩幸 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP9259065A priority Critical patent/JPH1197545A/ja
Priority to US09/047,491 priority patent/US6412095B1/en
Publication of JPH1197545A publication Critical patent/JPH1197545A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】配線レイアウトの圧縮効率をさらに向上させる
配線レイアウトの圧縮方法を提供すること。 【解決手段】第2の配線の下層配線LA1aの延長線上
に別の第5の配線LA5の下層配線LA5cが存在して
いる。実パターン6を上下方向を拡張して第一層配線L
A5cを形成することができる拡張領域を形成する。そ
の拡張領域にその第一層配線LA5cを配置換えるとと
もに、その配置換え前の別の第一層配線LA5cが存在
していた領域まで第2の配線の下層配線LA1aの延長
形成する。そして、第2の配線LAを構成する下層配線
LA2b、コンタクタCT2a,CT2b及び上層配線
LB2aを消去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路装
置における配線レイアウトの圧縮方法、自動配線レイア
ウト装置、記録媒体、半導体集積回路装置の製造方法及
び半導体集積回路装置に係り、配線を効率よく圧縮し配
置することができる配線レイアウトの圧縮方法、自動配
線レイアウト装置、記録媒体、半導体集積回路装置の製
造方法及び半導体集積回路装置に関するものである。
【0002】半導体集積回路装置において、半導体基板
上に形成された各モジュールは互いにデータの授受を行
うために複数の信号線で結ばれている。この信号線は半
導体集積回路装置の多機能によるデータ処理数の増加や
データの多ビット化に伴い益々増大の一途を辿ってい
る。一方、半導体集積回路装置においては、高集積化及
び処理速度の高速化が望まれている。
【0003】従って、半導体集積回路装置の高集積化及
び処理速度の高速化に寄与するために、各信号線は効率
のよい配線が望まれている。
【0004】
【従来の技術】図24は、1チップ半導体集積回路装置
における半導体基板上に形成された各モジュールの配置
を説明するための模式図である。半導体集積回路装置2
0の設計には、半導体基板21上に形成する複数の必要
なモジュール22を配置する領域を決定し、その各領域
にそれぞれのモジュール22を構成する多数の回路素子
を形成する設計作業がある。又、半導体集積回路装置2
0の設計には配線設計作業がある。配線設計の1つとし
て、各モジュール22間でデータの授受を行うための信
号線23の配線設計や、各モジュール22に電源を供給
するための電源線の配線設計がある。
【0005】特に信号線23の配線設計は、限られた領
域でしかも配線容量が小さくなるように信号線23を配
線する必要があるために、非常に複雑で手間のかかる作
業であった。しかも、半導体集積回路装置20の高集積
化にともない信号線23の配線も多層化しているため、
さらに複雑で手間の要する作業となっていた。この配線
設計が可能な限り短期間かつ効率よくしかも精度よく行
われるために、配線設計にはCAD(Computer Aided D
esign )ツールよりなる自動配線レイアウト装置が利用
されている。
【0006】一般に、自動配線レイアウト装置は、設計
者が設計した配線の実パターンに対してできる限り配線
長及び配線容量が小さくかつ配線の自由度が向上するよ
うに配線パターンを演算し設計する。
【0007】図25は、設計者が設計した配線レイアウ
トの実パターンを示す。図26は、図25の配線レイア
ウトを自動配線レイアウト装置により圧縮して実現した
配線レイアウトの実パターンを示す。図25において、
第1の配線L1は、下層配線LA1a、上層配線LB1
a及びコンタクトCT1aとから構成されている。第2
の配線L2は、3本の下層配線LA2a,LA2b,L
A2c、2本の上層配線LB2a,LB2b及び4個の
コンタクトCT2a,CT2b,CT2c,CT2dと
から構成されている。第3の配線L3は、下層配線LA
3a、上層配線LB3a及びコンタクトCT3aとから
構成されている。
【0008】自動配線レイアウト装置は、第2の配線L
2における下層配線LA2aと下層配線LA2cとの間
に障害となる他の配線のための下層配線が存在しないこ
とを判断する。そして、自動配線レイアウト装置は、図
26に示すように、第2の配線L2を下層配線LA2a
と下層配線LA2cとの間に新たな下層配線で結んで形
成した1本の下層配線LA2xにて構成する。
【0009】従って、図26で示すように、自動配線レ
イアウト装置で演算した第2の配線L2は1本の下層配
線LA2xで構成でき、図25で示す下層配線LA2
b、2本の上層配線LB2a,LB2b及び4個のコン
タクトCT2a,CT2b,CT2c,CT2dが不要
となる。つまり、第2の配線L2の配線長及び配線容量
を小さくすることができる。しかも、図25に示す下層
配線LA2b及びコンタクトCT2b,CT2cを形成
するための領域が不要となるため、図26に実パターン
は図25に示す実パターンに比べて縦方向のサイズが短
く圧縮される。その結果、圧縮された分だけ他の配線や
モジュール等の設計自由度が向上する。
【0010】
【発明が解決しようとする課題】ところで、従来の自動
配線レイアウト装置においても、配線の圧縮には限界が
ある。例えば、図27に示す配線の実パターンについて
は、従来の自動配線レイアウト装置ではそれ以上の圧縮
は不可能であった。
【0011】図27において、第1の配線L1は、下層
配線LA1a、上層配線LB1a及びコンタクトCT1
aとから構成されている。第2の配線L2は、3本の下
層配線LA2a,LA2b,LA2c、2本の上層配線
LB2a,LB2b及び4個のコンタクトCT2a,C
T2b,CT2c,CT2dとから構成されている。第
3の配線L3は、下層配線LA3a、上層配線LB3a
及びコンタクトCT3aとから構成されている。第4の
配線L4は、下層配線LA4a、上層配線LB4a及び
コンタクトCT4aとから構成されている。
【0012】自動配線レイアウト装置は、第2の配線L
2を1本の下層配線だけの一直線の配線にしようとする
と、第4の配線L4(下層配線LA4a)とぶつかり障
害となることを判断する。従って、自動配線レイアウト
装置による、図27に示す実パターンのこれ以上の実パ
ターンの圧縮は不可能であった。
【0013】従って、図27の実パターンを更に圧縮し
たい場合には、マニュアルレイアウトしかなく多大な時
間を必要としていた。本発明の目的は、マニュアルレイ
アウトに頼ることなく配線レイアウトの圧縮効率をさら
に向上させることができる配線レイアウトの圧縮方法、
自動配線レイアウト装置、記録媒体、半導体集積回路装
置の製造方法及び半導体集積回路装置を提供するにあ
る。
【0014】
【課題を解決するための手段】請求項1に記載の発明
は、基板面上の第一方向に直線的に形成される第一層配
線と、その第一層配線とは異なる層に形成されるととも
に前記第一方向と直交する第二方向に直線的に形成され
る第二層配線とを備え、相互に離間して不連続な第一層
配線が第二層配線を介して相互に接続された配線レイア
ウトにおいて、前記第一層配線の第一方向の延長上に前
記相互に接続された第一層配線とは別の第一層配線が存
在しているかどうか判断し、存在する場合、前記第二方
向を拡張して第一方向に第一層配線を形成することがで
きる拡張領域を形成し、その拡張領域に前記別の第一層
配線を配置換えるとともに、その配置換え前の別の第一
層配線が存在していた領域を空白領域にし、前記相互に
接続する第二層配線を消去し、相互に離間して不連続な
第一層配線について前記空白領域を通過する1つの第一
層配線に置換するようにした。
【0015】請求項2に記載の発明は、基板面上の第一
方向に直線的に形成される第一層配線と、その第一層配
線とは異なる層に形成されるとともに前記第一方向と直
交する第二方向に直線的に形成される第二層配線とを備
え、前記第一層配線と第二層配線が相互に接続された配
線レイアウトの圧縮方法において、前記第二層配線と接
続されている第一層配線について、前記第二方向の延長
上に空白領域を検索し、検索された前記空白領域のう
ち、前記第一層配線と接続する第二層配線の第二方向の
延長上に前記第一層配線と接続されない別の第二層配線
が存在しない条件に合致する空白領域に、前記第一層配
線を移動させ、その移動前の前記第一層配線と接続され
ていた第二層配線を第二方向に延長させ、その延長させ
た第二層配線と前記移動させた第一層配線との接続関係
を維持させるようにした。
【0016】請求項3に記載の発明は、基板面上の第一
方向に直線的に形成される第一層配線と、その第一層配
線とは異なる層に形成されるとともに前記第一方向と直
交する第二方向に直線的に形成される第二層配線とを備
え、前記第一層配線と第二層配線が相互に接続された配
線レイアウトの圧縮方法において、前記第二層配線と接
続されている第一層配線について、前記第二方向の延長
上に空白領域を検索し、検索された前記空白領域のう
ち、前記第一層配線と接続する第二層配線の第二方向の
延長上又はその延長上より前記空白領域側に前記第一層
配線と接続されない別の第二層配線が存在するとき、前
記第一層配線に接続された第二層配線について一部分が
前記第一方向への移動も可能な条件として前記第二方向
に延長し前記別の第二層配線にて形成される禁止領域を
迂回して前記空白領域に到達する配線ルートを設定し、
前記第一層配線を前記空白領域に移動させるとともに、
前記移動前に第一層配線と接続されていた第二層配線を
前記配線ルートに沿って延長させ、その延長させた第二
層配線と前記移動させた第一層配線を接続関係を維持さ
せるようにした。
【0017】請求項4に記載の発明は、請求項1に記載
の配線レイアウトの圧縮方法を行った後、請求項2及び
請求項3に記載の配線レイアウトの圧縮方法のいずれか
一方の圧縮方法を行うようにした。
【0018】請求項5に記載の発明は、請求項4に記載
の配線レイアウトの圧縮方法において、請求項1に記載
の配線レイアウトの圧縮方法に続いて、請求項2に記載
の配線レイアウトの圧縮方法なった後、請求項3に記載
の配線レイアウトの圧縮方法を行うようにした。
【0019】請求項6に記載の発明は、基板面上の第一
方向に直線的に形成される第一層配線が複数個相互に離
間して形成され、その複数個の第一層配線がそれぞれそ
の第一層配線とは異なる層に形成されるとともに前記第
一方向と直交する第二方向に直線的に形成される第二層
配線を介して相互に接続されてなる配線が複数存在し、
その各配線同士がそれぞれ自身の配線の第一層配線と他
の配線の第一層配線、及び、自身の配線の第二層配線と
他の配線の第二層配線が互いに重ならない配線レイアウ
トの圧縮方法において、各配線毎に、自身の配線の第一
層配線の第一方向の延長上に別の配線に属する第一層配
線が存在しているか判断し、存在する場合には、前記第
二方向を拡張して第一方向に第一層配線を形成すること
ができる拡張領域を形成し、その拡張領域に前記別の配
線の第一層配線を配置換えるとともに、その配置換え前
の別の配線の第一層配線が存在していた領域を空白領域
にする拡張工程と、前記自身の配線の第二層配線を消去
し、相互に離間して不連続な第一層配線を前記空白領域
を通過する1つの第一層配線に置換する置換工程と、前
記空白領域を通過する1つの第一層配線に置換に基づい
て第一層配線が存在しない第一方向にのびる領域が存在
したとき、該領域を消去する圧縮工程とを含む。
【0020】請求項7に記載の発明は、基板面上の第一
方向に直線的に形成される第一層配線が複数個相互に離
間して形成され、その複数個の第一層配線がそれぞれそ
の第一層配線とは異なる層に形成されるとともに前記第
一方向と直交する第二方向に直線的に形成される第二層
配線を介して相互に接続されてなる配線が複数存在し、
その各配線同士がそれぞれ自身の配線の第一層配線と他
の配線の第一層配線、及び、自身の配線の第二層配線と
他の配線の第二層配線が互いに重ならないとともに、各
配線について、自身の配線の第一層配線の第一方向の延
長上に別の配線に属する第一層配線が存在しない配線レ
イアウトの圧縮方法において、各配線毎に、自身の配線
の第二層配線に接続されている第一層配線について、前
記第二方向の延長上にその第一層配線が移動できる空白
領域を検索する空白領域検索工程と、検索された前記空
白領域のうち、前記第一層配線と接続する第二層配線の
第二方向の延長上に前記別の配線に属する第二層配線が
存在しない条件に合致する空白領域に、前記第一層配線
を移動させるとともにその移動前の前記第一層配線と接
続される第二層配線を第二方向に延長させ、その移動さ
せた第一層配線と延長させた第二層配線を接続関係を維
持させる配線入れ替え工程と、前記第一層配線の空白領
域への移動に基づいて移動前の第一層配線が存在してい
た前記第一方向にのびる領域を消去する圧縮工程とを含
む。
【0021】請求項8に記載の発明は、基板面上の第一
方向に直線的に形成される第一層配線が複数個相互に離
間して形成され、その複数個の第一層配線がそれぞれそ
の第一層配線とは異なる層に形成されるとともに前記第
一方向と直交する第二方向に直線的に形成される第二層
配線を介して相互に接続されてなる配線が複数存在し、
その各配線同士がそれぞれ自身の配線の第一層配線と他
の配線の第一層配線、及び、自身の配線の第二層配線と
他の配線の第二層配線が互いに重ならないとともに、各
配線について、自身の配線の第一層配線の第一方向の延
長上に別の配線に属する第一層配線が存在しない配線レ
イアウトの圧縮方法において、各配線毎に、自身の配線
の第二層配線に接続されている第一層配線について、第
二方向の延長上にその第一層配線が移動できる空白領域
を検索する空白領域検索工程と、検索された前記空白領
域のうち、前記第一層配線と接続する第二層配線の第二
方向の延長上又はその延長上より前記空白領域側に前記
別の配線に属する第二層配線が存在するとき、前記第一
層配線に接続された第二層配線について一部分が前記第
一方向への移動も可能な条件として第二方向に延長し前
記別の配線の第二層配線にて形成される禁止領域を迂回
して前記空白領域に到達する配線ルートを設定する配線
ルート設定工程と、前記第一層配線を前記空白領域に移
動させるとともに、前記移動前に第一層配線と接続され
ていた第二層配線を前記配線ルートに沿って延長させ、
その延長させた第二層配線と前記移動させた第一層配線
を接続関係を維持させるようにした配線入れ替え工程
と、前記第一層配線の空白領域への移動に基づいて移動
前の第一層配線が存在していた前記第一方向にのびる領
域を消去する圧縮工程とを含む。
【0022】請求項9に記載の発明は、請求項6に記載
の配線レイアウトの圧縮方法を行った後、請求項7及び
請求項8に記載の配線レイアウトの圧縮方法のいずれか
一方の圧縮方法を行うようにした。
【0023】請求項10に記載の発明は、請求項6に記
載の配線レイアウトの圧縮方法に続いて、請求項7に記
載の配線レイアウトの圧縮方法を行った後、請求項8に
記載の配線レイアウトの圧縮方法を行うようにした。
【0024】請求項11に記載の発明は、基板面上の第
一方向に直線的に形成される第一層配線と、その第一層
配線とは異なる層に形成されるとともに前記第一方向と
直交する第二方向に直線的に形成される第二層配線とを
備え、相互に離間して不連続な第一層配線が第二層配線
を介して相互に接続された配線レイアウトを圧縮する自
動配線レイアウト装置において、前記配線レイアウトの
実パターンデータとグリッドフレームのデータとに基づ
いて前記第一層配線及び第二層配線よりなる実パターン
を前記グリッドフレーム上に表現してなるグリッドデー
タを作成するグリッドデータ演算部と、前記第一層配線
の第一方向の延長上に前記相互に接続された第一層配線
とは別の第一層配線が存在しているかどうか判断し、存
在する場合、第二方向を拡張して第一方向に第一層配線
を形成することができる前記グリッドフレーム上に拡張
領域を形成し、その拡張領域に前記別の第一層配線を配
置換えるとともに、その配置換え前の別の第一層配線が
存在していた領域を空白領域にする拡張演算部と、前記
相互に接続する第二層配線を消去し、相互に離間して不
連続な第一層配線について前記空白領域を通過する1つ
の第一層配線に置換する置換演算部とを備えた。
【0025】請求項12に記載の発明は、基板面上の第
一方向に直線的に形成される第一層配線と、その第一層
配線とは異なる層に形成されるとともに前記第一方向と
直交する第二方向に直線的に形成される第二層配線とを
備え、前記第一層配線と第二層配線が相互に接続された
配線レイアウトを圧縮する自動配線レイアウト装置にお
いて、前記配線レイアウトの実パターンデータとグリッ
ドフレームのデータとに基づいて前記第一層配線及び第
二層配線よりなる実パターンを前記グリッドフレーム上
に表現してなるグリッドデータを作成するグリッドデー
タ演算部と、前記第二層配線と接続されている第一層配
線について、前記第二方向の延長上に何も形成されてい
ない前記グリッドフレーム上の空白領域を検索する空白
領域検索演算部と、検索された前記空白領域のうち、前
記第一層配線と接続する第二層配線の第二方向の延長上
に前記第一層配線と接続されない別の第二層配線が存在
しない条件に合致する空白領域に、前記第一層配線を移
動させるとともに、前記移動前の第一層配線と接続され
ていた第二層配線を第二方向に延長させ、その延長させ
た第二層配線と前記移動させた第一層配線との接続関係
を維持させる配線入れ替え演算部とを備えた。
【0026】請求項13に記載の発明は、基板面上の第
一方向に直線的に形成される第一層配線と、その第一層
配線とは異なる層に形成されるとともに前記第一方向と
直交する第二方向に直線的に形成される第二層配線とを
備え、前記第一層配線と第二層配線が相互に接続された
配線レイアウトを圧縮する自動配線レイアウト装置にお
いて、前記配線レイアウトの実パターンデータとグリッ
ドフレームのデータとに基づいて前記第一層配線及び第
二層配線よりなる実パターンを前記グリッドフレーム上
に表現してなるグリッドデータを作成するグリッドデー
タ演算部と、前記第二層配線と接続されている第一層配
線について、第二方向の延長上に何も形成されていない
前記グリッドフレーム上の空白領域を検索する空白領域
検索演算部と、検索された前記空白領域のうち、前記第
一層配線と接続する第二層配線の第二方向の延長上又は
延長上より前記空白領域側に前記第一層配線と接続され
ない別の第二層配線が存在するとき、前記第一層配線に
接続された第二層配線について一部分が前記第一方向へ
の移動も可能な条件として第二方向に延長し前記別の第
二層配線にて形成される禁止領域を迂回して前記空白領
域に到達する配線ルートを前記グリッドフレーム上に設
定するルート演算部と、前記第一層配線を前記空白領域
に移動させるとともに、前記移動前に第一層配線と接続
されていた第二層配線を前記配線ルートに沿って延長さ
せ、その延長させた第二層配線と前記移動させた第一層
配線を接続関係を維持させる配線入れ替え演算部とを備
えた。
【0027】請求項14に記載の発明は、請求項11、
請求項12及び請求項13に記載の自動配線レイアウト
装置の各演算部を備えた自動配線レイアウト装置であ
る。請求項15に記載の発明は、請求項1乃至10のい
ずれか1に記載のレイアウト圧縮方法の各工程に基づい
て配線レイアウトを圧縮したデータを作成するためのプ
ログラムを記録した記録媒体である。
【0028】請求項16に記載の発明は、半導体集積回
路装置の製造方法であって、請求項1乃至10のいずれ
か1に記載の各工程に基づいて配線レイアウトを圧縮す
るレイアウト圧縮処理工程と、前記レイアウト圧縮処理
工程にて圧縮したデータに基づいて各層配線のための露
光データを作成する露光データ作成工程と、前記露光デ
ータ作成工程にて生成した露光データに基づいてレチク
ルを製造するレチクル製造工程と、前記レチクル製造工
程にて製造したレチクルを用いて素子が形成された半導
体基板上に配線を行う配線工程とからなる。
【0029】請求項17に記載の発明は、請求項16に
記載の半導体集積回路装置の製造方法にて製造された半
導体集積回路装置である。 (作用)請求項1及び6の発明によれば、第一層配線の
第一方向の延長上に前記相互に接続された第一層配線と
は別の第一層配線が存在しているとき、前記第二方向を
拡張して拡張領域を形成し、その拡張領域に前記別の第
一層配線を配置換えるため、第一層配線の第一方向の延
長上になにも障害となる別の第一層配線がなくなる。そ
の結果、第一層配線を相互に接続する第二層配線を消去
し、1つの第一層配線に置換することができる。
【0030】請求項2及び7の発明によれば、第二層配
線と接続されている第一層配線について、前記第二方向
の延長上に存在する空白領域であって、前記第一層配線
と接続する第二層配線の第二方向の延長上に前記第一層
配線と接続されない別の第二層配線が存在しない条件に
合致する空白領域が存在するとき、その空白領域に前記
第一層配線を移動させることができる。又、その移動前
の前記第一層配線と接続されていた第二層配線を第二方
向に延長させ、その延長させた第二層配線と前記移動さ
せた第一層配線との接続関係を維持させることができ
る。
【0031】請求項3及び8の発明によれば、第二層配
線と接続されている第一層配線について、前記第二方向
の延長上に空白領域が存在するとともに、前記第一層配
線と接続する第二層配線の第二方向の延長上又はその延
長上より前記空白領域側に前記第一層配線と接続されな
い別の第二層配線が存在する空白領域が存在するとき、
前記第一層配線に接続された第二層配線について一部分
が前記第一方向への形成できるようにして前記別の第二
層配線にて形成される禁止領域を迂回して前記空白領域
に到達する配線ルートを設定する。
【0032】そして、前記第一層配線を前記空白領域に
移動させるとともに、前記移動前に第一層配線と接続さ
れていた第二層配線を前記配線ルートに沿って延長させ
ることにより、その延長させた第二層配線と前記移動さ
せた第一層配線を接続関係を維持させることができる。
【0033】請求項4、5、9及び10の発明によれ
ば、第一層配線の第一方向の延長上に前記相互に接続さ
れた第一層配線とは別の第一層配線が存在していると
き、その別の第一層配線を配置換えするとともに、第一
層配線を相互に接続する第二層配線を消去し、前記第一
層配線を1つの第一層配線に置換する。続いて、前記第
二層配線と接続されている第一層配線について、前記第
二方向の延長上に存在する空白領域があるとき、その空
白領域に前記第一層配線を移動させることができる。そ
して、その移動前の前記第一層配線と接続されていた第
二層配線を延長させることにより、その延長させた第二
層配線と前記移動させた第一層配線との接続関係を維持
させることができる。
【0034】請求項11の発明によれば、グリッドデー
タ演算部は配線レイアウトの実パターンデータとグリッ
ドフレームのデータとに基づいて前記第一層配線及び第
二層配線よりなる実パターンを前記グリッドフレーム上
に表現してなるグリッドデータを作成する。拡張演算部
は、前記第一層配線の第一方向の延長上に前記相互に接
続された第一層配線とは別の第一層配線が存在している
かどうか判断し、存在する場合、第二方向を拡張して第
一方向に第一層配線を形成することができる前記グリッ
ドフレーム上に拡張領域を形成し、その拡張領域に前記
別の第一層配線を配置換えるとともに、その配置換え前
の別の第一層配線が存在していた領域を空白領域にす
る。そして、置換演算部は、前記相互に接続する第二層
配線を消去し、相互に離間して不連続な第一層配線につ
いて前記空白領域を通過する1つの第一層配線に置換す
る。
【0035】請求項12の発明によれば、グリッドデー
タ演算部は前記配線レイアウトの実パターンデータとグ
リッドフレームのデータとに基づいて前記第一層配線及
び第二層配線よりなる実パターンを前記グリッドフレー
ム上に表現してなるグリッドデータを作成する。空白領
域演算部は、前記第二層配線と接続されている第一層配
線について、前記第二方向の延長上に何も形成されてい
ない前記グリッドフレーム上の空白領域を検索する。配
線入れ替え演算部は、検索された前記空白領域のうち、
前記第一層配線と接続する第二層配線の第二方向の延長
上に前記第一層配線と接続されない別の第二層配線が存
在しない条件に合致する空白領域に、前記第一層配線を
移動させるとともに、前記移動前の第一層配線と接続さ
れていた第二層配線を第二方向に延長させ、その延長さ
せた第二層配線と前記移動させた第一層配線との接続関
係を維持させる。
【0036】請求項13の発明によれば、グリッドデー
タ演算部は前記配線レイアウトの実パターンデータとグ
リッドフレームのデータとに基づいて前記第一層配線及
び第二層配線よりなる実パターンを前記グリッドフレー
ム上に表現してなるグリッドデータを作成する。空白領
域検索演算部は、前記第二層配線と接続されている第一
層配線について、第二方向の延長上に何も形成されてい
ない前記グリッドフレーム上の空白領域を検索する。ル
ート演算部は、検索された前記空白領域のうち前記第一
層配線と接続する第二層配線の第二方向の延長上又その
延長上より前記空白領域側に前記第一層配線と接続され
ない別の第二層配線が存在するとき、前記第一層配線に
接続された第二層配線について一部分が前記第一方向へ
の移動も可能な条件として第二方向に延長し前記別の第
二層配線にて形成される禁止領域を迂回して前記空白領
域に到達する配線ルートを前記グリッドフレーム上に設
定する。配線入れ替え演算部は、前記第一層配線を前記
空白領域に移動させるとともに、前記移動前に第一層配
線と接続されていた第二層配線を前記配線ルートに沿っ
て延長させ、その延長させた第二層配線と前記移動させ
た第一層配線を接続関係を維持させる。
【0037】請求項14の発明によれば、請求項11、
請求項12及び請求項13に記載の自動配線レイアウト
装置が行う動作を全て行うことができる。請求項15の
発明によれば、請求項1乃至10のいずれか1に記載の
レイアウト圧縮方法の各工程に基づいて配線レイアウト
を圧縮したデータを作成するためのプログラムが記録さ
れた記録媒体が提供される。その結果、マニュアルレイ
アウトにたよることなく配線レイアウトの圧縮効率を向
上させることができるプログラムを記録した記録媒体を
提供することができる。
【0038】請求項16の発明によれば、レイアウト圧
縮処理工程にて作成されたデータに基づいて露光データ
が作成され、その露光データに基づいてレチクルがつく
られる。そして、このレチクルを使って素子を形成した
半導体基板上に配線を行う。その結果、高密度かつ小型
化が図れた半導体集積回路装置を提供することができ
る。
【0039】請求項17の発明によれば、高密度かつ小
型化が図れた半導体集積回路装置を提供することができ
る。
【0040】
【発明の実施の形態】図1は本発明を具体化した半導体
基板上に形成される信号線の配線レイアウトを圧縮する
自動配線レイアウト装置の構成を説明するためのブロッ
ク図である。自動配線レイアウト装置1は入出力装置
2、演算装置3及び記憶装置4を備えている。
【0041】入出力装置2は、入力データを演算装置3
に出力する。入力データは、例えば図7に示すように圧
縮したい配線レイアウトの実パターン6のパターンデー
タであって、それぞれ第一層配線としての下層配線、第
二層配線としての上層配線及びコンタクトとで構成され
る各配線の配置レイアウトのデータである。下層配線は
半導体基板上において上層配線より下側に形成される。
上層配線は、下層配線より上側であって下層配線を覆う
絶縁層の上面に形成される。そして、上層配線と下層配
線との接続は前記絶縁層を貫通するコンタクトにより接
続される。又、原則とて下層配線の形成方向と上層配線
の形成方向は互いに直交する方向に形成される。
【0042】因みに、図7に示す実パターン6は、9本
の配線L1〜L9からなる配置レイアウトである。第1
の配線L1は下層配線LA1a、上層配線LB1a、及
び、コンタクトCT1aとからなり、第2の配線L2は
2本の下層配線LA2a,LA2b、上層配線LB2
a、及び、2個のコンタクトCT2a,CT2bとから
なる。又、第3の配線L3は下層配線LA3aからな
り、第4の配線L4は下層配線LA4aからなる。
【0043】第5の配線L5は3本の下層配線LA5
a,LA5b,LA5c、2本の上層配線LB5a,L
B5b、及び、4個のコンタクトCT5a,CT5b,
CT5c,CT5dとからなり、第6の配線L6は3本
の下層配線LA6a,LA6b,LA6c、2本の上層
配線LB6a,LB6b、及び、4個のコンタクトCT
6a,CT6b,CT6c,CT6dとからなる。又、
第7の配線L7は下層配線LA7a、2本の上層配線L
B7a,LB7b、及び、2個のコンタクトCT7a,
CT7bとからなり、第8の配線L8は上層配線LB8
aからなる。さらに、第9の配線L9は下層配線LA9
a、上層配線LB9a、及び、コンタクトCT9aとか
らなる。
【0044】又、入出力装置2は、予め用意された入力
カード7に記録された設計基準のための各データを演算
装置3に出力する。図2は予め用意された入力カード7
の内容を説明するための概念図である。入力カード7は
設計基準が記録されたカードであって、下層配線(L
A)を形成するためのレイヤ、上層配線(LB)を形成
するためのレイヤ及びコンタクトを形成するためのビア
(Via)のレイヤを示す配線レイヤデータ7aと、下
層配線(LA)の線幅及び上層配線(LB)の線幅を指
定する線幅データ7bと、下層配線(LA)同士のギャ
ップ及び上層配線(LB)同士のギャップを指定するギ
ャップデータ7c等が記録されている。
【0045】因みに、図2の入力カード7において、下
層配線(LA)及び上層配線(LB)の線幅はともに2
ミクロンなる線幅データ7bが記録されている。又、下
層配線(LA)同士のギャップ及び上層配線(LB)同
士のギャップはともに3ミクロンなるギャップデータ7
cが記録されている。尚、説明の便宜上、この各データ
7a〜7cを総称して設計基準データという。
【0046】又、入力カード7には、演算装置3がレイ
アウト圧縮処理のために行う新たな上層配線(LB)を
形成する際の他の上層配線に対してぶつからずかつ悪影
響を与えないために禁止領域を設定するための禁止領域
データ等の各種のデータも合わせて記録されている。
【0047】入出力装置2は該入力カード7に記録され
た配線レイヤデータ7a、線幅データ7b、ギャップデ
ータ7c等からなる設計基準データを読み出し演算装置
3に出力する。
【0048】演算装置3は入力カード7に記録された設
計基準データに基づいて不均一グリッドのグリッドパタ
ーンを作成する。図3はその不均一グリッドのフレーム
8を示す。フレーム8は升目状に形成され、1個の升目
をそれぞれドット8aという。そして、図3において、
第一方向としての横方向に一列に並ぶドット8a群には
2種類の領域a、cと、第二方向としての縦方向に一列
に並ぶドット8a群には2種類の領域b,dが定義され
ている。
【0049】横方向に並ぶドット8a群の領域a(第1
領域という)は下層配線を形成することができる領域を
示す。そして、第1領域aの幅は下層配線の線幅データ
7bにて決定されている。従って、図2に示す前記入力
カード7においては第1領域aの幅(下層配線(LA)
の線幅)は2ミクロンとなる。
【0050】横方向に並ぶドット8a群の領域c(第3
領域という)は隣合う下層配線同士のギャップを決める
領域を示す。そして、第3領域cの幅は下層配線(L
A)のギャップデータ7cにて決定されている。従っ
て、図2に示す前記入力カード7においては第3領域c
の幅(下層配線(LA)同士のギャップ)は3ミクロン
となる。
【0051】縦方向に並ぶドット8a群の領域b(第2
領域という)は上層配線を形成することができる領域を
示す。そして、第2領域bの幅は上層配線の線幅データ
7bにて決定されている。従って、図2に示す前記入力
カード7においては第2領域bの幅(上層配線(LB)
の線幅)は2ミクロンとなる。
【0052】縦方向に並ぶドッド8a群の領域d(第4
領域という)は隣合う上層配線LB同士のギャップを決
める領域を示す。そして、第4領域dの幅は上層配線L
Bのギャップデータ7cにて決定されている。従って、
図2に示す前記入力カード7においては第4領域dの幅
(上層配線LB同士のギャップ)は3ミクロンとなる。
【0053】又、演算装置3は、その作成した不均一グ
リッドのフレーム8と前記実パターンデータとでグリッ
ドデータを作成する。グリッドデータは、不均一グリッ
ドのグリッドフレーム8上に実パターンを表現するよう
にしたデータである。
【0054】詳述すると、例えば、図4に示す、下層配
線LAx1、2本の上層配線LBx1,LBx2及び2
個のコンタクトCTx1,CTx2とで形成される配線
Lxの実パターン6を不均一グリッドのフレーム8上で
表現すると、図5に示すグリッドパターンにて表現され
る。つまり、下層配線LAx1は、第1領域a上に形成
され、2本の上層配線LBx1,LBx2は、それぞれ
対応する第2領域b上に形成される。又、下層配線LA
x1と2本の上層配線LBx1,LBx2とをそれぞれ
接続するビアホール、即ちコンタクトCTx1,CTx
2は、対応する第1領域aと第2領域bとが重なるドッ
ト8aに形成される。そして、演算装置3は、図5に示
すグリッドパターンで表現されるグリッドデータを記憶
装置4のグリッドデータ格納部4aに記憶する。
【0055】又、演算装置3は、図5に示すグリッドパ
ターンで表現されるグリッドデータについてそのグリッ
ドフレーム8の中に下層配線、上層配線、及びコンタク
トが形成されていない空白のドット8a(特に、これを
空白ドットという)を求め、その空白ドットが何処に存
在するか示す空白領域情報を記憶装置4の空白領域情報
データ格納部4bに記憶する。
【0056】次に、演算装置3が前記記憶装置4に格納
したグリッドデータに基づいて行う圧縮前の配線レイア
ウトの圧縮処理について図6に示す演算装置3の処理動
作を示すフローチャートに従って説明する。圧縮処理に
は大きく分けて第1〜第3のレイアウト圧縮処理があ
る。この各圧縮処理動作は、演算装置3内の記録媒体と
しての記憶部3aに記憶されている第1〜第2のレイア
ウト圧縮処理のための制御プログラムに従って行う。ま
ず、第1のレイアウト圧縮処理について説明する。
【0057】[A]第1のレイアウト圧縮処理.尚、説
明の便宜上、図7に示す実パターン6、即ち、9本の配
線L1〜L9からなる配線レイアウトを圧縮する場合に
ついて説明する。又、圧縮処理は、ステップ1において
実パターン6のデータと不均一グリッドのデータに基づ
いて作成したグリッドデータとに基づいて行うが、説明
の便宜上、第1のレイアウト圧縮処理の各処理につい
て、図7〜図10に示す実パターン6に従って説明す
る。
【0058】[A−1]グリッド拡張処理.図7に示す
9本の配線L1〜L9の配置パターンについて、まず演
算装置3はステップ2の縦方向へのグリッド拡張処理を
実行する。この拡張処理は、上方から下方に向かって各
配線L1〜L9間の下層配線のぶつかりを判断しながら
行われる。ぶつかり判断を行う下層配線の順番は、本実
施形態では図7において最も左側にある下層配線から行
われ、同じ位置から右方に延びる下層配線は上側にある
下層配線が優先となるようにしている。
【0059】従って、図7に示す配線では、下層配線L
A1a→下層配線LA2a→下層配線LA3a→下層配
線LA4a→下層配線LA5a→下層配線LA6a→下
層配線LA5b→下層配線LA6b→下層配線LA7a
→下層配線LA9a→下層配線LA6c→下層配線LA
2b→下層配線LA5cの順番となる。
【0060】まず、演算装置3は第1の配線L1の下層
配線LA1aについて判断を行う。この時、下層配線L
A1aの延長線上にぶつかる他の配線の下層配線がない
ので、演算装置3は第2の配線L2の下層配線LA2a
について同様なぶつかり判断を行う。
【0061】第2の配線L2の下層配線LA2aの延長
線上には第5の配線L5(下層配線LA5c)が配置さ
れている。演算装置3は、第5の配線L5の下層配線L
A5cが第2の配線L2の下層配線LA2aの延長線上
に位置しないようにその下層配線LA5cを下方に移動
させる処理を行う。この下層配線LA5cを下方への移
動させる処理は、下層配線LA2aと下層配線LA3a
の間に新たな拡張領域を形成することによって行われ
る。この拡張幅は、新たな下層配線が形成される幅に拡
張する。
【0062】つまり、演算装置3はグリッドパターンに
何も形成されていない空白ドット8aからなる新たな第
1領域aを形成する。この時、この新たな第1領域aの
両側は第3領域cが形成されることから、新たな第1領
域aが形成されると、新たな第3領域cが1つ増加する
ことになる。この新たな第1及び第3領域a,cの増加
に基づいて、演算装置3は新たな第1領域aより下側の
配線は下方に平行移動することになる。
【0063】続いて、演算装置3はこの新たに形成した
第1領域aに第5の配線L5の下層配線LA5cを配置
換えさせる。従って、新たに形成された第1領域aに配
置換えされた第5の配線L5の下層配線LA5cは、第
2の配線L2の下層配線LA2aの延長線上に位置しな
いことになる。
【0064】次に、演算装置3は第3の配線L3の下層
配線LA3aについて判断を行いその延長線上にぶつか
る他の配線の下層配線がないので、第4の配線L4の下
層配線LA4aについて同様なぶつかり判断を行う。こ
の場合、下層配線LA4aの延長線上にぶつかる他の配
線の下層配線がないので、第5の配線L5の下層配線L
A5aについて同様なぶつかり判断を行う。
【0065】第5の配線L5の下層配線LA5aはその
延長線上に第6の配線L6(下層配線LA6b)及び第
2の配線(下層配線LA2b)が配置されている。演算
装置3は、下層配線LA6b及び下層配線LA2bが下
層配線LA5aの延長線上に位置しないように下層配線
LA6b及び下層配線LA2bを下方に移動させる処理
を行う。この下層配線LA6b及び下層配線LA2bを
下方への移動させる処理は、第5の配線L5の下層配線
LA5aと第6の配線L6の下層配線LA6aとの間を
拡張させることによって行われる。この拡張幅は、前記
と同様に新たな下層配線が形成される幅に拡張する。従
って、前記と同様に、演算装置3はグリッドパターン上
に新たな第1領域aと第3領域cを形成する。この新た
な第1及び第3領域a,cの増加に基づいて、演算装置
3は新たな第1領域aより下側の配線を下方に平行移動
させる。
【0066】続いて、演算装置3はこの新たに形成した
第1領域aに第6の配線L6の下層配線LA6b及び第
2の配線L2の下層配線LA2bを配置換えさせる。従
って、新たに形成された第1領域aに配置換えされた第
6の配線L6の下層配線LA6b及び第2の配線L2の
下層配線LA2bは、第5の配線L5の下層配線LA5
aの延長線上に位置しないことになる。
【0067】続いて、演算装置3は第6の配線L6の下
層配線LA6aについて判断を行う。この時、この下層
配線LA6aの延長線上に第7の配線L7の下層配線L
A7a及び第6の配線L6の下層配線LA6cが配置さ
れている。演算装置3は、下層配線LA7a及び下層配
線LA6cが下層配線LA6aの延長線上に位置しない
ように下層配線LA7a及び下層配線LA6cを下方に
移動させる処理を行う。この下層配線LA7a及び下層
配線LA6cを下方への移動させる処理は、第6の配線
L6の下層配線LA6aと第5の配線L5の下層配線L
A5bとの間を拡張させることによって行われる。従っ
て、前記と同様に、演算装置3はグリッドパターン上に
新たな第1領域aと第3領域cを形成する。この新たな
第1及び第3領域a,bの増加に基づいて、演算装置3
は新たな第1領域aより下側の配線を下方に平行移動さ
せる。
【0068】演算装置3はこの新たに形成した第1領域
aに第7の配線L7の下層配線LA7a及び第6の配線
L6の下層配線LA6cを配置換えさせる。従って、新
たに形成された第1領域aに配置換えされた第7の配線
L7の下層配線LA7aは、第6の配線L6の下層配線
LA6aの延長線上に位置しないことになる。
【0069】次に、演算装置3は第5の配線L5の下層
配線LA5bについて判断を行う。この時、下層配線L
A5bの延長線上にぶつかる他の配線の下層配線がない
ので、演算装置3は第6の配線L6の下層配線LA6b
について同様なぶつかり判断を行う。
【0070】この時、この下層配線LA6bの延長線上
に第2の配線L2の下層配線LA2bが配置されてい
る。演算装置3は、下層配線LA2bが下層配線LA6
bの延長線上に位置しないように下層配線LA2bを下
方に移動させる処理を行う。この下層配線LA2bを下
方への移動させる処理は、第6の配線L6の下層配線L
A6bと下層配線LA6aとの間を拡張させることによ
って行われる。従って、前記と同様に、演算装置3はグ
リッドパターン上に新たな第1領域aと第3領域cを形
成する。この新たな第1及び第3領域a,cの増加に基
づいて、演算装置3は新たな第1領域aより下側の配線
を下方に平行移動させる。
【0071】演算装置3はこの新たに形成した第1領域
aに第2の配線L2の下層配線LA2bを配置換えさせ
る。従って、新たに形成された第1領域aに配置換えさ
れた第2の配線L2の下層配線LA2bは、第6の配線
L6の下層配線LA6bの延長線上に位置しないことに
なる。
【0072】次に、演算装置3は第7の配線L7の下層
配線LA7aについて判断を行う。この時、この下層配
線LA7aの延長線上に第6の配線L6の下層配線LA
6cが配置されている。演算装置3は、下層配線LA6
cが下層配線LA7aの延長線上に位置しないように下
層配線LA6cを下方に移動させる処理を行う。この下
層配線LA6cを下方への移動させる処理は、第7の配
線L7の下層配線LA7aと第5の配線L5の下層配線
LA5bの間を拡張させることによって行われる。従っ
て、前記と同様に、演算装置3はグリッドパターン上に
新たな第1領域aと第3領域cを形成する。この新たな
第1及び第3領域a,cの増加に基づいて、演算装置3
は新たな第1領域aより下側の配線を下方に平行移動さ
せる。
【0073】演算装置3はこの新たに形成した第1領域
aに第2の配線L2の下層配線LA6cを配置換えさせ
る。従って、新たに形成された第1領域aに配置換えさ
れた第6の配線L6の下層配線LA6cは、第7の配線
L7の下層配線LA7aの延長線上に位置しないことに
なる。
【0074】次に、演算装置3は第9の配線L9の下層
配線LA9aについて判断を行いその延長線上にぶつか
る他の配線の下層配線がないので、第6の配線L6の下
層配線LA6cについて同様なぶつかり判断を行う。こ
の場合、下層配線LA6cの延長線上にぶつかる他の配
線の下層配線がないので、第2の配線L2の下層配線L
A2bについて同様なぶつかり判断を行う。この場合、
下層配線LA2bの延長線上にぶつかる他の配線の下層
配線がないので、最後の第5の配線L5の下層配線LA
5cについて同様なぶつかり判断を行う。この場合、演
算装置3は下層配線LA5cの延長線上にぶつかる他の
配線の下層配線がないので、拡張処理を完了する。図8
は、拡張処理後の配線レイアウトの実パターン6を示
す。
【0075】従って、拡張処理後のグリッドパターン
は、5個の第1領域aと5個の第3領域cが増加したグ
リッドパターンとなる。拡張処理が完了すると、演算装
置3はステップ3に移り配線の置換処理を行う。
【0076】[A−2]置換処理.この置換処理は、各
配線L1〜L9おいて複数の下層配線を1本の下層配線
にまとめる処理である。この処理の順番は、配線L1〜
L9の順番で行う。
【0077】まず、演算装置3は第1の配線L1につい
て行う。第1の配線L1は下層配線LA1aを有しその
1つだけなので、演算装置3は下層配線LA1aを左端
まで延長させない。従って、第1の配線L1はそのまま
配置となる。
【0078】次に、演算装置3は第2の配線L2につい
て行う。第2の配線L2は2本の下層配線LA2a,L
A2bを有しその左側の下層配線LA2bが左端まで延
びているので、演算装置3は下層配線LA1aを左端ま
で延長させた1本の新たな下層配線LA2xを形成す
る。そして、下層配線LA2b,上層配線LB2a及び
2個のコンタクトCT2a,CT2bを消去する。従っ
て、第2の配線L2は、1本の下層配線LA2xで形成
される配線に置換される。
【0079】第2の配線L2の処理が完了すると、演算
装置3は第3の配線L3について行う。第3の配線L3
は一直線の下層配線LA3aだけで構成されているの
で、演算装置3は、第3の配線L3についてそのままの
配置にする。次に、演算装置3は第4の配線L4につい
て行う。第4の配線L4は、一直線の下層配線LA4a
だけで構成されているので、演算装置3は、第3の配線
L3と同様に第4の配線L4についてそのままの配置に
する。
【0080】次に、演算装置3は第5の配線L5につい
て行う。第5の配線L5は3本の下層配線LA5a〜L
A5cを有しその左側の下層配線LA5cが左端まで延
びているので、演算装置3は下層配線LA5aを左端ま
で延長させた1本の新たな下層配線LA5xを形成す
る。そして、下層配線LA5b,LA5c,上層配線L
B5b及び3個のコンタクトCT5b〜CT5dを消去
する。又、上層配線LB5aについて、コンタクトCT
5aより下側に延びた部分を消去する。従って、第5の
配線L5は、下層配線LA2x、上層配線LB5a及び
コンタクトCT5aで形成される配線に置換される。
【0081】続いて、演算装置3は第6の配線L6につ
いて行う。第6の配線L6は3本の下層配線LA6a〜
LA6cを有しその左側の下層配線LA6cが左端まで
延びているので、演算装置3は下層配線LA6aを左端
まで延長させた1本の新たな下層配線LA6xを形成す
る。そして、下層配線LA6b,LA6c,上層配線L
B6a,LB6b及び4個のコンタクトCT6a〜CT
6dを消去する。従って、第6の配線L6は、1本の下
層配線LA6xで形成される配線に置換される。
【0082】第6の配線L6の処理が完了すると、演算
装置3は第7の配線L7について行う。第7の配線L7
は1本の下層配線LA7aを備えているだけなので、演
算装置3は、第7の配線L7についてそのままの配置に
する。次に、演算装置3は第8の配線L8について行
う。第8の配線L8は、下層配線を備えていないので、
演算装置3は、第8の配線L8についてそのままの配置
にする。最後に、演算装置3は第9の配線L9について
行う。第9の配線L9は1つの下層配線LA9aを備え
ているだけなので、演算装置3は、第9の配線L9につ
いてそのままの配置にする。第9の配線L9についての
置換処理が終了すると、演算装置3は全配線L1〜L9
の置換処理を完了する。図9は、置換処理後の実パター
ン6を示す。
【0083】従って、置換処理後の配線グリッドパター
ンにおいて、第2の配線L2の下層配線LA2xと第3
の配線L3の下層配線LA3aとの間に、下層配線が形
成されていない1つの第1領域aが存在することにな
る。又、第5の配線L5の下層配線LA5xと第6の配
線L6の下層配線LA6xとの間に、下層配線が形成さ
れていない2つの第1領域aが存在することになる。さ
らに、第7の配線L7の下層配線LA7aと第9の配線
L9の下層配線LA9aとの間に、下層配線が形成され
ていない2つの第1領域aが存在することになる。
【0084】従って、置換処理後の配線グリッドパター
ンにおいて、下層配線が形成されていない第1領域aは
5個存在する。次に、演算装置3はステップ4に移り、
この下層配線が形成されていない、即ち全てが何も形成
されていない空白ドット8aよりなる5個の第1領域a
を消去するための圧縮処理を行う。
【0085】[A−3]圧縮処理.演算装置3は、置換
処理後のグリッドパターンに基づいて圧縮処理を行う。
演算装置3は、下層配線が形成されていない5個の第1
領域aの消去を行う。この5個の消去に伴い、演算装置
3は消去前の第1領域aの上下両側に存在する第3領域
cの一方を残し他方を消去する。従って、5個の第3領
域cが消去される。図10は、圧縮処理後の配線レイア
ウトを示す実パターン6を示す。
【0086】従って、第1のレイアウト圧縮処理を行う
ことによって、圧縮処理後の実パターン6は図7に示す
圧縮前の実パターン6と同じサイズに縮小される。しか
も、処理前に比べて、第2、第5及び第6の配線L2,
L5,L6は、構成する下層配線、上層配線及びコンタ
クトの少なくとも1つ以上削減された構成となる。従っ
て、圧縮処理後の実パターン6のグリッドデータ量は、
図7に示す圧縮前の実パターン6のグリッドデータのデ
ータ量より少なくなる。
【0087】又、第2、第5及び第6の配線L2,L
5,L6は、構成する下層配線、上層配線及びコンタク
トの少なくとも1つ以上削減されるため、配線長が短く
なるとともに配線容量が小さくなる。
【0088】さらに、図10に示す圧縮処理後の実パタ
ーン6から明らかなように、図7の圧縮前の実パターン
6で示されている第2,第5及び第6の配線L2,L
5,L6の上層配線LB2a,LB5b,LB6bが消
去されている。配線グリットパターンにおいて、これら
上層配線LB2a,LB5b,LB6bを形成させるた
めに割り当てられていた3個の第2領域bには上層配線
が形成されていないことになる。演算装置3は、この3
個の第2領域bを消去することができる。この3個の第
2領域bの消去に伴い、演算装置3は消去前の第2領域
bの左右両側に存在する第4領域dの一方を残し他方を
消去する。この場合、3個の第4領域dが消去されるこ
とになる。
【0089】従って、圧縮前の実パターン6のサイズに
比べて左右方向のサイズが消去した第2領域b及び第4
領域dの数分だけ縮小することができる。その結果、実
パターン6の横方向が縮小されることにより、他の配線
のためのレイアウト設計又はモジュールの設計等の自由
度がその分だけ向上する。しかも、第2〜第6及び第9
の配線L2〜L6,L9の各下層配線LA2x,LA3
a,LA4a,LA5x,LA6x,LA9aの配線長
はさらに短くすることができる。又、グリッドデータ量
はさらに少なくなる。
【0090】演算装置3は、圧縮処理後のグリッドパタ
ーンを記憶装置4に記憶するとともに、そのグリッドデ
ータに基づく実パターンデータを出力データとして入出
力装置2に出力する。そして、第1のレイアウト圧縮処
理は終了する。
【0091】[B]第2のレイアウト圧縮処理.次に、
演算装置3による第2のレイアウト圧縮処理の動作につ
いて説明する。尚、説明の便宜上、図13に示すグリッ
ドパターンの配線レイアウトを圧縮する場合について説
明する。尚、このグリッドパターンのデータは、ステッ
プ5において実パターン6のデータと入力カード7から
得られた不均一グリッドのデータに基づいて作成されて
いる。
【0092】図13に示すグリッドパターン上には、4
個の第11〜第14の配線L11〜L14が配置されて
いる。第11の配線L11は下層配線LA11、上層配
線LB11及びコンタクトCT11とからなる。第12
の配線L12は下層配線LA12からなる。第13の配
線L13は下層配線LA13、上層配線LB13及びコ
ンタクトCT13とからなる。第14の配線L14は下
層配線LA14、上層配線LB14及びコンタクトCT
14とからなる。
【0093】[B−1]空白領域検索処理.この空白領
域検索処理は、下層配線が他の第1領域aに置換するこ
とができる領域(空白領域)があるかどうかを探す処理
であって、ステップ6において、この処理を実行する。
演算装置3は本実施形態では図13において最も上方に
ある下層配線から行われる。
【0094】まず、演算装置3は第11の配線L11の
下層配線LA11の置換のための空白領域の検索を行
う。演算装置3は、下層配線LA11が形成されている
第1領域aを除く他の第1領域aであって、下層配線L
A11がそのまま上又は下方移動してその下層配線LA
11の全長が完全に形成することができる第1領域a
(空白領域)があるかどうか記憶装置4の空白領域情報
データ格納部4bに格納された空白領域情報に基づいて
検索する。
【0095】このとき、第1領域a(空白領域)が存在
する場合、その第1領域aに下層配線LA11を置換し
たとき、その置換に伴って上層配線LB11が延びるこ
とになる。演算装置3は、上層配線LB11が延びるこ
とにより他の配線の上層配線とぶつかるかどうか判断す
る。そして、ぶつかる場合には、次の配線の下層配線に
ついて同様な処理を行う。反対にぶつからない場合には
その領域を空白領域とする。この場合、第13の配線L
13の下層配線LA13が形成されている第1領域aに
空白領域(図13に「○」印で示すドット)が存在す
る。空白領域を検索すると、演算装置3はステップ7に
移り、配線入れ替え処理を行う。
【0096】[B−2]配線入れ替え処理.演算装置3
は、空白領域に下層配線LA11を移動させる。図14
のグリッドパターンは下層配線LA11を空白領域に移
動させた状態を示す。従って、第11の配線L11は下
層配線LA11の空白領域への移動にともない下方に延
びるとともにコンタクトCT11も移動する。さらに、
移動前の下層配線LA11が形成されいた第1領域aに
は下層配線が存在しなくなり新たな空白領域となる。こ
のように、下層配線LA11の入れ替え処理が終了する
と、演算装置3はステップ4に移り、圧縮処理を行う。
【0097】[B−3]圧縮処理.演算装置3は、下層
配線LA11の入れ替え処理が終了すると、圧縮処理を
行う。圧縮処理は、置換前の下層配線LA11が形成さ
れていた第1領域aには下層配線が存在しているかどう
か判断する。この場合、存在しないので、演算装置3
は、下層配線が形成されていない第1領域aの消去を行
う。この消去に伴い、演算装置3は消去する第1領域a
の上下両側に存在する第3領域cの一方を残し他方を消
去する。従って、1個の第3領域cが消去される。
【0098】その結果、圧縮処理後は、図13に示すグ
リッドパターンと比べて第1領域a及び第3領域cが消
去された分だけ縮小される。その結果、実パターンの縦
方向が縮小されることにより、他の配線のためのレイア
ウト設計又はモジュールの設計等の自由度がその分だけ
向上する。
【0099】尚、1つの配線について圧縮処理が終了す
ると、つぎの配線の下層配線について同様な処理を行い
空白領域があるかどうか判断し実パターンの縦方向の圧
縮処理を行う。そして、最後の配線の下層配線に対する
処理が完了すると、演算装置3は、圧縮処理後のグリッ
ドパターンを記憶装置4に記憶するとともに、そのグリ
ッドデータに基づく実パターンデータを出力データとし
て入出力装置2に出力する。そして、第2のレイアウト
圧縮処理は終了する。
【0100】従って、第2のレイアウト圧縮処理をする
ことによって、実パターンの縦方向を縮小させることが
でき、他の配線のためのレイアウト設計又はモジュール
の設計等の自由度がその分だけ向上する。
【0101】因みに、前記第1のレイアウト圧縮処理に
て圧縮された図10に示す実パターン6のグリッドパタ
ーンについて、第2のレイアウト圧縮処理を実行した
時、演算装置3は、図10に示す実パターンを図11に
示す実パターン6にまで圧縮することができる。即ち、
第1の配線L1の下層配線LA1aが第7の配線L7の
下層配線LA7aの右側延長線上に形成されることにな
る。従って、この場合、縦方向において実パターン6が
縮小される。その結果、他の配線のためのレイアウト設
計又はモジュールの設計等の自由度がその分だけさらに
向上する。
【0102】しかも、この場合、第1のレイアウト圧縮
処理した後に第2のレイアウト圧縮処理を行えば、第2
のレイアウト圧縮処理によるレイアウト圧縮効率が高く
なる。つまり、第1のレイアウト圧縮処理により、上層
配線の数が少なくなり、第2のレイアウト圧縮処理にお
ける空白領域検索処理での空白領域の検索の際、候補と
なる空白領域の数が増えるからである。
【0103】[C]第3のレイアウト圧縮処理.次に、
演算装置3による第3のレイアウト圧縮処理の動作につ
いて説明する。尚、説明の便宜上、図15に示すグリッ
ドパターンの配線レイアウトを圧縮する場合について説
明する。尚、このグリッドパターンのデータは、ステッ
プ8において実パターン6のデータと入力カード7から
得られた不均一グリッドのデータに基づいて作成されて
いる。
【0104】図15に示すグリッドパターン上には、3
個の第21〜第23の配線L21〜L23が配置されて
いる。第21の配線L21は下層配線LA21、上層配
線LB21及びコンタクトCT21からなる。第22の
配線L22は下層配線LA22からなる。第23の配線
L23は下層配線LA23、上層配線LB23及びコン
タクトCT23からなる。
【0105】[C−1]空白領域検索処理.ステップ9
において、演算装置3は空白領域検索処理を実行する。
演算装置3は、まず基準ドットの設定を行う。この基準
ドットの設定は、各配線L21〜L23を構成するコン
タクトに基づいて行う。この場合、第21及び第23の
配線L21,L23のコンタクトCT21,CT23に
基づいて行う。各コンタクトCT21,CT23の横方
向にある隣の空白ドット(下層配線、上層配線又はコン
タクトが形成されていないドット)を設定する処理であ
る。演算装置3は、本実施形態では図15において最も
上方にある配線から順に行う。
【0106】まず、演算装置3は第21の配線L21の
コンタクトCT21に基づいて同第21の配線L21の
基準ドットを設定する。この場合、図15においてコン
タクトCT21の左側が何も形成されていない領域なの
で、図16において「○」印にて示すドットP1を基準
ドットとする。基準ドットP1が設定されると、次に第
21の配線L21の基準ドットP1に基づく空白領域の
検索を行う。
【0107】演算装置3は基準ドットP1を基準に予め
定めた規定範囲内に空白ドットが存在するかどうか検索
する。この規定範囲は、基準ドットP1を中心に上下方
向及び左右方向にそれぞれ4ドットで形成される四角形
の範囲にあるドットであって、かつ、第1領域aに属す
るドットが検索対象となる。
【0108】演算装置3は、この検索対象となるドット
であって下層配線、上層配線又はコンタクトが形成され
ていないドットを検索する。そして、演算装置3は、図
17に「○」印にて示すドットP2を前記基準ドットP
1を基準に予め定めた規定範囲内にある空白ドットとす
る。
【0109】次に、演算装置3は、この空白ドットP2
の次から数えて空白領域がどのくらいあるか、即ち、空
白領域の大きさを演算する。この場合、図17から明ら
かなように、空白領域は、4ドットとなる。
【0110】又、演算装置3は、前記空白ドットP2か
ら縦方に向かう線上であって前記第21の配線L21と
交差する図18に「○」印で示すドットP3を交差ドッ
トとする。演算装置3は、この空白ドットP2に対する
空白領域と同様に、同方向に交差ドットP3の次から数
えて空白領域の大きさを演算する。この場合、図18か
ら明らかなように下層配線LA21が形成されているこ
とから空白領域はゼロである。
【0111】次に、演算装置3は、空白ドットP2にお
ける空白領域と交差ドットP3における空白領域の大き
さを比較する。そして、空白ドットP2における空白領
域が交差ドットP3における空白領域より大きいとき、
空白ドットP2における空白領域について、演算装置3
は第21の配線L21の下層配線LA21の一部を入れ
替えできる空白領域として特定する。空白領域が特定さ
れると、演算装置3はステップ10に移り配線ルート及
び配線入れ替え処理を行う。
【0112】又、空白ドットP2における空白領域が交
差ドットP3における空白領域より小さいときには、配
線ルート処理ができないとして、演算装置3は、次の第
23の配線L23のコンタクトCT23に対する基準ド
ットの設定を行う。
【0113】[C−2]配線ルート設定処理.配線ルー
トの設定処理は、図17に示す第21の配線L21にお
ける下層配線LA21の一部をその空白ドットP2にお
ける空白領域に置換した際、その置換して形成された下
層配線に対して前記コンタクトCT21から新たな上層
配線をレイアウトして接続するためのルートを設定する
処理である。
【0114】まず、演算装置3は、新たな配線ルートを
設定する際のその上層配線の配線ルートの禁止領域を設
定する処理を行う。この禁止領域は、他の配線の上層配
線とその上層配線と接続されているコンタクトを基準に
決定される。つまり、他の配線の上層配線及びコンタク
トを含む予め定めた範囲を禁止領域として設定される。
図19は、本実施形態の上層配線LB23及びコンタク
トCT23に基づく禁止領域を説明するためのグリッド
パターンである。図19において、上層配線LB23が
形成されている第2領域bに対して、その形成された第
2領域bの左右両側の1ドット分が禁止領域(図19で
「×」印で示すドット)となっている。また、下層配線
を結ぶコンタクトCT23が形成される上層配線LB2
3のドットに対して、そのドットの左右上下方向の2ド
ット分及び斜め方向の1ドット分が禁止領域(図19で
「×」印で示すドット)となっている。
【0115】この図19で「×」印で示すドットで形成
される禁止領域は、前記入力カード7に第3のレイアウ
ト圧縮処理のために記録された禁止領域データに基づい
て決定されている。従って、本実施形態における入力カ
ード7に記録された禁止領域データは、上層配線に対し
ては左右方向に1ドット、コンタクトに対しては左右上
下方向に2ドット、及び、斜め方向に1ドットとなる。
【0116】演算装置3は、禁止領域が設定されると、
その禁止領域を避けた配線ルートの設定処理を行う。配
線ルートの始点は、第21の配線L21のコンタクトC
T21が始点として設定される。これは、新たな配線ル
ートを設定する際にコンタクトの数を増加させないため
である。又、配線ルートの終点は、前記空白ドッドP2
の右側にある空白領域の4個のドットであって禁止領域
にない3個ドット(図19に斜線で示すドッド)の内の
1が終点として設定される。
【0117】演算装置3による3個のドットの内の1を
終点と設定する演算は、コンタクトCT21(始点)か
ら終点まで新たな上層配線を形成したとき、その上層配
線の配線長が最も短くなるドットを終点としている。
【0118】又、始点と終点が設定されてその始点と終
点を結ぶ新たな上層配線のルートが複数ルート存在する
場合、演算装置3は屈折数(上層配線において左右方向
に形成される部分の数)が最も少ない配線ルートを求め
る。図19に示す矢印は、演算装置3が求めた上層配線
の配線ルートである。配線ルートが決定されると、演算
装置3は第21の配線L21の下層配線LA21の置換
処理を行う。
【0119】[C−3]配線入れ替え処理.演算装置3
は第21の配線L21について行う。演算装置3は、求
めた配線ルートに対応するドット上に新たな上層配線L
B21xを形成する。続いて、上層配線LB21xの終
点となるドットに新たなコンタクトCT21xを形成す
るとともに、終点となるドットから右方に延びる新たな
下層配線LA21xを形成する。
【0120】そして、演算装置3は、下層配線LA21
及びコンタクトCT21を消去する。従って、第21の
配線L21は、上層配線LB21,LB21x、下層配
線LA21x、及び、コンタクトCT21xで形成され
る配線に置換される。その結果、置換処理後の配線グリ
ッドパターンにおいて、下層配線が形成されていない第
1領域aは1個存在する。次に、演算装置3はステップ
4に移り、この下層配線が形成されていない1個の第1
領域aを消去するための圧縮処理を行う。
【0121】[C−4]圧縮処理.演算装置3は、置換
処理後のグリッドパターンに基づいて圧縮処理を行う。
演算装置3は、下層配線が形成されていない1個の第1
領域aの消去を行う。この1個の消去に伴い、演算装置
3は消去前の第1領域aの上側に存在する第3領域cを
消去する。従って、1個の第3領域cが消去される。そ
の結果、圧縮処理後のグリットパターンは、図15に示
す圧縮前のグリッドパターン6のサイズより縦方向にお
いて小さいサイズに縮小される。
【0122】第21の配線L21に対する圧縮処理が完
了すると、演算装置3は次の配線(この場合には第23
の配線L23となる)について前記した基準ドット設定
処理、空白領域検索処理等を同様に行う。
【0123】演算装置3は、全ての配線に対する圧縮処
理後のグリッドパターンを記憶装置4に記憶するととも
に、そのグリッドデータに基づく実パターンデータを出
力データとして入出力装置2に出力する。そして、第3
のレイアウト圧縮処理は終了する。
【0124】この第3のレイアウト圧縮処理によれば、
前記第2のレイアウト圧縮処理ではできなかった配線入
れ替えの対象となる上層配線の延長上に他の配線の上層
配線が存在する場合の配線入れ替え処理ができる。従っ
て、第3のレイアウト圧縮処理により、配線レイアウト
を圧縮させることができ、他の配線のためのレイアウト
設計又はモジュールの設計等の自由度がその分だけ向上
する。因みに、前記第2のレイアウト圧縮処理にて圧縮
された図11に示す実パターン6のグリッドパターンに
ついて、第3のレイアウト圧縮処理を実行した時、演算
装置3は、図11に示す実パターンを図12に示す実パ
ターン6にまで圧縮させる。即ち、第7の配線L7に対
して新たな配線ルートが設定されることにより圧縮処理
がなされる。従って、この場合、縦方向に実パターンが
さらに縮小される。その結果、他の配線のためのレイア
ウト設計又はモジュールの設計等の自由度がその分だけ
さらに向上する。
【0125】尚、第1のレイアウト圧縮処理を行った後
に、第3のレイアウト圧縮処理を行うようにしてもよ
い。この場合にも、第3のレイアウト圧縮処理によるレ
イアウト圧縮効率が高くなる。つまり、第1のレイアウ
ト圧縮処理により、上層配線の数が少なくなり、第3の
レイアウト圧縮処理における空白領域検索処理での空白
領域の検索の際、候補となる空白領域の数が増えるから
である。
【0126】図21は、このようにレイアウト圧縮処理
された実パターンデータの以後の流れを示す。ステップ
100において、レイアウト圧縮処理された実パターン
データとして入出力装置2に出力された出力データは、
露光データ作成装置に入力される。露光データ作成装置
は、出力データに基づいて露光データを作成する(ステ
ップ101)。続いて、マスク製造装置は、この露光デ
ータに基づいてレチクルを製造する(ステップ10
2)。そして、製造されたレチクルは、ウェハプロセス
の各工程中の配線工程時に使用される(ステップ10
3)。
【0127】図22及び図23は、MOS半導体集積回
路装置のウェハプロセスにおける各工程の概略を示す。
まず、P型シリコンウエハ11に気相成長法(CVD
法)を使って窒化膜12を形成する(図22(a))。
続いて、形成した窒化膜12の表面にフォトレジスト1
3を塗布し、露光装置を用いてパターニングする(図2
2(b))。次に、フォトレジスト13を現像して不必
要なレジスト13を除去した後(図22(c))、素子
分離領域の窒化膜12をエッチングする(図22
(d))。続いて、レジスト13を剥離してた後にイオ
ン注入を行い、P型及びN型のチャネルストップ領域1
4,15を形成する(図22(e))。次に、素子分離
領域にフィールド酸化膜16を形成するためにローカル
酸化を行う(図22(f))。
【0128】続いて、窒化膜12をエッチングする(図
23(a))。次に、ポリシリコンを堆積させ、露光装
置を用いてパターニングし、ポリシリコンをエッチング
してゲート18を形成した後、イオン注入によりソース
とドレインを形成する(図23(b))。続いて、熱酸
化により層間絶縁膜19Aを形成した後、ゲート、ソー
ス又はドレインと配線とをつなぐコンタクトホールCT
を形成する(図23(c)(d))。次に、物理気相成
長法にてアルミを堆積させ、露光装置を用いて下層配線
層をパターニングし、エッチングして下層配線LAを形
成する(図23(e))。この時、前記した下層配線L
Aのためのレチクルが使用される。
【0129】アルミよりなる下層配線LAが形成した
後、熱酸化により層間絶縁膜19Bを形成した後、下層
配線LAと上層配線LBとをコンタクトホールCTを形
成する。この時、前記したコンタクトホールCTのため
のレチクルが使用される。次に、物理気相成長法にてア
ルミを堆積させ、露光装置を用いて上層配線層をパター
ニングし、エッチングして上層配線LBを形成する(図
23(f))。この時、上層配線LBのためのレチクル
が使用される。そして、保護膜19Cを形成してウェハ
プロセスが完了して半導体集積回路装置が形成される。
【0130】次に上記のように構成した本実施形態の効
果を以下に述べる。 (1)第1のレイアウト圧縮処理を行うことによって、
配線レイアウトを圧縮することができる。しかも、処理
前に比べて下層配線、上層配線及びコンタクトの数も削
減でき実パターン6のグリッドデータ量をより少なくす
ることができる。又、下層配線、上層配線及びコンタク
トの数が削減されるため、配線長が短くなるとともに配
線容量が小さい配線レイアウトを作成することができる
とともに、圧縮前の実パターン6のサイズに比べて左右
方向のサイズを縮小することができる。その結果、他の
配線のためのレイアウト設計又はモジュールの設計等の
自由度がその分だけ向上する。しかも、製造される半導
体集積回路装置を高密度かつ小型化することができる。
【0131】(2)第2のレイアウト圧縮処理を行うこ
とによって、実パターンの縦方向を縮小させることがで
き、他の配線のためのレイアウト設計又はモジュールの
設計等の自由度がその分だけ向上するとともに、製造さ
れる半導体集積回路装置を高密度かつ小型化することが
できる。
【0132】(3)第3のレイアウト圧縮処理によっ
て、前記第2のレイアウト圧縮処理ではできなかった配
線入れ替えの対象となる上層配線の延長上に他の配線の
上層配線が存在する場合の配線入れ替え処理ができる。
従って、第3のレイアウト圧縮処理により、配線レイア
ウトをさらに圧縮させることができ、他の配線のための
レイアウト設計又はモジュールの設計等の自由度がその
分だけ向上するとともに、製造される半導体集積回路装
置を高密度かつ小型化することができる。
【0133】(4)第1のレイアウト圧縮処理を行った
後に、第2又は第3のレイアウト圧縮処理を行うことに
より、効率のよいレイアウト圧縮を行うことができると
ともに、製造される半導体集積回路装置をより高密度か
つ小型化することができる。
【0134】尚、上記実施形態では、半導体基板21に
形成されるモジュール22間に配線される信号線23に
おけるレイアウト圧縮であったが、各モジュール内に形
成される信号線におけるレイアウト圧縮についても同様
に実施することができる。
【0135】又、本実施形態の自動配線レイアウト装置
は、第1〜第3のレイアウト圧縮処理を行うことができ
るレイアウト装置であったが、第1〜第3のレイアウト
圧縮処理のうちの少なくとも1つの圧縮処理が行える自
動配線レイアウト装置に応用してもよい。
【0136】
【発明の効果】請求項1、6及び11の発明によれば、
マニュアルレイアウトに頼ることなく配線レイアウトの
圧縮効率をさらに向上させることができる。
【0137】請求項2、7及び12の発明によれば、請
求項1、6及び11の発明ができない配線レイアウトを
さらに圧縮することができる。請求項3、8及び13の
発明によれば、請求項2、7及び12の発明ができない
配線レイアウトをさらに圧縮することができる請求項
4、5、9、10及び14の発明によれば、配線レイア
ウトの圧縮効率をさらに向上させることができる。
【0138】請求項15の発明によれば、マニュアルレ
イアウトにたよることなく配線レイアウトの圧縮効率を
向上させることができるプログラムを記録した記録媒体
を提供することができる。
【0139】請求項16の発明によれば、高密度かつ小
型化が図れた半導体集積回路装置を提供することができ
る。請求項17の発明によれば、高密度かつ小型化が図
れた半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【図1】自動配線レイアウト装置の構成を説明するブロ
ック図
【図2】入力カードの内容を説明するための概念図
【図3】不均一グリッドを説明するためのグリッドフレ
ーム図
【図4】配線の実パターン図
【図5】グリッドフレーム上の配線レイアウト図
【図6】演算装置の処理動作を説明するためのフローチ
ャート
【図7】圧縮前の配線レイアウトの実パターン図
【図8】拡張処理後の配線レイアウトの実パターン図
【図9】置換処理後の配線レイアウトの実パターン図
【図10】圧縮処理後の配線レイアウトの実パターン図
【図11】第2のレイアウト圧縮処理後の配線レイアウ
トの実パターン図
【図12】第3のレイアウト圧縮処理後の配線レイアウ
トの実パターン図
【図13】第2のレイアウト圧縮処理における圧縮前の
グリッドパターン図
【図14】同じく置換処理後のグリッドパターン図
【図15】第3のレイアウト圧縮処理における圧縮前の
グリッドパターン図
【図16】同じく基準ドット設定処理を説明するための
グリッドパターン図
【図17】同じく空白ドットを説明するためのグリッド
パターン図
【図18】同じく交差ドットを説明するためのグリッド
パターン図
【図19】同じく禁止領域と配線ルートを説明するため
のグリッドパターン図
【図20】同じく置換処理後のグリッドパターン図
【図21】作成された実パターンデータの流れ図
【図22】(a)〜(f)ウェハプロセスを説明するた
めの概略図
【図23】(a)〜(f)ウェハプロセスを説明するた
めの概略図
【図24】半導体基板上に形成された各モジュールの配
置を説明するための模式図
【図25】従来の自動配線レイアウト装置の圧縮処理を
説明するための圧縮前の配線レイアウトの実パターン図
【図26】従来の自動配線レイアウト装置の圧縮処理を
説明するための圧縮後の配線レイアウトの実パターン図
【図27】従来の自動配線レイアウト装置では圧縮でき
ない配線レイアウトの実パターン図
【符号の説明】
1 自動配線レイアウト装置 2 入出力装置 3 演算装置 3a 記録媒体としての記憶部 4 記憶装置 4a グリッドデータ格納部 6 実パターン 7 入力カード 8 グリッドフレーム L1〜L9 配線 LA1a,LA2a 下層配線 LB1a,LB2a 上層配線

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 基板面上の第一方向に直線的に形成され
    る第一層配線と、 その第一層配線とは異なる層に形成されるとともに前記
    第一方向と直交する第二方向に直線的に形成される第二
    層配線とを備え、相互に離間して不連続な第一層配線が
    第二層配線を介して相互に接続された配線レイアウトに
    おいて、 前記第一層配線の第一方向の延長上に前記相互に接続さ
    れた第一層配線とは別の第一層配線が存在しているかど
    うか判断し、存在する場合、前記第二方向を拡張して第
    一方向に第一層配線を形成することができる拡張領域を
    形成し、その拡張領域に前記別の第一層配線を配置換え
    るとともに、その配置換え前の別の第一層配線が存在し
    ていた領域を空白領域にし、 前記相互に接続する第二層配線を消去し、相互に離間し
    て不連続な第一層配線について前記空白領域を通過する
    1つの第一層配線に置換するようにした配線レイアウト
    の圧縮方法。
  2. 【請求項2】 基板面上の第一方向に直線的に形成され
    る第一層配線と、 その第一層配線とは異なる層に形成されるとともに前記
    第一方向と直交する第二方向に直線的に形成される第二
    層配線とを備え、前記第一層配線と第二層配線が相互に
    接続された配線レイアウトの圧縮方法において、 前記第二層配線と接続されている第一層配線について、
    前記第二方向の延長上に空白領域を検索し、 検索された前記空白領域のうち、前記第一層配線と接続
    する第二層配線の第二方向の延長上に前記第一層配線と
    接続されない別の第二層配線が存在しない条件に合致す
    る空白領域に、前記第一層配線を移動させ、 その移動前の前記第一層配線と接続されていた第二層配
    線を第二方向に延長させ、その延長させた第二層配線と
    前記移動させた第一層配線との接続関係を維持させるよ
    うにした配線レイアウトの圧縮方法。
  3. 【請求項3】 基板面上の第一方向に直線的に形成され
    る第一層配線と、 その第一層配線とは異なる層に形成されるとともに前記
    第一方向と直交する第二方向に直線的に形成される第二
    層配線とを備え、前記第一層配線と第二層配線が相互に
    接続された配線レイアウトの圧縮方法において、 前記第二層配線と接続されている第一層配線について、
    前記第二方向の延長上に空白領域を検索し、 検索された前記空白領域のうち、前記第一層配線と接続
    する第二層配線の第二方向の延長上又はその延長上より
    前記空白領域側に前記第一層配線と接続されない別の第
    二層配線が存在するとき、前記第一層配線に接続された
    第二層配線について一部分が前記第一方向への移動も可
    能な条件として前記第二方向に延長し前記別の第二層配
    線にて形成される禁止領域を迂回して前記空白領域に到
    達する配線ルートを設定し、 前記第一層配線を前記空白領域に移動させるとともに、
    前記移動前に第一層配線と接続されていた第二層配線を
    前記配線ルートに沿って延長させ、その延長させた第二
    層配線と前記移動させた第一層配線を接続関係を維持さ
    せるようにした配線レイアウトの圧縮方法。
  4. 【請求項4】 請求項1に記載の配線レイアウトの圧縮
    方法を行った後、請求項2及び請求項3に記載の配線レ
    イアウトの圧縮方法のいずれか一方の圧縮方法を行うよ
    うにした配線レイアウトの圧縮方法。
  5. 【請求項5】 請求項1に記載の配線レイアウトの圧縮
    方法に続いて、請求項2に記載の配線レイアウトの圧縮
    方法を行った後、請求項3に記載の配線レイアウトの圧
    縮方法を行うようにした請求項4に記載の配線レイアウ
    トの圧縮方法。
  6. 【請求項6】 基板面上の第一方向に直線的に形成され
    る第一層配線が複数個相互に離間して形成され、その複
    数個の第一層配線がそれぞれその第一層配線とは異なる
    層に形成されるとともに前記第一方向と直交する第二方
    向に直線的に形成される第二層配線を介して相互に接続
    されてなる配線が複数存在し、その各配線同士がそれぞ
    れ自身の配線の第一層配線と他の配線の第一層配線、及
    び、自身の配線の第二層配線と他の配線の第二層配線が
    互いに重ならない配線レイアウトの圧縮方法において、 各配線毎に、自身の配線の第一層配線の第一方向の延長
    上に別の配線に属する第一層配線が存在しているか判断
    し、存在する場合には、前記第二方向を拡張して第一方
    向に第一層配線を形成することができる拡張領域を形成
    し、その拡張領域に前記別の配線の第一層配線を配置換
    えるとともに、その配置換え前の別の配線の第一層配線
    が存在していた領域を空白領域にする拡張工程と、 前記自身の配線の第二層配線を消去し、相互に離間して
    不連続な第一層配線を前記空白領域を通過する1つの第
    一層配線に置換する置換工程と、 前記空白領域を通過する1つの第一層配線に置換に基づ
    いて第一層配線が存在しない第一方向にのびる領域が存
    在したとき、該領域を消去する圧縮工程とを含む配線レ
    イアウトの圧縮方法。
  7. 【請求項7】 基板面上の第一方向に直線的に形成され
    る第一層配線が複数個相互に離間して形成され、その複
    数個の第一層配線がそれぞれその第一層配線とは異なる
    層に形成されるとともに前記第一方向と直交する第二方
    向に直線的に形成される第二層配線を介して相互に接続
    されてなる配線が複数存在し、その各配線同士がそれぞ
    れ自身の配線の第一層配線と他の配線の第一層配線、及
    び、自身の配線の第二層配線と他の配線の第二層配線が
    互いに重ならないとともに、各配線について、自身の配
    線の第一層配線の第一方向の延長上に別の配線に属する
    第一層配線が存在しない配線レイアウトの圧縮方法にお
    いて、 各配線毎に、自身の配線の第二層配線に接続されている
    第一層配線について、前記第二方向の延長上にその第一
    層配線が移動できる空白領域を検索する空白領域検索工
    程と、 検索された前記空白領域のうち、前記第一層配線と接続
    する第二層配線の第二方向の延長上に前記別の配線に属
    する第二層配線が存在しない条件に合致する空白領域
    に、前記第一層配線を移動させるとともにその移動前の
    前記第一層配線と接続される第二層配線を第二方向に延
    長させ、その移動させた第一層配線と延長させた第二層
    配線を接続関係を維持させる配線入れ替え工程と、 前記第一層配線の空白領域への移動に基づいて移動前の
    第一層配線が存在していた前記第一方向にのびる領域を
    消去する圧縮工程とを含む配線レイアウトの圧縮方法。
  8. 【請求項8】 基板面上の第一方向に直線的に形成され
    る第一層配線が複数個相互に離間して形成され、その複
    数個の第一層配線がそれぞれその第一層配線とは異なる
    層に形成されるとともに前記第一方向と直交する第二方
    向に直線的に形成される第二層配線を介して相互に接続
    されてなる配線が複数存在し、その各配線同士がそれぞ
    れ自身の配線の第一層配線と他の配線の第一層配線、及
    び、自身の配線の第二層配線と他の配線の第二層配線が
    互いに重ならないとともに、各配線について、自身の配
    線の第一層配線の第一方向の延長上に別の配線に属する
    第一層配線が存在しない配線レイアウトの圧縮方法にお
    いて、 各配線毎に、自身の配線の第二層配線に接続されている
    第一層配線について、第二方向の延長上にその第一層配
    線が移動できる空白領域を検索する空白領域検索工程
    と、 検索された前記空白領域のうち、前記第一層配線と接続
    する第二層配線の第二方向の延長上又はその延長上より
    前記空白領域側に前記別の配線に属する第二層配線が存
    在するとき、前記第一層配線に接続された第二層配線に
    ついて一部分が前記第一方向への移動も可能な条件とし
    て第二方向に延長し前記別の配線の第二層配線にて形成
    される禁止領域を迂回して前記空白領域に到達する配線
    ルートを設定する配線ルート設定工程と、 前記第一層配線を前記空白領域に移動させるとともに、
    前記移動前に第一層配線と接続されていた第二層配線を
    前記配線ルートに沿って延長させ、その延長させた第二
    層配線と前記移動させた第一層配線を接続関係を維持さ
    せるようにした配線入れ替え工程と、 前記第一層配線の空白領域への移動に基づいて移動前の
    第一層配線が存在していた前記第一方向にのびる領域を
    消去する圧縮工程とを含む配線レイアウトの圧縮方法。
  9. 【請求項9】 請求項6に記載の配線レイアウトの圧縮
    方法を行った後、請求項7及び請求項8に記載の配線レ
    イアウトの圧縮方法のいずれか一方の圧縮方法を行うよ
    うにした配線レイアウトの圧縮方法。
  10. 【請求項10】 請求項6に記載の配線レイアウトの圧
    縮方法に続いて、請求項7に記載の配線レイアウトの圧
    縮方法を行った後、請求項8に記載の配線レイアウトの
    圧縮方法を行うようにした配線レイアウトの圧縮方法。
  11. 【請求項11】 基板面上の第一方向に直線的に形成さ
    れる第一層配線と、 その第一層配線とは異なる層に形成されるとともに前記
    第一方向と直交する第二方向に直線的に形成される第二
    層配線とを備え、相互に離間して不連続な第一層配線が
    第二層配線を介して相互に接続された配線レイアウトを
    圧縮する自動配線レイアウト装置において、 前記配線レイアウトの実パターンデータとグリッドフレ
    ームのデータとに基づいて前記第一層配線及び第二層配
    線よりなる実パターンを前記グリッドフレーム上に表現
    してなるグリッドデータを作成するグリッドデータ演算
    部と、 前記第一層配線の第一方向の延長上に前記相互に接続さ
    れた第一層配線とは別の第一層配線が存在しているかど
    うか判断し、存在する場合、第二方向を拡張して第一方
    向に第一層配線を形成することができる前記グリッドフ
    レーム上に拡張領域を形成し、その拡張領域に前記別の
    第一層配線を配置換えるとともに、その配置換え前の別
    の第一層配線が存在していた領域を空白領域にする拡張
    演算部と、 前記相互に接続する第二層配線を消去し、相互に離間し
    て不連続な第一層配線について前記空白領域を通過する
    1つの第一層配線に置換する置換演算部とを備えた自動
    配線レイアウト装置。
  12. 【請求項12】 基板面上の第一方向に直線的に形成さ
    れる第一層配線と、 その第一層配線とは異なる層に形成されるとともに前記
    第一方向と直交する第二方向に直線的に形成される第二
    層配線とを備え、前記第一層配線と第二層配線が相互に
    接続された配線レイアウトを圧縮する自動配線レイアウ
    ト装置において、 前記配線レイアウトの実パターンデータとグリッドフレ
    ームのデータとに基づいて前記第一層配線及び第二層配
    線よりなる実パターンを前記グリッドフレーム上に表現
    してなるグリッドデータを作成するグリッドデータ演算
    部と、 前記第二層配線と接続されている第一層配線について、
    前記第二方向の延長上に何も形成されていない前記グリ
    ッドフレーム上の空白領域を検索する空白領域検索演算
    部と、 検索された前記空白領域のうち、前記第一層配線と接続
    する第二層配線の第二方向の延長上に前記第一層配線と
    接続されない別の第二層配線が存在しない条件に合致す
    る空白領域に、前記第一層配線を移動させるとともに、
    前記移動前の第一層配線と接続されていた第二層配線を
    第二方向に延長させ、その延長させた第二層配線と前記
    移動させた第一層配線との接続関係を維持させる配線入
    れ替え演算部とを備えた自動配線レイアウト装置。
  13. 【請求項13】 基板面上の第一方向に直線的に形成さ
    れる第一層配線と、 その第一層配線とは異なる層に形成されるとともに前記
    第一方向と直交する第二方向に直線的に形成される第二
    層配線とを備え、前記第一層配線と第二層配線が相互に
    接続された配線レイアウトを圧縮する自動配線レイアウ
    ト装置において、 前記配線レイアウトの実パターンデータとグリッドフレ
    ームのデータとに基づいて前記第一層配線及び第二層配
    線よりなる実パターンを前記グリッドフレーム上に表現
    してなるグリッドデータを作成するグリッドデータ演算
    部と、 前記第二層配線と接続されている第一層配線について、
    第二方向の延長上に何も形成されていない前記グリッド
    フレーム上の空白領域を検索する空白領域検索演算部
    と、 検索された前記空白領域のうち、前記第一層配線と接続
    する第二層配線の第二方向の延長上又はその延長上より
    前記空白領域側に前記第一層配線と接続されない別の第
    二層配線が存在するとき、前記第一層配線に接続された
    第二層配線について一部分が前記第一方向への移動も可
    能な条件として第二方向に延長し前記別の第二層配線に
    て形成される禁止領域を迂回して前記空白領域に到達す
    る配線ルートを前記グリッドフレーム上に設定するルー
    ト演算部と、 前記第一層配線を前記空白領域に移動させるとともに、
    前記移動前に第一層配線と接続されていた第二層配線を
    前記配線ルートに沿って延長させ、その延長させた第二
    層配線と前記移動させた第一層配線を接続関係を維持さ
    せる配線入れ替え演算部とを備えた自動配線レイアウト
    装置。
  14. 【請求項14】 請求項11、請求項12及び請求項1
    3に記載の自動配線レイアウト装置の各演算部を備えた
    自動配線レイアウト装置。
  15. 【請求項15】 請求項1乃至10のいずれか1に記載
    のレイアウト圧縮方法の各工程に基づいて配線レイアウ
    トを圧縮したデータを作成するためのプログラムを記録
    した記録媒体。
  16. 【請求項16】 請求項1乃至10のいずれか1に記載
    の各工程に基づいて配線レイアウトを圧縮するレイアウ
    ト圧縮処理工程と前記圧縮処理工程にて圧縮したデータ
    に基づいて各層配線のための露光データを作成する露光
    データ作成工程と、 前記露光データ作成工程にて生成した露光データに基づ
    いてレチクルを製造するレチクル製造工程と、 前記レチクル製造工程にて製造したレチクルを用いて素
    子が形成された半導体基板上に配線を行う配線工程とか
    らなる半導体集積回路装置の製造方法。
  17. 【請求項17】 請求項16に記載の半導体集積回路装
    置の製造方法にて製造された半導体集積回路装置。
JP9259065A 1997-09-24 1997-09-24 配線レイアウトの圧縮方法、自動配線レイアウト装置、記録媒体、半導体集積回路装置の製造方法及び半導体集積回路装置 Withdrawn JPH1197545A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9259065A JPH1197545A (ja) 1997-09-24 1997-09-24 配線レイアウトの圧縮方法、自動配線レイアウト装置、記録媒体、半導体集積回路装置の製造方法及び半導体集積回路装置
US09/047,491 US6412095B1 (en) 1997-09-24 1998-03-25 Method and apparatus for compacting wiring layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9259065A JPH1197545A (ja) 1997-09-24 1997-09-24 配線レイアウトの圧縮方法、自動配線レイアウト装置、記録媒体、半導体集積回路装置の製造方法及び半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH1197545A true JPH1197545A (ja) 1999-04-09

Family

ID=17328844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9259065A Withdrawn JPH1197545A (ja) 1997-09-24 1997-09-24 配線レイアウトの圧縮方法、自動配線レイアウト装置、記録媒体、半導体集積回路装置の製造方法及び半導体集積回路装置

Country Status (2)

Country Link
US (1) US6412095B1 (ja)
JP (1) JPH1197545A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7395516B2 (en) * 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
US7712064B2 (en) * 2005-05-20 2010-05-04 Cadence Design Systems, Inc. Manufacturing aware design of integrated circuit layouts
US8694930B2 (en) * 2011-08-11 2014-04-08 Infineon Technologies Ag Method and apparatus for providing a layout defining a structure to be patterned onto a substrate
US8966418B2 (en) * 2013-03-15 2015-02-24 Globalfoundries Inc. Priority based layout versus schematic (LVS)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046012A (en) * 1988-06-17 1991-09-03 Fujitsu Limited Pattern data processing method
US5729469A (en) * 1992-12-07 1998-03-17 Matsushita Electric Industrial Co., Ltd. Wiring method and system for integrated circuit
JP3420631B2 (ja) * 1994-03-29 2003-06-30 株式会社東芝 半導体集積回路のレイアウト・コンパクション方法
JPH0969115A (ja) * 1994-10-18 1997-03-11 Sony Corp 半導体集積回路のレイアウト装置
JP3351651B2 (ja) * 1995-04-07 2002-12-03 富士通株式会社 会話型回路設計装置
JPH09129735A (ja) * 1995-10-31 1997-05-16 Toshiba Corp 半導体集積回路のレイアウト生成方法

Also Published As

Publication number Publication date
US6412095B1 (en) 2002-06-25

Similar Documents

Publication Publication Date Title
US5784289A (en) Method for estimating routability and congestion in a cell placement fo integrated circuit chip
US6182272B1 (en) Metal layer assignment
US6289495B1 (en) Method and apparatus for local optimization of the global routing
US6175950B1 (en) Method and apparatus for hierarchical global routing descend
US5877091A (en) Multilayer routing method and structure for semiconductor integrated circuit
US7594214B1 (en) Maximum flow analysis for electronic circuit design
KR100583709B1 (ko) 반도체 집적 회로의 배선 설계 방법 및 반도체 집적 회로
US6247167B1 (en) Method and apparatus for parallel Steiner tree routing
US6253363B1 (en) Net routing using basis element decomposition
US6230306B1 (en) Method and apparatus for minimization of process defects while routing
US6154874A (en) Memory-saving method and apparatus for partitioning high fanout nets
US6385758B1 (en) System and method for compacting a graphic layout
CN1269205C (zh) 布线图形的布局方法和半导体器件
US7143383B1 (en) Method for layout of gridless non manhattan integrated circuits with tile based router
US6338972B1 (en) Off-grid metal layer utilization
US7859111B2 (en) Computer implemented method for designing a semiconductor device, an automated design system and a semiconductor device
US20080098334A1 (en) Method and process for design of integrated circuits using regular geometry patterns to obtain geometrically consistent component features
US6260183B1 (en) Method and apparatus for coarse global routing
US6587990B1 (en) Method and apparatus for formula area and delay minimization
US6505333B1 (en) Automatic placement and routing of semiconductor integrated circuits
US20130125078A1 (en) Interactive Routing Editor with Symbolic and Geometric Views for Integrated Circuit Layout
US6075934A (en) Method for optimizing contact pin placement in an integrated circuit
US7216325B2 (en) Semiconductor device, routing method and manufacturing method of semiconductor device
Chen et al. Global and detailed routing
US5838585A (en) Physical design automation system and method using monotonically improving linear clusterization

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041207