JP3022198B2 - セル合成方法及びセル合成装置 - Google Patents

セル合成方法及びセル合成装置

Info

Publication number
JP3022198B2
JP3022198B2 JP6220134A JP22013494A JP3022198B2 JP 3022198 B2 JP3022198 B2 JP 3022198B2 JP 6220134 A JP6220134 A JP 6220134A JP 22013494 A JP22013494 A JP 22013494A JP 3022198 B2 JP3022198 B2 JP 3022198B2
Authority
JP
Japan
Prior art keywords
wiring
transistors
arrangement
grid
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6220134A
Other languages
English (en)
Other versions
JPH0883302A (ja
Inventor
正博 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP6220134A priority Critical patent/JP3022198B2/ja
Priority to US08/527,318 priority patent/US5701255A/en
Publication of JPH0883302A publication Critical patent/JPH0883302A/ja
Application granted granted Critical
Publication of JP3022198B2 publication Critical patent/JP3022198B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、CMOS・LSI等の
電気回路に使用される、スタンダードセル、データパス
・モジュール用セル等の、LSIのリーフセルのレイア
ウト合成方法とリーフセルのレイアウト合成装置に関す
る。
【0002】
【従来の技術】近年、半導体製造技術の微細化、多様化
が飛躍的に進んだため、LSIのマスク設計の基本単位
として用いられるリーフセルの設計件数は増大してい
る。そのため、リーフセルの設計の自動化による開発の
効率化が、重要な課題となっている。
【0003】また、リーフセルの面積がチップ面積、ひ
いてはチップコストに直接的な影響を与えるため。セル
面積も人手並あるいはそれ以上の集積化が要求される。
【0004】一般に良く知られているように、MOSト
ランジスタによって構成されるセルのレイアウトを行な
う場合、それぞれのMOSトランジスタは中央にポリシ
リコンゲートを配し、その両側にP型あるいは、N型の
拡散領域(ソースとゲート)を配して実現され、異なる
トランジスタ間の拡散領域同志を接続する場合は、拡散
領域を隣接させるか、あるいはそれぞれの拡散領域にメ
タル層へのコンタクトを設け、それぞれの間をメタル配
線で結ぶかのいずれかの方法がとられるが、コンタクト
のサイズは、ほぼゲートと同じあるいはそれ以上である
ため、後者の方法を取るとゲートの約2倍程度のコンタ
クト領域と配線領域が必要となり、面積が増大する。そ
のため、できるだけ拡散領域を隣接させる(拡散の共有
化)が重要な課題となる。
【0005】従来のセル合成方法は、たとえば、「T. U
ehara and W.M. vanCleemput, "Optimal Layout of CMO
S Logic Cells," 25th ACM/IEEE Trans. Computer Vol.
c-30, pp.305-312, May 1981」に開示されるように、P
型MOSトランジスタとN型MOSトランジスタをそれ
ぞれ1列に配置し、且つ、グラフのアルゴリズムを用い
てできるだけ多く拡散の共有化を行なえるように配置の
順番とMOSトランジスタのソースとドレインの向きを
最適化する方法が知られている。
【0006】つぎに、従来の配置配線に用いられる従来
のデータ構造と経路探索方法に関して説明する。従来の
配線方法は、以下の2種類に分類できる。
【0007】(配線方法1) 格子を用いて配線領域を表現し、基本的に1層配線での
経路探索を行ない、配線が交差する場合に、交差する一
方の配線をコンタクトを介して配線層の乗り換えを行な
い、すべての接続を行なう。
【0008】(配線方法2) チャネルグラフを用いて配線領域を表現し、前記グラフ
の枝単位での配線経路を決定した後、各々のチャネル内
部で詳細に配線経路を求める。配線層は2層以上を用
い、垂直と水平方向を基本的に別の配線層を使用し、異
なる配線層間の接続は、コンタクトを設けることによっ
て実現する。
【0009】配線方法1の場合は、格子が細かい(配線
方法2の1チャネルが、配線方法1の少なくとも100
程度、多い場合は10000を越える格子数に相当す
る。)ので、配線に非常に時間を要する反面、コンタク
トの個数を少なく出来るため、面積を抑えることができ
る。特にセルの内部の配置配線を考えた場合には、トラ
ンジスタの個数の約20倍程度の格子数が必要となる。
50トランジスタ以下程度のセルを扱う場合には、格子
数は高々1000程度であるため、配線方法1を用いて
も十分実用的な時間で、配線経路探索を行なうことが可
能である。それ以上大きいデータの場合は、階層化等の
工夫が必要となる。
【0010】つぎに、従来のコンパクション方法は、1
次元コンパクションと2次元コンパクションに分類でき
る。1次元コンパクションは同時に水平あるいは垂直の
いずれかの方向のみしか考慮しない。1次元コンパクシ
ョンは格子を用いて配置配線を表現し、垂直あるいは水
平の帯状の空き領域を探し、前記空き領域を取り除くこ
とを繰り返すことにより、面積を縮小する方法と、左右
あるいは上下の位置制約をグラフ表現し、配置要素間の
実際の距離と、最小距離をグラフの枝に情報として与
え、グラフの最長路を短くするようにそれぞれの配置要
素の移動を行なう方法の2種類が存在する。
【0011】いずれの方法も、同時に1方向の移動しか
考慮できないため、配置要素の一部を少し別の方向に移
動することにより、より全体のコンパクションが行なえ
るといった場合に対応できない、などの課題があった。
その後、このような課題に対応すべく2方向を同時に移
動する方法が、2次元コンパクションとして提案され
た。
【0012】2次元コンパクションの代表例は、「Hyun
chul Shin, Alberto L. Sangiovanni-Vincentelli, Car
lo H,"Two-Dimensional Compaction by 'Zone Refinin
g'」に開示されるように、セル内部の配置要素の内、移
動の対象となる要素のグループを最も下に位置するもの
から始め、それらをさらに下の位置にずらすときに、そ
れらの水平方向の最適配置を求め、2次元的な意味で最
適な位置への移動をおこなう。順次移動の対象となるグ
ループを上の配置要素へとずらしてゆき、それぞれを同
様に下の最適な位置へ移動する操作を繰り返す。このよ
うな方法を用いれば、1次元コンパクションで課題であ
った項目は解決され、より良いコンパクション結果が得
られる。
【0013】
【発明が解決しようとする課題】しかしながら、上記従
来のセル合成方法では、トランジスタの配置に関する制
約すなわち、トランジスタを1列に配置するといった制
約があったために、人手設計に比較して、面積の最小化
が困難であった。すなわち、人手設計では、そのような
制約がないため、2列以上で配置したり、トランジスタ
の向きを変えるなどして、面積の最小化をはかることが
できる。
【0014】また、従来の配置配線で用いた方法では、
前記配線方法2(チャネル配線法)では、コンタクトを
多数発生するため、面積の最小化を行なうことは困難で
あった。前記配線方法1では、計算時間を多く要するた
め、繰り返し配線をやり直して配置を最適化したり、イ
ンタラクティブな局面で使用したりといった場合には適
していなかった。
【0015】また、従来の2次元コンパクション方法で
は、配置場所に関する最適な指標がなかった。さらに、
水平と垂直の両方向へ同時に移動するために、配置の最
適化は行なえても、配置が変化したことにより、配線に
歪みを生じ、配線の最適性が損なわれることがあった。
【0016】本発明は、かかる点に鑑みてなされたもの
であり、その目的は、人手設計なみの、柔軟な配置モデ
ルを用い、且つ人手設計並の最適な、拡散の共有化、配
置配線を、高速に行なうことにある。配線に関しては、
1層配線を基本としながら、従来より初期配線や、再配
線を高速化することを目的とする。コンパクションに関
しては、2次元コンパクションでありながら、配線の最
適性を損なわない、配置の評価を的確に行なえることを
目的とする。
【0017】
【課題を解決するための手段】上記目的を達成するた
め、本発明が講じた第1の解決手段は、ネットリストに
基づき、2次元的なトランジスタの隣接関係を最適化す
ることによって、トランジスタの拡散の共有化を最大化
し、格子モデル上で、既配線による障害等により、2点
間の最短距離での配線経路が見つからない場合に、配線
の遠回りとコンタクトの発生のどちらを選択するかのト
レードオフを考慮し、配線経路の最適化を行ない、トラ
ンジスタの最適移動とローカル配線の再配線による最適
化を行なうことにより、セルのレイアウトの合成を行な
うものである。
【0018】具体的には、少なくとも1つのトランジス
タと、前記トランジスタにセル外部から入力信号を伝達
し、出力をセル外部に出力するための複数の端子と、ト
ランジスタの端子との相互接続の情報が与えられ、前記
接続情報を満足するセル内部のトランジスタの配置配線
を行なう方法を対象とする。そして、上記トランジスタ
の拡散の共有化の可能性と接続強度を評価指標とし、ト
ランジスタのグループ化と、前記グループをさらに大き
なグループにまとめる操作を、全体が1個のグループに
なるまで階層的に繰り返すステップと、上記階層的グル
ープ化の情報を使用して、レイアウトの最適化の評価指
標に基づいて、上記セルに対応する1個のグループがセ
ル配置領域全体を占める状態から始め、前記グループを
構成するサブグループの各々に、前記グループが占める
領域内の部分領域を与える操作を順次繰り返し、各々の
トランジスタの隣接関係を求めるステップと、上記トラ
ンジスタを配置する格子を設け、格子上にトランジスタ
を配置し、上記接続情報を使用して、トランジスタ間の
格子上での配線経路を求めるステップと、上記の格子上
の配置配線結果を元にして、トランジスタの配置および
配線図形のコンパクションを行なうステップとを設けた
ものである。
【0019】た、起点から、目標点までの配線経路を
求める方法を対象とする。そして、配線が遠回り出来る
距離の上限値を持ち、前記上限値の初期値を0(零)と
し、配線経路上にコンタクトを発生させる操作を一定距
離Aの配線の遠回りと等価であると評価するステップ
と、起点から遠回りをせずに目標点に向かう方向を優先
的に経路探索し、経路が見つからない場合には、遠回り
の上限値を単位長さだけ増加させ、前記上限値以内の距
離を目標点から離れる方向へ進むことを許した探索を順
次繰り返すステップと、遠回りの上限値が、上記の一定
距離Aを越える場合に、途中にコンタクトを発生させて
別の配線層にて、目標点に向かう経路の探索を同時に行
なうステップとを備え、出来るだけコンタクトの発生を
抑え、最小の配線経路を求めることを特徴とする配線経
路探索方法である。
【0020】また、少なくとも1個の配置要素と、配置
要素間の接続情報が与えられ、配置要素の配置と配置要
素間の配線を求めるために、格子頂点と隣接する格子頂
点を結ぶ格子辺によって構成される構造であって、配置
要素を1個あるいは、複数の連続する格子頂点に配置
し、前記配置要素に接続点を設け、配置要素の接続点の
間に与えられた配線要求を実現する配線を、配線層を属
性として持つ配線成分を格子辺に配置し、接続点を配線
成分の両端の格子頂点に配置し、前記配線成分と前記接
続点を接続することによって構成し、同一格子辺に割り
当てる同じ配線層の複数の配線成分に対して、上下ある
いは左右の順序制約を与えることによって実現される配
置配線モデルを用いて、配置配線領域と既配線を表現
し、格子上の、複数の接続点を結ぶ配線を求める方法を
対象とし、取り扱う接続点の配線順を与え、前記配線順
にしたがって、第1の接続点を目標点とし、第2の接続
点を起点とし、前記配線経路探索方法を用いて、前記起
点から前記目標点への経路探索を行ない、求められた配
線経路上の全ての接続点を、次の経路探索のための目標
点の集合とし、未接続の接続点の中で前記配線順の先頭
の前記接続点を次の経路探索のための起点とする操作
を、未接続の接続点がなくなるまで順次繰り返すステッ
プを備えたことを特徴とする配置配線方法である。
【0021】また、セル内のトランジスタの配置配線の
図形を垂直あるいは水平方向にコンパクションする方法
を対象とし、トランジスタの配置の基づいて、上下ある
いは左右の位置制約を求める配置制約設定ステップと、
前記配置制約設定ステップに基づき、最も下に配置でき
るトランジスタの配置集合を求める配置集合決定ステッ
プと、下辺の凹凸形状に合わせて仮の格子状の配置領域
を設け、セル面積最小化の評価指標に基づき、前記配置
集合に含まれる各トランジスタを格子上に再配置する再
配置ステップと、前記格子上で、前記配置集合に含まれ
るトランジスタ間の配線を、配線長最小化と、コンタク
ト数最小化の評価指標に基づいて、再配線する再配線ス
テップと、前記配置集合に含まれるトランジスタと配線
を可能な限り、下に詰めるステップと、不必要な配線の
折り曲げを最小化し、配線図形を整形するステップから
構成され、前記の配置制約設定ステップと配置集合決定
ステップと再配置ステップと再配線ステップと下詰めス
テップを順次繰り返し、最小の面積の図形に変換するコ
ンパクション方法である。
【0022】本発明の第2の解決手段は、上記第1の解
決手段によるセルのレイアウト合成を実行し得る装置を
構成することである。
【0023】具体的には、少なくとも1つのトランジス
タと、トランジスタにセル外部から入力信号を伝達し、
出力をセル外部に出力するための複数の端子と、トラン
ジスタの端子との相互接続の情報が与えられ、前記接続
情報を満足するセル内部のトランジスタの配置配線を行
なうセル合成装置を対象とする。そして、上記トランジ
スタの拡散の共有化の可能性と接続強度を評価指標と
し、前記トランジスタのグループ化と、前記グループを
さらに大きなグループにまとめる操作を、全体が1個の
グループになるまで階層的に繰り返す手段と、上記階層
的グループ化の情報を使用して、レイアウトの最適化の
評価指標に基づいて、上記セルに対応する1個のグルー
プがセル配置領域全体を占める状態から始め、前記グル
ープを構成するサブグループの各々に、前記グループが
占める領域内の部分領域を与える操作を順次繰り返し、
各々のトランジスタの隣接関係を求める手段と、上記ト
ランジスタを配置する格子を設け、格子上にトランジス
タを配置し、上記接続情報を使用して、トランジスタ間
の格子上での配線経路を求める手段と、上記の格子上の
配置配線結果を元にして、トランジスタの配置および配
線図形のコンパクションを行なう手段とを設ける構成と
したものである。
【0024】また、起点から、目標点までの配線経路を
求める配線装置を対象とし、配線が遠回り出来る距離の
上限値を持ち、前記上限値の初期値を0(零)とし、配
線経路上にコンタクトを発生させる操作を一定距離Aの
配線の遠回りと等価であると評価する手段と、起点から
遠回りをせずに目標点に向かう方向を優先的に経路探索
し、経路が見つからない場合には、遠回りの上限値を単
位長さだけ増加させ、前記上限値以内の距離を目標点か
ら離れる方向へ進むことを許した探索を順次繰り返す手
段と、遠回りの上限値が、上記の一定距離Aを越える場
合に、途中にコンタクトを発生させて別の配線層にて、
目標点に向かう経路の探索を同時に行なう手段とを設け
る構成であり、出来るだけコンタクトの発生を抑え、最
小の配線経路を求めることを特徴とする配線経路探索装
置である。
【0025】また、少なくとも1個の配置要素と、配置
要素間の接続情報が与えられ、配置要素の配置と配置要
素間の配線を求めるために、格子頂点と隣接する格子頂
点を結ぶ格子辺によって構成される構造であって、配置
要素を1個あるいは、複数の連続する格子頂点に配置
し、前記配置要素に接続点を設け、配置要素の接続点の
間に与えられた配線要求を実現する配線を、配線層を属
性として持つ配線成分を格子辺に配置し、接続点を配線
成分の両端の格子頂点に配置し、前記配線成分と前記接
続点を接続することによって構成し、 同一格子辺に割り
当てる同じ配線層の複数の配線成分に対して、上下ある
いは左右の順序制約を与えることによって実現される配
置配線モデルを用いて、配置配線領域と既配線を表現
し、格子上の、複数の接続点を結ぶ配線を求める装置を
対象とし、取り扱う接続点の配線順を与え、前記の配線
順にしたがって、第1の接続点を目標点とし、第2の接
続点を起点とし、前記配線経路探索装置を用いて、前記
起点から前記目標点への経路探索を行ない、求められた
配線経路上の全ての接続点を、次の経路探索のための目
標点の集合とし、未接続の接続点の中で配線順の先頭の
前記接続点を次の経路探索のための起点とする操作を、
未接続の接続点がなくなるまで順次繰り返す手段を備え
たことを特徴とする配置配線装置である。
【0026】また、セル内のトランジスタの配置配線の
図形を垂直あるいは水平方向にコンパクションするコン
パクション装置を対象とする。そして、トランジスタの
配置の基づいて、上下あるいは左右の位置制約を求める
配置位置制約手段と、前記配置制約設定手段に基づき、
最も下に配置できるトランジスタの配置集合を求める配
置集合決定手段と、下辺の凹凸形状に合わせて仮の格子
状の配置領域を設け、セル面積最小化の評価指標に基づ
き、前記配置集合に含まれる各トランジスタを格子上に
再配置する再配置手段と、前記格子上で、前記配置集合
に含まれるトランジスタ間の配線を、配線長最小化と、
コンタクト数最小化の評価指標に基づいて再配線する再
配線手段と、前記配置集合に含まれるトランジスタと配
線を可能な限り、下に詰める下詰め手段と、不必要な配
線の折り曲げを最小化し、配線図形を整形する手段から
構成され、前記の配置制約設定手段と配置集合決定手段
と再配置手段と再配線手段と下詰め手段を順次繰り返
し、最小の面積の図形に変換するコンパクション装置で
ある。
【0027】
【作用】本発明の配線方法と配線装置では、一般的なセ
ルモデルに対してセル合成が可能となるので、人手で時
間をかけて設計したのと同様の高密度なセル設計を、短
時間で実現することができるようになる。同様にセルモ
デルが柔軟であるために、スタンダードセルだけでな
く、I/Oセルや、データパスセルなどの設計にも応用
が容易である。
【0028】本発明の格子モデルを使うことにより、コ
ンタクトの少ない配線結果を高速に求めることができ
る。また、遠回り配線とコンタクトの発生のいずれを優
先するかのトレードオフを扱うことができる。また、配
線処理中にセル面積を評価でき、その結果を配線の最適
化に反映できる。
【0029】本発明のコンパクション方法とコンパクシ
ョン装置を使うことにより、コンパクション時に2次元
的な配置改善とローカルな配線の最適化も同時に行なう
ことができるため、コンパクションによって配線が歪み
不要な遠回り配線が発生したり、そのために面積が増加
することを防ぐことができ、非常に面積の小さい良好な
レイアウト結果を得ることができる。
【0030】
【実施例】以下、本発明の実施例について図面に基づ
き、説明する。
【0031】図1は実施例に係わるLSI設計装置の一
部の構成を示すブロック図である。図1に示すように、
LSI設計装置は、ネットリスト部11、デザインルー
ル部12、セルデザインパラメータ部13、等の入力部
と、出力図形部13等の出力部を内蔵する記憶手段とし
ての記憶装置1と、前記記憶装置1の記憶情報に基づい
て、セルのマスク情報を合成し、前記出力図形部13に
結果出力を行なうセルレイアウト合成手段としてのセル
合成システムと、データの転送、演算処理等を行なう計
算機3と、解析、演算結果を表示出力する表示装置4と
を備えている。上記記憶装置1及び、セル合成システム
2により本発明にいうセル合成装置が構成されている。
ここで、上記ネットリスト部11には、トランジスタの
ゲート、ソース及びドレーンと、外部端子および電源グ
ランドとの接続が記憶されている。
【0032】また、図2は、上記セル合成装置による最
適セルレイアウト合成の決定手順を示すフローチャート
である。まず、ステップST1で、拡散の共有化のしや
すさを評価指標とし、前記トランジスタのグループ化
と、前記グループをさらに大きなグループにまとめる操
作を、全体が1個のグループになるまで階層的に繰り返
す。
【0033】次に、ステップST2で、上記階層的グル
ープ化の情報を使用して、レイアウトの最適化の評価指
標に基づいて、上記セルに対応する1個のグループが前
記セル配置領域を全体を占める状態から始め、前記グル
ープを構成するサブグループの各々に、前記グループの
占める領域内での部分領域を与える操作を、順次繰り返
し、各々のトランジスタの隣接関係を求める。
【0034】次に、ステップST3で、上記トランジス
タを配置する格子を設け、格子上にトランジスタを配置
し、上記接続情報を使用して、トランジスタ間の格子上
での配線経路を求める。
【0035】次に、ステップST4で、上記の格子上の
配置配線結果を初期値として、トランジスタの配置およ
び配線図形のコンパクションを行なう。
【0036】次に、上記フローチャートの各ステップに
おける具体的な処理について、詳細に説明する。
【0037】まず、図2のフローチャートの階層的にト
ランジスタのグループ化を行なうステップST1と、グ
ループ同志の隣接関係を与えるステップST2における
処理について説明する。
【0038】前述したように、従来例のトランジスタ配
置では、トランジスタは図3に示すように、P型、N型
それぞれのトランジスタを1列に配置するといった制約
があるが、本発明では、より面積の小さい結果を得るた
め、そのような制約を排除し、図4に示すようなより一
般的な配置モデルを扱う。すなわち、トランジスタ同志
は縦にでも横にでも隣接が可能であり、さらに、トラン
ジスタの向きも自由である。
【0039】従来のトランジスタ配置モデルでは、それ
ぞれの型のトランジスタを1列で配置するので、列の並
びを最適化するだけで良かったが、本発明で扱う配置モ
デルでは、縦にも横にもトランジスタの隣接が起こるの
で、2次元的にトランジスタの隣接関係を最適化するた
めの処理が必要である。上記フロチャートのステップS
T1とステップST2は、このような、2次元的にトラ
ンジスタを隣接させるための処理を含む。ステップST
1とステップST2は基本的に、拡散の共有数を最大化
することと、配線混雑度をできるだけ少なくすることを
目的として、処理が行なわれる。
【0040】ここで、説明のため、図5に示すような回
路に対するセル合成の処理手続きの説明をする。前記回
路の各々のトランジスタは、ゲートサイズL、W等が与
えられている。31a〜31hはP型トランジスタ、3
2a〜31hはN型トランジスタである。拡散の共有化
が出来るトランジスタの組合せは、例えばトランジスタ
32aと32bのように拡散どうしの接続が行なわれて
いるものである。これらのトランジスタは隣接させるこ
とが面積最小化の為には好ましい。35a〜35gは配
線である。トランジスタあるいは、トランジスタの集合
のペアを考えた場合、それらを結ぶ配線が多いほど接続
強度が強い。接続強度の強いペアはできるだけ近接させ
ることが面積最小化の点で有利である。
【0041】上記のトランジスタグループ化を求めるス
テップST1では、 1)まず、図5の例では、トランジスタ32aと32
b、32eと32fに相当するような、出力端子を除い
た部分で拡散の共有化のはかれるトランジスタのグルー
プ化を行なう。
【0042】2)次に、出力端子も含めて、拡散の共有
化のはかれるトランジスタあるいはトランジスタグルー
プのグループ化をおこなう。図5の例では、トランジス
タグループ(32a, 32b)と(32e, 32f)を
さらにおおきなグループにまとめることに相当する。
【0043】3)次に、ゲート同志のネットに重み付け
をした、トランジスタあるいはトランジスタグループ間
の接続強度(ネット数)を求める。ゲート同志の接続を
重く見る度合は、セルの構造に依存する。一般的に、扱
われるように、P型トランジスタと、N型トランジスタ
の領域を分け、できるだけゲートを一本の配線で実現す
るような方式の場合に大きくなる。図5の例に関して
は、前記の重みは、3.0とし、前記重みを乗じて計算し
たグループあるいはトランジスタ間の接続強度は、図6
に示すような結果となる。
【0044】4)次に、接続強度の強いトランジスタあ
るいはトランジスタグループの組合せをさらに大きなグ
ループに統合する操作を全体が一つのグループになるま
で順次繰り返す。
【0045】グループ化の手順は、図7に示すような、
クラスタ木で表現できる。各リーフ(図7で最も下に位
置する頂点)は個々のトランジスタに対応し、上の頂点
は、いくつかのトランジスタをマージしたグループに対
応する。前記グラフを上に行くに従い、グループ化(ク
ラスタ化)が進む様子を示している。
【0046】次に、上記のグループ同志の隣接関係を与
えるステップST2では、前ステップST1で求めたク
ラスタ木を上から下に辿りながらグループ化と逆手順
で、グループの分割と同時に、領域の割り当てをおこな
う。以下、図5と図7の例に基づいて説明を行なう。
【0047】まず、全体のグループ(a, b, c, d, e,
f, g, h)は3個のサブグループ(c),(d, a, b, e,
f, g),(h)によって構成されており、接続強度は、図
8aに示すようになっている。セルの高さ制限が与えら
れ、同制限を越えるような縦積みは不可能である。以上
を考慮して、全体のグループは、図8bに示すような構
造に割り当てる。順次グループの分割と領域割り当てを
それぞれの各グループ中身が1個のトランジスタになる
まで、繰り返す。各々の領域割り当ての操作は、グルー
プに与えられた領域内に、前記グループのサブグループ
を左右あるいは、上下のいずれの隣接関係が良いかを求
める操作である。前記グループの配置領域の周辺には、
隣接する別のグループの配線との接続端子が存在し、前
記グループの配置領域の高さが、あたえられるとする。
その条件のもとで、考えられるすべての隣接関係を列挙
し、それぞれに対して、領域の幅と総配線長を評価し、
前記領域幅と、前記配線長を最小化するような、隣接関
係を選択する。図8cは、最終結果のトランジスタの配
置の隣接関係を示す。
【0048】次に、図2の格子上での配置配線を計算す
るステップST3における処理について説明する。ステ
ップST3は、本発明の格子構造の上で処理が行なわれ
る。
【0049】まず、図9の説明図を用いて、本発明の格
子構造を説明する。格子の各頂点92には、トランジス
タ90あるいは、ピン91の配置可能である。トランジ
スタ90は幅Wが単位長さUを越える場合には、大きさ
に応じて複数の格子頂点92を占有する。
【0050】各々のトランジスタ90は、ゲート96お
よび、ソース97、ドレイン98に接続点94を有し、
それぞれの接続点94は、トランジスタ90が配置され
た格子頂点92に割り当てられる。
【0051】ピン91もトランジスタ90と同様、1個
あるいは複数個の格子頂点92を占有し、個々の格子頂
点92に接続点94が割り当てられる。配線要求は、上
記図1で示されるネットリスト11を入力することによ
って、上記接続点94の各々に、ネット(同電位に結線
すべき接続点の集合)の番号あるいは名称が与えられ
る。
【0052】配線は前記接続点94を結ぶように、格子
辺93上に、配線成分95を配置し、格子頂点92上に
接続点94を設け、前記格子頂点92の周辺の格子辺9
3に配置される配線成分95を接続する。
【0053】同一の格子辺93に複数の配線成分95が
割り当てられる場合は、前記配線成分95間に左右ある
いは上下の順序を与える。簡単な表現方法として、それ
ぞれの配線成分95に重み変数を与え、重いものほど下
あるいは左に配置するようにする。この順序付けを与え
ることは、従来の格子と区別するために非常に重要な特
徴を有する。従来の格子は、各格子辺を通過出来る配線
は1本とする制約を与えるか、あるいは、後に格子内の
配線を処理するとの前提のもとで、仮に配線をする程度
の意味しか持たなかったため、前者の方法では、非常に
計算時間および、記憶領域を必要とし、後者の方法で
は、格子内部の配線に必要な領域は、配線交差を避ける
ためのコンタクトの発生によって大きく左右され、領域
の推定が非常に困難であるとともに、コンタクトの個数
の最小化も困難なため、全体の配線面積の最小化も困難
であったこと、等の課題があった。本発明の格子を用い
ると、これらの課題を解決し、高速で、しかも出来るだ
けコンタクトの発生を抑える配線が可能である。再配線
処理も容易である。
【0054】次に、前記格子構造上での配線手続きを図
10aと図10bの説明図を用いて説明する。
【0055】配線の手続きは、前ネットの配線経路を求
めるための初期配線と、部分的にいくつかのネットの配
線経路を求め直す再配線の2種類の処理がある。それぞ
れの処理は以下の手続きを含む。
【0056】(初期配線) S1)取り扱うネットの順番を決める。
【0057】ネットを囲む矩形の小さいものから順に処
理されるように順番を与える。S2)各々のネットに対
して、以下のS3〜S4の手続きを行なう。
【0058】S3)取り扱う接続点の順番を決める。 S4)S3で決めた順番にしたがって、未配線接続点か
ら既配線経路に向かって、配線経路を順次求める。
【0059】上記ステップS4では、既配線による障害
を避けながら、出来るだけ最短な経路を求める手続きを
用いる。図10aにおいて、Sをスタート点、Tを到達
点とする。(既配線がある場合は到達点が複数個あると
考える。)前記スタート点Sと前記到達点Tとの最短距
離は5であたえられるが、既配線W0が障害となるた
め、コンタクトを使わないと必ずしも距離が5であるよ
うな配線経路が見つかるとは限らない。コンタクトの発
生は、面積増加につながるが、反面コンタクトを作らな
いようにするために遠回りするとそれも面積増加につな
がる。このように、コンタクトを作ることと、配線の遠
回りをすることとの間のトレードオフの関係にある。本
発明の配線方法はこのようなトレードオフを扱うことが
できる。ずなわち、コンタクトを1個発生することに等
価な遠回り配線長を与えて、配線経路探索においてそれ
らが等価と判断されるような処理を行なう。
【0060】本発明の配線経路探索方法は、まず、目標
点までの最短距離を、初期の目標配線長と設定し、出来
るだけ遠回りせずに、目標点に近付く方向を優先して深
さ優先探索を行なう。配線経路が見つからない場合は、
目標配線長を1増し、距離1の遠回りを許して経路探索
範囲を広げ、到達点への経路を探索する。以上の処理を
順次繰り返し、遠回り距離が最初に設定した、コンタク
ト1個の発生に等価な距離になれば、1個のコンタクト
を発生して、既配線の障害を1個乗り越える配線経路も
探索する。(ただし、コンタクトを通過するときに、同
配線経路の長さは、前記コンタクトの発生に等価な遠回
り長が加算される。)図10aの例を用いて、本発明の
処理手続きの説明を行なう。図10aの例いおいて、コ
ンタクト1個の発生に等価な遠回り距離が2と与えられ
ているとする。前記目標配線長の初期値は5である。既
配線が障害となっているので、遠回りが2までは、目標
点Tに到達する配線経路は発見できない。遠回り0の時
の探索領域はZ1、遠回り2までのときの探索経路はZ
2であり、目標点には到達できない。コンタクト発生が
遠回り2と等価なので、遠回り0で到達でき、コンタク
トCを発生すれば、より目標点に近付く経路は、この段
階で、探索され、経路W1が求まる。
【0061】次に、図10bを用いて、既配線による障
害の説明と、格子点から、到達可能な隣接格子点を探索
する方法を説明する。図10bにおいて、100A、1
00Bは格子点、101A〜101Gは格子辺である。
102A〜102Hは、既配線の配線要素である。格子
辺101Aの既配線102Aの左を通過する配線に対し
て、配線要素が格子辺101Aに追加され、前記配線要
素102Aの左に置くという制約が与えられる。同時
に、格子頂点100Aに新たな接続点が付加される。前
記接続点から配線を延ばすことを考えた場合、既配線1
00Aと既配線102Dが下方向を塞いでおり、右また
は左へしか配線を延ばすことはできない。そこで、右へ
延ばすことを考える。このとき、格子辺101Dに新た
な配線要素NWSが付加され、前記格子辺101Dに配
置される配線要素は、前記配線要素NWSと既配線要素
102B、102Dを含め3本となり、上から102
B、NWS、102Dの順番に配置せよという制約を与
える。同時に、格子点100Bに新たな接続点を設け
る。前記新規接続点配線を進める場合は、右側は、既配
線の配線要素102Fと配線要素102Hが塞いでお
り、配線を延ばすことができないとわかる。延ばすこと
が出来る方向は上あるいは下である。以上のように、各
格子辺における配線要素同志の並びの順番を与えること
によって、新規の配線の探索方向を決めることができ
る。
【0062】(再配線) T1)与えられたネットの配線を全て取り除く。
【0063】T2)与えられたネットに対して、上記の
S3〜S4の手続きを行なう。最後に、第2図の配置配
線のコンパクションを行なうステップST4における処
理について説明する。本発明のコンパクション方法は、
図11のフローチャートに示される処理手順に従って構
成される。コンパクションの処理においては、トランジ
スタやピンを配置移動の対象とする。以下ではスタンダ
ードセル用のコンパクション方法について図12a を用
いて説明を行なう。本発明は、スタンダードセルの電源
121及び、グランド122が垂直方向に向くように配
置し、トランジスタ123やピン124などの配置要素
を最も下に位置するものから、下へ順番に移動を繰り返
す方法である。
【0064】既に下に配置された配置要素は、それ以後
に配置される配置要素の配置の障害になるが、その障害
の上限の形状をフロア形状125と呼ぶ。また、未配置
要素の外形をシーリング形状126と呼ぶ。
【0065】従来の2次元コンパクションでも、同様の
データを対象として、個々のトランジスタを順にコンパ
クション処理した。すなわち、未配置のトランジスタと
前記トランジスタに付随している配線の集合を求め、そ
れらを移動する場所をフロア上に決め、移動を繰り返す
方法である。
【0066】ただし、従来の方法では、配置要素の集合
をフロア形状125に沿った柔軟な形で移動し、前記配
置要素間の配線を常に最適な経路に保つことはできなか
った。無理に、配置要素の集合をフロア形状に合わせる
ためには、前記配置要素間の配線に不要な折り曲げが発
生することも多かった。
【0067】本発明は、従来例と次の2点で大きく異な
り、それによって、非常に最適性の良いコンパクション
結果を得ることができる。
【0068】A)下へ配置移動できる配置要素のグルー
プを求め、それらの配置要素(トランジスタ等)最適な
配置移動を同時に考慮する。
【0069】B)本発明では、図12bに示すように、
フロア形状に合わせた格子領域127を仮に作成し、配
置移動可能な配置要素を前記格子領域の中で最適な位置
へ移動し、この時点で、格子上に配置された配置要素間
のローカルな配線を再実行し、従来例で課題であったロ
ーカル配線の歪みをなくす。
【0070】以下に図11のコンパクションのフローチ
ャートの各ステップの処理を説明する。
【0071】1)まず、ステップST101では、各々
の配置要素(トランジスタ、ピン)の相互間の配置制約
を表現する配置グラフx-graph, y-graph を作成する。
ここで、配置グラフを説明するため、図12cにコンパ
クションの対象となる図12aのトランジスタの配置配
線例を表現する配置グラフを示す。拡散の共有化が行な
われているトランジスタの組合せはマージされて1個の
オブジェクトになっているいる。
【0072】図12では簡単のため、垂直方向の配置制
約を表現する配置グラフ(y-graph)について示す。図
12aのトランジスタの配置配線例は、電源及びグラン
ドの配線を垂直方向に向けて配置している。123A〜
123Eはトランジスタである、それぞれに対応した y
-graph 上の頂点は、図12bのそれぞれ、128A〜
128Eに対応している。任意の隣接する2個のトラン
ジスタには、上下方向に配置の制約が与えられる。最小
距離(デザインルール)を前記の2個のトランジスタに
対応した2頂点間の枝(129A〜129C)に重みと
してあたえる。
【0073】2)次に、ステップST102では、上記
配置グラフの探索をおこない、未配置要素に対応した頂
点に向かう有向枝が存在しない配置要素の集合、すなわ
ち下詰め配置グループG(一番下に配置できる要素の集
合)を求める。図12cの例では、128D、128E
に対応したトランジスタは既に配置が決まっているの
で、前記下詰め未配置グループGに対応するものは、1
28A、128B、128Cであり、それぞれ、トラン
ジスタ123A、123B、123Cに対応する。
【0074】3)次に、ステップST103では、ま
ず、フロア形状に沿った形で、格子の配置配線領域12
7を定義する。格子の間隔は、一定ではない。次に、下
詰め配置グループGに属する配置要素を上記格子127
に、出来るだけ下詰めになるように配置移動を行なう。
次に、前記格子上で、下詰め配置グループGに属する配
置要素の間の配線を再実行する。
【0075】4)次に、ステップST104では、グリ
ッドを取り払い最終図形を得るためのコンパクションを
行なう。すなわち、各々の、配置要素に対して、x方向
の配置制限を表現する配置グラフ x-graph によって与
えられる配置可能なx方向の領域の内、フロア形状を見
て、最も下に配置出来る場所を選択する。評価が同じで
あれば、できるだけ、両端に近い場所を選択する。
【0076】5)次に、ステップST105では、フロ
ア形状125を更新する。 6)最後に、配線の整形を行なうステップST105で
は、配線要素を全てチェックし、面積を増やさない範囲
で、余分な配線の折り曲げを取り除く。
【0077】
【発明の効果】以上説明したように、本発明によれば、
セル合成方法として、2次元的にトランジスタを配置
し、拡散の共有化ができるなど、人手でレイアウト設計
を行なう場合と同様に柔軟性の高い配置配線処理が行な
えるため、高密度なセルのレイアウトを合成できる。同
様にセルモデルが柔軟であるために、スタンダードセル
だけでなく、I/Oセルや、データパスセルなどの設計
にも応用が容易である。
【0078】また、配置配線方法として、コンタクトの
少ない配線結果を高速に求めることができる。また、遠
回り配線とコンタクトの発生のいずれを優先するかのト
レードオフを扱うことができる。また、配線処理中にセ
ル面積を評価でき、その結果を配線の最適化に反映でき
る。そのため、高速で面積の小さい配線結果を得ること
ができる。
【0079】また、コンパクション方法として、コンパ
クション時に2次元的な配置改善とローカルな配線の最
適化も同時に行なうことができるため、コンパクション
によって配線が歪み不要な遠回り配線が発生したり、そ
のために面積が増加することを防ぐことができ、非常に
面積の小さい良好なレイアウト結果を得ることができ
る。
【0080】また、セル合成装置として、トランジスタ
の拡散の共有化を2次元的に最適化する手段と、格子上
に前記トランジスタを配置し、トランジスタ間の格子上
での配線経路を求める手段と、トランジスタの配置およ
び配線図形のコンパクションを行なう手段とを設ける構
成としたので、高密度なセルのレイアウト合成を行なう
ことができる。
【図面の簡単な説明】
【図1】実施例に係わるLSI設計装置の一部の構成を
示すブロック図
【図2】実施例に係わる配置配線の決定方法の手順を示
すフローチャート図
【図3】従来例のトランジスタ配置を示す配置配線例を
示す図
【図4】本発明のトランジスタ配置を示す配置配線例を
示す図
【図5】トランジスタ回路の例を示す図
【図6】トランジスタあるいは、トランジスタグループ
間の接続強度を示す図
【図7】クラスタ木の例を示す図
【図8】(a)はトランジスタあるいは、トランジスタ
グループ間の接続強度の例を示す図 (b)はトランジスタあるいは、トランジスタグループ
に割り当てられた領域を示す図 (c)は最終結果のトランジスタの配置の隣接関係を示
す図
【図9】本発明の格子構造の説明図
【図10】本発明の格子構造上での配線手続きの説明図
【図11】本発明のコンパクションのフローチャート
【図12】本発明のコンパクション処理の説明図
【符号の説明】
1 記憶装置(記憶手段) 2 セル合成システム 3 計算機 4 表示装置 11 ネットリスト部 12 デザインルール部 13 セルデザイン部 14 図形データ部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/092 H01L 27/08 321Z (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 H01L 21/82 - 21/8238 H01L 27/04 - 27/092 JICSTファイル(JOIS) WPI(DIALOG)

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】少なくとも1つのトランジスタと、トラン
    ジスタにセル外部から入力信号を伝達し、出力をセル外
    部に出力するための複数の端子と、トランジスタの端子
    との相互接続の情報が与えられ、接続情報を満足するセ
    ル内部のトランジスタの配置配線を行なう方法であっ
    て、 前記トランジスタの拡散の共有化の可能性と接続強度を
    評価指標とし、前記トランジスタのグループ化と、グル
    ープをさらに大きなグループにまとめる操作を、全体が
    1個のグループになるまで階層的に繰り返すステップ
    と、 前記階層的グループ化の情報を使用して、レイアウトの
    最適化の評価指標に基づいて、セルに対応する1個のグ
    ループがセル配置領域全体を占める状態から始め、グル
    ープを構成するサブグループの各々に、前記グループが
    占める領域内の部分領域を与える操作を順次繰り返し、
    各々のトランジスタの隣接関係を求めるステップと、 前記トランジスタを配置する格子を設け、格子上にトラ
    ンジスタを配置し、上記接続情報を使用して、トランジ
    スタ間の格子上での配線経路を求めるステップと、 前記格子上の配置配線結果を元にして、トランジスタの
    配置および配線図形のコンパクションを行なうステップ
    とを備えたセル合成方法。
  2. 【請求項2】起点から、目標点までの配線経路を求める
    方法であって、 配線が遠回り出来る距離の上限値を持ち、前記上限値の
    初期値を0(零)とし、配線経路上にコンタクトを発生
    させる操作を一定距離Aの配線の遠回りと等価であると
    評価するステップと、 起点から遠回りをせずに目標点に向かう方向を優先的に
    経路探索し、経路が見つからない場合には、遠回りの上
    限値を単位長さだけ増加させ、前記上限値以内の距離を
    目標点から離れる方向へ進むことを許した探索を順次繰
    り返すステップと、 遠回りの前記上限値が、上記の一定距離Aを越える場合
    に、途中にコンタクトを発生させて別の配線層にて、目
    標点に向かう経路の探索を同時に行なうステップとを備
    え、 出来るだけコンタクトの発生を抑え、最小の配線経路を
    求めることを特徴とする配線経路探索方法。
  3. 【請求項3】少なくとも1個の配置要素と、配置要素間
    の接続情報が与えられ、配置要素の配置と配置要素間の
    配線を求めるために、格子頂点と隣接する格子頂点を結
    ぶ格子辺によって構成される構造であって、 配置要素を1個あるいは、複数の連続する格子頂点に配
    置し、前記配置要素に接続点を設け、 配置要素の接続点の間に与えられた配線要求を実現する
    配線を、配線層を属性として持つ配線成分を格子辺に配
    置し、接続点を配線成分の両端の格子頂点に配置し、前
    記配線成分と前記接続点を接続することによって構成
    し、 同一格子辺に割り当てる同じ配線層の複数の配線成分に
    対して、上下あるいは左右の順序制約を与えることによ
    って実現される 配置配線モデルを用いて配置配線領域と
    既配線を表現し、格子上の複数の接続点を結ぶ配線を求
    める方法であって、 取り扱う接続点の配線順を与え、前記配線順に従って第
    1の接続点を目標点とし、第2の接続点を起点とし、 請求項2記載の配線経路探索方法を用いて、前記起点か
    ら前記目標点への経路探索を行ない、求められた配線経
    路上の全ての接続点を、次の経路探索のための目標点の
    集合とし、未接続の接続点の中で前記配線順の先頭の接
    続点を次の経路探索のための起点とする操作を、未接続
    の接続点がなくなるまで順次繰り返すステップを備えた
    配置配線方法。
  4. 【請求項4】セル内のトランジスタの配置配線の図形を
    垂直あるいは水平方向にコンパクションする方法であっ
    て、 トランジスタの配置に基づいて、上下あるいは左右の位
    置制約を求める配置制約設定ステップと、 前記配置制約設定ステップに基づき、最も下に配置でき
    るトランジスタの配置集合を求める配置集合決定ステッ
    プと、 下辺の凹凸形状に合わせて仮の格子状の配置領域を設
    け、セル面積最小化の評価指標に基づき、前記配置集合
    に含まれる各トランジスタを格子上に再配置する再配置
    ステップと、 前記格子上で、前記配置集合に含まれるトランジスタ間
    の配線を、配線長最小化と、コンタクト数最小化の評価
    指標に基づいて、再配線する再配線ステップと、 前記配置集合に含まれるトランジスタと配線を可能な限
    り、下に詰める下詰めステップと、 不必要な配線の折り曲げを最小化し、配線図形を整形す
    るステップとを備え、 前記配置制約設定ステップと配置集合決定ステップと再
    配置ステップと再配線ステップと下詰めステップとを順
    次繰り返し、最小の面積の図形に変換するコンパクショ
    ン方法。
  5. 【請求項5】少なくとも1つのトランジスタと、トラン
    ジスタにセル外部から入力信号を伝達し、出力をセル外
    部に出力するための複数の端子と、トランジスタの端子
    との相互接続の情報が与えられ、接続情報を満足するセ
    ル内部のトランジスタの配置配線を行なうセル合成装置
    であって、 前記トランジスタの拡散の共有化の可能性と接続強度を
    評価指標とし、トランジスタのグループ化と、前記グル
    ープをさらに大きなグループにまとめる操作を、全体が
    1個のグループになるまで階層的に繰り返す手段と、 前記階層的グループ化の情報を使用して、レイアウトの
    最適化の評価指標に基づいて、前記セルに対応する1個
    のグループがセル配置領域全体を占める状態から始め、
    前記グループを構成するサブグループの各々に、前記グ
    ループが占める領域内の部分領域を与える操作を順次繰
    り返し、各々のトランジスタの隣接関係を求める手段
    と、 前記トランジスタを配置する格子を設け、格子上にトラ
    ンジスタを配置し、前記接続情報を使用して、トランジ
    スタ間の格子上での配線経路を求める手段と、 前記の格子上の配置配線結果を元にして、トランジスタ
    の配置および配線図形のコンパクションを行なう手段と
    を備えたセル合成装置。
  6. 【請求項6】起点から、目標点までの配線経路を求める
    配線装置であって、 配線が遠回り出来る距離の上限値を持ち、前記上限値の
    初期値を0(零)とし、配線経路上にコンタクトを発生
    させる操作を一定距離Aの配線の遠回りと等価であると
    評価する手段と、 起点から遠回りをせずに目標点に向かう方向を優先的に
    経路探索し、経路が見つからない場合には、遠回りの前
    記上限値を単位長さだけ増加させ、前記上限値以内の距
    離を目標点から離れる方向へ進むことを許した探索を順
    次繰り返す手段と、 遠回りの上限値が、上記の一定距離Aを越える場合に、
    途中にコンタクトを発生させて別の配線層にて、目標点
    に向かう経路の探索を同時に行なう手段とを備え、 出来るだけコンタクトの発生を抑え、最小の配線経路を
    求めることを特徴とする配線経路探索装置。
  7. 【請求項7】少なくとも1個の配置要素と、配置要素間
    の接続情報が与えられ、配置要素の配置と配置要素間の
    配線を求めるために、格子頂点と隣接する格子頂点を結
    ぶ格子辺によって構成される構造であって、 配置要素を1個あるいは、複数の連続する格子頂点に配
    置し、前記配置要素に接続点を設け、 配置要素の接続点の間に与えられた配線要求を実現する
    配線を、配線層を属性として持つ配線成分を格子辺に配
    置し、接続点を配線成分の両端の格子頂点に配置し、前
    記配線成分と前記接続点を接続することによって構成
    し、 同一格子辺に割り当てる同じ配線層の複数の配線成分に
    対して、上下あるいは左右の順序制約を与えることによ
    って実現される 配置配線モデルを用いて、配置配線領域
    と既配線を表現し、格子上の、複数の接続点を結ぶ配線
    を求める装置であって、 取り扱う接続点の配線順を与え、前記配線順にしたがっ
    て、第1の接続点を目標点とし、第2の接続点を起点と
    し、 請求項6記載の配線経路探索装置を用いて、前記起点か
    ら前記目標点への経路探索を行ない、求められた配線経
    路上の全ての接続点を、次の経路探索のための目標点の
    集合とし、未接続の接続点の中で配線順の先頭の前記接
    続点を次の経路探索のための起点とする操作を、未接続
    の接続点がなくなるまで順次繰り返す手段を備えたこと
    を特徴とする配置配線装置。
  8. 【請求項8】セル内のトランジスタの配置配線の図形を
    垂直あるいは水平方向にコンパクションするコンパクシ
    ョン装置であって、 トランジスタの配置の基づいて、上下あるいは左右の位
    置制約を求める配置制約設定手段と、 前記配置制約設定手段に基づき、最も下に配置できるト
    ランジスタの配置集合を求める配置集合決定手段と、 下辺の凹凸形状に合わせて仮の格子状の配置領域を設
    け、セル面積最小化の評価指標に基づき、前記配置集合
    に含まれる各トランジスタを格子上に再配置する再配置
    手段と、 前記格子上で、前記配置集合に含まれるトランジスタ間
    の配線を、配線長最小化と、コンタクト数最小化の評価
    指標に基づいて、再配線する再配線手段と、 前記配置集合に含まれるトランジスタと配線を可能な限
    り、下に詰める下詰め手段と、 不必要な配線の折り曲げを最小化し、配線図形を整形す
    る手段とを備え、 前記の配置制約設定手段と配置集合決定手段と再配置手
    段と再配線手段と下詰め手段を順次繰り返し、最小の面
    積の図形に変換するコンパクション装置。
JP6220134A 1994-09-14 1994-09-14 セル合成方法及びセル合成装置 Expired - Fee Related JP3022198B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6220134A JP3022198B2 (ja) 1994-09-14 1994-09-14 セル合成方法及びセル合成装置
US08/527,318 US5701255A (en) 1994-09-14 1995-09-12 Cell generation method and cell generation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6220134A JP3022198B2 (ja) 1994-09-14 1994-09-14 セル合成方法及びセル合成装置

Publications (2)

Publication Number Publication Date
JPH0883302A JPH0883302A (ja) 1996-03-26
JP3022198B2 true JP3022198B2 (ja) 2000-03-15

Family

ID=16746438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6220134A Expired - Fee Related JP3022198B2 (ja) 1994-09-14 1994-09-14 セル合成方法及びセル合成装置

Country Status (1)

Country Link
JP (1) JP3022198B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393601B1 (en) 1997-04-14 2002-05-21 Matsushita Electric Industrial Co., Ltd. Layout designing apparatus for integrated circuit, transistor size determining apparatus, circuit characteristic evaluating method, and transistor size determining method
JP2024122756A (ja) * 2023-02-28 2024-09-09 富士通株式会社 リーフセルのトランジスタ配置プログラム、リーフセルのトランジスタ配置方法、および情報処理装置

Also Published As

Publication number Publication date
JPH0883302A (ja) 1996-03-26

Similar Documents

Publication Publication Date Title
US5784289A (en) Method for estimating routability and congestion in a cell placement fo integrated circuit chip
US9665679B2 (en) Systems and methods for designing integrated circuits with consideration of horizontal and vertical wiring demand ratios
US5583788A (en) Automatic layout design method of wirings in integrated circuit using hierarchical algorithm
Das et al. Design tools for 3-D integrated circuits
US5877091A (en) Multilayer routing method and structure for semiconductor integrated circuit
US10268795B2 (en) Method and system for timing optimization with detour prediction
KR100201979B1 (ko) 배선경로 처리방법과 배선경로 처리시스템 및 반도체집적회로 장치
JP3077757B2 (ja) レイアウトコンパクション方法及びレイアウトコンパクション装置
Preas et al. Methods for hierarchical automatic layout of custom LSI circuit masks
KR100439562B1 (ko) 트랜지스터 배치 방법
JPH10270563A (ja) 集積回路の自動概略配線方法
US20040031010A1 (en) Wire layout design apparatus and method for integrated circuits
US6075934A (en) Method for optimizing contact pin placement in an integrated circuit
US5701255A (en) Cell generation method and cell generation system
JP3022198B2 (ja) セル合成方法及びセル合成装置
CN111753484B (zh) 一种基于电路性能的多裸片结构fpga的布局方法
Lin et al. Transistor-level layout of high-density regular circuits
JPH10173058A (ja) 配置配線方法
Thaik et al. A new global router using zero-one integer linear programming techniques for sea-of-gates and custom logic arrays
JP3220037B2 (ja) トランジスタ配置方法
JP3068892B2 (ja) 自動配線方法
JP3182244B2 (ja) 半導体集積回路における信号伝播遅延時間の最適化方法
Karatsu et al. An integrated design automation system for VLSI circuits
JPH06209043A (ja) ディジタルlsi設計における自動配置方法およびその装置
JPH0945784A (ja) 半導体集積回路の多層配線方法及び多層配線構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees