JP2002203905A - レイアウト設計装置、レイアウト設計方法および半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 ダミーパターンを形成したレイアウトパター
ンのパターン密度の均一性を向上させることが可能なレ
イアウト設計装置、レイアウト設計方法およびそのレイ
アウト設計方法を用いて製造された半導体装置を提供す
る。 【解決手段】 レイアウト設計方法は、半導体装置の複
数の回路パターンを入力する入力工程Ｓ１０と、入力さ
れた複数の回路パターンの位置データを認識する認識工
程Ｓ２０と、認識された回路パターンの位置データに基
づいて決定された繰返し距離ごとに配置された複数のダ
ミーパターンを含むダミーパターン群を生成するダミー
パターン配置工程Ｓ３０と、ダミーパターン群から、回
路パターンと重ならない領域に位置するダミーパターン
を含む最終ダミーパターンを抽出する抽出工程Ｓ４０
と、抽出された最終ダミーパターンと回路パターンとを
含むレイアウトパターンを出力する出力工程Ｓ５０とを
備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、レイアウト設計
装置、レイアウト設計方法および半導体装置に関し、よ
り特定的には、ダミーパターンを含むレイアウトパター
ンを出力するレイアウト設計装置、レイアウト設計方法
およびそれを用いて製造された半導体装置に関する。

【０００２】

【従来の技術】従来、半導体装置の製造工程において
は、所定の配線や電極などを形成するために写真製版加
工技術が用いられている。この写真製版加工工程におい
ては、半導体基板の表面上にレジスト膜を形成した後、
フォトマスクに形成された転写用パターンをこのレジス
ト膜に露光・現像処理を用いて転写する。

【０００３】ここで、転写用パターンが転写されるレジ
スト膜は、半導体基板の表面上に形成された層間絶縁膜
上などに形成される。この層間絶縁膜下には、一般に配
線や電極などの下部構造が形成されている。そして、こ
れらの下部構造の存在に起因して、層間絶縁膜の上部表
面に凹凸部が形成される場合がある。このような凹凸部
が存在すると、この層間絶縁膜上に形成されたレジスト
膜の上部表面にもこの凹凸部に対応したレジスト膜凹凸
部が形成される。このようにレジスト膜凹凸部が存在す
る領域では、フォトマスクの転写用パターンをレジスト
膜に転写する露光工程において、フォトマスクとレジス
ト膜の上部表面との距離が局所的に変動することにな
る。このため、レジスト膜に転写される転写パターンの
寸法が変動したり、転写パターンが解像しないという問
題が発生していた。

【０００４】このような問題の発生を防止するため、レ
ジスト膜を形成する前に層間絶縁膜の上部表面をＣＭＰ
法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ）により平坦化する工程が実施される。し
かし、ＣＭＰ法を用いた平坦化を実施しても、下部構造
における配線などの密度が不均一で層間絶縁膜の上部表
面における凹凸部での段差が大きい場合、層間絶縁膜の
上部表面を充分に平坦化することが困難な場合があっ
た。

【０００５】そこで、従来、層間絶縁膜の上部表面にお
ける凹凸部の段差を小さくする（平坦性を向上させる）
ため、下部構造として配線などが存在しない領域にダミ
ー配線を形成し、下部構造における配線などの構造物の
密度を均一化するという手法が採用されている。このよ
うなダミー配線を形成するため、半導体装置の製造工程
におけるレイアウト設計工程では、以下に述べるような
レイアウト設計方法が実施されている。

【０００６】図３０は、従来のレイアウト設計方法を説
明するためのフローチャートである。また、図３１は、
図３０に示したレイアウト設計方法により得られるレイ
アウトパターンを示す模式図である。図３０および３１
を参照して、従来のレイアウト設計方法を説明する。

【０００７】図３０および３１を参照して、従来のレイ
アウト設計方法である補助パターン配置方法では、まず
半導体装置の回路を構成する配線などの回路パターン１
０１ａ〜１０１ｃを入力する工程（Ｓ１１０）を実施す
る。この回路パターン入力工程（Ｓ１１０）では、回路
パターン１０１ａ〜１０１ｃの座標データが、礼すと設
計方法を実施するソフトウェアがインストールされたコ
ンピュータシステムのメモリに入力・保持される。

【０００８】次に、回路パターン１０１ａ〜１０１ｃが
配置されるチップ領域全面にダミーパターンとしての補
助パターン１０３ａ、１０３ｂを生成する工程（Ｓ１３
０）を実施する。この補助パターン生成工程（Ｓ１３
０）では、補助パターン１０３ａ、１０３ｂは、予め決
められたピッチで、マトリックス状に配置される。ま
た、補助パターン１０３ａ、１０３ｂのサイズも予め決
められている。この補助パターン１０３ａ、１０３ｂ
は、ダミー配線を形成するためのパターンである。

【０００９】次に、補助パターン１０３ａ、１０３ｂの
うち、回路パターン１０１ａ〜１０１ｃと重ならない領
域に位置し、これらの回路パターン１０１ａ〜１０１ｃ
から所定の距離離れた領域に位置する補助パターン１０
３ａを抽出する工程（Ｓ１４０）を実施する。

【００１０】次に、補助パターン抽出工程（Ｓ１４０）
で抽出された補助パターン１０３ａと回路パターン１０
１ａ〜１０１ｃとからなるレイアウトパターンを出力す
る工程（Ｓ１５０）を実施する。このようにして、図３
１において示すように回路パターン１０１ａ〜１０１ｃ
が形成されていない領域に実線で示されたダミーパター
ンとしての補助パターン１０３ａが配置されたレイアウ
トパターンを得ることができる。

【００１１】そして、このようなレイアウトパターンに
基づいてフォトマスクの転写パターンを形成する。さら
に、写真製版加工により、この転写パターンに基づいて
半導体基板上に配線とダミー配線とを形成する。

【００１２】

【発明が解決しようとする課題】上述した従来のレイア
ウト設計方法は、以下に述べるような問題があった。す
なわち、従来のレイアウト設計方法では、補助パターン
生成工程（Ｓ１３０）において、補助パターン１０３
ａ、１０３ｂのサイズや補助パターン１０３、１０３ｂ
のピッチなどは、回路パターン１０１ａ〜１０１ｃとは
無関係に予め決められた値が用いられていた。このと
き、回路パターン１０１ａ〜１０１ｃが形成されるピッ
チと補助パターン１０３ａ、１０３ｂが形成されるピッ
チとが異なる場合が発生する。このような場合、図３１
に示すように、回路パターン１０１ａ〜１０１ｃと補助
パターン１０３ａ、１０３ｂとが必要以上に重なること
になり、補助パターン抽出工程（Ｓ１４０）において抽
出されない補助パターン１０３ｂの数が増えてしまう。
この結果、レイアウトパターン出力工程（Ｓ１５０）に
おいて得られるレイアウトパターンにおいて、補助パタ
ーンを配置するには充分な広さを有する部分（たとえ
ば、回路パターン１０１ｂと回路パターン１０１ｃとの
間の領域など）に補助パターンが配置されず、パターン
密度が充分均一にならない場合があった。

【００１３】このようにパターン密度が充分均一化しな
い場合、このレイアウトパターンに基づいて形成される
半導体装置の構造において配線の周りに充分なダミー配
線が配置されないことになる。この結果、この配線など
の構造上に層間絶縁膜を形成した場合、層間絶縁膜の上
部表面に凹凸部が形成され、ＣＭＰ法などを用いても充
分な平坦化ができない場合があった。

【００１４】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の目的は、ダミー
パターンを形成したレイアウトパターンのパターン密度
の均一性を向上させることが可能なレイアウト設計装
置、レイアウト設計方法およびそのレイアウト設計方法
を用いて製造された半導体装置を提供することである。

【００１５】

【課題を解決するための手段】この発明の１の局面にお
けるレイアウト設計装置は、半導体装置の複数の回路パ
ターンを入力する入力手段と、入力された複数の回路パ
ターンの位置データを認識する認識手段と、認識された
回路パターンの位置データに基づいて決定された繰返し
距離ごとに配置された複数のダミーパターンを含むダミ
ーパターン群を生成するダミーパターン配置手段と、ダ
ミーパターン群から、回路パターンと重ならない領域に
位置するダミーパターンを含む最終ダミーパターンを抽
出する抽出手段と、抽出された最終ダミーパターンと回
路パターンとを含むレイアウトパターンを出力する出力
手段とを備える（請求項１）。

【００１６】ここで、ダミーパターンを配置することが
可能な間隔で隣接する２つの回路パターンの間にダミー
パターンを配置する場合を考える。このとき、従来のよ
うにダミーパターンの繰返し距離や配置が回路パターン
とは独立して決定されている場合、すでに述べたように
回路パターンの間に複数のダミーパターンを配置して
も、いずれのダミーパターンも回路パターンと部分的に
重なることになり、最終ダミーパターンにおいてはこの
回路パターンの間にはダミーパターンが配置されない場
合があった。しかし、本発明によれば、回路パターンの
位置データに基づいてダミーパターンの繰返し距離を決
定するので、２つの回路パターンの間において、２つの
回路パターンと重ならないようにダミーパターンを配置
することが可能な繰返し距離を選択することができる。
このため、最終ダミーパターンにおいて、上記２つの回
路パターンの間にダミーパターンを確実に配置すること
が可能になる。したがって、ダミーパターンを配置する
ことが可能なスペースがあるにもかかわらずダミーパタ
ーンが配置されないという領域を少なくすることができ
る。この結果、本発明によるレイアウト設計装置を用い
れば、パターン密度を従来より更に均一化したレイアウ
トパターンを得ることができる。

【００１７】上記１の局面におけるレイアウト設計装置
では、認識手段が回路パターンの一方向におけるピッチ
を認識するピッチ認識手段を含んでいてもよく、ダミー
パターン配置手段は、認識されたピッチの整数分の１の
距離を繰返し距離として決定する手段を含んでいてもよ
い（請求項２）。

【００１８】この場合、回路パターンの一方向におい
て、回路パターンのピッチより小さなピッチでダミーパ
ターンを配置することができるので、回路パターンの間
に確実にダミーパターンを配置することができる。この
ため、最終ダミーパターンにおいて、回路パターンの間
にダミーパターンが配置されない領域の広さを削減でき
る。この結果、レイアウトパターンにおけるパターン密
度をより均一化できる。

【００１９】上記１の局面におけるレイアウト設計装置
では、ダミーパターン群が複数のダミーパターンの間に
位置する複数の追加ダミーパターンを含んでいてもよ
く、最終ダミーパターンは、回路パターンと重ならない
領域に位置する追加ダミーパターンを含んでいてもよい
（請求項３）。

【００２０】この場合、追加ダミーパターンは、繰返し
距離より小さな距離だけダミーパターンからずれた位置
に配置されることになる。

【００２１】ここで、回路パターンにおいて局所的に凸
部あるいは凹部が形成されている場合を考える。このよ
うな凸部または凹部が形成された部分の近傍領域では、
上述した繰返し距離ごとに配置したダミーパターンだけ
では充分にパターン密度を向上させることが難しい場合
がある。具体的には、たとえば回路パターンに凸部が形
成されている部分では、ダミーパターンと回路パターン
の凸部との距離が短くなる、あるいはこの凸部とダミー
パターンとが部分的になさなってしまい、最終ダミーパ
ターンにおいてダミーパターンを配置できない場合があ
る。また、たとえば回路パターンに凹部が形成されてい
る部分では、ダミーパターンと回路パターンの凹部との
間の距離が他の部分より広くなり、パターン密度が他の
部分より低下する。

【００２２】そこで、このような領域において、上述の
ようにダミーパターンからずれた位置に配置された追加
ダミーパターンを適用することを考える。すると、たと
えば回路パターンに凸部が形成されている領域では、こ
の凸部から遠ざかる方向にダミーパターンよりずれた追
加ダミーパターンを適用すれば、ダミーパターンが凸部
と部分的に重なるような場合において、凸部と重ならな
いような追加ダミーパターンをこの領域に配置すること
ができる。また、回路パターンに凹部が形成されている
領域では、凹部に近づく方向にダミーパターンよりずれ
た追加ダミーパターンを適用することで、凹部と追加ダ
ミーパターンとの距離をより小さくできる。さらに、上
記繰返し距離ごとに配置されたダミーパターンであれば
１つしか上記領域にダミーパターンを配置できないよう
な場合、追加ダミーパターンを適用することにより上記
領域により多くの追加ダミーパターンを配置することも
可能になる。このようにして、レイアウトパターンにお
けるパターン密度をより均一化することができる。

【００２３】上記１の局面におけるレイアウト設計装置
では、複数のダミーパターンが、回路パターンの位置を
基準として繰返し距離ごとに配置されていることが好ま
しい（請求項４）。

【００２４】この場合、回路パターンの位置を基準とす
ることにより、回路パターンの間に確実にダミーパター
ンを配置することができる。このため、回路パターンと
部分的に重なるダミーパターンの数を低減できる。した
がって、最終ダミーパターンにおいてダミーパターンが
形成された領域を広くすることができるので、パターン
密度の均一性を向上させたレイアウトパターンを得るこ
とができる。

【００２５】上記１の局面におけるレイアウト設計装置
では、ダミーパターン配置手段が、レイアウトパターン
を形成する領域のうち回路パターンを含む部分領域にお
いてダミーパターンを配置してもよく、出力手段は、部
分領域についての部分レイアウトパターンを含むレイア
ウトパターンを出力してもよい（請求項５）。

【００２６】ここで、レイアウト設計においては、レイ
アウト設計を行なう半導体装置のレイアウトパターンを
形成する領域（以下、チップ領域と呼ぶ）の一部におい
て、自動配置・配線ソフトなどを用いてチップ領域の一
部である部分領域のレイアウトを決定する場合がある。
また、１つのチップ領域においてこのような部分領域が
複数配置される場合もある。さらに、部分領域ごとに回
路パターンの形成されるピッチなどが異なることがあ
る。このような場合、部分領域ごとにレイアウトパター
ンを出力するようにすれば、この部分領域それぞれにつ
いて、最適なダミーパターンを得ることができる。この
結果、レイアウトパターンにおいてパターン密度が不均
一となった領域の発生を防止することが可能になる。

【００２７】上記１の局面におけるレイアウト設計装置
では、出力手段が、レイアウトパターンを形成する領域
のうち部分レイアウトパターンが占める領域以外の領域
に位置する周辺ダミーパターンを含むレイアウトパター
ンを出力してもよい（請求項６）。

【００２８】この場合、レイアウトパターンを形成する
領域における部分領域（部分レイアウトパターンが占め
る領域）においてダミーパターンの配置を最適化できる
と同時に、部分領域以外の領域についても周辺ダミーパ
ターンを配置することにより、レイアウトパターンを形
成する領域全体についてパターン密度を均一化すること
ができる。

【００２９】上記１の局面におけるレイアウト設計装置
では、周辺ダミーパターンが、複数の回路パターンの間
の距離とは独立して決定された繰返し距離に基づいて配
置されていてもよい（請求項７）。

【００３０】この場合、周辺ダミーパターンについて予
め繰返し距離などを決定しておくことができるので、周
辺ダミーパターンの配置工程を簡略化できる。したがっ
て、本発明によるレイアウト設計装置を用いたレイアウ
ト設計に要する時間を短縮できる。

【００３１】この発明の他の局面におけるレイアウト設
計方法は、半導体装置の複数の回路パターンを入力する
入力工程と、入力された複数の回路パターンの位置デー
タを認識する認識工程と、認識された回路パターンの位
置データに基づいて決定された繰返し距離ごとに配置さ
れた複数のダミーパターンを含むダミーパターン群を生
成するダミーパターン配置工程と、ダミーパターン群か
ら、回路パターンと重ならない領域に位置するダミーパ
ターンを含む最終ダミーパターンを抽出する抽出工程
と、抽出された最終ダミーパターンと回路パターンとを
含むレイアウトパターンを出力する出力工程とを備える
（請求項８）。

【００３２】ここで、ダミーパターンを配置することが
可能な間隔で隣接する２つの回路パターンの間にダミー
パターンを配置する場合を考える。この場合、本発明に
よれば、回路パターンの位置データに基づいてダミーパ
ターンの繰返し距離を決定するので、２つの回路パター
ンの間において２つの回路パターンと重ならないよう
に、ダミーパターンを配置することが可能な繰返し距離
を選択することができる。このため、最終ダミーパター
ンにおいて、上記２つの回路パターンの間にダミーパタ
ーンを確実に配置することが可能になる。したがって、
ダミーパターンを配置することが可能なスペースがある
にもかかわらずダミーパターンが配置されないという領
域を少なくすることができる。この結果、レイアウトパ
ターンにおけるパターン密度を向上させるとともに、均
一化することが可能になる。

【００３３】上記他の局面におけるレイアウト設計方法
では、認識工程が回路パターンの一方向におけるピッチ
を認識するピッチ認識工程を含んでいてもよく、ダミー
パターン配置工程は、認識されたピッチの整数分の１の
距離を繰返し距離として決定する工程を含んでいてもよ
い（請求項９）。

【００３４】この場合、回路パターンの一方向におい
て、回路パターンのピッチより小さなピッチでダミーパ
ターンを配置することができるので、回路パターンの間
に確実にダミーパターンを配置することができる。この
ため、最終ダミーパターンにおいて、回路パターンの間
にダミーパターンが配置されない領域の広さを削減でき
る。この結果、レイアウトパターンにおけるパターン密
度をより均一化できる。

【００３５】上記他の局面におけるレイアウト設計方法
では、ダミーパターン群が複数のダミーパターンの間に
位置する複数の追加ダミーパターンを含んでいてもよ
く、最終ダミーパターンは、回路パターンと重ならない
領域に位置する追加ダミーパターンを含んでいてもよい
（請求項１０）。

【００３６】この場合、追加ダミーパターンは、繰返し
距離より小さな距離だけダミーパターンからずれた位置
に配置されることになる。ここで、回路パターンにおい
て局所的に凸部あるいは凹部が形成されている場合、す
でに述べたように上記凸部または凹部が形成された部分
の近傍領域では、上述した繰返し距離ごとに配置したダ
ミーパターンだけでは充分にパターン密度を向上させる
ことが難しい場合がある。

【００３７】そこで、このような領域において、上述の
ようにダミーパターンからずれた位置に配置された追加
ダミーパターンを適用する。たとえば回路パターンに凸
部が形成されている領域では、この凸部から遠ざかる方
向にダミーパターンよりずれた追加ダミーパターンを適
用すれば、すでに述べたようにダミーパターンが凸部と
部分的に重なるような場合において、凸部と重ならない
ような追加ダミーパターンをこの領域に配置することが
できる。また、回路パターンに凹部が形成されている場
合にも、すでに述べたようにこの凹部近傍に追加ダミー
パターンを配置することができる。このようにして、レ
イアウトパターンにおけるパターン密度をより均一化す
ることができる。

【００３８】上記他の局面におけるレイアウト設計方法
では、複数のダミーパターンが、回路パターンの位置を
基準として繰返し距離ごとに配置されていることが好ま
しい（請求項１１）。

【００３９】この場合、回路パターンの位置を基準とす
ることにより、回路パターンの間に確実にダミーパター
ンを配置することができる。このため、回路パターンと
部分的に重なるダミーパターンの数を低減できる。した
がって、最終ダミーパターンにおいてダミーパターンが
形成された領域を広くすることができるので、パターン
密度の均一性を向上させることができる。

【００４０】上記他の局面におけるレイアウト設計方法
では、ダミーパターン配置工程がレイアウトパターンを
形成する領域のうち回路パターンを含む部分領域におい
てダミーパターンを配置することを含んでいてもよく、
出力工程は部分領域についての部分レイアウトパターン
を含むレイアウトパターンを出力することを含んでいて
もよい（請求項１２）。

【００４１】ここで、レイアウト設計においては、レイ
アウト設計を行なう半導体装置のレイアウトパターンを
形成する領域（チップ領域）の一部において、自動配置
・配線ソフトなどを用いてチップ領域の一部である部分
領域のレイアウトを決定する場合がある。また、１つの
チップ領域においてこのような部分領域が複数配置され
る場合もある。さらに、部分領域ごとに回路パターンの
形成されるピッチなどが異なることがある。このような
場合、部分領域ごとにレイアウトパターンを出力するよ
うにすれば、この部分領域それぞれについて、最適なダ
ミーパターンを得ることができる。

【００４２】上記他の局面におけるレイアウト設計方法
では、出力工程が、レイアウトパターンを形成する領域
のうち部分レイアウトパターンが占める領域以外の領域
に位置する周辺ダミーパターンを含むレイアウトパター
ンを出力することを含んでいてもよい（請求項１３）。

【００４３】この場合、レイアウトパターンを形成する
領域における部分領域（部分レイアウトパターンが占め
る領域）においてダミーパターンの配置を最適化できる
と同時に、部分領域以外の領域についても周辺ダミーパ
ターンを配置することにより、レイアウトパターンを形
成する領域全体についてパターン密度を均一化すること
ができる。

【００４４】上記他の局面におけるレイアウト設計方法
では、周辺ダミーパターンが、複数の回路パターンの間
の距離とは独立して決定された繰返し距離に基づいて配
置されていてもよい（請求項１４）。

【００４５】この場合、周辺ダミーパターンについて予
め繰返し距離などを決定しておけば、周辺ダミーパター
ンの配置工程を簡略化できる。したがって、本発明によ
るレイアウト設計方法を用いたレイアウト設計に要する
時間を短縮できる。

【００４６】この発明の別の局面における半導体装置
は、上記別の局面におけるレイアウト設計方法を用いて
製造される（請求項１５）。

【００４７】このようにすれば、レイアウトパターンに
おけるパターン密度を均一化することにより、半導体装
置における当該レイアウトパターンに対応した配線層な
どにおいて、回路パターンに対応する配線とダミーパタ
ーンに対応するダミー配線とをより均一に形成できる。
この結果、この配線およびダミー配線上に層間絶縁膜を
形成した場合、層間絶縁膜の上部表面の平坦性を向上さ
せることができる。

【００４８】

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を説明する。なお、以下の図面において同一ま
たは相当する部分には同一の参照番号を付し、その説明
は繰返さない。

【００４９】（実施の形態１）図１は、本発明によるレ
イアウト設計方法の実施の形態１を示すフローチャート
である。図２は、図１におけるパターンピッチ認識工程
を説明するためのフローチャートである。図３は、図１
における補助パターン生成工程を説明するためのフロー
チャートである。図４〜８は、図１に示したレイアウト
設計方法の各工程を説明するための模式図である。図９
は、図８に示したレイアウトパターンに基づいて製造さ
れる半導体装置の平面模式図である。そして、図１０
は、本発明によるレイアウト設計方法の実施の形態１を
実施するためのレイアウト設計装置の構成を示す模式図
である。図１〜１０を参照して、本発明によるレイアウ
ト設計方法の実施の形態１を説明する。

【００５０】図１を参照して、本発明による半導体装置
のレイアウト設計方法は、半導体装置の製造方法におけ
るレイアウト設計工程にて用いられるものである。本発
明によるレイアウト設計方法では、まず、半導体装置の
論理設計工程および論理検証工程を経て決定された回路
図に基づいて得られる回路パターンを、レイアウト設計
装置に入力する回路パターン入力工程（Ｓ１０）を実施
する。ここで、半導体集積回路などの半導体装置のレイ
アウト設計においては、小機能を有するマクロセルのパ
ターンを半導体装置（チップ）内に配置し、マクロセル
の端子間の接続を行なう配線パターンを自動的に配置す
る自動配置・配線手法が用いられる。このような自動配
置・配線手法においては、予め所定の方向に等間隔に並
ぶように設定された配線トラック上に、所定の幅を有す
る配線パターンを生成する。このような自動配置・配線
手法により配線パターンである回路パターン１ａ〜１ｃ
の座標が決定されている。

【００５１】この回路パターン入力工程（Ｓ１０）によ
り、半導体装置の配線パターンなどの回路パターン１ａ
〜１ｃの位置座標データがレイアウトパターン設計装置
のメモリ１３（図９参照）に読込まれる。図４は、入力
された回路パターン１ａ〜１ｃのレイアウトパターン上
での位置を示す。

【００５２】次に、パターンピッチ認識工程（Ｓ２０）
においては、まず、図２に示すように回路パターン１ａ
〜１ｃの座標データを認識する工程（Ｓ２１）を実施す
る。次に、認識した回路パターン１ａ〜１ｃの座標デー
タに基づいて回路パターン１ａ〜１ｃのピッチを認識す
る工程（Ｓ２２）を実施する。具体的には、図５に示し
たパターンにおいて、たとえば回路パターン１ａと１ｂ
との間のピッチＰ１および回路パターン１ｂと１ｃとの
間のピッチＰ２が検出される。このようなピッチＰ１、
Ｐ２（パターンピッチ）の認識は、メモリ１３に取込ま
れた回路パターン１ａ〜１ｃの座標データに基づいて、
演算部１２において実施される。なお、回路パターン１
ａ〜１ｃの幅Ｗは半導体装置の製造工程における写真製
版加工の最小加工寸法などのプロセス条件により決定さ
れる。

【００５３】次に、補助パターン生成工程（Ｓ３０）を
実施する。この補助パターン生成工程（Ｓ３０）では、
パターンピッチ認識工程（Ｓ２０）において検出された
回路パターン１ａ〜１ｃのピッチＰ１、Ｐ２に基づき、
図３に示すようにピッチＰ１、Ｐ２を２以上に等分して
得られる補助パターン用ピッチＰを算出する工程（Ｓ３
１）が実施される。たとえば、図５に示したような回路
パターン１ａ〜１ｃの場合には、ピッチＰ１を２等分す
ると共に、ピッチＰ２を３等分する長さとなるように、
補助パターン用ピッチＰが決定されている。

【００５４】このように、回路パターン１ａ〜１ｃの一
方向としての図５における上下方向（ピッチ補助線２に
対して垂直な方向）において、回路パターン１ａ〜１ｃ
のピッチＰ１、Ｐ２より小さな補助パターン用ピッチＰ
でダミーパターンとしての補助パターン３を配置するこ
とができる。このため、回路パターン１ａ〜１ｃの間に
確実に補助パターン３を配置することができる。このた
め、最終補助パターン３ａにおいて、回路パターン１ａ
〜１ｃの間に補助パターン３ａが配置されない領域の広
さを削減できる。この結果、レイアウトパターンにおけ
るパターン密度をより均一化できる。

【００５５】そして、レイアウト上にこの補助パターン
用ピッチＰだけ間隔を隔ててピッチ補助線２が設定され
る。ピッチ補助線２は、回路パターン１ａ〜１ｃの中心
線を基準として、これらの回路パターン１ａ〜１ｃと重
なるように配置されている。

【００５６】この場合、後述するようにピッチ補助線２
の上に沿うように補助パターン３を配置するので、回路
パターン１ａ〜１ｃの間に確実に補助パターン３を配置
することができる。このため、回路パターン１ａ〜１ｃ
と部分的に重なる補助パターン３ｂの数を低減できる。
したがって、最終補助パターンにおいて補助パターン３
ａが形成された領域を広くすることができる。

【００５７】なお、補助パターンのピッチを算出する工
程（Ｓ３１）を、パターンピッチ認識工程（Ｓ２０）の
一部として実施してもよい。

【００５８】次に、補助パターン生成工程（Ｓ３０）で
は、上述した補助パターンのピッチを算出する工程（Ｓ
３１）に続いて、ピッチ補助線２に沿うように、幅Ｗ１
および長さＬ１（図６参照）を有するダミーパターンと
しての補助パターン３をマトリックス状に配置する工程
（Ｓ３２）を実施する。ここで、補助パターン３の幅Ｗ
１は、回路パターン１ａ〜１ｃの幅Ｗ（図５参照）とほ
ぼ同じ長さとなっている。図６からもわかるように、補
助パターン３のそれぞれの中心の間の距離は、補助パタ
ーン用ピッチＰと等しくなっている。

【００５９】次に、回路パターン１ａ〜１ｃから所定の
距離以上離れた領域に位置する補助パターン３ａ（図７
参照）を最終補助パターンとして抽出する補助パターン
抽出工程（Ｓ４０）を実施する。図７からもわかるよう
に、回路パターン１ａ〜１ｃと重なる部分を有する補助
パターン３ｂは最終補助パターンとして選択されていな
い。

【００６０】次に、補助パターン抽出工程（Ｓ４０）に
おいて抽出した最終補助パターンとしての補助パターン
３ａと回路パターン１ａ〜１ｃとを含むレイアウトパタ
ーンを出力する工程（Ｓ５０）を実施する。このとき得
られる最終的なレイアウトパターンは、図８に示すよう
なレイアウトパターンとなる。

【００６１】このように、本発明によれば、パターンピ
ッチ認識工程（Ｓ２０）および補助パターン生成工程
（Ｓ３０）において、回路パターン１ａ〜１ｃの位置デ
ータに基づいて補助パターン３ａの繰返し距離を決定す
るので、回路パターン１ａ〜１ｃの間において、回路パ
ターン１ａ〜１ｃと重ならないような補助パターン３を
配置することが可能な繰返し距離としての補助パターン
用ピッチＰを決定できる。このため、レイアウトパター
ンにおいて、回路パターン１ａ〜１ｃの間に補助パター
ン３ａを確実に配置することが可能になる。したがっ
て、補助パターン３を配置することが可能なスペースが
あるにもかかわらず補助パターンが配置されないという
領域を少なくすることができる。この結果、パターン密
度を従来より更に均一化したレイアウトパターンを得る
ことができる。

【００６２】次に、得られたレイアウトパターンに対し
て、当該レイアウトパターンにより所定の回路特性が得
られるか、あるいはデザインルールを満足しているかと
いったような検証が行なわれる。その後、このレイアウ
トパターンに基づいて露光工程において用いられるフォ
トマスクのパターンが形成される。このようなパターン
を有するフォトマスクを用いて半導体装置の製造工程に
おける写真製版加工が実施され、図９に示すような構造
の半導体装置が製造される。

【００６３】図９を参照して、本発明によるレイアウト
設計方法を適用して製造される半導体装置は、半導体基
板上に形成された層間絶縁膜上に、回路パターン１ａ〜
１ｃに基づいて配線２１ａ〜２１ｃが形成されている。
また、配線２１ａ〜２１ｃが形成されていない領域に
は、補助パターン３ａに基づいて形成されたダミー配線
２３ａが配置されている。

【００６４】このように、本発明による半導体装置で
は、レイアウトパターンにおけるパターン密度を均一化
することにより、半導体装置における当該レイアウトパ
ターンに対応した配線２１ａ〜２１ｃを含む層におい
て、回路パターン１ａ〜１ｃに対応する配線２１ａ〜２
１ｃと補助パターン３ａに対応するダミー配線２３ａと
のパターン密度をより均一化できる。この結果、この配
線２１ａ〜２１ｃおよびダミー配線２３ａ上に層間絶縁
膜を形成した場合、層間絶縁膜の上部表面の平坦性を向
上させることができる。

【００６５】また、図１〜８を参照して説明したレイア
ウト設計方法は、図１０に示すようなレイアウト設計装
置を用いて実施される。図１０を参照して、レイアウト
設計装置は、コンピュータを用いて半導体装置のレイア
ウト設計を行なうためのものであって、回路パターン１
ａ〜１ｃの位置データや補助パターンの位置データなど
が記憶されるメモリ１３と、メモリ１３に記憶されたデ
ータを操作してすでに述べたようなレイアウト設計方法
の各工程を実施する、認識手段、ダミーパターン配置手
段および抽出手段を含む中央処理装置１２と、データの
入力・修正などを行なうキーボードやマウス、あるいは
ＣＤ−ＲＯＭドライブなどの入力手段としての入力装置
１４と、レイアウトパターンやその他のデータを出力す
るためのディスプレイやプリンタといった出力手段とし
ての出力装置１５とを備える。こられのメモリ１３、中
央処理装置１２、入力装置１４および出力装置１５はバ
ス１６により互いに接続されている。

【００６６】このようなレイアウト設計装置により、本
発明によるレイアウト設計方法を容易に実施できる。

【００６７】（実施の形態２）本発明の実施の形態１に
おいて述べた配線などの自動配置・配線手法において
は、配線経路の自由度を向上させるため、配線トラック
上から配線トラックのピッチの半分の距離（半ピッチ）
だけずれた位置に配線パターンを位置させることを許容
するような場合がある。このような場合においても、以
下に述べる本発明によるレイアウト設計方法の実施の形
態２を用いれば、パターン密度が均一となるように補助
パターンを生成することができる。

【００６８】図１１は、本発明によるレイアウト設計方
法の実施の形態２を示すフローチャートであり、図１に
示した補助パターン生成工程（Ｓ３０）に対応する。図
１２は、本発明によるレイアウト設計方法の実施の形態
２を示すフローチャートであり、図１に示した補助パタ
ーン抽出工程（Ｓ４０）に対応する。また、図１３〜２
１は、本発明によるレイアウト設計方法の実施の形態２
の各工程を説明するための模式図である。図１１〜２１
を参照して、本発明によるレイアウト設計方法の実施の
形態２を説明する。

【００６９】本発明によるレイアウト設計方法の実施の
形態２は、基本的には本発明の実施の形態１によるレイ
アウト設計方法と同様である。まず、本発明の実施の形
態１におけるレイアウト設計方法と同様に、回路パター
ン入力工程（Ｓ１０）およびパターンピッチ認識工程
（Ｓ２０）を実施する。その結果、図１３に示すよう
に、本発明によるレイアウト設計装置に回路パターン１
ａ〜１ｃの座標データが取込まれる。

【００７０】そして、本発明の実施の形態１における補
助パターン生成工程（Ｓ３０）を実施する。この補助パ
ターン生成工程（Ｓ３０）では、本発明の実施の形態１
と同様に、補助パターン生成工程の第１工程として、回
路パターン１ａ〜１ｃの間の間隔（ピッチ）に基づいて
補助パターン用ピッチＰを決定する工程（Ｓ３１）（図
３参照）を実施する。ここで、図１３に示すように、回
路パターン１ａ、１ｂは、配線トラックから半ピッチず
れた位置に配置された凸部としての部分１７を有する。
そして、この補助パターン用ピッチＰに基づいて本発明
の実施の形態１と同様にピッチ補助線２が設定される。

【００７１】次に、補助パターン生成工程（Ｓ３０）に
おいては、補助パターン生成工程の第２工程として、図
１４に示すようにピッチ補助線２上に位置する第１の補
助パターン１０を生成する工程を実施する。この第１の
補助パターン１０を生成する工程は、本発明の実施の形
態１における補助パターンを生成する工程（Ｓ３２）と
基本的に同様である。この第１の補助パターン１０の形
状は、基本的に本発明によるレイアウト設計方法の実施
の形態１における補助パターン３の形状と同様である。

【００７２】次に、本発明の実施の形態２における補助
パターン生成工程（Ｓ３０）においては、このピッチ補
助線２の間に位置し、ピッチ補助線２からＰ／２だけ離
れた位置にピッチ補助線２と平行に延び、ピッチ補助線
２の間隔（ピッチ）と同じ間隔で形成されたサブピッチ
補助線４（図１５参照）を設定する。このサブピッチ補
助線４は、第２の補助パターン（他の補助パターン）を
配置するために用いられる。このようにして、補助パタ
ーン生成工程の第３工程として、他の補助パターンのピ
ッチおよびサブピッチ補助線の位置を決定する工程（Ｓ
３３）が実施される。

【００７３】次に、図１５に示すように、サブピッチ補
助線４上に位置するようにダミーパターンとしての第２
の補助パターン１１が配置される。このようにして、補
助パターン生成工程の第４工程として、第２の補助パタ
ーン（他の補助パターン）を生成する工程（Ｓ３４）が
実施される。この第２の補助パターン１１の形状も、基
本的に本発明によるレイアウトパターン設計方法の実施
の形態１における補助パターン３の形状と同様である。
ここで、図１４および１５からもわかるように、第１の
補助パターン１０と第２の補助パターン１１とは部分的
に重なるように配置される。このようにして、本発明の
実施の形態２における補助パターン生成工程（Ｓ３０）
が実施される。

【００７４】次に、補助パターン抽出工程（Ｓ４０）を
実施する。本発明によるレイアウト設計方法の補助パタ
ーン抽出工程（Ｓ４０）は、具体的には図１２に示すよ
うな工程を有する。図１２を参照して、補助パターン抽
出工程（Ｓ４０）においては、まず回路パターン１ａ〜
１ｃと一定の距離以上離れた第１および第２の補助パタ
ーン１０ａ、１０ｂ、１１ａ、１１ｂ（図１６参照）を
抽出する工程（Ｓ４１）を実施する。この結果、図１６
に示すように第１の補助パターン１０ａ、１０ｂおよび
第２の補助パターン１１ａ、１１ｂが抽出される。図１
６からもわかる様に、回路パターン１ａ〜１ｃと重なる
領域を有する補助パターンは抽出されていない。

【００７５】次に、抽出された第１および第２の補助パ
ターン１０ａ、１０ｂ、１１ａ、１１ｂのうち、互いに
重なる部分を有する補助パターンを選択する工程（Ｓ４
２）を実施する。この結果、図１７に示すように、第１
の補助パターン１０ａおよび第２の補助パターン１１ａ
が選択される。

【００７６】次に、選択された第１および第２の補助パ
ターン１０ａ、１１ａのうち、ピッチ補助線２上に位置
する第１の補助パターン１０ａをさらに選択し、第１の
補助パターン群とする工程（Ｓ４３）を実施する。この
結果、図１８に示すようなパターンを得る。このように
して、第１の補助パターン１０ａおよび第２の補助パタ
ーン１１ａが部分的に重なった部分において、補助パタ
ーンの重なりを解消して図１８に示すような第１の補助
パターン群を得ることができる。なお、ここではピッチ
補助線２上に位置する第１の補助パターン１０ａを第１
の補助パターン群として選択したが、サブピッチ補助線
４上に位置する第２の補助パターン１１ａを第１の補助
パターン群として選択することも可能である。

【００７７】また、回路パターン１ａ〜１ｃと一定の距
離以上離れた補助パターンを抽出する工程（Ｓ４１）の
後、抽出された第１および第２の補助パターン１０ａ、
１０ｂ、１１ａ、１１ｂのうち、互いに重なる部分を有
さない補助パターンを選択し、第２の補助パターン群と
する工程（Ｓ４４）を実施する。この結果、図１９に示
すように、抽出された第１および第２の補助パターン１
０ａ、１０ｂ、１１ａ、１１ｂのうち、他の補助パター
ンと重なり部分を有さない第１の補助パターン１０ｂお
よび第２の補助パターン１１ｂが第２の補助パターン群
として選択される。

【００７８】次に、上述した第１および第２の補助パタ
ーン群からなる最終の補助パターンを決定する工程（Ｓ
４５）を実施する。この結果、図２０に示すように、第
１の補助パターン群としての補助パターン１０ａと、第
２の補助パターン群としての補助パターン１０ｂ、１１
ｂとかならる最終の補助パターンが決定される。このよ
うにして、補助パターン抽出工程は実施される。

【００７９】この後、本発明の実施の形態１と同様に、
最終の補助パターンと回路パターンとからなるレイアウ
トパターンを出力するレイアウトパターン出力工程（Ｓ
５０）を実施する。この結果、図２１に示すようなレイ
アウトパターンが得られる。

【００８０】このように、回路パターン１ａ、１ｂにお
いて局所的に凸部としての部分１７が形成されている場
合、この部分１７の近傍領域では、本発明の実施の形態
１におけるピッチ補助線２に沿って形成された補助パタ
ーン１０だけでは充分にパターン密度を向上させること
が難しい。たとえば、回路パターン１ａ、１ｂ間におい
ては、図１６からもわかるように、ピッチ補助線２に沿
って形成される第１の補助パターン１０はいずれも回路
パターン１ａ、１ｂと重なる部分を有することになる。
したがって、最終補助パターンにはこの領域において第
１の補助パターン１０は残存しない。

【００８１】そこで、本発明によるレイアウト設計方法
の実施の形態２のように、サブピッチ補助線４を想定
し、第１の補助パターン１０からずれた位置に配置され
た追加ダミーパターンとしての第２の補助パターン１１
を適用すれば、上記のような回路パターン１ａ、１ｂ間
においても最終補助パターンにおいて補助パターン１１
ｂを配置することができる。このようにして、レイアウ
トパターンにおけるパターン密度をより均一化すること
ができる。

【００８２】また、図２１に示したレイアウトパターン
に基づいてフォトマスクに転写用パターンを形成し、そ
のフォトマスクを用いて半導体装置の製造工程における
写真製版加工を行なうことにより、本発明の実施の形態
１と同様に、図２１に示したレイアウトパターンに対応
する構造を有する半導体装置を得ることができる。

【００８３】（実施の形態３）ＤＲＡＭ（Ｄｙｎａｍｉ
ｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）など
の半導体記憶装置といった規則性の高い半導体装置のレ
イアウト設計においては、小機能を有するマクロセルを
２次元アレイ状に配置してレイアウトを作成する場合が
ある。このような場合にも、本発明によるレイアウト設
計方法を適用することができる。図２２〜２４は、本発
明によるレイアウト設計方法の実施の形態３の各工程を
説明するための模式図である。図２２〜２４を参照し
て、本発明によるレイアウト設計方法の実施の形態３を
説明する。

【００８４】本発明によるレイアウト設計方法の実施の
形態３は、基本的には図１に示した本発明の実施の形態
１によるレイアウト設計方法と同様の工程を備える。す
なわち、回路パターン入力工程（Ｓ１０）において、図
２２に示すような回路パターン１ａ〜１ｆを入力する。
このとき、マクロセル５ａ〜５ｆが２次元アレイ状に
（マトリックス状に）に配置されていることから、この
回路パターン１ａ〜１ｆは、それぞれこのマクロセル５
ａ〜５ｆのピッチに対応するピッチＰだけ互いに離れて
配置されることになる。

【００８５】次に、パターンピッチ認識工程（Ｓ２０）
において、回路パターン１ａ〜１ｆのピッチＰを認識す
る。

【００８６】次に、補助パターン生成工程（Ｓ３０）に
おいては、パターンピッチ認識工程（Ｓ２０）において
認識した回路パターンのピッチＰの半分（Ｐ／２）だけ
互いの中心が離れてマトリックス状に配置される補助パ
ターン３ａ、３ｂを生成する。この結果、図２３に示す
ようにマクロセル５ａ〜５ｆが配置された領域上に補助
パターン３ａ、３ｂが配置される。この補助パターン３
ａ、３ｂのピッチは、回路パターンのピッチＰの半分
（Ｐ／２）である。

【００８７】次に、補助パターン抽出工程（Ｓ４０）に
おいて、回路パターン１ａ〜１ｆと一定の距離だけ離れ
た、すなわち重ならない領域に形成されている補助パタ
ーン３ａを最終の補助パターンとして抽出する。

【００８８】そして、レイアウトパターン出力工程（Ｓ
５０）においては、図２４に示すように、回路パターン
１ａ〜１ｆと補助パターン抽出工程（Ｓ４０）において
抽出された最終の補助パターンとしての補助パターン３
ａとを合わせたレイアウトパターンを出力する。

【００８９】このようにすれば、本発明の実施の形態１
と同様の効果を得ることができる。また、図２４に示し
たレイアウトパターンに基づいてフォトマスクに転写用
パターンを形成し、そのフォトマスクを用いて半導体装
置の製造工程における写真製版加工を行なうことによ
り、本発明の実施の形態１と同様に、図２４に示したレ
イアウトパターンに対応する構造を有する半導体装置を
得ることができる。

【００９０】（実施の形態４）図２５は、本発明による
レイアウト設計方法の実施の形態４を示すフローチャー
トである。図２６は、図２５に示した本発明によるレイ
アウト設計方法の実施の形態４を説明するための模式図
である。図２７は、図２６における境界領域７の拡大模
式図である。図２５〜２７を参照して、本発明によるレ
イアウト設計方法の実施の形態４を説明する。

【００９１】まず、図２５に示すように、本発明の実施
の形態１〜３と同様に回路パターン入力工程（Ｓ１０）
を実施する。ここでは、図２６に示すように、配線など
の自動配置を行なう部分領域としての自動配置・配線領
域６ａ、６ｂが境界線８を挟んで少なくとも２つあるよ
うな場合を考える。この場合、回路パターン入力工程
（Ｓ１０）においては、この自動配置・配線領域６ａ、
６ｂのそれぞれについて、その領域内に形成された回路
パターンの座標データなどが入力される。

【００９２】次に、入力された回路パターンのうちか
ら、補助パターンが決定されていない自動配置・配線領
域６ａ、６ｂのいずれかを抽出する自動配置・配線領域
抽出工程（Ｓ６０）を実施する。

【００９３】次に、この自動配置・配線領域抽出工程
（Ｓ６０）において抽出された一方の領域（たとえば、
自動配置・配線領域６ａ）について、本発明の実施の形
態１と同様にパターンピッチ認識工程（Ｓ２０）、補助
パターン生成工程（Ｓ３０）および補助パターン抽出工
程（Ｓ４０）を実施する。この結果、自動配置・配線領
域６ａについて、補助パターンを得ることができる。

【００９４】次に、すべての自動配置・配線領域につい
て補助パターンを抽出したかどうかを判断する工程（Ｓ
７０）を実施する。ここで、もう一方の自動配置・配線
領域（たとえば、自動配置・配線領域６ｂ）についてま
だ補助パターンが抽出されていない場合には、再度自動
配置・配線領域抽出工程（Ｓ６０）から補助パターン抽
出工程（Ｓ４０）までの工程を実施する。

【００９５】この結果、複数の自動配置・配線領域６
ａ、６ｂのそれぞれについて、独立して最適な補助パタ
ーンを抽出することができる。そして、すべての自動配
置・配線領域６ａ、６ｂについて補助パターンを抽出し
たかどうかを判断する工程（Ｓ７０）において、すべて
の自動配置・配線領域について補助パターンを抽出した
ことが確認された場合、回路パターンと抽出された補助
パターンとを合わせたレイアウトパターンを出力する工
程（Ｓ５０）を実施する。

【００９６】このようにすれば、領域６ａ、６ｂのそれ
ぞれについて独立して補助パターンを抽出することがで
きる。

【００９７】このため、図２６に示すように、自動配置
・配線領域６ａと自動配置・配線領域６ｂとにおいて、
それぞれの回路パターンのピッチが異なり、ピッチ補助
線２ａ、２ｂが互いにずれるような場合に、自動配置・
配線領域６ａ、６ｂのいずれかのピッチに沿って、自動
配置・配線領域６ａ、６ｂの両方の領域について補助パ
ターンを生成する場合より、パターン密度を向上させる
ことができる。

【００９８】（実施の形態５）図２８は、本発明による
レイアウト設計方法の実施の形態５を説明するためのフ
ローチャートである。また、図２９は、図２８に示した
本発明によるレイアウト設計方法の実施の形態５の工程
を説明するための模式図である。図２８および２９を参
照して、本発明によるレイアウト設計方法の実施の形態
５を説明する。

【００９９】パターンレイアウトを設計する領域のう
ち、一部を自動配置・配線方法によりレイアウトするよ
うな場合、図２９に示すように、レイアウト設計を行な
う回路配置領域９（チップ領域）のうち、一部が自動配
置・配線領域６ａ、６ｂとなる。このような場合に、以
下に説明するように本発明によるレイアウトパターン設
計方法の実施の形態５を説明すれば、簡便かつ迅速に回
路配置領域９の全面に対してパターン密度の均一化を図
ることができる。

【０１００】図２８を参照して、まず図２９に示した回
路配置領域９の全体について回路パターンを入力する回
路パターン入力工程（Ｓ１０）を実施する。次に、本発
明の実施の形態４と同様に、自動配置・配線領域抽出工
程（Ｓ６０）を実施する。この結果、自動配置・配線領
域６ａ、６ｂ（以下領域６ａ、６ｂと記す）のうち、補
助パターンが生成されていないいずれか一方が認識され
る。

【０１０１】次に、認識された領域６ａ、６ｂのいずれ
か一方について、本発明の実施の形態４と同様にパター
ンピッチ認識工程（Ｓ２０）、補助パターン生成工程
（Ｓ３０）および補助パターン抽出工程（Ｓ４０）を実
施する。この結果、一方の領域、たとえば領域６ａにつ
いて補助パターンを得ることができる。

【０１０２】次に、すべての自動配置・配線領域につい
て補助パターンを抽出したかどうかを判断する工程（Ｓ
７０）を実施する。この結果、すべての自動配置・配線
領域６ａ、６ｂについて補助パターンが得られていない
場合には、再度自動配置・配線領域抽出工程（Ｓ６０）
から補助パターン抽出工程（Ｓ４０）までを実施する。
そして、この工程をすべての自動配置・配線領域６ａ、
６ｂに対して実施する。

【０１０３】その後、すべての自動配置・配線領域につ
いて補助パターンを抽出したかを判断する工程（Ｓ７
０）において、すべての領域６ａ、６ｂに対して補助パ
ターンが得られたことを確認した場合、次に、回路配置
領域９の全体に対して補助パターンを生成する工程（Ｓ
８０）を実施する。このとき、回路配置領域９の全面に
対して配置される補助パターンは予め決められたサイズ
であって、所定のピッチでマトリックス状に配置され
る。

【０１０４】次に、領域６ａ、６ｂと重ならない領域に
位置する補助パターンを抽出する補助パターン抽出工程
（Ｓ９０）を実施する。

【０１０５】この後、領域６ａ、６ｂのそれぞれにおい
て抽出された補助パターンと、回路配置領域９において
領域６ａ、６ｂ以外の領域に配置された補助パターン
と、領域６ａ、６ｂなどの内部に配置された回路パター
ンとを有する回路配置領域９の全体に対するレイアウト
パターンを出力する工程（Ｓ５０）を実施する。

【０１０６】この場合、本発明の実施の形態１と同様の
効果を得られる。さらに、レイアウトパターンを形成す
る領域である回路配置領域９における部分領域としての
領域６ａ、６ｂにおいて補助パターンの配置を最適化で
きる。また、回路配置領域９における領域６ａ、６ｂ以
外の領域についても周辺ダミーパターンとしての補助パ
ターンを配置することにより、回路配置領域９全体につ
いてパターン密度を均一化することができる。

【０１０７】また、回路配置領域９における領域６ａ、
６ｂ以外の領域に形成される補助パターン（周辺補助パ
ターン）について予め繰返し距離（ピッチ）やサイズな
どを決定しておくので、周辺補助パターンの配置工程を
簡略化できる。したがって、本発明によるレイアウト設
計方法に要する時間を短縮できる。

【０１０８】なお、上述した本発明によるレイアウト設
計方法は、図１０に示したレイアウト設計装置により実
施できる。

【０１０９】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した実施の形態ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。

【０１１０】

【発明の効果】本発明によれば、ダミーパターンの配置
を回路パターンの位置データに基づいて決定することに
より、レイアウトパターンにおけるダミーパターンの配
置を最適化することができる。この結果、レイアウトパ
ターンにおけるパターン密度を向上させることができ
る。

【図面の簡単な説明】

【図１】 本発明によるレイアウト設計方法の実施の形
態１を示すフローチャートである。

【図２】 図１におけるパターンピッチ認識工程を説明
するためのフローチャートである。

【図３】 図１における補助パターン生成工程を説明す
るためのフローチャートである。

【図４】 図１に示したレイアウト設計方法の各工程を
説明するための模式図である。

【図５】 図１に示したレイアウト設計方法の各工程を
説明するための模式図である。

【図６】 図１に示したレイアウト設計方法の各工程を
説明するための模式図である。

【図７】 図１に示したレイアウト設計方法の各工程を
説明するための模式図である。

【図８】 図１に示したレイアウト設計方法の各工程を
説明するための模式図である。

【図９】 図８に示したレイアウトパターンに基づいて
製造される半導体装置の平面模式図である。

【図１０】 図１０は、本発明によるレイアウト設計方
法の実施の形態１を実施するためのレイアウト設計装置
の構成を示す模式図である。

【図１１】 本発明によるレイアウト設計方法の実施の
形態２を示すフローチャートである。

【図１２】 本発明によるレイアウト設計方法の実施の
形態２を示すフローチャートである。

【図１３】 本発明によるレイアウト設計方法の実施の
形態２の各工程を説明するための模式図である。

【図１４】 本発明によるレイアウト設計方法の実施の
形態２の各工程を説明するための模式図である。

【図１５】 本発明によるレイアウト設計方法の実施の
形態２の各工程を説明するための模式図である。

【図１６】 本発明によるレイアウト設計方法の実施の
形態２の各工程を説明するための模式図である。

【図１７】 本発明によるレイアウト設計方法の実施の
形態２の各工程を説明するための模式図である。

【図１８】 本発明によるレイアウト設計方法の実施の
形態２の各工程を説明するための模式図である。

【図１９】 本発明によるレイアウト設計方法の実施の
形態２の各工程を説明するための模式図である。

【図２０】 本発明によるレイアウト設計方法の実施の
形態２の各工程を説明するための模式図である。

【図２１】 本発明によるレイアウト設計方法の実施の
形態２の各工程を説明するための模式図である。

【図２２】 本発明によるレイアウト設計方法の実施の
形態３の各工程を説明するための模式図である。

【図２３】 本発明によるレイアウト設計方法の実施の
形態３の各工程を説明するための模式図である。

【図２４】 本発明によるレイアウト設計方法の実施の
形態３の各工程を説明するための模式図である。

【図２５】 本発明によるレイアウト設計方法の実施の
形態４を示すフローチャートである。

【図２６】 図２５に示した本発明によるレイアウト設
計方法の実施の形態４を説明するための模式図である。

【図２７】 図２６における境界領域の拡大模式図であ
る。

【図２８】 本発明によるレイアウト設計方法の実施の
形態５を説明するためのフローチャートである。

【図２９】 図２８に示した本発明によるレイアウト設
計方法の実施の形態５の工程を説明するための模式図で
ある。

【図３０】 従来のレイアウト設計方法を説明するため
のフローチャートである。

【図３１】 図３０に示したレイアウト設計方法により
得られるレイアウトパターンを示す模式図である。

【符号の説明】

１，１ａ〜１ｆ 回路パターン、２，２ａ，２ｂ ピッ
チ補助線、３，３ａ，３ｂ 補助パターン、４ サブピ
ッチ補助線、５ａ〜５ｆ マクロセル、６ａ，６ｂ 自
動配置・配線領域、７ 境界領域、８ 境界線、９ 回
路配置領域、１０，１０ａ，１０ｂ 第１の補助パター
ン、１１，１１ａ，１１ｂ 第２の補助パターン、１２
中央処理装置、１３ メモリー、１４ 入力装置、１
５ 出力装置、１６ バス、１７ 部分、２１ａ〜２１
ｃ 配線、２３ａ ダミー配線。

Claims (15)

【特許請求の範囲】
1. 【請求項１】 半導体装置の複数の回路パターンを入力
   する入力手段と、 入力された前記複数の回路パターンの位置データを認識
   する認識手段と、 前記認識された回路パターンの位置データに基づいて決
   定された繰返し距離ごとに配置された複数のダミーパタ
   ーンを含むダミーパターン群を生成するダミーパターン
   配置手段と、 前記ダミーパターン群から、前記回路パターンと重なら
   ない領域に位置するダミーパターンを含む最終ダミーパ
   ターンを抽出する抽出手段と、 前記抽出された最終ダミーパターンと前記回路パターン
   とを含むレイアウトパターンを出力する出力手段とを備
   える、レイアウト設計装置。
2. 【請求項２】 前記認識手段は前記回路パターンの一方
   向におけるピッチを認識するピッチ認識手段を含み、 前記ダミーパターン配置手段は、認識された前記ピッチ
   の整数分の１の距離を前記繰返し距離として決定する手
   段を含む、請求項１に記載のレイアウト設計装置。
3. 【請求項３】 前記ダミーパターン群は、前記複数のダ
   ミーパターンの間に位置する複数の追加ダミーパターン
   を含み、 前記最終ダミーパターンは、前記回路パターンと重なら
   ない領域に位置する前記追加ダミーパターンを含む、請
   求項１または２に記載のレイアウト設計装置。
4. 【請求項４】 前記複数のダミーパターンは、前記回路
   パターンの位置を基準として前記繰返し距離ごとに配置
   されている、請求項１〜３のいずれか１項に記載のレイ
   アウト設計装置。
5. 【請求項５】 前記ダミーパターン配置手段は、レイア
   ウトパターンを形成する領域のうち前記回路パターンを
   含む部分領域において前記ダミーパターンを配置し、 前記出力手段は、前記部分領域についての部分レイアウ
   トパターンを含むレイアウトパターンを出力する、請求
   項１〜４のいずれか１項に記載のレイアウト設計装置。
6. 【請求項６】 前記出力手段は、前記レイアウトパター
   ンを形成する領域のうち、前記部分レイアウトパターン
   が占める領域以外の領域に位置する周辺ダミーパターン
   を含むレイアウトパターンを出力する、請求項５に記載
   のレイアウト設計装置。
7. 【請求項７】 前記周辺ダミーパターンは、前記複数の
   回路パターンの間の距離とは独立して決定された繰返し
   距離に基づいて配置されている、請求項６に記載のレイ
   アウト設計装置。
8. 【請求項８】 半導体装置の複数の回路パターンを入力
   する入力工程と、 入力された前記複数の回路パターンの位置データを認識
   する認識工程と、 前記認識された回路パターンの位置データに基づいて決
   定された繰返し距離ごとに配置された複数のダミーパタ
   ーンを含むダミーパターン群を生成するダミーパターン
   配置工程と、 前記ダミーパターン群から、前記回路パターンと重なら
   ない領域に位置するダミーパターンを含む最終ダミーパ
   ターンを抽出する抽出工程と、 前記抽出された最終ダミーパターンと前記回路パターン
   とを含むレイアウトパターンを出力する出力工程とを備
   える、レイアウト設計方法。
9. 【請求項９】 前記認識工程は前記回路パターンの一方
   向におけるピッチを認識するピッチ認識工程を含み、 前記ダミーパターン配置工程は、認識された前記ピッチ
   の整数分の１の距離を前記繰返し距離として決定する工
   程を含む、請求項８に記載のレイアウト設計方法。
10. 【請求項１０】 前記ダミーパターン群は、前記複数の
    ダミーパターンの間に位置する複数の追加ダミーパター
    ンを含み、 前記最終ダミーパターンは、前記回路パターンと重なら
    ない領域に位置する前記追加ダミーパターンを含む、請
    求項８または９に記載のレイアウト設計方法。
11. 【請求項１１】 前記複数のダミーパターンは、前記回
    路パターンの位置を基準として前記繰返し距離ごとに配
    置されている、請求項８〜１０のいずれか１項に記載の
    レイアウト設計方法。
12. 【請求項１２】 前記ダミーパターン配置工程は、レイ
    アウトパターンを形成する領域のうち前記回路パターン
    を含む部分領域において前記ダミーパターンを配置する
    ことを含み、 前記出力工程は、前記部分領域についての部分レイアウ
    トパターンを含むレイアウトパターンを出力することを
    含む、請求項８〜１１のいずれか１項に記載のレイアウ
    ト設計方法。
13. 【請求項１３】 前記出力工程は、前記レイアウトパタ
    ーンを形成する領域のうち、前記部分レイアウトパター
    ンが占める領域以外の領域に位置する周辺ダミーパター
    ンを含むレイアウトパターンを出力することを含む、請
    求項１２に記載のレイアウト設計方法。
14. 【請求項１４】 前記周辺ダミーパターンは、前記複数
    の回路パターンの間の距離とは独立して決定された繰返
    し距離に基づいて配置されている、請求項１３に記載の
    レイアウト設計方法。
15. 【請求項１５】 請求項８〜１４のいずれか１項に記載
    のレイアウト設計方法を用いて製造された半導体装置。