JP4880151B2 - 集積回路に相互接続ラインを形成する方法と装置 - Google Patents
集積回路に相互接続ラインを形成する方法と装置 Download PDFInfo
- Publication number
- JP4880151B2 JP4880151B2 JP2001331207A JP2001331207A JP4880151B2 JP 4880151 B2 JP4880151 B2 JP 4880151B2 JP 2001331207 A JP2001331207 A JP 2001331207A JP 2001331207 A JP2001331207 A JP 2001331207A JP 4880151 B2 JP4880151 B2 JP 4880151B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- vertical
- lines
- mask
- metal mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は集積回路の製造に関し、特に、集積回路の製造の際に用いられる相互接続レベルを様々に回転させる方法と装置に関する。
【０００２】
【従来の技術】
従来の集積回路（ＩＣ製造プロセス）は、いわゆる「マンハッタン形態」（Manhattan geometry）（碁盤の目の配置）を用いて、ＩＣに関連した回路と相互接続層を形成している。このような形態においては、直角に交差するよう形成された水平方向ワイヤと垂直方向ワイヤを用いて、ＩＣチップ上の複数の点を接続し、そして４５°に傾斜して配線されたワイヤは、ＩＣチップのコーナーあるいはある場合には相互接続領域あるいは内部領域で用い、それにより接続距離を減らしている。しかしマンハッタン形態のＩＣ内に、これらのワイヤを配置したり端部に形成するためには、いわゆる「リソステップ」を用いなければならない。このリソステップは、ｘ方向またはｙ方向で許された解像度の動きとして定義される。例えば０．３５μｍ、０．２５μｍ、０．１８μｍのワイヤサイズにおいては解像度のステップは、０．０２μｍである。かくして図１に示すような水平方向のワイヤを形成するためには、複数のリソステップを組み合わせる必要がある。ＷとＬはリソステップの倍数である。図１に示すようにリソステップは、矢印Ａで示された水平方向の動き、あるいは矢印Ｂで示された垂直方向の動きを含む。
【０００３】
しかし、４５°の傾斜ワイヤあるいはエッジが、従来のマンハッタン形態技術を用いて形成された場合には、リソステップによりエッジが図２に示すように波打つことになる。これによりいくつかの問題が発生する。第１の問題点としては、このような曲がったエッジを含むＩＣの製造に際し、データを記憶するのに用いられるデータベースは、水平方向のワイヤおよび垂直方向のワイヤのみを形成する際に用いられるデータベースに比較すると、大幅に大きなものとなる点である。まっすぐなエッジを組み合わせて、データベースの記憶容量を減らすことができるが、しかし４５°のエッジに対してはそうではない。Ｗ＝０．３μｍで、Ｌ＝１００００μｍのワイヤの０．０２μｍのステップは、厳しいものである。第２の問題点としては、ＷとＬは図２の波打ったラインで示すように、正確に規定されていないために、これらのワイヤを取り出すことは問題が発生する。この種のワイヤは、ポリシリコン製のゲートであり、トランジスタにおいてワイヤの抽出は、大部分のコンピュータの補助による設計（Computer Aided Design ：ＣＡＤ）トゥールが、誤った結果を出力し、そしてまたワイヤの抽出に伴うデータベースのサイズを増加させてしまう。第３の問題点としては、４５°の角度、あるいは４５°のラインに関連した書き込み時間は、粒子サイズあるいはリソサイズの影響により長くなってしまう点である。
【０００４】
このためワイヤがチップを斜めに横切ることができる。すなわち、従来のマンハッタン形態のような角だけではなく、チップ表面全体を横切れるようにし、これにより相互接続の距離を減らし、かつリソステップのワイヤが波打つ問題を回避できる４５°のエッジを形成する技術を開発することが望ましい。例えば、図３に示すように、チップ上の２つの点ＡとＢを互いに接続する問題を考えてみる。従来技術を用いるマンハッタン方法により、ｘ軸に沿って水平方向のワイヤを、そしてｙ軸に沿って垂直方向のワイヤを配置する。これによりポイントＡとＢの間の相互接続距離の全長は、ｘ＋ｙとなる。
【０００５】
直角三角形の斜辺に沿ってワイヤを引くと、相互接続距離√（ｘ２＋ｙ２）は、ｘ＋ｙよりも小さい。この場合ｘとｙが等しい場合には、斜辺は√（２ｘ２）であり、従来技術によるポイントＡとＢの間の距離は２ｘとなる。このため距離は、√２ｘ／２ｘ＝１／√２即ち０．７０７だけ短くなる。これは、三角形の角のみをつなぐ距離よりも、約３０％小さくなることを意味する。
【０００６】
ところが、いくつかの問題点があり、この技術を実現することは困難である。例えば、上記した３つの問題点により、この技術を用いることが障害となっている。さらにまた、チップのあるコーナーから別のコーナーにワイヤが走ると（図３のワイヤＡＢ）、このレベルのすべての相互接続ラインは、このワイヤによってブロックされてしまう。かくして、このレベル上の相互接続は、小さなマンハッタン長さ、即ち４５°の角度に限られてしまう。しかし上記したように、これが行われると、（１）書き込み時間が大幅に増加し、（２）ＣＡＤからの取り出しが問題となり、（３）データの記憶サイズとファイルサイズが大きくなる点である。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、ＩＰチップ上で０°または９０°以外の角度、例えば４５°でワイヤを斜めに配線するＩＣ製造技術を提供し、これによりチップ上で斜めに配線でき、リソステップのワイヤが波打つ問題を回避しながら相互接続距離を減らす方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明によれば、非水平方向および非垂直方向のワイヤ、あるいは相互接続ラインが、水平方向ワイヤと垂直方向ワイヤを有するマスクとは別の相互接続マスク層、あるいはレベルに割り当てられる集積回路の製造方法を提供する。このように割り当てられた（配置された）、非水平方向および非垂直方向の相互接続ラインを水平方向および／または垂直方向になるように回転して、相互接続ラインを有するマスク層をプリントする。配置（割付）と回転は、ＣＡＤシステム内で行われる。その後すべてのマスク層を、上記したリソステップ問題なしにプリントすることができる。集積回路の金属層を露光するときに、非水平方向および非垂直方向のワイヤのマスクを回転して、そのワイヤがもとの非水平方向と非垂直方向を向くようにする。その後金属層を露光する。本発明による様々な回転配置を使用し、そしてリソステップの問題を回避することにより、非水平方向および非垂直方向のワイヤがチップ表面全体に横切って配置され、これは従来のマンハッタン形態でコーナーだけに行われるのとは異なり、そして回路点を相互に接続して相互の接続距離を減らすことができる。
【０００９】
本発明の一態様によれば、本発明の集積回路の少なくとも一部を形成する方法は、以下のステップを含む。第１に、集積回路の非水平方向および非垂直方向の相互接続ラインが、水平方向相互接続ラインと垂直方向相互接続ラインの少なくとも一方を有する金属マスク層とは別の金属マスク層に割り付けられる（配置される）。その後それぞれの非水平／非垂直相互接続ラインを、水平方向または垂直方向のもとの線方向により決定される所定の角度で、もとの方向から回転し、そして非水平／非垂直の相互接続ラインが、水平方向および／または垂直方向になるようにする。上記の割付と回転操作は、ＣＡＤプログラムを実行するコンピュータシステムにより実行される。
【００１０】
次に非水平／非垂直の相互接続ラインを、少なくとも１つの金属製マスク層の上にプリントする。プリント操作は、電子ビーム装置のようなマスクプリント装置を用いて行われる。その後、このプリントされた金属製マスク層を回転し、各非水平／非垂直相互接続ラインが、もとの非水平方向と非垂直方向になるように回転する。最後に、回転した金属製マスク層を用いて、集積回路の対応する金属層を露光する。マスクの回転と露光操作は、公知のＩＣ製造装置を用いて行われる。
【００１１】
非水平／非垂直相互接続ラインを有するマスク層とは別のマスク層に割り付けられる本来水平方向と垂直方向の相互接続ラインをプリントして、回転操作を行うことなく露光することができる。また相互接続に関連した非水平／非垂直の特徴物も、上記の回転割付方法にしたがって処理される。本発明は、上記の回転割付方法を実行する装置、およびそれにより形成された集積回路を含む。
【００１２】
本発明は、従来のＩＣ製造技術における様々な問題を解決し、相互接続距離を、例えばマンハッタン型（碁盤の目）の相互接続距離よりも約３０％減らすことができる。さらにまた下部レベルと上部レベル上の相互接続のキャパシタンスの相互作用は、本発明を用いることにより影響を少なくし、それによりノイズ結合が緩和される。上部層と下部層とは平行でないために、これらの相互接続ラインの結合キャパシタンスは、ワイヤの長さの一部についてのみ発生するだけである。このワイヤは、他のワイヤと交差するために、他のワイヤのキャパシタンスの相互作用は、このワイヤのキャパシタンスをキャンセルし、結合効果に起因するノイズを減らすことができる。
【００１３】
さらにまた、金属化層あるいは金属の数（Ｎ）が増えるにつれて、各層への回転の割り当ては、３６０°／Ｎとなり、あるいは１８０°／Ｎとなる。これにより相互接続の配置がよりきめが細かくなる。
【００１４】
【発明の実施の形態】
本発明は、４５°および／またはその倍数の角度で形成された非水平／非垂直の相互接続ワイヤを用いる実施例を例に説明する。しかし本発明は、この実施例に限定されるものではない。本発明は、４５°以外の角度の非水平／非垂直の相互接続ワイヤ（ライン）を形成するためにも適用できる。
【００１５】
マンハッタン型（碁盤の目）の形態で、４５°のライン（ワイヤ）をプリントするかわりに、本発明の方法は、例えば第２金属層（Ｍ２）を形成するＩＣの特定の層に、４５°のラインを割り当てる方法である。水平方向ラインと垂直方向ラインは、第１金属層（Ｍ１層）に割り当てられる。Ｍ２層は、ＩＣの製造に用いられる４５°および／または４５°と１３５°の相互接続ラインを含む。しかし、マスクがこの層用に形成されたときには、マスクのすべての特徴は最初に４５°（時計方向あるいは反時計方向のいずれか）で回転し、その後プリントして、図２のリソステップの問題を解決する。かくして、リソステップの問題は、この回転シフトを実行することにより回避できる。ＣＡＤプログラムツールを開発して、あるいは既存のＣＡＤツールを修正して、この機能を行わせるか、あるいは本発明の教示を実行する。かくして、４５°および／または１３５°のラインを形成する利点は、上記の問題がないために容易に達成できる。ＣＡＤツールを用いて、相互接続距離を減らすために、Ｍ１層とＭ２層を用いて最適の相互接続ラインを計算することができる。図４は、本発明の方法を示すものである。
【００１６】
図４Ａは、従来のマンハッタン（碁盤の目）のレイアウトの例を示す。同図に示すように、ポイントＡはポイントＢに、水平方向ワイヤ２と垂直方向ワイヤ４を介して接続される。この水平方向ワイヤ２と垂直方向ワイヤ４は互いに直行する。同様に、ポイントＣはポイントＤに、水平方向ワイヤ６と垂直方向ワイヤ８を介して接続される。そしてこの水平方向ワイヤ６と垂直方向ワイヤ８は互いに直行する。最後に、ポイントＥはポイントＦに、垂直方向ワイヤ１０と水平方向ワイヤ１２を介して接続される。この垂直方向ワイヤ１０と水平方向ワイヤ１２は互いに直行する。
【００１７】
図４Ｂにおいて、相互接続距離を減らすために、いかに図４Ａの相互接続が０°と９０°および４５°のマスクの組に分解されるかを示す。図４Ｂに示すようにポイントＡとポイントＢは、ポイントＡとＡ’の間の水平方向のワイヤ２２と、ポイントＡ’とＢの間の４５°斜めのワイヤ２４を介して接続される。そしてワイヤ２２と２４は、角度θ＝４５°で接続されている。ポイントＣとポイントＤは、ワイヤＡ’Ｂに平行に走る斜めのワイヤ２６を介して接続される。ポイントＥはポイントＦに、ポイントＥとＥ’の間の垂直方向ワイヤ２８と、ポイントＥ’とＦの間の斜めのワイヤ３０とを介して接続される。ワイヤ２８と３０は、角度θ＝４５°で接続される。すなわち斜めのワイヤＥ’Ｆは、ワイヤＡ’ＢとワイヤＣＤに平行に走る。
【００１８】
本発明の一実施例によれば、Ｍ１層（図示せず）は、０°の方向のワイヤ、すなわち水平方向ワイヤ２２を配線し、９０°の方向のワイヤ、すなわち垂直方向ワイヤ２８を配線し、一方図４Ｃに示されるＭ２層は、４５°の方向のワイヤ、すなわちワイヤ２４、２６、３０を配線する。Ｍ１−Ｍ２の貫通導体は、適宜の場所に配置されている。本発明によれば、図２に示されたリソステップの問題は、図４Ｂに示されたＡ’Ｂ、ＣＤ、Ｅ’Ｆのラインの生成により回避できる。具体的に説明すると図４Ｃは、ラインＡ’Ｂ、ＣＤ、Ｅ’Ｆが本発明によりいかに生成されるかを示している。４５°のライン（ワイヤ２４、２６、３０）は、水平方向ラインと垂直方向ライン（ワイヤ２２、２８）とは別の層の上に形成されており、その別の層の上の４５°のラインは回転する、すなわち４５°シフトされ、その結果ラインは従来のマンハッタン形状、すなわち水平方向即ち０°方向となる。４５°の回転は図４Ｃに示す。ワイヤ２４、２６、３０は、図４Ｂでは実際には４５°傾斜ラインであり、これは回転後は図４Ｃでは水平方向、すなわち０°のラインとなる。この層のマスクをその後プリントする。ＣＡＤプログラムは、この回転を実行することができる。かくして４５°のラインは、リソステップの問題を起こさずにプリントすることができるが、その理由は、これらのラインを電子ビーム装置あるいは他の従来の処理装置で形成するようになったときには、従来のマンハッタンラインとして処理することができるからである。１３５°の回転も用いることができ、その結果このラインは垂直方向、すなわち９０°の方向に見えるようになる。すなわち従来のマンハッタン形状となる。
【００１９】
図５ないし８においては、従来の製造方法、本発明の製造技術の詳細例を説明し、本発明の利点を説明する。特に、従来方法によりＩＣを製造するのに用いられる方法を、図６を参照して説明し、その後本発明によるＩＣの説明を図７と８を参照して説明する。
【００２０】
半導体チップの断面図を図５に示す。Ｍ２層は、第１貫通導体５２を用いてＭ１層にルーティングされ、逆にＭ１層は、第２貫通導体５４を用いてＭ２層にルーティングされる。５６はシリコン製基板である。
【００２１】
このチップを従来方法で形成するために、図６に示されたマスクを用いる。図６はマスクの上面図で、矢印Ａの方向から切り取ったチップの断面図を図５に示す。このマスクはそれぞれガラス製基板（６０、６１、６３）と、ＩＣの設計レイアウトにしたがって形成された金属（クロム）製の相互接続部分、すなわちワイヤ（第１貫通導体５２、第２貫通導体５４、金属製相互接続領域６２、６４、６６）を有する。Ｍ１層の実際の処理は公知であり、その詳細な説明は割愛する。しかし図６Ａに示されたマスクを用いて、このチップのＭ１層を、金属製相互接続領域６２にパターン化する。その後このチップをＳｉＯ２でコーティングし、図６Ｂに示された貫通導体マスクを用いて，ＳｉＯ２に穴を開ける。この穴はＭ１層まで届くものとする。その後このチップを金属でカバーし、金属がその穴を充填する。図６Ｃに示す第３のマスクを用いて、Ｍ２層をハッチングパターン６４、６６にパターン化する。処理後これらの金属層の断面を図５に示す。
【００２２】
図６のマスクと同一の端の接続構成を得るために、本発明は、非水平／非垂直のワイヤを採用し、リソステップの問題を回避することにより、ワイヤの長さを同時に減らすことができる。図７に示したマスク層を形成しそれを用いる。すなわち同一の最終的な接続構成は、２つの貫通導体の間のＭ１層上の斜めのワイヤを用いて、Ｍ２層の２つの金属部部分を接合することにより達成できる。図７に示されたマスクは、ガラス製基板（７０、７１、７３）と、ＩＣのデザインレイアウトにしたがって形成された金属（クロム製の相互接続部分）、すなわちワイヤ（７２、７４、７６、７８、７９）を有する。
【００２３】
本発明により前述したように、これらのマスクが製造されたときには、ライン（ワイヤ）は水平方向あるいは垂直方向のいずれかで、そうでない場合にはリソステップの問題が発生する。これは次の方法により行われる。第１に、Ｍ２層が図７Ｃに示されたマスクでもって形成され、このマスクは、図６Ｃに示されたＭ２マスクと同一である。かくして、図７Ｃのマスクを用いて、Ｍ２層を水平方向のハッチングパターン７８、７９を有するよう形成する。
【００２４】
Ｍ２層上のワイヤを接続するために、Ｍ１層上に斜めのワイヤが最終的に形成されるために、図７Ｂに示された貫通導体のマスクの貫通導体７４、７６の間の距離Ｄは、Ｍ１層とＭ２層を接続するための図５の第１貫通導体５２、第２貫通導体５４に類似する関数でありこれを測定し用いることにより、Ｍ１層の上に形成された斜めの相互接続部分の長さが得られる。図７Ｂの２個の貫通導体は、互いに角度θだけ傾いているために、斜めの相互接続部分もまた傾いている。しかし本発明によれば、貫通導体７４と７６を接続する斜めの相互接続部分は、マスクをプリントする前に、角度θだけ回転し、ワイヤ７８、７９を接続するのに用いられる斜めの線を水平方向に変換する。Ｍ１マスク内の長さＤの金属ワイヤ７２の水平方向に変更して再度方向付けられた部分を図７Ａに示す。Ｍ１マスクがプリントされると、これはマンハッタン形態のラインのみを用いて行うことができる。前述したように、図７Ａに示されたマスクを用いて、チップそのものの上にＭ１層をパターン化すると、このマスクはＭ１層をパターン化する前に、θだけ戻さなければならない。すなわち図８に示すように、Ｍ１マスクは角度θだけ回転して戻す。すなわちシリコンチップ上の、この部分がパターン化される前に、貫通導体７４、７６を繋ぐ線と同一方向に戻す。
【００２５】
Ｍ１に関連する全相互接続距離は、図１のマスクに比較すると減少している。
斜めの貫通導体７２は、反対方向に角度θだけ回転する。すなわちワイヤ７８、７９を接続するのに用いられる斜めのラインを、水平方向ではなく垂直方向に見えるようにすることもでき、これによってもまたリソステップの問題を回避することができる。
【００２６】
金属レベルの数が増加するにつれて、例えば、６または８を越えることになると、回転は１８０°を等しく割った、例えば１８０°／６＝３０となる。より一般的に述べると、１８０°／Ｎである。ここでＮは金属層の数である。θ＝９０°は、θ＝２７０°と同一であるために、３６０°ではなく１８０°を割ることもできる。しかし絶縁性の観点からすると、３６０°／Ｎがよい。図９は、本発明が用いられるＩＣ製造システムのハードウェアのステップを表す図である。同図に示すように、ＩＣ製造システム９００は、ＣＡＤコンピュータシステム９０２とＥビーム装置９０４とＩＣ製造装置９０６とを含む。
【００２７】
ＣＡＤコンピュータシステム９０２は、ＣＡＤ機能およびその他本明細書に開示した様々な方法を実行できる。少なくともプロセッサと、メモリとＩ／Ｏデバイスとを含むいかなる種類のコンピュータデバイス、例えばパソコン、メインフレーム等でもよい。
【００２８】
製造中のＩＣで実行されるべき機能および相互接続製を有する回路９１０が、ＣＡＤコンピュータシステム９０２に入力される。ブロック９１２において、回路を形成する様々なセルのＣＡＤレイアウトが実行される。その後ブロック９１４において、セルがチップの特定の領域に配置される。
【００２９】
次に、ブロック９１６において、相互接続層の割り当てテーブル９１８にしたがって、Ｍ１層を０°に、Ｍ２層をθ°、．．．ＭＮ層をＮθ°にして、全体的な相互接続が非マンハッタン構成および他のすべて利用可能な層を用いて設計される。ブロック９２０において、個々の相互接続距離を最小にするか否かの決定が行われる。最小にできない場合には、このような相互接続距離は、相互接続全体を最適にするよう最小にされる。すべての距離が十分に最小になった後、ブロック９２２、９２４、９２６が実行され、相互接続の非マンハッタン形態特徴が、マンハッタン構造になるよう回転される。すなわち、非水平および／または非垂直のワイヤを回転し、ワイヤが垂直および／または水平位置になるようにする。かくして、回転操作後、割り当てられた層を表すマスクは、マンハッタン形態に適合した特徴のみを有する。
【００３０】
その後、Ｅビーム装置９０４にしたがってマスクがブロック９２８でプリントされる。金属製マスク９３０の組を、ＩＣ製造装置９０６に用意し、このマスクを用いて金属層を露光してパターン化されたチップを形成し、その結果、回路ダイアグラム９１０に関連した機能と相互接続性を具備するＩＣが形成される。しかし本発明によれば、プリントする前にある特徴の金属マスクを回転し、その上の特徴物を正確な角度、例えば斜めのワイヤが４５°となるように再度方向付ける。これはブロック９３２、９３４で行われる。その後金属層を正確に方向付けたマスクを用いて、ブロック９３６で露光する。すべての層が露光した後、製造プロセスはブロック９３８で終了する。ＩＣ製造技術は、ＩＣサイズを縮小するにつれて金属レベルの数は増加し続ける。かくして本発明によれば、特定の角度θｎ、ｎ＝１、２、．．．ｉを、あるレベル、すなわち第ｎ層に割り当てることが可能である。すなわち、例えばＭ１層は０°の水平ワイヤを割り当て、Ｍ２層は３０°の傾斜ワイヤを割り当て、Ｍ３層は６０°の傾斜ワイヤを割り当て、Ｍ４層は９０°の垂直ワイヤを割り当てる、というふうに行う。異なる層の方向、すなわちレベルの方向は、非０°あるいは非９０°であるレベルを、０°または９０°のいずれかになるよう回転して、マスクレベルを形成することにより行われる。これらのマスクレベルの方向を含んだ情報は、マスク周辺の方向マスク内に含まれ、これによりマスクが露光中、正確な位置になるようにする。３０°と１２０°のラインを同一レベル上に配置することも可能である。同一レベルで直行するワイヤを用いるか否か、およびそれらの直行するワイヤのうちの一方のみを用いるか否かは、利用可能な金属レベルの数および直行層が他の領域と干渉することなしに、一部に形成できるか否かによっている。
【００３１】
特許請求の範囲の発明の要件の後に括弧で記載した番号がある場合は、本発明の一実施例の対応関係を示すものであって、本発明の範囲を限定するものと解釈すべきではない。
【図面の簡単な説明】
【図１】水平方向のワイヤを形成する際のリソステップを表す図。
【図２】４５°に傾斜したワイヤを形成する際のリソステップの影響を表す図。
【図３】ＩＣにおいて、２点間の相互接続距離を縮めるために理想的な４５°傾斜したワイヤを表す図。
【図４】Ａ：従来のマンハッタン形態（碁盤の目の配置）を表す図。
Ｂ：本発明により相互接続距離を減らすために、Ａの相互接続がいかに０°／９０°と４５°のマスクに分解されるかを表す図。
Ｃ：非水平ラインと非垂直ラインが、本発明によりいかに形成されるかを表す図。
【図５】集積回路の断面図。
【図６】Ａ−Ｃ：従来技術により、集積回路を形成するのに用いられるマスクの上面図。
【図７】Ａ−Ｃ：本発明の一実施例による、集積回路を形成するのに用いられるマスクの上面図。
【図８】本発明の一実施例により、集積回路を形成するために用いられる図７のＡ図のＭ１層のマスクを回転させた上面図。
【図９】本発明によるＩＣ形成システムを実行するフローチャート図。
【符号の説明】
２、６ 水平方向ワイヤ
４、８ 垂直方向ワイヤ
２２、２４、２６、２８、３０ ワイヤ
５２ 第１貫通導体
５４ 第２貫通導体
５６ シリコン領域
６０、６１、６３ ガラス製基板
６２、６４、６６ 金属製相互接続領域（ワイヤ）
６２ ハッチングパターン
７０、７１、７３ ガラス製基板
７２、７４、７６、７８、７９ 貫通導体
９０２ ＣＡＤコンピュータシステム
９０４ Ｅビーム装置
９０６ ＩＣ製造装置
９１０ 回路ダイヤグラム
９１２ セルのＣＡＤレイアウト
９１４ セルのＣＡＤ配置
９１６ すべての利用可能なレイヤを用いる非マンハッタン形態を用いたＣＡＤ相互接続
９１８ 相互接続層の割当テーブル
９２０ 距離は最小か？
９２２ マンハッタン形態への相互接続のデータベースを回転する
９２４ 金属層用のワイヤは０°／９０°か？
９２６ −０°回転する
９２８ マスク層をプリントする
９３０ 金属マスクの設定
９３２ 正確な角度に金属マスクが設定されたか？
９３４ マスクを＋θ°に回転する
９３６ 金属層を露光する
【発明の属する技術分野】
本発明は集積回路の製造に関し、特に、集積回路の製造の際に用いられる相互接続レベルを様々に回転させる方法と装置に関する。
【０００２】
【従来の技術】
従来の集積回路（ＩＣ製造プロセス）は、いわゆる「マンハッタン形態」（Manhattan geometry）（碁盤の目の配置）を用いて、ＩＣに関連した回路と相互接続層を形成している。このような形態においては、直角に交差するよう形成された水平方向ワイヤと垂直方向ワイヤを用いて、ＩＣチップ上の複数の点を接続し、そして４５°に傾斜して配線されたワイヤは、ＩＣチップのコーナーあるいはある場合には相互接続領域あるいは内部領域で用い、それにより接続距離を減らしている。しかしマンハッタン形態のＩＣ内に、これらのワイヤを配置したり端部に形成するためには、いわゆる「リソステップ」を用いなければならない。このリソステップは、ｘ方向またはｙ方向で許された解像度の動きとして定義される。例えば０．３５μｍ、０．２５μｍ、０．１８μｍのワイヤサイズにおいては解像度のステップは、０．０２μｍである。かくして図１に示すような水平方向のワイヤを形成するためには、複数のリソステップを組み合わせる必要がある。ＷとＬはリソステップの倍数である。図１に示すようにリソステップは、矢印Ａで示された水平方向の動き、あるいは矢印Ｂで示された垂直方向の動きを含む。
【０００３】
しかし、４５°の傾斜ワイヤあるいはエッジが、従来のマンハッタン形態技術を用いて形成された場合には、リソステップによりエッジが図２に示すように波打つことになる。これによりいくつかの問題が発生する。第１の問題点としては、このような曲がったエッジを含むＩＣの製造に際し、データを記憶するのに用いられるデータベースは、水平方向のワイヤおよび垂直方向のワイヤのみを形成する際に用いられるデータベースに比較すると、大幅に大きなものとなる点である。まっすぐなエッジを組み合わせて、データベースの記憶容量を減らすことができるが、しかし４５°のエッジに対してはそうではない。Ｗ＝０．３μｍで、Ｌ＝１００００μｍのワイヤの０．０２μｍのステップは、厳しいものである。第２の問題点としては、ＷとＬは図２の波打ったラインで示すように、正確に規定されていないために、これらのワイヤを取り出すことは問題が発生する。この種のワイヤは、ポリシリコン製のゲートであり、トランジスタにおいてワイヤの抽出は、大部分のコンピュータの補助による設計（Computer Aided Design ：ＣＡＤ）トゥールが、誤った結果を出力し、そしてまたワイヤの抽出に伴うデータベースのサイズを増加させてしまう。第３の問題点としては、４５°の角度、あるいは４５°のラインに関連した書き込み時間は、粒子サイズあるいはリソサイズの影響により長くなってしまう点である。
【０００４】
このためワイヤがチップを斜めに横切ることができる。すなわち、従来のマンハッタン形態のような角だけではなく、チップ表面全体を横切れるようにし、これにより相互接続の距離を減らし、かつリソステップのワイヤが波打つ問題を回避できる４５°のエッジを形成する技術を開発することが望ましい。例えば、図３に示すように、チップ上の２つの点ＡとＢを互いに接続する問題を考えてみる。従来技術を用いるマンハッタン方法により、ｘ軸に沿って水平方向のワイヤを、そしてｙ軸に沿って垂直方向のワイヤを配置する。これによりポイントＡとＢの間の相互接続距離の全長は、ｘ＋ｙとなる。
【０００５】
直角三角形の斜辺に沿ってワイヤを引くと、相互接続距離√（ｘ２＋ｙ２）は、ｘ＋ｙよりも小さい。この場合ｘとｙが等しい場合には、斜辺は√（２ｘ２）であり、従来技術によるポイントＡとＢの間の距離は２ｘとなる。このため距離は、√２ｘ／２ｘ＝１／√２即ち０．７０７だけ短くなる。これは、三角形の角のみをつなぐ距離よりも、約３０％小さくなることを意味する。
【０００６】
ところが、いくつかの問題点があり、この技術を実現することは困難である。例えば、上記した３つの問題点により、この技術を用いることが障害となっている。さらにまた、チップのあるコーナーから別のコーナーにワイヤが走ると（図３のワイヤＡＢ）、このレベルのすべての相互接続ラインは、このワイヤによってブロックされてしまう。かくして、このレベル上の相互接続は、小さなマンハッタン長さ、即ち４５°の角度に限られてしまう。しかし上記したように、これが行われると、（１）書き込み時間が大幅に増加し、（２）ＣＡＤからの取り出しが問題となり、（３）データの記憶サイズとファイルサイズが大きくなる点である。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、ＩＰチップ上で０°または９０°以外の角度、例えば４５°でワイヤを斜めに配線するＩＣ製造技術を提供し、これによりチップ上で斜めに配線でき、リソステップのワイヤが波打つ問題を回避しながら相互接続距離を減らす方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明によれば、非水平方向および非垂直方向のワイヤ、あるいは相互接続ラインが、水平方向ワイヤと垂直方向ワイヤを有するマスクとは別の相互接続マスク層、あるいはレベルに割り当てられる集積回路の製造方法を提供する。このように割り当てられた（配置された）、非水平方向および非垂直方向の相互接続ラインを水平方向および／または垂直方向になるように回転して、相互接続ラインを有するマスク層をプリントする。配置（割付）と回転は、ＣＡＤシステム内で行われる。その後すべてのマスク層を、上記したリソステップ問題なしにプリントすることができる。集積回路の金属層を露光するときに、非水平方向および非垂直方向のワイヤのマスクを回転して、そのワイヤがもとの非水平方向と非垂直方向を向くようにする。その後金属層を露光する。本発明による様々な回転配置を使用し、そしてリソステップの問題を回避することにより、非水平方向および非垂直方向のワイヤがチップ表面全体に横切って配置され、これは従来のマンハッタン形態でコーナーだけに行われるのとは異なり、そして回路点を相互に接続して相互の接続距離を減らすことができる。
【０００９】
本発明の一態様によれば、本発明の集積回路の少なくとも一部を形成する方法は、以下のステップを含む。第１に、集積回路の非水平方向および非垂直方向の相互接続ラインが、水平方向相互接続ラインと垂直方向相互接続ラインの少なくとも一方を有する金属マスク層とは別の金属マスク層に割り付けられる（配置される）。その後それぞれの非水平／非垂直相互接続ラインを、水平方向または垂直方向のもとの線方向により決定される所定の角度で、もとの方向から回転し、そして非水平／非垂直の相互接続ラインが、水平方向および／または垂直方向になるようにする。上記の割付と回転操作は、ＣＡＤプログラムを実行するコンピュータシステムにより実行される。
【００１０】
次に非水平／非垂直の相互接続ラインを、少なくとも１つの金属製マスク層の上にプリントする。プリント操作は、電子ビーム装置のようなマスクプリント装置を用いて行われる。その後、このプリントされた金属製マスク層を回転し、各非水平／非垂直相互接続ラインが、もとの非水平方向と非垂直方向になるように回転する。最後に、回転した金属製マスク層を用いて、集積回路の対応する金属層を露光する。マスクの回転と露光操作は、公知のＩＣ製造装置を用いて行われる。
【００１１】
非水平／非垂直相互接続ラインを有するマスク層とは別のマスク層に割り付けられる本来水平方向と垂直方向の相互接続ラインをプリントして、回転操作を行うことなく露光することができる。また相互接続に関連した非水平／非垂直の特徴物も、上記の回転割付方法にしたがって処理される。本発明は、上記の回転割付方法を実行する装置、およびそれにより形成された集積回路を含む。
【００１２】
本発明は、従来のＩＣ製造技術における様々な問題を解決し、相互接続距離を、例えばマンハッタン型（碁盤の目）の相互接続距離よりも約３０％減らすことができる。さらにまた下部レベルと上部レベル上の相互接続のキャパシタンスの相互作用は、本発明を用いることにより影響を少なくし、それによりノイズ結合が緩和される。上部層と下部層とは平行でないために、これらの相互接続ラインの結合キャパシタンスは、ワイヤの長さの一部についてのみ発生するだけである。このワイヤは、他のワイヤと交差するために、他のワイヤのキャパシタンスの相互作用は、このワイヤのキャパシタンスをキャンセルし、結合効果に起因するノイズを減らすことができる。
【００１３】
さらにまた、金属化層あるいは金属の数（Ｎ）が増えるにつれて、各層への回転の割り当ては、３６０°／Ｎとなり、あるいは１８０°／Ｎとなる。これにより相互接続の配置がよりきめが細かくなる。
【００１４】
【発明の実施の形態】
本発明は、４５°および／またはその倍数の角度で形成された非水平／非垂直の相互接続ワイヤを用いる実施例を例に説明する。しかし本発明は、この実施例に限定されるものではない。本発明は、４５°以外の角度の非水平／非垂直の相互接続ワイヤ（ライン）を形成するためにも適用できる。
【００１５】
マンハッタン型（碁盤の目）の形態で、４５°のライン（ワイヤ）をプリントするかわりに、本発明の方法は、例えば第２金属層（Ｍ２）を形成するＩＣの特定の層に、４５°のラインを割り当てる方法である。水平方向ラインと垂直方向ラインは、第１金属層（Ｍ１層）に割り当てられる。Ｍ２層は、ＩＣの製造に用いられる４５°および／または４５°と１３５°の相互接続ラインを含む。しかし、マスクがこの層用に形成されたときには、マスクのすべての特徴は最初に４５°（時計方向あるいは反時計方向のいずれか）で回転し、その後プリントして、図２のリソステップの問題を解決する。かくして、リソステップの問題は、この回転シフトを実行することにより回避できる。ＣＡＤプログラムツールを開発して、あるいは既存のＣＡＤツールを修正して、この機能を行わせるか、あるいは本発明の教示を実行する。かくして、４５°および／または１３５°のラインを形成する利点は、上記の問題がないために容易に達成できる。ＣＡＤツールを用いて、相互接続距離を減らすために、Ｍ１層とＭ２層を用いて最適の相互接続ラインを計算することができる。図４は、本発明の方法を示すものである。
【００１６】
図４Ａは、従来のマンハッタン（碁盤の目）のレイアウトの例を示す。同図に示すように、ポイントＡはポイントＢに、水平方向ワイヤ２と垂直方向ワイヤ４を介して接続される。この水平方向ワイヤ２と垂直方向ワイヤ４は互いに直行する。同様に、ポイントＣはポイントＤに、水平方向ワイヤ６と垂直方向ワイヤ８を介して接続される。そしてこの水平方向ワイヤ６と垂直方向ワイヤ８は互いに直行する。最後に、ポイントＥはポイントＦに、垂直方向ワイヤ１０と水平方向ワイヤ１２を介して接続される。この垂直方向ワイヤ１０と水平方向ワイヤ１２は互いに直行する。
【００１７】
図４Ｂにおいて、相互接続距離を減らすために、いかに図４Ａの相互接続が０°と９０°および４５°のマスクの組に分解されるかを示す。図４Ｂに示すようにポイントＡとポイントＢは、ポイントＡとＡ’の間の水平方向のワイヤ２２と、ポイントＡ’とＢの間の４５°斜めのワイヤ２４を介して接続される。そしてワイヤ２２と２４は、角度θ＝４５°で接続されている。ポイントＣとポイントＤは、ワイヤＡ’Ｂに平行に走る斜めのワイヤ２６を介して接続される。ポイントＥはポイントＦに、ポイントＥとＥ’の間の垂直方向ワイヤ２８と、ポイントＥ’とＦの間の斜めのワイヤ３０とを介して接続される。ワイヤ２８と３０は、角度θ＝４５°で接続される。すなわち斜めのワイヤＥ’Ｆは、ワイヤＡ’ＢとワイヤＣＤに平行に走る。
【００１８】
本発明の一実施例によれば、Ｍ１層（図示せず）は、０°の方向のワイヤ、すなわち水平方向ワイヤ２２を配線し、９０°の方向のワイヤ、すなわち垂直方向ワイヤ２８を配線し、一方図４Ｃに示されるＭ２層は、４５°の方向のワイヤ、すなわちワイヤ２４、２６、３０を配線する。Ｍ１−Ｍ２の貫通導体は、適宜の場所に配置されている。本発明によれば、図２に示されたリソステップの問題は、図４Ｂに示されたＡ’Ｂ、ＣＤ、Ｅ’Ｆのラインの生成により回避できる。具体的に説明すると図４Ｃは、ラインＡ’Ｂ、ＣＤ、Ｅ’Ｆが本発明によりいかに生成されるかを示している。４５°のライン（ワイヤ２４、２６、３０）は、水平方向ラインと垂直方向ライン（ワイヤ２２、２８）とは別の層の上に形成されており、その別の層の上の４５°のラインは回転する、すなわち４５°シフトされ、その結果ラインは従来のマンハッタン形状、すなわち水平方向即ち０°方向となる。４５°の回転は図４Ｃに示す。ワイヤ２４、２６、３０は、図４Ｂでは実際には４５°傾斜ラインであり、これは回転後は図４Ｃでは水平方向、すなわち０°のラインとなる。この層のマスクをその後プリントする。ＣＡＤプログラムは、この回転を実行することができる。かくして４５°のラインは、リソステップの問題を起こさずにプリントすることができるが、その理由は、これらのラインを電子ビーム装置あるいは他の従来の処理装置で形成するようになったときには、従来のマンハッタンラインとして処理することができるからである。１３５°の回転も用いることができ、その結果このラインは垂直方向、すなわち９０°の方向に見えるようになる。すなわち従来のマンハッタン形状となる。
【００１９】
図５ないし８においては、従来の製造方法、本発明の製造技術の詳細例を説明し、本発明の利点を説明する。特に、従来方法によりＩＣを製造するのに用いられる方法を、図６を参照して説明し、その後本発明によるＩＣの説明を図７と８を参照して説明する。
【００２０】
半導体チップの断面図を図５に示す。Ｍ２層は、第１貫通導体５２を用いてＭ１層にルーティングされ、逆にＭ１層は、第２貫通導体５４を用いてＭ２層にルーティングされる。５６はシリコン製基板である。
【００２１】
このチップを従来方法で形成するために、図６に示されたマスクを用いる。図６はマスクの上面図で、矢印Ａの方向から切り取ったチップの断面図を図５に示す。このマスクはそれぞれガラス製基板（６０、６１、６３）と、ＩＣの設計レイアウトにしたがって形成された金属（クロム）製の相互接続部分、すなわちワイヤ（第１貫通導体５２、第２貫通導体５４、金属製相互接続領域６２、６４、６６）を有する。Ｍ１層の実際の処理は公知であり、その詳細な説明は割愛する。しかし図６Ａに示されたマスクを用いて、このチップのＭ１層を、金属製相互接続領域６２にパターン化する。その後このチップをＳｉＯ２でコーティングし、図６Ｂに示された貫通導体マスクを用いて，ＳｉＯ２に穴を開ける。この穴はＭ１層まで届くものとする。その後このチップを金属でカバーし、金属がその穴を充填する。図６Ｃに示す第３のマスクを用いて、Ｍ２層をハッチングパターン６４、６６にパターン化する。処理後これらの金属層の断面を図５に示す。
【００２２】
図６のマスクと同一の端の接続構成を得るために、本発明は、非水平／非垂直のワイヤを採用し、リソステップの問題を回避することにより、ワイヤの長さを同時に減らすことができる。図７に示したマスク層を形成しそれを用いる。すなわち同一の最終的な接続構成は、２つの貫通導体の間のＭ１層上の斜めのワイヤを用いて、Ｍ２層の２つの金属部部分を接合することにより達成できる。図７に示されたマスクは、ガラス製基板（７０、７１、７３）と、ＩＣのデザインレイアウトにしたがって形成された金属（クロム製の相互接続部分）、すなわちワイヤ（７２、７４、７６、７８、７９）を有する。
【００２３】
本発明により前述したように、これらのマスクが製造されたときには、ライン（ワイヤ）は水平方向あるいは垂直方向のいずれかで、そうでない場合にはリソステップの問題が発生する。これは次の方法により行われる。第１に、Ｍ２層が図７Ｃに示されたマスクでもって形成され、このマスクは、図６Ｃに示されたＭ２マスクと同一である。かくして、図７Ｃのマスクを用いて、Ｍ２層を水平方向のハッチングパターン７８、７９を有するよう形成する。
【００２４】
Ｍ２層上のワイヤを接続するために、Ｍ１層上に斜めのワイヤが最終的に形成されるために、図７Ｂに示された貫通導体のマスクの貫通導体７４、７６の間の距離Ｄは、Ｍ１層とＭ２層を接続するための図５の第１貫通導体５２、第２貫通導体５４に類似する関数でありこれを測定し用いることにより、Ｍ１層の上に形成された斜めの相互接続部分の長さが得られる。図７Ｂの２個の貫通導体は、互いに角度θだけ傾いているために、斜めの相互接続部分もまた傾いている。しかし本発明によれば、貫通導体７４と７６を接続する斜めの相互接続部分は、マスクをプリントする前に、角度θだけ回転し、ワイヤ７８、７９を接続するのに用いられる斜めの線を水平方向に変換する。Ｍ１マスク内の長さＤの金属ワイヤ７２の水平方向に変更して再度方向付けられた部分を図７Ａに示す。Ｍ１マスクがプリントされると、これはマンハッタン形態のラインのみを用いて行うことができる。前述したように、図７Ａに示されたマスクを用いて、チップそのものの上にＭ１層をパターン化すると、このマスクはＭ１層をパターン化する前に、θだけ戻さなければならない。すなわち図８に示すように、Ｍ１マスクは角度θだけ回転して戻す。すなわちシリコンチップ上の、この部分がパターン化される前に、貫通導体７４、７６を繋ぐ線と同一方向に戻す。
【００２５】
Ｍ１に関連する全相互接続距離は、図１のマスクに比較すると減少している。
斜めの貫通導体７２は、反対方向に角度θだけ回転する。すなわちワイヤ７８、７９を接続するのに用いられる斜めのラインを、水平方向ではなく垂直方向に見えるようにすることもでき、これによってもまたリソステップの問題を回避することができる。
【００２６】
金属レベルの数が増加するにつれて、例えば、６または８を越えることになると、回転は１８０°を等しく割った、例えば１８０°／６＝３０となる。より一般的に述べると、１８０°／Ｎである。ここでＮは金属層の数である。θ＝９０°は、θ＝２７０°と同一であるために、３６０°ではなく１８０°を割ることもできる。しかし絶縁性の観点からすると、３６０°／Ｎがよい。図９は、本発明が用いられるＩＣ製造システムのハードウェアのステップを表す図である。同図に示すように、ＩＣ製造システム９００は、ＣＡＤコンピュータシステム９０２とＥビーム装置９０４とＩＣ製造装置９０６とを含む。
【００２７】
ＣＡＤコンピュータシステム９０２は、ＣＡＤ機能およびその他本明細書に開示した様々な方法を実行できる。少なくともプロセッサと、メモリとＩ／Ｏデバイスとを含むいかなる種類のコンピュータデバイス、例えばパソコン、メインフレーム等でもよい。
【００２８】
製造中のＩＣで実行されるべき機能および相互接続製を有する回路９１０が、ＣＡＤコンピュータシステム９０２に入力される。ブロック９１２において、回路を形成する様々なセルのＣＡＤレイアウトが実行される。その後ブロック９１４において、セルがチップの特定の領域に配置される。
【００２９】
次に、ブロック９１６において、相互接続層の割り当てテーブル９１８にしたがって、Ｍ１層を０°に、Ｍ２層をθ°、．．．ＭＮ層をＮθ°にして、全体的な相互接続が非マンハッタン構成および他のすべて利用可能な層を用いて設計される。ブロック９２０において、個々の相互接続距離を最小にするか否かの決定が行われる。最小にできない場合には、このような相互接続距離は、相互接続全体を最適にするよう最小にされる。すべての距離が十分に最小になった後、ブロック９２２、９２４、９２６が実行され、相互接続の非マンハッタン形態特徴が、マンハッタン構造になるよう回転される。すなわち、非水平および／または非垂直のワイヤを回転し、ワイヤが垂直および／または水平位置になるようにする。かくして、回転操作後、割り当てられた層を表すマスクは、マンハッタン形態に適合した特徴のみを有する。
【００３０】
その後、Ｅビーム装置９０４にしたがってマスクがブロック９２８でプリントされる。金属製マスク９３０の組を、ＩＣ製造装置９０６に用意し、このマスクを用いて金属層を露光してパターン化されたチップを形成し、その結果、回路ダイアグラム９１０に関連した機能と相互接続性を具備するＩＣが形成される。しかし本発明によれば、プリントする前にある特徴の金属マスクを回転し、その上の特徴物を正確な角度、例えば斜めのワイヤが４５°となるように再度方向付ける。これはブロック９３２、９３４で行われる。その後金属層を正確に方向付けたマスクを用いて、ブロック９３６で露光する。すべての層が露光した後、製造プロセスはブロック９３８で終了する。ＩＣ製造技術は、ＩＣサイズを縮小するにつれて金属レベルの数は増加し続ける。かくして本発明によれば、特定の角度θｎ、ｎ＝１、２、．．．ｉを、あるレベル、すなわち第ｎ層に割り当てることが可能である。すなわち、例えばＭ１層は０°の水平ワイヤを割り当て、Ｍ２層は３０°の傾斜ワイヤを割り当て、Ｍ３層は６０°の傾斜ワイヤを割り当て、Ｍ４層は９０°の垂直ワイヤを割り当てる、というふうに行う。異なる層の方向、すなわちレベルの方向は、非０°あるいは非９０°であるレベルを、０°または９０°のいずれかになるよう回転して、マスクレベルを形成することにより行われる。これらのマスクレベルの方向を含んだ情報は、マスク周辺の方向マスク内に含まれ、これによりマスクが露光中、正確な位置になるようにする。３０°と１２０°のラインを同一レベル上に配置することも可能である。同一レベルで直行するワイヤを用いるか否か、およびそれらの直行するワイヤのうちの一方のみを用いるか否かは、利用可能な金属レベルの数および直行層が他の領域と干渉することなしに、一部に形成できるか否かによっている。
【００３１】
特許請求の範囲の発明の要件の後に括弧で記載した番号がある場合は、本発明の一実施例の対応関係を示すものであって、本発明の範囲を限定するものと解釈すべきではない。
【図面の簡単な説明】
【図１】水平方向のワイヤを形成する際のリソステップを表す図。
【図２】４５°に傾斜したワイヤを形成する際のリソステップの影響を表す図。
【図３】ＩＣにおいて、２点間の相互接続距離を縮めるために理想的な４５°傾斜したワイヤを表す図。
【図４】Ａ：従来のマンハッタン形態（碁盤の目の配置）を表す図。
Ｂ：本発明により相互接続距離を減らすために、Ａの相互接続がいかに０°／９０°と４５°のマスクに分解されるかを表す図。
Ｃ：非水平ラインと非垂直ラインが、本発明によりいかに形成されるかを表す図。
【図５】集積回路の断面図。
【図６】Ａ−Ｃ：従来技術により、集積回路を形成するのに用いられるマスクの上面図。
【図７】Ａ−Ｃ：本発明の一実施例による、集積回路を形成するのに用いられるマスクの上面図。
【図８】本発明の一実施例により、集積回路を形成するために用いられる図７のＡ図のＭ１層のマスクを回転させた上面図。
【図９】本発明によるＩＣ形成システムを実行するフローチャート図。
【符号の説明】
２、６ 水平方向ワイヤ
４、８ 垂直方向ワイヤ
２２、２４、２６、２８、３０ ワイヤ
５２ 第１貫通導体
５４ 第２貫通導体
５６ シリコン領域
６０、６１、６３ ガラス製基板
６２、６４、６６ 金属製相互接続領域（ワイヤ）
６２ ハッチングパターン
７０、７１、７３ ガラス製基板
７２、７４、７６、７８、７９ 貫通導体
９０２ ＣＡＤコンピュータシステム
９０４ Ｅビーム装置
９０６ ＩＣ製造装置
９１０ 回路ダイヤグラム
９１２ セルのＣＡＤレイアウト
９１４ セルのＣＡＤ配置
９１６ すべての利用可能なレイヤを用いる非マンハッタン形態を用いたＣＡＤ相互接続
９１８ 相互接続層の割当テーブル
９２０ 距離は最小か？
９２２ マンハッタン形態への相互接続のデータベースを回転する
９２４ 金属層用のワイヤは０°／９０°か？
９２６ −０°回転する
９２８ マスク層をプリントする
９３０ 金属マスクの設定
９３２ 正確な角度に金属マスクが設定されたか？
９３４ マスクを＋θ°に回転する
９３６ 金属層を露光する
Claims (11)
- 集積回路用の少なくとも１つの金属製マスクを製造する際に、リソステップによる波打ち状態を実質的に回避するよう使用する方法であって、
（Ａ）集積回路の非水平と非垂直の１つ又は複数の相互接続ライン（以下、非水平／非垂直ラインと称する）を、水平相互接続ライン及び垂直相互接続ラインのうちの少なくとも一方に割り当てられた少なくとも１つの金属製マスクとは別の少なくとも１つの金属製マスクに割り当てるステップと、
（Ｂ）前記非水平／非垂直ラインの各々を、水平および垂直の少なくとも一方の方向に向くよう、もとの方向によって決定される所定の角度だけ、前記もとの方向から回転するステップと、
（Ｃ）前記回転した非水平／非垂直ラインを、当該回転した非水平／非垂直ラインに割り当てられた、前記少なくとも１つの金属製マスクの基板の上にプリントするステップと、
を有することを特徴とする方法。 - （Ｄ）前記非水平／非垂直ラインの各々が、もとの方向に向くよう、前記プリントされた少なくとも１つの金属製マスクを回転するステップと、
（Ｅ）前記集積回路の対応する金属層を露光するために、前記回転した金属製マスクを用いるステップと、
をさらに有することを特徴とする請求項１記載の方法。 - 前記水平相互接続ラインは、０°の方向を向いている、ことを特徴とする請求項１記載の方法。
- 前記垂直相互接続ラインは、９０°の方向を向いている、ことを特徴とする請求項１記載の方法。
- 前記非水平／非垂直ラインの各々は、０°と９０°以外の角度の方向を向いている、ことを特徴とする請求項１記載の方法。
- 前記非水平／非垂直ラインは、ｎ個の角度θｎの方向に向いており、ここでｎ＝１、２、．．．ｉであり、
前記（Ａ）ステップは、前記ｎ個の角度の方向に向いている非水平／非垂直ラインを、ｎ個の金属製マスクに割り当てるステップを含み、前記ｎ個の金属製マスクの各々は、前記水平相互接続ラインと前記垂直相互接続ラインの少なくとも一方に割り当てられた他の金属製マスクとは異なる、
ことを特徴とする請求項１記載の方法。 - （Ｆ）前記非水平／非垂直ラインが、前記ｎ個の金属製マスク上で水平方向および垂直方向の、少なくとも一方に方向づけられるように、前記ｎ個の金属製マスクの各々に関連する前記非水平／非垂直ラインの各々を、もとの方向から所定の角度あるいは前記所定の角度の倍数の角度で回転するステップ、
をさらに有することを特徴とする請求項６記載の方法。 - （Ｇ）前記回転した非水平／非垂直ラインを、当該回転した非水平／非垂直ラインに割り当てられた、前記ｎ個の回転した金属製マスクの基板の上にプリントするステップ、
をさらに有することを特徴とする請求項７記載の方法。 - （Ｈ）前記非水平／非垂直ラインの各々を、もとの方向に戻すように、前記ｎ個のプリントされた金属製マスクを回転するステップと、
（Ｉ）前記集積回路の対応する金属層を露光するために、前記回転された金属製マスクを用いるステップと、
をさらに有することを特徴とする請求項８記載の方法。 - 集積回路用の少なくとも１つの金属製マスクを製造する際に、リソステップによる波打ち状態を実質的に回避するよう使用する装置であって、
少なくとも１つのプロセッサと、前記少なくとも１つのプロセッサに応答して動作するマスクプリント装置とを有し、
前記プロセッサは、
（Ａ）集積回路の非水平と非垂直の１つ又は複数の相互接続ライン（以下、非水平／非垂直ラインと称する）を、水平相互接続ライン及び垂直相互接続ラインのうちの少なくとも一方に割り当てられた少なくとも１つの金属製マスクとは別の少なくとも１つの金属製マスクに割り当て、
（Ｂ）前記非水平／非垂直ラインの各々を、水平および垂直の少なくとも一方の方向に向くよう、もとの方向によって決定される所定の角度だけ、前記もとの方向から回転し、
前記マスクプリント装置は、
（Ｃ）前記回転した非水平／非垂直ラインを、当該回転した非水平／非垂直ラインに割り当てられた、前記少なくとも１つの金属製マスクの基板の上にプリントする、
ことを特徴とする装置。 - 集積回路製造装置をさらに有し、前記集積回路製造装置は、
（ｉ）前記プリントされた少なくとも１つの金属製マスクを受領し、
（ｉｉ）前記非水平／非垂直相互接続ラインの各々が、もとの方向に戻るように、前記プリントされた少なくとも１つの金属製マスクを回転し、
（ｉｉｉ）前記集積回路の対応する金属層を露光するために、前記回転した金属製マスクを用いる、
ことを特徴とする請求項１０記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/703,184 US6586281B1 (en) | 2000-10-31 | 2000-10-31 | Variable rotational assignment of interconnect levels in integrated circuit fabrication |
| US09/703184 | 2000-10-31 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002208639A JP2002208639A (ja) | 2002-07-26 |
| JP2002208639A5 JP2002208639A5 (ja) | 2005-06-16 |
| JP4880151B2 true JP4880151B2 (ja) | 2012-02-22 |
Family
ID=24824374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331207A Expired - Fee Related JP4880151B2 (ja) | 2000-10-31 | 2001-10-29 | 集積回路に相互接続ラインを形成する方法と装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6586281B1 (ja) |
| JP (1) | JP4880151B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11501052B1 (en) * | 2021-05-27 | 2022-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd | Conductor scheme selection and track planning for mixed-diagonal-Manhattan routing |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6889372B1 (en) | 2000-07-15 | 2005-05-03 | Cadence Design Systems Inc. | Method and apparatus for routing |
| US6898773B1 (en) | 2002-01-22 | 2005-05-24 | Cadence Design Systems, Inc. | Method and apparatus for producing multi-layer topological routes |
| US6859916B1 (en) | 2001-06-03 | 2005-02-22 | Cadence Design Systems, Inc. | Polygonal vias |
| US6951005B1 (en) | 2001-06-03 | 2005-09-27 | Cadence Design Systems, Inc. | Method and apparatus for selecting a route for a net based on the impact on other nets |
| US6829757B1 (en) | 2001-06-03 | 2004-12-07 | Cadence Design Systems, Inc. | Method and apparatus for generating multi-layer routes |
| US6976238B1 (en) | 2001-06-03 | 2005-12-13 | Cadence Design Systems, Inc. | Circular vias and interconnect-line ends |
| US6895569B1 (en) | 2001-06-03 | 2005-05-17 | Candence Design Systems, Inc. | IC layout with non-quadrilateral Steiner points |
| US7310793B1 (en) | 2001-06-03 | 2007-12-18 | Cadence Design Systems, Inc. | Interconnect lines with non-rectilinear terminations |
| US7107564B1 (en) | 2001-06-03 | 2006-09-12 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
| US6882055B1 (en) | 2001-06-03 | 2005-04-19 | Cadence Design Systems, Inc. | Non-rectilinear polygonal vias |
| US6957408B1 (en) | 2002-01-22 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for routing nets in an integrated circuit layout |
| US6892371B1 (en) | 2002-01-22 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for performing geometric routing |
| US6973634B1 (en) | 2002-01-22 | 2005-12-06 | Cadence Design Systems, Inc. | IC layouts with at least one layer that has more than one preferred interconnect direction, and method and apparatus for generating such a layout |
| US6944841B1 (en) | 2002-01-22 | 2005-09-13 | Cadence Design Systems, Inc. | Method and apparatus for proportionate costing of vias |
| US7013451B1 (en) | 2002-01-22 | 2006-03-14 | Cadence Design Systems, Inc. | Method and apparatus for performing routability checking |
| US7096449B1 (en) | 2002-01-22 | 2006-08-22 | Cadence Design Systems, Inc. | Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts |
| US7089524B1 (en) | 2002-01-22 | 2006-08-08 | Cadence Design Systems, Inc. | Topological vias route wherein the topological via does not have a coordinate within the region |
| US7117468B1 (en) | 2002-01-22 | 2006-10-03 | Cadence Design Systems, Inc. | Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts |
| US6988257B2 (en) * | 2002-11-18 | 2006-01-17 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US6892369B2 (en) | 2002-11-18 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for costing routes of nets |
| US7216308B2 (en) | 2002-11-18 | 2007-05-08 | Cadence Design Systems, Inc. | Method and apparatus for solving an optimization problem in an integrated circuit layout |
| US7314689B2 (en) * | 2004-01-27 | 2008-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for processing masks with oblique features |
| US20070074142A1 (en) * | 2005-09-27 | 2007-03-29 | Applied Materials, Inc. | Integrated circuit layout methods |
| JP5009662B2 (ja) * | 2007-03-29 | 2012-08-22 | 日本電信電話株式会社 | フォトマスクの作製方法およびフォトマスク、ならびにそのフォトマスクを使用したデバイスの製造方法 |
| US20110000478A1 (en) * | 2009-07-02 | 2011-01-06 | Dan Reznik | Camera-based heliostat tracking controller |
| US9922161B2 (en) | 2013-02-27 | 2018-03-20 | The Regents Of The University Of California | IC layout adjustment method and tool for improving dielectric reliability at interconnects |
| US9337146B1 (en) | 2015-01-30 | 2016-05-10 | Qualcomm Incorporated | Three-dimensional integrated circuit stack |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4933846A (en) * | 1987-04-24 | 1990-06-12 | Network Systems Corporation | Network communications adapter with dual interleaved memory banks servicing multiple processors |
| US6097855A (en) * | 1993-02-19 | 2000-08-01 | Levien; Raphael L. | Method and apparatus for image rotation |
| US5541756A (en) * | 1994-11-17 | 1996-07-30 | Board Of Trustees Of The Leland Stanford Junior Universty | Apparatus and method for routing optical signals through wavelength-coding in a self-routed wavelength addressable network |
| JP2803712B2 (ja) * | 1995-11-10 | 1998-09-24 | 日本電気株式会社 | 半導体記憶装置 |
| US6307527B1 (en) * | 1998-07-27 | 2001-10-23 | John S. Youngquist | LED display assembly |
| US6674443B1 (en) * | 1999-12-30 | 2004-01-06 | Stmicroelectronics, Inc. | Memory system for accelerating graphics operations within an electronic device |
| US7103223B2 (en) * | 2000-03-27 | 2006-09-05 | Look Dynamics, Inc. | Apparatus and method for radial and angular or rotational analysis or images for shape content and matching |
| US6606576B2 (en) * | 2001-01-19 | 2003-08-12 | Koninklijke Philips Electronics N.V. | Real-time channel calibration method and arrangement |
| US7109992B2 (en) * | 2002-11-27 | 2006-09-19 | Ati Technologies Inc. | Apparatus for generating efficient wide-line ends |
-
2000
- 2000-10-31 US US09/703,184 patent/US6586281B1/en not_active Expired - Lifetime
-
2001
- 2001-10-29 JP JP2001331207A patent/JP4880151B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-28 US US10/377,239 patent/US6849937B2/en not_active Expired - Lifetime
-
2004
- 2004-12-02 US US11/002,608 patent/US7042079B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11501052B1 (en) * | 2021-05-27 | 2022-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd | Conductor scheme selection and track planning for mixed-diagonal-Manhattan routing |
| US20220382958A1 (en) * | 2021-05-27 | 2022-12-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductor scheme selection and track planning for mixed-diagonal-manhattan routing |
| US11861284B2 (en) | 2021-05-27 | 2024-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductor scheme selection and track planning for mixed-diagonal-manhattan routing |
Also Published As
| Publication number | Publication date |
|---|---|
| US6849937B2 (en) | 2005-02-01 |
| JP2002208639A (ja) | 2002-07-26 |
| US20030141584A1 (en) | 2003-07-31 |
| US6586281B1 (en) | 2003-07-01 |
| US20050079654A1 (en) | 2005-04-14 |
| US7042079B2 (en) | 2006-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4880151B2 (ja) | 集積回路に相互接続ラインを形成する方法と装置 | |
| US7424695B2 (en) | Method of manufacturing a semiconductor integrated circuit, a program for a computer automated design system, and a semiconductor integrated circuit | |
| US7859111B2 (en) | Computer implemented method for designing a semiconductor device, an automated design system and a semiconductor device | |
| JP5708330B2 (ja) | 配線パターンデータの生成方法 | |
| US20050141764A1 (en) | Pattern analysis method and pattern analysis apparatus | |
| JP2001142931A (ja) | 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体 | |
| US6013536A (en) | Apparatus for automated pillar layout and method for implementing same | |
| US7269807B2 (en) | Area ratio/occupancy ratio verification method and pattern generation method | |
| JP4350886B2 (ja) | ダミーパターンの配置方法、半導体装置を製造する方法及びｃａｄシステム | |
| US6484303B2 (en) | Apparatus for layout designing of semiconductor device, method of layout designing, and semiconductor device | |
| US8356265B2 (en) | Offset fill | |
| EP0926736B1 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
| US7543263B2 (en) | Automatic trace shaping method | |
| US6487712B1 (en) | Method of manufacturing mask for conductive wirings in semiconductor device | |
| JP6054596B2 (ja) | 半導体装置および半導体装置設計方法 | |
| US6892372B2 (en) | Wiring layout method of integrated circuit | |
| JP3247600B2 (ja) | パターン発生方法 | |
| JP4799858B2 (ja) | 半導体集積回路の自動設計方法 | |
| US8381155B1 (en) | Vertical interconnect patterns in multi-layer integrated circuits | |
| JPH04218918A (ja) | 半導体装置及びその製造方法 | |
| JP2003114515A (ja) | マスク及びその設計方法 | |
| JPH11312185A (ja) | レイアウトデータの作成方法 | |
| JPH11177029A (ja) | 半導体集積回路 | |
| JP2004063855A (ja) | 半導体装置およびその製造方法 | |
| JPH1092940A (ja) | レイアウト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060724 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061024 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061027 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4880151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |