CN114464613A - 集成电路的布图方法及布图装置 - Google Patents

集成电路的布图方法及布图装置 Download PDF

Info

Publication number
CN114464613A
CN114464613A CN202011237506.6A CN202011237506A CN114464613A CN 114464613 A CN114464613 A CN 114464613A CN 202011237506 A CN202011237506 A CN 202011237506A CN 114464613 A CN114464613 A CN 114464613A
Authority
CN
China
Prior art keywords
pattern
region
width
line width
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011237506.6A
Other languages
English (en)
Inventor
陈川江
赵康
白黎
唐力
徐静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011237506.6A priority Critical patent/CN114464613A/zh
Priority to PCT/CN2021/104007 priority patent/WO2022095485A1/zh
Priority to JP2023501319A priority patent/JP7450109B2/ja
Priority to EP21888187.8A priority patent/EP4184377A4/en
Priority to KR1020237003859A priority patent/KR20230034364A/ko
Priority to US17/504,734 priority patent/US20220147686A1/en
Publication of CN114464613A publication Critical patent/CN114464613A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种集成电路的布图方法及布图装置。所述集成电路的布图方法包括如下步骤：提供一版图，所述版图包括第一元件区域和第二元件区域，所述第一元件区域与所述第二元件区域之间具有一间隔区域；检测所述间隔区域的宽度是否小于预设宽度，若是，则对所述第一元件区域、所述第二元件区域和所述间隔区域中的至少一个进行标注，所述预设宽度是指满足要求的最小宽度，所述要求为在所述间隔区域填充至少一个虚拟图案。本发明能够快速、准确的定位版图中摆放位置不佳的元件区域，提高了集成电路布图效率，改善了布图精准性，为改善光刻质量、缩短集成电路开发周期、提高半导体产品的产率等奠定了基础。

Description

集成电路的布图方法及布图装置
技术领域
本发明涉及集成电路制造领域，尤其涉及一种集成电路的布图方法及布图装置。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体器件，其由多个重复的存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
随着DRAM工艺节点的不断缩小，对布图均匀性的要求也越来越高。在最新的LP(Low Power，低功耗)工艺中，工艺库中具有三种小尺寸(5Xnm、6Xnm、7Xnm)的沟道长度，较小的尺寸使得DRAM的单节点工艺更加复杂，在制造过程中极容易出现刻蚀误差。为了补偿这种误差，通常会在晶体管两侧加上对应长度、并间隔特定距离的伪栅极，用来帮助在光刻时形成衍射，从而提高边缘区域晶体管沟道长度的刻蚀精度。但是，由于版图上的晶体管数量是呈千万级别的，且具有小尺寸沟道长度的晶体管的摆放情况也异常复杂，紧张的开发周期使得工程师无法在短时间内通过手动的方式添加伪栅极，从而限制了后续芯片光刻质量的提高。
因此，如何提高集成电路布图效率及布图精准性，改善光刻质量，缩短集成电路开发周期，提高半导体产品的产率，是当前亟待解决的技术问题。
发明内容
本发明提供一种集成电路的布图方法及布图装置，用以解决现有的集成电路布图效率低的问题，以改善布图精准性，改善光刻质量，缩短集成电路开发周期，提高半导体产品的产率。
为了解决上述问题，本发明提供了一种集成电路的布图方法，包括如下步骤：
提供一版图，所述版图包括第一元件区域和第二元件区域，所述第一元件区域与所述第二元件区域之间具有一间隔区域；
检测所述间隔区域的宽度是否小于预设宽度，若是，则对所述第一元件区域、所述第二元件区域和所述间隔区域中的至少一个进行标注，所述预设宽度是指满足要求的最小宽度，其中，所述要求为在所述间隔区域填充至少一个虚拟图案。
可选的，所述第一元件区域包括第一有源区、位于所述第一有源区内的第一栅极图案以及位于所述第一有源区朝向所述第二元件区域一侧的第一辅助图案，所述第二元件区域包括第二有源区、位于所述第二有源区内的第二栅极图案以及位于所述第二有源区朝向所述第一元件区域一侧的第二辅助图案；检测所述间隔区域的宽度是否小于所述预设宽度的具体步骤包括：
测量所述第一辅助图案与所述第二辅助图案之间的距离；或者，
测量所述第一有源区与所述第二有源区之间的距离，并计算所述第一辅助图案与所述第二辅助图案之间的距离。
可选的，所述预设宽度包括第一子预设宽度和第二子预设宽度；
所述第一子预设宽度为满足所述要求填充的所述虚拟图案与所述第一辅助图案之间的最小宽度，所述第二子预设宽度为满足所述要求填充的所述虚拟图案与所述第二辅助图案之间的最小宽度；
满足所述要求填充的所述虚拟图案与所述第一辅助图案之间的最小宽度等于所述第一辅助图案与所述第一栅极图案之间的距离，满足所述要求填充的所述虚拟图案与所述第二辅助图案之间的最小宽度等于所述第二辅助图案与所述第二栅极图案之间的距离。
可选的，还包括如下步骤：
判断所述间隔区域的宽度是否小于预设宽度，若否，则于所述间隔区域填充至少一个所述虚拟图案。
可选的，于所述间隔区域填充至少一个所述虚拟图案的具体步骤包括：
判断所述第一栅极图案的线宽是否等于所述第二栅极图案的线宽，若是，则于所述间隔区域填充至少一个所述虚拟图案，所述虚拟图案的线宽与所述第一栅极图案的线宽或所述第二栅极图案的线宽相等。
可选的，于所述间隔区域填充至少一个所述虚拟图案的具体步骤包括：
判断所述第一栅极图案的线宽是否等于所述第二栅极图案的线宽，若否，则判断所述间隔区域的宽度是否满足同时填充第一虚拟图案和第二虚拟图案的要求，若是，则于所述间隔区域同时填充所述第一虚拟图案和所述第二虚拟图案，所述第一虚拟图案为与所述第一栅极图案的线宽相同的图案，所述第二虚拟图案为与所述第二栅极图案的线宽相同的图案。
可选的，于所述间隔区域填充至少一个虚拟图案的具体步骤包括：
判断所述第一栅极图案的线宽是否等于所述第二栅极图案的线宽，若否，则判断所述间隔区域的宽度是否满足同时填充第一虚拟图案和第二虚拟图案的要求，若否，则再判断所述第一栅极图案的线宽是否小于所述第二栅极图案的线宽，若是，则于所述间隔区域仅填充所述第一虚拟图案，若否，则于所述间隔区域仅填充所述第二虚拟图案，所述第一虚拟图案为与所述第一栅极图案的线宽相同的图案，所述第二虚拟图案的为与所述第二栅极图案的线宽相同的图案。
可选的，所述第一虚拟图案的长度与所述第一栅极图案的长度或所述第一辅助图案的长度相同，所述第二虚拟图案的长度与所述第二栅极图案的长度或所述第二辅助图案的长度相同。
可选的，还包括如下步骤：
判断填充后的所述第一虚拟图案与所述第二虚拟图案之间的距离是否小于第一阈值，若是，则使得填充的所述第一虚拟图案与所述第二虚拟图案连接。
可选的，还包括如下步骤：
判断所述第一元件区域外围是否存在与其相邻的导电插塞，若是，则于所述第一元件区域与所述导电插塞之间填充插塞虚拟图案，所述插塞虚拟图案的线宽与所述第一栅极图案的线宽相同。
可选的，所述版图中还包括导电插塞、以及与所述第一元件区域相邻的第三元件区域；所述第三元件区域包括第三有源区、位于所述第三有源区内的第三栅极图案、位于所述第三有源区外侧的第三辅助图案；所述集成电路的布图方法还包括如下步骤：
判断所述第一元件区域、所述第三元件区域与所述导电插塞是否共同围绕形成一空白区域，若是，则于所述空白区域填充与所述第一元件区域和所述第三元件区域均匹配的第三虚拟图案，所述空白区域是指未设置栅极图案的区域。
可选的，所述第一栅极图案和所述第三栅极图案沿第一方向延伸，所述第一栅极图案与所述第三栅极图案沿第二方向间隔排列，所述第一方向与所述第二方向垂直，所述第一栅极图案的在所述第一方向上的长度或位置超出所述第三栅极图案；于所述空白区域填充与所述第一元件区域和所述第三元件区域均匹配的所述第三虚拟图案的具体步骤包括：
于所述空白区域填充沿所述第一方向延伸的所述第三虚拟图案，所述第三虚拟图案的位置在所述第一方向上与所述第三栅极图案或者所述第三辅助图案对齐，在所述第二方向上与所述第一栅极图案或者所述第一辅助图案对齐。
可选的，多个所述第三虚拟图案填充满所述空白区域；
在所述第二方向上，相邻所述第三虚拟图案之间的距离与所述第三栅极图案和所述第三辅助图案之间的距离相等。
可选的，还包括如下步骤：
判断所述空白区域是否存在其他元件图案，若是，则控制所述第三虚拟图案与所述其他元件图案之间的最小距离大于或者等于第二阈值。
可选的，对所述第一元件区域、所述第二元件区域和所述间隔区域中的至少一个进行标注之后，还包括如下步骤：
调整所述第一元件区域和/或所述第二元件区域的位置，使所述间隔区域的宽度增大至所述预设宽度。
可选的，对所述第一元件区域、所述第二元件区域和所述间隔区域中的至少一个进行标注之后，还包括如下步骤：
判断所述间隔区域的宽度是否小于所述第一子预设宽度，若否，则于所述间隔区域填充所述第一虚拟图案，所述第一虚拟图案的线宽与所述第一栅极图案的线宽相同。
可选的，确定所述间隔区域的宽度大于所述第一子预设宽度之后，还包括如下步骤：
判断于所述间隔区域填充的所述第一虚拟图案与所述第二辅助图案之间的距离是否小于第一阈值，若是，则使得填充的所述第一虚拟图案与所述第二辅助图案连接。
为了解决上述问题，本发明还提供了一种集成电路的布图装置，包括：
存储模块，用于存储版图，所述版图包括第一元件区域和第二元件区域，所述第一元件区域与所述第二元件区域之间具有一间隔区域；
检测模块，连接所述存储模块，用于检测所述间隔区域的宽度是否小于预设宽度，若是，则对所述第一元件区域、所述第二元件区域和所述间隔区域中的至少一个进行标注，所述预设宽度是指满足要求的最小宽度，其中，所述要求为在所述间隔区域填充至少一个虚拟图案。
可选的，所述第一元件区域包括第一有源区、位于所述第一有源区内的第一栅极图案以及位于所述第一有源区朝向所述第二元件区域一侧的第一辅助图案，所述第二元件区域包括第二有源区、位于所述第二有源区内的第二栅极图案以及位于所述第二有源区朝向所述第一元件区域一侧的第二辅助图案；
所述检测模块用于测量所述第一辅助图案与所述第二辅助图案之间的距离；或者，
所述检测模块用于测量所述第一有源区与所述第二有源区之间的距离，并计算所述第一辅助图案与所述第二辅助图案之间的距离。
可选的，还包括：
填充模块，连接所述检测模块，用于在所述检测模块检测到所述间隔区域的宽度大于所述预设宽度时，于所述间隔区域填充至少一个所述虚拟图案。
可选的，所述填充模块还用于判断所述第一栅极图案的线宽是否等于所述第二栅极图案的线宽，若是，则于所述间隔区域填充至少一个所述虚拟图案，所述虚拟图案的线宽与所述第一栅极图案的线宽或所述第二栅极图案的线宽相等。
可选的，所述填充模块还用于判断所述第一栅极图案的线宽是否等于所述第二栅极图案的线宽，若否，则判断所述间隔区域的宽度是否满足同时填充第一虚拟图案和第二虚拟图案的要求，若是，则于所述间隔区域同时填充所述第一虚拟图案和所述第二虚拟图案，所述第一虚拟图案为与所述第一栅极图案的线宽相同的图案，所述第二虚拟图案为与所述第二栅极图案线宽相同的图案。
可选的，所述填充模块还用于判断所述第一栅极图案的线宽是否等于所述第二栅极图案的线宽，若否，则判断所述间隔区域的宽度是否满足同时填充第一虚拟图案和第二虚拟图案的要求，若否，则再判断所述第一栅极图案的线宽是否小于所述第二栅极图案的线宽，若是，则于所述间隔区域仅填充所述第一虚拟图案，若否，则于所述间隔区域仅填充所述第二虚拟图案，所述第一虚拟图案为与所述第一栅极图案的线宽相同的图案，所述第二虚拟图案为与所述第二栅极图案的线宽相同的图案。
可选的，所述填充模块还用于判断所述第一元件区域外围是否存在与其相邻的导电插塞，若是，则于所述第一元件区域与所述导电插塞之间填充插塞虚拟图案，所述插塞虚拟图案的线宽与所述第一栅极图案的线宽相同。
可选的，所述版图中还包括导电插塞、以及与所述第一元件区域相邻的第三元件区域，所述第三元件区域包括第三有源区、位于所述第三有源区内的第三栅极图案、位于所述第三有源区外侧的第三辅助图案；；
所述填充模块还用于判断所述第一元件区域、所述第三元件区域与所述导电插塞是否共同围绕形成一空白区域，若是，则于所述空白区域填充与所述第一元件区域和所述第三元件区域均匹配的第三虚拟图案，所述空白区域是指未设置栅极图案的区域。
可选的，所述检测模块还用于对所述第一元件区域、所述第二元件区域和所述间隔区域中的至少一个进行标注之后，调整所述第一元件区域和/或所述第二元件区域的位置，使所述间隔区域的宽度增大至所述预设宽度。
本发明提供的集成电路的布图方法及布图装置，通过自动检测版图中两个相邻元件区域之间间隔区域的宽度，并对不满足虚拟图案填充要求的元件区域和/或间隔区域进行标注，从而能够快速、准确的定位版图中摆放位置不佳的元件区域，使得能够及时对版图布局进行调整，节省了人力资源，提高了集成电路布图效率，改善了布图精准性，为改善光刻质量、缩短集成电路开发周期、提高半导体产品的产率等奠定了基础。
附图说明
附图1是本发明具体实施方式中集成电路的布图方法的流程图；
附图2A-2D是本发明具体实施方式中对一版图进行检测时的示意图；
附图3A-3J是本发明具体实施方式中对不同场景下的版图进行虚拟图案填充时的示意图；
附图4是本发明具体实施方式中集成电路的布图装置的结构框图。
具体实施方式
下面结合附图对本发明提供的集成电路的布图方法及布图装置的具体实施方式做详细说明。
本具体实施方式提供了一种集成电路的布图方法，附图1是本发明具体实施方式中集成电路的布图方法的流程图，附图2A-2D是本发明具体实施方式中对一版图进行检测时的示意图。如图1、图2A-图2D所示，本具体实施方式提供的集成电路的布图方法，包括如下步骤：
步骤S11，提供一版图，所述版图包括第一元件区域21和第二元件区域22，所述第一元件区域21与所述第二元件区域22之间具有一间隔区域23，如图2A所示。
具体来说，所述版图中具有若干个元件区域，且若干个元件区域的排布方式可以根据集成电路的布图要求进行设置。每个元件区域内具有若干元器件，各元件区域内元器件的结构和排布方式可以相同、也可以不同，相邻元件区域之间具有一所述间隔区域。所述间隔区域用于填充虚拟图案，以满足后续对元件区域进行光刻时的衍射要求。所述元器件可以是但不限于晶体管。
步骤S12，检测所述间隔区域23的宽度D是否小于预设宽度，若是，则对所述第一元件区域21、所述第二元件区域22和所述间隔区域23中的至少一个进行标注，所述预设宽度是指满足要求的最小宽度，其中，所述要求为在所述间隔区域23填充至少一个虚拟图案24，如图2B所示。
具体来说，所述虚拟图案是指光刻工艺中既能补偿元件区域内部元器件的刻蚀精度，又符合DRC(Design Rule Check，设计规则验证)的图案。所述预设宽度是指满足在所述间隔区域填充至少一个所述虚拟图案要求的最小宽度，使得元件区域内部元器件的刻蚀精度得到提高。在光刻工艺中，通过在两个相邻的所述第一元件区域21和所述第二元件区域22之间填充虚拟图案24，可以帮助所述第一元件区域21和/或所述第二元件区域22内部的元器件在光刻时更好的形成衍射，从而提高刻蚀精度。但是，如果所述间隔区域23的宽度D过窄，则由于光刻衍射的限制，无法填充虚拟图案24，从而影响后续光刻工艺的实施。本具体实施方式可以对所述版图中相邻的所述第一元件区域21和所述第二元件区域22之间的所述间隔区域23的宽度D进行自动检测，并根据检测结果在版图中进行标注，从而使得版图工程师能够快速、准确的定位到所述版图中设计不合理的区域，以便及时对版图进行调整，提高版图开发周期。本领域技术人员可以根据实际需要设置标注的具体方式，本具体实施方式是以采用如图2B所示的虚线框的方式对设计不合理的第一元件区域21和第二元件区域同时进行标注22。本领域技术人员还可以采用其他图案、颜色或者文字的方式进行标注。
可选的，所述第一元件区域21包括第一有源区211、位于所述第一有源区211内的第一栅极图案212以及位于所述第一有源区211朝向所述第二元件区域22一侧的第一辅助图案213，所述第二元件区域22包括第二有源区221、位于所述第二有源区221内的第二栅极图案222以及位于所述第二有源区221朝向所述第一元件区域21一侧的第二辅助图案223；检测所述间隔区域23的宽度D是否小于预设宽度的具体步骤包括：
测量所述第一辅助图案213与所述第二辅助图案223之间的距离；或者，
测量所述第一有源区211与所述第二有源区221之间的距离，并计算所述第一辅助图案213与所述第二辅助图案223之间的距离。
具体来说，所述第一元件区域21中具有第一有源区211，在所述第一有源区211沿X轴方向的两外侧分别具有一个所述第一辅助图案213。所述第一栅极图案212和所述第一辅助图案213均沿与X轴方向垂直的Y轴方向延伸，且所述第一栅极图案212与所述第一辅助图案213沿X轴方向排列。所述第一栅极图案212可以与所述第一辅助图案213的形状(包括线宽和沿Y轴方向的长度)相同。所述第一辅助图案213用于帮助在光刻制造第一栅极图案的过程中更好的形成衍射，从而有效控制所要形成的第一栅极图案的线宽(即所述第一栅极图案沿X轴方向的宽度)。所述第二元件区域22中具有第二有源区221，在所述第二有源区221沿X轴方向的两外侧分别具有一个所述第二辅助图案223。所述第二栅极图案222和所述第二辅助图案223均沿与X轴方向垂直的Y轴方向延伸，且所述第二栅极图案222可以与所述第二辅助图案223沿X轴方向排列。所述第二栅极图案222与所述第二辅助图案223的形状(包括沿X轴方向的线宽和沿Y轴方向的长度)相同。所述第二辅助图案223用于帮助在光刻制造第二栅极图案的过程中更好的形成衍射，从而有效控制所要形成的第二栅极图案的线宽(即所述第二栅极图案沿X轴方向的宽度)。
在版图设计过程中，通常所述第一辅助图案213与所述第一栅极图案212是同时被设计出来的，且所述第一辅助图案213与所述第一栅极图案212之间的距离是确定的，因此，本具体实施方式中可以直接测量所述第一辅助图案213与所述第二辅助图案223之间的距离；也可以测量所述第一有源区211与所述第二有源区221之间的距离，并通过计算间接得到所述第一辅助图案213与所述第二辅助图案223之间的距离。
可选的，所述预设宽度包括第一子预设宽度和第二子预设宽度；
所述第一子预设宽度为满足所述要求要填充的所述虚拟图案24与所述第一辅助图案213之间的最小宽度，所述第二子预设宽度为满足所述要求要填充的所述虚拟图案24与所述第二辅助图案之223之间的最小宽度；
满足所述要求填充的所述虚拟图案24与所述第一辅助图案213之间的最小宽度等于所述第一辅助图案213与所述第一栅极图案212之间的距离，满足所述要求填充的所述虚拟图案24与所述第二辅助图案223之间的最小宽度等于所述第二辅助图案223与所述第二栅极图案222之间的距离。
具体来说，所述第一子预设宽度是指同时满足所述第一辅助图案213和所述虚拟图案24刻蚀精度要求的最小宽度，所述第二子预设宽度是指同时满足所述第二辅助图案223和所述虚拟图案刻蚀精度要求的最小宽度。所述第一子预设宽度和所述第二子预设宽度的具体数值，可以根据实际使用的刻蚀工具所能达到的刻蚀精度确定。通过限定所述第一子预设宽度和所述第二子预设宽度的范围，可以确保填充的所述虚拟图案24能够同时满足所述第一元件区域21和所述第二元件区域22的刻蚀要求。
可选的，对所述第一元件区域21、所述第二元件区域22和所述间隔区域23中的至少一个进行标注之后，还包括如下步骤：
调整所述第一元件区域21和/或所述第二元件区域22的位置，使所述间隔区域23的宽度D增大至所述预设宽度。
具体来说，在定位出版图中设计不合理的位置之后，可以采用沿X轴、远离所述第二元件区域22的方向平移所述第一元件区域21；或者，采用沿X轴、远离所述第一元件区域21的方向平移所述第二元件区域22；或者，采用沿X轴、相互背离的方向同时移动所述第一元件区域21和第二元件区域22(如图2C所示)，这三种方式中的任一种调整所述间隔区域23的宽度，使得所述间隔区域23至少能填充一个所述虚拟图案24。
可选的，所述集成电路的布图方法还包括如下步骤：
判断所述间隔区域23的宽度D是否小于预设宽度，若否，则于所述间隔区域23填充至少一个所述虚拟图案24。
具体来说，当检测到所述间隔区域23的宽度大于所述预设宽度时，则于所述间隔区域23内填充至少一个虚拟图案24。附图2D以在增大所述间隔区域23的宽度D至所述预设宽度后，能够在所述间隔区域23内填充两个所述虚拟图案24为例进行说明。填充的所述虚拟图案24的具体数量和形状、填充的所述虚拟图案24分别与所述第一元件区域21和所述第二元件区域22之间的距离、以及填充多个所述虚拟图案24时、相邻所述虚拟图案24之间的距离，本领域技术人员可以根据实际需要进行设置，例如根据所述第一栅极图案212的线宽、所述第二栅极图案222的线宽等。
可选的，于所述间隔区域23填充至少一个虚拟图案24的具体步骤包括：
判断所述第一栅极图案212的线宽W1是否等于所述第二栅极图案222的线宽W2，若是，则于所述间隔区域23填充至少一个所述虚拟图案24，所述虚拟图案24的线宽与所述第一栅极图案212的线宽或所述第二栅极图案222的线宽相等。
举例来说，如图3A所示，所述第一栅极图案212的线宽W1与所述第二栅极图案222的线宽W2相等(即所述第一辅助图案213的形状与所述第二辅助图案223的形状相等)、且均小于预设尺寸，当所述间隔区域23的宽度D大于或者等于所述预设宽度时，则可以于所述间隔区域23填充一个或者多个所述虚拟图案24，附图3B中是以填充一个所述虚拟图案24为例进行说明。此时，填充的所述虚拟图案24的形状、尺寸均与所述第一栅极图案212或者第二栅极图案222相同。填充的所述虚拟图案24与所述第一辅助图案213、所述第二辅助图案223的距离相等。本具体实施方式中所述的预设尺寸为10nm，例如所述第一栅极图案212的线宽W1与所述第二栅极图案222的线宽W2可以均为5nm、6nm或者7nm。
可选的，于所述间隔区域23填充至少一个所述虚拟图案24的具体步骤包括：
判断所述第一栅极图案212的线宽是否等于所述第二栅极图案222的线宽，若否，则判断所述间隔区域23的宽度是否满足同时填充第一虚拟图案241和第二虚拟图案242的要求，若是，则于所述间隔区域23同时填充所述第一虚拟图案241和所述第二虚拟图案242，所述第一虚拟图案241为与所述第一栅极图案212的线宽相同的图案，所述第二虚拟图案242为与所述第二栅极图案222的线宽相同的图案。
所述间隔区域23的宽度是否满足同时填充第一虚拟图案241和第二虚拟图案242的要求具体包括，于所述间隔区域23填充的所述第一虚拟图案241与所述第一辅助图案213之间的距离大于或者等于所述第一子预设宽度，于所述间隔区域23填充的所述第二虚拟图案242与所述第二辅助图案223之间的距离大于或者等于所述第二子预设宽度。
举例来说，如图3C所示，所述第一栅极图案212的线宽W1与所述第二栅极图案222的线宽W2均小于所述预设尺寸、且所述第一栅极图案212的线宽W1小于所述第二栅极图案222的线宽W2(即所述第一辅助图案213的线宽小于所述第二辅助图案223的线宽)，且所述间隔区域23的宽度满足同时填充所述第一虚拟图案241和所述第二虚拟图案242的要求，则可以于所述间隔区域23同时填充两个所述第一虚拟图案241和两个所述第二虚拟图案242，如图3D所示。所述第一虚拟图案241位于所述间隔区域23靠近所述第一辅助图案213的一侧，且所述第一虚拟图案241的线宽与所述第一栅极图案212的线宽相同；所述第二虚拟图案242位于所述间隔区域23靠近所述第二辅助图案223的一侧，且所述第二虚拟图案242的线宽与所述第二栅极图案222的线宽相同。本具体实施方式之所以要在所述间隔区域23填充两个所述第一虚拟图案241，是因为在所述第一栅极图案212的一侧设置至少三个相同形状的图案(第一辅助图案213和第一虚拟图案241)可以更好的改善所述第一栅极图案212光刻时的衍射效果。之所以要在所述间隔区域23填充两个所述第二虚拟图案242，是因为在所述第二栅极图案222的一侧设置至少三个相同形状的图案(第二辅助图案223和第二虚拟图案242)可以更好的改善所述第二栅极图案222光刻时的衍射效果。
为了进一步提高刻蚀衍射效果，填充的所述第一虚拟图案241的长度(沿图3C中Y轴方向的长度)与所述第一辅助图案213的长度(沿图3C中Y轴方向的长度)相同；填充的所述第二虚拟图案242的长度(沿图3C中Y轴方向的长度)与所述第二辅助图案223的长度(沿图3C中Y轴方向的长度)相同。
在本具体实施方式中，可选的，于所述间隔区域23填充的相邻的所述第一虚拟图案241和所述第二虚拟图案242之间的距离大于或者等于第一阈值。所述第一阈值的具体数值可以根据工艺的制程能力和制造实际情况设定，例如光刻精度要求等。在其他具体实施方式中，还包括如下步骤：
判断填充后的所述第一虚拟图案241与所述第二虚拟图案242之间的距离是否小于第一阈值，若是，则使得填充的所述第一虚拟图案241与所述第二虚拟图案242连接。
可选的，于所述间隔区域23填充至少一个虚拟图案24的具体步骤包括：
判断所述第一栅极图案212的线宽是否等于所述第二栅极图案222的线宽，若否，则判断所述间隔区域23的宽度是否满足同时填充第一虚拟图案241和第二虚拟图案242的要求，若否，则再判断所述第一栅极图案212的线宽是否小于所述第二栅极图案222的线宽，若是，则于所述间隔区域23仅填充所述第一虚拟图案241，若否，则于所述间隔区域23仅填充所述第二虚拟图案242，所述第一虚拟图案241为与所述第一栅极图案212的线宽相同的图案，所述第二虚拟图案242为与所述第二栅极图案222的线宽相同的图案。
可选的，所述第一虚拟图案241的长度与所述第一辅助图案213的长度相同，所述第二虚拟图案242的长度与所述第二辅助图案223的长度相同。
可选的，所述集成电路的布图方法还包括如下步骤：
判断填充后的所述第一虚拟图案241与所述第二辅助图案223之间的距离是否小于第一阈值，若是，则使得填充的所述第一虚拟图案241与所述第二辅助图案223连接。
举例来说，如图3E所示，所述第一栅极图案212的线宽W1小于所述预设尺寸，所述第二栅极图案222的线宽W2大于所述预设尺寸，即所述第一栅极图案212的线宽W1与所述第二栅极图案222的线宽W2不相等。若所述间隔区域23的宽度D不足以填充两个虚拟图案、且所述第一栅极图案212的线宽W1小于所述第二栅极图案222的线宽W2时，可以仅填充一个与所述第一栅极图案212或所述第一辅助图案213的线宽相同的所述第一虚拟图案241于所述间隔区域，如图3F所示。这是因为，线宽越大，光刻过程中受衍射效应的影响越小。由于所述第一虚拟图案241的线宽较小，对所述第二栅极图案222的光刻影响较小。反之，若所述第一栅极图案212的线宽W1大于所述第二栅极图案222的线宽W2，则可以仅于所述间隔区域23填充所述第二虚拟图案242。
所述第一阈值的具体数值可以根据工艺的制程能力和制造实际情况设定，例如光刻精度要求等。当填充后的所述第一虚拟图案241与所述第二辅助图案223之间的距离小于所述第一阈值时，可以使得填充的所述第一虚拟图案241与所述第二辅助图案223直接接触连接；当填充后的所述第一虚拟图案241与所述第二辅助图案223之间的距离大于所述第一阈值时，可以使得填充的所述第一虚拟图案241与所述第二辅助图案223相互隔离。
可选的，所述集成电路的布图方法还包括如下步骤：
判断所述第一元件区域21外围是否存在与其相邻的导电插塞25，若是，则于所述第一元件区域21与所述导电插塞25之间填充插塞虚拟图案244，所述插塞虚拟图案244的线宽与所述第一栅极图案212的线宽相同。
举例来说，如图3G所示，当检测到所述第一元件区域21的周围存在与其相邻的所述导电插塞25时，还可以在所述第一元件区域21与所述导电插塞25之间填充至少两个所述插塞虚拟图案244，如图3H所示，使得所述第一栅极图案朝向所述导电插塞25的一侧满足具有至少三个形状相同的图案(包括第一辅助图案和填充的虚拟图案)的要求，从而改善光刻效果。所述插塞虚拟图案244的线宽与所述第一栅极图案212的线宽相同，所述虚拟图案24的长度与所述第一辅助图案213的长度相同。
可选的，所述版图中还包括导电插塞25、以及与所述第一元件区域21相邻的第三元件区域26，所述第三元件区域26包括第三有源区、位于所述第三有源区内的第三栅极图案261、以及位于所述第三有源区外侧的第三辅助图案262；所述集成电路的布图方法还包括如下步骤：
判断所述第一元件区域21、所述第三元件区域26与所述导电插塞25是否共同围绕形成一空白区域28，若是，则于所述空白区域28填充与所述第一元件区域21和所述第三元件区域28均匹配的第三虚拟图案243，所述空白区域28是指未设置栅极图案的区域。
本具体实施方式中所述的空白区域28是指未设置栅极图案的区域。与所述第一元件区域21和所述第三元件区域28均匹配的第三虚拟图案243是指，所述第三虚拟图案243的形状与所述第一元件区域21和所述第三元件区域28中元器件的延伸方向、延伸长度、线宽、相邻元器件之间的间隔距离中的一种或几种匹配，以改善所述第一元件区域21和所述第三元件区域28中图案的光刻质量。
可选的，所述第一栅极图案212和所述第三栅极图案261均沿第一方向延伸，所述第一栅极图案212与所述第三栅极图案261沿第二方向间隔排列，所述第一方向与所述第二方向垂直，所述第一栅极图案212在所述第一方向上的长度或位置超出所述第三栅极图案261；于所述空白区域28填充与所述第一元件区域21和所述第三元件区域26均匹配的所述第三虚拟图案243的具体步骤包括：
于所述空白区域28填充沿所述第一方向延伸的所述第三虚拟图案243，所述第三虚拟图案243的位置在所述第一方向上与所述第三栅极图案261或所述第三辅助图案262对齐，在所述第二方向上与所述第一栅极图案212或所述第一辅助图案213对齐。
举例来说，所述第一方向为Y轴方向，所述第二方向为X轴方向。如图3I所示，当检测到所述第一元件区域21、所述第三元件区域26与所述导电插塞25是否共同围绕形成一空白区域28时，于所述空白区域28填充沿Y轴方向延伸、且沿X轴方向排列的多个所述第三虚拟图案243，每一所述虚拟图案靠近所述导电插塞25一侧的边界与所述第一栅极图案212平齐。在沿X轴方向上，多个所述第三虚拟图案243与所述第三元件区域26中的多个所述第三栅极图案和位于所述第三有源区外部的第三辅助图案262一一对准。
可选的，多个所述第三虚拟图案243填充满所述空白区域28；
在所述第二方向上，相邻所述第三虚拟图案243之间的距离与所述第三栅极图案261和所述第三辅助图案262之间的距离相等。
具体来说，为了进一步提高后续对所述第一元件区域21和所述第三元件区域26的刻蚀效果，可以采用多个所述第三虚拟图案243将所述空白区域28填充满。举例来说，当所述空白区域28仅由所述第三元件区域26、所述第一元件区域21和所述导电插塞25围绕而成时，在所述空白区域28填充的所述第三虚拟图案243的数量与所述第三元件区域26中所述第三栅极图案261和所述第三辅助图案262的数量之和相等，且相邻的所述第三虚拟图案243之间的距离与所述第三栅极图案261与所述第三辅助图案262之间的距离相等。
可选的，所述集成电路的布图方法，还包括如下步骤：
判断所述空白区域28是否存在其他元件图案，若是，则控制所述第三虚拟图案243与所述其他元件图案之间的最小距离大于或者等于第二阈值。
举例来说，当所述第三元件区域26中具有金属连接结构263、且所述金属连接结构263延伸至所述空白区域28时，所述第三虚拟图案243的设置要避开所述金属连接结构263，如图3J所示。当所述版图中还包括第四元件区域27，且所述第一元件区域21、所述第三元件区域26、所述第四元件区域27与所述导电插塞25是否共同围绕形成空白区域时，填充的第三虚拟图案应还应该与所述第四元件区域中的第四栅极图案和第四辅助图案对准。所述第二阈值的具体数值可以根据工艺的制程能力和制造实际情况设定，例如光刻精度要求等。所述第一阈值与所述第二阈值可以相等，也可以不等，本领域技术人员可以根据实际的制造要求进行设置。
本具体实施方式是以当所述间隔区域的宽度小于所述预设宽度时，增大所述间隔区域的宽度值所述预设宽度为例进行说明的。在其他具体实施方式中，对所述第一元件区域21、所述第二元件区域22和所述间隔区域23中的至少一个进行标注之后，还包括如下步骤：
判断所述间隔区域23的宽度是否小于所述第一子预设宽度，若否，则于所述间隔区域23填充所述第一虚拟图案241，所述第一虚拟图案241的线宽与所述第一栅极图案212的线宽相同。
在其他具体实施方式中，在所述第一元件区域21、所述第二元件区域22和所述间隔区域23中的至少一个进行标注、且确定所述间隔区域的宽度大于所述第一子预设宽度之后，还包括如下步骤：
判断于所述间隔区域23填充的所述第一虚拟图案241与所述第二辅助图案213之间的距离是否小于第一阈值，若是，则使得填充的所述第一虚拟图案241与所述第二辅助图案223连接。
具体来说，在其他具体实施方式中，在确定所述间隔区域23的宽度小于预设宽度之后，还可以进一步判断所述间隔区域23的宽度是否小于所述第一子预设宽度，若否，则可以在所述间隔区域23填充所述第一虚拟图案241，所述第一虚拟图案对241为与所述第一栅极图案212的线宽相同的图案。或者，在确定所述间隔区域23的宽度小于预设宽度之后，还可以进一步判断所述间隔区域23的宽度是否小于所述第二子预设宽度，若否，则可以在所述间隔区域23填充所述第二虚拟图案242，所述第二虚拟图案对242为与所述第二栅极图案222的线宽相同的图案。即可以根据所述第一子预设宽度和所述第二子预设宽度的相对大小选择相应的判断方式。
举例来说，在确认所述间隔区域23的宽度小于所述预设宽度、且大于所述第一子预设宽度之后，再判断于所述间隔区域23填充的所述第一虚拟图案241与所述第二辅助图案213之间的距离是否小于第一阈值，若是，则使得填充的所述第一虚拟图案241与所述第二辅助图案223连接。
不仅如此，本具体实施方式还提供了一种集成电路的布图装置，附图4是本发明具体实施方式中集成电路的布图装置的结构框图。本具体实施方式提供的所述集成电路的布图装置可以采用如图1、图2A-图2D和图3A-图3J所示的集成电路的布图方法对版图进行布图。如图1、图2A-图2D、图3A-图3J和图4所示，本具体实施方式提供的集成电路的布图装置，包括：
存储模块40，用于存储一版图，所述版图包括第一元件区域21和第二元件区域22，所述第一元件区域21与所述第二元件区域22之间具有一间隔区域23；
检测模块41，连接所述存储模块40，用于检测所述间隔区域23的宽度是否小于预设宽度，若是，则对所述第一元件区域21、所述第二元件区域22和所述间隔区域23中的至少一个进行标注，所述预设宽度是指满足要求的最小宽度，其中，所述要求为在所述间隔区域23填充至少一个虚拟图案24。
可选的，所述第一元件区域21包括第一有源区211、位于所述第一有源区211内的第一栅极图案212以及位于所述第一有源区211朝向所述第二元件区域22一侧的第一辅助图案213，所述第二元件区域22包括第二有源区221、位于所述第二有源区221内的第二栅极图案222以及位于所述第二有源区221朝向所述第一元件区域21一侧的第二辅助图案223；
所述检测模块41用于测量所述第一辅助图案213与所述第二辅助图案223之间的距离；或者，
所述检测模块41用于测量所述第一有源区211与所述第二有源区221之间的距离，并计算所述第一辅助图案213与所述第二辅助图案223之间的距离。
可选的，所述集成电路的布图装置还包括：
填充模块42，连接所述检测模块40，用于在所述检测模块41检测到所述间隔区域23的宽度大于所述预设宽度时，于所述间隔区域23填充至少一个所述虚拟图案24。
可选的，所述填充模块42还用于判断所述第一栅极图案212的线宽W1是否等于所述第二栅极图案222的线宽W2，若是，则于所述间隔区域23填充至少一个虚拟图案24，所述虚拟图案24的线宽与所述第一栅极图案212的线宽或所述第二栅极图案222的线宽相等。
可选的，所述填充模块42还用于判断所述第一栅极图案212的线宽W1是否等于所述第二栅极图案222的线宽W2，若否，则判断所述间隔区域23的宽度是否满足同时填充第一虚拟图案241和第二虚拟图案242的要求，若是，于所述间隔区域23同时填充第一虚拟图案241和第二虚拟图案242，所述第一虚拟图案241为与所述第一栅极图案212的线宽相同的图案，所述第二虚拟图案242为与所述第二栅极图案222的线宽相同的图案。
可选的，所述填充模块42还用于判断所述第一栅极图案212的线宽是否等于所述第二栅极图案222的线宽，若否，则判断所述间隔区域23的宽度是否满足同时填充第一虚拟图案241和第二虚拟图案242的要求，若否，则再判断所述第一栅极图案212的线宽是否小于所述第二栅极图案222的线宽，若是，则于所述间隔区域23仅填充所述第一虚拟图案241，若否，则于所述间隔区域23仅填充所述第二虚拟图案242，所述第一虚拟图案241为与所述第一栅极图案212的线宽相同的图案，所述第二虚拟图案242为与所述第二栅极图案222的线宽相同的图案。
可选的，所述填充模块42还用于判断所述第一元件区域21外围是否存在与其相邻的导电插塞25，若是，则于所述第一元件区域21所述导电插塞25之间填充插塞虚拟图案244，所述插塞虚拟图案244的线宽与所述第一栅极图案212的线宽相同。
可选的，所述版图中还包括导电插塞25、以及与所述第一元件区域21相邻的第三元件区域26，所述第三元件区域包括第三有源区、位于所述第三有源区内的第三栅极图案261、位于所述第三有源区外侧的第三辅助图案262；
所述填充模块42还用于判断所述第一元件区域21、所述第三元件区域26与所述导电插塞25是否共同围绕形成一空白区域28，若是，则于所述空白区域28填充与所述第一元件区域21和所述第三元件区域26均匹配的虚拟图案24，所述空白区域28是指未设置栅极图案的区域。
可选的，所述检测模块41还用于对所述第一元件区域21、所述第二元件区域22和所述间隔区域23中的至少一个进行标注之后，调整所述第一元件区域21和/或所述第二元件区域22的位置，使所述间隔区域23的宽度增大至所述预设宽度。
本具体实施方式提供的集成电路的布图方法及布图装置，通过自动检测版图中两个相邻元件区域之间间隔区域的宽度，并对不满足虚拟图案填充要求的元件区域和/或间隔区域进行标注，从而能够快速、准确的定位版图中摆放位置不佳的元件区域，使得能够及时对版图布局进行调整，节省了人力资源，提高了集成电路布图效率，改善了布图精准性，为改善光刻质量、缩短集成电路开发周期、提高半导体产品的产率等奠定了基础。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (26)

1.一种集成电路的布图方法，其特征在于，包括如下步骤：
提供一版图，所述版图包括第一元件区域和第二元件区域，所述第一元件区域与所述第二元件区域之间具有一间隔区域；
检测所述间隔区域的宽度是否小于预设宽度，若是，则对所述第一元件区域、所述第二元件区域和所述间隔区域中的至少一个进行标注，所述预设宽度是指满足要求的最小宽度，其中，所述要求为在所述间隔区域填充至少一个虚拟图案。
2.根据权利要求1所述的集成电路的布图方法，其特征在于，所述第一元件区域包括第一有源区、位于所述第一有源区内的第一栅极图案以及位于所述第一有源区朝向所述第二元件区域一侧的第一辅助图案，所述第二元件区域包括第二有源区、位于所述第二有源区内的第二栅极图案以及位于所述第二有源区朝向所述第一元件区域一侧的第二辅助图案；检测所述间隔区域的宽度是否小于所述预设宽度的具体步骤包括：
测量所述第一辅助图案与所述第二辅助图案之间的距离；或者，
测量所述第一有源区与所述第二有源区之间的距离，并计算所述第一辅助图案与所述第二辅助图案之间的距离。
3.根据权利要求2所述的集成电路的布图方法，其特征在于，所述预设宽度包括第一子预设宽度和第二子预设宽度；
所述第一子预设宽度为满足所述要求填充的所述虚拟图案与所述第一辅助图案之间的最小宽度，所述第二子预设宽度为满足所述要求填充的所述虚拟图案与所述第二辅助图案之间的最小宽度；
满足所述要求填充的所述虚拟图案与所述第一辅助图案之间的最小宽度等于所述第一辅助图案与所述第一栅极图案之间的距离，满足所述要求填充的所述虚拟图案与所述第二辅助图案之间的最小宽度等于所述第二辅助图案与所述第二栅极图案之间的距离。
4.根据权利要求2所述的集成电路的布图方法，其特征在于，还包括如下步骤：
判断所述间隔区域的宽度是否小于预设宽度，若否，则于所述间隔区域填充至少一个所述虚拟图案。
5.根据权利要求4所述的集成电路的布图方法，其特征在于，于所述间隔区域填充至少一个所述虚拟图案的具体步骤包括：
判断所述第一栅极图案的线宽是否等于所述第二栅极图案的线宽，若是，则于所述间隔区域填充至少一个所述虚拟图案，所述虚拟图案的线宽与所述第一栅极图案的线宽或所述第二栅极图案的线宽相等。
6.根据权利要求4所述的集成电路的布图方法，其特征在于，于所述间隔区域填充至少一个所述虚拟图案的具体步骤包括：
判断所述第一栅极图案的线宽是否等于所述第二栅极图案的线宽，若否，则判断所述间隔区域的宽度是否满足同时填充第一虚拟图案和第二虚拟图案的要求，若是，则于所述间隔区域同时填充所述第一虚拟图案和所述第二虚拟图案，所述第一虚拟图案为与所述第一栅极图案的线宽相同的图案，所述第二虚拟图案为与所述第二栅极图案的线宽相同的图案。
7.根据权利要求4所述的集成电路的布图方法，其特征在于，于所述间隔区域填充至少一个虚拟图案的具体步骤包括：
判断所述第一栅极图案的线宽是否等于所述第二栅极图案的线宽，若否，则判断所述间隔区域的宽度是否满足同时填充第一虚拟图案和第二虚拟图案的要求，若否，则再判断所述第一栅极图案的线宽是否小于所述第二栅极图案的线宽，若是，则于所述间隔区域仅填充所述第一虚拟图案，若否，则于所述间隔区域仅填充所述第二虚拟图案，所述第一虚拟图案为与所述第一栅极图案的线宽相同的图案，所述第二虚拟图案的为与所述第二栅极图案的线宽相同的图案。
8.根据权利要求6或7所述的集成电路的布图方法，其特征在于，所述第一虚拟图案的长度与所述第一栅极图案的长度或所述第一辅助图案的长度相同，所述第二虚拟图案的长度与所述第二栅极图案的长度或所述第二辅助图案的长度相同。
9.根据权利要求6所述的集成电路的布图方法，其特征在于，还包括如下步骤：
判断填充后的所述第一虚拟图案与所述第二虚拟图案之间的距离是否小于第一阈值，若是，则使得填充的所述第一虚拟图案与所述第二虚拟图案连接。
10.根据权利要求2所述的集成电路的布图方法，其特征在于，还包括如下步骤：
判断所述第一元件区域外围是否存在与其相邻的导电插塞，若是，则于所述第一元件区域与所述导电插塞之间填充插塞虚拟图案，所述插塞虚拟图案的线宽与所述第一栅极图案的线宽相同。
11.根据权利要求2所述的集成电路的布图方法，其特征在于，所述版图中还包括导电插塞、以及与所述第一元件区域相邻的第三元件区域；所述第三元件区域包括第三有源区、位于所述第三有源区内的第三栅极图案、位于所述第三有源区外侧的第三辅助图案；所述集成电路的布图方法还包括如下步骤：
判断所述第一元件区域、所述第三元件区域与所述导电插塞是否共同围绕形成一空白区域，若是，则于所述空白区域填充与所述第一元件区域和所述第三元件区域均匹配的第三虚拟图案，所述空白区域是指未设置栅极图案的区域。
12.根据权利要求11所述的集成电路的布图方法，其特征在于，所述第一栅极图案和所述第三栅极图案沿第一方向延伸，所述第一栅极图案与所述第三栅极图案沿第二方向间隔排列，所述第一方向与所述第二方向垂直，所述第一栅极图案在所述第一方向上的长度或位置超出所述第三栅极图案；于所述空白区域填充与所述第一元件区域和所述第三元件区域均匹配的所述第三虚拟图案的具体步骤包括：
于所述空白区域填充沿所述第一方向延伸的所述第三虚拟图案，所述第三虚拟图案的位置在所述第一方向上与所述第三栅极图案或者所述第三辅助图案对齐，在所述第二方向上与所述第一栅极图案或者所述第一辅助图案对齐。
13.根据权利要求12所述的集成电路的布图方法，其特征在于，多个所述第三虚拟图案填充满所述空白区域；
在所述第二方向上，相邻所述第三虚拟图案之间的距离与所述第三栅极图案和所述第三辅助图案之间的距离相等。
14.根据权利要求12所述的集成电路的布图方法，其特征在于，还包括如下步骤：
判断所述空白区域是否存在其他元件图案，若是，则控制所述第三虚拟图案与所述其他元件图案之间的最小距离大于或者等于第二阈值。
15.根据权利要求1所述的集成电路的布图方法，其特征在于，对所述第一元件区域、所述第二元件区域和所述间隔区域中的至少一个进行标注之后，还包括如下步骤：
调整所述第一元件区域和/或所述第二元件区域的位置，使所述间隔区域的宽度增大至所述预设宽度。
16.根据权利要求3所述的集成电路的布图方法，其特征在于，对所述第一元件区域、所述第二元件区域和所述间隔区域中的至少一个进行标注之后，还包括如下步骤：
判断所述间隔区域的宽度是否小于所述第一子预设宽度，若否，则于所述间隔区域填充所述虚拟图案，所述虚拟图案的线宽与所述第一栅极图案的线宽相同。
17.根据权利要求16所述的集成电路的布图方法，其特征在于，确定所述间隔区域的宽度大于所述第一子预设宽度之后，还包括如下步骤：
判断于所述间隔区域填充的所述虚拟图案与所述第二辅助图案之间的距离是否小于第一阈值，若是，则使得填充的所述虚拟图案与所述第二辅助图案连接。
18.一种集成电路的布图装置，其特征在于，包括：
存储模块，用于存储版图，所述版图包括第一元件区域和第二元件区域，所述第一元件区域与所述第二元件区域之间具有一间隔区域；
检测模块，连接所述存储模块，用于检测所述间隔区域的宽度是否小于预设宽度，若是，则对所述第一元件区域、所述第二元件区域和所述间隔区域中的至少一个进行标注，所述预设宽度是指满足要求的最小宽度，其中，所述要求为在所述间隔区域填充至少一个虚拟图案。
19.根据权利要求18所述的集成电路的布图装置，其特征在于，所述第一元件区域包括第一有源区、位于所述第一有源区内的第一栅极图案以及位于所述第一有源区朝向所述第二元件区域一侧的第一辅助图案，所述第二元件区域包括第二有源区、位于所述第二有源区内的第二栅极图案以及位于所述第二有源区朝向所述第一元件区域一侧的第二辅助图案；
所述检测模块用于测量所述第一辅助图案与所述第二辅助图案之间的距离；或者，
所述检测模块用于测量所述第一有源区与所述第二有源区之间的距离，并计算所述第一辅助图案与所述第二辅助图案之间的距离。
20.根据权利要求19所述的集成电路的布图装置，其特征在于，还包括：
填充模块，连接所述检测模块，用于在所述检测模块检测到所述间隔区域的宽度大于所述预设宽度时，于所述间隔区域填充至少一个所述虚拟图案。
21.根据权利要求20所述的集成电路的布图装置，其特征在于，所述填充模块还用于判断所述第一栅极图案的线宽是否等于所述第二栅极图案的线宽，若是，则于所述间隔区域填充至少一个所述虚拟图案，所述虚拟图案的线宽与所述第一栅极图案的线宽或所述第二栅极图案的线宽相等。
22.根据权利要求20所述的集成电路的布图装置，其特征在于，所述填充模块还用于判断所述第一栅极图案的线宽是否等于所述第二栅极图案的线宽，若否，则判断所述间隔区域的宽度是否满足同时填充第一虚拟图案和第二虚拟图案的要求，若是，则于所述间隔区域同时填充所述第一虚拟图案和所述第二虚拟图案，所述第一虚拟图案为与所述第一栅极图案的线宽相同的图案，所述第二虚拟图案为与所述第二栅极图案线宽相同的图案。
23.根据权利要求20所述的集成电路的布图装置，其特征在于，所述填充模块还用于判断所述第一栅极图案的线宽是否等于所述第二栅极图案的线宽，若否，则判断所述间隔区域的宽度是否满足同时填充第一虚拟图案和第二虚拟图案的要求，若否，则再判断所述第一栅极图案的线宽是否小于所述第二栅极图案的线宽，若是，则于所述间隔区域仅填充所述第一虚拟图案，若否，则于所述间隔区域仅填充所述第二虚拟图案，所述第一虚拟图案为与所述第一栅极图案的线宽相同的图案，所述第二虚拟图案为与所述第二栅极图案的线宽相同的图案。
24.根据权利要求20所述的集成电路的布图装置，其特征在于，所述填充模块还用于判断所述第一元件区域外围是否存在与其相邻的导电插塞，若是，则于所述第一元件区域与所述导电插塞之间填充插塞虚拟图案，所述插塞虚拟图案的线宽与所述第一栅极图案的线宽相同。
25.根据权利要求20所述的集成电路的布图装置，其特征在于，所述版图中还包括导电插塞、以及与所述第一元件区域相邻的第三元件区域，所述第三元件区域包括第三有源区、位于所述第三有源区内的第三栅极图案、位于所述第三有源区外侧的第三辅助图案；
所述填充模块还用于判断所述第一元件区域、所述第三元件区域与所述导电插塞是否共同围绕形成一空白区域，若是，则于所述空白区域填充与所述第一元件区域和所述第三元件区域均匹配的第三虚拟图案，所述空白区域是指未设置栅极图案的区域。
26.根据权利要求18所述的集成电路的布图装置，其特征在于，所述检测模块还用于对所述第一元件区域、所述第二元件区域和所述间隔区域中的至少一个进行标注之后，调整所述第一元件区域和/或所述第二元件区域的位置，使所述间隔区域的宽度增大至所述预设宽度。
CN202011237506.6A 2020-11-09 2020-11-09 集成电路的布图方法及布图装置 Pending CN114464613A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202011237506.6A CN114464613A (zh) 2020-11-09 2020-11-09 集成电路的布图方法及布图装置
PCT/CN2021/104007 WO2022095485A1 (zh) 2020-11-09 2021-07-01 集成电路的布图方法及布图装置
JP2023501319A JP7450109B2 (ja) 2020-11-09 2021-07-01 集積回路のレイアウト方法及びレイアウト装置
EP21888187.8A EP4184377A4 (en) 2020-11-09 2021-07-01 TOPOLOGY METHOD AND DEVICE FOR INTEGRATED CIRCUIT
KR1020237003859A KR20230034364A (ko) 2020-11-09 2021-07-01 집적 회로의 배치 방법 및 배치 장치
US17/504,734 US20220147686A1 (en) 2020-11-09 2021-10-19 Layout method and layout apparatus for integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011237506.6A CN114464613A (zh) 2020-11-09 2020-11-09 集成电路的布图方法及布图装置

Publications (1)

Publication Number Publication Date
CN114464613A true CN114464613A (zh) 2022-05-10

Family

ID=81404228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011237506.6A Pending CN114464613A (zh) 2020-11-09 2020-11-09 集成电路的布图方法及布图装置

Country Status (2)

Country Link
CN (1) CN114464613A (zh)
WO (1) WO2022095485A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115273926A (zh) * 2022-08-09 2022-11-01 长鑫存储技术有限公司 时钟输入电路及存储器
WO2023226084A1 (zh) * 2022-05-25 2023-11-30 长鑫存储技术有限公司 信号线检查方法及设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116681906B (zh) * 2023-05-08 2024-02-23 珠海妙存科技有限公司 电阻的匹配精度检测方法、控制器及存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203905A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp レイアウト設計装置、レイアウト設計方法および半導体装置
JP2003017390A (ja) * 2001-06-29 2003-01-17 Toshiba Corp パターン形成方法及びパターン形成に用いるマスク
KR100789614B1 (ko) * 2006-08-11 2007-12-27 동부일렉트로닉스 주식회사 더미 패턴 및 그 형성방법
KR100847844B1 (ko) * 2007-08-10 2008-07-23 주식회사 동부하이텍 반도체 소자의 더미 패턴 설계방법
US8321828B2 (en) * 2009-02-27 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy fill to reduce shallow trench isolation (STI) stress variation on transistor performance
KR20110012295A (ko) * 2009-07-30 2011-02-09 삼성전자주식회사 반도체 소자의 레이아웃 생성 방법
US8455180B2 (en) * 2010-10-29 2013-06-04 Texas Instruments Incorporated Gate CD control using local design on both sides of neighboring dummy gate level features
US9496142B2 (en) * 2013-12-29 2016-11-15 Texas Instruments Incorporated Dummy gate placement methodology to enhance integrated circuit performance
TWI695283B (zh) * 2015-08-05 2020-06-01 聯華電子股份有限公司 半導體佈局結構及其設計方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226084A1 (zh) * 2022-05-25 2023-11-30 长鑫存储技术有限公司 信号线检查方法及设备
CN115273926A (zh) * 2022-08-09 2022-11-01 长鑫存储技术有限公司 时钟输入电路及存储器
CN115273926B (zh) * 2022-08-09 2024-05-17 长鑫存储技术有限公司 时钟输入电路及存储器

Also Published As

Publication number Publication date
WO2022095485A1 (zh) 2022-05-12

Similar Documents

Publication Publication Date Title
CN114464613A (zh) 集成电路的布图方法及布图装置
JP6042384B2 (ja) 半導体装置の製造方法
US11887914B2 (en) Integrated circuit having contact jumper
US20080309374A1 (en) Semiconductor integrated circuit, layout design method of semiconductor integrated circuit, and layout program product for same
US11443094B2 (en) Method of inserting dummy boundary cells for macro/IP and IC
US9652580B2 (en) Integrated circuit layout design system and method
US20230223319A1 (en) Integrated circuit having contact jumper
US20070018209A1 (en) Semiconductor circuit device and simulation method of the same
CN103226624A (zh) 半导体器件特征密度梯度检验
KR102029645B1 (ko) 맞춤형 마스크의 제조 방법 및 맞춤형 마스크를 이용한 반도체 장치의 제조 방법
US7974457B2 (en) Method and program for correcting and testing mask pattern for optical proximity effect
US20220147686A1 (en) Layout method and layout apparatus for integrated circuit
US20230010293A1 (en) Semiconductor integrated circuit design method and apparatus
US11941338B2 (en) Integrated circuit with dummy boundary cells
US20220327277A1 (en) Routing structure of semiconductor device and forming method thereof
KR102295527B1 (ko) 컨택 점퍼를 포함하는 집적 회로
JP2006139165A (ja) セルを記録した記録媒体及び半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination