DE102004018475A1 - Leistungshalbleiteranordnung - Google Patents

Leistungshalbleiteranordnung Download PDF

Info

Publication number
DE102004018475A1
DE102004018475A1 DE102004018475A DE102004018475A DE102004018475A1 DE 102004018475 A1 DE102004018475 A1 DE 102004018475A1 DE 102004018475 A DE102004018475 A DE 102004018475A DE 102004018475 A DE102004018475 A DE 102004018475A DE 102004018475 A1 DE102004018475 A1 DE 102004018475A1
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor device
oxide layer
layer
metallic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004018475A
Other languages
English (en)
Inventor
Thomas Dr. Licht
Thomas Passe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Priority to DE102004018475A priority Critical patent/DE102004018475A1/de
Priority to PCT/EP2005/003617 priority patent/WO2005104229A1/de
Publication of DE102004018475A1 publication Critical patent/DE102004018475A1/de
Priority to US11/549,765 priority patent/US20070200227A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4018—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by the type of device to be heated or cooled
    • H01L2023/4031—Packaged discrete devices, e.g. to-3 housings, diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1311—Foil encapsulation, e.g. of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1344—Spraying small metal particles or droplets of molten metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Leistungshalbleiteranordnung mit einem entwärmenden Grundkörper (10, 30, 41, 63) mit zumindest einer flächig ausgebildeten Außenseite, wobei der Grundkörper (10, 30, 41, 63) aus metallischem Material besteht oder mit einer Schicht aus metallischem Material versehen ist und an dessen Außenseite zumindest teilweise eine elektrisch isolierende Oxidschicht (12, 81, 87) auf dem metallischen Material ausgebildet ist; mit mindestens einem Leistungshalbleiterbauteil (2), das auf der einen Außenseite des Grundkörpers angeordnet ist, derart, dass es durch die Oxidschicht von dem Grundkörper elektrisch isoliert ist; mit einer über das eine Leistungshalbleiterbauteil (2) hinweg auf die eine Außenseite zumindest teilweise auflaminierten, elektrisch isolierenden Folie, wobei die Folie im Bereich des einen Leistungshalbleiterbauteils (2) Aussparungen zur Kontaktierung des einen Leistungshalbleiterbauteils (2) aufweist; und mit einer auf die Folie und in deren Aussparungen auf das Leistungshalbleiterbauteil großflächig oder strukturiert aufgebrachten oberen Metallisierung.

Description

  • Die Erfindung liegt auf dem Gebiet der Leistungsschaltungstechnik und betrifft eine Leistungshalbleiteranordnung mit beispielsweise einem Kühlkörper oder einem entwärmendem Substrat zur Montage, Kontaktierung und Kühlung elektrischer Bauteile, insbesondere Leistungshalbleiterbauteile.
  • Die DE 199 42 915 A1 offenbart ein auch als DCB (Direct Copper Bonding) bezeichnetes Substrat mit einem beidseitig metallisierten (z.B. kupferkaschierten) keramischen Trägermaterial, das auf der einen Oberseite, der sog. Layout- oder Bestückseite, mehrere Bauteile (Leistungshalbleitermodule) trägt. Die Bauteile sind mit Leiterbahnstrukturen elektrisch verbunden, die in der oberseitigen Metallisierung ausgebildet sind.
  • Die metallisierte Unterseite des Substrats steht mit einem Kühlelement in physischem Kontakt, um beim Betrieb der Bauteile auftretende Verlustwärme abführen zu können. Andernfalls könnte diese Verlustwärme zu Schädigungen oder Lebensdauerverkürzungen der Bauteile oder Komponenten führen.
  • Es ist dabei notwendig, die Bauteile untereinander und/oder gegenüber unterseitig vorgesehenen leitenden Komponenten (z.B. einem Kühlelement) elektrisch zu isolieren. Insbesondere bei diskreten Leistungskomponenten, wie z.B. Leistungstransistoren in TO 220-Gehäusen, besteht oft keine elektrische Isolierung zur Wärmeableitkontaktfläche des Gehäuses. Grundsätzlich ist es in diesen Fällen denkbar, zur Isolierung Folien oder Glimmerplättchen zu verwenden. Diese sind aber bei der Montage einzeln zu handhaben und zu platzieren, wodurch sich die Montage aufwendig gestaltet. Außerdem führt diese elektrische Isolierung auch zu einer unerwünschten thermischen Isolierung.
  • Neben einer guten thermischen Ankopplung an das Kühlelement bei ausreichender elektrischer Isolierung ist auch eine hohe mechanische Festigkeit des Substrats gewünscht. Insoweit stehen sich gegensätzliche Forderungen gegenüber: Einerseits ist für eine gute thermische Leitfähigkeit eine geringe Substratdicke (Trägermaterialdicke) wünschenswert. Andererseits ist eine hohe mechanische Stabilität (Bruch-Festigkeit) erwünscht, die aber bei keramischen Substratmaterialien mit verminderter Schichtdicke des spröden Substratmaterials abnimmt.
  • Als Alternative ist die Verwendung von weit weniger sprödem und damit bruchunempfindlichem Kunststoff als beidseitig metallisiertes Trägermaterial für das Substrat in sogenannter IMS-Technologie denkbar. Wegen der erheblich schlechteren Temperaturbeständigkeit von Kunststoffen sind die Anwendungsgebiete begrenzt. Außerdem erfordert die Art der Aufbringung von Kunststoffen höhere Schichtdicken. Da Kunststoff im Vergleich zu Keramiken aber einen viel schlechteren Wärmeleitwert aufweist, führt die größere Schichtdicke zu einer deutlich schlechteren Wärmeabfuhr mit den eingangs geschilderten Problemen.
  • Darüber hinaus besteht auch das Problem, die Bauelemente untereinander sowie nach außen elektrisch zu verbinden. Diese Verbindungen werden üblicherweise an der dem Kühlkörper gegenüberliegenden Seite des Bauelements mittels der sogenannten Bond-Technik vorgenommen. Dazu werden an die zu verbindenden Bauelemente Verbindungsdrähte mittels Ultraschall befestigt. Neben der erhöhten Störanfälligkeit bei der Herstellung und im Betrieb ist vor allem auch die große Bauhöhe, Stromeinschnürungen und die praktisch nicht mögliche Kühlung der Oberseite der Bauelemente aufgrund der dort befindlichen Verbindungsdrähte sehr nachteilig.
    •
  • Aufgabe der vorliegenden Erfindung ist daher die Kühlung insbesondere von Halbleiterbauteilen zu verbessern bei zumindest gleichbleibend guter elektrischen Isolierung und bei zumindest gleichbleibend hoher mechanischer Festigkeit bzw. Stabilität.
  • Diese Aufgabe wird durch eine Anordnung gemäß Patentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.
  • Das erfindungsgemäße Leistungshalbleiteranordnung umfasst demnach einen entwärmenden Grundkörper mit zumindest einer flächig ausgebildeten Außenseite, wobei der Grundkörper aus metallischem Material besteht oder mit einer Schicht aus metallischem Material versehen ist und an dessen einen Außenseite zumindest teilweise eine elektrisch isolierende Oxidschicht auf dem metallischen Material ausgebildet ist. Des Weiteren ist mindestens ein Leistungshalbleiterbauteil vorgesehen, das auf der einen Außenseite des Grundkörpers angeordnet ist derart, dass es durch die Oxidschicht von dem Grundkörper elektrisch isoliert ist. Über das eine Leistungshalbleiterbauteil hinweg ist auf die eine Außenseite zumindest teilweise eine elektrisch isolierenden Folie auflaminiert, wobei die Folie im Bereich des einen Leistungshalbleiterbauteils Aussparungen zur Kontaktierung des Leistungshalbleiterbauteils aufweist. Auf die Folie und in deren Aussparungen auch auf das Leistungshalbleiterbauteil ist schließlich großflächig oder strukturiert eine obere Metallisierung aufgebracht.
  • Es ist somit eine entwärmende Isolationsschicht, die beispielsweise als Substrat oder Kühlkörper dienen kann, vorgesehen mit einem Grundkörper, die aus metallischem Material besteht oder einer Schicht aus metallischem Material versehen ist, wobei auf deren Oberseite mindestens ein elektrisches Bauteil angeordnet werden soll, und mit einer elektrisch isolierenden Oxidschicht, die auf dem Grundkörper ganzflächig oder teilweise in Form von Oxidschichtinseln ausgebildet ist und die mindestens ein aktives oder passives Bauteil (Transistor, IGBT, Widerstand, Stromschiene, Leiterbahn etc.) isoliert, wobei die Oxidschicht durch Oxidation des metallischen Materials gebildet ist.
  • Ein erster wesentlicher Aspekt der Erfindung besteht darin, dass die elektrische Isolierung des Bauteils durch eine Oxidschicht realisiert wird, die aus dem Grundkörpermaterial oder aus einer geeigneten oxidierbaren Beschichtung des Grundkörpers erzeugt ist. Die Oxidschicht kann unmittelbar auf dem Grundkörper erzeugt sein. Damit ist eine Wärmeleitfähigkeit gewährleistet, die in ihrer Qualität durchaus der eingangs genannten DCB-Technologie entspricht.
  • Ein weiterer wesentlicher Aspekt der Erfindung besteht darin, dass sehr geringe Isolationsschichtdicken realisiert werden können, ohne dass sich mechanische Stabilitätsprobleme ergeben. Die mechanische Festigkeit und Steifigkeit wird nämlich vorteilhafterweise unabhängig von der Isolationsschichtdicke durch den Grundkörper gewährleistet, der je nach zu erwartender mechanischer Belastung dimensioniert werden kann.
  • Ein weiterer wesentlicher Aspekt der Erfindung bewirkt die Reduzierung des Bauvolumens, die Verbesserung der thermischen Impedanz von elektrischen Bauelementen und Verbindungsleitern sowie die Verringerung der statischen und dynamischen elektrischen Verluste durch die Nutzung von flächigen Metallisierungsebenen an der Oberseite der Bauelemente, die insbesondere mittels Metallspritztechnik aufgebracht werden.
  • Bei diesem Lösungsweg können die Aufbauinduktivitäten sowie die Verbindungswiderstände nochmals reduziert werden und somit die im Modul auftretenden elektrischen Verluste verringert werden. Gerade im Automobilbereich ist bei den hohen Strömen eine niederohmige und niederinduktive Aufbautechnologie sehr vorteilhaft. Da die statischen Verlustleistungen quadratisch mit dem Strom eingehen, ist bei Niedervoltapplikationen die niederohmige elektrische Verbindung entscheidend.
  • Ebenso wird das Bauvolumen durch die geringe Schichtdicke reduziert. Mittels geeigneter Materialien kann darüber hinauseine beidseitige Entwärmung realisiert werden, da die Oberfläche nun annähernd planar ist und die Abstände zwischen der Metallisierungsoberfläche zur zweiten entwärmenden Struktur (zum Beispiel Kühlkörper) damit gering gehalten werden kann, sodass die Entwärmung des Bauelementes verbessert wird.
  • Es wird also erreicht, die elektrischen Verbindungen zwischen den elektrischen Bauelementen und zu den Anschlusselementen in der nächst höheren Systemebene mittels einer geeigneten Metallisierungsschicht (zum Beispiel mittels Metallspritztechnik oder Laminiertechnik) zu erzeugen, um eine verbesserte Entwärmung zu ermöglichen, eine geringere Verlustleistung des Moduls zu erhalten sowie ein geringeres Bauvolumen zu realisieren. Des Weiteren verringert sich bei der Nutzung von elektrischen Isolationsfolien die zu oxidierende Fläche und reduziert somit den Prozessaufwand beim Oxidationsverfahren.
  • Im Hinblick auf die unterschiedlichen thermischen Ausdehnungseigenschaften von Oxidschicht und metallischem Ausgangsmaterial kann es insbesondere bei großflächigen entwärmenden Isolationsschichten vorteilhaft sein, wenn die Oxidschicht nur einen Bereich oder – quasi inselartig – mehrere Bereiche der entwärmenden Isolationsschicht bzw. der metallischen Schicht bedeckt und zwar an den Stellen, an denen Bauteile oder Baugruppen elektrisch isoliert montiert werden sollen.
  • Die Dicke der isolierenden Oxidschicht kann vorteilhafterweise durch die Prozessparameter beim Oxidationsvorgang (z.B. beim an sich bekannten Eloxal-Verfahren durch Wahl der Spannung, Stromstärke, Temperatur und/oder Oxidationsdauer) gesteuert und an die jeweiligen elektrischen Isolationsanforde rungen optimal angepasst werden. Weitere bekannte Oxidationsverfahren sind die Plasma Electrolytical Oxidation (PEO) oder die Micro Arc Oxidation (MAO). Damit eröffnet sich vorteilhafterweise die Möglichkeit einer lokalen Optimierung der Isolationsschichtdicke je nach zu isolierender Spannung (Potentialunterschied). Mit anderen Worten: Die Oxidschicht kann je nach gegenüber dem Bauteil zu isolierender Spannung unterschiedlich dick ausgebildet sein.
  • Um die Eigenschaften insbesondere größerer Isolationsschichtdicken weiter zu optimieren, sieht eine vorteilhafte Fortbildung der Erfindung vor, dass auf die und/oder in die Oxidschicht zusätzlich weiteres Material zur Erhöhung der elektrischen Isolationseigenschaften und/oder der mechanischen Festigkeit und/oder der thermischen Leitfähigkeit aufgebracht bzw. eingebracht ist. Derartige Materialien sind auch unter dem Begriff „Filler" bekannt.
  • So kann beispielsweise Epoxy-Material als zusätzliche Isolationsschicht vorgesehen werden. Zu Erhöhung der thermischen Leitfähigkeit kann in das Epoxy-Material gut wärmeleitendes Material – z. B. keramisches Material oder Carbon – eingebracht sein.
  • Bei einer vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass auf der Oxidschicht eine oberseitige Metallisierung zur Montage und Kontaktierung des Bauteils vorgesehen ist.
  • Diese Metallisierung kann durch verschiedene Verfahren erzeugt werden. Sie kann z.B. galvanisch, chemisch, durch Sputtern oder durch Schmelztauchen aufgebracht sein. Damit ist ein hochtemperaturbeständiges Substrat geschaffen.
  • Die Metallisierung kann – sowohl bevor als auch nachdem sie aufgebracht worden ist – durch an sich bekannte, z.B. fotolithographische, Verfahren strukturiert werden, um in ihr Lei terbahnen auszubilden, die zur Kontaktierung und/oder Verschaltung der auf der entwärmenden Isolationsschicht montierten Bauteile dienen. Die Bauteile können dazu auf die Leiterbahnen gelötet, geschweißt, geklebt oder geklemmt werden.
  • Eine diesbezüglich vorteilhafte Weiterbildung der Erfindung sieht vor, dass auf die Oxidschicht eine Initialisierungsschicht aufgebracht ist, auf der die Metallisierung durch Aufwachsen (z.B. durch galvanisches Abscheiden) erzeugt ist.
  • Eine bevorzugte Variante zur Erzeugung der Metallisierung auf der Oxidschicht sieht vor, dass die Metallisierung auf die Oxidschicht auflaminiert ist. Dabei kann eine dünne Kunststoffschicht vorgesehen sein, der bevorzugt „Filler" zur Verbesserung der thermischen Leitfähigkeit beigesetzt sind. Diese als Haftvermittler dienende Kunststoffschicht kann sehr dünn sein, so dass sie die thermische Leitfähigkeit des Substrats nicht beeinträchtigt; sie hat dazu noch den positiven Nebeneffekt einer zusätzlichen elektrischen Isolierung.
  • Es ist auch möglich, die Metallisierung oder Leiterbahnen als individuelle Elemente aufzukleben, aufzuschrauben oder auch aufzulöten bzw. aufzuschweißen sofern eine entsprechende Metallisierung vorhanden ist.
  • Durch mehrschichtiges Aufbringen von Metallisierungen kann ein Mehrschicht- oder Multi-Layer-Substrat hergestellt werden.
  • Eine fertigungstechnisch vorteilhafte und kostengünstige Ausgestaltung der Erfindung sieht vor, dass der Grundkörper bevorzugt aus Aluminium bzw. Aluminiumlegierung (z. B. Silizium-Aluminium, Aluminium-Silizium) oder aus Titan, Tantal oder Magnesium besteht und die Oxidschicht eine Substratmetalloxidschicht ist. Es ist aber auch möglich, auf einen Grundkörper aus einem anderen Material – z.B. aus Kupfer – eine oxidierbare Schicht – z.B. eine Aluminiumschicht – aufzubrin gen, die zumindest teilweise (schichtweise) nach ihrer (anodischen) Oxidation (z.B. zu Al2O3) als Isolationsschicht dient.
  • Eine weitere vorteilhafte Ausgestaltung der Erfindung sieht vor, dass der Grundkörper ein Kühlelement ist. Das Kühlelement kann z.B. als Luftkühler oder als Flüssigkeitskühler ausgebildet sein. Damit übt der Grundkörper in Doppelfunktion sowohl eine mechanisch stabilisierende als auch eine wärmeableitende Funktion aus, wobei vorteilhafterweise zwischen entwärmender Isolationsschicht und Kühlelement keine zusätzliche thermische Schnittstelle besteht.
  • Wie bereits angesprochen, weisen Oxidschicht und metallisches Ausgangsmaterial unterschiedliche thermische Ausdehnungseigenschaften auf. Diese können zu mechanischen Spannungen führen, die ungünstigstenfalls Rissbildungen in der Oxidschicht verursachen. Vor diesem Hintergrund ist nach einer vorteilhaften Weiterbildung der Erfindung vorgesehen, dass die Oxidschicht bzw. die Oxidschichtinseln einen gerundeten Randverlauf aufweisen.
  • Die mechanischen Spannungen können bevorzugt auch dadurch (weiter) vermindert werden, dass die Oxidschicht bzw. die Oxidschichtinseln eine zu ihren Rändern hin abnehmende Schichtdicke aufweist bzw. aufweisen.
  • Alternativ oder zusätzlich können die Oxidschicht bzw. die Oxidschichtinseln zur mechanischen Entkopplung gegenüber dem Grundkörper bevorzugt von einem umlaufenden Graben umgeben sein. Der Graben kann vorteilhafterweise abgerundete Eckbereiche aufweisen.
  • Fertigungstechnisch bevorzugt kann der Graben durch Prägen und anschließendes Tempern des Grundkörpers bzw. der Schicht aus metallischem Material, durch Gießen – z.B. durch Aluminiumdruckguss –, durch Erodieren, Fräsen oder durch Tiefziehen des Grundkörpermaterials erzeugt sein, wobei die Ebenen von Graben und/oder Insel auf gleicher Höhe wie die Oberfläche des Grundkörpers oder aber auch darüber oder darunter liegen können.
    •
  • Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt:
  • 1 eine Prinzipskizze des unteren Teils eines Leistungshalbleitermoduls mit einem Substrat,
  • 2 und 3 Ausschnitte aus einem erfindungsgemäßen Substrat mit aufgewachsenen Oxidschichten,
  • 4 und 5 Ausschnitte aus einem Substrat mit aufgebrachten Metallisierungen,
  • 6 und 7 ein hinsichtlich der mechanischen Spannungen optimiertes Substrat mit aufgebrachten Oxidinseln in Aufsicht und Querschnitt,
  • 8 schematisch einen Prozess zur Oxidschichtstrukturierung,
  • 9 und 10 mögliche Formgebungen des Grundkörpers,
  • 11 eine Prinzipskizze eines erfindungsgemäßen Leistungshalbleitermoduls und
  • 12 eine Prinzipskizze einer Weiterbildung des Leistungshalbleitermoduls nach 11.
  • 1 zeigt schematisch einen Ausschnitt eines Leistungshalbleitermoduls mit einer als Substrat 1 ausgebildeten entwärmenden Isolationsschicht, auf dem ein Leistungshalbleiter bauteil (z.B. eine Leistungsdiode) 2 angeordnet ist. Auf die Oberseite 3 des Substrats 1 ist eine Metallisierung 4 aufgebracht, in der durch entsprechende Strukturierung nicht dargestellte Leiterbahnen ausgebildet sein können. Die Unterseite des Bauteils 2 ist mit der Metallisierung 4 elektrisch und mechanisch verbunden. Während des Betriebs des Bauteils 2 unvermeidlich in Form von Wärme entstehende elektrische Verlustleistung wird durch externe Kühleinrichtungen an die Umgebung abgeführt, weil andernfalls zu hohe Temperaturen in dem Bauteil bzw. den übrigen Komponenten auftreten und zu mechanischen und/oder elektrischen Schädigungen führen können. Das Substrat umfasst dazu einen unterseitigen Grundkörper 10, der zugleich als Kühlelement ausgestaltet ist.
  • Das zum Zwecke einer guten Wärmeleitung aus Metall bestehende Kühlelement ist aus schaltungstechnischen Gründen von dem Bauteil bzw. der Metallisierung elektrisch isoliert. Dazu ist ein elektrischer Isolator 9 vorgesehen.
  • Die 2 und 3 zeigen ein erfindungsgemäßes Substrat, mit einem Grundkörper 10 aus Metall – und zwar hier aus Aluminium – aufweist. Auf diesem Grundkörper ist eine Oxidschicht 12 aus Aluminiumoxid Al2O3 aufgewachsen; diese nur durch natürliche Aufwachsprozesse entstandene Schicht 12a (2) ist üblicherweise relativ dünn und kann daher nur relativ geringe elektrische Spannungen isolieren.
  • Wie 3 zeigt, kann durch geeignete, an sich bekannte Verfahren eine deutlich dickere Aluminiumoxid-Schicht 12b als hochspannungsfeste Isolationsschicht 14 mit einer Schichtdicke d aufgewachsen werden. Als Verfahren sind dazu z.B. anodische Oxidationsverfahren (z.B. Eloxal-Verfahren, phasenelektrolytische Oxidation, Hart-Anodisieren oder Micro Arc Oxidation) geeignet.
  • Die Schichtdicke d bemisst sich nach den betriebsgemäß zu erwartenden und zuverlässig zu isolierenden Spannungen und kann bedarfsweise angepasst bzw. ausgebildet werden, indem die Prozessparameter (z.B. Oxidationsstrom, Temperatur etc.) entsprechend eingestellt werden. Damit kann eine insgesamt noch sehr geringe, aber ausreichend spannungsfeste Oxidschichtdicke realisiert werden, die die thermische Leitfähigkeit nur unwesentlich beeinträchtigt.
  • Die Oxidschicht 12b kann „Filler" 15 enthalten, die die thermische und/oder elektrische Leitfähigkeit der Isolationsschicht 14 weiter verbessern. Durch den massiven Grundkörper 10 ist das Substrat mechanisch hochbelastbar und widerstandsfähig. Bevorzugt kann auch hier der Grundkörper als Kühlelement ausgebildet sein.
  • Das Substrat ist somit hinsichtlich einer minimalen Isolationsschichtdicke optimiert und gewährleistet dabei eine sehr gute thermische Ankopplung der auf der Metallisierung aufgebrachten elektronischen Bauteile an ein Kühlelement bei sehr hoher mechanischer Stabilität.
  • Die 4 und 5 zeigen Ausschnitte aus einem erfindungsgemäßen Substrat, um Varianten der Aufbringung der Metallisierungen zu illustrieren.
  • 4 zeigt eine Metallfolie 20, die in an sich aus der Leiterplattentechnik (PCB/Printed Circuit Board) bekannter Weise mittels darunter liegender dünner Kunststoffschicht 21, z.B. aus Epoxy, auflaminiert ist. Die Kunststoffschicht ist auf die Oxidschicht 12 des Grundkörpers 10 aufgebracht und dient als Haftvermittler mit optionaler zusätzlicher Isolationswirkung. Da sie sehr dünn ausgebildet ist, beeinträchtigt sie die thermische Leitfähigkeit des erfindungsgemäßen Substrats praktisch nicht. Bei diesem Verfahren kann die Metallisierung (Metallfolie) 20 vor oder nach dem Auflaminieren strukturiert werden.
  • 5 zeigt eine Variante, bei der die Metallisierung 22 auf die Oxidschicht 12 über eine Initialisierungsschicht 23 aufgewachsen ist. Die Initialisierungsschicht kann z.B. aus polymorphem Glas gebildet sein, auf dem dann z.B. als Metallisierung eine Kupferschicht 24 aufgewachsen ist. Dieses Substrat ist hochtemperaturfest, da es frei von niedrigschmelzenden oder zersetzenden Stoffen (z. B. Kunststoffen) ist.
  • 6 zeigt einen Grundkörper 30, auf dem mehrere Inseln 31, 32, 33 aus Oxid aufgebracht sind. Auf diesen Inseln können elektrisch isoliert Bauteile oder Baugruppen montiert werden, wobei 6 exemplarisch nur ein Bauteil 35 zeigt. Die Inseln bzw. Oxidschichten haben jeweils abgerundete Randverläufe; sie sind dazu z.B. kreisförmig oder oval ausgestaltet oder haben – wie bei der Insel 32 erkennbar – abgerundete Eckbereiche 36. Diese Ausgestaltung hilft, die infolge der unterschiedlichen thermischen Eigenschaften (Ausdehnungskoeffizienten) der Inseln einerseits und des nicht oxidierten Grundkörpermaterials andererseits auftretenden mechanischen Spannungen gering zu halten. Damit werden vor allem Rissbildungen im Randbereich vermieden.
  • Zusätzlich können, wie in 7 mit der Darstellung eines Querschnitts entlang der Linie VII-VII in 6 gezeigt, die Inseln 31 eine Oxidschichtdicke aufweisen, die von den Inselrändern 38 zur Inselmitte 39 hin ansteigt, wobei die Insel im vertikalen mittleren Bereich breiter als im Bereich der Oberseite sein kann. Wie 7 weiter erkennen lässt, sind die Oxidinseln in einer Metallschicht 40 ausgebildet, die auf den Grundkörper 41 des Substrats 30 aufgebracht ist.
  • 8 zeigt schematisch einen Strukturierungsprozess, mit dem die gewünschten Geometrien der Oxidinseln erzeugt werden können. Im Prozessschritt A wird eine gemäß den gewünschten Inselpositionen mit Öffnungen versehene Folie 51 von einer Vorratsrolle 52 auf einen Träger (Substrat) 53 aufgebracht. Damit wird die Substratoberseite 54 maskiert; eine solche Maskierung könnte auch durch Lackaufbringung oder einen fotolithographischen Prozess erzeugt werden.
  • Anschließend wird (wie im Schritt B anhand des vergrößerten Ausschnitts I gezeigt) das Substrat in ein Elektrolytbad getaucht. Dabei werden im Bereich der Aussparungen 56 der Folie 51 die gewünschten Oxidinseln 57 auf dem Metallischen Material des Substrats 53 erzeugt (Schritt B). Dann wird die Maskierung, d.h. die Folie 51 wieder entfernt bzw. abgezogen (Schritt C), so dass die mit Oxidinseln versehene Substratoberseite verbleibt.
  • Die 9 und 10 zeigen mögliche Formgestaltungen des Substrats zur weiteren Minimierung der mechanischen Belastungen durch Reduktion der mechanischen Kopplung zwischen Oxidschicht und Substratmaterial.
  • 9 zeigt dazu in stark vergrößerter Darstellung eine Oxidinsel 60, die in einer Vertiefung 61 eines Grundkörpers 63 ausgebildet ist. Um den Inselbereich ist eine umlaufende gerundete Vertiefung oder ein Graben 64 vorgesehen.
  • 10 zeigt drei Varianten einer Grabengestaltung, die sich alle durch Vermeidung spitzer Übergänge oder scharfer Kanten oder Ecken auszeichnen. Sowohl der jeweilige Bodenbereich 70 der Gräben 71, 72, 73 als auch die im Grabenverlauf auftretenden Richtungsänderungen erfolgen gerundet und sanft. Auch die oberseitigen Übergänge 74 zwischen Graben und Grundkörperoberseite (siehe auch 9) sind fließend und gerundet ausgebildet. Dies führt zu einer noch weiter verminderten Rissempfindlichkeit. Von den Gräben 71, 72, 73 sind wie vorbeschrieben jeweils Oxidinseln 75, 76, 77 umgeben. Die dargestellten Strukturen können in den Grundkörper z.B. durch Einprägen und anschließendes Tempern zur Ausheilung der durch das Prägen eingebrachten mechanischen Spannungen erzeugt werden. Es ist auch denkbar, die Grabenstrukturen durch Fräsen oder durch Gießen des Grundkörpers unter gleichzeitiger Bildung der Gräben zu erzeugen.
  • Erfindungsgemäß ist so ein Substrat geschaffen, das mit bekannten Mitteln und erprobten Technologien nur die nach den elektrischen Dimensionierungen erforderliche Oxidschichtdicke aufweist, die die thermische Leitfähigkeit kaum beeinträchtigt und deren sehr dünne Ausbildung dennoch keine mechanischen Instabilitäten verursacht.
  • Bei dem erfindungsgemäßen Leistungshalbleitermodul gemäß 11 ist auf einem Trägermaterial – im vorliegenden Fall einen Kühlkörper 80 – eine elektrische Isolationsschicht in Form einer Oxidschicht 81 aufgebracht. Auf der Oxidschicht 81 wiederum ist eine strukturierte Metallisierung in Form von Leiterbahnen 82 aufgebracht. Die Oxidschicht 81 und die Leiterbahnen 82 sind in der in den 1 bis 10 beschriebenen Weise hergestellt. Ein elektrisches Bauelement – im vorliegenden Fall ein MOS-Transistor 83 – ist an einer bestimmten Stelle der Leiterbahn 82 beispielsweise durch Auflöten mechanisch befestigt und elektrisch mit den Leiterbahnen 82 verbunden.
  • Über dieser Anordnung aus Kühlkörper 80, Oxidschicht 81, Leiterbahnen 82 sowie MOS-Transistor 83 ist eine isolierende Folie 84 auflaminiert. An bestimmten Stellen der Leiterbahn 82 sowie des MOS-Transistors 83 weist die Folie 84 Aussparungen auf. Die Folie kann dabei beispielsweise aus einem bestimmten Kunststoffmaterial wie etwa Polymid, Polyethylen, Polyphenol, Polyetherketon und/oder Epoxid bestehen. Die Aussparungen können dabei bereits vor dem Laminieren in die Folie eingebracht werden oder aber bevorzugt nach dem Laminieren durch Öffnen der auflaminierten Folie an den entsprechenden Stellen. Auf die Folie 84 sowie in den Aussparungen auf die Leiterbahn 82 und den MOS-Transistor 83 wird dann eine Metallisierung 85 aufgebracht. Die Folie 84 dient dabei gleichzeitig als Maskierung für die Metallisierung 85 und kann alternativ auch als Hartstoffmaske oder Lackmaske, insbesondere Fotolackmaske ausgeführt werden. Zur Erzeugung der Metallisierung 85 wird bevorzugt eine Metallspritztechnik eingesetzt. Im Anschluss daran kann (in der Zeichnung der Einfachheit halber nicht dargestellt) wiederum eine isolierende Folie, ein Fotolack oder ähnliches aufgebracht werden und als Maske sowie elektrische Isolierung für weitere Metallisierungen dienen. Die Verwendung von Metallspritztechniken ist im Hinblick auf den zeitlichen, materiellen und apparativen Aufwand beispielsweise gegenüber üblichen galvanischen Metallisierungen deutlich im Vorteil. Darüber hinaus können damit dickere Schichten (> 1 mm) hergestellt werden. Durch Aufbringen einer Metallisierung in Verbindung mit dem Auflaminieren von isolierenden Folien wird auf einfache Weise eine elektrische Kontaktierung an der Oberseite der Bauelemente und Leiterbahnen erreicht, die sich durch eine geringe Bauhöhe, eine geringe Störanfälligkeit und durch erweiterte Einsatzmöglichkeiten sich auszeichnet.
  • Das Resultat ist eine niederohmige sowie niederinduktive Verbindungsstruktur der elektrischen Bauelemente sowohl an der Oberseite als auch an der Unterseite. Die Kontaktflächen können um ein Vielfaches größer sein gegenüber den typischen Bonddrahtverbindungen. Das Bauvolumen wird zudem erheblich reduziert, da sich keine Bonddrahtgeometrien vom Trägermaterial mehr abheben.
  • In 12 ist eine Weiterbildung der Anordnung nach 11 dargestellt. Ausgehend von der in 11 gezeigten Anordnung mit einem Kühlkörper 80, einer isolierenden Oxidschicht 81, einer darauf befindlichen strukturierten Metallisierung in Form von Leiterbahnen 82, einem daran befestigten Bauelement 83, eine darüber hinweg auflaminierte Folie 84 sowie der darauf befindlichen Metallisierung 85 ist eine Systemebene aufgebaut, die in umgekehrter Reihenfolge derjenigen Systemebene ähnlich ist, die durch den Kühlkörper 80, die isolierende Oxidschicht 81 und die Leiterbahnen 82 gebildet werden. Demnach ist an der Unterseite eines weiteren entwärmenden Trägermaterials, im vorliegenden Fall eines Heatspreaders 86, eine beliebige isolierende Schicht 87 aufgebracht, an deren freien Oberfläche sich eine strukturierte Metallisierung 88, befindet. Im einfachsten Fall kann jedoch anstelle einer strukturierten Metallisierung 88 auch eine ganzflächige Metallisierung vorgesehen werden. Die Metallisierung 88 und die Metallisierung 85 sind dabei über ein Kopplungsstück 89 miteinander sowohl elektrisch als auch thermisch verbunden. Zu diesem Zweck ist das Kopplungsstück 89 massiv und aus Metall ausgeführt, so dass es gute elektrische und thermische Leitungseigenschaften aufweist. Das Kopplungsstück kann aber auch durch partielles massives Aufbringen z. B. durch Galvanisieren oder Metallspritzen erzeugt werden.
  • Die Kopplung des Kopplungsstücks 89 mit der Metallisierung 85 und der Metallisierung 88 erfolgt durch Anpressen (auch Löten, Schweißen, Kleben etc. möglich), wobei der Anpressdruck erzielt wird durch eine in der 12 nur in Teilen gezeigten Anpressvorrichtung bestehend aus einer durch Heatspreader 86, die zugehörige Oxidschicht 87, die strukturierte Metallisierung 88 sowie durch die Metallisierungen 85, die isolierende Folie 84, gegebenenfalls die Metallisierung 82 sowie die Oxidschicht 81 hindurch gehenden und in ein Gewinde im Kühlkörper 80 eingeschraubten Schraubvorrichtung 90 und einem Federelement 91. Zwischen den Kopf der Schraubenvorrichtung 90 und dem Heatspreader 86 ist das Federelement 91 angeordnet, das die notwendige Kraft zum Anpressen bereitstellt.
  • Durch die Verwendung des Heatspreaders 86 wird nun erreicht, dass das elektrische Bauelement (im Ausführungsbeispiel der MOS-Transistor 83) beidseitig gekühlt und elektrisch kontaktiert wird. Damit wird der thermische Widerstand des Bauelementes erheblich reduziert und die Leistungsfähigkeit des Leistungshalbleitermoduls deutlich erhöht. Darüber hinaus können auch weiterführende elektrische Verschaltungen in der Heatspreader-Ebene realisiert werden. Die weitere, auf dieser Ebene befindliche elektrische Isolationsschicht (Oxidschicht 87) ermöglicht hierbei die elektrische Isolation zwischen den Leiterbahnen der Metallisierung 88 und dem Heatspreader-Körper. Um die beiden Ebenen mechanisch zu kuppeln, wird – wie gezeigt – mittels einer Feder die Anordnung gehalten, wobei Heatspreader 86 und Kühlkörper 80 positioniert und befestigt werden.
    • 1
    Substrat
    2
    Leistungshalbleiterbauteil
    3
    Oberseite
    4
    Metallisierung
    9
    Isolator
    10
    Grundkörper
    12
    Oxidschicht
    12a
    Schicht
    12b
    Schicht
    14
    Isolationsschicht
    15
    Filler
    20
    Metallfolie
    21
    Kunststoffschicht
    22
    Metallisierung
    23
    Initialisierungsschicht
    24
    Kupferschicht
    30
    Grundkörper
    31, 32, 33
    Oxidinsel
    35
    Bauteil
    36
    Eckbereiche
    38
    Inselränder
    39
    Inselmitte
    40
    Metallschicht
    41
    Grundkörper
    51
    Folie
    52
    Vorratsrolle
    53
    Träger (Substrat)
    54
    Substratoberseite
    56
    Aussparungen
    57
    Oxidinseln
    60
    Oxidinsel
    61
    Vertiefung
    63
    Grundkörper
    64
    Graben
    70
    Bodenbereich
    71, 72, 73
    Gräben
    74
    Übergänge
    75, 76, 77
    Oxidinseln
    80
    Kühlkörper
    81, 87
    Oxidschicht
    82
    Leiterbahn
    83
    MOS-Transistor
    84
    isolierende Folie
    85, 88
    Metallisierung
    86
    Heatspreader
    89
    Kopplungsstück
    90
    Schraubvorrichtung
    91
    Federelement
    A, B, C
    Prozessschritte
    d
    Schichtdicke

Claims (22)

  1. Leistungshalbleiteranordnung mit einem entwärmenden Grundkörper (10, 30, 41, 63) mit zumindest einer flächig ausgebildeten Außenseite, wobei der Grundkörper (10, 30, 41, 63) aus metallischem Material besteht oder mit einer Schicht aus metallischem Material versehen ist und an dessen Außenseite zumindest teilweise eine elektrisch isolierende Oxidschicht (12, 81, 87) auf dem metallischen Material ausgebildet ist, mindestens einem Leistungshalbleiterbauteil (2), das auf der einen Außenseite des Grundkörpers angeordnet ist derart, dass es durch die Oxidschicht von dem Grundkörper elektrisch isoliert ist, einer über das eine Leistungshalbleiterbauteil (2) hinweg auf die eine Außenseite zumindest teilweise auflaminierten, elektrisch isolierenden Folie, wobei die Folie im Bereich des einen Leistungshalbleiterbauteils (2) Aussparungen zur Kontaktierung des einen Leistungshalbleiterbauteils (2) aufweist, und einer auf die Folie und in deren Aussparungen auf das Leistungshalbleiterbauteil (2) großflächig oder strukturiert aufgebrachten oberen Metallisierung.
  2. Leistungshalbleiteranordnung nach Anspruch 1, bei der die obere Metallisierung mittels Laminieren auf die Folie und in deren Aussparungen auf das Leistungshalbleiterbauteil aufgebracht ist.
  3. Leistungshalbleiteranordnung nach Anspruch 1, bei der die obere Metallisierung mittels Metallspritztechnik auf die Folie und in deren Aussparungen auf das Leistungshalbleiterbauteil aufgebracht ist.
  4. Leistungshalbleiteranordnung nach einem der vorherigen Ansprüche, bei der die Oxidschicht (12, 81, 87) durch Oxidation des metallischen Materials gebildet ist.
  5. Leistungshalbleiteranordnung nach Anspruch 4, bei der die Dicke (d) der Oxidschicht (12, 81, 87) entsprechend der gegenüber dem Leistungshalbleiterbauteil (2) zu isolierenden Spannung bemessen ist.
  6. Leistungshalbleiteranordnung nach einem der vorherigen Ansprüche, bei der auf die und/oder in die Oxidschicht (12, 81, 87) weiteres Material zur weiteren Erhöhung der elektrischen Isolationseigenschaften und/oder der mechanischen Festigkeit und/oder der thermischen Leitfähigkeit aufgebracht bzw. eingebracht ist.
  7. Leistungshalbleiteranordnung nach einem der vorherigen Ansprüche, bei der auf der Oxidschicht (12, 81, 87) eine untere Metallisierung (4, 22, 85, 88) zur Montage und Kontaktierung des Bauteils (2) vorgesehen ist.
  8. Leistungshalbleiteranordnung nach Anspruch 7, bei der auf die Oxidschicht (12, 81, 87) eine Initialisierungsschicht (23) aufgebracht ist, auf der die untere Metallisierung (4, 22, 85, 88) durch Aufwachsen erzeugt ist.
  9. Leistungshalbleiteranordnung nach Anspruch 7, bei der die untere Metallisierung (4, 22, 85, 88) auf die Oxidschicht (12, 81, 87) auflaminiert ist.
  10. Leistungshalbleiteranordnung nach einem der vorherigen Ansprüche, bei der der Grundkörper (10, 30, 41, 63) aus Aluminium oder Aluminiumlegierung besteht und die Oxidschicht (12, 81, 87) eine Aluminiumoxidschicht ist.
  11. Leistungshalbleiteranordnung nach einem der vorherigen Ansprüche, bei der der Grundkörper (10, 30, 41, 63) ein Kühlelement ist.
  12. Leistungshalbleiteranordnung nach einem der vorherigen Ansprüche, bei der die Oxidschicht (12, 81, 87) einen gerundeten Randverlauf aufweist.
  13. Leistungshalbleiteranordnung nach einem der vorherigen Ansprüche, bei der die Oxidschicht (12, 81, 87) eine zu ihren Rändern (38) hin abnehmende Schichtdicke aufweist.
  14. Leistungshalbleiteranordnung nach einem der vorherigen Ansprüche, bei der die Oxidschicht (12, 81, 87) mechanisch gegenüber dem Grundkörper entkoppelt ist.
  15. Leistungshalbleiteranordnung nach Anspruch 14, bei der die Oxidschicht (12, 81, 87) zur mechanischen Entkopplung gegenüber dem Grundkörper von einem umlaufenden Graben (64) umgeben sind.
  16. Leistungshalbleiteranordnung nach Anspruch 15, bei der der Graben abgerundete Eckbereiche aufweist.
  17. Leistungshalbleiteranordnung nach Anspruch 15 oder 16, bei der der Graben durch Prägen und anschließendes Tempern des Grundkörpers bzw. der Schicht aus metallischem Material erzeugt ist.
  18. Leistungshalbleiteranordnung nach einem der vorherigen Ansprüche, bei der ein weiterer entwärmender Grundkörper (86) vorgesehen ist, der in elektrischem und/oder thermischem Kontakt mit der oberen Metallisierung (85) steht.
  19. Leistungshalbleiteranordnung nach Anspruch 18, bei der der elektrische bzw. thermische Kontakt über mindestens ein Kontaktelement (89) hergestellt wird.
  20. Leistungshalbleiteranordnung nach Anspruch 18 oder 19, bei der weitere entwärmende Grundkörper (10, 30, 41, 63) zumindest einer flächig ausgebildete Außenseite aufweist, aus metallischem Material besteht oder mit einer Schicht aus metallischem Material versehen ist und an seiner Außenseite zumindest teilweise eine elektrisch isolierende Oxidschicht (12, 81, 87) auf dem metallischen Material ausgebildet ist.
  21. Leistungshalbleiteranordnung nach einem der vorherigen Ansprüche, bei der die Folie aus Polyimid, Polyethylen, Polyphenol, Polyetheretherketon und/oder Epoxidharz besteht.
  22. Leistungshalbleiteranordnung nach einem der vorherigen Ansprüche, bei der mehrere Folien und Metallisierungen übereinander angeordnet sind.
DE102004018475A 2004-04-16 2004-04-16 Leistungshalbleiteranordnung Ceased DE102004018475A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004018475A DE102004018475A1 (de) 2004-04-16 2004-04-16 Leistungshalbleiteranordnung
PCT/EP2005/003617 WO2005104229A1 (de) 2004-04-16 2005-04-06 Leistungshalbleiteranordnung
US11/549,765 US20070200227A1 (en) 2004-04-16 2006-10-16 Power semiconductor arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004018475A DE102004018475A1 (de) 2004-04-16 2004-04-16 Leistungshalbleiteranordnung

Publications (1)

Publication Number Publication Date
DE102004018475A1 true DE102004018475A1 (de) 2005-11-10

Family

ID=34962939

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004018475A Ceased DE102004018475A1 (de) 2004-04-16 2004-04-16 Leistungshalbleiteranordnung

Country Status (3)

Country Link
US (1) US20070200227A1 (de)
DE (1) DE102004018475A1 (de)
WO (1) WO2005104229A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008017619A1 (de) 2006-08-10 2008-02-14 Siemens Aktiengesellschaft Verfahren zur erzeugung einer elektrischen funktionsschicht auf einer oberfläche eines substrats
DE102007024159B3 (de) * 2007-05-24 2008-11-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
DE102011004171A1 (de) * 2011-02-15 2012-08-16 Brose Fahrzeugteile GmbH & Co. Kommanditgesellschaft, Würzburg Temperierelement und Verfahren zur Befestigung eines Elektrobauteils an dem Temperierelement

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006010523B3 (de) 2006-02-20 2007-08-02 Siemens Ag Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen
DE102006040728A1 (de) * 2006-08-31 2008-03-13 Siemens Ag Verfahren und Vorrichtung zum Herstellen eines elektronischen Moduls
DE102007036566A1 (de) * 2007-08-03 2009-02-19 Siemens Ag Federkontaktierung von elektrischen Kontaktflächen eines elektronischen Bauteils
US7559061B1 (en) * 2008-03-16 2009-07-07 International Business Machines Corporation Simultaneous multi-threading control monitor
DE102008016487A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2009147546A1 (en) * 2008-06-02 2009-12-10 Nxp B.V. Method for manufacturing an electronic device
US20130279119A1 (en) * 2012-04-20 2013-10-24 GM Global Technology Operations LLC Electronic assemblies and methods of fabricating electronic assemblies

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8914493U1 (de) * 1989-12-08 1990-05-17 Siemens AG, 1000 Berlin und 8000 München Leistungsbaugruppe
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE10118384A1 (de) * 2001-04-12 2002-10-24 Siemens Ag Anordnung zur Kühlung eines Leistungs-Halbleiterelementes
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE10244791A1 (de) * 2002-09-26 2004-04-15 Robert Bosch Gmbh Vorrichtung zur Kühlung von elektronischen Bauelementen

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994438A (ja) * 1982-11-19 1984-05-31 Tdk Corp パタ−ン化されたアルミニウム層を形成する方法
DE3380394D1 (en) * 1983-10-19 1989-09-14 Olin Corp Improved printed circuit board
US5055967A (en) * 1988-10-26 1991-10-08 Texas Instruments Incorporated Substrate for an electrical circuit system and a circuit system using that substrate
US5198693A (en) * 1992-02-05 1993-03-30 International Business Machines Corporation Aperture formation in aluminum circuit card for enhanced thermal dissipation
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
US5774336A (en) * 1996-02-20 1998-06-30 Heat Technology, Inc. High-terminal conductivity circuit board
US6246583B1 (en) * 1999-03-04 2001-06-12 International Business Machines Corporation Method and apparatus for removing heat from a semiconductor device
FR2810845B1 (fr) * 2000-06-23 2002-08-23 Alstom Module de puissance a composants electroniques de puissance et procede de fabrication d'un tel module
US6469398B1 (en) * 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
US6690580B1 (en) * 2002-03-07 2004-02-10 Amd, Inc. Integrated circuit structure with dielectric islands in metallized regions
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8914493U1 (de) * 1989-12-08 1990-05-17 Siemens AG, 1000 Berlin und 8000 München Leistungsbaugruppe
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE10118384A1 (de) * 2001-04-12 2002-10-24 Siemens Ag Anordnung zur Kühlung eines Leistungs-Halbleiterelementes
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE10244791A1 (de) * 2002-09-26 2004-04-15 Robert Bosch Gmbh Vorrichtung zur Kühlung von elektronischen Bauelementen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 11087605 A Patent Abstracts of Japan *
JP 2000252383 A Patent Abstracts of Japan *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008017619A1 (de) 2006-08-10 2008-02-14 Siemens Aktiengesellschaft Verfahren zur erzeugung einer elektrischen funktionsschicht auf einer oberfläche eines substrats
US8395257B2 (en) 2006-08-10 2013-03-12 Siemens Aktiengesellschaft Electronic module and method for producing an electric functional layer on a substrate by blowing powder particles of an electrically conductive material
DE102007024159B3 (de) * 2007-05-24 2008-11-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
DE102011004171A1 (de) * 2011-02-15 2012-08-16 Brose Fahrzeugteile GmbH & Co. Kommanditgesellschaft, Würzburg Temperierelement und Verfahren zur Befestigung eines Elektrobauteils an dem Temperierelement

Also Published As

Publication number Publication date
US20070200227A1 (en) 2007-08-30
WO2005104229A1 (de) 2005-11-03

Similar Documents

Publication Publication Date Title
WO2005104229A1 (de) Leistungshalbleiteranordnung
EP0221399B1 (de) Leistungshalbleitermodul
DE102013219833B4 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
DE102014109981B4 (de) Chip-Package mit passiven Komponenten
DE102004018469B3 (de) Leistungshalbleiterschaltung
EP1980143B1 (de) Leiterplatte mit zusätzlichen funktionalen elementen sowie herstellverfahren und anwendung
DE102018207955B4 (de) Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung
DE102017220175A1 (de) Platinentechnologie für leistungselektronische Schaltungen
DE102018121547A1 (de) Verfahren und Leiterplatte zu einer Wärme- und Stromleitung bei leistungselektronischen Schaltungen
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
DE102006008807A1 (de) Anordnung mit einem Leistungshalbleitermodul und einem Kühlbauteil
DE102014115815B4 (de) Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
DE10351028A1 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102004058806B4 (de) Verfahren zur Herstellung von Schaltungsstrukturen auf einem Kühlkörper und Schaltungsstruktur auf einem Kühlkörper
EP3281218A1 (de) Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul
DE10339692A1 (de) Entwärmende Isolationsschicht
DE102016211479A1 (de) Leistungsmodul
DE10343279B4 (de) Elektrisches Leitungssystem
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE10217214B4 (de) Kühlanordnung für eine Schaltungsanordnung
DE102018208844B3 (de) Kühlkörper, Leistungselektronikmodul mit einem Kühlkörper und Verfahren zur Herstellung des Kühlkörpers
DE10320877A1 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8131 Rejection