DE102006010523B3 - Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen - Google Patents

Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen Download PDF

Info

Publication number
DE102006010523B3
DE102006010523B3 DE102006010523A DE102006010523A DE102006010523B3 DE 102006010523 B3 DE102006010523 B3 DE 102006010523B3 DE 102006010523 A DE102006010523 A DE 102006010523A DE 102006010523 A DE102006010523 A DE 102006010523A DE 102006010523 B3 DE102006010523 B3 DE 102006010523B3
Authority
DE
Germany
Prior art keywords
substrate
film
openings
contacting
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006010523A
Other languages
English (en)
Inventor
Ladislaus Bittmann
Jörg Dr. Naundorf
Karl Weidner
Hans Wulkesch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102006010523A priority Critical patent/DE102006010523B3/de
Priority to PCT/EP2006/070021 priority patent/WO2007096017A1/de
Priority to EP06849411A priority patent/EP1987532A1/de
Priority to US12/224,094 priority patent/US8191243B2/en
Application granted granted Critical
Publication of DE102006010523B3 publication Critical patent/DE102006010523B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Kontaktieren mindestens einer elektrischen Kontaktfläche (6) auf einer Oberfläche eines Substrats (1) und/oder einer Oberfläche eines auf dem Substrat (1) angeordneten Halbleiterchips (2). Dabei erfolgt ein Auflaminieren einer Folie (4) aus elektrisch isolierendem Kunststoffmaterial auf den Oberflächen. Danach wird ein flächiges Kontaktieren der mittels Öffnungen (3) in der Folie frei zugänglichen Kontaktflächen (6) mit einer Schicht aus elektrisch leitendem Material ausgeführt. Es sollen bei einem planaren elektrischen Kontaktierungsverfahren in einer kurzen Bearbeitungszeit Öffnungen (3) in einer Isolierung erzeugt werden. Insbesondere sollen Öffnungen (3) präzise zu Kontaktflächen (6) positioniert werden. Die Aufgabe wird dadurch gelöst, dass ein Erzeugen jeweiliger Öffnungen (3) in der Folie mittels Laserschneiden erfolgt, und die Folienöffnungen (3) entsprechend der individuellen Lage der Kontaktflächen (6) entsprechend ermittelter Daten gemäß Automatischer Optischer Inspektion (AOI) erzeugt werden. Dieses Verfahren eignet sich für alle planaren elektrischen Kontaktierungen. Es können entsprechend kontaktierte Substrate (1) beziehungsweise Halbleiterchips (2) erzeugt werden. Als Halbleiterchips (2) können insbesondere Leistungshalbleiterchips verwendet werden.

Description

  • Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen
  • Die vorliegende Erfindung betrifft ein Verfahren zum Kontaktieren mindestens einer elektrischen Kontaktfläche auf einer Oberfläche eines Substrats und/oder einer Oberfläche eines auf dem Substrat angeordneten Halbleiterchips, mit den Schritten Auflaminieren einer Folie aus elektrisch isolierendem Kunststoffmaterial auf die Oberfläche und flächiges Kontaktieren der mittels Öffnungen in der Folie frei zugänglichen Kontaktfläche mit einer Schicht aus elektrisch leitendem Material. Die Erfindung betrifft ebenso auf diese Weise elektrisch planar kontaktierte Substrate und/oder Halbleiterchips.
  • Gemäß der WO 2003/030247 A2 wird ein Verfahren zum flächigen Kontaktieren elektrischer Kontaktflächen eines Substrats und eine Vorrichtung aus einem Substrat mit elektrischen Kontaktflächen beschrieben. Bei dem Kontaktieren elektrischer Kontaktflächen auf einer Oberfläche eines Substrats wird eine Folie auf Polyimid- oder Epoxidbasis unter Vakuum auf die Oberfläche auflaminiert, so dass die Folie die Oberfläche mit den Kontaktflächen eng anliegend bedeckt und auf dieser Oberfläche haftet, jede zu kontaktierende Kontaktfläche auf der Oberfläche wird durch Öffnen jeweiliger Fenster in der Folie freigelegt und jede freigelegte Kontaktfläche wird mit einer Schicht aus Metall flächig kontaktiert. Entsprechend hergestellte Vorrichtungen sind insbesondere Leistungshalbleiterchips, die eine hohe Stromdichte erfordern und großflächige Kontaktierungen aufweisen.
  • Dieses Verfahren dient der Herstellung von planaren, das heilt flächigen, elektrischen Kontaktierungen dreidimensionaler Baugruppen. Für die erforderlichen Durchbrüche in den Isolierschichten müssen große Kontaktfenster in vergleichswei se dicken Isoliermaterialien geöffnet werden. Die Dicken der Isoliermaterialien liegen herkömmlicher Weise im Bereich von 200 μm. Die Durchbrüche in den Isolierschichten dienen insbesondere der Durchkontaktierung von Substrat- und Chipkontaktoberflächen. Auf herkömmliche Weise erfolgt eine Öffnung von Kontaktfenstern über ein ganzflächiges Strukturieren per Laserablation. Dabei wird herkömmlicher Weise ein Bereich von einem cm2 in ca. 100 Sekunden geöffnet. Dies führt zu unerwünscht langen Bearbeitungszeiten und ist damit hinsichtlich eines geplanten Herstellungsverfahrens aus wirtschaftlicher Sicht nachteilig.
  • Die US 6,284,564 B1 offenbart ein Verfahren zum Anschließen elektrischer Kontakte von Halbleiterchips, insbesondere High Density Interconnect(HDI-) Schaltungen, wobei das Verfahren folgende Schritte aufweist:
    • – Zuführen von Laserenergie an eine dielektrische Schicht zur Erzeugung eines Musters von Löchern in dieser Schicht, wobei das Muster entsprechend in der Anordnung zu der Elektrodenanordnung von Halbleiterchips in einer HDI-Anordnung passend ausgerichtet ist.
    • – Befestigen von Halbleiterchips auf einer ersten Seite der dielektrischen Schicht, wobei die Elektroden entsprechend den Öffnungen ausgerichtet sind, wobei die Chips die richtige Ausrichtung annehmen.
    • – Aufbringen elektrisch leitenden Materials für eine zweite Seite der Schicht und an zumindest den Seiten der Öffnungen zum Anschließen der Elektrode an ein Zwischenverbindungsmuster des elektrisch leitenden Materials.
  • Die US 6,306,680 B1 offenbart ein Herstellungsverfahren für ein Leistungshalbleitervorrichtungsgehäuse mit den Schritten:
    • – Bereitstellen zumindest einer Leistungshalbleitervorrichtung mit einer aktiven Hauptoberfläche und einer gegenüber liegenden Hauptoberfläche, mit kleinen Kontaktflächen auf der aktiven Hauptoberfläche und einen Anschlusskontakt an der gegenüber liegenden Hauptoberfläche.
    • – Bereitstellen einer dielektrischen Schicht mit ersten und zweiten Seiten, wobei die dielektrische Schicht eine polymerische Schicht aufweist.
    • – Ausbilden von Öffnungen durch die dielektrische Schicht hindurch.
    • – Bonden der aktiven Hauptoberfläche der zumindest einen Leistungshalbleitervorrichtung an die zweite Seite der dielektrischen Schicht, wobei die kleinen Kontaktflächen entsprechend den Öffnungen ausgerichtet sind.
    • – Gussformen einer dielektrischen Einkapselung um die zumindest eine Halbleitervorrichtung herum auf der zweiten Seite der dielektrischen Schicht, und
    • – Ausbilden einer gemusterten elektrisch leitenden Schicht auf der ersten Seite der dielektrischen Schicht, wobei sich Abschnitte der gemusterten elektrisch leitenden Schicht sich durch die Öffnungen als Durchgänge zum elektrischen Kontakt mit den kleinen Vorrichtungskontaktflächen erstrecken.
  • Die DE 196 17 055 C1 offenbart ein Halbeiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise. Es ist ein Halbleiterleistungsmodul mit großer Packungsdichte offenbart. Auf der Grundlage eines Sandwichaufbaus wird die Lebensdauer erhöht, wodurch die Zuverlässigkeit der gesamten Anordnung vergrößert wird. Die erhöhte Qualität wird durch Vermeiden der Vergusstechnik und Wegfall der Bondverbindungen erreicht. Die internen Schaltungsverdrahtungen werden nach dem Einsatz einer flexiblen Leiterplatte und deren Kontaktierung mit allen Anschlussstellen erreicht. Die Hermetisierung erfolgt durch Laminieren, wodurch der Höhenausgleich der einzelnen Schaltungsregionen durch den Einsatz von geometrisch vorgeformten Prepregs realisiert wird.
  • Die DE 42 31 180 A1 offenbart ein Verfahren zur Erzeugung von Justierstrukturen für Leiterplatten und entsprechende Justierstrukturen. Zur Vermeidung von Fehljustierungen beim Herrichten und Bestücken von Leiterplatten, insbesondere mit hochpoligen integrierten Schaltkreisen mit feinem Anschluss raster wird vorgeschlagen, eine metallische Zone zu erzeugen, über die eine Lötstoppmaske derart strukturiert angeordnet wird, dass ein Justierfenster zumindest größtenteils innerhalb des Bereichs der metallischen Zone liegt. Mit einer derartigen Justierstruktur lässt sich ein Versatz metallischer Kontaktbereiche zu Öffnungen der Lötstoppfolie berücksichtigen.
    •
  • Es ist Aufgabe der vorliegenden Erfindung bei einem elektrischen planaren Kontaktierungsverfahren in einer kurzen Bearbeitungszeit Kontaktfenster oder Öffnungen in einem Isoliermaterial bereitzustellen und insbesondere diese Kontaktfenster oder Öffnungen in Bezug zu Kontaktierungsflächen eines Substrats und/oder eines elektrischen Bauelements beziehungsweise Halbleiterchips sehr genau zu positionieren.
  • Die Aufgabe wird durch ein Verfahren gemäß dem Hauptanspruch und eine Vorrichtung gemäß dem Nebenanspruch gelöst.
  • Gemäß der vorliegenden Erfindung soll ein zeitaufwändiges Laserablationsverfahren zur Erzeugung von Öffnungen in einer Folie aus elektrisch isolierendem Kunststoffmaterial zur Freilegung von elektrischen Kontaktflächen eines Substrats und/oder eines Halbleiterchips verbessert werden. Es erfolgt ein Öffnen von Kontaktfenstern mittels eines vorteilhaften Laserschneidens. Laserschneiden bedeutet ein Durchtrennen, beispielsweise einer Folie, entlang einer Linie mittels eines Lasers, dessen räumliche Energieverteilung beispielsweise mit einem Gaußprofil erzeugt ist. Auf diese Weise wird ein zeitaufwändiges flächiges Abtragen, wie dies beispielsweise bei einem so genannten Laserablationsverfahren erfolgt, vermieden. Aufgrund des linearen Laserschneidens können Kontaktöffnungen in der Folie aus elektrisch isolierendem Kunststoffmaterial vergleichsweise schnell erzeugt werden. Damit sind das Verfahren und die entsprechend hergestellten Vorrichtungen kostengünstig bereitstellbar. Es wird ein kostengünstiges Strukturierungsverfahren zur Erzeugung von Kontaktierungsöffnungen in der Folie aus elektrisch isolierendem Kunststoffmaterial mit kurzen Bearbeitungszeiten geschaffen. Gemäß der vorliegenden Erfindung erfolgt kein flächiger Materialabtrag. Es kann eine wesentliche Verkürzung der Bearbeitungszeiten und ebenso eine Reduzierung beziehungsweise Beseitigung von Ablationsresten auf den Kontaktflächen bewirkt werden. Die Laserbearbeitungszeiten sind ein wesentlicher Kostenfaktor und entscheiden damit ebenso über die Wirtschaftlichkeit elektrischer planarer Kontaktierungen. Bei dem Kontaktieren elektrischer Kontaktflächen auf einer Oberfläche eines Substrats wird eine Folie auf Polyimid- oder Epoxidbasis unter Vakuum auf die Oberfläche auflaminiert, so dass die Folie die Oberfläche mit den Kontaktflächen eng anliegend bedeckt und auf dieser Oberfläche haftet.
  • Weitere vorteilhafte Ausgestaltungen finden sich in den Unteransprüchen.
  • Gemäß einer vorteilhaften Ausgestaltung werden die Folienöffnungen entsprechend der individuellen Lage der Kontaktflächen oder entsprechend der individuellen Lage der Halbleiterchips, mittels eines automatischen optischen Inspektionsverfahrens (AOI) ermittelter Daten erzeugt. Die Folienöffnungen werden entsprechend der individuellen Lage der Bauelemente nach den ermittelten AOI-Daten geschnitten. Gemäß dem AOI werden mittels einer hoch auflösenden Kamera die Ist-Positionen der Bauteile, beispielsweise Halbleiterchips, in x- und y- Richtung und hinsichtlich einer Verdrehung der Bauteile, bestimmt. Mittels eines Prüffensters wird ein Ist-Sollwertvergleich der Positionen vorgenommen. Die tatsächlichen Positionen von Kontakten beziehungsweise Kontaktflächen der Bauteile werden genau bestimmt.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt das Laserschneiden mit einer Schnittgeschwindigkeit im Bereich um 4 cm pro Sekunde. Auf diese Weise ist ein besonders günstiges Verhältnis von Schnittdauer zur Schnittqualität gegeben.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung ist es besonders vorteilhaft, die Öffnungen im Isoliermaterial beziehungsweise in der Folie mit Bezug zu den Kontaktflächen sehr genau anzuordnen. Ein derartig präzises Positionieren kann besonders vorteilhaft nach dem Öffnen der Folie, das heißt nach dem Erzeugen jeweiliger Öffnungen, und vor dem Auflaminieren der Folie auf das Substrat beziehungsweise auf den Halbleiterchip ausgeführt werden. Ein Justieren und Fixieren der Folie zur genauen Positionierung der Öffnungen relativ zu den Kontaktflächen auf der Oberfläche wird mittels geometrischer Formen durchgeführt. Die Öffnungen aufweisenden strukturierten Folien werden insbesondere mittels geometrischer Formen relativ zum Substrat justiert, danach fixiert und darauf folgend laminiert.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung wird mindestens eine in der Folie erzeugte Öffnung mit einer geometrischen Form auf einer auf dem Substrat erzeugte Struktur mit einer entsprechenden geometrischen Form zentriert. Die Zentrierung kann über geeignete Justierstrukturen optoelektronisch erfolgen. Dabei ist vorteilhaft die geometrische Form der erzeugten Öffnung gleich der geometrischen Form der erzeugten Struktur zu schaffen. Dabei können die in der Folie erzeugten Öffnungen und die Substratstrukturen als Marken bezeichnet werden. Bei einer Zentrierung können Symmetrieachsen und/oder Symmetriepunkte oder allgemein Achsen oder Punkte der geometrischen Formen zur Deckung gebracht werden.
  • Gemäß weiteren vorteilhaften Ausgestaltungen sind die geometrischen Formen Kreuze, Quadrate oder Kreise. Bei Verwendung von Kreuzen können die Achsenmittelpunkte von Folie und Struktur deckungsgleich überlagert werden. Bei Verwendung von Quadraten oder Kreisen können die Umrandungslinien zur Übereinstimmung gebracht werden. Besonders vorteilhaft sind punkt- oder achsensymmetrische geometrische Formen.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung können die geometrischen Formen in der Folie mittels Laser, insbesondere Laserschneiden erzeugt werden. Die geometrischen Strukturen auf dem Substrat können besonders vorteilhaft mittels Ätzen erzeugt werden. Die geometrischen Formen können ebenso mittels Plasma-Ätzen oder mechanische Bearbeitungsverfahren insbesondere Stanzen erzeugt werden.
  • Vom Schutzumfang umfasst sind ebenso alle Substrate und/oder Halbleiterchips, die nach einem oder mehreren der vorangehenden Verfahren elektrisch planar kontaktiert wurden.
    •
  • Die vorliegende Erfindung wird anhand von Ausführungsbeispielen in Verbindung mit den Figuren näher beschreiben. Es zeigen
  • 1 ein Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung;
  • 2 ein Ausführungsbeispiel von ausgeschnittenen Kontaktöffnungen;
  • 3 ein Ausführungsbeispiel von Justagesstrukturen.
  • 1 zeigt ein Ausführungsbeispiel einer Vorrichtung gemäß der vorliegenden Erfindung. Auf einem Substrat 1 sind Halbleiterchips 2 angeordnet. Deutlich sichtbar sind die mittels Öffnungen 3 in der Folie freigelegten Kontaktflächen 6 der Halbleiterchips 2. Das Bezugszeichen 4 kennzeichnet eine Folie. 1 zeigt mit Laserschneiden hergestellte Kontaktöffnungen in einer Folie, beispielsweise mit der Handelsbezeichnung TSA 15 bezeichnete Folien, mit einer Dicke von 200 μm. Aufgrund von Lageungenauigkeiten der Chips werden die Positionen für die Kontaktöffnungen mittels automatischer optischer Inspektion (AOI) vor dem Laminieren ermittelt. Bei einem alternativen Stanzprozess kann die individuelle Lage der Chips nicht berücksichtigt werden.
  • 2 zeigt ein Ausführungsbeispiel von mittels Laserschneiden ausgeschnittenen Kontaktöffnungen 3. Die Kontaktöffnungen 3 sind die Öffnungen 3 in der Folie 4 für einen freien Zugang zu Kontaktflächen 6 des Substrats 1 und/oder des Halbleiterchips 2. Bezugszeichen 3 zeigt die Kontaktöffnungen 3. Bezugszeichen 4 die Isolierfolie 4. Die Kontaktöffnungen 3 werden analog der ermittelten AOI-Chip-Positionen vor dem Laminieren geschnitten.
  • 3 zeigt ein Ausführungsbeispiel von Justagestrukturen beziehungsweise geometrischen Formen 5. Nach dem Erzeugen von Öffnungen 3 in der Folie 4 und vor dem Auflaminieren der Folie 4 erfolgt ein Justieren und Fixieren der Folie 4 zur genauen Positionierung der Öffnungen 3 relativ zu den Kontaktflächen 6 auf den Oberflächen des Substrats 1 beziehungsweise des Halbleiterchips 2 mittels geometrischer Formen 5. Es wird mindestens eine in der Folie 4 erzeugte Öffnung mit einer geometrischen Form 5 zu einer auf dem Substrat 1 erzeugten Struktur mit einer entsprechenden geometrischen Form 5 zentriert. Gemäß dem Ausführungsbeispiel ist die geometrische Form 5 ein Kreuz. Beispielsweise kann das Kreuz auf dem Substrat 1 mittels Ätzen erzeugt werden. Die geometrische Form 5 als Öffnung in der Folie 4 ist hier ebenso ein Kreuz. Dieses kann ebenso mittels Laserschneiden erzeugt sein. Um das geätzte Kreuz des Substrats 1 ist eine Kupferschicht sichtbar. Es ist ebenso möglich das Kreuz 5 auf dem Substrat 1 als Kupferschicht auszubilden, die von weg geätzten Bereichen des Substrats 1 umgeben ist. Die Mitte des Kreuzes 5 der Folie 4 wird auf die Mitte des Kreuzes 5 des Substrats 1 geschoben und damit erfolgt die Zentrierung. Besonders vorteilhaft ist die Verwendung von zwei derartigen Zentrierungsstellen. Diese können beispielsweise diagonal zueinander angeordnet sein. Andere Positionen zueinander sind ebenso möglich. Die Zentrierung kann manuell mittels eines Mikroskops erfolgen, automatische Zentrierungen beispielsweise mittels eines Automaten sind ebenso möglich.
  • 3 zeigt Justagestrukturen beziehungsweise geometrische Formen 5 in der Folie 4 und in dem darunter liegenden Substrat 1. Das Justieren der Folie 4 zum Substrat 1 erfolgt also über die entsprechenden Strukturen mit den geometrischen Formen 5. Es kommt insbesondere ein so genanntes "Panelalignment" zur Anwendung. Es ist besonders vorteilhaft, wenn ein Halbleiterchip 2 ein Leistungshalbleiterchip ist.

Claims (8)

  1. Verfahren zum Kontaktieren mindestens einer elektrischen Kontaktfläche (6) auf einer Oberfläche eines Substrats (1) und/oder einer Oberfläche eines auf dem Substrat (1) angeordneten elektronischen Bauelements (2), mit den Schritten – Auflaminieren einer Folie (4) aus elektrisch isolierendem Kunststoffmaterial auf die Oberfläche, und – flächiges Kontaktieren der mittels Öffnungen (3) in der Folie (4) frei zugänglichen Kontaktfläche (6) mit einer Schicht aus elektrisch leitendem Material, wobei vor dem Auflaminieren ein Erzeugen jeweiliger Öffnungen (3) in der Folie (4) im Bereich der zu kontaktierenden Kontaktfläche (6) mittels Laserschneiden erfolgt, dadurch gekennzeichnet, dass die Folienöffnungen (3) entsprechend der individuellen Lage der Kontaktflächen (6) entsprechend ermittelter Daten gemäß Automatischer Optischer Inspektion (AOI) erzeugt werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Laserschneiden mit einer Schnittgeschwindigkeit von circa 4 cm/s ausgeführt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass nach dem Öffnen und vor dem Auflaminieren ein Justieren und Fixieren der Folie (4) zur genauen Positionierung der Öffnungen (3) relativ zu den Kontaktflächen (6) auf den Oberflächen mittels geometrischen Formen (5) erfolgt.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass mindestens eine in der Folie (4) erzeugte Öffnung mit einer geometrischen Form (5) zu einer auf dem Substrat (1) erzeugten Struktur mit einer entsprechenden geometrischen Form (5) zentriert wird.
  5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die geometrischen Formen (5) Kreuze, Quadrate oder Kreise sind.
  6. Verfahren nach Anspruch 3, 4 oder 5, dadurch gekennzeichnet, dass die geometrischen Formen (5) mittels Lasers, insbesondere Laserschneiden, und/oder Ätzen und/oder Stanzen erzeugt werden.
  7. Vorrichtung dadurch gekennzeichnet, dass dieses ein Substrat (1) und/oder ein elektronisches Bauelement (2) sind/ist, die/das/der nach einem oder mehreren der vorangehenden Verfahren 1 bis 6 elektrisch, planar kontaktiert wurde/n.
  8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass das elektronische Bauelement ein Halbleiterchip (2), ein Leistungshalbleiterchip, ein LED-Chip, ein Surface Mounted Device-Bauteil oder ein passives Bauelement ist.
DE102006010523A 2006-02-20 2006-03-07 Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen Expired - Fee Related DE102006010523B3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102006010523A DE102006010523B3 (de) 2006-02-20 2006-03-07 Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen
PCT/EP2006/070021 WO2007096017A1 (de) 2006-02-20 2006-12-20 Verfahren zur herstellung von planaren isolierschichten mit positionsgerechten durchbrüchen mittels laserschneiden und entsprechend hergestellte vorrichtungen
EP06849411A EP1987532A1 (de) 2006-02-20 2006-12-20 Verfahren zur herstellung von planaren isolierschichten mit positionsgerechten durchbrüchen mittels laserschneiden und entsprechend hergestellte vorrichtungen
US12/224,094 US8191243B2 (en) 2006-02-20 2006-12-20 Method for making contact with a contact surface on a substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006007795.4 2006-02-20
DE102006007795 2006-02-20
DE102006010523A DE102006010523B3 (de) 2006-02-20 2006-03-07 Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen

Publications (1)

Publication Number Publication Date
DE102006010523B3 true DE102006010523B3 (de) 2007-08-02

Family

ID=37907356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006010523A Expired - Fee Related DE102006010523B3 (de) 2006-02-20 2006-03-07 Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen

Country Status (4)

Country Link
US (1) US8191243B2 (de)
EP (1) EP1987532A1 (de)
DE (1) DE102006010523B3 (de)
WO (1) WO2007096017A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112224509A (zh) * 2020-09-30 2021-01-15 上海艾为电子技术股份有限公司 一种用于基板贴膜的固定治具及装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5075944B2 (ja) * 2010-06-10 2012-11-21 株式会社東芝 電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4231180A1 (de) * 1992-09-17 1994-03-31 Siemens Ag Verfahren zur Erzeugung von Justierstrukturen für Leiterplatten und Justierstruktur
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US5019997A (en) 1989-06-05 1991-05-28 General Electric Company Adaptive lithography accommodation of tolerances in chip positioning in high density interconnection structures
US5958628A (en) * 1995-06-06 1999-09-28 International Business Machines Corporation Formation of punch inspection masks and other devices using a laser
US6207330B1 (en) * 1997-07-14 2001-03-27 International Business Machines Corporation Formation of punch inspection masks and other devices using a laser
FR2817656B1 (fr) 2000-12-05 2003-09-26 Gemplus Card Int Isolation electrique de microcircuits regroupes avant collage unitaire
EP1430524A2 (de) 2001-09-28 2004-06-23 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
JP4763463B2 (ja) 2003-02-28 2011-08-31 シーメンス アクチエンゲゼルシヤフト 基板とパワーエレクトロニクス素子を備えた装置およびその製造方法
DE102004018475A1 (de) 2004-04-16 2005-11-10 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiteranordnung
DE102004018468A1 (de) 2004-04-16 2006-02-16 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul
DE102004039834A1 (de) * 2004-08-17 2006-03-02 Siemens Ag Kostengünstige Aufbau- und Verbindungstechnik mittels Druckverfahren
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4231180A1 (de) * 1992-09-17 1994-03-31 Siemens Ag Verfahren zur Erzeugung von Justierstrukturen für Leiterplatten und Justierstruktur
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112224509A (zh) * 2020-09-30 2021-01-15 上海艾为电子技术股份有限公司 一种用于基板贴膜的固定治具及装置

Also Published As

Publication number Publication date
US20090021923A1 (en) 2009-01-22
EP1987532A1 (de) 2008-11-05
WO2007096017A1 (de) 2007-08-30
US8191243B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
EP2286644B1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
DE102015113208B4 (de) Modul mit integriertem Leistungselektronikschaltkreis und Logikschaltkreis und Verfahren zur Zusammenschaltung eines Leistungselektronikschaltkreises mit einem Logikschaltkreis
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE69934674T2 (de) Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten
WO2003030247A2 (de) Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
EP1356518B1 (de) Substrat für ein elektrisches bauelement und verfahren zur herstellung
DE102014115750A1 (de) Vorrichtung mit Halbleiter-Chips und Verfahren zur Herstellung einer solchen Vorrichtung
DE102016110862A1 (de) Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102006037532A1 (de) Verfahren zur Erzeugung einer elektrischen Funktionsschicht auf einer Oberfläche eines Substrats
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19642488A1 (de) Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen
DE102006010523B3 (de) Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen
DE10059178A1 (de) Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
DE19758057C1 (de) Verfahren zum Herstellen eines Moduls mit einer Leiterbahnanordnung, insbesondere Antennenanordnung, für eine kontaktlose oder kontaktlos- und kontaktbehaftete IC-Karte
DE3931551C2 (de) Verfahren zum Herstellen eines Substrates
DE102015109965A1 (de) Eingebettete Chipverpackungstechnologie
EP0710432A1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
DE4130637A1 (de) Verfahren zur herstellung eines verbindungselements fuer eine verwendung in leistungshalbleitermodulen
EP3843136A1 (de) Mehrlagiges 3d-folienpackage
WO2001097285A2 (de) Elektronisches bauteil aus einem gehäuse und einem substrat
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE4101790C1 (en) Chip-support arrangement prodn. - in tape form, in dual-in-line format by film-bond technology
DE69733801T2 (de) Verfahren und herstellung erhöhter metallischer kontakte auf elektrischen schaltungen für permanente verbindungen
EP1116420B1 (de) Leiterplatte zur verwendung bei der prüfung von elektrischen bauteilen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R409 Internal rectification of the legal status completed
R409 Internal rectification of the legal status completed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee