DE4231180A1 - Verfahren zur Erzeugung von Justierstrukturen für Leiterplatten und Justierstruktur - Google Patents

Verfahren zur Erzeugung von Justierstrukturen für Leiterplatten und Justierstruktur

Info

Publication number
DE4231180A1
DE4231180A1 DE19924231180 DE4231180A DE4231180A1 DE 4231180 A1 DE4231180 A1 DE 4231180A1 DE 19924231180 DE19924231180 DE 19924231180 DE 4231180 A DE4231180 A DE 4231180A DE 4231180 A1 DE4231180 A1 DE 4231180A1
Authority
DE
Germany
Prior art keywords
metallic
adjustment
circuit board
window
structured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19924231180
Other languages
English (en)
Other versions
DE4231180C2 (de
Inventor
Werner J Maiwald
Detlev Schmitter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MAIWALD, WERNER, 83043 BAD AIBLING, DE
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19924231180 priority Critical patent/DE4231180C2/de
Publication of DE4231180A1 publication Critical patent/DE4231180A1/de
Application granted granted Critical
Publication of DE4231180C2 publication Critical patent/DE4231180C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0015Orientation; Alignment; Positioning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Erzeugung von Justierstrukturen für Leiterplatten, bei dem auf der Lei­ terplatte ein metallischer Justierbereich und eine zuge­ ordnete strukturierte Lötstoppmaske aufgebracht werden, sowie eine danach erzeugte Justierstruktur.
Bei der Fertigung elektronischer Baugruppen hat die Ober­ flächenmontierung von Bauelementen gegenüber der Kontakt­ lochmontierung von Bauelementen eine wesentliche Bedeutung erlangt. Die höhere Packungsdichte oberflächenmontierter Bauelemente (SMC, Service Mount Components) auf gedruckten Leiterplatten (PCB, Printed Circuit Boards) erfordert re­ duzierte Abstände zwischen den Bauelementen sowie kleine­ rer Abmessungen der Lötpunkte und deshalb eine höhere An­ zahl von Lötpunkten auf jeder Leiterplatte.
Die gegenwärtig mit Abstand am weitesten verbreitete Tech­ nik bei der Verarbeitung hochpoliger integrierter Schalt­ kreise ist die Lotpastentechnik. Dabei wird auf Lötpads, beispielsweise einer auf der Leiterplatte aufgebrachten leitfähigen Kupferkaschierung, durch Siebdruck oder Matri­ zendruck Lotpaste aufgebracht.
Aus Patent Abstracts of Japan, Vol. 14, No. 336 (E-953) |4279|, 19. Juli 1990 ist bekannt, zwischen den Lötpunkten (Lötpads) eine Lötstoppmaske aufzubringen. Die Lötstopp­ maske spart Bereiche aus, in denen die Lotpaste aufgetra­ gen und später mit den Bauelementen durch Aufschmelzen der Lotpaste verbunden wird.
Für die Justierung der Leiterplatten, z. B. beim Lotpasten­ auftrag oder der Bauelementebestückung sind Justiermarken erforderlich. Mit Hilfe dieser Justierstrukturen kann bei jedem Arbeitsgang die genaue Lage der Leiterplatte und da­ mit die Lage der metallischen Kontaktbereiche bzw. der Lötpunkte bestimmt werden. Die Lagebestimmung erfolgt mit an sich bekannten Erkennungssystemen. Üblicherweise erfas­ sen die Erkennungssysteme die Lage der metallischen Ju­ stierbereiche bzw. der Justiermarken. Eine auf der Leiter­ platte neben den metallischen Kontaktbereichen und metal­ lischen Justierbereichen aufgebrachte Lötstoppmaske muß deshalb Aussparungen aufweisen, die den metallischen Ju­ stierbereichen zugeordnet sind.
Beim Auftrag einer Lötstoppmaske auf eine mit metalli­ schen, insbesondere Kupfer-Bereichen versehene Leiterplat­ te ergibt sich in der Praxis ein mehr oder minder großer Versatz zwischen den metallischen Bereichen und den Fen­ stern der Lötstoppmaske. Besonders beim Bestücken der Lei­ terplatte mit hochpoligen integrierten Schaltkreisen, die ein feines Anschlußraster aufweisen, führt dieser Versatz zu einem vermehrten Ausschuß durch Fehlbestückung.
Fig. 2 zeigt eine Leiterplatte 1 mit metallischen Kon­ taktbereichen 2 und einem metallischen Justierbereich 4. Den metallischen Bereichen ist eine strukturierte Löt­ stoppmaske zugeordnet. Die Lötstoppmaske ist dabei derart strukturiert, daß Fenster 3 den metallischen Kontaktberei­ chen 2 und ein Fenster 5 dem metallischen Justierbereich 4 zugeordnet sind. Eingezeichnet ist ein Versatz der Fenster der Lötstoppmaske zu den metallischen Bereichen auf der Leiterplatte. Die Mitte der kreuzförmigen metallischen Ju­ stiermarke 4 zur Mitte des Kontaktbereichs 2a ist mit a bezeichnet. Um sicher zu sein, daß der metallische Ju­ stierbereich 4, der im Ausführungsbeispiel kreuzförmig ausgebildet ist, durch das Erkennungssystem erfaßt werden kann, zeigt das Fenster 5 der Lötstoppmaske eine ebenfalls kreuzförmige, aber stark vergrößerte Struktur. Auch bei einem Versatz der Lötstoppmaske liegt der metallische Ju­ stierbereich für eine sichere Erkennung innerhalb des Fen­ sters zumindest größtenteils der Lötstoppmaske.
Wesentlich bei der Bestückung mit Bauelementen ist bei ei­ ner Leiterplatte gemäß Fig. 2 das Maß a zwischen der me­ tallischen Justiermarke und dem metallischen Kontaktbe­ reich. Bei einem Versatz der Lötstoppmaske gegenüber den metallischen Kontaktbereichen werden insbesondere hoch­ polige integrierte Schaltkreise mit feinem Anschlußraster deshalb oft nicht in die Öffnung 3 der Lötstoppmaske ge­ setzt, sondern auf der Lötstoppmaske selbst, nämlich auf den Bereich oberhalb der metallischen Kontaktbereiche 2. Eine Lötverbindung zwischen den Anschlußpolen des inte­ grierten Schaltkreises und dem metallischen Kontaktbereich ist dann entweder überhaupt nicht möglich oder aber fehlerhaft.
Der Erfindung liegt die Aufgabe zugrunde, eine Möglichkeit anzugeben, die zu einem geringeren Ausschuß bei der Be­ stückung von Leiterplatten führt.
Diese Aufgabe wird mit den Merkmalen der Patentansprüche 1 und 4 gelöst.
Die Erfindung hat den Vorteil, daß sie eine Fehljustierung bei der Bestückung von Leiterplatten mit Bauelementen weitgehend ausschließt. Die für die Bestückung zu erken­ nende metallische Justiermarke bewegt sich mit den Fen­ stern der Lötstoppfolie mit, so daß ein Versatz zwischen einem metallischen Kontaktbereich und der Lötstoppmaske zumindest teilweise mitberücksichtigt wird.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels näher erläutert. Es zeigen:
Fig. 1 eine Anordnung mit einer erfindungsgemäßen Ju­ stierstruktur und
Fig. 2 die bereits beschriebene bekannte Justierstruk­ tur.
Fig. 1 zeigt einen Ausschnitt aus einer Leiterplatte 1 mit einer nach dem Verfahren der Erfindung hergestellten Justierstruktur. Gleiche Elemente wie in Fig. 2 haben gleiche Bezugszeichen. So sind insbesondere die metalli­ schen Kontaktbereiche 2 und die Fenster der Lötstoppmas­ ke 3 mit einem Versatz eingezeichnet. Im Unterschied zur Fig. 2 weist die Justierstruktur jedoch eine metallische Zone 6 auf, die großflächig ist. Im Ausführungsbeispiel ist die metallische Zone 6 rechteckförmig, jedoch sind auch andere Formen möglich. Wesentlich ist, daß die metal­ lische Zone 6 eine Fläche überstreicht, die mindestens dem Bereich des maximal möglichen Versatzes eines Justierfen­ sters 7 in der Lötstoppfolie entspricht.
Das Justierfenster 7 in der Lötstoppfolie ist im Ausfüh­ rungsbeispiel kreuzförmig ausgebildet, jedoch sind auch andere Formen möglich. Im Gegensatz zur Fig. 2 ist das Justierfenster 7 in Verbindung mit dem unter dem Fenster angeordneten erkennbaren metallischen Bereich für die eigentliche Justierung maßgeblich, so daß dieses Fenster in seinen Abmessungen erheblich kleiner sein kann als das Fenster 5 der Fig. 2. In jedem Fall darf das Fenster 7 in seinen Abmessungen nicht größer als der metallische Justierbereich sein, da das Fenster 7 die eigentliche Justiermarke definiert. Wesentlich ist, daß das Fenster 7 zumindest größtenteils innerhalb des Bereichs der metalli­ schen Zone 6 liegt, damit eine Justierung erfolgen kann.
Durch die erfindungsgemäße Justierstruktur wird es mög­ lich, bei der Bestückung mit Bauelementen das Maß b zu verwenden, das den Abstand der Mitte des Justierfensters zur Mitte eines Fensters 3a in der Lötstoppfolie angibt. Da die Mitte des Justierfensters 7 in der Lötstoppfolie aufgrund der großflächig darunter angeordneten metalli­ schen Zone 6 automatisch auch die Mitte des mit der Anord­ nung geschaffenen metallischen Justierbereichs ist, ist für die Bestückung nur noch dieses Maß b maßgebend.
Bei einem Versatz der Lötstoppfolie zu den metallischen Kontaktbereichen 2 bewegt sich die maßgebende Justiermar­ ke, nämlich der metallische Justierbereich unterhalb des Justierfensters 7 in der Lötstoppfolie automatisch immer mit den Öffnungen 3 der Lötstoppfolie mit. Ein Versatz der Lötstoppfolie gegen die metallischen Kontaktbereiche 2 wird deshalb bei der Bestückung mit Bauelementen mitbe­ rücksichtigt. Das bedeutet, daß die Bauelemente tatsäch­ lich im Bereich der Fenster 3 abgesetzt werden, so daß bei einem anschließenden Lötvorgang noch ein sicherer Kontakt der Anschlußpole des integrierten Schaltkreises mit den metallischen Kontaktbereichen 2 möglich ist. Allerdings darf der Versatz nicht so groß sein, daß die Fenster 3 der Lötstoppfolie völlig aus dem Bereich der metallischen Kon­ taktbereiche 2 herausfallen.
Mit der Erfindung ist es deshalb möglich, eine Fehljustie­ rung von Bauelementen bei der Bestückung der Leiterplatte zu verhindern und die Bauelemente in den Fenstern 3 der Lötstoppmaske abzusetzen. Der Ausschuß bei der Bestückung der Leiterplatte wird deshalb wesentlich verringert.

Claims (7)

1. Verfahren zur Erzeugung von Justierstrukturen für Lei­ terplatten, bei dem auf der Leiterplatte ein metallischer Justierbereich und eine zugeordnete strukturierte Löt­ stoppmaske aufgebracht werden, dadurch gekennzeichnet, daß eine metallische Zone (6) erzeugt wird, über der die Lötstoppmaske derart strukturiert angeordnet wird, daß ein Justierfenster (7) zumindest größtenteils innerhalb des Bereichs der metallischen Zone (6) liegt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine großflächige metallische Zone (6) erzeugt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Justierfenster (7) kreuzförmig strukturiert wird.
4. Justierstruktur für Leiterplatten mit einem auf der Leiterplatte aufgebrachten metallischen Justierbereich und einer zugeordneten strukturierten Lötstoppmaske, dadurch gekennzeichnet, daß die Lötstoppmaske derart strukturiert über einer me­ tallischen Zone (6) angeordnet ist, daß ein Justierfenster (7) zumindest größtenteils innerhalb des Bereichs der me­ tallischen Zone (6) liegt.
5. Justierstruktur nach Anspruch 6, dadurch gekennzeichnet, daß die metallische Zone (6) großflächig ist.
6. Justierstruktur nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die metallische Zone (6) im wesentlichen aus Kupfer besteht.
7. Justierstruktur nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß das Justierfenster (7) kreuzförmig strukturiert ist.
DE19924231180 1992-09-17 1992-09-17 Justierstruktur zur Bestimmung der Lage der Lötstoppmaske einer gedruckten Leiterplatte und Verfahren zu ihrer Herstellung Expired - Fee Related DE4231180C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924231180 DE4231180C2 (de) 1992-09-17 1992-09-17 Justierstruktur zur Bestimmung der Lage der Lötstoppmaske einer gedruckten Leiterplatte und Verfahren zu ihrer Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924231180 DE4231180C2 (de) 1992-09-17 1992-09-17 Justierstruktur zur Bestimmung der Lage der Lötstoppmaske einer gedruckten Leiterplatte und Verfahren zu ihrer Herstellung

Publications (2)

Publication Number Publication Date
DE4231180A1 true DE4231180A1 (de) 1994-03-31
DE4231180C2 DE4231180C2 (de) 1994-08-18

Family

ID=6468213

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924231180 Expired - Fee Related DE4231180C2 (de) 1992-09-17 1992-09-17 Justierstruktur zur Bestimmung der Lage der Lötstoppmaske einer gedruckten Leiterplatte und Verfahren zu ihrer Herstellung

Country Status (1)

Country Link
DE (1) DE4231180C2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003001862A1 (de) * 2001-06-20 2003-01-03 Friemann & Wolf Gerätebau Gmbh Schaltungsträger mit fiducial sowie verfahren zu dessen herstellung und verfahren zur qualitätsprüfung
EP1424883A2 (de) * 2002-11-27 2004-06-02 Siemens Aktiengesellschaft Anordnung zur Reduzierung der elektromagnetischen Abstrahlung und zur Ableitung von Überspannungen
DE102004011327B3 (de) * 2004-03-09 2005-11-10 S-Y Systems Technologies Europe Gmbh Vorrichtung und Verfahren zum Bestimmen, ob ein Bauteil fehlt.
DE102006010523B3 (de) * 2006-02-20 2007-08-02 Siemens Ag Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen
CN103874328A (zh) * 2014-02-21 2014-06-18 九江华祥科技股份有限公司 多层印刷电路板及其内层芯板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4136543A1 (de) * 1990-11-07 1992-05-14 Mitsubishi Electric Corp Schaltungsplatte und vorrichtung zum erkennen der position einer schaltungsplatte

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4136543A1 (de) * 1990-11-07 1992-05-14 Mitsubishi Electric Corp Schaltungsplatte und vorrichtung zum erkennen der position einer schaltungsplatte

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 2-113596. In: Patent Abstr. of Japan, Sect. E, Vol. 14, 1990, Nr. 336 (E-953) *
NN: Argusauge paßt auf, Zeitschrift: Elektro- technik, H. 7, 28. April 1988, S. 26-28 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003001862A1 (de) * 2001-06-20 2003-01-03 Friemann & Wolf Gerätebau Gmbh Schaltungsträger mit fiducial sowie verfahren zu dessen herstellung und verfahren zur qualitätsprüfung
EP1424883A2 (de) * 2002-11-27 2004-06-02 Siemens Aktiengesellschaft Anordnung zur Reduzierung der elektromagnetischen Abstrahlung und zur Ableitung von Überspannungen
EP1424883A3 (de) * 2002-11-27 2005-08-17 Siemens Aktiengesellschaft Anordnung zur Reduzierung der elektromagnetischen Abstrahlung und zur Ableitung von Überspannungen
DE102004011327B3 (de) * 2004-03-09 2005-11-10 S-Y Systems Technologies Europe Gmbh Vorrichtung und Verfahren zum Bestimmen, ob ein Bauteil fehlt.
DE102006010523B3 (de) * 2006-02-20 2007-08-02 Siemens Ag Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen
US8191243B2 (en) 2006-02-20 2012-06-05 Siemens Aktiengesellschaft Method for making contact with a contact surface on a substrate
CN103874328A (zh) * 2014-02-21 2014-06-18 九江华祥科技股份有限公司 多层印刷电路板及其内层芯板

Also Published As

Publication number Publication date
DE4231180C2 (de) 1994-08-18

Similar Documents

Publication Publication Date Title
DE69200500T2 (de) Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden.
EP1356518B1 (de) Substrat für ein elektrisches bauelement und verfahren zur herstellung
DE102006056793B4 (de) Elektronikvorrichtung und Verfahren zum Herstellen derselben
DE60106978T2 (de) Verfahren zur Herstellung eines Leiterplattenmoduls
DE4341867A1 (de) Verfahren zum Drucken eines Verbindungsmittels
DE4231180A1 (de) Verfahren zur Erzeugung von Justierstrukturen für Leiterplatten und Justierstruktur
DE3827473A1 (de) Leiterplatte zum bestuecken mit smd-bausteinen
DE19738358A1 (de) Beschleunigungssensor
DE3031103C2 (de) Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten
EP1606982A2 (de) Verfahren und vorrichtung zur elektrischen und mechanischen verbindung zweier leiterplatten
DE3810486C2 (de)
DE4310930A1 (de) Leiterplattenanordnung und Verfahren zur Herstellung einer bestückten Leiterplatte
DE10059808A1 (de) Verfahren zur Verbindung einer integrierten Schaltung und einer flexiblen Schaltung
DE4118308C2 (de) Schaltungsträger für SMD-Bauelemente
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik
DE60209712T2 (de) Gedruckte leiterplatte
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE2611871A1 (de) Elektrische schaltungsbaugruppe in mehrschichtbauweise und verfahren zu deren herstellung
DE3925155C2 (de)
DE10129760B4 (de) Schaltungsträger mit Fiducial sowie Verfahren zu dessen Herstellung und Verfahren zur Qualitätsprüfung
DE19924654C2 (de) Leiterplatte mit integrierter metallischer Leiterbahnstruktur und einer elektrisch mit der Leiterbahnstruktur verbundenen gedruckten Schaltung
DE102006038645A1 (de) Leiterplatte zum Bestücken mit einem SMD-Bauteil auf einer Innenlage und Verfahren zur Herstellung
DE10201209B4 (de) Lotformteil und Verfahren zur Bestückung desselben
DE102020129830A1 (de) Verfahren zum Auflöten mindestens eines ersten Bauelements auf eine Oberfläche einer ersten Leiterplatte
DE19601388A1 (de) Leiterplatten-Trägervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MAIWALD, WERNER, 83043 BAD AIBLING, DE

8339 Ceased/non-payment of the annual fee