DE60106978T2 - Verfahren zur Herstellung eines Leiterplattenmoduls - Google Patents

Verfahren zur Herstellung eines Leiterplattenmoduls Download PDF

Info

Publication number
DE60106978T2
DE60106978T2 DE60106978T DE60106978T DE60106978T2 DE 60106978 T2 DE60106978 T2 DE 60106978T2 DE 60106978 T DE60106978 T DE 60106978T DE 60106978 T DE60106978 T DE 60106978T DE 60106978 T2 DE60106978 T2 DE 60106978T2
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
conductor
circuit
fpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60106978T
Other languages
English (en)
Other versions
DE60106978D1 (de
Inventor
Shigetoshi Segawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE60106978D1 publication Critical patent/DE60106978D1/de
Application granted granted Critical
Publication of DE60106978T2 publication Critical patent/DE60106978T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Leiterplattenmoduls mit hoher Dichte bzw. eines HD-Leiterplattenmoduls unter Verwendung einer keramische Leiterplatte und einer flexiblen gedruckten Schaltung (FPC).
  • Vor kurzem ist die Packungsdichte einer elektronischen Schaltung größer geworden und sind eine Leiterplatte und eine Vorrichtung in der Größe durch die Verwendung einer keramischen Mehrschicht-Leiterplatte bzw. Mehrlagen-Leiterplatte und einer flexiblen gedruckten Schaltung (FPC) reduziert worden. Bei einem herkömmlichen Verfahren zum Verbinden einer flexiblen gedruckten Schaltung (FPC) entweder mit einer keramischen Leiterplatte oder mit einer gedruckten Schaltung werden auf den Platten vorher Steckverbinder angebracht, um eine Verbindung zwischen den Steckverbindern herzustellen, oder wird die flexible gedruckte Schaltung (FPC) in die Steckverbinder eingebracht. Bei einer Leiterplatte, bei welcher ein Befestigungsbereich oder eine Befestigungshöhe der Steckverbinder nicht gewährleistet werden kann, wird für die Verbindung Lot verwendet.
  • Nachfolgend wird unter Bezugnahme auf die 3 ein herkömmliches Verbindungsverfahren unter Verwendung von Lot beschrieben. In 3 bezeichnen die Bezugszeichen 1, 2, 3, 4 und 5 eine keramische Leiterplatte, einen Schaltungsleiter bzw. Stromkreisleiter auf der keramischen Leiterplatte, Lot für eine Verbindung, einen Schaltungsleiter bzw. Stromkreisleiter auf einer flexiblen gedruckten Schaltung (FPC) bzw. eine flexible gedruckte Schaltung (FPC).
  • Üblicherweise wird die keramische Leiterplatte unter Verwen dung von Lot mit der flexiblen gedruckten Schaltung (FPC) folgendermaßen verbunden. Es wird zunächst Lotpaste auf den zu verbindenden Schaltungsleiter auf der keramischen Leiterplatte (auf gedruckt. Danach werden die keramische Leiterplatte und die flexible gedruckte Schaltung (FCP) an einer vorbestimmten Stelle positioniert und einem Thermokompressionsbonden ausgesetzt. Andernfalls wird die flexible gedruckte Schaltung (FPC) mit Lot beschichtet bzw. versehen, bevor das oben beschriebene Thermokompressionsbonden durchgeführt wird.
  • Außerdem sind kürzlich die Verwendung eines anisotropen leitfähigen Films, einer anisotropen leitfähigen Paste oder eines Klebeharzes bzw. klebenden Kunststoffharzes für die Verbindung untersucht worden.
  • Der anisotrope leitfähige Film und die anisotrope leitfähige Paste beziehen sich auf einen Film und eine Paste, die eine elektrische Verbindung herstellen, welche in einer einzigen Richtung leitend und in einer Richtung senkrecht zu der einzigen Richtung isoliert ist. Die elektrische Verbindung kann durch Verteilen bzw. Zerstreuen leitfähiger Partikel in dem Harzfilm und in der Harzpaste und dadurch, dass das Harz einem Thermokompressionsbonden aussetzt wird, erreicht werden. Dementsprechend werden, wenn dieser anisotrope leitfähige Film oder die anisotrope leitfähige Paste zum Bilden einer Klebeschicht verwendet werden, der Schaltungsleiter auf der flexiblen gedruckten Schaltung (FPC) und derjenige auf der keramischen Leiterplatte durch die leitfähigen Partikel in dem anisotropen leitfähigen Film oder in der anisotropen leitfähigen Paste elektrisch miteinander verbunden.
  • Andererseits, wenn die Klebeschicht unter Verwendung eines Klebeharzes, das keine leitfähigen Partikel aufweist, gebildet wird, stehen der Schaltungsleiter auf der flexiblen gedruckten Schaltung (FPC) und derjenige auf der keramischen Leiterplatte in direktem Kontakt miteinander und wird der Umfang des Kontaktabschnitts durch das Klebeharz angeklebt.
  • Das oben beschriebene herkömmliche Verfahren weist jedoch folgende Probleme auf.
  • Erstens ist die Verbindung zwischen einer keramischen Leiterplatte und einer flexiblen gedruckten Schaltung (FPC) durch Verwendung von Steckverbindern schwierig, da die Größen und Höhen großer Steckverbinderteile ziemlich ungünstig für die jüngste Entwicklung hin zu einer Miniaturisierung von Modulen sind und die Abstände von zu verbindenden Schaltungsleitern kleiner bzw. enger werden. Außerdem ist ein Preis für ein Steckverbinderteil umso höher, je größer die Anzahl der Verbindungsstifte ist. Wie oben beschrieben ist, eignet sich das herkömmliche Verfahren aufgrund des Kosten-Nutzen-Verhältnisses und der Gebrauchstauglichkeit nicht für die Herstellung eines eine hohe Dichte aufweisenden und miniaturisierten Moduls.
  • Zweitens ist es, wenn für eine Verbindung der keramischen Leiterplatte mit der flexiblen gedruckten Schaltung (FPC) Lot verwendet wird, erforderlich, dass zunächst ein Verbindungsleiter auf die keramische Leiterplatte oder ein Verbindungsleiter auf die flexible gedruckte Schaltung (FPC) (auf)gelötet wird. Zu diesem Zeitpunkt ist ein Verfahren zum Aufdrucken einer Lotpaste auf den Verbindungsleiter auf der keramischen Leiterplatte, in dem Fall, in welchem ein Rasterabstand kleiner bzw. enger als 500 μm ist, ziemlich schwer durchzuführen. Bei einem Verfahren, bei welchem der Verbindungsleiter durch Auftragen von Lot auf der flexiblen gedruckten Schaltung befestigt wird, ist es ziemlich schwierig, die Menge und Genauigkeit zum Löten bzw. Verlöten bzw. Auflöten für die Verbindung in angemessenen Maßen sicherzustellen, wenn der Rasterabstand kleiner als 500 μm ist, was zu erhöhten Kosten der flexiblen gedruckten Schaltung (FPC) führt.
  • Selbst wenn das Löten bzw. Verlöten bzw. Auflöten gemäß dem Verfahren durchgeführt wird, kann abhängig von den Verbin dungsbedingungen, wie Temperatur und Druck, ein Kurzschluss mit benachbarten Rastern auftreten. Daher ist eine stabile Verbindungsbedingung schwer zu finden und variiert auch die Verbindungszuverlässigkeit bei der Massenherstellung.
  • Drittens werden, wenn entweder der anisotrope leitfähige Film, die anisotrope leitfähige Paste oder das Klebeharz für die Verbindung zwischen der keramischen Leiterplatte und der flexiblen gedruckten Schaltung (FPC) verwendet wird, wenigstens eine Temperatur von etwa 150° C und ein Druck von etwa 30 kg/cm2 benötigt. Demgemäß variiert in dem Fall eines Verbindungsleiters mit einem kleinen bzw. engen Abstand der Rasterabstand der flexiblen gedruckten Schaltung (FPC) infolge der Wärme und des Drucks, wenn das Thermokompressionsbonden in dem Fall eines bedeutenden Unterschieds in den thermischen Ausdehnungskoeffizienten zwischen der keramischen Leiterplatte und der flexiblen gedruckten Schaltung (FPC) durchgeführt wird. Dies zieht Fehler, wie einem Kurzschluss, der mit den benachbarten Verbindungsrastern auf der keramischen Leiterplatte auftritt, nach sich, was zu einer Schwierigkeit einer Positionseinstellung zwischen der keramischen Leiterplatte und der flexiblen gedruckten Schaltung (FPC) führt.
  • Darüber hinaus offenbart die GB-A-2 345 201 ein Verfahren zur Herstellung eines Leiterplattenmoduls zum Verbinden eines Schaltungsleiters einer ersten Leiterplatte mit Verbindungsstellen bzw. Verbindungskissen bzw. Verbindungslötaugen einer zweiten Leiterplatte aus Keramik (Glas), bei der ein anisotroper leitfähiger Klebefilm verwendet wird, wobei ein Rasterabstand zwischen dem Schaltungsleiter der ersten Leiterplatte und dem Schaltungsleiter der zweiten Leiterplatte in einem Bereich von 20 bis 500 μm (0,06 mm auf der horizontalen Steuerlinie) liegt. Die Breite der Leiter auf der horizontalen Steuerlinie der ersten Platte, wo sie die Verbindungsstellen berühren, beträgt 0,01 mm und die Rasterbreite der entsprechenden Verbindungsstellen auf der zweiten Platte beträgt 0,035 mm.
  • Die vorliegende Erfindung soll die oben beschriebenen Probleme des herkömmlichen Verfahrens lösen und zielt darauf ab, ein Verfahren zur Herstellung eines Leiterplattenmoduls bereitzustellen, welches eine Verbindung von Verbindungsleitern mit einem kleinen bzw. engen Abstand verwirklicht und eine schlechte Verbindung reduziert sowie damit eine höhere Zuverlässigkeit ermöglicht.
  • Unter Berücksichtigung der obigen Ausführungen besteht eine Aufgabe der vorliegenden Erfindung darin, ein Verfahren zur Herstellung eines Leiterplattenmoduls zu schaffen, bei welchem ein Schaltungsleiter einer ersten Leiterplatte und derjenige einer zweiten Leiterplatte unter Verwendung wenigstens einer Auswahl aus der Gruppe bestehend aus einem anisotropen leitfähigen Film, einer anisotropen leitfähigen Paste und einem Klebeharz verbunden werden.
  • Daher können die Leiterplatten verbunden werden, indem keine Komponenten, wie ein Steckverbinder oder dergleichen, verwendet werden. Deshalb können schädliche Effekte aufgrund der Größe und der Höhe des Steckverbinderteils beseitigt werden. Die Fehler verursachen Probleme beim Verbinden der keramischen Leiterplatte mit der flexiblen gedruckten Schaltung (FPC) durch Verwenden des Steckverbinders. Außerdem ist ein Löten bzw. Verlöten bzw. Auflöten entweder des Verbindungsleiters auf der keramischen Leiterplatte oder desjenigen auf der flexiblen gedruckten Schaltung (FPC), das bei einer Verbindung, bei welcher Lot eingesetzt ist, durchgeführt wird, nicht erforderlich. Das Verfahren kann daher in einem Fall angewendet werden, bei welchem der Rasterabstand kleiner bzw. enger als 500 μm ist oder die Anzahl der Verbindungsstifte erhöht ist.
  • Weiterhin stellt die vorliegende Erfindung ein Verfahren zur Herstellung eines Leiterplattenmoduls zum Verbinden eines Schaltungsleiters einer ersten Leiterplatte mit demjenigen einer zweiten Leiterplatte zur Verfügung, bei welchem wenigstens eine Auswahl aus der Gruppe bestehend aus einem anisotropen leitfähigen Film, einer anisotropen leitfähigen Paste und einem Klebeharz verwendet wird, wobei ein Unterschied in einer Rasterbreite zwischen dem Schaltungsleiter der ersten Leiterplatte und demjenigen der zweiten Leiterplatte in einem Bereich von 5 μm bis 50 μm liegt.
  • Daher können, selbst wenn der Verbindungsleiter mit einem kleinen bzw. engen Abstand verwendet wird, (Ver-)änderungen bzw. Schwankungen, die durch Ausdehnungen in der flexiblen gedruckten Schaltung (FPC) aufgrund von Temperatur bzw. Hitze bzw. Wärme und Druck zum Zeitpunkt der Verbindung verursacht sind, ausgeglichen werden. Weiterhin können Fehler, wie zum Beispiel ein Kurzschluss, mit einem Verbindungsraster auf einer keramischen Platte benachbart zu dem Raster der flexiblen gedruckten Schaltung (FPC) verhindert werden, wenn die Fehler durch (Ver-)änderungen bzw. Schwankungen in einem Rasterabstand der flexiblen gedruckten Schaltung (FPC) verursacht werden. Demzufolge kann die Positionseinstellung zwischen der keramischen Platte und der flexiblen gedruckten Schaltung (FPC) vereinfacht werden.
  • Weiterhin liegt ein Rasterabstand gemäß dem Verfahren der vorliegenden Erfindung zur Herstellung eines Leiterplattenmoduls zwischen dem Verbindungsleiter der ersten Leiterplatte und demjenigen der zweiten Leiterplatte vorzugsweise in einem Bereich von 20 μm bis 500 μm.
  • 1 ist eine Querschnittsansicht eines Leiterplattenmoduls, das durch ein Verfahren zur Herstellung eines Leiterplattenmoduls gemäß der vorliegenden Erfindung hergestellt wurde.
  • 2 ist eine Querschnittsansicht, die einen wesentlichen Teil der 1 zeigt.
  • 3 ist eine Querschnittsansicht eines Leiterplattenmo duls, das durch ein herkömmliches Verfahren zur Herstellung eines Leiterplattenmoduls hergestellt wurde.
  • Die 1 ist eine Querschnittsansicht eines Leiterplattenmoduls, das durch ein Verfahren zur Herstellung eines Leiterplattenmoduls gemäß der vorliegenden Erfindung hergestellt wurde. In der 1 bezeichnen die Bezugszeichen 1, 2, 4, 5 und 6 eine keramische Leiterplatte, einen Schaltungsleiter bzw. Stromkreisleiter auf der keramischen Leiterplatte, einen Schaltungsleiter bzw. Stromkreisleiter auf einer flexiblen gedruckten Schaltung (FPC), eine flexible gedruckte Schaltung (FPC) bzw. einen anisotropen leitfähigen Film.
  • Die 2 ist eine Querschnittsansicht, die einen wesentlichen Teil der 1 zeigt. In der 2 bezeichnen die Bezugszeichen 1, 2, 4, 5, 6 und 7 eine keramische Leiterplatte, einen Schaltungsleiter bzw. Stromkreisleiter auf der keramischen Leiterplatte, einen Schaltungsleiter bzw. Stromkreisleiter auf einer flexiblen gedruckten Schaltung (FPC), eine flexible gedruckte Schaltung (FPC), einen anisotropen leitfähigen Film bzw. leitfähige Partikel in dem anisotropen leitfähigen Film. In der 2 ist ein Unterschied in einer Rasterbreite (a + b) zwischen dem Schaltungsleiter auf der keramischen Leiterplatte 1 und demjenigen auf der flexiblen gedruckten Schaltung (FPC) 5 eingestellt, derart, dass er sich in einem Bereich von 5 μm bis 50 μm befindet.
  • Nachfolgend wird ein Verfahren zur Herstellung eines Leiterplattenmoduls der vorliegenden Erfindung beschrieben.
  • Es wird eine vorgegebene Einspannvorrichtung oder eine Vorrichtung zur Einstellung der Erkennungsposition verwendet, um Positionen des Schaltungsleiters auf der zu verbindenden flexiblen gedruckten Schaltung (FPC) und desjenigen auf der keramischen Leiterplatte zum Zwecke der Verbindung einzustellen. Zu diesem Zeitpunkt liegt ein Rasterabstand des zu verbindenden Schaltungsleiters in einem Bereich von 20 μm bis 500 μm und wird daher ein Unterschied in einer Rasterbreite (a + b) zwischen dem Schaltungsleiter auf der keramischen Leiterplatte und demjenigen auf der flexiblen gedruckten Schaltung (FPC) in einem Bereich von 5 μm bis 50 μm voreingestellt.
  • Dann wird ein anisotroper leitfähiger Film als Verbindungsmaterial zwischen der flexiblen gedruckten Schaltung (FPC) und der keramischen Leiterplatte aufgebracht oder wird zunächst die anisotrope leitfähige Paste oder ein Klebeharz auf die flexible gedruckte Schaltung (FPC) und die keramische Leiterplatte aufgetragen. An dieser Stelle sei angemerkt, dass "CP7632KS", hergestellt von Sony Chemicals Corporation, als der anisotrope leitfähige Film und "J8958", hergestellt von Oogi Chemical Industry Co., Ltd., als die anisotrope leitfähige Paste und ein Epoxidharz oder ähnliches als Klebeharz bzw. Kunststoffharz eingesetzt werden können.
  • Zu diesem Zeitpunkt kann die anisotrope leitfähige Paste oder das Klebeharz auf einer der beiden Seiten der keramischen Leiterplatte oder der flexiblen gedruckten Schaltung (FPC) aufgetragen werden. Zudem kann ein Druckverfahren, bei welchem eine Bildmaske oder eine Metallmaske verwendet wird, oder ein Dispensierverfahren als Beschichtungsverfahren eingesetzt werden. Die anisotrope leitfähige Paste oder das Klebeharz, die, wie oben beschrieben ist, aufgetragen wurden, wird bei einer Temperatur in einem Bereich von 50° C bis 200° C getrocknet, um auf der keramischen Leiterplatte oder der flexiblen gedruckten Schaltung (FPC) (aus)gebildet zu werden. Anschließend werden die keramische Leiterplatte und die flexible gedruckte Schaltung (FPC), deren Positionen, wie oben beschrieben ist, eingestellt werden, 5 bis 60 Sekunden lang einem Thermokompressionsbonden unter einer Temperatur bzw. Hitze bzw. Wärme von 150° C bis 300° C und einem Druck von 10 kg/cm2 bis 100 kg/cm2 ausgesetzt. So werden die keramische Leiterplatte und die flexible gedruckte Schaltung (FPC) miteinander verbunden und damit ein Leiterplattenmodul fertiggestellt. Da die Bedingungen des Thermokompressionsbondens zu diesem Zeitpunkt je nach Ra ster, Leiterplattenbereich oder Dicke bzw. Stärke der keramischen Leiterplatte und der flexiblen gedruckten Schaltung (FPC) variieren, werden die obigen Bedingungen des Thermokompressionsbondens nicht speziell eingeschränkt.
  • Die Tabelle 1 zeigt Verhältnisse zwischen dem Unterschied in einer Rasterbreite (a + b) und dem Rasterabstand des Schaltungsleiters.
  • [Tabelle 1]
    Figure 00090001
  • Wie in der Tabelle 1 dargestellt ist, wird, wenn der Rasterabstand größer als 500 μm wird, ein Zwischenraum zwischen den Rastern größer bzw. breiter. Daher tritt, selbst wenn der Unterschied in einer Rasterbreite (a + b) 0 wird, ein Fehler infolge einer Verschiebung in der eingestellten Position nicht auf. Im Gegensatz dazu ist es, wenn der Rasterabstand kleiner als 20 μm wird, schwierig, den Unterschied in einer Rasterbreite (a + b) bei einem Wert kleiner als 5 μm zu kontrollieren bzw. steuern bzw. zu regeln, und tritt ein Fehler aufgrund der Verschiebung in der eingestellten Position auf. Wenn der Unterschied in einer Rasterbreite (a + b) eingestellt wird, größer als 50 μm zu sein, kann zwischen den Rastern in dem Fall, in welchem der Rasterabstand kleiner als 500 μm ist, ein Kurzschluss auftreten. Daher ist es, wenn der Rasterabstand in einem Bereich von 20 μm bis 500 μm liegt, bevorzugt, den Unterschied in einer Rasterbreite (a + b) innerhalb eines Bereiches von 5 μm bis 50 μm zu kontrollieren bzw. steuern bzw. zu regeln.
  • Wie oben beschrieben ist, wird bei dem Verfahren zur Herstellung des Leiterplattenmoduls gemäß der vorliegenden Erfindung ein anisotroper leitfähiger Film, eine anisotrope leitfähige Paste oder eine Klebepaste verwendet, um eine keramische Leiterplatte mit einer flexiblen gedruckten Schaltung (FPC) zu verbinden. Daher kann die Verbindung mit einem kleinen bzw. engen Abstand von nicht mehr als 500 μm realisiert werden, was gemäß dem herkömmlichen Verfahren, bei welchem Lot oder ähnliches verwendet wurde, nicht praktikabel war.
  • Außerdem liegt der Rasterabstand des Schaltungsleiters der zu verbindenden Leiterplatte in einem Bereich von 20 μm bis 500 μm und liegt der Unterschied in einer Rasterbreite zwischen der keramischen Leiterplatte und der flexiblen gedruckten Schaltung (FPC) in einem Bereich von 5 μm bis 50 μm. Daher ist es, selbst wenn ein Verbindungsleiter mit einem geringen Abstand verwendet wird, möglich, (Ver-)änderungen bzw. Schwankungen infolge von Ausdehnungen in der flexiblen gedruckten Schaltung (FPC), die zum Zeitpunkt der Verbindung durch Temperatur bzw. Hitze bzw. Wärme und Druck verursacht werden, auszugleichen. Es ist weiterhin möglich, einen Fehler, wie zum Beispiel einen Kurzschluss, zwischen dem Raster der flexiblen gedruckten Schaltung (FPC) und dem benachbarten Verbindungsraster auf der keramischen Leiterplattenseite infolge von (Ver-)änderungen bzw. Schwankungen im Raster der flexiblen gedruckten Schaltung (FPC) zu verhindern. Daher kann die Positionseinstellung zwischen der keramischen Leiterplatte und der flexiblen gedruckten Schaltung (FPC) auf bemerkenswerte Weise vereinfacht werden.

Claims (3)

  1. Verfahren zur Herstellung eines Leiterplattenmoduls zum Verbinden eines Schaltungsleiters (2) einer ersten Leiterplatte (1) mit einem Schaltungsleiter (4) einer zweiten Leiterplatte (5), wobei wenigstens eine Auswahl aus der Gruppe bestehend aus einem anisotropen leitfähigen Film, einer anisotropen leitfähigen Paste und einem Klebeharz (6) verwendet wird, wobei der Unterschied (a + b) zwischen der Rasterbreite des Schaltungsleiters (2) der ersten Leiterplatte (1) und der Rasterbreite des Schaltungsleiters (4) der zweiten Leiterplatte (5) in einem Bereich von 5 μm bis 50 μm liegt, und dadurch gekennzeichnet, dass der Rasterabstand des Schaltungsleiters (2) der ersten Leiterplatte (1) und des Schaltungsleiters (4) der zweiten Leiterplatte (5) in einem Bereich von 20 μm bis 500 μm liegt, wenn der Unterschied in der Rasterbreite (a + b) zwischen dem Schaltungsleiter (2) der ersten Leiterplatte (1) und dem Schaltungsleiter (4) der zweiten Leiterplatte (5) 5 μm beträgt, der Rasterabstand in einem Bereich von 50 μm bis 500 μm liegt, wenn 5 μm < (a + b) ≤ 10 μm ist, der Rasterabstand in einem Bereich von 100 μm bis 500 μm liegt, wenn 10 μm < (a + b) ≤ 30 μm ist, und der Rasterabstand 500 μm beträgt, wenn 30 μm < (a + b) ≤ 50 μm ist.
  2. Verfahren zur Herstellung eines Leiterplattenmoduls nach Anspruch 1, wobei die erste Leiterplatte (1) eine flexible gedruckte Schaltung ist, die zweite Leiterplatte (5) eine keramische Leiterplatte ist und die Rasterbreite des Schaltungsleiters (2) der flexiblen gedruckten Schaltung kleiner ist als die Rasterbreite des Schaltungsleiters (5) der keramischen Leiterplatte.
  3. Verfahren zur Herstellung eines Leiterplattenmoduls nach Anspruch 1 oder 2, wobei leitfähige Partikel (7) in dem wenigstens einen Verbund, ausgewählt aus der Gruppe bestehend aus einem anisotropen leitfähigen Film, einer anisotropen leitfähigen Paste und einem Klebeharz (6), eingebracht sind.
DE60106978T 2000-12-28 2001-12-27 Verfahren zur Herstellung eines Leiterplattenmoduls Expired - Lifetime DE60106978T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000402873 2000-12-28
JP2000402873A JP2002204067A (ja) 2000-12-28 2000-12-28 回路基板モジュールの製造方法
PCT/JP2001/011518 WO2002054843A1 (fr) 2000-12-28 2001-12-27 Procede de production d"un module a carte de circuit imprime

Publications (2)

Publication Number Publication Date
DE60106978D1 DE60106978D1 (de) 2004-12-09
DE60106978T2 true DE60106978T2 (de) 2005-12-01

Family

ID=18867088

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60106978T Expired - Lifetime DE60106978T2 (de) 2000-12-28 2001-12-27 Verfahren zur Herstellung eines Leiterplattenmoduls

Country Status (9)

Country Link
US (1) US6942745B2 (de)
EP (1) EP1353540B1 (de)
JP (1) JP2002204067A (de)
KR (1) KR20020077916A (de)
CN (1) CN1189067C (de)
AT (1) ATE281755T1 (de)
DE (1) DE60106978T2 (de)
TW (1) TW552838B (de)
WO (1) WO2002054843A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951596B2 (en) 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
FI114121B (fi) * 2002-11-04 2004-08-13 Rafsec Oy Menetelmä tuoteanturin valmistamiseksi sekä tuoteanturi
JP4443324B2 (ja) * 2004-06-28 2010-03-31 東北パイオニア株式会社 フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
US7500307B2 (en) * 2004-09-22 2009-03-10 Avery Dennison Corporation High-speed RFID circuit placement method
US7623034B2 (en) * 2005-04-25 2009-11-24 Avery Dennison Corporation High-speed RFID circuit placement method and device
JP4768355B2 (ja) * 2005-08-17 2011-09-07 株式会社フジクラ リジッドプリント基板及びプリント基板の接続方法
US7555826B2 (en) 2005-12-22 2009-07-07 Avery Dennison Corporation Method of manufacturing RFID devices
TWI322441B (en) * 2006-04-17 2010-03-21 Feng Ting Hsu Keyboard and thin film switch with changeable outlet joint
JP5093928B2 (ja) * 2009-07-23 2012-12-12 住友電気工業株式会社 プリント配線板の接続構造およびその製造方法
EP2506302B1 (de) * 2009-11-26 2021-08-11 Kyocera Corporation Verdrahtungssubstrat, abbildungsvorrichtung und modul für die abbildungsvorrichtung
JP2011233609A (ja) * 2010-04-26 2011-11-17 Sumitomo Electric Printed Circuit Inc フレキシブルプリント配線板の接続構造及びそれを備えた電子機器
KR20130054027A (ko) * 2011-11-16 2013-05-24 삼성전기주식회사 기판 접합 방법
CN203225947U (zh) * 2013-03-28 2013-10-02 富士康(昆山)电脑接插件有限公司 印刷电路板组件
US11224131B2 (en) * 2018-04-04 2022-01-11 Lenovo (Singapore) Pte. Ltd. Systems and methods for surface mounting cable connections

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01251787A (ja) 1988-03-31 1989-10-06 Toshiba Corp 電子部品の接続装置
JP2906697B2 (ja) 1990-03-09 1999-06-21 日本電気株式会社 セラミック多層配線基板の製造方法
JPH05191008A (ja) * 1992-01-13 1993-07-30 Sharp Corp 異方性導電膜接続端子
KR950020972A (ko) 1993-12-21 1995-07-26 쯔지 하루오 전극 단자가 미소 피치를 갖는 경우에도 전극 단자의 고신뢰성 접속을 달성할 수 있는 패널 실장 구조 및 패널 실장 방법
JPH0846314A (ja) * 1994-07-27 1996-02-16 Toshiba Corp 電気的接続方法
JP3911759B2 (ja) * 1997-04-04 2007-05-09 松下電器産業株式会社 配線基板
JP3455871B2 (ja) * 1997-06-23 2003-10-14 株式会社スリーボンド マイクロカプセル型導電性フィラーの製造方法
GB2345201A (en) * 1998-12-16 2000-06-28 Ibm Connecting conductors on two substrates

Also Published As

Publication number Publication date
JP2002204067A (ja) 2002-07-19
EP1353540A1 (de) 2003-10-15
KR20020077916A (ko) 2002-10-14
DE60106978D1 (de) 2004-12-09
TW552838B (en) 2003-09-11
EP1353540B1 (de) 2004-11-03
US20030034127A1 (en) 2003-02-20
EP1353540A4 (de) 2003-10-15
CN1189067C (zh) 2005-02-09
US6942745B2 (en) 2005-09-13
WO2002054843A1 (fr) 2002-07-11
CN1406454A (zh) 2003-03-26
ATE281755T1 (de) 2004-11-15

Similar Documents

Publication Publication Date Title
DE60106978T2 (de) Verfahren zur Herstellung eines Leiterplattenmoduls
DE69125354T2 (de) Biegsame Leiterplatte
DE69308979T2 (de) Laminierter Verbinder mit langen Durchführungen und hoher Durchführungsdichte
DE3884937T2 (de) Digitalisiertafel.
DE68921732T2 (de) Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.
DE3485957T2 (de) Gedruckte schaltungsplatte.
DE69106225T2 (de) Integrierte Schaltungseinheit mit flexiblem Substrat.
DE69302400T2 (de) Testanordnung mit filmadaptor fuer leiterplatten
DE112011100335B4 (de) Leiterplatten-Randstecker
DE112005000233T5 (de) Kontaktstück, Kontaktanordnung mit Kontaktstücken, Probenkarte, Prüfgerät und Verfahren und Gerät zur Herstellung der Kontaktanordnung
DE10136524A1 (de) Verbindungsverfahren und Verbindungsstruktur von gedruckten Leiterplatten
DE10392162T5 (de) Schaltkreiskarte und Schaltkreiskartenverbindungsstruktur
DE69110384T2 (de) Elektronische Stromkreise und Verfahren zu ihrer Herstellung durch Ultraschallschweissen.
DE4208536A1 (de) Verfahren zum miteinander verbinden eines fluessigkristallanzeigeelements und einer flexiblen schaltungsplatte
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
EP0106990A1 (de) Kontaktierungselement für Gedruckte Schaltungen
DE4303743C2 (de) Verfahren zur Anbringung von elektronischen Bauelementen auf Leiterplatten
DE69623843T2 (de) Elektrische Schaltungsplatte für eine Anzeigevorrichtung
DE10111389A1 (de) Verbund aus flächigen Leiterelementen
DE68906160T2 (de) Gedruckte Schaltungsplatte.
DE3827473A1 (de) Leiterplatte zum bestuecken mit smd-bausteinen
EP1105942A1 (de) Kontaktiervorrichtung, insbesondere zum ankontaktieren von elektrischen bauelementen und schaltungsträgern, sowie verfahren zu deren herstellung
DE68915259T2 (de) System zur Erhöhung des Übertragungsvermögens von gedruckten Leiterplatten.
EP0153990B1 (de) Flachbaugruppe
DE3536431A1 (de) Loeten von oberflaechenmontierbaren bauelementen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP