DE10320877A1 - Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements - Google Patents

Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements Download PDF

Info

Publication number
DE10320877A1
DE10320877A1 DE10320877A DE10320877A DE10320877A1 DE 10320877 A1 DE10320877 A1 DE 10320877A1 DE 10320877 A DE10320877 A DE 10320877A DE 10320877 A DE10320877 A DE 10320877A DE 10320877 A1 DE10320877 A1 DE 10320877A1
Authority
DE
Germany
Prior art keywords
substrate
layer
semiconductor
semiconductor chips
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10320877A
Other languages
English (en)
Inventor
Anton Dr. Mauder
Bernd Gutsmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, EUPEC GmbH filed Critical Infineon Technologies AG
Priority to DE10320877A priority Critical patent/DE10320877A1/de
Priority to PCT/EP2004/003376 priority patent/WO2004100259A2/de
Publication of DE10320877A1 publication Critical patent/DE10320877A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Das Halbleiterbauelement umfasst ein Substrat (3), auf dem ein oder mehrere Halbleiterchips (1, 2) angeordnet und kontaktiert sind. Auf einer isolierenden Maskierung (8), die Durchgangsöffnungen (12) zu Anschlussstellen (19) auf dem Substrat und/oder der Halbleiterchips (1) aufweist, ist eine strukturierte Leiterschicht aufgebracht, die sich durch die Durchgangsöffnungen (12) zu den Anschlussstellen (19) erstreckende integrale Fortsätze aufweist.

Description

  • Die Erfindung liegt auf dem Gebiet der Halbleitertechnik, insbesondere der Leistungshalbleitertechnik, und betrifft ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements.
  • Besonders kritische Betriebssituationen treten beim Abschalten von Leistungshalbleiterbauelementen auf. Beim Abschaltvorgang machen sich nämlich Streuinduktivitäten in dem Leistungshalbleiterbauelement negativ bemerkbar, indem sie Überspannungen verursachen. Die maximal zulässige Sperrfähigkeit von in dem Bauelement enthaltenen Leistungshalbleitern (hiermit sind die eigentlichen Halbleiter-Chips gemeint) begrenzt die maximale Stromsteilheit während des Schaltvorgangs. Die Schaltverluste können dadurch verringert werden, dass die Zeit vermindert wird, während der der Leistungshalbleiter gleichzeitig mit hohen Spannungen und hohen Strömen beaufschlagt wird. Das bedeutet mit anderen Worten, dass zur Verminderung der Schaltverluste die Stromsteilheit erhöht werden muss. Voraussetzung dafür ist wiederum eine Verminderung der Streuinduktivitäten des Halbleiterbauelements.
  • Bisher werden Kontaktierungen von Leistungshalbleitern üblicherweise durch Draht-Bonden realisiert. Die Stromrückführung von dem jeweiligen Leistungshalbleiterelement erfolgt z.B. über ein leitendes oder leitend beschichtetes Substrat. Dadurch ergibt sich eine Stromschleife mit nicht beliebig verminderbarer Induktivität, weil die Geometrie der Bonddrähte bestimmten Randbedingungen (z.B. Höhe der Drahtschleife) genügen muss.
  • Aus der Veröffentlichung R. Fillion, E. Delgado, P. McConnelee, R. Beaupre, "A High Performance Polymer Thin Film Power Electronics Packaging Technology," Proc. IMAPS International Symposium on Microelectronics, 2002, S. 408–414 geht ein Verfahren zum Herstellen eines Halbleiterbauelements mittels Laminierungstechnik hervor, die auf der Verwendung einer mit gezielten Durchbrüchen versehenen Kunststoff-Folie mit leitender Beschichtung basiert. Dabei werden zunächst die Chips an einer mit gestanzten oder gelaserten Löchern versehenen Folie (z. B. aus Kapton) befestigt, so dass die Kontaktöffnungen der Folie und die Anschlussflächen der Chips übereinanderliegen. Anschließend wird die Vorderseite durchgehend metallisiert und strukturiert und somit die elektrische Verschaltung auf der Chipvorderseite realisiert. Schließlich werden die Chips auf einen entsprechenden Träger aufgelötet.
  • Durch dieses Verfahren können planparallele Bandleiter mit großer Breite zur Kontaktierung von Leistungshalbleiterelementen verwendet werden, die aufgrund ihrer Geometrie eine relativ geringe Induktivität aufweisen. Jedoch ist das bekannte Verfahren fertigungstechnisch sehr aufwendig, so dass es für eine kommerzielle Nutzung und insbesondere für eine Massenfertigung wenig geeignet erscheint. Problematisch scheint auch die Gefahr von Lufteinschlüssen zwischen Kapton-Folie und Substrat, die die Bauteilzuverlässigkeit beeinträchtigen können.
    •
  • Aufgabe der vorliegenden Erfindung ist es daher, ein niederinduktives und niederohmiges Halbleiterbauelement und ein Herstellungsverfahren für ein solches Halbleiterbauelement anzugeben, das unter Verwendung bewährter Massenfertigungsschritte mit geringen Fertigungskosten herstellbar bzw. durchführbar ist.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Halbleiterbauelement nach Anspruch 1 sowie durch ein Verfahren nach Anspruch 2.
  • Ein wesentlicher Aspekt der vorliegenden Erfindung besteht also darin, Anschlussstellen eines oder mehrerer Halbleiterchips, die mit ihren Rückseiten mit einem Substrat elektrisch leitend verbunden sind, und ggf. des Substrats über Durchgangsöffnungen einer Maske zu kontaktieren, die die Halbleiterchips und das Substrat überzieht.
  • Dabei können sowohl zur Herstellung der Maske als auch zur Bildung der Leiterschicht für sich genommen bekannte und beherrschte Fertigungsverfahren verwendet werden. So kann als Substrat besonders vorteilhaft ein DCB(Direct Copper Bonding)-Substrat verwendet werden, das zumindest zur Trägerkeramik hin eine Kupferbeschichtung aufweist. Die Kontaktfläche zu den Rückseiten der Halbleiterchips kann aus Kupfer bestehen oder mit einem anderen metallischen Überzug, z. B. Nickel, versehen sein.
  • Nach Montage der Halbleiterchips kann als Maskierung ein photoempfindlicher Isolierstoff aufgebracht werden, der z.B. durch Schleudern gleichmäßig auf den Halbleiterchips und/oder dem Substrat verteilt werden kann. Nach einer bevorzugten Ausgestaltung der Erfindung wird dazu Fotoimid verwendet. Die aus Fotoimid gebildete Isolationsschicht kann sich dabei unterhalb von Kanten vorteilhafterweise etwas dicker ausbilden und damit zu einer insgesamt ebeneren Oberseite der Anordnung beitragen.
  • Das erfindungsgemäße Verfahren kann bevorzugt dadurch weiter ausgestaltet werden, dass vor dem Aufbringen der maskenbildenden Schicht eine Schicht aus einem haftvermittelnden und/oder aus einem isolierenden Material aufgebracht wird. Für diese Zwecke sind z.B. isolierende Lacke mit ausreichender Spannungs- und Temperaturfestigkeit geeignet.
  • Ein weiterer wesentlicher Vorteil der Erfindung besteht darin, dass nach Ausbildung der Maske die mit bewährten Technologien einfach und kostengünstig aufgebrachte Leiterschicht mit ihrem Material auch die Durchgangsöffnungen zu Anschlussstellen auf dem Substrat und/oder zu Anschlussstellen der Halbleiterchips durchdringt und die somit gebildeten Fortsätze der Leiterschicht integrale Anschlüsse bilden.
  • Die Leiterschicht kann bevorzugt aus Kupfer gebildet werden, für dessen Aufbringung sich aus der Leiterplattentechnologie bekannte und bewährte Verfahren eignen. Beispielsweise kann die Maskenoberfläche mit Metall bekeimt werden. Dazu kann z.B. Palladiumchlorid (PdCl) aufgebracht werden, das Palladium (Pd-)Keime bildet, an denen dann Kupfer chemisch abgeschieden wird. Die so gebildete dünne Kupferschicht kann dann durch galvanisches Abscheiden auf die gewünschte Dicke gebracht werden. Die Metallschicht kann nach der Abscheidung mit bekannten Verfahren strukturiert werden. Natürlich ist auch eine selektive Abscheidung der Metallschicht möglich.
  • Grundsätzlich können nach einer bevorzugten Ausgestaltung der Erfindung auch mehrlagige Metallisierungen aufgebracht wer den, so dass auch komplexere Beschaltungen oder Ansteuerungen realisierbar sind.
    •
  • Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der einzigen Figur der Zeichnung näher erläutert, die ein Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements im Querschnitt zeigt.
  • Bei dem in 1 gezeigten Halbleiterbauelement handelt es sich um eine Halbbrückenschaltung mit zwei Schaltern, wobei nur die Pfade für die Zwischenkreisanschlüsse, aber keine Steuerpfade und kein Anschluss für den Mittelkontakt der Halbbrücke gezeigt sind.
  • Das Halbleiterbauelement umfasst zwei Halbleiterchips 1, 2, die auf einem Substrat 3 angeordnet sind. Als Substrat 3 wird ein DCB(Direct Copper Bonding)-Substrat verwendet, das auf seiner oberen Außenfläche (Oberseite) 5 eine Kupferbeschichtung 6 aufweist. Die Halbleiterchips sind mit ihren Rückseiten bzw. Rückseitenanschlüssen mit dem Substrat 3 elektrisch leitend verbunden. Die Platzierung der Halbleiterchips auf dem Substrat erfolgt mit möglichst enger Toleranz, da es für die nachfolgend noch beschriebenen Fertigungsschritte auf eine möglichst genaue Lage der Halbleiterchips und deren Anschlussstellen ankommt. Zur Montage der Halbleiterchips können deren Rücken mit abgeschiedenem Lot versehen sein. Es kann aber auch – vorzugsweise bei kleineren Halbleiterchips – ein eutektisches Bondverfahren angewendet werden, bei dem eine Rückseitenmetallisierung der Chips mit einer metallischen Beschichtung des Substrats eine Legierung bildet.
  • In einem weiteren Fertigungsschritt zur Herstellung des erfindungsgemäßen Halbleiterbauelements kann anschließend eine nicht gezeigte Haftvermittler- und/oder eine Isolationsschicht auf die aus den Halbleiterchips und dem Substrat gebildete Baugruppe (auf der Chipbestückungsseite) aufgebracht werden. Diese Schicht kann von einem Lack gebildet sein, der eine angemessene Spannungs- und Temperaturfestigkeit aufweist.
  • Anschließend wird auf diese Schicht eine maskenbildende Schicht 8 aus fotoempfindlichem Stoff aufgebracht, beispielsweise in Form von aufgeträufeltem Fotoimid, das durch Schleudern gleichmäßig verteilt wird. Falls darauf verzichtet wurde, eine fotochemisch unempfindliche Isolatorschicht aufzubringen, so muss die maskenbildende Schicht die Anforderungen hinsichtlich Isolationsfestigkeit und Dauerhaftigkeit erfüllen. Als maskenbildende Schichten kann man sowohl Positivals auch Negativ-Lacke verwenden. Bei letzteren bleibt die Struktur in der Schicht bestehen, die einer Belichtung mit geeigneter Wellenlänge und Dosis ausgesetzt worden ist. Fotoimid zählt zu den Negativ-Lacken. Die folgenden Prozess-Schritte sind für Negativ-Lacke aufgeführt, wird ein Positiv-Lack eingesetzt, müssen die jeweils inversen Strukturen belichtet werden.
  • Diese (Fotoimid-) Schicht wird dann belichtet, und zwar an allen Bereichen, die anschließend eine Maskierung 10 bilden sollen. Demgegenüber werden alle die Stellen der Fotoimid-Schicht nicht belichtet, in denen zum Halbleiterchip 1 bzw. zur Kupferschicht 6 führende Durchgangsöffnungen 12, 13 in der Maske entstehen sollen. Nach dem Entwickeln der fotoempfindlichen Schicht werden in an sich bekannter Weise die nicht belichteten Bereiche entfernt, so dass dort die gewünschten Durchgangsöffnungen 12, 13 entstehen. Im Fall von Fotoimid ist es sinnvoll, nach der Entwicklung und vor der Weiterverarbeitung einen Temperaturschritt (das sog. Zyklisieren) durchzuführen und dadurch den Kunststoff zu vernetzen.
  • Beim Lithographieschritt ist es ökonomisch und daher vorteilhaft, wenn zugleich mehrere Substrate in der beschriebenen Weise behandelt werden. Die ggf. unterliegende Haftvermittler und/oder Isolationsschicht werden durch die Durchgangsöffnung hindurch in Fortsetzung der Öffnung ebenfalls entfernt, beispielsweise durch nasschemische Verfahren oder durch Plasmaverfahren. Die fotoempfindliche Schicht kann ansonsten grundsätzlich auf der Haftvermittler und/oder Isolationsschicht verbleiben oder auch entfernt werden.
  • Anschließend wird auf der Oberfläche eine Metallschicht 14 abgeschieden. Diese besteht bevorzugt aus Kupfer oder einem anderen elektrisch gut leitfähigem Material und wird beispielsweise durch Keimbildung und anschließendes Aufgalvanisieren auf die gewünschte Dicke gebildet. Selbstverständlich eignen sich zur Erzeugung der Metallschicht auch andere prinzipiell bekannte Techniken, wie z. B. Aufdampf- oder Sputterprozesse und chemische Abscheideverfahren entweder einzeln oder in Kombination. Es können dabei auch strukturierte und/oder auch lokal unterschiedliche Kupferschichten erzeugt werden. Das bzw. die Leitungsbänder führen vorteilhafterweise zu einer sehr geringen Induktivität des Halbleiterbauelements.
  • Jedenfalls durchdringt das Kupfer auch die Durchgangsöffnung 12 zu dem Halbleiterchip 1 und die Durchgangsöffnung 13 zur Kupferbeschichtung 6 des Substrats 3 mit Fortsätzen 14a, 14b. Diese Fortsätze kontaktieren eine Anschlussstelle 18 des Halbleiterchips 1 und eine Anschlussstelle 19 des Substrats 3. Diese Fortsätze bilden so Leitungen, die integrale Bestandteile des Leitungsbandes 16 sind. Diese Anordnung bildet z.B. den Mittelkontakt einer Halbbrücke.
  • Über der vorbeschriebenen Anordnung befindet sich eine weitere Isolationsschicht 20, die mit einer weiteren Durchgangsöffnung 22 versehen ist. In entsprechender Weise ist damit eine Anschlussstelle 24 des Halbleiterchips 2 durch eine weitere Leiterschicht 26 kontaktiert. Somit ist ein fertigungstechnisch einfacher Mehrlagenaufbau realisiert, der auch komplexere Beschaltungen erlaubt. Der dargestellte Überstand der maskenbildenden Schicht 8 (Isolator) verhindert Kurzschlüsse der einzelnen Anschlüsse beim Einbau.
  • Das erfindungsgemäße Verfahren ist nicht auf einen Multichipaufbau beschränkt, sondern kann ebenso vorteilhaft bei einzelnen Halbleiterchips z.B. in Leadframe-Technologie angewendet werden. Es eignet sich auch für die interne Verschaltung eines Halbleitermoduls, insbesondere wenn weitere Bauelemente zur Ansteuerung mit integriert werden sollen.
  • Für das erfindungsgemäße Verfahren gibt es zwei grundsätzliche Vorgehensmöglichkeiten:
    Entweder die Isolierschicht 8 bzw. 20 ist selbst fotoempfindlich (das ist z. B. bei Fotoimid der Fall), dann können in dieser Isolierschicht direkt fotolithographisch Strukturen erzeugt werden.
  • Oder als eigentliche Isolierschicht bzw. Haftschicht (die auf dem Bauelement verbleibt) wird eine andere, fotochemisch unempfindliche Substanz gewählt. Um nun diese Substanz zu strukturieren wird im erfindungsgemäßen Verfahren einer der vielen handelsüblichen Fotolacke verwendet. Es besteht hier die Auswahl zwischen sogenannten Positiv- und Negativ-Lacken. Bei Positiv-Lacken werden die Stellen entwickelt (d. h. entfernt), die belichtet worden sind, bei Negativ-Lacken ist dies gerade umgekehrt, d. h. die nicht von einer Maske vor der Bestrahlung geschützten Bereiche bleiben als Lackstruktur auf dem Wafer. Die Schicht selbst wird nun an den nicht von Lack geschützten Stellen strukturiert und der verwendete Lack nach dem Strukturieren üblicherweise wieder entfernt.
  • Eine Sonderstellung stellt hier wieder das Fotoimid dar, das auf Grund seiner fotochemischen Eigenschaften zu den Negativ-Lacken zählt und nach dem Entwickeln und einem nachfolgenden Temperschritt, dem Zyklisieren, so resistent ist, dass es günstigerweise auf dem Bauelement verbleibt.
  • Abschließend sei darauf hingewiesen, dass zwar bevorzugt Kupfer für die Leiterschicht verwendet wird, jedoch ist jedes andere leitende Material anwendbar.
    • 1
    Halbleiterchip
    2
    Halbleiterchip
    3
    Substrat (DCB)
    5
    Oberseite
    6
    Kupferbeschichtung
    8
    maskenbildende Schicht
    10
    Maskierung
    12
    Durchgangsöffnung
    13
    Durchgangsöffnung
    14
    Metallschicht
    14a
    Fortsatz
    14b
    Fortsatz
    16
    Leitungsband
    18
    Anschlussstelle
    19
    Anschlussstelle
    20
    weitere Isolationsschicht
    22
    weitere Durchgangsöffnung
    24
    Anschlussstelle
    26
    weitere Leiterschicht

Claims (7)

  1. Halbleiterbauelement mit einem Substrat (3), auf dem ein oder mehrere Halbleiterchips (1, 2) angeordnet und kontaktiert sind, mit einer auf das Substrat (3) und die Halbleiterchips (1, 2) aufgebrachten Maskierung (8, 20), die Durchgangsöffnungen (12, 13, 22) zu Anschlussstellen (18) auf dem Substrat (3) und/oder (19, 24) auf den Halbleiterchips (1, 2) aufweist, und mit einer auf die Maskierung (8, 20) aufgebrachten Leiterschicht (14, 26), die sich mit integralen Fortsätzen (14a, 14b) durch die Durchgangsöffnungen (12, 13, 22) zu den Anschlussstellen erstreckt.
  2. Verfahren zum Herstellen eines Halbleiterbauelements, bei dem auf einem Substrat (3) ein oder mehrere Halbleiterchips (1, 2) angeordnet werden, eine maskenbildende Schicht (8, 20) auf die Oberseite (5) des Substrats (3) und auf den bzw. die Halbleiterchip (s) aufgebracht wird, in der maskenbildenden Schicht (8, 20) Durchgangsöffnungen (12, 13, 22) an den Stellen erzeugt werden, die über Anschlussstellen (18, 19, 24) des Substrats und/oder der Halbleiterchips liegen, und anschließend auf der maskenbildenden Schicht (8, 20) mindestens eine Leiterschicht (14, 26) aufgebracht wird, die durch die Durchgangsöffnungen (12, 13, 22) bis zu den Anschlussstellen (18, 19,24) dringt.
  3. Verfahren nach Anspruch 2, bei dem zur Erzeugung der maskenbildenden Schicht (8, 20) Fotoimid verwendet wird.
  4. Verfahren nach Anspruch 2 oder 3, bei dem zwischen der maskenbildenden Schicht (8, 20) und dem Substrat (3) eine haftvermittelnde und/oder eine isolierende Schicht vorgesehen wird, die von den Durchgangsöffnungen durchdrungen wird.
  5. Verfahren nach Anspruch 2, 3 oder 4, bei dem die Leiterschicht (14, 26) aus abgeschiedenem Kupfer gebildet wird.
  6. Verfahren nach Anspruch 2, 3 oder 4, bei dem die Leiterschicht (14, 26) ais abgeschiedenem Aluminium bzw. einer abgeschiedenen Aluminiumlegierung (AlSi, AlSiCu) gebildet wird.
  7. Verfahren nach einem der Ansprüche 2 bis 5, bei dem von der ersten Leiterschicht (14, 26) isoliert zumindest eine weitere Leiterschicht (26) aufgebracht wird.
DE10320877A 2003-05-09 2003-05-09 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements Ceased DE10320877A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10320877A DE10320877A1 (de) 2003-05-09 2003-05-09 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
PCT/EP2004/003376 WO2004100259A2 (de) 2003-05-09 2004-03-31 Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10320877A DE10320877A1 (de) 2003-05-09 2003-05-09 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE10320877A1 true DE10320877A1 (de) 2004-12-09

Family

ID=33426721

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10320877A Ceased DE10320877A1 (de) 2003-05-09 2003-05-09 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements

Country Status (2)

Country Link
DE (1) DE10320877A1 (de)
WO (1) WO2004100259A2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004061907A1 (de) * 2004-12-22 2006-07-13 Siemens Ag Halbleitermodul mit geringer thermischer Belastung
DE102005010308A1 (de) * 2005-03-03 2006-09-14 Microelectronic Packaging Dresden Gmbh Verfahren zur Herstellung von lötfähigen Anschlüssen auf der Rückseite von Halbleiteranordnungen
DE102005011652A1 (de) * 2005-03-14 2007-02-01 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements
DE102007046969B3 (de) * 2007-09-28 2009-04-02 Siemens Ag Elektronische Schaltung aus Teilschaltungen und Verfahren zu deren Herstellung und demgemäßer Umrichter oder Schalter
DE102005007373B4 (de) * 2005-02-17 2013-05-29 Infineon Technologies Ag Leistungshalbleiterbaugruppe
US8836131B2 (en) 2008-11-19 2014-09-16 Infineon Technologies Ag Semiconductor module with edge termination and process for its fabrication
DE102005063532B3 (de) 2005-02-17 2022-03-10 Infineon Technologies Ag Leistungshalbleiterbaugruppe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993016491A1 (en) * 1992-02-13 1993-08-19 Kopin Corporation High density electronic circuit modules
US20030042567A1 (en) * 2001-04-19 2003-03-06 Hendrikus Tilmans Method and system for fabrication of integrated tunable/switchable passive microwave and millimeter wave modules

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500905A (en) * 1981-09-30 1985-02-19 Tokyo Shibaura Denki Kabushiki Kaisha Stacked semiconductor device with sloping sides
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
US5157589A (en) * 1990-07-02 1992-10-20 General Electric Company Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
DE9109295U1 (de) * 1991-04-11 1991-10-10 Export-Contor Aussenhandelsgesellschaft Mbh, 8500 Nuernberg, De
US6541378B1 (en) * 2001-11-06 2003-04-01 Lockheed Martin Corporation Low-temperature HDI fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993016491A1 (en) * 1992-02-13 1993-08-19 Kopin Corporation High density electronic circuit modules
US20030042567A1 (en) * 2001-04-19 2003-03-06 Hendrikus Tilmans Method and system for fabrication of integrated tunable/switchable passive microwave and millimeter wave modules

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A High Performance Polymer Thin Film Power Electronics Packaging Technology Ray Fillion, Eladio Delgado, Paul McConnelee, Richard Beaupre in: Proc. IMAPS International Symposium on Microelectronics, 2002, S. 408-414 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004061907A1 (de) * 2004-12-22 2006-07-13 Siemens Ag Halbleitermodul mit geringer thermischer Belastung
DE102005007373B4 (de) * 2005-02-17 2013-05-29 Infineon Technologies Ag Leistungshalbleiterbaugruppe
US8472949B2 (en) 2005-02-17 2013-06-25 Infineon Technologies Ag Semiconductor assembly
DE102005063532B3 (de) 2005-02-17 2022-03-10 Infineon Technologies Ag Leistungshalbleiterbaugruppe
DE102005010308A1 (de) * 2005-03-03 2006-09-14 Microelectronic Packaging Dresden Gmbh Verfahren zur Herstellung von lötfähigen Anschlüssen auf der Rückseite von Halbleiteranordnungen
DE102005010308B4 (de) * 2005-03-03 2017-07-27 First Sensor Microelectronic Packaging Gmbh Verfahren zur Herstellung von Chips mit lötfähigen Anschlüssen auf der Rückseite
DE102005011652A1 (de) * 2005-03-14 2007-02-01 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements
DE102005011652B4 (de) * 2005-03-14 2007-06-14 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements
DE102007046969B3 (de) * 2007-09-28 2009-04-02 Siemens Ag Elektronische Schaltung aus Teilschaltungen und Verfahren zu deren Herstellung und demgemäßer Umrichter oder Schalter
US8441114B2 (en) 2007-09-28 2013-05-14 Siemens Aktiengesellschaft Electronic circuit composed of sub-circuits and method for producing
US8836131B2 (en) 2008-11-19 2014-09-16 Infineon Technologies Ag Semiconductor module with edge termination and process for its fabrication

Also Published As

Publication number Publication date
WO2004100259A3 (de) 2005-03-31
WO2004100259A2 (de) 2004-11-18

Similar Documents

Publication Publication Date Title
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE102008045338B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
EP0221399B1 (de) Leistungshalbleitermodul
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102007009521B4 (de) Bauteil und Verfahren zu dessen Herstellung
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
EP1597757A2 (de) Verbindungstechnik für leistungshalbleiter mit einer der oberflächenkontur folgenden schicht aus elektrisch isolierendem material
DE102017220175A1 (de) Platinentechnologie für leistungselektronische Schaltungen
DE102008003952A1 (de) Mikrominiatur-Umrichter
EP2371000A1 (de) Verfahren zur fertigung von leuchtmitteln
DE102006036798A1 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE10227658B4 (de) Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
WO2005104229A1 (de) Leistungshalbleiteranordnung
DE10308928B4 (de) Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
DE102004019431A1 (de) Hybrider Leiterplattenaufbau zur kompakten Aufbautechnik von elektrischen Bauelementen
DE102006018765A1 (de) Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
DE102013203919A1 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
DE10351028A1 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE10320877A1 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102012106280B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE10144462C1 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final