KR20130025643A - 칩 패키지 부재 제조 방법 - Google Patents

칩 패키지 부재 제조 방법 Download PDF

Info

Publication number
KR20130025643A
KR20130025643A KR1020110089073A KR20110089073A KR20130025643A KR 20130025643 A KR20130025643 A KR 20130025643A KR 1020110089073 A KR1020110089073 A KR 1020110089073A KR 20110089073 A KR20110089073 A KR 20110089073A KR 20130025643 A KR20130025643 A KR 20130025643A
Authority
KR
South Korea
Prior art keywords
insulating layer
chip package
plasma
package member
circuit pattern
Prior art date
Application number
KR1020110089073A
Other languages
English (en)
Inventor
김홍일
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110089073A priority Critical patent/KR20130025643A/ko
Priority to TW101131760A priority patent/TW201318082A/zh
Priority to US14/342,497 priority patent/US9818714B2/en
Priority to PCT/KR2012/006999 priority patent/WO2013032277A2/en
Publication of KR20130025643A publication Critical patent/KR20130025643A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

본 발명은 칩 패키지 부재 제조 방법을 개시한다. 상기 칩 패키지 부재 제조 방법은 본 발명의 일 실시예에 따른 칩 패키지 부재 제조 방법은 일 면에 본딩 영역을 가지고 다른 면에 콘택 영역을 갖는 회로패턴층과, 상기 회로패턴층의 본딩 영역에 접착되는 절연층을 포함하는 칩 패키지 부재를 형성하며; 상기 절연층의 본딩 영역을 플라즈마 처리하는 것을 포함한다. 그에 따라, 칩 패키지에서 몰딩 수지가 도포되는 절연층의 일 면을 아르곤 플라즈마 처리함으로써 거칠기를 향상시키기 때문에, 절연층과 몰딩 수지의 접착력이 향상되는 효과가 있다.

Description

칩 패키지 부재 제조 방법{METHOD OF MANUFACTURING CHIP PACKAGE MEMBER}
본 발명은 칩 패키지 부재 제조 방법에 관한 것이다.
반도체 또는 광소자 패키지 기술은 고밀도화, 소형화, 고성능화의 요구에 부합하여 꾸준히 발전하여 왔지만, 반도체 제조 기술에 비하여 상대적으로 뒤쳐져 있는 상태이기 때문에 패키지 기술 개발로 고성능화, 소형화, 고밀도화에 대한 요구를 해결하려는 움직임이 최근 대두되고 있다.
반도체/광소자 패키지 관련하여 실리콘 칩이나 LED(Light Emitting Diode) 칩, 스마트 IC 칩 등이 와이어 본딩이나 LOC(Lead On Chip) 본딩 방식을 통해 기판 상에 본딩된다.
도 1은 스마트 IC 칩 패키지의 단면도를 나타낸 도면이다.
도 1을 참조하면, 스마트 IC 칩 패키지는 비아홀이 형성된 절연층(20), 상기 절연층(20)의 일 면에 형성된 회로패턴층(10) 및 상기 비아홀에 의해 노출된 회로패턴층(10)의 일부분에 IC 칩(30)을 실장하고 있다.
IC 칩(30)은 와이어(40)에 의해 회로패턴층(10)에 전기적으로 접속된다. IC 칩(30)과 와이어(40)는 수지 등의 몰딩 재료에 의해 몰딩되며, 그에 따라 몰딩부(50)가 형성된다. 몰딩부(50)는 도 1에 도시된 바와 같이, 절연층(20) 상에 형성된다.
여기에서, 절연층(20)은 일반적으로, 글래스 에폭시 수지(Glass Epoxy Resin)로 형성되는데, 이 경우, 절연층(10)은 그 표면에 거칠기(Roughness)가 부족하여 몰딩부(50)에 접하는 경계면(52)에서 접착력(Adhesion Power)이 저하된다. 그에 따라, 몰딩부(50)가 절연층(10)으로부터 분리되는 현상이 발생할 수 있다.
도 2는 종래 스마트 IC 칩 패키지에서 절연층과 몰딩부가 분리된 상태를 나타낸 사진을 도시한다. 도 2를 참조하면, 절연층(10)으로부터 몰딩부(50)가 박리되어 있다.
이와 같이, 절연층(10)을 글래스 에폭시 소재를 이용하여 형성하면, 절연층(20)의 몰딩 수지가 도포되는 면의 거칠기가 낮기 때문에, 몰딩부와 절연층 사이의 접합면에 접착력이 저하되어 절연층(20)과 몰딩부(50)의 박리가 종종 발생하는 문제점이 있었다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은, 칩 패키지의 절연층과 몰딩부 사이의 접착력을 향상시킨 칩 패키지 부재 제조 방법을 제공하는데 있다.
전술한 문제를 해결하기 위한 본 발명의 일 실시예에 따른 칩 패키지 부재 제조 방법은 일 면에 본딩 영역을 가지고 다른 면에 콘택 영역을 갖는 회로패턴층과 상기 회로패턴층의 본딩 영역에 접착되는 절연층을 포함하는 칩 패키지 부재를 형성하며; 상기 절연층의 몰딩 수지가 도포되는 면을 플라즈마 처리하는 것을 포함한다.
상기 플라즈마 처리는 아르곤 플라즈마를 이용하여 수행될 수 있다.
상기 절연층은 폴리이미드 필름(polyimide film)으로 구현될 수 있다.
상기 절연층은 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 구현될 수 있다.
또한, 본 발명의 다른 실시예에 따른 칩 패키지 부재는 폴리이미드 필름으로 구현되며 비아홀이 형성된 절연층; 상기 절연층의 일면 상에 형성되며, 일 면에 본딩 영역을 가지고 다른 면에 콘택 영역을 갖는 회로패턴층; 및 상기 절연층의 다른 면에 몰딩 수지로 형성되는 몰딩부를 포함하며, 상기 절연층의 몰딩 수지가 도포되는 다른 면은 플라즈마 처리되어 상기 절연층과 몰딩부의 박리 강도가 1 이상인 것을 특징으로 한다.
여기에서, 상기 플라즈마 처리는 아르곤 플라즈마를 이용하여 수행되는 칩 패키지 부재.
본 발명에 따라, 칩 패키지에서 몰딩 수지가 도포되는 절연층의 일 면을 아르곤 플라즈마 처리함으로써 거칠기를 향상시키기 때문에, 절연층과 몰딩 수지의 접착력이 향상되는 효과가 있다.
도 1은 스마트 IC 칩 패키지의 단면도를 나타낸 도면이다.
도 2는 종래 스마트 IC 칩 패키지에서 절연층과 몰딩부가 분리된 상태를 나타낸 사진을 도시한다.
도 3은 본 발명의 바람직한 실시예에 따른 칩 패키지 부재의 제조 공정을 나타낸 도면이다.
도 4는 본 발명에 따라 절연층(110)을 플라즈마 처리하는 공정을 나타낸 도면이다.
도 5는 종래 기술 및 본 발명에 따른 칩 패키지의 절연층들의 거칠기가 나타난 전자현미경(SEM) 사진을 도시한다.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 필름 타입의 칩 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 3은 본 발명의 바람직한 실시예에 따른 칩 패키지 부재의 제조 공정을 나타낸 도면이다.
도 3을 참조하면, 먼저, 절연층(110)을 마련하고, 절연층(110)의 일 면 상에 접착제를 도포하여 접착층(120)을 형성한다(S10). 절연층(110)은 본 발명의 일 실시예에 따라, 폴리이미드 필름(polyimide film)으로 형성될 수 있다. 또한, 절연층(110)은 본 발명의 다른 실시예에 따라 폴리에틸렌 나프탈레이트(Polyethylene naphthalate, 이하 PEN이라 함)로 형성될 수 있다.
이어서, 상기 절연층(110)의 기판에 본딩되는 일 면을 플라즈마(Plasma) 처리하여 절연층(110)의 일 면에 거칠기를 증가시킨다(S20). 구체적으로, 절연층(110)의 스마트 IC 칩 패키지의 기판에 본딩되는 일 면 즉, 몰딩 수지로 도포되는 면을 공지된 플라즈마 가스들중 아르곤 가스(Ar Gas)를 이용하여 플라즈마 처리한다.
도 4는 본 발명에 따라 절연층(110)을 플라즈마 처리하는 공정을 나타낸 도면이다.
도 4를 참조하면, 플라즈마 처리는 절연층(110)을 플라즈마 가스를 이온화시켜 전자, 중성자 및 양자로 구성된 플라즈마를 형성하고 이온화된 플라즈마를 절연층(110)에 노출시킴으로써 수행된다. 플라즈마는 수소, 산소 및 아르곤 플라즈마를 포함한다. 본 발명은 복수개의 플라즈마 가스 중에서 아르곤 가스를 이용하여 절연층(110)을 플라즈마 처리한다.
도 4를 참조하면, 절연층(110)의 몰딩 수지가 도포되는 면을 수소 플라즈마(210) 또는 산소 플라즈마(220)에 노출시킨 경우에는 상기 산소 플라즈마 또는 수소 플라즈마가 절연층(110)의 몰딩 수지가 도포되는 면 상에 존재하는 수소나 탄소에 결합하여 HO2 또는 CO2로서 떨어져 나간다. 그에 따라, 절연층(110)의 몰딩 수지가 도포되는 면의 거칠기(Roughness)를 증가시키지 못한다.
그러나, 아르곤 플라즈마(230)를 절연층(110)의 몰딩 수지가 도포되는 면에 노출시키면, 아르곤 플라즈마(230)는 절연층(110)의 몰딩 수지가 도포되는 면 상에 존재하는 탄소에 결합되면서 절연층(110)의 몰딩 수지가 도포되는 면에 그대로 붙어있게 된다. 그에 따라, 절연층(110)의 몰딩 수지가 도포되는 면의 거칠기(Roughness)를 증가시킨다.
그에 따라, 상기 거칠기가 향상된 면에 몰딩 수지를 도포하면 몰딩 수지는 절연층(110)으로부터 잘 벗겨지지 않는다. 이러한 절연층(110)으로부터 몰딩 수지가 벗겨지지 않은 힘을 “박리 강도(Peel Strength)”라고 한다. 아래 표 1은 플라즈마 처리 강도에 따른 박리 강도를 나타낸다.
플라즈마 처리 강도(PLASMA POWER) 박리 강도(Peel Strength)(kgf/cm)
플라즈마 없음 0.02
2500 W 1.23
3000 W 1.07
3500 W 1.51
4000 W 1.98
상기 표 1에 나타난 바와 같이, 플라즈마 처리 강도가 클수록 실질적으로 박리 강도가 높아진다. 즉, 플라즈마 처리 강도가 증가할수록 절연층(110)의 거칠기가 증가한다.
도 5는 종래 기술 및 본 발명에 따른 칩 패키지의 절연층들의 거칠기가 나타난 전자현미경(SEM) 사진을 도시한다. 도 5(a)는 종래 기술에 따른 칩 패키지의 절연층의 거칠기를 나타내며, 도 5(b)는 본 발명에 따른 칩 패키지의 절연층의 거칠기를 나타낸다. 도 5(a) 및 5(b)로부터, 절연층(110)의 몰딩 수지가 도포되는 면에 대해 플라즈마 처리가 수행되면, 거칠기가 향상됨을 알 수 있다.
다시 도 3을 참조하면, 절연층(110)을 플라즈마 처리한 후 절연층(110)에 비아홀들(130)을 형성한다(S30). 절연층(110)을 관통하여 형성된 비아홀들은 광소자, 즉 칩이 실장되는 비아홀, 각 층 간의 전기적 연결을 위한 바이홀, 열 확산을 용이하게 하기 위한 열 비아홀(thermal via hole), 각 층들을 정렬하는 기준이 되는 비아홀을 포함할 수 있다.
이어서, 금속층(140)을 접착층(120) 상에 형성한다(S40). 상기 금속층(140)은 구리(Cu)로 이루어지는 것이 바람직하다. 그런 다음, 여러 약품 처리를 통해 표현을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층(142)을 형성한다(S50).
여기에서, 회로패턴층(142)의 일면 즉, 절연층(120)에 접하는 면은 칩 패키지의 기판에 본딩된다. 그러므로, 회로패턴층(142)의 기판에 본딩되는 면은 본딩 영역(bonding area)이 된다. 또한, 회로패턴층(142)의 다른면, 즉 상부 면은 콘택 영역(contact area)이 된다.
이와 같이, 공정 S10 내지 S50을 통해, 절연층(210)과 상기 절연층(210)의 다른 면 상에 형성 또는 위치하며 콘택 영역 및 기판에 본딩되는 본딩 영역을 갖는 회로패턴층(220)을 포함하는 칩 패키지 부재가 제조된다.
이어서, 칩 패키지 부재를 도금하는 공정을 수행한다(S60). 여기에서, 도금은 전해 도금인 것이 바람직하다. 구체적으로 설명하면, 회로패턴층(142)의 콘택 영역 상에 금(Au)을 이용하여 도금하여 도금층(154)를 형성한다. 또한, 절연층(110)의 비아홀(130)에 의해 노출된 회로패턴층(142)의 부분 즉, 본딩 영역 상에는 니켈(Ni)을 이용하여 도금하여 도금층(152)를 형성한다.
이 경우, 절연층(110)은 폴리이미드 또는 수지와 같은 절연 재료로 이루어 지므로, 절연층(110)에 대해 도금이 수행되더라도 절연층(110) 상에는 원칙적으로 도금이 이루어지지 않는다. 그러나, 실제 도금 공정 후에, 회로패턴층(220)의 양 면에는 아주 얇게 도금층들(152,154)이 각각 형성될 수도 있다.
이어서, 절연층(110)에 대해 몰딩 수지를 도포함으로써 몰딩부를 형성하는데, 절연층(110)의 몰딩 수지가 도포되는 면은 아르곤 플라즈마 처리에 의해 증가된 거칠기를 가진다. 그에 따라, 절연층(110)에 대해 몰딩 수지가 도포되면, 절연층(110)의 몰딩 수지가 도포되는 면은 증가된 거칠기로 인해, 몰딩 수지가 더 잘 접착하게 되고 그에 따라, 절연층(110)과 몰딩부가 박리되기 어렵게 된다. 결과적으로, 절연층(110)과 몰딩부 사이의 접착력(adhesion power)이 상승하게 된다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 절연층 120: 접착층
142: 회로패턴층 152,154: 도금층

Claims (6)

  1. 일 면에 본딩 영역을 가지고 다른 면에 콘택 영역을 갖는 회로패턴층과, 상기 회로패턴층의 본딩 영역에 접착되는 절연층을 포함하는 칩 패키지 부재를 형성하며;
    상기 절연층의 몰딩 수지가 도포되는 면을 플라즈마 처리하는 것을 포함하는 칩 패키지 부재 제조 방법.
  2. 제1항에 있어서,
    상기 플라즈마 처리는 아르곤 플라즈마를 이용하여 수행되는 것을 더 포함하는 칩 패키지 부재 제조 방법.
  3. 제1항에 있어서,
    상기 절연층은 폴리이미드 필름(polyimide film)으로 구현되는 칩 패키지 부재 제조 방법.
  4. 제1항에 있어서,
    상기 절연층은 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 구현되는 칩 패키지 부재 제조 방법.
  5. 폴리이미드 필름으로 구현되며 비아홀이 형성된 절연층;
    상기 절연층의 일면 상에 형성되며, 일 면에 본딩 영역을 가지고 다른 면에 콘택 영역을 갖는 회로패턴층; 및
    상기 절연층의 다른 면에 몰딩 수지로 형성되는 몰딩부를 포함하며,
    상기 절연층의 몰딩 수지가 도포되는 다른 면은 플라즈마 처리되어 상기 절연층과 몰딩부의 박리 강도가 1 이상인 칩 패키지 부재.
  6. 제5항에 있어서,
    상기 플라즈마 처리는 아르곤 플라즈마를 이용하여 수행되는 칩 패키지 부재.
KR1020110089073A 2011-09-02 2011-09-02 칩 패키지 부재 제조 방법 KR20130025643A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110089073A KR20130025643A (ko) 2011-09-02 2011-09-02 칩 패키지 부재 제조 방법
TW101131760A TW201318082A (zh) 2011-09-02 2012-08-31 用於晶片封裝件之基板的製造方法及晶片封裝件的製造方法
US14/342,497 US9818714B2 (en) 2011-09-02 2012-08-31 Method of manufacturing substrate for chip packages and method of manufacturing chip package
PCT/KR2012/006999 WO2013032277A2 (en) 2011-09-02 2012-08-31 Method of manufacturing substrate for chip packages and method of manufacturing chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110089073A KR20130025643A (ko) 2011-09-02 2011-09-02 칩 패키지 부재 제조 방법

Publications (1)

Publication Number Publication Date
KR20130025643A true KR20130025643A (ko) 2013-03-12

Family

ID=48177234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110089073A KR20130025643A (ko) 2011-09-02 2011-09-02 칩 패키지 부재 제조 방법

Country Status (1)

Country Link
KR (1) KR20130025643A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021734A (ko) * 2013-08-21 2015-03-03 엘지이노텍 주식회사 칩 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021734A (ko) * 2013-08-21 2015-03-03 엘지이노텍 주식회사 칩 패키지

Similar Documents

Publication Publication Date Title
JP5161732B2 (ja) 半導体装置の製造方法
US9806050B2 (en) Method of fabricating package structure
TWI728480B (zh) 封裝方法及面板組件
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
TW201735293A (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
TWI819808B (zh) 半導體封裝及其製造方法
KR100736636B1 (ko) 전자소자 패키지용 인쇄회로기판 및 그 제조방법
JP2002231854A (ja) 半導体装置およびその製造方法
US9818714B2 (en) Method of manufacturing substrate for chip packages and method of manufacturing chip package
US7714417B2 (en) Substrate for mounting semiconductor element and method of manufacturing the same
TW200816407A (en) Window manufacture method of semiconductor package type printed circuit board
JP2015170814A (ja) 部品内蔵基板及びその製造方法
KR20130025643A (ko) 칩 패키지 부재 제조 방법
JP2005294285A (ja) 半導体モジュールおよびその製造方法
US8786108B2 (en) Package structure
TWI228785B (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
JP2014165335A (ja) 半導体装置および半導体装置の製造方法
KR101263425B1 (ko) 히트싱크 일체형 인쇄회로기판 및 그 제조 방법
KR101814824B1 (ko) 칩 패키지 부재 제조 방법 및 그 칩 패키지 부재
TWI539563B (zh) 軟性基材之封裝製程及其結構
US11296030B2 (en) Embedded component package structure and manufacturing method thereof
JP5214550B2 (ja) 電力半導体装置の製造方法
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP2005109068A (ja) 半導体装置およびその製造方法
KR102085870B1 (ko) 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment