JP2014165335A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014165335A JP2014165335A JP2013034973A JP2013034973A JP2014165335A JP 2014165335 A JP2014165335 A JP 2014165335A JP 2013034973 A JP2013034973 A JP 2013034973A JP 2013034973 A JP2013034973 A JP 2013034973A JP 2014165335 A JP2014165335 A JP 2014165335A
- Authority
- JP
- Japan
- Prior art keywords
- rewiring
- resin film
- semiconductor device
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229920005989 resin Polymers 0.000 claims abstract description 149
- 239000011347 resin Substances 0.000 claims abstract description 149
- 238000007788 roughening Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 18
- 239000011248 coating agent Substances 0.000 claims description 34
- 238000000576 coating method Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 11
- 230000003746 surface roughness Effects 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010949 copper Substances 0.000 description 157
- 230000004888 barrier function Effects 0.000 description 20
- 238000002161 passivation Methods 0.000 description 17
- 239000010936 titanium Substances 0.000 description 14
- 229920006395 saturated elastomer Polymers 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】Ｃｕからなる再配線と、その周囲の部分との密着性の向上を図ることができる半導体装置および半導体装置の製造方法を提供すること。
【解決手段】チップサイズパッケージの半導体装置１は、素子形成面２Ａを有する基板２と、素子形成面２Ａに設けられたパッド端子５と、パッド端子５から延び出たＣｕ再配線９と、Ｃｕ再配線９の表面９Ｄを被覆する樹脂膜１６とを含む。Ｃｕ再配線９の表面９Ｄは、粗化処理された粗面Ｓを含む。
【選択図】図１
【解決手段】チップサイズパッケージの半導体装置１は、素子形成面２Ａを有する基板２と、素子形成面２Ａに設けられたパッド端子５と、パッド端子５から延び出たＣｕ再配線９と、Ｃｕ再配線９の表面９Ｄを被覆する樹脂膜１６とを含む。Ｃｕ再配線９の表面９Ｄは、粗化処理された粗面Ｓを含む。
【選択図】図１
Description
この発明は、半導体装置および半導体装置の製造方法に関する。
特許文献１では、ウェーハレベルチップサイズパッケージが開示されている。このウェーハレベルチップサイズパッケージでは、半導体基板の上面に、チップパッドおよびパッシべーション層が形成されていて、パッシベーション層上には、第１ポリマー層が形成され、チップパッドおよび第１ポリマー層上には、ＵＢＭ層が形成されている。ＵＢＭ層上には、Ｃｕ（銅）を使用した再配線が形成され、再配線上には、第２ポリマー層が形成されている。
本発明の目的は、Ｃｕからなる再配線と、その周囲の部分との密着性の向上を図ることができる半導体装置および半導体装置の製造方法を提供する。
請求項１記載の発明は、チップサイズパッケージの半導体装置であって、素子形成面を有する基板と、前記素子形成面に設けられたパッド端子と、前記パッド端子から延び出たＣｕ再配線と、前記Ｃｕ再配線の表面を被覆する樹脂膜とを含み、前記Ｃｕ再配線の表面は、粗化処理された粗面を含む、半導体装置である。
請求項１の構成によれば、Ｃｕ再配線の表面における粗面は、その凹凸が樹脂膜に食い込むように樹脂膜に密着する。これによって、樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の樹脂膜との密着性の向上を図ることができる。
請求項１の構成によれば、Ｃｕ再配線の表面における粗面は、その凹凸が樹脂膜に食い込むように樹脂膜に密着する。これによって、樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の樹脂膜との密着性の向上を図ることができる。
請求項２記載の発明は、前記Ｃｕ再配線の表面と前記樹脂膜との間に配置される有機被膜を含む、請求項１記載の半導体装置である。
請求項２の構成によれば、有機被膜が、Ｃｕ再配線の表面のコーティング膜となって、Ｃｕ再配線の表面と樹脂膜とをより強固に密着させるので、Ｃｕ再配線と、その周囲の樹脂膜との密着性の更なる向上を図ることができる。
請求項２の構成によれば、有機被膜が、Ｃｕ再配線の表面のコーティング膜となって、Ｃｕ再配線の表面と樹脂膜とをより強固に密着させるので、Ｃｕ再配線と、その周囲の樹脂膜との密着性の更なる向上を図ることができる。
請求項３記載の発明のように、前記有機被膜は、Ｃ（炭素）、Ｎ（窒素）およびＣｕ（銅）を含む化合物からなることが好ましい。
請求項４記載の発明のように、前記粗面における反射率は、２０％以上２５％以下であることが好ましい。
請求項５記載の発明のように、前記粗面の表面粗さＲｚは、０．９５μｍ以上であることが好ましい。
請求項４記載の発明のように、前記粗面における反射率は、２０％以上２５％以下であることが好ましい。
請求項５記載の発明のように、前記粗面の表面粗さＲｚは、０．９５μｍ以上であることが好ましい。
請求項６記載の発明は、前記樹脂膜は、前記基板と前記Ｃｕ再配線との間に配置された第１樹脂膜と、前記Ｃｕ再配線に対する前記第１樹脂膜の反対側に配置される第２樹脂膜とを含み、前記粗面は、前記Ｃｕ再配線における前記第２樹脂膜との界面に設けられている、請求項１〜５のいずれか一項に記載の半導体装置である。
請求項６の構成によれば、Ｃｕ再配線の表面における粗面は、その凹凸が樹脂膜の第２樹脂膜に食い込むように第２樹脂膜に密着する。これによって、第２樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の第２樹脂膜との密着性の向上を図ることができる。
請求項６の構成によれば、Ｃｕ再配線の表面における粗面は、その凹凸が樹脂膜の第２樹脂膜に食い込むように第２樹脂膜に密着する。これによって、第２樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の第２樹脂膜との密着性の向上を図ることができる。
請求項７記載の発明は、前記第１樹脂膜と前記第２樹脂膜とが接触している、請求項６記載の半導体装置である。
請求項７の構成によれば、第１樹脂膜および第２樹脂膜という樹脂膜同士が強固に密着していることから、第１樹脂膜と第２樹脂膜との接触部分の周囲においては、第２樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の第２樹脂膜との密着性の更なる向上を図ることができる。
請求項７の構成によれば、第１樹脂膜および第２樹脂膜という樹脂膜同士が強固に密着していることから、第１樹脂膜と第２樹脂膜との接触部分の周囲においては、第２樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の第２樹脂膜との密着性の更なる向上を図ることができる。
請求項８記載の発明は、前記第２樹脂膜を貫通して前記Ｃｕ再配線に接続された外部接続端子を含み、前記外部接続端子は、前記Ｃｕ再配線との間で前記第２樹脂膜を挟む挟み部分を含む、請求項６または７記載の半導体装置である。
請求項８の構成によれば、外部接続端子の挟み部分が第２樹脂膜をＣｕ再配線へ押さえ付けていることから、挟み部分の周囲においては、第２樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の第２樹脂膜との密着性の更なる向上を図ることができる。
請求項８の構成によれば、外部接続端子の挟み部分が第２樹脂膜をＣｕ再配線へ押さえ付けていることから、挟み部分の周囲においては、第２樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の第２樹脂膜との密着性の更なる向上を図ることができる。
請求項９記載の発明は、チップサイズパッケージの半導体装置の製造方法であって、基板の素子形成面にパッド端子を形成する工程と、前記パッド端子から延び出るＣｕ再配線を形成する工程と、前記Ｃｕ再配線の表面を粗化処理し、当該表面に粗面を形成する工程と、前記Ｃｕ再配線の表面を、樹脂膜で被覆する工程とを含む、半導体装置の製造方法である。
請求項９の方法によれば、Ｃｕ再配線の表面における粗面は、その凹凸が樹脂膜に食い込むように樹脂膜に密着する。これによって、樹脂膜はＣｕ再配線の表面から剥がれにくくなるので、Ｃｕ再配線と、その周囲の樹脂膜との密着性の向上を図ることができる。
請求項１０記載の発明のように、前記Ｃｕ再配線の表面の粗化処理は、エッチング液で当該表面をエッチングする処理を含むことが好ましい。
請求項１０記載の発明のように、前記Ｃｕ再配線の表面の粗化処理は、エッチング液で当該表面をエッチングする処理を含むことが好ましい。
請求項１１記載の発明のように、前記エッチング液は、Ｈ２Ｏ２およびＨ２ＳＯ４を含むことが好ましい。
請求項１２記載の発明は、前記Ｃｕ再配線の表面と前記樹脂膜との間に、ＣおよびＮからなる有機被膜を形成する工程を含む、請求項９〜１１のいずれか一項に記載の半導体装置の製造方法である。
請求項１２記載の発明は、前記Ｃｕ再配線の表面と前記樹脂膜との間に、ＣおよびＮからなる有機被膜を形成する工程を含む、請求項９〜１１のいずれか一項に記載の半導体装置の製造方法である。
請求項１２の方法によれば、有機被膜が、Ｃｕ再配線の表面のコーティング膜となって、Ｃｕ再配線の表面と樹脂膜とをより強固に密着させるので、Ｃｕ再配線と、その周囲の樹脂膜との密着性の更なる向上を図ることができる。
請求項１３記載の発明のように、前記樹脂膜を貫通して前記Ｃｕ再配線に接続される外部接続端子を形成する工程を含んでいてもよい。
請求項１３記載の発明のように、前記樹脂膜を貫通して前記Ｃｕ再配線に接続される外部接続端子を形成する工程を含んでいてもよい。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の模式的な断面図である。図２は、図１の要部の平面図である。
図１を参照して、この半導体装置１は、ウェーハレベル−チップサイズパッケージ（ＷＬ−ＣＳＰ）であり、スマートフォン等のモバイル機器に搭載され、高機能、小型化、軽量化に対応した超小型パッケージである。
図１は、本発明の一実施形態に係る半導体装置の模式的な断面図である。図２は、図１の要部の平面図である。
図１を参照して、この半導体装置１は、ウェーハレベル−チップサイズパッケージ（ＷＬ−ＣＳＰ）であり、スマートフォン等のモバイル機器に搭載され、高機能、小型化、軽量化に対応した超小型パッケージである。
半導体装置１は、基板２と、回路素子３と、酸化膜４と、パッド端子５と、パッシベーション膜６と、第１樹脂膜７と、第１バリア膜８と、Ｃｕ再配線９と、有機被膜１０と、第２樹脂膜１１と、第２バリア膜１２と、外部接続端子１３とを主に含んでいる。
基板２は、Ｓｉ（シリコン）等の半導体からなり、所定の厚み（図１における上下方向の寸法）を有している。図１における基板２の上面が、素子形成面２Ａである。素子形成面２Ａには、トランジスタやダイオード等といった回路素子３が形成されている。なお、回路素子３は、複数設けられて、素子形成面２Ａにおける複数の領域に配置されていてもよく、各回路素子３の種類（機能）が異なっていてもよい。
基板２は、Ｓｉ（シリコン）等の半導体からなり、所定の厚み（図１における上下方向の寸法）を有している。図１における基板２の上面が、素子形成面２Ａである。素子形成面２Ａには、トランジスタやダイオード等といった回路素子３が形成されている。なお、回路素子３は、複数設けられて、素子形成面２Ａにおける複数の領域に配置されていてもよく、各回路素子３の種類（機能）が異なっていてもよい。
酸化膜４は、ＳｉＯ２（酸化シリコン）からなり、素子形成面２Ａの全域を被覆している。
パッド端子５は、Ａｌ（アルミニウム）からなる膜状である。基板２の厚さ方向（以下では、単に「厚さ方向」という）から見た平面視（図１では上から見た場合であって、以下では、単に「平面視」という）において、パッド端子５は、たとえば矩形状をなしている（図２参照）。パッド端子５は、酸化膜４上（換言すれば、酸化膜４に被覆された素子形成面２Ａ）に設けられている。パッド端子５は、素子形成面２Ａに形成された回路素子３の数に応じて複数設けられていてもよい。パッド端子５は、対応する回路素子３に対して電気的に接続されている。パッド端子５において、素子形成面２Ａ側とは反対側の面（図１における上面）を、表面５Ａということにする。
パッド端子５は、Ａｌ（アルミニウム）からなる膜状である。基板２の厚さ方向（以下では、単に「厚さ方向」という）から見た平面視（図１では上から見た場合であって、以下では、単に「平面視」という）において、パッド端子５は、たとえば矩形状をなしている（図２参照）。パッド端子５は、酸化膜４上（換言すれば、酸化膜４に被覆された素子形成面２Ａ）に設けられている。パッド端子５は、素子形成面２Ａに形成された回路素子３の数に応じて複数設けられていてもよい。パッド端子５は、対応する回路素子３に対して電気的に接続されている。パッド端子５において、素子形成面２Ａ側とは反対側の面（図１における上面）を、表面５Ａということにする。
パッシベーション膜６は、酸化膜４上に積層されている。パッシベーション膜６では、平面視においてパッド端子５と一致する部分に、貫通孔６Ａが形成されている。パッシベーション膜６において貫通孔６Ａを縁取る部分は、パッド端子５の表面５Ａの周縁部だけを覆っている。そのため、パッド端子５の表面５Ａにおいて周縁部より内側の領域は、パッシベーション膜６の貫通孔６Ａ内に位置し、貫通孔６Ａから露出されている。パッシベーション膜６は、ＳｉＯ２からなるＳｉＯ２膜１４と、ＳｉＮ（窒化シリコン）からなるＳｉＮ膜１５とを含む２層構造を有している。ＳｉＯ２膜１４は、酸化膜４に接触しており、ＳｉＮ膜１５が、ＳｉＯ２膜１４と同一パターンでＳｉＯ２膜１４上に積層されている。パッシベーション膜６において、素子形成面２Ａ側とは反対側の面（図１におけるＳｉＮ膜１５の上面）を、表面６Ｂということにする。
第１樹脂膜７は、樹脂（たとえば、ポリイミド）からなる有機膜であって、パッシベーション膜６上に積層され、パッシベーション膜６の表面６Ｂの全域を覆っている。第１樹脂膜７では、平面視においてパッド端子５と一致する部分に、貫通孔７Ａが形成されている。第１樹脂膜７において貫通孔７Ａを縁取る部分は、傾斜面７Ｂになっていて、貫通孔７Ａは、基板２から離れるのに従って、次第に大きくなっている。第１樹脂膜７において貫通孔７Ａを縁取る部分は、パッシベーション膜６の貫通孔６Ａに入り込み、パッド端子５の表面５Ａの周縁部を覆っている。パッド端子５の表面５Ａにおいて周縁部より内側の領域は、第１樹脂膜７の貫通孔７Ａ内に位置し、貫通孔７Ａから露出されている。第１樹脂膜７において、素子形成面２Ａ側とは反対側の面（図１における上面）を、表面７Ｃということにする。
第１バリア膜８は、Ｔｉ（チタン）からなる。第１バリア膜８は、第１樹脂膜７の表面７Ｃにおける一部の領域上に積層されている。第１バリア膜８は、第１樹脂膜７の貫通孔７Ａに入り込んで、傾斜面７Ｂの全域を覆い、パッド端子５の表面５Ａにおいてパッシベーション膜６の貫通孔６Ａおよび第１樹脂膜７の貫通孔７Ａから露出された部分の全域も覆っている。
Ｃｕ再配線９は、Ｃｕ（銅）からなる。Ｃｕ再配線９は、第１バリア膜８上に積層されている。ここで、第１バリア膜８が第１樹脂膜７に積層され、第１樹脂膜７が基板２側のパッシベーション膜６に積層されているから、第１樹脂膜７は、基板２とＣｕ再配線９との間に配置されている。
Ｃｕ再配線９は、パッド端子５と、平面視においてパッド端子５から離れた位置にある外部接続端子１３とを中継する配線である。Ｃｕ再配線９は、第１バリア膜８と同様に、第１樹脂膜７の貫通孔７Ａに入り込んで、傾斜面７Ｂの全域を覆い、パッド端子５の表面５Ａにおいてパッシベーション膜６の貫通孔６Ａおよび第１樹脂膜７の貫通孔７Ａから露出された部分の全域も覆っている。Ｃｕ再配線９は、平面視において直線的に延びる帯状であり（図２参照）、パッド端子５の表面５Ａから、（図１では右側へ）延び出ている。Ｃｕ再配線９の長手方向（図１における左右方向）において、一端部（図１における左端部）９Ａが、第１樹脂膜７の貫通孔７Ａに入り込んで、第１バリア膜８を介して、パッド端子５の表面５Ａに対して電気的に接続されている。一方、Ｃｕ再配線９の長手方向の他端部（図１における右端部）９Ｂは、当該長手方向において一端部９Ａから最も離れている。ここで、Ｃｕ再配線９において一端部９Ａと他端部９Ｂとの間の部分を、中間部９Ｃということにする。Ｃｕ再配線９における電気抵抗を下げて高効率化および省電力化を図るために、Ｃｕ再配線９の幅Ｗ（当該長手方向に直交する短手方向における寸法）は、６９０μｍと比較的に広めになっている（図２参照）。
Ｃｕ再配線９は、パッド端子５と、平面視においてパッド端子５から離れた位置にある外部接続端子１３とを中継する配線である。Ｃｕ再配線９は、第１バリア膜８と同様に、第１樹脂膜７の貫通孔７Ａに入り込んで、傾斜面７Ｂの全域を覆い、パッド端子５の表面５Ａにおいてパッシベーション膜６の貫通孔６Ａおよび第１樹脂膜７の貫通孔７Ａから露出された部分の全域も覆っている。Ｃｕ再配線９は、平面視において直線的に延びる帯状であり（図２参照）、パッド端子５の表面５Ａから、（図１では右側へ）延び出ている。Ｃｕ再配線９の長手方向（図１における左右方向）において、一端部（図１における左端部）９Ａが、第１樹脂膜７の貫通孔７Ａに入り込んで、第１バリア膜８を介して、パッド端子５の表面５Ａに対して電気的に接続されている。一方、Ｃｕ再配線９の長手方向の他端部（図１における右端部）９Ｂは、当該長手方向において一端部９Ａから最も離れている。ここで、Ｃｕ再配線９において一端部９Ａと他端部９Ｂとの間の部分を、中間部９Ｃということにする。Ｃｕ再配線９における電気抵抗を下げて高効率化および省電力化を図るために、Ｃｕ再配線９の幅Ｗ（当該長手方向に直交する短手方向における寸法）は、６９０μｍと比較的に広めになっている（図２参照）。
Ｃｕ再配線９において、第１バリア膜８に接触している面（図１では下面）以外を表面９Ｄということにする。表面９Ｄには、図９における上面だけでなく、Ｃｕ再配線９の厚さ方向（図１における上下方向）に沿う端面も含まれる。表面９Ｄの全域は、粗化処理された粗面Ｓとなっている。ここでの「粗面Ｓ」は、光を投光した場合における反射率が２０％以上２５％以下となるように凹凸加工された面のことをいう。ちなみに、粗化処理されていない表面での反射率は、２５％より大きい。また、このような粗面Ｓの表面粗さ（１０点平均表面粗さ）Ｒｚは、０．９０μｍ以上１．２０μｍ以下である。そして、図１では、表面９Ｄを、粗面Ｓの凹凸が目立つように、誇張して示している。また、Ｃｕ再配線９において第１樹脂膜７の貫通孔７Ａに入り込んでいる部分の表面９Ｄは、貫通孔７Ａに応じて少し窪んでいる。
有機被膜１０は、Ｃｕ再配線９の酸化を防止するために設けられている。有機被膜１０は、Ｃｕ再配線９上に積層され、Ｃｕ再配線９の表面９Ｄの全域および第１バリア膜８の外周の端面（図１の場合は、左右の端面）を覆っている。有機被膜１０は、Ｎ（窒素）、Ｃ（炭素）およびＣｕ（銅）を成分とする化合物からなる有機銅被膜であり、耐熱性および耐酸化性を有する材料からなる。有機被膜１０の厚さは、５０Å程度である。有機被膜１０は、Ｃｕ再配線９の銅表面に、銅を含まない所定の薬液をつけることで銅配線（Ｃｕ再配線９）の表面に銅と有機物との化合物を成長させることによって形成される。有機被膜１０の表面１０Ａは、図１に示すように、Ｃｕ再配線９の表面９Ｄの粗面Ｓにおける凹凸に応じて、ギザギザになっていてもよい。
第２樹脂膜１１は、樹脂（たとえばエポキシ樹脂）からなる有機膜である。第２樹脂膜１１は、第１樹脂膜７および有機被膜１０上に積層されている。第２樹脂膜１１は、Ｃｕ再配線９の表面９Ｄを覆っている有機被膜１０において第１樹脂膜７から露出されている部分（図１における上面および側面）の全域を覆っている。そのため、第２樹脂膜１１は、有機被膜１０を介して、Ｃｕ再配線９の表面９Ｄを被覆している。Ｃｕ再配線９の表面９Ｄ（粗面Ｓ）は、Ｃｕ再配線９における第２樹脂膜１１との界面になっている。
この場合、Ｃｕ再配線９の表面９Ｄにおける粗面Ｓは、その凹凸が樹脂膜１６に食い込むように樹脂膜１６の第２樹脂膜１１に密着する。これによって、樹脂膜１６（第２樹脂膜１１）はＣｕ再配線９の表面９Ｄから剥がれにくくなるので、Ｃｕ再配線９と、その周囲の樹脂膜１６との密着性の向上を図ることができ、半導体装置１の高信頼性を実現できる。
ここで、Ｃｕ再配線９の表面９Ｄと第２樹脂膜１１との間における密着力低下の原因は、Ｃｕ再配線９の表面９ＤにＣｕの酸化物が形成されて当該表面９Ｄと第２樹脂膜１１との間で成長することによるものと考えられる。また、Ｃｕ再配線９の成分であるＣｕが、密着性に関して樹脂膜と相性が悪いことも原因と考えられる。
Ｃｕ再配線９の表面９Ｄに粗面Ｓを形成せずに、表面９Ｄを有機被膜１０で覆うだけでも、密着力低下をある程度抑えることができる。しかし、前述したように、Ｃｕ再配線９の幅Ｗ（図２参照）は、６９０μｍと比較的広いので、Ｃｕ再配線９と樹脂膜１６（第２樹脂膜１１）との対向面積が広くなっている。この場合、Ｃｕ再配線９と樹脂膜１６との密着性を前記対向面積全域に亘って維持することは、Ｃｕ再配線９の表面９Ｄを有機被膜１０で覆うだけでは困難である。特に、Ｃｕ再配線９において一端部９Ａと他端部９Ｂとの間の中間部９Ｃ（図２において１点鎖線で囲った領域）における（Ｃｕ再配線９と樹脂膜１６との）密着性の確保は難しい。
Ｃｕ再配線９の表面９Ｄに粗面Ｓを形成せずに、表面９Ｄを有機被膜１０で覆うだけでも、密着力低下をある程度抑えることができる。しかし、前述したように、Ｃｕ再配線９の幅Ｗ（図２参照）は、６９０μｍと比較的広いので、Ｃｕ再配線９と樹脂膜１６（第２樹脂膜１１）との対向面積が広くなっている。この場合、Ｃｕ再配線９と樹脂膜１６との密着性を前記対向面積全域に亘って維持することは、Ｃｕ再配線９の表面９Ｄを有機被膜１０で覆うだけでは困難である。特に、Ｃｕ再配線９において一端部９Ａと他端部９Ｂとの間の中間部９Ｃ（図２において１点鎖線で囲った領域）における（Ｃｕ再配線９と樹脂膜１６との）密着性の確保は難しい。
そこで、Ｃｕ再配線９の表面９Ｄに粗面Ｓを設けることによって、前記対向面積全域に亘る密着性の向上が可能になっている。さらに、Ｃｕ再配線９の表面９Ｄと第２樹脂膜１１との間に配置された有機被膜１０が、Ｃｕ再配線９の表面９Ｄのコーティング膜となって、Ｃｕ再配線９の表面９Ｄと樹脂膜１６（第２樹脂膜１１）とをより強固に密着させるので、Ｃｕ再配線９と、その周囲の樹脂膜１６との密着性の更なる向上を図ることができる。
そして、第２樹脂膜１１は、有機被膜１０を覆っているだけでなく、第１樹脂膜７の表面７Ｃにおいて有機被膜１０が設けられていない部分の全域も覆っている。そのため、第１樹脂膜７と第２樹脂膜１１とは、平面視における有機被膜１０（Ｃｕ再配線９）以外の領域では、接触している。つまり、第１樹脂膜７および第２樹脂膜１１という樹脂膜同士が強固に密着していることから、第１樹脂膜７と第２樹脂膜１１との接触部分の周囲（特に、Ｃｕ再配線９の一端部９Ａの周囲）においては、第２樹脂膜１１はＣｕ再配線９の表面９Ｄから剥がれにくくなるので、Ｃｕ再配線９と、その周囲の第２樹脂膜１１との密着性の更なる向上を図ることができる。このように共に樹脂からなる第１樹脂膜７および第２樹脂膜１１は、樹脂膜１６を構成している。
一方、平面視において有機被膜１０と一致する領域では、第１樹脂膜７と第２樹脂膜１１との間に、Ｃｕ再配線９および有機被膜１０が配置されていて、第２樹脂膜１１は、Ｃｕ再配線９に対する第１樹脂膜７の反対側に配置されている。
第２樹脂膜１１では、平面視においてＣｕ再配線９の他端部９Ｂと一致する部分に、貫通孔１１Ａが形成されている。第２樹脂膜１１において貫通孔１１Ａを縁取る部分は、傾斜面１１Ｂになっていて、貫通孔１１Ａは、基板２から離れるのに従って、次第に大きくなっている。第２樹脂膜１１において、素子形成面２Ａ側とは反対側の面（図１における上面）を、表面１１Ｃということにする。
第２樹脂膜１１では、平面視においてＣｕ再配線９の他端部９Ｂと一致する部分に、貫通孔１１Ａが形成されている。第２樹脂膜１１において貫通孔１１Ａを縁取る部分は、傾斜面１１Ｂになっていて、貫通孔１１Ａは、基板２から離れるのに従って、次第に大きくなっている。第２樹脂膜１１において、素子形成面２Ａ側とは反対側の面（図１における上面）を、表面１１Ｃということにする。
第２バリア膜１２は、Ｔｉ（チタン）からなる。第２バリア膜１２は、第２樹脂膜１１の表面１１Ｃにおける一部の領域上に積層されている。第２バリア膜１２は、第２樹脂膜１１の貫通孔１１Ａに入り込んで、傾斜面１１Ｂの全域を覆い、有機被膜１０の表面１０Ａ（Ｃｕ再配線９の表面９Ｄ）において第２樹脂膜１１の貫通孔１１Ａから露出された部分の全域も覆っている。
外部接続端子１３は、Ｃｕからなる。外部接続端子１３は、第２バリア膜１２上に積層されつつ、第２樹脂膜１１の貫通孔１１Ａに埋め込まれている。外部接続端子１３は、貫通孔１１Ａにおいて第２樹脂膜１１を貫通し、第２バリア膜１２を介してＣｕ再配線９に対して電気的に接続されている。外部接続端子１３の一部は、第２樹脂膜１１の貫通孔１１Ａから、その周囲にはみ出している。当該一部を、挟み部分１３Ａということにする。平面視における貫通孔１１Ａの周囲の領域では、Ｃｕ再配線９、有機被膜１０、第２樹脂膜１１および挟み部分１３Ａがこの順番で積層されている。そのため、挟み部分１３Ａは、Ｃｕ再配線９および有機被膜１０との間で、第２樹脂膜１１を挟んでいる。つまり、外部接続端子１３の挟み部分１３Ａが第２樹脂膜１１をＣｕ再配線９へ押さえ付けていることから、挟み部分１３Ａの周囲（特に、Ｃｕ再配線９の他端部９Ｂの周囲）においては、第２樹脂膜１１はＣｕ再配線９の表面９Ｄから剥がれにくくなる。よって、Ｃｕ再配線９と、その周囲の第２樹脂膜１１との密着性の更なる向上を図ることができる。
そして、図１における外部接続端子１３の上面を、表面１３Ｂということにする。表面１３Ｂにおいて平面視で第２樹脂膜１１の貫通孔１１Ａと一致する部分は、貫通孔１１Ａに応じて少し窪んでいる。表面１３Ｂには、半田ボール１７が形成される。
この半導体装置１では、回路素子３と、パッド端子５と、第１バリア膜８と、Ｃｕ再配線９と、第２バリア膜１２と、外部接続端子１３とが電気的に接続されている。そのため、半田ボール１７からの外部電力が回路素子３に供給されることによって、回路素子３が動作することができる。
この半導体装置１では、回路素子３と、パッド端子５と、第１バリア膜８と、Ｃｕ再配線９と、第２バリア膜１２と、外部接続端子１３とが電気的に接続されている。そのため、半田ボール１７からの外部電力が回路素子３に供給されることによって、回路素子３が動作することができる。
図３は、半導体装置１の製造方法を示したフローチャートである。図４Ａ〜図４Ｋは、図１に示す半導体装置１の製造方法を示す図解的な断面図である。
次に、図３および図４Ａ〜図４Ｋを参照しながら、図１に示す半導体装置１の製造方法を説明する。
まず、図４Ａに示すように、基板２（厳密には、基板２の元となるウエハ）を作製する。ＬＳＩ製造工程として、基板２の素子形成面２Ａに、前述した酸化膜４、パッド端子５、パッシベーション膜６を形成する。
次に、図３および図４Ａ〜図４Ｋを参照しながら、図１に示す半導体装置１の製造方法を説明する。
まず、図４Ａに示すように、基板２（厳密には、基板２の元となるウエハ）を作製する。ＬＳＩ製造工程として、基板２の素子形成面２Ａに、前述した酸化膜４、パッド端子５、パッシベーション膜６を形成する。
次に、パッド端子５およびパッシベーション膜６上の全域に、ポリイミド膜を形成する。このポリイミド膜を、図示しないマスクを用いて露光し、当該ポリイミド膜に熱処理（キュア処理）を施す。すると、当該ポリイミド膜は、図４Ｂに示すように、貫通孔７Ａおよび傾斜面７Ｂが形成された第１樹脂膜７となる（図３のステップＳ１）。
次いで、スパッタ法により、Ｔｉからなる膜（Ｔｉ膜２０）と、Ｃｕからなる膜（Ｃｕ膜２１）とを、この順番で、第１樹脂膜７上に形成する。図４Ｃに示すように、Ｔｉ膜２０およびＣｕ膜２１は、互いに重なった状態で、第１樹脂膜７の表面７Ｃの全域を覆い、さらに、第１樹脂膜７の貫通孔７Ａに入り込んで、第１樹脂膜７の傾斜面７Ｂとパッド端子５の表面５Ａとを覆っている。
次いで、スパッタ法により、Ｔｉからなる膜（Ｔｉ膜２０）と、Ｃｕからなる膜（Ｃｕ膜２１）とを、この順番で、第１樹脂膜７上に形成する。図４Ｃに示すように、Ｔｉ膜２０およびＣｕ膜２１は、互いに重なった状態で、第１樹脂膜７の表面７Ｃの全域を覆い、さらに、第１樹脂膜７の貫通孔７Ａに入り込んで、第１樹脂膜７の傾斜面７Ｂとパッド端子５の表面５Ａとを覆っている。
次いで、図４Ｄに示すように、Ｃｕ膜２１上に、レジストパターン２２を形成する。レジストパターン２２には、開口２３が形成されている。平面視において、１つの開口２３は、１つのＣｕ再配線９（図１および図２参照）と一致している。
次いで、Ｃｕ再配線９を形成する（図３のステップＳ２）。具体的には、図４Ｅに示すように、レジストパターン２２の開口２３から露出されているＣｕ膜２１の表面にＣｕのめっきを施す。このとき、開口２３に露出されているＣｕ膜２１がシード層となり、Ｃｕ膜２１上にＣｕが堆積する。Ｃｕ膜２１上のＣｕが所定厚さになると、開口２３内には、Ｃｕ膜２１およびＣｕ膜２１上のＣｕによって、Ｃｕ再配線９が形成される。
次いで、Ｃｕ再配線９を形成する（図３のステップＳ２）。具体的には、図４Ｅに示すように、レジストパターン２２の開口２３から露出されているＣｕ膜２１の表面にＣｕのめっきを施す。このとき、開口２３に露出されているＣｕ膜２１がシード層となり、Ｃｕ膜２１上にＣｕが堆積する。Ｃｕ膜２１上のＣｕが所定厚さになると、開口２３内には、Ｃｕ膜２１およびＣｕ膜２１上のＣｕによって、Ｃｕ再配線９が形成される。
次いで、レジストパターン２２を剥離する。そして、Ｔｉ膜２０およびＣｕ膜２１において今までレジストパターン２２に覆われていた部分（平面視でレジストパターン２２と一致していた部分）を、図４Ｆに示すように、エッチングにより除去する。残ったＴｉ膜２０は、前述した第１バリア膜８となり、残ったＣｕ膜２１は、Ｃｕ再配線９の一部となる。
次いで、Ｃｕ再配線９の表面９Ｄを粗化処理する（図３のステップＳ３）。具体的には、Ｈ２Ｏ２（過酸化水素）およびＨ２ＳＯ４（硫酸）を含むエッチング液で、Ｃｕ再配線９の表面９Ｄを、エッチング量が０．７μｍ以上となるように、所定時間（粗化処理時間ということにする）エッチングする。エッチング液では、Ｈ２Ｏ２が表面９Ｄを酸化し、Ｈ２ＳＯ４が表面９Ｄ（表面９Ｄの酸化銅）をエッチングする。このような粗化処理により、図４Ｇに示すように、Ｃｕ再配線９の表面９Ｄに粗面Ｓが形成される。なお、目標の粗面Ｓが形成されたか否かは、原子間力顕微鏡（ＡＦＭ）で観察することによって、確認できる。
次いで、図４Ｈに示すように、Ｃｕ再配線９の表面９Ｄに、有機被膜１０を形成する。具体的には、Ｃｕ再配線９の表面９Ｄに、有機被膜１０の材料をスピンコートで塗布したり、当該材料の溶液にＣｕ再配線９を浸けたりし、その後、余った材料を水で洗い落す。
次に、第１樹脂膜７および有機被膜１０上の全域に、ポリイミド膜を形成する。このポリイミド膜を、リソグラフィ工程により、図示しないマスクを用いて露光し、当該ポリイミド膜に熱処理（キュア処理）を施す。すると、当該ポリイミド膜は、図４Ｉに示すように、貫通孔１１Ａおよび傾斜面１１Ｂが形成された第２樹脂膜１１（樹脂膜１６）となり（図３のステップＳ４）、有機被膜１０の表面１０Ａ（換言すれば、Ｃｕ再配線９の表面９Ｄ）を被覆している。
次に、第１樹脂膜７および有機被膜１０上の全域に、ポリイミド膜を形成する。このポリイミド膜を、リソグラフィ工程により、図示しないマスクを用いて露光し、当該ポリイミド膜に熱処理（キュア処理）を施す。すると、当該ポリイミド膜は、図４Ｉに示すように、貫通孔１１Ａおよび傾斜面１１Ｂが形成された第２樹脂膜１１（樹脂膜１６）となり（図３のステップＳ４）、有機被膜１０の表面１０Ａ（換言すれば、Ｃｕ再配線９の表面９Ｄ）を被覆している。
次いで、スパッタ法により、Ｔｉからなる膜（Ｔｉ膜２４）と、Ｃｕからなる膜（Ｃｕ膜２５）とを、この順番で、第２樹脂膜１１上に形成する。図４Ｊに示すように、Ｔｉ膜２４およびＣｕ膜２５は、互いに重なった状態で、第２樹脂膜１１の表面１１Ｃの全域を覆い、さらに、第２樹脂膜１１の貫通孔１１Ａに入り込んで、第２樹脂膜１１の傾斜面１１Ｂと貫通孔１１Ａ内における有機被膜１０の表面１０Ａとを覆っている。
次いで、図４Ｊに示すように、Ｃｕ膜２５上に、レジストパターン２６を形成する。レジストパターン２６には、開口２７が形成されている。平面視において、１つの開口２７は、１つの外部接続端子１３（図１参照）と一致している。
次いで、外部接続端子１３を形成する（図３のステップＳ５）。具体的には、図４Ｋに示すように、レジストパターン２６の開口２７から露出されているＣｕ膜２５の表面にＣｕのめっきを施す。このとき、開口２７に露出されているＣｕ膜２５がシード層となり、Ｃｕ膜２５の上にＣｕが堆積する。Ｃｕ膜２５上のＣｕが所定厚さになると、開口２７内には、Ｃｕ膜２５およびＣｕ膜２５上のＣｕによって、外部接続端子１３が形成される。
次いで、外部接続端子１３を形成する（図３のステップＳ５）。具体的には、図４Ｋに示すように、レジストパターン２６の開口２７から露出されているＣｕ膜２５の表面にＣｕのめっきを施す。このとき、開口２７に露出されているＣｕ膜２５がシード層となり、Ｃｕ膜２５の上にＣｕが堆積する。Ｃｕ膜２５上のＣｕが所定厚さになると、開口２７内には、Ｃｕ膜２５およびＣｕ膜２５上のＣｕによって、外部接続端子１３が形成される。
次いで、レジストパターン２６を剥離する。そして、Ｔｉ膜２４およびＣｕ膜２５において今までレジストパターン２６に覆われていた部分（平面視でレジストパターン２６と一致していた部分）を、エッチングにより除去する。残ったＴｉ膜２４は、前述した第２バリア膜１２となり、残ったＣｕ膜２５は、外部接続端子１３の一部となる。
そして、隣り合う半導体装置１を、境界線Ｌで分離すると、個々の半導体装置１が得られる。
そして、隣り合う半導体装置１を、境界線Ｌで分離すると、個々の半導体装置１が得られる。
図５は、前述した粗化処理時間と、飽和蒸気加圧試験（ＰＣＴ）でのＮＧ数との関係を示すグラフである。
飽和蒸気加圧試験とは、半導体装置１に対して飽和蒸気を浴びせ続ける耐久試験であり、飽和蒸気加圧試験の最中に、Ｃｕ再配線９の表面９ＤにＣｕの酸化物が形成された半導体装置１は、ＮＧ（不合格）となる。飽和蒸気加圧試験の時間が長くなるほど、半導体装置１にとっては厳しくなる。
飽和蒸気加圧試験とは、半導体装置１に対して飽和蒸気を浴びせ続ける耐久試験であり、飽和蒸気加圧試験の最中に、Ｃｕ再配線９の表面９ＤにＣｕの酸化物が形成された半導体装置１は、ＮＧ（不合格）となる。飽和蒸気加圧試験の時間が長くなるほど、半導体装置１にとっては厳しくなる。
そして、前述した粗化処理において、粗化処理時間を長くすると、Ｃｕ再配線９の表面９Ｄのエッチング量が増えるので、表面９Ｄの粗面Ｓが粗くなる。このことを踏まえて 図５を参照すると、３００ｈ（時間）続ける飽和蒸気加圧試験の場合、粗化処理時間が１０ｓ（秒）以上であった半導体装置１であれば、ＮＧ数（ＮＧになった半導体装置１のカウント数）を１つも発生せずにクリアできる（三角のドットを参照）。４００ｈ続ける（厳しい）飽和蒸気加圧試験の場合、粗化処理時間が４０ｓ以上であった半導体装置１であれば、ＮＧ数を１つも発生せずにクリアできる（四角のドットを参照）。５００ｈ続ける（さらに厳しい）飽和蒸気加圧試験の場合、粗化処理時間が８０ｓ以上であった半導体装置１であれば、前述したエッチング量が０．７μｍ以上となり、ＮＧ数を１つも発生せずにクリアできる（菱形のドットを参照）。そのため、粗化処理時間は、１０ｓ以上であればよく、好ましくは、４０ｓ以上であり、さらに好ましくは、８０ｓ以上であるとよい。そうすれば、厳しい飽和蒸気加圧試験をクリアできるように、半導体装置１の信頼性を向上させることができる。
また、粗化処理時間と、粗面Ｓにおける反射率（平均反射率）と、粗面Ｓにおける表面粗さＲｚとの関係については、以下（１）〜（４）の４つのデータが得られている。
（１）粗化処理なし（粗化処理時間は０ｓ）の場合、平均反射率は、２８．３％であり、表面粗さＲｚは、０．８９μｍ。
（２）粗化処理時間が３０ｓの場合、平均反射率は、２２．７％であり、表面粗さＲｚは、０．９６μｍ。
（３）粗化処理時間が６０ｓの場合、平均反射率は、２１．９％であり、表面粗さＲｚは、１．１１μｍ。
（４）粗化処理時間が９０ｓの場合、平均反射率は、２１．５％であり、表面粗さＲｚは、１．２０μｍ。
（１）粗化処理なし（粗化処理時間は０ｓ）の場合、平均反射率は、２８．３％であり、表面粗さＲｚは、０．８９μｍ。
（２）粗化処理時間が３０ｓの場合、平均反射率は、２２．７％であり、表面粗さＲｚは、０．９６μｍ。
（３）粗化処理時間が６０ｓの場合、平均反射率は、２１．９％であり、表面粗さＲｚは、１．１１μｍ。
（４）粗化処理時間が９０ｓの場合、平均反射率は、２１．５％であり、表面粗さＲｚは、１．２０μｍ。
これら（１）〜（４）にデータより、粗化処理時間の代わりに、平均反射率や表面粗さＲｚに基づいて粗面Ｓを特定する場合には、粗面Ｓにおける平均反射率は、２５％以下がよく、２３％以下が好ましく、２２％以下がさらに好ましい。また、粗面Ｓにおける表面粗さＲｚは、０．９５μｍ以上がよく、１．１０μｍ以上が好ましく、１．２０以上がさらに好ましい。
以上の他にも、この発明は、様々な形態での実施が可能であり、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
たとえば、前述した実施形態では、Ｃｕ再配線９の表面９Ｄの全域に粗面Ｓを設けているが、表面９Ｄにおいて、第２樹脂膜１１との密着性が弱い領域だけに粗面Ｓを設けても構わない。
たとえば、前述した実施形態では、Ｃｕ再配線９の表面９Ｄの全域に粗面Ｓを設けているが、表面９Ｄにおいて、第２樹脂膜１１との密着性が弱い領域だけに粗面Ｓを設けても構わない。
また、有機被膜１０を省略した構成もあり得る。
１ 半導体装置
２ 基板
２Ａ 素子形成面
５ パッド端子
７ 第１樹脂膜
９ Ｃｕ再配線
９Ｄ 表面
１０ 有機被膜
１１ 第２樹脂膜
１３ 外部接続端子
１３Ａ 挟み部分
１６ 樹脂膜
Ｓ 粗面
２ 基板
２Ａ 素子形成面
５ パッド端子
７ 第１樹脂膜
９ Ｃｕ再配線
９Ｄ 表面
１０ 有機被膜
１１ 第２樹脂膜
１３ 外部接続端子
１３Ａ 挟み部分
１６ 樹脂膜
Ｓ 粗面
Claims (13)
- チップサイズパッケージの半導体装置であって、
素子形成面を有する基板と、
前記素子形成面に設けられたパッド端子と、
前記パッド端子から延び出たＣｕ再配線と、
前記Ｃｕ再配線の表面を被覆する樹脂膜とを含み、
前記Ｃｕ再配線の表面は、粗化処理された粗面を含む、半導体装置。 - 前記Ｃｕ再配線の表面と前記樹脂膜との間に配置される有機被膜を含む、請求項１記載の半導体装置。
- 前記有機被膜は、Ｃ、ＮおよびＣｕを含む化合物からなる、請求項２記載の半導体装置。
- 前記粗面における反射率は、２０％以上２５％以下である、請求項１〜３のいずれか一項に記載の半導体装置。
- 前記粗面の表面粗さＲｚは、０．９５μｍ以上である、請求項１〜４のいずれか一項に記載の半導体装置。
- 前記樹脂膜は、
前記基板と前記Ｃｕ再配線との間に配置された第１樹脂膜と、
前記Ｃｕ再配線に対する前記第１樹脂膜の反対側に配置される第２樹脂膜とを含み、
前記粗面は、前記Ｃｕ再配線における前記第２樹脂膜との界面に設けられている、請求項１〜５のいずれか一項に記載の半導体装置。 - 前記第１樹脂膜と前記第２樹脂膜とが接触している、請求項６記載の半導体装置。
- 前記第２樹脂膜を貫通して前記Ｃｕ再配線に接続された外部接続端子を含み、
前記外部接続端子は、前記Ｃｕ再配線との間で前記第２樹脂膜を挟む挟み部分を含む、請求項６または７記載の半導体装置。 - チップサイズパッケージの半導体装置の製造方法であって、
基板の素子形成面にパッド端子を形成する工程と、
前記パッド端子から延び出るＣｕ再配線を形成する工程と、
前記Ｃｕ再配線の表面を粗化処理し、当該表面に粗面を形成する工程と、
前記Ｃｕ再配線の表面を、樹脂膜で被覆する工程とを含む、半導体装置の製造方法。 - 前記Ｃｕ再配線の表面の粗化処理は、エッチング液で当該表面をエッチングする処理を含む、請求項９記載の半導体装置の製造方法。
- 前記エッチング液は、Ｈ２Ｏ２およびＨ２ＳＯ４を含む、請求項１０記載の半導体装置の製造方法。
- 前記Ｃｕ再配線の表面と前記樹脂膜との間に、ＣおよびＮからなる有機被膜を形成する工程を含む、請求項９〜１１のいずれか一項に記載の半導体装置の製造方法。
- 前記樹脂膜を貫通して前記Ｃｕ再配線に接続される外部接続端子を形成する工程を含む、請求項９〜１２のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013034973A JP6137454B2 (ja) | 2013-02-25 | 2013-02-25 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013034973A JP6137454B2 (ja) | 2013-02-25 | 2013-02-25 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014165335A true JP2014165335A (ja) | 2014-09-08 |
| JP6137454B2 JP6137454B2 (ja) | 2017-05-31 |
Family
ID=51615683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013034973A Active JP6137454B2 (ja) | 2013-02-25 | 2013-02-25 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6137454B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101761588B1 (ko) * | 2016-07-29 | 2017-08-04 | 주식회사 에스에프에이반도체 | 웨이퍼 레벨 패키지 및 그 제조방법 |
| KR102081088B1 (ko) * | 2018-08-29 | 2020-02-25 | 삼성전자주식회사 | 반도체 패키지 |
| JP2020188095A (ja) * | 2019-05-13 | 2020-11-19 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6194756A (ja) * | 1984-10-17 | 1986-05-13 | 株式会社日立製作所 | 金属と樹脂の複合体の製造方法 |
| JP2000282265A (ja) * | 1999-03-31 | 2000-10-10 | Mec Kk | 銅または銅合金のマイクロエッチング剤およびそれを用いる表面処理法 |
| JP2002317281A (ja) * | 2000-11-28 | 2002-10-31 | Shipley Co Llc | 接着性が向上された金属表面のエポキシ樹脂での処理方法 |
| JP2006210406A (ja) * | 2005-01-25 | 2006-08-10 | Fujikura Ltd | 配線とそれを備えた半導体装置 |
| JP2008109109A (ja) * | 2006-09-29 | 2008-05-08 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| JP2011129779A (ja) * | 2009-12-18 | 2011-06-30 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2011134942A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
-
2013
- 2013-02-25 JP JP2013034973A patent/JP6137454B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6194756A (ja) * | 1984-10-17 | 1986-05-13 | 株式会社日立製作所 | 金属と樹脂の複合体の製造方法 |
| JP2000282265A (ja) * | 1999-03-31 | 2000-10-10 | Mec Kk | 銅または銅合金のマイクロエッチング剤およびそれを用いる表面処理法 |
| JP2002317281A (ja) * | 2000-11-28 | 2002-10-31 | Shipley Co Llc | 接着性が向上された金属表面のエポキシ樹脂での処理方法 |
| JP2006210406A (ja) * | 2005-01-25 | 2006-08-10 | Fujikura Ltd | 配線とそれを備えた半導体装置 |
| JP2008109109A (ja) * | 2006-09-29 | 2008-05-08 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| JP2011129779A (ja) * | 2009-12-18 | 2011-06-30 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2011134942A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101761588B1 (ko) * | 2016-07-29 | 2017-08-04 | 주식회사 에스에프에이반도체 | 웨이퍼 레벨 패키지 및 그 제조방법 |
| KR102081088B1 (ko) * | 2018-08-29 | 2020-02-25 | 삼성전자주식회사 | 반도체 패키지 |
| US10872863B2 (en) | 2018-08-29 | 2020-12-22 | Samsung Electronics Co.. Ltd. | Semiconductor package |
| JP2020188095A (ja) * | 2019-05-13 | 2020-11-19 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
| US11824024B2 (en) | 2019-05-13 | 2023-11-21 | Fuji Electric Co., Ltd. | Semiconductor module and method of manufacturing semiconductor module |
| JP7472435B2 (ja) | 2019-05-13 | 2024-04-23 | 富士電機株式会社 | 半導体モジュールの製造方法 |
| US12062630B2 (en) | 2019-05-13 | 2024-08-13 | Fuji Electric Co., Ltd. | Semiconductor module and method of manufacturing semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6137454B2 (ja) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100714818B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5183708B2 (ja) | 半導体装置およびその製造方法 | |
| JP5222459B2 (ja) | 半導体チップの製造方法、マルチチップパッケージ | |
| JP6050975B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
| JP2009043857A (ja) | 半導体装置およびその製造方法 | |
| US10049997B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2010171386A (ja) | 半導体装置及びその製造方法 | |
| US9818709B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20200068958A (ko) | 배선 구조체 및 이의 형성 방법 | |
| US8697566B2 (en) | Bump structure and manufacturing method thereof | |
| JP2009177072A (ja) | 半導体装置及びその製造方法 | |
| US8349736B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP6137454B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20070007671A1 (en) | Semiconductor device and method of manufacturing the same | |
| US10199345B2 (en) | Method of fabricating substrate structure | |
| JP2006210406A (ja) | 配線とそれを備えた半導体装置 | |
| JP2019083250A (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2014174825A1 (ja) | 半導体装置 | |
| JP2013021085A (ja) | インターポーザ及びその製造方法、並びに半導体装置及びその製造方法 | |
| JP4506767B2 (ja) | 半導体装置の製造方法 | |
| JP2017191840A (ja) | 半導体装置および半導体装置の製造方法 | |
| US10993332B2 (en) | Circuit substrate | |
| US20070035022A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2012119444A (ja) | 半導体装置 | |
| US6734042B2 (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170418 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6137454 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |