JP2011129779A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】絶縁層が半導体チップから剥離することを防止可能な半導体装置及びその製造方法を提供することを目的とする。
【解決手段】本半導体装置は、主面に電極パッドが形成された半導体チップと、前記電極パッド上に形成された内部接続端子と、前記主面に、前記内部接続端子の一部を露出し他部を覆うように形成されるとともに、前記半導体チップの側面及び裏面を覆うように形成された絶縁層と、前記絶縁層上に形成され、前記内部接続端子の露出部と電気的に接続された配線パターンと、を有する。
【選択図】図１２

Description

本発明は、半導体チップ上に配線パターンが形成された半導体装置及びその製造方法に関する。

近年、半導体応用製品はデジタルカメラや携帯電話などの各種モバイル機器用途等として小型化、薄型化、軽量化が急激に進んでいる。それに伴い、例えば、ＮＡＮＤ型フラッシュメモリー等の半導体装置にも小型化、高密度化が要求され、平面視した状態で半導体チップと略同じ大きさとされた所謂チップサイズパッケージ（ＣＳＰ）と呼ばれる半導体装置（例えば、図１参照）が提案されている。又、このような半導体装置には小型化、高密度化が要求されると同時に低価格化も強く要求されている。

以下、図面を参照しながら、従来から提案されている半導体装置及びその製造方法について説明する。図１は、従来の半導体装置を例示する断面図である。図１を参照するに、従来の半導体装置１００は、半導体チップ１０１と、内部接続端子１０２と、絶縁層１０３と、配線パターン１０４と、ソルダーレジスト１０６と、外部接続端子１０７とを有する。

半導体チップ１０１は、薄板化された半導体基板１０９と、半導体集積回路１１１と、複数の電極パッド１１２と、保護膜１１３とを有する。半導体基板１０９は、例えば、薄板化されたＳｉウエハが個片化されたものである。

半導体集積回路１１１は、半導体基板１０９の表面側に設けられている。半導体集積回路１１１は、拡散層、絶縁層、ビア、及び配線等（図示せず）から構成されている。複数の電極パッド１１２は、半導体集積回路１１１上に設けられている。複数の電極パッド１１２は、半導体集積回路１１１に設けられた配線と電気的に接続されている。保護膜１１３は、半導体集積回路１１１上に設けられている。保護膜１１３は、半導体集積回路１１１を保護するための膜である。

内部接続端子１０２は、電極パッド１１２上に設けられている。内部接続端子１０２の上端部は、絶縁層１０３から露出されている。内部接続端子１０２の上端部は、配線パターン１０４と接続されている。絶縁層１０３は、内部接続端子１０２が設けられた側の半導体チップ１０１を覆うように設けられている。絶縁層１０３としては、例えば、粘着性を有するシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film）等）を用いることができる。このような絶縁樹脂は、一般的にエポキシ系樹脂、シアネートエステル系樹脂等からなる乳白色系或いは無色系の透明性を有しており、絶縁層１０３の下部に位置する半導体集積回路１１１までα線、可視光線及び紫外線を透過する。

配線パターン１０４は、絶縁層１０３上に設けられている。配線パターン１０４は、内部接続端子１０２と接続されている。配線パターン１０４は、内部接続端子１０２を介して、電極パッド１１２と電気的に接続されている。配線パターン１０４は、外部接続端子１０７が配設される外部接続端子配設領域１０４Ａを有する。ソルダーレジスト１０６は、外部接続端子配設領域１０４Ａ以外の配線パターン１０４部分を覆うように、絶縁層１０３上に設けられている。

外部接続端子１０７は、配線パターン１０４の外部接続端子配設領域１０４Ａに設けられている。外部接続端子１０７は、配線パターン１０４と接続されている。外部接続端子１０７の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。

図２は、従来の半導体装置が形成される半導体基板を例示する平面図である。図２において、１１０は半導体基板、Ｃはダイサーが半導体基板１１０を切断する位置（以下、「切断位置Ｃ」とする）を示している。図２を参照するに、半導体基板１１０は、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離するスクライブ領域Ｂとを有する。複数の半導体装置形成領域Ａは、半導体装置１００が形成される領域である。半導体基板１１０は、薄板化され、かつ切断位置Ｃにおいて切断されることにより、先に説明した半導体基板１０９（図１参照）となる基板である。

図３〜図１１は、従来の半導体装置の製造工程を例示する図である。図３〜図１１において、図１に示す従来の半導体装置１００と同一構成部分には同一符号を付し、その説明は省略する場合がある。図３〜図１１において、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域を分離するスクライブ領域（以下、「スクライブ領域Ｂ」とする）、Ｃはダイシングブレードが半導体基板１１０を切断する位置（以下、「切断位置Ｃ」とする）を示している。

始めに、図３に示す工程では、薄板化される前の半導体基板１１０の表面側に、半導体集積回路１１１、複数の電極パッド１１２、及び保護膜１１３を有する半導体チップ１０１を形成する。次いで、図４に示す工程では、複数の電極パッド１１２上に内部接続端子１０２を形成する。この段階では、複数の内部接続端子１０２には、高さのばらつきがある。

次いで、図５に示す工程では、複数の内部接続端子１０２に平坦な板１１５を押し当てて、複数の内部接続端子１０２の高さを揃える（レベリングを行う）。次いで、図６に示す工程では、内部接続端子１０２が形成された側の半導体チップ１０１及び内部接続端子１０２を覆うように、樹脂から構成される絶縁層１０３を形成する。絶縁層１０３としては、例えば、粘着性を有するシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film）等）を用いることができる。このような絶縁樹脂は、一般的にエポキシ系樹脂、シアネートエステル系樹脂等からなる乳白色系或いは無色系の透明性を有しており、絶縁層１０３の下部に位置する半導体集積回路１１１までα線、可視光線及び紫外線を透過する。

次いで、図７に示す工程では、内部接続端子１０２の面１０２Ａが絶縁層１０３から露出するまで、絶縁層１０３を研磨する。このとき、絶縁層１０３の面１０３Ａが内部接続端子１０２の面１０２Ａと略面一となるように研磨を行う。これにより、図７に示す構造体の面（具体的には、絶縁層１０３の面１０３Ａ及び内部接続端子１０２の面１０２Ａ）は、平坦な面になる。

次いで、図８に示す工程では、平坦な面とされた図７に示す構造体の面に配線パターン１０４を形成する。具体的には、配線パターン１０４は、例えば、図７に示す構造体に金属箔（図示せず）を貼り付け、次いで、金属箔上を覆うようにレジスト（図示せず）を塗布し、次いで、このレジストを露光、現像することで配線パターン１０４の形成領域に対応する部分の金属箔上にレジスト膜（図示せず）を形成する。その後、上記レジスト膜をマスクとして金属箔をエッチングすることで、配線パターン１０４を形成する（サブトラクティブ法）。その後、レジスト膜を除去する。

次いで、図９に示す工程では、外部接続端子配設領域１０４Ａ以外の部分の配線パターン１０４を覆うように、絶縁層１０３上にソルダーレジスト１０６を形成する。次いで、図１０に示す工程では、半導体基板１１０の裏面側から半導体基板１１０を研磨して、半導体基板１１０を薄板化する。次いで、図１１に示す工程では、外部接続端子配設領域１０４Ａに外部接続端子１０７を形成する。外部接続端子１０７の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。その後、切断位置Ｃに対応する部分の半導体基板１１０を切断することで、複数の半導体装置１００が製造される。

特許第３３１３５４７号 特許第３６１４８２８号 特許第３６１４８２９号

ところで、従来から提案されている半導体装置の製造工程においては、不良の半導体チップもパッケージングするため、半導体装置の歩留まりが低下することで製造コストの増加を招き、低価格化の実現を妨げている。不良の半導体チップが製造される要因の一つとして、半導体チップ１０１と絶縁層１０３との剥離が挙げられる。これは、半導体チップ１０１の保護膜１１３と保護膜１１３上に形成された絶縁層１０３との密着性が悪いことに起因して絶縁層１０３が保護膜１１３から剥離するものであり、従来から大きな問題となっていた。

本発明は、上述した問題点に鑑みてなされたものであり、絶縁層が半導体チップから剥離することを防止可能な半導体装置及びその製造方法を提供することを目的とする。

本半導体装置は、主面に電極パッドが形成された半導体チップと、前記電極パッド上に形成された内部接続端子と、前記主面に、前記内部接続端子の一部を露出し他部を覆うように形成されるとともに、前記半導体チップの側面及び裏面を覆うように形成された絶縁層と、前記絶縁層上に形成され、前記内部接続端子の露出部と電気的に接続された配線パターンと、を有することを要件とする。

本半導体装置の製造方法は、支持基板上に第１絶縁層を形成する第１工程と、主面に電極パッドが形成された複数の半導体チップと前記複数の半導体チップの間に配置されたスクライブ領域とを有する半導体基板を準備し前記電極パッドに内部接続端子を形成する第２工程と、前記半導体基板の裏面を前記第１絶縁層を介して前記支持基板に固着する第３工程と、前記主面側から前記第１絶縁層の途中までをハーフカットし前記スクライブ領域に溝部を形成する第４工程と、前記溝部を埋めるとともに前記内部接続端子の一部を露出し他部を覆う第２絶縁層を形成する第５工程と、前記第２絶縁層上に前記内部接続端子の露出部と電気的に接続される配線パターンを形成する第６工程と、前記支持基板を除去する第７工程と、前記第１絶縁層及び前記第２絶縁層を前記スクライブ領域で切断し前記主面及び側面が前記第２絶縁層で覆われ前記裏面が前記第１絶縁層で覆われた複数の前記半導体チップを有する半導体装置を作製する第８工程と、を有することを要件とする。

開示の技術によれば、絶縁層が半導体チップから剥離することを防止可能な半導体装置及びその製造方法を提供することができる。

従来の半導体装置を例示する断面図である。 従来の半導体装置が形成される半導体基板を例示する平面図である。 従来の半導体装置の製造工程を例示する図（その１）である。 従来の半導体装置の製造工程を例示する図（その２）である。 従来の半導体装置の製造工程を例示する図（その３）である。 従来の半導体装置の製造工程を例示する図（その４）である。 従来の半導体装置の製造工程を例示する図（その５）である。 従来の半導体装置の製造工程を例示する図（その６）である。 従来の半導体装置の製造工程を例示する図（その７）である。 従来の半導体装置の製造工程を例示する図（その８）である。 従来の半導体装置の製造工程を例示する図（その９）である。 第１の実施の形態に係る半導体装置を例示する断面図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その６）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その７）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その８）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その９）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１０）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１４）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１５）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１６）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１７）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１８）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１９）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２０）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２１）である。 第２の実施の形態に係る半導体装置を例示する断面図である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第３の実施の形態に係る半導体装置を例示する断面図である。 第３の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第３の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第３の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第３の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。

以下、図面を参照して、本発明を実施するための形態の説明を行う。

〈第１の実施の形態〉
図１２は、第１の実施の形態に係る半導体装置を例示する断面図である。図１２を参照するに、半導体装置１０は、半導体チップ１１と、内部接続端子１２と、第１絶縁層３９ａ及び第２絶縁層３９ｂを含む絶縁層３９と、第１金属層２６及び第２金属層２７を含む配線パターン１４と、ソルダーレジスト１６と、外部接続端子１７とを有する。

図１２において、半導体チップ１１は、半導体基板２１と、半導体集積回路２２と、複数の電極パッド２３と、保護膜２４とを有する。半導体基板２１は、半導体集積回路２２を形成するための基板である。半導体基板２１は、薄板化されている。半導体基板２１の厚さＴ₁（半導体集積回路２２の厚さも含む）は、例えば、５０〜５００μｍ程度とすることができる。半導体基板２１は、例えば、薄板化されたＳｉウエハが個片化されたものである。

半導体集積回路２２は、半導体基板２１の一方の側に設けられている。半導体集積回路２２は、半導体基板２１に形成された拡散層（図示せず）、半導体基板２１上に積層された絶縁層（図示せず）、及び積層された絶縁層に設けられたビア（図示せず）及び配線等（図示せず）から構成されている。

電極パッド２３は、半導体集積回路２２上に複数設けられている。電極パッド２３は、半導体集積回路２２に設けられた配線（図示せず）と電気的に接続されている。電極パッド２３の材料としては、例えば、Ａｌ等を用いることができる。電極パッド２３の材料として、Ｃｕ層の上にＡｌ層を形成したもの、Ｃｕ層の上にＳｉ層を形成し、その上に更にＡｌ層を形成したもの等を用いても構わない。以降、半導体チップ１１において、電極パッド２３が形成されている側の面を、主面と称する場合がある。又、半導体チップ１１において、主面と反対側に位置する、主面と略平行な面を、裏面と称する場合がある。又、半導体チップ１１において、主面及び裏面と略垂直な面を、側面と称する場合がある。

保護膜２４は、半導体基板２１の表面及び半導体集積回路２２上に設けられている。保護膜２４は、半導体集積回路２２を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜２４としては、例えば、ＳｉＮ膜、ＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。

内部接続端子１２は、半導体チップ１１の電極パッド２３上に設けられている。内部接続端子１２は、半導体チップ１１の半導体集積回路２２と配線パターン１４とを電気的に接続している。内部接続端子１２の高さＨ_１は、例えば、２０〜５０μｍ程度とすることができる。内部接続端子１２としては、例えば、Ａｕバンプ、Ｃｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプ或いはＣｕバンプは、例えば、ワイヤボンディング装置を用いて、ボンディングワイヤにより形成することができる。又、めっき法により形成することもできる。

絶縁層３９は、第１絶縁層３９ａ及び第２絶縁層３９ｂを含んで構成されている。第１絶縁層３９ａは、半導体チップ１１の裏面を覆うように形成されている。第２絶縁層３９ｂは、半導体チップ１１の主面に設けられた電極パッド２３上及び保護膜２４上に内部接続端子１２を覆うように形成されており、更に、半導体チップ１１の側面を覆うように形成されている。すなわち、絶縁層３９（第１絶縁層３９ａ及び第２絶縁層３９ｂ）は、半導体チップ１１の全面を封止保護している。

内部接続端子１２の面１２Ａは、絶縁層３９の上面から露出されている。絶縁層３９の上面は、内部接続端子１２の面１２Ａと略面一とされている。絶縁層３９は、配線パターン１４を形成する際のベース材となるものである。このように、半導体チップ１１は絶縁層３９により完全に封止されており、保護膜２４と絶縁層３９との界面が半導体装置１０の外部に露出しないため、絶縁層３９が半導体チップ１１から剥離することを防止することができる。又、落下等により半導体装置１０に衝撃が加わった場合に、半導体基板１１が割れる虞を低減することができる。

半導体チップ１１の裏面に形成された第１絶縁層３９ａの厚さＴ_２は、例えば２０〜５０μｍ程度とすることができる。半導体チップ１１の主面上部に形成された第２絶縁層３９ｂの厚さＴ_３は、例えば２０〜５０μｍ程度とすることができる。半導体チップ１１の側面に形成された第２絶縁層３９ｂの厚さＴ_４は、例えば１０〜７０μｍ程度とすることができる。

第１絶縁層３９ａ及び第２絶縁層３９ｂの材料としては、例えばエポキシ系樹脂等の絶縁樹脂や異方性導電樹脂、ビルドアップ樹脂（無機フィラー入りのエポキシ樹脂又は無機フィラーなしのエポキシ樹脂）、液晶ポリマー（liquid crystal polymer）等を用いることができる。異方性導電樹脂は、エポキシ系樹脂或いはシアネートエステル系樹脂をベースとする絶縁樹脂にＮｉ／Ａｕに被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。

なお、第１絶縁層３９ａの材料と第２絶縁層３９ｂの材料は、同じものを用いることが好ましい。又、第１絶縁層３９ａの厚さＴ_２と第２絶縁層３９ｂの厚さＴ_３は同程度であることが好ましい。第１絶縁層３９ａと第２絶縁層３９ｂの物性や厚さの違いにより生じる、第１絶縁層３９ａと第２絶縁層３９ｂの界面の剥離等を防止するためである。

絶縁層３９（第１絶縁層３９ａ及び第２絶縁層３９ｂ）は、α線を遮蔽する材料を含んで構成されていることが好ましい。絶縁層３９をα線を遮蔽する材料を含有して構成することにより、外部又は外部接続端子１７等により発生し半導体基板２１へ到達するα線の量を低減することが可能となり、いわゆるソフトエラー等の半導体装置１０の誤動作を防止することができるからである。α線を遮蔽することが目的であるから、α線を遮蔽できればどのような材料を含んでいても構わないが、例えばエポキシ系樹脂等の絶縁樹脂や異方性導電樹脂、ビルドアップ樹脂（無機フィラー入りのエポキシ樹脂又は無機フィラーなしのエポキシ樹脂）、液晶ポリマー（liquid crystal polymer）等に例えばポリイミドや、変性ポリイミド等のポリイミド系化合物を含んで構成することにより、効果的にα線を遮蔽することができる。

ただし、半導体集積回路２２は半導体装置１０の主面側に形成されているため、裏面を覆う第１絶縁層３９ａよりも主面を覆う第２絶縁層３９ｂの方が、α線を遮蔽する観点からは重要である。そこで、第２絶縁層３９ｂは例えばポリイミドや、変性ポリイミド等のポリイミド系化合物を含んで構成し、第１絶縁層３９ａには例えばポリイミドや、変性ポリイミド等のポリイミド系化合物を含まないようにすることもできる。

又、絶縁層３９として、例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされたエポキシ系樹脂等の絶縁樹脂や異方性導電樹脂、ビルドアップ樹脂（無機フィラー入りのエポキシ樹脂又は無機フィラーなしのエポキシ樹脂）、液晶ポリマー（liquid crystal polymer）等を用いることが好ましい。

例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされた絶縁層３９は、α線を遮蔽する性質を持つとともに、可視光線及び紫外線を遮蔽する性質も持つ。可視光線及び紫外線を遮蔽することにより、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置１０の誤動作を防止することができる。一例を挙げれば、絶縁層３９を構成する第２絶縁層３９ｂの厚さＴ_３が３０μｍであり、カーボンブラックの添加量が０．５〜１．０ｗｔ％である場合に、可視光線及び紫外線を遮蔽することができる。

絶縁層３９は、熱膨張率を低くするため等を目的として、例えば球状シリカ（ＳｉＯ_２）等の無機フィラーを含有してもよい。無機フィラーの中には、Ｕ（ウラン）、Ｔｈ（トリウム）等の放射性物質が極微量含まれている。従って、無機フィラーの中に含まれるＵ（ウラン）、Ｔｈ（トリウム）等の放射性物質からα線が発生する場合がある。

絶縁層３９のα線検出量は、０．００１５ｃｏｕｎｔ／ｃｍ^２・ｈ以下であることが好ましい。絶縁層３９の外側（外部接続端子１７側）から照射されるα線、可視光線又は紫外線を低減しても、絶縁層３９のα線含有量が多く、絶縁層３９自身がα線を発生しては、いわゆるソフトエラーの発生率を低減できないからである。ここで、絶縁層３９のα線検出量とは、絶縁層３９から放出されるα線の量を測定した値である。絶縁層３９のα線検出量は、絶縁層３９に含有される無機フィラーの量を調整することにより、０．００１５ｃｏｕｎｔ／ｃｍ^２・ｈ以下とすることができる。絶縁層３９のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ^２・ｈ以下であれば、α線に起因するいわゆるソフトエラーの発生率が極めて低くなることが経験的に知られている。

絶縁層３９に含有されるイオン性不純物であるＣｌ⁻及びＮａ^＋の量は、それぞれ１０ｐｐｍ以下であることが好ましい。又、絶縁層３９に含有されるイオン性不純物であるＮＨ_４ ^＋の量は、５０ｐｐｍ以下であることが好ましい。例えばＡｌ等から構成されている電極パッド２３の腐食対策のためである。なお、イオン性不純物の量は、熱水で抽出（例えば１２１℃／２０ｈｒｓ）し、イオンクロマト法にて分析することにより測定することができる。

絶縁層３９の無機フィラーの含有量は、例えば３０〜５０ｗｔ％（絶縁層３９の重量に対する無機フィラーの重量の比率）とすることができる。なお、熱膨張率を低くすること、Ｓｉとの熱膨張率のミスマッチによるＳｉウエハの反りを低減すること等の目的を達成するため、絶縁層３９に含有される無機フィラーの量を共にゼロとすることはできない。

内部接続端子１２は絶縁層３９のみに覆われている。このような構造とすることにより、内部接続端子１２に局所的な応力がかかることを防止することが可能となり、内部接続端子１２にクラックが発生することを防止できる。すなわち、内部接続端子１２が２以上の絶縁層と接していると、２以上の絶縁層の物性（熱膨張係数や弾性率等）の違い等に起因して、温度変化等により内部接続端子１２の２以上の絶縁層と接している部分に局所的な応力がかかり、内部接続端子１２にクラックが発生する場合がある。内部接続端子１２を１つの絶縁層のみと接する構造とすることにより、内部接続端子１２にクラックが発生する問題を回避することができる。

なお、前述のように、保護膜２４に、更にポリイミドからなる層が積層されている場合がある。この場合には、保護膜２４に積層されているポリイミドの層がα線を遮蔽する効果を有する。本実施形態では、保護膜２４に更にポリイミドからなる層が積層されていない場合にも、絶縁層３９によりα線を遮蔽することができる。

配線パターン１４は、いわゆる再配線と呼ばれる場合があり、電極パッド２３の位置と、外部接続端子１７の位置とを異ならせるため（ファンイン及び任意の位置への端子配置をするため、所謂ピッチ変換のため）に設けられる。配線パターン１４は、第１金属層２６及び第２金属層２７から構成され、更に、第１金属層２６は、Ｔｉ膜とＣｕ膜との積層構造、Ｃｒ膜とＣｕ膜との積層構造、又はＣｕ膜の単層構造とされている。第２金属層２７の材料としては、例えば、Ｃｕ等を用いることができる。

配線パターン１４は、内部接続端子１２の面１２Ａと接触するように、絶縁層３９の上面に設けられている。配線パターン１４は、内部接続端子１２を介して、半導体集積回路２２と電気的に接続されている。配線パターン１４は、外部接続端子１７が配設される外部接続端子配設領域１４Ａを有する。配線パターン１４の厚さは、例えば、５〜２０μｍ程度とすることができる。

第１金属層２６をＴｉ膜とＣｕ膜との積層構造、又は、Ｃｒ膜とＣｕ膜との積層構造とした場合に、絶縁層３９の上面から露出した内部接続端子１２の面１２Ａと第１金属層２６を構成するＴｉ膜又はＣｒ膜とは金属結合をしている。第１金属層２６をＣｕ膜の単層構造とした場合に、絶縁層３９の上面から露出した内部接続端子１２の面１２Ａと第１金属層２６を構成するＣｕ膜とは金属結合をしている。

又、第１金属層２６をＴｉ膜とＣｕ膜との積層構造、又は、Ｃｒ膜とＣｕ膜との積層構造とした場合に、第１金属層２６を構成するＴｉ膜又はＣｒ膜とＣｕ膜とは金属結合をしている。金属結合することにより、内部接続端子１２の面１２Ａと第１金属層２６は強固に接合することが可能となり、両者間の機械的及び電気的な接続信頼性を高めることができる。

ソルダーレジスト１６は、外部接続端子配設領域１４Ａを開口し（ＳＭＤ、ＮＳＭＤのどちらも可能）、配線パターン１４を覆うように設けられている。ソルダーレジスト１６が無機フィラーを含有していると、無機フィラーの中にはＵ（ウラン）、Ｔｈ（トリウム）等の放射性物質が極微量含まれているため、ソルダーレジスト１６がα線の発生源になり得る。

そこで、第１の実施の形態に係る半導体装置１０では、ソルダーレジスト１６は無機フィラーを含有していない（フィラーレスである）ものを用いることが好ましい。その結果、ソルダーレジスト１６の発生するα線の量を限りなくゼロに近づけることができる。ソルダーレジスト１６の材料としては、例えば無機フィラーを含有していない、エポキシやエポキシアクリレート、シアネートエステル、シロキサンを主成分とする樹脂等を用いることができる。

外部接続端子１７は、配線パターン１４の外部接続端子配設領域１４Ａに設けられている。外部接続端子１７は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続される端子である。外部接続端子１７としては、例えば、はんだバンプ等を用いることができる。外部接続端子１７の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。又、樹脂（例えばジビニルベンゼン等）をコアとするはんだボール（Ｓｎ−３．５Ａｇ）等を用いても構わない。

ただし、外部接続端子１７の材料としては、例えばＳｎ−３．５Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等のＰｂフリーはんだを用いることが好ましい。例えば変性ポリイミドのようなα線を遮蔽する材料を含んで構成され、更にα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ^２・ｈ以下となるように無機フィラーの含有量が調整された絶縁層３９、無機フィラーを含有していない（フィラーレスである）ソルダーレジスト１６、Ｐｂフリーはんだを用いた外部接続端子１７の相乗効果により、半導体基板２１へ到達するα線の量を激減させることができるからである。

図１３〜図３３は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。図１３〜図３３において、図１２に示す半導体装置１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図１５〜図３３において、Ｃはダイシングブレードが絶縁層３９等を切断する位置（以下、「基板切断位置Ｃ」とする）、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域（以下、「スクライブ領域Ｂ」とする）を示している。

始めに、図１３に示す工程では、支持基板３１を準備する。支持基板３１としては、例えば、Ｓｉウエハ等を用いることができる。支持基板３１としてＳｉウエハを用いる場合に、支持基板３１の直径は、例えば６インチ（約１５０ｍｍ）、８インチ（約２００ｍｍ）、１２インチ（約３００ｍｍ）等とすることができる。又、支持基板３１の厚さＴ_５は、例えば０．６２５ｍｍ（直径＝６インチの場合）、０．７２５ｍｍ（直径＝８インチの場合）、０．７７５ｍｍ（直径＝１２インチの場合）等とすることができる。なお、支持基板３１としてＣｕ板等の金属板を用いても構わない。

次いで、図１４に示す工程では、支持基板３１の面３１ＡにＢ−ステージ状態（半硬化状態）の第１絶縁層３９ａを形成する。Ｂ−ステージ状態（半硬化状態）の第１絶縁層３９ａは、接着性（タック性）を有する。第１絶縁層３９ａの厚さＴ_２は、例えば２０〜５０μｍ程度とすることができる。第１絶縁層３９ａの材料としては、例えば粘着性を有するＢ−ステージ状態（半硬化状態）のシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））、液状又はペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））、粘着性を有するＢ−ステージ状態（半硬化状態）のシート状の異方性導電樹脂（例えば、ＡＣＦ（Anisotropic Conductive Film））、液状又はペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））、ビルドアップ樹脂（無機フィラー入りのエポキシ樹脂又は無機フィラーなしのエポキシ樹脂）、液晶ポリマー（liquid crystal polymer）等を用いることができる。ＡＣＰ及びＡＣＦは、エポキシ系樹脂或いはシアネートエステル系樹脂をベースとする絶縁樹脂にＮｉ／Ａｕに被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。第１絶縁層３９ａの材料の詳細に関しては、前述の通りである。

第１絶縁層３９ａの材料としてシート状の絶縁樹脂等を用いた場合には、支持基板３１の面３１Ａにシート状の絶縁樹脂等をラミネートする。但し、この工程では、シート状の絶縁樹脂等の熱硬化は行わず、Ｂ−ステージ状態（半硬化状態）にしておく。なお、第１絶縁層３９ａを真空雰囲気中でラミネートすることにより、第１絶縁層３９ａ中へのボイドの巻き込みを防止することができる。

第１絶縁層３９ａの材料として液状又はペースト状の絶縁樹脂等を用いた場合には、支持基板３１の面３１Ａに液状又はペースト状の絶縁樹脂等を例えば印刷法やスピンコート法等により塗布する。そして、塗布した液状又はペースト状の絶縁樹脂等をプリベークしてＢ−ステージ状態（半硬化状態）にする。

次いで、図１５及び図１６に示す工程では、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂ（例えば、幅５０〜２００μｍ程度）とを有する半導体基板２１Ｗを準備する。なお、図１５は平面図、図１６は断面図である。半導体基板２１Ｗは、薄板化され、かつ基板切断位置Ｃにおいて切断されることにより、先に説明した半導体基板２１（図１２参照）となるものである。半導体基板２１Ｗとしては、例えば、Ｓｉウエハ等を用いることができる。半導体基板２１ＷとしてＳｉウエハを用いる場合に、半導体基板２１Ｗの直径は、例えば６インチ（約１５０ｍｍ）、８インチ（約２００ｍｍ）、１２インチ（約３００ｍｍ）等とすることができる。又、半導体基板２１Ｗの厚さＴ_６は、例えば０．６２５ｍｍ（直径＝６インチの場合）、０．７２５ｍｍ（直径＝８インチの場合）、０．７７５ｍｍ（直径＝１２インチの場合）等とすることができる。

次いで、図１７に示す工程では、半導体装置形成領域Ａに対応する半導体基板２１Ｗの主面側に、周知の手法により、半導体集積回路２２、電極パッド２３、及び保護膜２４を有する半導体チップ１１を形成する。電極パッド２３の材料としては、例えば、Ａｌ等を用いることができる。電極パッド２３の材料として、Ｃｕ層の上にＡｌ層を形成したもの、Ｃｕ層の上にＳｉ層を形成し、その上に更にＡｌ層を形成したもの等を用いても構わない。保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。

次いで、図１８に示す工程では、複数の半導体装置形成領域Ａに設けられた複数の電極パッド２３上にそれぞれ内部接続端子１２を形成する。内部接続端子１２としては、例えば、Ａｕバンプ、Ｃｕバンプ、Ａｕめっき膜、無電解めっき法やＡｌジンケート法により形成されたＮｉ膜とＮｉ膜上に積層されるＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプ或いはＣｕバンプは、例えば、ワイヤボンディング装置を用いて、ボンディングワイヤにより形成することができる。又、めっき法により形成することもできる。なお、図１８に示す工程で形成された複数の内部接続端子１２には、高さばらつきが存在する。

次いで、図１９に示す工程では、半導体基板２１Ｗを裏面側から研磨又は研削して、半導体基板２１Ｗを薄板化する。半導体基板２１Ｗの薄板化には、例えば、バックサイドグラインダー等を用いることができる。薄板化後の半導体基板２１Ｗの厚さＴ_１は、例えば、５０〜５００μｍ程度とすることができる。なお、図１９に示す工程は削除される場合もある。

次いで、図２０に示す工程では、支持基板３１の面３１Ａに第１絶縁層３９ａを介して図１９に示す構造体を固着する。具体的には、始めに、熱硬化されていないＢ−ステージ状態（半硬化状態）の第１絶縁層３９ａの接着性（タック性）を利用して、図１９に示す構造体を第１絶縁層３９ａを介して支持基板３１の面３１Ａに搭載し仮固定する。必要に応じて、図１９に示す構造体を第１絶縁層３９ａ側に押圧してもよい。そして、第１絶縁層３９ａを硬化温度以上に所定時間加熱して熱硬化させる。これにより、図１９に示す構造体は、第１絶縁層３９ａを介して支持基板３１の面３１Ａに固着される。

次いで、図２１に示す工程では、スクライブ領域Ｂの保護膜２４、半導体基板２１Ｗ、及び第１絶縁層３９ａの一部をダイサーやスライサーを用いて、第１絶縁層３９ａの厚さ方向の中央部近傍まで研磨（ハーフカット）し、溝部３６を形成する。なお、ダイサーやスライサーは精度が高く、１μｍ程度の単位で研磨高さを設定できるので、第１絶縁層３９ａの厚さ方向の中央部近傍まで正確に研磨（ハーフカット）することができる。例えば、第１絶縁層３９ａの厚さが５０μｍであれば、溝部３６の部分の第１絶縁層３９ａの厚さが２５μｍ程度になるように研磨（ハーフカット）することができる。但し、必ずしも第１絶縁層３９ａの厚さ方向の中央部近傍まで研磨（ハーフカット）する必要はなく、溝部３６の底面が第１絶縁層３９ａの内部に到達していれば十分である。溝部３６の幅は、スクライブ領域Ｂの幅以下であれば、任意の幅として構わないが、例えば５０〜２００μｍ程度とすることができる。

次いで、図２２に示す工程では、内部接続端子１２を覆い溝部３６を埋めるように第２絶縁層３９ｂを形成する。第２絶縁層３９ｂの厚さＴ_９は、例えば２０〜６０μｍとすることができる。第２絶縁層３９ｂの材料としては、例えば粘着性を有するＢ−ステージ状態（半硬化状態）のシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））、液状又はペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））、粘着性を有するＢ−ステージ状態（半硬化状態）のシート状の異方性導電樹脂（例えば、ＡＣＦ（Anisotropic Conductive Film））、液状又はペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））、ビルドアップ樹脂（無機フィラー入りのエポキシ樹脂又は無機フィラーなしのエポキシ樹脂）、液晶ポリマー（liquid crystal polymer）等を用いることができる。第２絶縁層３９ｂの材料の詳細に関しては、前述の通りである。なお、第２絶縁層３９ｂの材料は、第１絶縁層３９ａの材料と同じものを用いることが好ましい。第２絶縁層３９ｂの材料と第１絶縁層３９ａの材料の物性（熱膨張率等）の違いにより生じる、第１絶縁層３９ａと第２絶縁層３９ｂの界面の剥離等を防止するためである。

第２絶縁層３９ｂの材料としてシート状の絶縁樹脂等を用いた場合には、半導体基板２１Ｗの主面側に、内部接続端子１２を覆い溝部３６を埋めるようにシート状の絶縁樹脂等をラミネートする。但し、この工程では、シート状の絶縁樹脂等の熱硬化は行わず、Ｂ−ステージ状態（半硬化状態）にしておく。なお、第２絶縁層３９ｂを真空雰囲気中でラミネートすることにより、第２絶縁層３９ｂ中へのボイドの巻き込みを防止することができる。

第２絶縁層３９ｂの材料として液状又はペースト状の絶縁樹脂等を用いた場合には、半導体基板２１Ｗの主面側に、内部接続端子１２を覆い溝部３６を埋めるように液状又はペースト状の絶縁樹脂を例えばスピンコート法等により塗布する。そして、塗布した液状又はペースト状の絶縁樹脂等をプリベークしてＢ−ステージ状態（半硬化状態）にする。

次いで、図２３に示す工程では、図２２に示す構造体を加熱した状態で、第２絶縁層３９ｂを第２絶縁層３９ｂ上面側から押圧する（図２３の矢印参照）。これにより、図２３に示す構造体の上面（具体的には、絶縁層３９の上面及び内部接続端子１２の面１２Ａ）は、平坦な面になる。すなわち、絶縁層３９の上面及び内部接続端子１２の面１２Ａの平坦化処理を一括で同時に行うことができる。

又、図２２に示す構造体を押圧時よりも高い温度で（第２絶縁層３９ｂの硬化温度以上で）所定時間加熱することにより、第２絶縁層３９ｂは熱硬化する。押圧後の第２絶縁層３９ｂの厚さは、例えば２０〜５０μｍとすることができる。ただし、この状態では、内部接続端子１２の面１２Ａには、第２絶縁層３９ｂを構成する材料の一部が付着しており、内部接続端子１２の面１２Ａは第２絶縁層３９ｂから完全には露出していない。

次いで、図２４に示す工程では、絶縁層３９の上面にアッシング処理を施すことにより、内部接続端子１２の面１２Ａを絶縁層３９から完全に露出させると共に絶縁層３９の上面を粗面化する。アッシング処理としては、例えば、Ｏ_２プラズマアッシング等を用いることができる。

供給される酸素ガスには必要に応じて種々の不活性ガスを添加しても構わない。不活性ガスとしては、例えば、アルゴン系ガス、水素系ガス、窒素系ガス、ＣＦ_４、Ｃ_２Ｆ_６等のＣＦ系ガス等を用いることができる。なお、Ｏ_２プラズマアッシングに代えてオゾンアッシング等を用いても構わないが、絶縁層３９の材料によっては十分なエッチング特性が得られない場合がある点、又、Ｏ_２プラズマアッシングに比べてエッチングレートが劣り生産性が低下する点に注意を要する。

アッシング処理を施された面は、粗面化され微小な凹凸が形成される。図２４に示す工程により、絶縁層３９の上面を粗面化することにより、後述する図２５の工程において、絶縁層３９の上面と、絶縁層３９の上面に形成される第１金属層２６との密着性を高めることができる。又、絶縁層３９の上面と、後述する図３０に示す工程で形成されるソルダーレジスト１６との密着性を高めることができる。

なお、絶縁層３９の上面を粗面化するために、絶縁層３９の上面に片面が粗面化された銅箔を配設し、圧着処理をした後、銅箔を除去することにより、絶縁層３９の上面に銅箔の粗面を転写する方法を用いることもできる。しかしながら、この方法では、製造工程が複雑化するとともに、その都度銅箔が廃棄され材料費も増加するため、半導体装置１０の製造コストが増加するという問題が発生する。本実施形態では、絶縁層３９の上面にアッシング処理を施すことにより絶縁層３９の上面を粗面化するため、このような問題は発生せず、半導体装置１０の製造コストの増加を抑制することができる。

次いで、図２５に示す工程では、第２絶縁層３９ｂの上面及び内部接続端子１２の面１２Ａに第１金属層２６を形成する。第１金属層２６は、例えば、Ｔｉ膜又はＣｒ膜とＣｕ膜とを絶縁層３９の上面及び内部接続端子１２の面１２Ａに順次積層した構成や、Ｃｕ膜を絶縁層３９の上面及び内部接続端子１２の面１２Ａに形成した構成とすることができる。第１金属層２６は、例えば蒸着法等を用いて形成することができる。

蒸着法を用いる場合には、例えば、スパッタ法、真空蒸着法、イオンプレーティング法等の物理蒸着法、メタルＣＶＤ法等の化学蒸着法の何れを用いても構わないが、物理蒸着法を用いることが好ましい。メタル化学蒸着法は、半導体装置の製造用としてはさほど普及しておらず、化学蒸着装置の導入費用等による製造コストの上昇等が問題となるからである。又、物理蒸着法としては、スパッタ法を用いることがより好ましい。半導体装置の製造用として最も汎用性が高く、緻密かつ高純度な金属膜を形成し易いからである。

第１金属層２６（Ｔｉ膜とＣｕ膜との積層構造、Ｃｒ膜とＣｕ膜との積層構造、又はＣｕ膜の単層構造等）をスパッタ法等の蒸着法を用いて形成すると、第２絶縁層３９ｂの上面から露出した内部接続端子１２の面１２ＡとＴｉ膜、Ｃｒ膜又はＣｕ膜とは金属結合をする。又、Ｔｉ膜とＣｕ膜との積層構造、Ｃｒ膜とＣｕ膜との積層構造の場合には、Ｔｉ膜又はＣｒ膜の上部に形成されるＣｕ膜もスパッタ法を用いて形成されるため、Ｔｉ膜又はＣｒ膜とＣｕ膜とは金属結合をする。

よって、従来のような圧接や導電性ペーストを用いた接合方法に比べ、内部接続端子１２の面１２Ａと第１金属層２６とを強固に接合することができ、両者間の機械的及び電気的な接続信頼性を高めることができる。又、前述の図２４に示す工程により、第２絶縁層３９ｂの上面は粗面化され微小な凹凸が形成されているため、微細な凹凸によるアンカー効果により第２絶縁層３９ｂの上面と第１金属層２６との密着性を高めることができる。

なお、第１金属層２６をＴｉ膜やＣｒ膜と、Ｃｕ膜等とを積層した構成とする理由は、第１金属層２６を給電層として用いるためである。Ｔｉ膜やＣｒ膜は、第２絶縁層３９ｂを構成する材料との密着性が高い（密着金属層として用いられる）。しかしながら、Ｔｉ膜やＣｒ膜だけでは電気抵抗が高く、給電層として用いるには適さない。Ｔｉ膜やＣｒ膜に、電気抵抗（シート抵抗）の低いＣｕ膜等を積層することにより、第１金属層２６の電気抵抗を低くすることが可能となり、第１金属層２６を給電層として用いることができる。

第１金属層２６をＴｉ膜とＣｕ膜との積層構造、又は、Ｃｒ膜とＣｕ膜との積層構造とした場合に、第１金属層２６を構成するＴｉ膜の厚さを０．０５μｍ以上２μｍ以下、Ｃｕ膜の厚さを０．２μｍ以上１．５μｍ以下、又は、第１金属層２６を構成するＣｒ膜の厚さを０．０１μｍ以上０．０５μｍ以下、Ｃｕ膜の厚さを０．２μｍ以上１．５μｍ以下とすることにより、絶縁層３９の上面及び内部接続端子１２の上面１２Ａと第１金属層２６との密着性を向上することができ、その後の電解めっき性も良好に保つことができる。つまり、電解めっきに必要なシート抵抗を確保することができる。

次いで、図２６に示す工程では、第１金属層２６の面２６Ａに、例えば第１金属層２６を給電層として、電解めっき法等により第２金属層２７を形成する。第２金属層２７としては、例えば、Ｃｕ等を用いることができる。第２金属層２７の厚さＴ_７は、例えば、１０μｍとすることができる。

次いで、図２７に示す工程では、第２金属層２７の面２７Ａにレジストを塗布し、次いで、このレジストを露光、現像することで配線パターン１４の形成領域に対応する部分の第２金属層２７の面２７Ａにレジスト膜２８を形成する。

次いで、図２８に示す工程では、レジスト膜２８をマスクとして第２金属層２７及び第１金属層２６をエッチングし、レジスト膜２８が形成されていない部分の第１金属層２６及び第２金属層２７を除去することで、配線パターン１４を形成する。

次いで、図２９に示す工程では、図２８に示すレジスト膜２８を除去する。その後、配線パターン１４の粗化処理を行う。配線パターン１４の粗化処理は、黒化処理又は粗化エッチング処理のいずれかの方法により行うことができる。上記粗化処理は、配線パターン１４の面及び側面に形成されるソルダーレジスト１６と配線パターン１４との密着性を向上させるためのものである。

次いで、図３０に示す工程では、配線パターン１４と第２絶縁層３９ｂとを覆うように、レジストを塗布し、次いで、フォトリソグラフィ法によりレジストを露光、現像し、外部接続端子配設領域１４Ａに対応する部分のレジストをエッチングにより除去し、外部接続端子配設領域１４Ａを露出する開口部を有するソルダーレジスト１６を形成する。ソルダーレジスト１６の材料としては、例えば無機フィラーを含有していない、エポキシやエポキシアクリレート、シアネートエステル、シロキサンを主成分とする樹脂等を用いることができる。

次いで、図３１に示す工程では、配線パターン１４の外部接続端子配設領域１４Ａに外部接続端子１７を形成する。外部接続端子１７の材料としては、例えばＳｎ−３．５Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等のＰｂフリーはんだを用いることが好ましい。理由は、前述の通りである。これにより、複数の半導体装置形成領域Ａに半導体装置１０に相当する構造体が形成される。

次いで、図３２に示す工程では、図３１に示す構造体から支持基板３１を除去する。支持基板３１がＳｉウエハである場合には、支持基板３１は、バックサイドグラインダー等を用いた物理的な研削や、高濃度ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）等を用いたウェットエッチング等により除去することができる。又、支持基板３１がＣｕ板である場合には、支持基板３１は、塩化第二鉄水溶液や硫酸アンモニウム系のＣｕエッチング液等を用いたウェットエッチング等により除去することができる。

次いで、図３３に示す工程では、スクライブ領域Ｂに形成された溝部３６に対応する部分のソルダ−レジスト１６及び絶縁層３９（第１絶縁層３９ａ及び３９ｂ）を基板切断位置Ｃに沿って切断することで、個片化された複数の半導体装置１０が製造される。ソルダ−レジスト１６及び絶縁層３９（第１絶縁層３９ａ及び３９ｂ）の切断は、溝部３６の幅よりも幅の狭いダイシングブレードを用いたダイシング等によって行うことができる。

例えば、溝部３６の幅が５０μｍ程度であれば、幅が３０μｍ程度のダイシングブレードを用いることができる。この場合には、個片化された半導体装置１０において半導体チップ１１の側面に形成された絶縁層３９（第２絶縁層３９ｂ）の厚さＴ_４は、１０μｍ程度となる。又、溝部３６の幅が２００μｍ程度であれば、幅が６０μｍ程度のダイシングブレードを用いることができる。この場合には、個片化された半導体装置１０において半導体チップ１１の側面に形成された絶縁層３９（第２絶縁層３９ｂ）の厚さＴ_４は、７０μｍ程度となる。

このように、図３２に示す構造体を、溝部３６の幅よりも幅の狭いダイシングブレードを用いたダイシング等によって切断することにより、半導体チップ１１が絶縁層３９により完全に封止された半導体装置１０が完成する。これにより、保護膜２４と絶縁層３９との界面が半導体装置１０の外部に露出しないため、絶縁層３９が半導体チップ１１から剥離することを防止することができる。又、落下等により半導体装置１０に衝撃が加わった場合に、半導体基板１１が割れる虞を低減することができる。

以上のように、第１の実施の形態に係る半導体装置及びその製造方法によれば、半導体チップ１１が絶縁層３９により完全に封止されるため、保護膜２４と絶縁層３９との界面が半導体装置１０の外部に露出しないため、絶縁層３９が半導体チップ１１から剥離することを防止できる。又、落下等により半導体装置１０に衝撃が加わった場合に、半導体基板１０が割れる虞を低減することができる。

又、半導体装置１０の製造工程において、半導体チップ１１は支持基板３１に搭載された状態で工程流動するため、予め半導体基板２１Ｗを極薄化（例えば、５０〜１００μｍ程度）した状態の半導体チップ１１でも、半導体チップ１１の反り等の問題を生じることなく工程流動することが可能となる。

又、半導体チップ１１の裏面も絶縁層３９により封止されるため、絶縁層３９として黒色系の樹脂を用いることにより、半導体装置１０の裏面の絶縁層３９上に形成されるチップＩＤ・Ｎｏ等のマーキングの視認性を向上させることができる。

又、例えば変性ポリイミドのようなα線を遮蔽する材料を含んで構成され、更にα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ^２・ｈ以下となるように無機フィラーの含有量が調整された絶縁層３９、無機フィラーを含有していない（フィラーレスである）ソルダーレジスト１６、Ｐｂフリーはんだを用いた外部接続端子１７の何れか又は全てを用いることにより、半導体基板１０へ到達するα線の量を激減させ、ソフトエラーの発生を低減することができる。

又、絶縁層３９を黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有して構成することにより、可視光線及び紫外線を遮蔽することができるため、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置１０の誤動作を防止することができる。

又、内部接続端子１２を絶縁層３９のみで覆う構造とすることにより、内部接続端子１２に局所的な応力がかかることを防止することが可能となり、内部接続端子１２にクラックが発生することを防止できる。

又、絶縁層３９の上面にアッシング処理を施すことにより、製造工程の複雑化や不要な材料費の発生をともなわずに絶縁層３９の上面を粗面化することが可能となり、半導体装置１０の製造コストの増加を抑制することができる。

又、絶縁層３９の上面及び内部接続端子１２の面１２Ａにスパッタ法等の蒸着法により第１金属層２６を形成するため、内部接続端子１２の面１２Ａと第１金属層２６とを金属結合により強固に接合することができ、両者間の機械的及び電気的な接続信頼性を高めることができる。

〈第２の実施の形態〉
図３４は、第２の実施の形態に係る半導体装置を例示する断面図である。図３４に示す半導体装置４０において、図１２に示す半導体装置１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図３４を参照するに、第２の実施の形態に係る半導体装置４０は、外部接続端子１７が形成されている部分の直下の領域に絶縁層３８が形成されている点を除いて、半導体装置１０と同様に構成される。以下、半導体装置４０について、半導体装置１０と同一部分についての説明は省略し、半導体装置１０と異なる部分を中心に説明する。

絶縁層３８は、外部接続端子１７が形成されている部分の直下の領域を含むように形成されている。絶縁層３８は絶縁層３９に覆われている。絶縁層３８は、電極パッド２３の形成されている領域には形成されていない。絶縁層３８の厚さＴ_８は、例えば１０μｍとすることができる。絶縁層３８の材料としては、例えばペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））や、ペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））等を用いることができる。

絶縁層３８は、α線を遮蔽する材料を含んで構成されていることが好ましい。絶縁層３８をα線を遮蔽する材料を含有して構成することにより、外部又は外部接続端子１７等により発生し半導体基板２１へ到達するα線の量を低減することが可能となり、いわゆるソフトエラー等の半導体装置１０の誤動作を防止することができるからである。α線を遮蔽することが目的であるから、α線を遮蔽できればどのような材料を含んでいても構わないが、ペースト状の絶縁樹脂やペースト状の異方性導電樹脂等に例えばポリイミドや、変性ポリイミド等のポリイミド系化合物を含んで構成することにより、効果的にα線を遮蔽することができる。

又、絶縁層３８として、例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされたペースト状の絶縁樹脂やペースト状の異方性導電樹脂等を用いることが好ましい。

例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされた絶縁層３８は、α線を遮蔽する性質を持つとともに、可視光線及び紫外線を遮蔽する性質も持つ。可視光線及び紫外線を遮蔽することにより、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置１０の誤動作を防止することができる。

絶縁層３８は、熱膨張率を低くするため等を目的として、例えば球状シリカ（ＳｉＯ_２）等の無機フィラーを含有してもよい。ただし、無機フィラーの中には、Ｕ（ウラン）、Ｔｈ（トリウム）等の放射性物質が極微量含まれており、無機フィラーの中に含まれるＵ（ウラン）、Ｔｈ（トリウム）等の放射性物質からα線が発生する場合がある。従って、α線を低減する観点からは、絶縁層３８は無機フィラーを含有しないことが好ましい。

絶縁層３８のα線検出量は、０．００１５ｃｏｕｎｔ／ｃｍ^２・ｈ以下であることが好ましい。絶縁層３８の外側（外部接続端子１７側）から照射されるα線、可視光線又は紫外線を低減しても、絶縁層３８のα線含有量が多く、絶縁層３８自身がα線を発生しては、いわゆるソフトエラーの発生率を低減できないからである。ここで、絶縁層３８のα線検出量とは、絶縁層３８から放出されるα線の量を測定した値である。絶縁層３８のα線検出量は、絶縁層３８に含有される無機フィラーの量を調整することにより、０．００１５ｃｏｕｎｔ／ｃｍ^２・ｈ以下とすることができる。絶縁層３８のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ^２・ｈ以下であれば、α線に起因するいわゆるソフトエラーの発生率が極めて低くなることが経験的に知られている。

絶縁層３８に含有されるイオン性不純物であるＣｌ⁻及びＮａ^＋の量は、それぞれ１０ｐｐｍ以下であることが好ましい。又、絶縁層３８に含有されるイオン性不純物であるＮＨ４^＋の量は、５０ｐｐｍ以下であることが好ましい。例えばＡｌ等から構成されている電極パッド２３の腐食対策のためである。なお、イオン性不純物の量は、熱水で抽出（例えば１２１℃／２０ｈｒｓ）し、イオンクロマト法にて分析することにより測定することができる。

絶縁層３８及び３９は、いずれも無機フィラーを含有してもよい（ただし、α線を低減する観点から、絶縁層３８は無機フィラーを含有しない場合がある）。絶縁層３８の無機フィラーの含有量は、絶縁層３９の無機フィラーの含有量よりも少なくすることが好ましい。

又、絶縁層３８の例えば変性ポリイミドのようなα線を遮蔽する材料の含有量は、絶縁層３９の例えば変性ポリイミドのようなα線を遮蔽する材料の含有量よりも多くすることが好ましい。半導体基板２１により近い絶縁層３８をこのようにすることで、半導体基板２１に到達するα線の量を可能な限り低減するためである。ただし、半導体集積回路２２は半導体装置１０の主面側に形成されているため、裏面を覆う第１絶縁層３９ａよりも主面を覆う第２絶縁層３９ｂの方が、α線を遮蔽する観点からは重要である。そこで、第２絶縁層３９ｂは例えばポリイミドや、変性ポリイミド等のポリイミド系化合物を含んで構成し、第１絶縁層３９ａには例えばポリイミドや、変性ポリイミド等のポリイミド系化合物を含まないようにすることもできる。その場合には、絶縁層３８の例えば変性ポリイミドのようなα線を遮蔽する材料の含有量は、第２絶縁層３９ｂの例えば変性ポリイミドのようなα線を遮蔽する材料の含有量よりも多くすることが好ましい。

絶縁層３８の無機フィラーの含有量は、例えば０〜２０ｗｔ％（絶縁層３８の重量に対する無機フィラーの重量の比率）とすることができる。絶縁層３９の無機フィラーの含有量は、例えば３０〜５０ｗｔ％（絶縁層３９の重量に対する無機フィラーの重量の比率）とすることができる。なお、熱膨張率を低くすること、Ｓｉとの熱膨張率のミスマッチによるＳｉウエハの反りを低減すること等の目的を達成するため、絶縁層３８及び３９に含有される無機フィラーの量を共にゼロとすることはできない。しかしながら、絶縁層３８に含有される無機フィラーの量をゼロとすることは可能である。これにより、半導体基板２１に到達するα線の量を激減させることができる。熱膨張率を低くする等の目的は、絶縁層３９に含有される無機フィラーにより達成される。

内部接続端子１２は絶縁層３９のみに覆われており、絶縁層３８には覆われていない。このような構造とすることにより、内部接続端子１２に局所的な応力がかかることを防止することが可能となり、内部接続端子１２にクラックが発生することを防止できる。すなわち、内部接続端子１２が２以上の絶縁層と接していると、２以上の絶縁層の物性（熱膨張係数や弾性率等）の違い等に起因して、温度変化等により内部接続端子１２の２以上の絶縁層と接している部分に局所的な応力がかかり、内部接続端子１２にクラックが発生する場合がある。内部接続端子１２を１つの絶縁層のみと接する構造とすることにより、内部接続端子１２にクラックが発生する問題を回避することができる。

ただし、内部接続端子１２におけるクラック発生は問題としない場合には、絶縁層３８を内部接続端子１２の周囲にも形成し、内部接続端子１２が絶縁層３８及び３９と接する構造としてもよい。

なお、前述のように、保護膜２４に、更にポリイミドからなる層が積層されている場合がある。この場合には、保護膜２４に積層されているポリイミドの層がα線を遮蔽する効果を有する。本実施形態では、保護膜２４に更にポリイミドからなる層が積層されていない場合にも、絶縁層３８及び３９によりα線を遮蔽することができる。

図３５〜図３７は、第２の実施の形態に係る半導体装置の製造工程を例示する図である。図３５〜図３７において、図３４に示す半導体装置４０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図３５〜図３７を参照して、第２の実施の形態に係る半導体装置４０の製造方法について説明する。

始めに、第１の実施の形態で説明した図１２〜図１７に示す工程と同様な処理を行う。次いで、図３５に示す工程では、少なくとも電極パッド２３が形成されている領域をマスクするスクリーンマスク３７を図１７に示す構造体上に配置する。

次いで、図３６に示す工程では、図１７に示す構造体上にスクリーンマスク３７を介して液状又はペースト状の絶縁樹脂を印刷し絶縁層３８（未硬化）を形成する。絶縁層３８の厚さＴ_８は、例えば１０μｍとすることができる。絶縁層３８の材料としては、例えばペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））や、ペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））等を用いることができる。絶縁層３８の材料の詳細については、前述の通りである。

次いで、図３７に示す工程では、図３６に示すスクリーンマスク３７を除去した後、絶縁層３８を硬化温度以上に所定時間加熱して熱硬化させる。次いで、第１の実施の形態で説明した図１８〜図３３に示す工程と同様な処理を行うことにより、半導体装置４０が完成する。

以上のように、第２の実施の形態に係る半導体装置及びその製造方法によれば、第１の実施の形態に係る半導体装置及びその製造方法と同様の効果を奏するが、更に以下の効果を奏する。すなわち、絶縁層を絶縁層３８及び３９の２層構成とし、半導体基板２１に近い側の絶縁層３８において、半導体基板２１から遠い側の絶縁層３９に比べて、無機フィラーの含有量を少なく（ゼロも可能）することにより、半導体基板２１に到達するα線の量を更に低減させることができる。

又、絶縁層３８及び３９を、ポリイミドとポリイミド系化合物の何れか一方又は双方を含んで構成し、絶縁層３８に含有されるポリイミドとポリイミド系化合物の合計の量（何れかがゼロの場合も含む）を、絶縁層３９に含有されるポリイミドとポリイミド系化合物の合計の量（何れかがゼロの場合も含む）よりも多くすることにより、半導体基板２１に到達するα線の量を更に低減させることができる。

〈第３の実施の形態〉
図３８は、第３の実施の形態に係る半導体装置を例示する断面図である。図３８に示す半導体装置５０において、図１２に示す半導体装置１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図３８を参照するに、第３の実施の形態に係る半導体装置５０は、第１の実施の形態に係る半導体装置１０に設けられた配線パターン１４の代わりに、配線パターン４１を設けた以外は半導体装置１０と同様に構成される。配線パターン４１は、第１金属層２６と第３金属層４３とから構成されている。

第１の実施の形態に係る半導体装置１０における配線パターン１４は、サブトラクティブ法により形成したが、第３の実施の形態では、半導体装置５０における配線パターン４１を、セミアディティブ法により形成する例を示す。

図３９〜図４２は、第３の実施の形態に係る半導体装置の製造工程を例示する図である。図３９〜図４２において、図３８に示す半導体装置５０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図３９〜図４２を参照して、第３の実施の形態に係る半導体装置５０の製造方法について説明する。始めに、第１の実施の形態で説明した図１３〜図２５に示す工程と同様な処理を行うことにより、図２５に示す構造体を形成する。

次いで、図３９に示す工程では、第１金属層２６の面２６Ａにレジストを塗布し、レジストを露光、現像することで、配線形成領域に対応する開口部４２Ａを有するレジスト膜４２を形成する。次いで、図４０に示す工程では、第１金属層２６を給電層として、電解めっき法により、開口部４２Ａに第３金属層４３を形成する。第１金属層２６と第３金属層４３とは、電気的に接続される。第３金属層４３としては、例えば、Ｃｕ等を用いることができる。又、第３金属層４３の厚さＴ_１０は、例えば、５〜２０μｍ程度とすることができる。

次いで、図４１に示す工程では、図４０に示すレジスト膜４２を除去する。次いで、図４２に示す工程では、第３金属層４３が形成されていない領域の第１金属層２６をエッチングによって除去することで、第１金属層２６と第３金属層４３とからなる配線パターン４１が形成される。

図３９〜図４２に示すように、第３の実施の形態では、配線パターン４１をセミアディティブ法により形成する例を示した。次いで、第１の実施の形態で説明した図３０〜図３３に示す工程と同様な処理を行うことにより、図３８に示す半導体装置５０が製造される。

以上のように、第３の実施の形態に係る半導体装置及びその製造方法によれば、第１の実施の形態に係る半導体装置及びその製造方法と同様の効果を奏するが、更に以下の効果を奏する。すなわち、配線パターン４１は、セミアディティブ法により形成されるため、配線パターン４１の寸法精度を向上させることができ、パターンの微細化（例えばＬ／Ｓ＝５／５μｍ）が可能となる。

以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。

例えば、絶縁層を３層以上から構成することも可能である。その場合には、半導体基板により近い絶縁層において、無機フィラーの含有量を少なく（ゼロも可能）し、ポリイミド等の含有量を多くすることにより、半導体基板に到達するα線の量を激減させることができる。

１０，４０，５０ 半導体装置
１１ 半導体チップ
１２ 内部接続端子
１２Ａ，２６Ａ，２７Ａ、３１Ａ 面
１４，４１ 配線パターン
１４Ａ，４１Ａ 外部接続端子配設領域
１６ ソルダーレジスト
１７ 外部接続端子
２１，２１Ｗ 半導体基板
２２ 半導体集積回路
２３ 電極パッド
２４ 保護膜
２６ 第１金属層
２７ 第２金属層
２８，４２ レジスト膜
３１ 支持基板
３６ 溝部
３７ スクリーンマスク
３８，３９ 絶縁層
３９ａ 第１絶縁層
３９ｂ 第２絶縁層
４２Ａ 開口部
４３ 第３金属層
Ａ 半導体装置形成領域
Ｂ スクライブ領域
Ｃ 基板切断位置
Ｔ₁〜Ｔ_１０ 厚さ
Ｈ_１ 高さ

Claims (21)

1. 主面に電極パッドが形成された半導体チップと、
   前記電極パッド上に形成された内部接続端子と、
   前記主面に、前記内部接続端子の一部を露出し他部を覆うように形成されるとともに、前記半導体チップの側面及び裏面を覆うように形成された絶縁層と、
   前記絶縁層上に形成され、前記内部接続端子の露出部と電気的に接続された配線パターンと、を有する半導体装置。
2. 前記絶縁層は、ポリイミドとポリイミド系化合物の何れか一方又は双方を含んで構成されている請求項１記載の半導体装置。
3. 前記主面に形成された前記絶縁層中に、前記絶縁層よりも薄い他の絶縁層を有する請求項２記載の半導体装置。
4. 前記他の絶縁層は、ポリイミドとポリイミド系化合物の何れか一方又は双方を含んで構成され、
   前記他の絶縁層に含有されるポリイミドとポリイミド系化合物の合計の量は、前記絶縁層に含有されるポリイミドとポリイミド系化合物の合計の量よりも多い請求項３記載の半導体装置。
5. 少なくとも前記絶縁層は無機フィラーを含んで構成され、
   前記絶縁層に含有される前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ^２・ｈ以下になるように調整されている請求項３又は４項記載の半導体装置。
6. 前記他の絶縁層は無機フィラーを含んで構成され、
   前記他の絶縁層に含有される前記無機フィラーの量は、前記他の絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ^２・ｈ以下になるように調整されており、
   前記他の絶縁層に含有される前記無機フィラーの量は、前記絶縁層に含有される前記無機フィラーの量よりも少ない請求項５記載の半導体装置。
7. 前記他の絶縁層は無機フィラーを含有していない請求項６記載の半導体装置。
8. 前記絶縁層と前記他の絶縁層の少なくとも一層は可視光線及び紫外線を遮蔽する材料を含んで構成されている請求項３乃至７の何れか一項記載の半導体装置。
9. 前記絶縁層及び前記他の絶縁層に含有されるイオン性不純物であるＣｌ⁻及びＮａ^＋の量は、それぞれ１０ｐｐｍ以下である請求項３乃至８の何れか一項記載の半導体装置。
10. 前記絶縁層及び前記他の絶縁層に含有されるイオン性不純物であるＮＨ_４ ^＋の量は、それぞれ５０ｐｐｍ以下である請求項３乃至９の何れか一項記載の半導体装置。
11. 前記絶縁層上には、前記配線パターンを覆うようにソルダーレジストが形成されており、
    前記ソルダーレジストは無機フィラーを含有していない請求項３乃至１０の何れか一項記載の半導体装置。
12. 前記内部接続端子の周囲は、前記電極パッド及び前記配線パターンと接している部分を除いて、前記絶縁層のみにより覆われている請求項３乃至１１の何れか一項記載の半導体装置。
13. 前記配線パターンは、外部接続端子が形成される外部接続端子配設領域を有し、
    前記他の絶縁層は、前記外部接続端子配設領域と平面視で重複する部分を含んで形成されている請求項３乃至１２の何れか一項記載の半導体装置。
14. 前記外部接続端子配設領域に前記外部接続端子が形成され、前記外部接続端子の材料はＰｂを含有していない請求項１３記載の半導体装置。
15. 支持基板上に第１絶縁層を形成する第１工程と、
    主面に電極パッドが形成された複数の半導体チップと、前記複数の半導体チップの間に配置されたスクライブ領域とを有する半導体基板を準備し、前記電極パッドに内部接続端子を形成する第２工程と
    前記半導体基板の裏面を、前記第１絶縁層を介して前記支持基板に固着する第３工程と、
    前記主面側から前記第１絶縁層の途中までをハーフカットし、前記スクライブ領域に溝部を形成する第４工程と、
    前記溝部を埋めるとともに、前記内部接続端子の一部を露出し他部を覆う第２絶縁層を形成する第５工程と、
    前記第２絶縁層上に、前記内部接続端子の露出部と電気的に接続される配線パターンを形成する第６工程と、
    前記支持基板を除去する第７工程と、
    前記第１絶縁層及び前記第２絶縁層を前記スクライブ領域で切断し、前記主面及び側面が前記第２絶縁層で覆われ、前記裏面が前記第１絶縁層で覆われた複数の前記半導体チップを有する半導体装置を作製する第８工程と、を有する半導体装置の製造方法。
16. 前記第１絶縁層及び前記第２絶縁層を、同一の材料を用いて形成する請求項１５記載の半導体装置の製造方法。
17. 前記第１絶縁層の厚さと、前記主面に形成された前記第２絶縁層の厚さとは略一致する請求項１５又は１６記載の半導体装置の製造方法。
18. 前記第３工程よりも前に、前記半導体基板の裏面を研削し、前記半導体基板を薄型化する第９工程を更に有する請求項１５乃至１７の何れか一項記載の半導体装置の製造方法。
19. 前記第５工程よりも前に、前記主面に他の絶縁層を形成する第１０工程を更に有し、
    前記第５工程では、前記他の絶縁層を覆うように前記第２絶縁層を形成する請求項１５乃至１８の何れか一項記載の半導体装置の製造方法。
20. 前記第１０工程において、少なくとも前記電極パッドが形成されている領域を覆うスクリーンマスクを介した印刷法により、前記他の絶縁層を形成する請求項１９記載の半導体装置の製造方法。
21. 前記第２絶縁層及び前記他の絶縁層は、ポリイミドとポリイミド系化合物の何れか一方又は双方を含んで構成され、
    前記他の絶縁層に含有されるポリイミドとポリイミド系化合物の合計の量は、前記第２絶縁層に含有されるポリイミドとポリイミド系化合物の合計の量よりも多い請求項１９又は２０記載の半導体装置の製造方法。

Images