JPS62136897A - セラミツク回路基板の製造方法 - Google Patents

セラミツク回路基板の製造方法

Info

Publication number
JPS62136897A
JPS62136897A JP60278154A JP27815485A JPS62136897A JP S62136897 A JPS62136897 A JP S62136897A JP 60278154 A JP60278154 A JP 60278154A JP 27815485 A JP27815485 A JP 27815485A JP S62136897 A JPS62136897 A JP S62136897A
Authority
JP
Japan
Prior art keywords
ceramic
plate
conductor
circuit board
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60278154A
Other languages
English (en)
Inventor
岩瀬　暢男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60278154A priority Critical patent/JPS62136897A/ja
Priority to EP19860309561 priority patent/EP0227371B1/en
Priority to DE8686309561T priority patent/DE3684679D1/de
Priority to US06/939,969 priority patent/US4797530A/en
Publication of JPS62136897A publication Critical patent/JPS62136897A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/0036—Laser treatment
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/53—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone involving the removal of at least part of the materials of the treated article, e.g. etching, drying of hardened concrete
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/91—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics involving the removal of part of the materials of the treated articles, e.g. etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1136—Conversion of insulating material into conductive material, e.g. by pyrolysis
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、セラミック回路基板の製造・方法に関し、特
にセラミックの表面に直接導体線路や抵抗等の導体を形
成する方法に係わる。
〔発明の技術的背景とその問題点〕
電子機器の小形化に伴い、セラミック回路基板が積極的
に使用されている。かかる基板の回路形成方法としては
、従来、厚膜技術、薄膜技術の２つの方法が主に採用さ
れている。いずれの方法も樹脂製印刷配線板に比べて１
／１０〜１／３程度の小形化ができる。
厚膜技術は、印刷技術を使用するもので、導体線路や抵
抗体をその線路幅が１１００ｕ程度まで細く形成するこ
とが可能である。この厚膜技術は、回路基板を大量かつ
低コストで製造するのに適している。しかしながら、か
かる厚膜技術は１００μｍ以下の微細線路幅の導体線路
や抵抗体等の導体の形成に不向きである。
薄膜技術は、写真蝕刻法を使用するために線路幅を１μ
ｍ程度まで細くして形成することが可能である。しかし
ながら、かかる薄膜技術は蒸着、スパッタリングにより
薄膜を形成するため、厚膜技術のように大量かつ低コス
トで回路基板を製造することが難しい。
更に厚膜、薄膜技術共に導体線路、抵抗体等の導体の形
成に長いプロセスを必要とし、回路基板の迅速な供給に
しばしば問題が起こる。しかも、ペーストや写真蝕刻法
での現像液の使用等、液体プロセスが必要で管理が繁雑
となる。従って、１００μｍ以下程度の線路幅をもつ導
体線路や抵抗体等の導体を安価に、大量かつ迅速に実現
できる技術の出現が切望されていた。
〔発明の目的〕
本発明は、導体線路や抵抗体等の導体を有する高密度の
セラミック回路基板を安価、大口かつ迅速に製造するこ
とが可能な方法を提供しようとするものである。
〔発明の概要〕 本発明は、ＩＣを搭載するハイブリッド基板、セラミッ
クパッケージ等の導体を有する回路基板を構成する電気
絶縁性セラミック上の所望部分にエネルギービームを照
射し、該照射部のみを還元して金属化させることにより
導体を形成することを特徴とするものである。
上記セラミックとしては、例えばＡｆｆｉＮ。
Ｓｉ３Ｎ＋、ＢＮ等を主成分とする窒化物系セラミック
、ＳｉＣ等を主成分とする炭化物系セラミック、Ａ（１
２０３、ＢｅＯ等を主成分とする酸化物系セラミックを
挙げることができる。特に、エネルギービームの照射に
より容易に照射部が還元、昇華されて八２やＳｌの金属
を生成するＡｆｌＮ、ＳＩ３Ｎ４が好適である。
上記エネルギービームとしては、例えばＹＡＧレーザ、
Ｃ○２レーザ、アルゴンレーザ等のレーザビーム、フィ
ラメントランプ光、ガス放電ランプ光又はエレクトロン
ビーム等を挙げることができる。こうしたエネルギービ
ームをセラミックに照射する際、該ビームを走査するこ
とによって所望のセラミック領域に導体を形成できる。
次に、本発明を第１図を参照して詳細に説明する。
まず、セラミック板１に例えばレーザ発振器２からレー
ザビーム３を照射する。この時、セラミックが窒化物の
場合は下記（１）式の反応が、セラミックが炭化物の場
合は下記（２）式の反応が、セラミックが酸化物の場合
は下記（３）式の反応が、夫々生起されセラミックが還
元されて金属を析出する。但し、式中のＭｅは金属を示
す。
ＭｅＮ−＋Ｍｅ＋１／２Ｎ２↑　　・（１）ＭｅＣ−＊
Ｍｅ＋Ｃ−（２） Ｍ　ｅ　Ｏ−Ｍ　ｅ　＋　１　／　２０２↑　　・（３
）次いで、レーザビーム３を走査することによって析出
した金属が連続化されて、例えば導体線路として曙能す
る導体４がセラミック基板１に形成され、セラミック回
路基板が製造される。
具体的には、セラミック板としてＡＲＮを用い、このＡ
ｊ２Ｎ板にＹ　Ａ、　Ｇレーザビームを照射すると、下
記（４）の反応が生起されて、ＡＲＮの還元がなされＡ
ｆｆｉＮの１体積当りで８０．７％、重置で６５．８％
のＡｌ１が理論的に析出する。
Ａ　ｆｉ　Ｎ、→Ａｕ＋１／２Ｎｚ↑　　・・・（４）
次いで、ＹＡＧレーザビームを走査することにより析出
したＡｌ２が連続化し、例えば導体線路として機能する
Ａ２導体がＡλＮ板に形成される。
また、レーザビームのエネルギを制御して、Ａ２化合物
を生成させたり、微小Ａ２を多数生成してコンポジット
状に配列させたりすることによって、金属へλよりも比
抵抗の大きい状態にでき、抵抗体として作用する導体を
形成できる。
更に、レーザビームはスポット径を１０〜５００μｍの
範囲で制御できるため、１０〜１００ｕｒｎの微細幅の
導体線路や抵抗体等の導体をドライプロセスにより形成
できる。
なお、上述したセラミックへのエネルギービームの照射
、該ビームの走査の後に照射部に生成した金属の融点以
下の温度で熱処理を行なってもよい。かかる方法を採用
することによって、析出した金属がより確実に連続化し
、比抵抗の低い導体を形成することが可能となる。
また、セラミックへのエネルギービームの照射、該ビー
ムの走査の後にメッキ処理を施して析出した金属上にメ
ッキ膜を形成してもよい。
更に、本発明方法においては、エネルギービームの照射
のみならず、厚膜技術や薄膜技術を併用してセラミック
回路基板を製造することも勿論可能である。
〔発明の実施例〕
以下、本発明の実施例を詳細に説明する。
実施例１ まず、高純度のＡＱＮ原料粉末をホットプレス焼結して
寸法２０ｘ１０ｘ０．６３５ｍ＋＋のＡｆｆｉＮ板を作
製した。つづいて、このＡＪ２Ｎ板にスポット径４０ｏ
μｍのＮｂ３　”　−ＹＡＧレーザビームを照射した。
照射条件は、１ｍｓパルスで１．２．３．４．５ショッ
ト実施し、１パルス当り５Ｊのエネルギとした。こうし
た条件でレーザビームを５ｍ＋／ｓｅｃで走査したとこ
ろ、第２図に示すようにＡｌ２Ｎ板１１のレーザビーム
照射部に溝１２が形成されると共に、該溝１２底部に金
属Ａｆｆｉ１３が析出し、周溝１２底部ではＡＲの比抵
抗が実測された。
また、レーザビームを１０Ｊ／パルスに上昇させ、空気
中にてＡｆｆｉＮ板を切断しながら走査したところ、第
３図に示すようにＡｌ２Ｎ板１１の切断面に金属へλが
析出し、面状の導体線路１４を形成できた。
実施例２ ＡｆｆＮ板を作製した。つづいて、空気中にて前記Ａｇ
Ｎ板にスポット径１００μｍのＣＯ２レーザビームを１
０Ｊ／パルスの条件で照射しながら、同レーザビームを
走査したところ、ＡＥＮ板のレーザビーム走査部に金Ｉ
Ａｆｆｉが析出し、比抵抗の小さい導体線路を形成でき
た。
実施例３ まず、シート成形、常圧焼結により寸法６０Ｘ６２イ ３０Ｘ０．６３５ａ＊のＹ２０３を５′％＋１含むＡｇ
Ｎ板を作製した。つづいて、このＡｇＮ板にスポット径
５０μｍの抵抗トリミングに使用されるＹＡＧレーザビ
ームを４　ｓ　／　ｓｅｃで走査した。
レーザビームの条件は、パワー１４Ａ、周波数２ｋＨ１
、バイトサイズ２μｍとした。その結果、ＡｆｆｉＮ板
に溝が形成されると共に、該溝底部に５００Ω／αの抵
抗体が形成された。また、走査型電子顕微鏡によりその
深さ及び幅を測定したところ、夫々７０μｍであった。
実！　１１Ａ４ Ｙ２０！　ヲ３ｗｔ％含ｔｌＡＱＮ板をＫＯＨ１０ｗｔ
％水溶液中に浸漬し、該ＡｆｆｉＮ板にスポット系１１
０Ｃ１、パワー２０ＷのＹＡＧレーザビームをＱスイッ
チして照射しながら走査したところ、ＡＮＮ板に１にΩ
／　ｃｍの抵抗体を形成できた。
実施例５ ホットプレス焼結により作製したＡｇＮ板（表面粗さ：
　２μｍＲｍａｘ　）に５Ｊ／パルスのＹＡＧレーザビ
ーム（λ：　１．０６μｍ）をＱ−８Ｗを動かせながら
幅５００μｍ、ピッチ３００μｍで走査したところ、Ａ
ｊ２Ｎ板の全面に薄いＡ２膜を形成できた。
実施例６ ホットプレス焼結により作製したＳｉ３Ｎ＋板にＹＡＧ
レーザビームを照射したところ、Ｓｉ３Ｎ＋板に溝が形
成されると共に、該溝の最上層に５ｉＯｚが生成され、
中間層にＳｉ多結晶相、底部に金属Ｓ１が析出された。
実施例７ まず、第４図（Ａ）に示すように寸法１５×１５Ｘ０．
５Ｍで熱伝導率が１２０Ｗ／ｍ−にのＡｇＮ板２板金１
意し、このＡＲＮ板２１の表面所定部分にスポット径４
０Ｃ１ｍのＮｂ３”−ＹＡＧレーザビームを５．２Ｊ、
／パルス、１　ｍｓ／パルス、１０　Ｐ　Ｐ　Ｓ　（ｐ
ｕｌｓｅ　ｐｅｒ　５ｈｏｔ）　（７）条件テ照射しな
がら走査した。つづいて、Ａ　Ｑ　Ｎ板２１の裏面全体
にＡｕｌ’９［膜ペーストを印刷し、更に同ペーストを
用いて表面に伝送線路の特性インピーダンスが約５０Ω
となる複数の導体パターン（幅約０．６蘭）を印刷し、
１２０°Ｃ１１０分間乾燥した後、８５０℃、１０分間
空気中で焼成した。
これにより同第４図（Ａ）、（Ｂ）に示すようにＡｆｆ
Ｎ板２１の表面に複数の導体線路２２を有し、かつ該線
路２２間に抵抗値が約４５Ωで反射係数−０，０４８の
抵抗体２３を有するると共に、裏面が設置（ＧＲＤ）と
なっている外囲器２４が製造された。なお、前記導体線
路２２のＡλＮ板２１の中央側の一端ｐｔはワイヤポン
ディングパッドを、他端Ｐ２は外部との接続パッドを兼
用する。
得られた外囲器２４の表面中央に第５図に示すように２
にゲートのＧａＡｓ１Ｃゲートアレー２５をダイボンデ
ィングし、該ＩＣゲートアレー２５の電極部と外囲器２
４の線路２２とをワイヤ２６でボンディングして接続し
たところ、従来の整合チップ抵抗外付けよりも約１０％
のクロック周波数を上げても同様な特性で動作すること
が確認された。
実施例８ まず、寸法１５ｘ１５ｘ０．５履で熱伝導率が１２０Ｗ
／ｍ−にのＡｆｆｉＮ板２１を用意し、このＡｒＡＮ板
２１の表面所定部分にスポット径４００μｍのＮｂ３　
”−ＹＡＧレーザビームを１０Ｊ／パルスで照射走査し
た。つづいて、ＡβＮｉ２１の裏面全体にＡｕ厚膜ペー
ストを印刷し、表面に伝送線路の特性インピーダンスが
５０Ωとなる複数の導体パターン（幅約０．６ｍ）を印
刷し、１２０’Ｃ１１０分間乾燥した侵、８５０℃、１
０分間空気中で焼成した。これにより第６図に示すよう
にＡλＮ板２１の裏面にグランド線路２−７、表面に複
数の線路２２を有し、かつ表裏面の線路、２７．２２間
に接続され、微細孔２８の内周面に形成された抵抗値が
約４５Ωの抵抗体２３−を有する外囲器２４′が製造さ
れた。この外囲器２４′の表面中央に同第６図に示すよ
うに２にゲートのＧａＡｓ１Ｃゲートアレー２５をダイ
ボンデングし、該ＩＣゲートアレー２５の電極部と外囲
器２４の線路２２とをワイヤ２６でボンディングしつ接
続したところ、実施例７と同様、従来の整合チップ抵抗
外付けよりも約１０％のクロック周波数を上げても同様
な特性で動作することが確認された。
実施例９ まず、第７図に示すように厚さ０．６３５７Ｎｉｌで熱
伝導率が１７０ｗ／ｍ−にのＡｆｆｉＮ板３１の表裏面
ニスポット径４００μｍのＮｂ３　”　−ＹＡＧレーザ
ビーム３２を夫々３回照射した。レーザビームは、波長
１．０６μｍで、パルス波で約３Ｊ／パルス、１１１１
Ｓ／パルスである。こうしたレーザビーム３２の照射に
より、ＡｇＮ板３１の照射部に直径約０．３ｔａｍの溶
融部が形成され、該溶融部の底部（ＡｆｆｉＮ板３１の
中心付近）にＡ２が析出してスルホール３３が形成され
た。このスルホール３３の上下方向（ｉＪＩ厚方向）の
抵抗値を測定したところ、約０．３０であった。
次いで、ＡｆｆｉＮ板３１の表裏面にＡｕ厚膜ペースト
（デュポン社製商品名：９７９１）を使用して導体パタ
ーンを印刷した後、空気中にて１２０℃、１０分間乾燥
し、更に空気中にて８５０℃、１０分間焼成して第８図
に示すようにＡｆｆｉＮ板３１の表裏面にスルホール３
３と接続された上部導体路３４及び下部導体路３５を有
するスルホール付回路基板を製造した。
得られたスルホール付回路基板のスルホール３３につい
て抵抗値を測定したところ、約０．３Ωとなり、８５０
℃の焼成によっても変化がなく、スルホール３３の構成
材料が安定であることが確認された。
〔発明の効果〕
以上詳述した如く、本発明によれば以下に列挙する種々
の効果を有する回路基板を製造できる。
■、Ｎ気絶縁性セラミック上に直接１０〜１００μｍ幅
の導体線路、抵抗体等の導体を形成でき、高密度の回路
基板を得ることができる。
■、簡単な工程で、大凶かつ安価に回路基板を得ること
ができる。
■、ドライプロセスにより導体の形成が可能であり、公
害上の問題も解消できる。
■外囲器の製造に適用した場合、実装されるＩＣ。
の近傍に所定値に制御された整合用抵抗体を簡単に形成
できる。また、セラミックとしてＡＲＮを用いた場合、
外囲器の熱伝導率を高めることが可能となるばかりか、
エネルギビームの照射により生成されたＡβに直接ワイ
ヤをボンディングすることが可能となる。
■、スルホール付回路基板の製造に適用した場合、エネ
ルギビームのスポット径に略近似した微細で貫通しない
スルホールを簡単に形成できる。該スルホールはセラミ
ック板を貫通しないため、該セラミック板に高密度のス
ルホールを形成してもその強度低下を回避することがで
きる。
【図面の簡単な説明】
第１図は本発明の回路基板の製造工程を示す斜視図、第
２図は本発明の実施例１により製造され゛た回路基板を
示す斜視図、第３図は本発明の実施例１により製造され
た回路基板を示す斜視図、第４図（Ａ）は本発明の実施
例７により製造された外囲器の平面図、同図（Ｂ）は同
図（Ａ）の要部拡大平面図、第５図は実施例７の外囲器
にＩＣを実装した状態を示す平面図、第６図は本発明の
実施例８により製造された外囲器にＩＣを実装した状態
を示す断面図、第７図及び第８図は本発明の実施例９に
おけるスルホール付回路基板の製造工程を示す断面図で
ある。 １・・・セラミック板、２・・・レーザ発振器、３．３
２・・・レーザビーム、４・・・導体、１Ｌ２１．３１
・・・Ａ２Ｎ板、１３・・・金属Ａ２．１４．２２．３
４．３５・・・導体線路、２３．２３′・・・抵抗体、
２４・・・外囲器、２５・・・ＧａＡｓ　ｒｃゲートア
レー、２６・・・ワイヤ、３３・・・スルホール。 出願人代理人　弁理士　　鈴江武彦 第２図　　　　　　第３図 （Ａ） 第４図 第５図 第７図

Claims (4)

    【特許請求の範囲】
  1. （１）、電気絶縁性セラミック上の所望部分にエネルギ
    ービームを照射し、該照射部のみを還元して金属化させ
    ることにより導体を形成することを特徴とするセラミッ
    ク回路基板の製造方法。
  2. （２）、電気絶縁性セラミックスが窒化アルミニウムを
    主成分とするものであることを特徴とする特許請求の範
    囲第１項記載のセラミック回路基板の製造方法。
  3. （３）、電気絶縁性セラミックが窒化ケイ素を主成分と
    するものであることを特徴とする特許請求の範囲第１項
    記載のセラミック回路基板の製造方法。
  4. （４）、電気絶縁性セラミック上の所望部分にエネルギ
    ービームを照射した後、照射部に生成された金属の融点
    より低い温度で前記セラミックを熱処理することを特徴
    とする特許請求の範囲第１項乃至第３項いずれか記載の
    セラミック回路基板の製造方法。
JP60278154A 1985-12-11 1985-12-11 セラミツク回路基板の製造方法 Pending JPS62136897A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60278154A JPS62136897A (ja) 1985-12-11 1985-12-11 セラミツク回路基板の製造方法
EP19860309561 EP0227371B1 (en) 1985-12-11 1986-12-09 Ceramic substrates and methods of manufacturing same
DE8686309561T DE3684679D1 (de) 1985-12-11 1986-12-09 Keramische substrate und verfahren zur herstellung derselben.
US06/939,969 US4797530A (en) 1985-12-11 1986-12-10 Ceramic circuit substrates and methods of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60278154A JPS62136897A (ja) 1985-12-11 1985-12-11 セラミツク回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPS62136897A true JPS62136897A (ja) 1987-06-19

Family

ID=17593339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60278154A Pending JPS62136897A (ja) 1985-12-11 1985-12-11 セラミツク回路基板の製造方法

Country Status (4)

Country Link
US (1) US4797530A (ja)
EP (1) EP0227371B1 (ja)
JP (1) JPS62136897A (ja)
DE (1) DE3684679D1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263445A (ja) * 1988-12-23 1990-10-26 Toshiba Corp 窒化アルミニウム基板およびそれを用いた半導体装置
JP2008041938A (ja) * 2006-08-07 2008-02-21 Institute Of Physical & Chemical Research 金属配線形成方法
JP2014065649A (ja) * 2012-09-27 2014-04-17 Seiren Co Ltd セラミックスの表面改質方法
JP2015035624A (ja) * 2009-04-22 2015-02-19 テトラサン インコーポレイテッド 太陽電池内の機能膜の局所的レーザ転化による局所的金属接触子
JP2018101762A (ja) * 2016-12-22 2018-06-28 日亜化学工業株式会社 セラミック基板の製造方法、発光装置の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989002697A1 (en) * 1987-09-14 1989-03-23 Hughes Aircraft Company Induced metallization process by way of dissociating aluminum nitride ceramic
KR930006124B1 (ko) * 1988-09-13 1993-07-07 가부시끼가이샤 도시바 질화 알루미늄 기판 및 그 제조방법
DE3835794A1 (de) * 1988-10-20 1990-04-26 Siemens Ag Verfahren zur herstellung einer strukturierten keramikfolie bzw. eines aus solchen folien aufgebauten keramikkoerpers
DE3942472A1 (de) * 1989-12-22 1991-06-27 Asea Brown Boveri Beschichtungsverfahren
CA2009514C (en) * 1990-02-07 1995-04-25 Mahmud U. Islam Laser rough and finish machining of hard materials
US5153408A (en) * 1990-10-31 1992-10-06 International Business Machines Corporation Method and structure for repairing electrical lines
DE4342258A1 (de) * 1993-12-10 1995-06-14 Resma Gmbh Verfahren zur Erzeugung elektrisch leitender Bereiche an keramischen Werkstücken
DE4401612A1 (de) * 1994-01-20 1995-07-27 Resma Gmbh Verfahren und Vorrichtung zur Erzeugung elektrisch leitender Bereiche auf Metallverbindungen enthaltenden isolierenden Keramikwerkstücken
US5889234A (en) * 1996-11-21 1999-03-30 Eastman Kodak Company Zirconia ceramic members with laser induced electrical conductivity in surfaces thereof
IL143442A0 (en) * 2001-05-30 2002-04-21 Target Technology Ct Ceramic heat-generating element and method for manufacturing thereof
EP1845170A3 (de) * 2006-04-12 2007-11-21 LPKF Laser & Electronics AG Verfahren zur Herstellung einer Leiterbahnstruktur sowie eine derart hergestellte Leiterbahnstruktur
DE102006017630A1 (de) * 2006-04-12 2007-10-18 Lpkf Laser & Electronics Ag Verfahren zur Herstellung einer Leiterbahnstruktur sowie eine derart hergestellte Leiterbahnstruktur
DE102016200098A1 (de) * 2015-01-08 2016-07-14 Ceramtec Gmbh Leitfähige Verbindung von lasereingebrachten Signalleiterbahnen mit pastenmetallisierten Pads auf AlN Substraten
TWI662872B (zh) * 2018-01-26 2019-06-11 謝孟修 陶瓷電路板及其製法
IT201900005156A1 (it) * 2019-04-05 2020-10-05 St Microelectronics Srl Procedimento per fabbricare leadframe per dispositivi a semiconduttore
IT201900024292A1 (it) 2019-12-17 2021-06-17 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3056881A (en) * 1961-06-07 1962-10-02 United Aircraft Corp Method of making electrical conductor device
FR2332839A1 (fr) * 1974-12-03 1977-06-24 Arnaud Jean Procede et appareil de polissage electromagnetique
IT1127303B (it) * 1979-12-20 1986-05-21 Oronzio De Nora Impianti Tprocedimento per la preparazione di ossidi misti catalitici
JPS61136976A (ja) * 1984-12-07 1986-06-24 株式会社日立製作所 非酸化物系セラミツクス基板への電気回路形成方法
JPS61156895A (ja) * 1984-12-28 1986-07-16 日本電気株式会社 配線基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263445A (ja) * 1988-12-23 1990-10-26 Toshiba Corp 窒化アルミニウム基板およびそれを用いた半導体装置
JP2008041938A (ja) * 2006-08-07 2008-02-21 Institute Of Physical & Chemical Research 金属配線形成方法
JP2015035624A (ja) * 2009-04-22 2015-02-19 テトラサン インコーポレイテッド 太陽電池内の機能膜の局所的レーザ転化による局所的金属接触子
JP2014065649A (ja) * 2012-09-27 2014-04-17 Seiren Co Ltd セラミックスの表面改質方法
JP2018101762A (ja) * 2016-12-22 2018-06-28 日亜化学工業株式会社 セラミック基板の製造方法、発光装置の製造方法

Also Published As

Publication number Publication date
DE3684679D1 (de) 1992-05-07
EP0227371B1 (en) 1992-04-01
US4797530A (en) 1989-01-10
EP0227371A1 (en) 1987-07-01

Similar Documents

Publication Publication Date Title
JPS62136897A (ja) セラミツク回路基板の製造方法
US4612601A (en) Heat dissipative integrated circuit chip package
JPH09153679A (ja) 積層ガラスセラミック回路基板
US10157753B2 (en) Wiring board, electronic device, and electronic module
JPH05136290A (ja) セラミツクス回路基板
JPH0613726A (ja) セラミックス回路基板
JP2003218518A (ja) 回路基板の製造方法
JP3330104B2 (ja) 多数個取りセラミック配線基板の製造方法
JP2687604B2 (ja) プリント回路基板の製造方法
JPH06163765A (ja) 窒化アルミヒートシンクおよびその製造方法
JPH0544840B2 (ja)
JPS61136976A (ja) 非酸化物系セラミツクス基板への電気回路形成方法
JP3463790B2 (ja) 配線基板
JP3136682B2 (ja) 多層配線基板の製造方法
JP3954912B2 (ja) セラミック回路基板の製造方法
JP3015504B2 (ja) 半導体装置
JPH0344957A (ja) 半導体チップ実装用セラミック基板の製造方法
JPH0590437A (ja) 放熱用複合基板
JPH0529499A (ja) セラミツクス多層基板
JPH0661611A (ja) 実装基板の製造方法
JP2000114441A (ja) 多層金属板およびその製造方法
JPH0957903A (ja) 多層セラミックス基板およびその製造方法
JPS6316644A (ja) 半導体素子収納用パツケ−ジの製造法
JPS60120586A (ja) セラミツク配線板及びセラミツク配線板の製造法
JPH0799264A (ja) セラミックパッケージの製造方法