CN104051284B - 电子封装结构以及其制造方法 - Google Patents

电子封装结构以及其制造方法 Download PDF

Info

Publication number
CN104051284B
CN104051284B CN201310084126.7A CN201310084126A CN104051284B CN 104051284 B CN104051284 B CN 104051284B CN 201310084126 A CN201310084126 A CN 201310084126A CN 104051284 B CN104051284 B CN 104051284B
Authority
CN
China
Prior art keywords
layer
metal
pattern layer
electrically connected
metal pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310084126.7A
Other languages
English (en)
Other versions
CN104051284A (zh
Inventor
陈仁君
张欣晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUANXU ELECTRONICS CO Ltd
Universal Global Scientific Industrial Co Ltd
Original Assignee
HUANXU ELECTRONICS CO Ltd
Universal Global Scientific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUANXU ELECTRONICS CO Ltd, Universal Global Scientific Industrial Co Ltd filed Critical HUANXU ELECTRONICS CO Ltd
Priority to CN201310084126.7A priority Critical patent/CN104051284B/zh
Publication of CN104051284A publication Critical patent/CN104051284A/zh
Application granted granted Critical
Publication of CN104051284B publication Critical patent/CN104051284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种电子封装结构以及其制造方法，其包括一电子模块以及一堆叠在电子模块上的电子单元。电子模块包括一线路基板、至少一电子元件、至少一焊垫、一第一模封层、至少一金属柱、一第一金属图案层与一第一绝缘图案层。线路基板具有一上表面、一下表面以及至少一位于上表面的接垫。电子元件位于上表面，且电性连接线路基板。焊垫位于下表面上，并电性连接接垫。第一模封层位于上表面，并具有至少一孔洞以暴露出接垫。金属柱填入孔洞的中，并电性连接接垫。第一金属图案层位于第一模封层以及金属柱上。第一绝缘图案层位于第一金属图案层上。

Description

电子封装结构以及其制造方法
技术领域
本发明有关一种电子封装结构以及其制造方法，且特别是有关于一种可增加封装结构面积使用率的电子封装结构以及其制造方法。
背景技术
封装结构在电子系统中的应用主要是电子元件或电子模块摆放在同一平面(Sideby side)，由于目前电子产品追求轻薄短小，尤其以小尺寸电子封装结构的需求，内含电子元件或电子模块的封装体，其堆叠方法与结构越来越重要。
如何缩短系统中封装体与封装体间的连线距离，使电性设计上更具弹性，并增加系统内模块整合能力，同时达到系统体积微形化目的，都是要去面对与克服的挑战。
发明内容
本发明提供了一种电子封装结构以及其制造方法，此电子封装结构包括一电子模块以及堆叠在电子模块上的电子单元，并且具有第一金属图案层供电子单元以及电子模块共用。本发明除了可以利用电子模块顶部面积制作第一金属图案层供电性连接的焊垫或信号走线外，也可以将电源层(Power plan)或接地层(Ground plan)整合在此第一金属图案层中。
本发明提供了一种电子封装结构的制造方法，该电子封装结构的制造方法包括：
步骤S10：形成一电子连板结构，形成该电子连板结构的制造方法包括：
步骤S11：提供一电路联板，具有一上表面、一下表面以及多个接垫，所述多个接垫位于该上表面上，而该电路联板包括多个线路基板，各该线路基板具有至少一该接垫；
步骤S12：堆叠多个第一电子元件于该上表面上，并且该第一电子元件电性连接该电路联板，各该线路基板具有至少一该第一电子元件；
步骤S13：形成一第一模封层于该上表面上，该第一模封层覆盖所述多个第一电子元件、所述多个接垫以及该上表面；
步骤S14：形成多个焊垫于该下表面，所述多个焊垫电性连接所述多个接垫，各该线路基板具有至少一该焊垫；
步骤S15：形成多个孔洞于该第一模封层中，各该孔洞暴露出所述多个接垫；
步骤：S16利用氧气等离子活化该第一模封层；
步骤S17：形成多个金属柱于所述多个孔洞中，并且形成一第一金属图案层于该第一模封层以及所述多个金属柱上，各该金属柱电性连接所述多个接垫，而该第一金属图案层通过所述多个金属柱以及所述多个接垫电性连接该电路联板；以及
步骤S18：形成一第一绝缘图案层于该第一金属图案层上，并暴露出该第一金属图案层。
为能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与所附图式仅系用来说明本发明，而非对本发明的权利范围作任何的限制。
附图说明
图1为本发明第一实施例的电子封装结构制造流程图。
图2A至图2J为本发明第一实施例的电子封装结构的制造方法剖面示意图。
图2K为图2E中电子封装结构的俯视示意图。
图3A为本发明第二实施例的电子封装结构的制造方法剖面示意图。
图3B为图3A中电子封装结构的俯视示意图。
图4为本发明第三实施例的电子封装结构的剖面示意图。
图5为本发明第四实施例的电子封装结构的剖面示意图。
其中，附图标记说明如下：
1、1”、1”’：电子封装结构
10：电子连板结构
10’、10”：电子模块
100：电路联板
100’、100”、100”’：线路基板
120a：上表面
120b：下表面
140：接垫
160：导电结构
200：第一电子元件
300、300’、300”、300”’：第一模封层
320：孔洞
400：焊垫
500：第一金属材料层
500’、500”、500”’：第一金属图案层
520、520”、520”’：金属柱
540：金属走线
560：接地平面
580：电源平面
600：第一绝缘材料层
600’、600”、600”’：第一绝缘图案层
700：遮罩层
720：篓空区
800、800’：第二模封层
900、900’：第二电子元件
A：切割线
L1、L2、L3、L4、L5：激光光束
S10-S18、S20、S30：步骤
具体实施方式
图1为本发明第一实施例的电子封装结构1的制造流程图。
图2A至2J为制造方法剖面示意图。请参阅图1以及图2A，形成一电子连板结构10的步骤S10包括步骤S11至步骤S18。
步骤S11，提供一电路联板100，电路联板100可以为印刷电路板(Printed CircuitBoard)、双面线路板(Double side wiring board)或者是多层线路板(Multilayer wiringboard)。电路联板100上表面120a以及下表面120b分别具有至少一接垫140，并通过导电结构160电性连接。导电结构160可以是通孔(Through hole)或者是盲孔(Blind hole)。另外，切割线A定义出多个线路基板100’(图2A中仅绘示两个)。
步骤S12，请参阅图2B，设置至少一个第一电子元件200于线路基板100’上表面120a并电性连接电路联板100。第一电子元件200可以是有源元件，例如是裸晶(Die)或封装后的芯片(Packaged chip)，或者是无源元件，例如是电阻器、电感器或电容器。另外，电子元件200可用覆晶(Flip chip)或者是打线接合的方式(Wire bonding)固定在上表面120a上。
步骤S13，形成第一模封层300覆盖上表面120a、接垫140以及第一电子元件200。形成第一模封层300的方式包括溅镀(Sputtering)、印刷(Printing)或喷涂(Spraying)。而第一模封层300的材质例如是环氧树脂或是塑封材(molding compound)。
步骤S14，形成焊垫400于下表面120b。形成焊垫400的方法包括例如使用锡膏印刷(Solder Printing)方法将焊料置放于接垫140上。之后加热焊料(Re-flow)，使焊料融化并附着于接垫140。
步骤S15，请参阅图2B与2C，形成多个孔洞320于第一模封层300’中，孔洞320暴露出接垫140。形成孔洞320的方式例如是利用激光光束L1对应接垫140的位置，进行钻孔。
步骤S16，在形成第一模封层300’后，利用氧气等离子活化第一模封层300’的表面。
步骤S17，请参阅图2D，形成多个金属柱520于孔洞320中，并形成第一金属图案层500’于第一模封层300’上并依设计需求选择性部份与金属柱520接触，其中金属柱520电性连接接垫140。在本实施例中，形成金属柱520以及第一金属图案层500’的方法包括，先涂布第一金属材料层500于第一模封层300’上以及孔洞320中。涂布第一金属材料层500的方式包括溅镀、印刷或喷涂。
一般而言，第一金属材料层的材质不同于第一模封层的材质，因此第一金属材料层不容易贴附于第一模封层上。然而，在本实施例中，第一模封层300’的表面有先经过氧气等离子活化，因此可以提高第一金属材料层500与第一模封层300’之间的附着力。
之后，依工艺方法选择性进行固化处理，例如当第一金属材料层由印刷或喷涂工艺形成，则需进行固化处理固化第一金属材料层500以形成第一金属层。固化的方式包括加热第一金属材料层500或者是对第一金属材料层500照射紫外光。接着，请参阅图2D与2E，利用激光布线(Laser routing)的方式利用激光光束L2图案化第一金属层，以形成第一金属图案层500’。
请参阅图2E以及图2K，图2E为本发明第一实施例的部分结构剖面示意图，而图2K为图2E中部份结构的俯视示意图。如图2E以及图2K所示，第一金属图案层500’可以包括例如金属走线540、接地平面560以及电源平面580，并通过后述步骤S18使其彼此电性绝缘。在图2E中，金属走线540电性连接金属柱520，并通过对应的接垫140电性连接电路联板100或者是第一电子元件200，用以传递电信号。接地平面560电性连接金属柱520，并通过对应的接垫140电性连接接垫140，用以作为电子封装结构1的接地结构。电源平面580可以向外接至电源端，以作为电子封装结构1的电源线。另外，如图2K所示，使用者可以根据实际线路需求来设计欲形成的第一金属图案层500’样式。
步骤S18，请参阅图2F与2G，形成第一绝缘图案层600’于第一金属图案层500’上，即可形成电子连板结构10(如图2G所示)。第一绝缘图案层600’会填满第一金属图案层500’中，各走线之间的空隙，使得每条走线彼此电性绝缘。形成方法包括，先涂布第一绝缘材料层600于第一金属图案层500’，例如是利用印刷或喷涂的方法进行涂布。之后固化以形成第一绝缘层，例如是利用加热或者是照射紫外光的方法。接着，利用激光布线的方式根据需求者设计的样式，通过激光光束L3图案化第一绝缘层以形成第一绝缘图案层600’，暴露出部份第一金属图案层500’以做为后续堆叠电子单元时电性连接用。。
请参阅图2G与图2H，形成电子连板结构10之后，可以整个连板当做下模块而在其上再各别依需求选择性堆叠其它电子单元或电子模块，也可以依需求通过例如是激光光束L4或切割刀具沿着切割线A切割电子连板结构10，以形成单一个或是多个相联在一起的电子模块10’(如图2H所示)。
步骤S20，请参阅图1与图2I，形成电子连板结构10之后，堆叠多个电子单元于电子连板结构10。在本实施例中，电子单元可以为上述电子模块10’。步骤S20包括，在焊垫400上涂布助焊剂；再将电子模块10’放置在第一绝缘图案层600’上，并依设计需求对准焊垫400与相对应的暴露的第一金属图案层500’(如图2I所示)经由回焊(Re-flow)工艺，电子模块10’即通过焊垫400电性连接第一金属图案层500’。
步骤S30，请参阅图1，图2I与图2J，堆叠多个电子单元于电子连板结构10之后，利用例如激光光束L5或切割刀具沿着切割线A切割电子连板结构10，以形成一电子封装结构1(如图2J所示)，在本实施例中电子封装结构1为两个电子模块10’堆叠并且彼此电性连接所构成的双层结构。
在实际运用上，使用者可以以堆叠后的电子封装结构1为整体考量而使信号用的金属走线、接地平面、电源平面有更弹性的布线设计，以取代现有技术中，每个个别电子模块需要各自设计布线的结构。例如，请参阅图2J，第一金属图案层500’除了可以包含上下层电子模块10’传递信号的金属走线540设计之外，也可以包含上下层电子模块10’共用的接地平面560及/或电源平面580。也就是说，第一金属图案层500’可以被上下层电子模块10’所共用。因此，本发明可以节省布线所需要的成本以及所占用的空间。
在其他实施例中，上层电子模块10’的第一金属图案层500’可以为接地平面560，并可进一步与侧边布有金属层的电子封装结构1做电性连接而成为电磁遮蔽层。而下层电子模块10’的第一金属图案层500’可以为电源平面580，作为电子封装结构1的电源线路。
请参阅图3A以及图3B，图3A为本发明第二实施例对应步骤S17的制造方法及部分结构剖面示意图。而图3B为图3A中部份结构的俯视示意图。在此仅就与前实施例不同的部份进行说明。前述实施例是利用激光光束L2图案化第一金属层，以形成第一金属图案层500’。而如图3A所示，本实施例是在步骤16之后，利用具有篓空区720遮罩层700于第一模封层300’上，再搭配金属喷涂技术将第一金属材料层500同时填满下方的孔洞320，以及遮罩层700未遮蔽的第一模封层300’表面。再来，固化此金属材料层500(需要固化，固化方法为加热，条件则依材料而定)以形成金属柱520于孔洞320中，并形成第一金属图案层500’于第一模封层300’以及金属柱520上。从图3B可知，第一金属材料层500会填满篓空区720，也就是说篓空区720的位置即为第一金属图案层500’走线的位置。因此，在制造方法上，不需要再另外使用激光进行切割。另外，使用者可以根据所需线路的设计来选择遮罩层700。接着，移除遮罩层700。而形成第一绝缘图案层600’的方法则和前一实施例相同，在此不多做赘述。
请参阅图4，图4为本发明第三实施例的电子封装结构1”的剖面示意图。不同于第一实施例的电子封装结构1，在本实施例中，电子封装结构1”的电子单元为第二电子元件900，第二电子元件900设置于第一绝缘图案层600”上，并且电性连接第一金属图案层500”。第二电子元件900可以是有源元件或者是无源元件。而第二电子元件900可以是覆晶或者是打线接合的元件，将覆晶元件的锡球沾附助焊剂后，置放第一金属图案的焊垫上，经由回焊工艺，与第一图案电性相连；或是打线的元件利用树脂或胶膜(Die attach film)粘附于绝缘图层后，再利用打线方式将第二电子元件藉打线机将金属线接于第一金属图案的打线垫上，并电性连接第一金属图案层500”。此外，电子封装结构1”还包括第二模封层800形成于第一绝缘图案层600”上，第二模封层800会覆盖第一绝缘图案层600”以及第二电子元件900。
在本实施例中，第一金属图案层500”可以电性连接下层电子模块10”以及第二电子元件900。详细而言，第二电子元件900可以通过第一金属图案层500”、金属柱520”电性连接线路基板100”或者是第一电子元件200。另外，形成电子封装结构1”的步骤和第一实施例相同，在此不多做赘述。
请参阅图5，图5为本发明第四实施例的电子封装结构1”’的剖面示意图。在本实施例中，第一电子元件200可以具有不同的高度以及形状。而第一模封层300”’是以顺形的方式覆盖在第一电子元件200上，因此，所形成的第一模封层300”’具有凹部。而第一金属图案层500”’、第一绝缘图案层600”’位于第一模封层300”’的上方，并顺着第一模封层300”’的形状贴附于第一模封层300”’上。
另外，第二电子元件900’位于上述第一模封层300”’的凹部之间，并电性连接第一金属图案层500”’。而第二模封层800’会覆盖第一绝缘图案层600”’和第二电子元件900’。和第一实施例不同的是，金属柱520”’除了可以电性连接第一金属图案层500”’与线路基板100”’之外，金属柱520”’也可以设置在第一电子元件200上，以电性连接第一金属图案层500”’与第一电子元件200。另外，电子封装结构1”’的其他制造方法大致和第一实施例相同，在此不多做赘述。
综上所述，本发明提供了一种电子封装结构以及其制造方法，此电子封装结构包括电子模块以及堆叠于电子模块上的电子单元。另外，电子模块包括第一金属图案层。而上方电子单元与下方电子模块可以共用此第一金属图案层，以节省布线所需要的成本以及所占用的空间。另外，在形成第一金属图案层之前，会对第一模封层进行氧气等离子活化的步骤，以提高第一金属图案层对于第一模封层的附着力。
以上所述仅为本发明的实施例，其并非用以限定本发明的专利保护范围。任何熟习相像技艺者，在不脱离本发明的精神与范围内，所作的更动及润饰的等效替换，仍为本发明的专利保护范围内。

Claims (10)

1.一种电子封装结构的制造方法，其特征在于，该电子封装结构的制造方法包括：
步骤S10：形成一电子连板结构，形成该电子连板结构的制造方法包括步骤S11至步骤S18如下：
步骤S11：提供一电路联板，具有一上表面、一下表面、多个接垫以及多个导电结构，所述多个接垫位于该上表面上，而该电路联板包括多个线路基板，各该线路基板具有至少一该接垫及至少一该导电结构；
步骤S12：堆叠多个第一电子元件于该上表面上，并且该第一电子元件电性连接该电路联板，各该线路基板具有至少一该第一电子元件；
步骤S13：形成一第一模封层于该上表面上，该第一模封层覆盖所述多个第一电子元件、所述多个接垫以及该上表面；
步骤S14：形成多个焊垫于该下表面，所述多个焊垫电性连接所述多个接垫，各该线路基板具有至少一该焊垫；
步骤S15：形成多个孔洞于该第一模封层中，各该孔洞暴露出所述多个接垫；
步骤S16：利用氧气等离子活化该第一模封层；
步骤S17：形成多个金属柱于所述多个孔洞中，并且形成一第一金属图案层于该第一模封层以及所述多个金属柱上，各该金属柱电性连接所述多个接垫，而该第一金属图案层通过所述多个金属柱以及所述多个接垫电性连接该电路联板；
步骤S18：形成一第一绝缘图案层于该第一金属图案层上，并暴露出该第一金属图案层；以及
步骤S20：堆叠多个电子单元于该电子连板结构上，所述多个电子单元电性连接该第一金属图案层；
其中该第一金属图案层整合电源层或接地层并被所述多个电子单元所共用。
2.如权利要求1所述的方法，其特征在于该方法还包括：
切割该电子连板结构。
3.如权利要求2所述的方法，其特征在于所述多个电子单元为电子模块，而所述多个电子模块的制造方法包括：
切割另一个电子连板结构。
4.如权利要求2所述的方法，其特征在于所述多个电子单元包括至少一有源元件或一无源元件。
5.如权利要求2所述的方法，其特征在于设置所述多个电子单元之后还包括：
形成一第二模封层于该第一绝缘图案层上，覆盖所述多个电子单元以及该第一绝缘图案层。
6.如权利要求1所述的方法，其特征在于形成该第一绝缘图案层的方法包括：
涂布一第一绝缘材料层于该第一金属图案层上；
固化该第一绝缘材料层以形成一第一绝缘层；
以及图案化该第一绝缘层以形成该第一绝缘图案层，该第一绝缘图案层暴露出该第一金属图案层。
7.如权利要求1所述的方法，其特征在于形成所述多个金属柱以及该第一金属图案层的方法包括：
涂布一第一金属材料层于该第一模封层上，并且填满所述多个孔洞，以使该第一金属材料层电性连接所述多个接垫；固化该第一金属材料层以形成所述多个金属柱于所述多个孔洞中，并形成一第一金属层于该第一模封层上；以及图案化该第一金属层以形成该第一金属图案层。
8.如权利要求1所述的方法，其特征在于形成所述多个金属柱以及该第一金属图案层的方法包括：
设置一遮罩层于该第一模封层上，该遮罩层具有多个篓空区，且所述多个篓空区暴露出所述多个孔洞；涂布一第一金属材料层于该遮罩层上、该第一模封层上并且填满所述多个第一孔洞；
固化该第一金属材料层，以形成所述多个金属柱于所述多个孔洞中，并形成该第一金属图案层于该第一模封层上；以及移除该遮罩层。
9.如权利要求1所述的方法，其特征在于形成多个焊垫的方法包括：
形成多个焊料于该下表面上；
加热所述多个焊料，以使所述多个焊料熔化，并附着于该下表面上。
10.如权利要求2所述的方法，其特征在于堆叠所述多个电子单元于该电子连板结构的方法包括：
涂布多个助焊剂于所述多个电子单元的多个焊垫上；
加热所述多个助焊剂以及所述多个电子单元的所述多个焊垫，以使得所述多个助焊剂以及所述多个焊垫具有粘性；
将所述多个电子单元放置在该第一绝缘图案层上，且所述多个电子单元的所述多个焊垫电性连接该第一金属图案层。
CN201310084126.7A 2013-03-15 2013-03-15 电子封装结构以及其制造方法 Active CN104051284B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310084126.7A CN104051284B (zh) 2013-03-15 2013-03-15 电子封装结构以及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310084126.7A CN104051284B (zh) 2013-03-15 2013-03-15 电子封装结构以及其制造方法

Publications (2)

Publication Number Publication Date
CN104051284A CN104051284A (zh) 2014-09-17
CN104051284B true CN104051284B (zh) 2017-05-24

Family

ID=51503965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310084126.7A Active CN104051284B (zh) 2013-03-15 2013-03-15 电子封装结构以及其制造方法

Country Status (1)

Country Link
CN (1) CN104051284B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841601B (zh) * 2017-11-28 2020-09-04 长鑫存储技术有限公司 一种芯片堆栈立体封装结构及制造方法
CN109244102A (zh) * 2018-09-10 2019-01-18 佛山市国星光电股份有限公司 一种led显示单元组及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248520A (zh) * 2005-08-22 2008-08-20 日立化成杜邦微系统股份有限公司 半导体装置的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US8072059B2 (en) * 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
TWI349994B (en) * 2008-01-30 2011-10-01 Advanced Semiconductor Eng Package process for embedded semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248520A (zh) * 2005-08-22 2008-08-20 日立化成杜邦微系统股份有限公司 半导体装置的制造方法

Also Published As

Publication number Publication date
CN104051284A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
US10236242B2 (en) Chip package and package substrate
CN103208487B (zh) 用于较薄堆叠封装件结构的方法和装置
CN106887393B (zh) 集成有功率传输芯片的封装结构的封装方法
CN108807297A (zh) 电子封装件及其制法
TWI461124B (zh) 層疊封裝結構及其製作方法
CN106816421B (zh) 集成有功率传输芯片的封装结构的封装方法
CN104428892A (zh) 用于基板核心层的方法和装置
CN108417559A (zh) 半导体封装装置及其制造方法
CN102903691A (zh) 半导体器件、封装方法和结构
WO2008047918A1 (fr) Structure de paquet de dispositifs électroniques et procédé de fabrication correspondant
CN105514053B (zh) 半导体封装件及其制法
US20130334673A1 (en) Flexible power module semiconductor packages
CN106816416B (zh) 半导体嵌入式混合封装结构及其制作方法
KR100991623B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI672768B (zh) 封裝基板
CN104051284B (zh) 电子封装结构以及其制造方法
KR102117469B1 (ko) 전자 소자 모듈 및 그 제조 방법
US20130020572A1 (en) Cap Chip and Reroute Layer for Stacked Microelectronic Module
US20140118984A1 (en) Electronic device and method of manufacturing the same
US9704812B1 (en) Double-sided electronic package
KR101502428B1 (ko) 반도체 패키지 및 이의 제조 방법
CN108447829A (zh) 封装结构及其制法
TWI454202B (zh) 電子封裝結構以及其製造方法
CN113498633B (zh) 内埋电子元件的电路板及制作方法
CN108666255A (zh) 封装堆叠结构及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant