TWI454202B - 電子封裝結構以及其製造方法 - Google Patents
電子封裝結構以及其製造方法 Download PDFInfo
- Publication number
- TWI454202B TWI454202B TW102109320A TW102109320A TWI454202B TW I454202 B TWI454202 B TW I454202B TW 102109320 A TW102109320 A TW 102109320A TW 102109320 A TW102109320 A TW 102109320A TW I454202 B TWI454202 B TW I454202B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- electronic
- metal
- pattern layer
- pads
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明有關一種電子封裝結構以及其製造方法,且特別是有關於一種可增加封裝結構面積使用率的電子封裝結構以及其製造方法。
封裝結構在電子系統中的應用主要是電子元件或電子模組擺放在同一平面(Side by side),由於目前電子產品追求輕薄短小,尤其以小尺寸電子封裝結構的需求,內含電子元件或電子模組的封裝體,其堆疊方法與結構越來越重要。
如何縮短系統中封裝體與封裝體間的連線距離,使電性設計上更具彈性,並增加系統內模組整合能力,同時達到系統體積微形化目的,都是要去面對與克服的挑戰。
發明內容】
本發明提供了一種電子封裝結構以及其製造方法,此電子封裝結構包括一電子模組以及堆疊在電子模組上的電子單元,並且具有第一金屬圖案層供電子單元以及電子模組共用。本發明除了可以利用電子模組頂部面積製作第一金屬圖案層供電性連接的銲墊或訊號走線外,也可以將電源層(Power plan)或接地層(Ground plan)整合在此第一金屬圖案層中。
為能更進一步瞭解本發明之特徵及技術內容,請參閱以下有關本發明之詳細說明與附圖,但是此等說明與所附圖式僅係用來說明本發明,而非對本發明的權利範圍作任何的限制。
圖1為本發明第一實施例之電子封裝結構1的製造流
程圖。
圖2A至2J為製造方法剖面示意圖。請參閱圖1以及圖2A,形成一電子連板結構10的步驟S10包括步驟S11至步驟S18。
步驟S11,提供一電路聯板100,電路聯板100可以為印刷電路板(Printed Circuit Board)、雙面線路板(Double side wiring board)或者是多層線路板(Multilayer wiring board)。電路聯板100上表面120a以及下表面120b分別具有至少一接墊140,並藉由導電結構160電性連接。導電結構160可以是通孔(Through hole)或者是盲孔(Blind hole)。另外,切割線A定義出多個線路基板100’(圖2A中僅繪示兩個)。
步驟S12,請參閱圖2B,設置至少一個第一電子元件200於線路基板100’上表面120a並電性連接電路聯板100。第一電子元件200可以是主動元件,例如是裸晶(Die)或封裝後的晶片(Packaged chip),或者是被動元件,例如是電阻器、電感器或電容器。另外,電子元件200可用覆晶(Flip chip)或者是打線接合的方式(Wire bonding)固定在上表面120a上。
步驟S13,形成第一模封層300覆蓋上表面120a、接墊140以及第一電子元件200。形成第一模封層300的方式包括濺鍍(Sputtering)、印刷(Printing)或噴塗(Spraying)。而第一模封層300的材質例如是環氧樹脂或是塑封材(molding compound)。
步驟S14,形成焊墊400於下表面120b。形成焊墊400的方法包括例如使用錫膏印刷(Solder Printing)方法將
焊料置放於接墊140上。之後加熱焊料(Re-flow),使焊料融化並附著於接墊140。
步驟S15,請參閱圖2B與2C,形成多個孔洞320於第一模封層300’中,孔洞320暴露出接墊140。形成孔洞320的方式例如是利用雷射光束L1對應接墊140的位置,進行鑽孔。
步驟S16,在形成第一模封層300’後,利用氧氣電漿活化第一模封層300’的表面。
步驟S17,請參閱圖2D,形成多個金屬柱520於孔洞320中,並形成第一金屬圖案層500’於第一模封層300’上並依設計需求選擇性部份與金屬柱520接觸,其中金屬柱520電性連接接墊140。在本實施例中,形成金屬柱520以及第一金屬圖案層500’的方法包括,先塗佈第一金屬材料層500於第一模封層300’上以及孔洞320中。塗佈第一金屬材料層500的方式包括濺鍍、印刷或噴塗。
一般而言,第一金屬材料層的材質不同於第一模封層的材質,因此第一金屬材料層不容易貼附於第一模封層上。然而,在本實施例中,第一模封層300’的表面有先經過氧氣電漿活化,因此可以提高第一金屬材料層500與第一模封層300’之間的附著力。
之後,依製程方法選擇性進行固化處理,例如當第一金屬材料層由印刷或噴塗製程形成,則需進行固化處理固化第一金屬材料層500以形成第一金屬層。固化的方式包括加熱第一金屬材料層500或者是對第一金屬材料層500照射紫外光。接著,請參閱圖2D與2E,利用雷射佈線(Laser routing)的方式利用雷射光束L2圖案化第一金屬
層,以形成第一金屬圖案層500’。
請參閱圖2E以及圖2K,圖2E為本發明第一實施例的部分結構剖面示意圖,而圖2K為圖2E中部份結構的俯視示意圖。如圖2E以及圖2K所示,第一金屬圖案層500’可以包括例如金屬走線540、接地平面560以及電源平面580,並透過後述步驟S18使其彼此電性絕緣。在圖2E中,金屬走線540電性連接金屬柱520,並透過對應的接墊140電性連接電路聯板100或者是第一電子元件200,用以傳遞電訊號。接地平面560電性連接金屬柱520,並透過對應的接墊140電性連接接墊140,用以作為電子封裝結構1的接地結構。電源平面580可以向外接至電源端,以作為電子封裝結構1的電源線。另外,如圖2K所示,使用者可以根據實際線路需求來設計欲形成的第一金屬圖案層500’樣式。
步驟S18,請參閱圖2F與2G,形成第一絕緣圖案層600’於第一金屬圖案層500’上,即可形成電子連板結構10(如圖2G所示)。第一絕緣圖案層600’會填滿第一金屬圖案層500’中,各走線之間的空隙,使得每條走線彼此電性絕緣。形成方法包括,先塗佈第一絕緣材料層600於第一金屬圖案層500’,例如是利用印刷或噴塗的方法進行塗佈。之後固化以形成第一絕緣層,例如是利用加熱或者是照射紫外光的方法。接著,利用雷射佈線的方式根據需求者設計的樣式,透過雷射光束L3圖案化第一絕緣層以形成第一絕緣圖案層600,,暴露出部份第一金屬圖案層500’以做為後續堆疊電子單元時電性連接用。。
請參閱圖2G與圖2H,形成電子連板結構10之後,
可以整個連板當做下模組而在其上再各別依需求選擇性堆疊其它電子單元或電子模組,也可以依需求透過例如是雷射光束L4或切割刀具沿著切割線A切割電子連板結構10,以形成單一個或是複數個相聯在一起的電子模組10’(如圖2H所示)。
步驟S20,請參閱圖1與圖2I,形成電子連板結構10之後,堆疊多個電子單元於電子連板結構10。在本實施例中,電子單元可以為上述電子模組10’。步驟S20包括,在焊墊400上塗佈助焊劑;再將電子模組10’放置在第一絕緣圖案層600’上,並依設計需求對準焊墊400與相對應的暴露的第一金屬圖案層500’(如圖2I所示)經由迴焊(Re-flow)製程,電子模組10’即藉由焊墊400電性連接第一金屬圖案層500’。
步驟S30,請參閱圖1,圖2I與圖2J,堆疊多個電子單元於電子連板結構10之後,利用例如雷射光束L5或切割刀具沿著切割線A切割電子連板結構10,以形成一電子封裝結構1(如圖2J所示),在本實施例中電子封裝結構1為兩個電子模組10’堆疊並且彼此電性連接所構成的雙層結構。
在實際運用上,使用者可以以堆疊後的電子封裝結構1為整體考量而使訊號用的金屬走線、接地平面、電源平面有更彈性的佈線設計,以取代習知技術中,每個個別電子模組需要各自設計佈線的結構。例如,請參閱圖2J,第一金屬圖案層500’除了可以包含上下層電子模組10’傳遞訊號的金屬走線540設計之外,也可以包含上下層電子模組10’共用的接地平面560及/或電源平面580。也就是
說,第一金屬圖案層500’可以被上下層電子模組10’所共用。因此,本發明可以節省佈線所需要的成本以及所佔用的空間。
在其他實施例中,上層電子模組10’的第一金屬圖案層500’可以為接地平面560,並可進一步與側邊佈有金屬層的電子封裝結構1做電性連接而成為電磁遮蔽層。而下層電子模組10’的第一金屬圖案層500’可以為電源平面580,作為電子封裝結構1的電源線路。
請參閱圖3A以及圖3B,圖3A為本發明第二實施例對應步驟S17的製造方法及部分結構剖面示意圖。而圖3B為圖3A中部份結構的俯視示意圖。在此僅就與前實施例不同的部份進行說明。前述實施例是利用雷射光束L2圖案化第一金屬層,以形成第一金屬圖案層500’。而如圖3A所示,本實施例是在步驟16之後,利用具有簍空區720遮罩層700於第一模封層300’上,再搭配金屬噴塗技術將第一金屬材料層500同時填滿下方的孔洞320,以及遮罩層700未遮蔽之第一模封層300’表面。再來,固化此金屬材料層500(需要固化,固化方法為加熱,條件則依材料而定)以形成金屬柱520於孔洞320中,並形成第一金屬圖案層500’於第一模封層300’以及金屬柱520上。從圖3B可知,第一金屬材料層500會填滿簍空區720,也就是說簍空區720的位置即為第一金屬圖案層500’走線的位置。因此,在製造方法上,不需要再另外使用雷射進行切割。另外,使用者可以根據所需線路的設計來選擇遮罩層700。接著,移除遮罩層700。而形成第一絕緣圖案層600’的方法則和前一實施例相同,在此不多做贅述。
請參閱圖4,圖4為本發明第三實施例之電子封裝結構1”的剖面示意圖。不同於第一實施例的電子封裝結構1,在本實施例中,電子封裝結構1”的電子單元為第二電子元件900,第二電子元件900設置於第一絕緣圖案層600”上,並且電性連接第一金屬圖案層500”。第二電子元件900可以是主動元件或者是被動元件。而第二電子元件900可以是覆晶或者是打線接合的元件,將覆晶元件的錫球沾附助焊劑後,置放第一金屬圖案之焊墊上,經由迴焊製程,與第一圖案電性相連;或是打線之元件利用樹脂或膠膜(Die attach film)黏附於絕緣圖層後,再利用打線方式將第二電子元件藉打線機將金屬線接於第一金屬圖案之打線墊上,並電性連接第一金屬圖案層500”。此外,電子封裝結構1”更包括第二模封層800形成於第一絕緣圖案層600”上,第二模封層800會覆蓋第一絕緣圖案層600”以及第二電子元件900。
在本實施例中,第一金屬圖案層500”可以電性連接下層電子模組10”以及第二電子元件900。詳細而言,第二電子元件900可以透過第一金屬圖案層500”、金屬柱520”電性連接線路基板100”或者是第一電子元件200。另外,形成電子封裝結構1”的步驟和第一實施例相同,在此不多做贅述。
請參閱圖5,圖5為本發明第四實施例之電子封裝結構1'''的剖面示意圖。在本實施例中,第一電子元件200可以具有不同的高度以及形狀。而第一模封層300'''是以順形的方式覆蓋在第一電子元件200上,因此,所形成的第一模封層300'''具有凹部。而第一金屬圖案層500'''、
第一絕緣圖案層600'''位於第一模封層300'''的上方,並順著第一模封層300'''的形狀貼附於第一模封層300'''上。
另外,第二電子元件900’位於上述第一模封層300'''的凹部之間,並電性連接第一金屬圖案層500'''。而第二模封層800’會覆蓋第一絕緣圖案層600'''和第二電子元件900’。和第一實施例不同的是,金屬柱520'''除了可以電性連接第一金屬圖案層500'''與線路基板100'''之外,金屬柱520'''也可以設置在第一電子元件200上,以電性連接第一金屬圖案層500'''與第一電子元件200。另外,電子封裝結構1'''的其他製造方法大致和第一實施例相同,在此不多做贅述。
綜上所述,本發明提供了一種電子封裝結構以及其製造方法,此電子封裝結構包括電子模組以及堆疊於電子模組上的電子單元。另外,電子模組包括第一金屬圖案層。而上方電子單元與下方電子模組可以共用此第一金屬圖案層,以節省佈線所需要的成本以及所佔用的空間。另外,在形成第一金屬圖案層之前,會對第一模封層進行氧氣電漿活化的步驟,以提高第一金屬圖案層對於第一模封層的附著力。
以上所述僅為本發明的實施例,其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者,在不脫離本發明的精神與範圍內,所作的更動及潤飾的等效替換,仍為本發明的專利保護範圍內。
1、1”、1'''‧‧‧電子封裝結構
10‧‧‧電子連板結構
10’、10”‧‧‧電子模組
100‧‧‧電路聯板
100’、100”、100'''‧‧‧線路基板
120a‧‧‧上表面
120b‧‧‧下表面
140‧‧‧接墊
160‧‧‧導電結構
200‧‧‧第一電子元件
300、300’、300”、300'''‧‧‧第一模封層
320‧‧‧孔洞
400‧‧‧焊墊
500‧‧‧第一金屬材料層
500’、500”、500'''‧‧‧第一金屬圖案層
520、520”、520'''‧‧‧金屬柱
540‧‧‧金屬走線
560‧‧‧接地平面
580‧‧‧電源平面
600‧‧‧第一絕緣材料層
600’、600”、600'''‧‧‧第一絕緣圖案層
700‧‧‧遮罩層
720‧‧‧簍空區
800、800’‧‧‧第二模封層
900、900’‧‧‧第二電子元件
A‧‧‧切割線
L1、L2、L3、L4、L5‧‧‧雷射光束
S10-S18、S20、S30‧‧‧步驟
圖1為本發明第一實施例之電子封裝結構製造流程
圖。
圖2A至圖2J為本發明第一實施例之電子封裝結構的製造方法剖面示意圖。
圖2K為圖2E中電子封裝結構的俯視示意圖。
圖3A為本發明第二實施例之電子封裝結構的製造方法剖面示意圖。
圖3B為圖3A中電子封裝結構的俯視示意圖。
圖4為本發明第三實施例之電子封裝結構的剖面示意圖。
圖5為本發明第四實施例之電子封裝結構的剖面示意圖。
10‧‧‧電子連板結構
10’‧‧‧電子模組
120a‧‧‧上表面
120b‧‧‧下表面
140‧‧‧接墊
160‧‧‧導電結構
200‧‧‧第一電子元件
300’‧‧‧第一模封層
320‧‧‧孔洞
400‧‧‧焊墊
500’‧‧‧第一金屬圖案層
520‧‧‧金屬柱
600’‧‧‧第一絕緣圖案層
A‧‧‧切割線
Claims (10)
- 一種電子封裝結構的製造方法,包括:(S10)形成一電子連板結構,形成該電子連板結構的製造方法包括:(S11)提供一電路聯板,具有一上表面、一下表面以及多個接墊,該些接墊位於該上表面上,而該電路聯板包括多個線路基板,其中各該線路基板具有至少一該接墊;(S12)堆疊多個第一電子元件於該上表面上,並且該第一電子元件電性連接該電路聯板,其中各該線路基板具有至少一該第一電子元件;(S13)形成一第一模封層於該上表面上,其中該第一模封層覆蓋該些第一電子元件、該些接墊以及該上表面;(S14)形成多個焊墊於該下表面,該些焊墊電性連接該些接墊,其中各該線路基板具有至少一該焊墊;(S15)形成多個孔洞於該第一模封層中,其中各該孔洞暴露出該些接墊;(S16)利用氧氣電漿活化該第一模封層;(S17)形成多個金屬柱於該些孔洞中,並且形成一第一金屬圖案層於該第一模封層以及該些金屬柱上,其中各該金屬柱電性連接該些接墊,而該第一金屬圖案層透過該些金屬柱以及該些接墊電性連接該電路聯板;以及(S18)形成一第一絕緣圖案層於該第一金屬圖案 層上,並暴露出該第一金屬圖案層。
- 如申請專利範圍第1項所述之方法,其中該方法更包括:堆疊多個電子單元於該電子連板結構上,其中該些電子單元電性連接該第一金屬圖案層;以及切割該電子連板結構。
- 如申請專利範圍第2項所述之方法,其中該些電子單元為電子模組,而該些電子模組的製造方法包括:切割另一個電子連板結構。
- 如申請專利範圍第2項所述之方法,其中該些電子單元包括至少一主動元件或一被動元件。
- 如申請專利範圍第2項所述之方法,其中設置該些電子單元之後更包括:形成一第二模封層於該第一絕緣圖案層上,覆蓋該些電子單元以及該第一絕緣圖案層。
- 如申請專利範圍第1項所述之方法,其中形成該第一絕緣圖案層的方法包括:塗佈一第一絕緣材料層於該第一金屬圖案層上;固化該第一絕緣材料層以形成一第一絕緣層;以及圖案化該第一絕緣層以形成該第一絕緣圖案層,其中該第一絕緣圖案層暴露出該第一金屬圖案層。
- 如申請專利範圍第1項所述之方法,其中形成該些金屬柱以及該第一金屬圖案層的方法包括:塗佈一第一金屬材料層於該第一模封層上,並且 填滿該些孔洞,以使該第一金屬材料層電性連接該些接墊;固化該第一金屬材料層以形成該些金屬柱於該些孔洞中,並形成一第一金屬層於該第一模封層上;以及圖案化該第一金屬層以形成該第一金屬圖案層。
- 如申請專利範圍第1項所述之方法,其中形成該些金屬柱以及該第一金屬圖案層的方法包括:設置一遮罩層於該第一模封層上,該遮罩層具有多個簍空區,且該些簍空區暴露出該些孔洞;塗佈一第一金屬材料層於該遮罩層上、該第一模封層上並且填滿該些第一孔洞;固化該第一金屬材料層,以形成該些金屬柱於該些孔洞中,並形成該第一金屬圖案層於該第一模封層上;以及移除該遮罩層。
- 如申請專利範圍第1項所述之方法,其中形成多個焊墊的方法包括:形成多個焊料於該下表面上;加熱該些焊料,以使該些焊料熔化,並附著於該下表面上。
- 如申請專利範圍第2項所述之方法,其中堆疊該些電子單元於該電子連板結構的方法包括:塗佈多個助焊劑於該些電子單元的多個焊墊上;加熱該些助焊劑以及該些電子單元的該些焊墊,以使得該些助焊劑以及該些焊墊具有黏性;將該些電子單元放置在該第一絕緣圖案層上,且該些電子單元的該些焊墊電性連接該第一金屬圖案層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102109320A TWI454202B (zh) | 2013-03-15 | 2013-03-15 | 電子封裝結構以及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102109320A TWI454202B (zh) | 2013-03-15 | 2013-03-15 | 電子封裝結構以及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201436685A TW201436685A (zh) | 2014-09-16 |
TWI454202B true TWI454202B (zh) | 2014-09-21 |
Family
ID=51942590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102109320A TWI454202B (zh) | 2013-03-15 | 2013-03-15 | 電子封裝結構以及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI454202B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11017934B2 (en) * | 2016-12-09 | 2021-05-25 | Cyntec Co., Ltd. | Electronic module |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005108937A (ja) * | 2003-09-29 | 2005-04-21 | Dainippon Printing Co Ltd | 電子装置およびその製造方法 |
TW201221000A (en) * | 2010-05-19 | 2012-05-16 | Panasonic Elec Works Co Ltd | Wiring method, construction being wired on the surface thereof, semiconductor device, printed circuit board, memory card, electrical device, module, and multi-layered circuit board |
TW201230266A (en) * | 2010-11-26 | 2012-07-16 | Cambridge Silicon Radio Ltd | Multi-chip package |
-
2013
- 2013-03-15 TW TW102109320A patent/TWI454202B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005108937A (ja) * | 2003-09-29 | 2005-04-21 | Dainippon Printing Co Ltd | 電子装置およびその製造方法 |
TW201221000A (en) * | 2010-05-19 | 2012-05-16 | Panasonic Elec Works Co Ltd | Wiring method, construction being wired on the surface thereof, semiconductor device, printed circuit board, memory card, electrical device, module, and multi-layered circuit board |
TW201230266A (en) * | 2010-11-26 | 2012-07-16 | Cambridge Silicon Radio Ltd | Multi-chip package |
Also Published As
Publication number | Publication date |
---|---|
TW201436685A (zh) | 2014-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI645519B (zh) | 元件內埋式封裝載板及其製作方法 | |
US10236242B2 (en) | Chip package and package substrate | |
JP6626697B2 (ja) | 配線基板およびその製造方法 | |
TWI512926B (zh) | 電路板層疊封裝結構及其製作方法 | |
TWI413223B (zh) | 嵌埋有半導體元件之封裝基板及其製法 | |
TWI461124B (zh) | 層疊封裝結構及其製作方法 | |
US8284561B2 (en) | Embedded component package structure | |
TWI469699B (zh) | 用於嵌入式晶粒封裝的高精密度自我對準晶粒 | |
TW201436132A (zh) | 封裝基板、封裝基板製作方法及封裝結構 | |
US20170033036A1 (en) | Printed wiring board, semiconductor package, and method for manufacturing printed wiring board | |
US7935576B2 (en) | Semiconductor device and manufacturing method of the same | |
CN106816416B (zh) | 半导体嵌入式混合封装结构及其制作方法 | |
JPWO2011030542A1 (ja) | 電子部品モジュールおよびその製造方法 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
US20160295692A1 (en) | Printed wiring board and method for manufacturing the same | |
TWI454202B (zh) | 電子封裝結構以及其製造方法 | |
TWI485839B (zh) | 電子模組以及其製造方法 | |
KR20170008048A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
TWI624020B (zh) | 電子封裝件及其製法 | |
CN104051284B (zh) | 电子封装结构以及其制造方法 | |
TWI381500B (zh) | 嵌埋半導體晶片之封裝基板及其製法 | |
TWI572258B (zh) | 內埋式元件封裝結構的製作方法 | |
TWI602274B (zh) | 半導體封裝 | |
JP6068167B2 (ja) | 配線基板およびその製造方法 | |
KR101194448B1 (ko) | 인쇄회로기판의 제조방법 |