CN207398135U - 半导体器件及相应布置 - Google Patents

半导体器件及相应布置 Download PDF

Info

Publication number
CN207398135U
CN207398135U CN201720324701.XU CN201720324701U CN207398135U CN 207398135 U CN207398135 U CN 207398135U CN 201720324701 U CN201720324701 U CN 201720324701U CN 207398135 U CN207398135 U CN 207398135U
Authority
CN
China
Prior art keywords
bare chip
pad
semiconductor bare
semiconductor
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201720324701.XU
Other languages
English (en)
Inventor
F·V·丰塔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN207398135U publication Critical patent/CN207398135U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本公开涉及半导体器件及相应布置。具体地，一种半导体器件(10)，包括：‑半导体裸片(12)，该半导体裸片具有相对的第一表面(12a)和第二表面(12b)，‑裸片焊盘(14)，该裸片焊盘具有附接(16)在其上的该半导体裸片的该第一表面(12a)，‑导电接地焊盘(24)，该导电接地焊盘在该半导体裸片(12)的该第二表面(12b)处，‑器件封装体(22)，该器件封装体与该半导体裸片(12)耦合，该接地焊盘(24)位于该半导体裸片(12)与该封装体(22)之间，以及‑接地接线或迹线(26)，该接地接线或迹线用于该半导体裸片(12)的该第二表面(12b)与该接地焊盘(24)之间的该半导体裸片(12)。可以在该半导体裸片(12)的该第二表面(12b)处的该接地焊盘(24)与具有附接(16)在其上的该半导体裸片(12)的该裸片焊盘(14)之间设置另外的(例如，单接线)接线连接(28)。

Description

半导体器件及相应布置
技术领域
本说明书涉及半导体器件及相应布置。
一个或多个实施例可以应用于包括“引线框”模块封装体的半导体器件。
半导体器件(诸如方形扁平无引线(QFN)、方形扁平封装(QFP)或薄小外形封装(TSOP)类型的集成电路)可以是这类半导体器件的示例。
背景技术
各种半导体器件可以包括引线框上的封装体(例如，塑料/树脂化合物)，裸片接地焊盘借助于多根键合接线连接至接地环。
这可以包括例如集成在引线框中或者键合到引线框引线的金属结构。
注意的是，通过省去这种接地环，可以缩小引线框(以及整个封装体)的尺寸，通过避免封装体化合物(例如，树脂)与这种接地环之间的脱层风险：这可以包括最后的金属(NiAu或点状Ag)，其在与接线键合兼容的同时可以展现降低的与塑料模制化合物的兼容性。
实用新型内容
一个或多个实施例的目标是例如通过降低封装体尺寸与裸片尺寸之比来解决在上文中谈论的问题，同时可能地提高接地键合可靠性。
根据一个或多个实施例，可以借助于具有在以下权利要求书中阐述的特征的半导体器件来实现那个目标。
为此，提供了一种半导体器件(10)，包括：-半导体裸片(12)，所述半导体裸片具有相对的第一表面(12a)和第二表面(12b)，-裸片焊盘(14)，所述裸片焊盘具有附接(16)在其上的所述半导体裸片的所述第一表面(12a)，-导电接地焊盘(24)，所述导电接地焊盘在所述半导体裸片(12)的所述第二表面(12b)处，-器件封装体(22)，所述器件封装体与所述半导体裸片(12)耦合，所述接地焊盘(24)位于所述半导体裸片(12)与所述封装体(22)之间，以及-至少一个接地连接(26)，所述至少一个接地连接用于所述半导体裸片(12)的所述第二表面(12b)与所述接地焊盘(24)之间的所述半导体裸片(12)。
在一个实施例中，包括至少一个另外的接地连接(28)，所述至少一个另外的接地连接在所述半导体裸片(12)的所述第二表面(12b)处的所述接地焊盘(24)与具有附接(16)在其上的所述半导体裸片(12)的所述第一表面(12a)的所述裸片焊盘(14)之间。
在一个实施例中，包括：-一组引线(18)，所述一组引线在所述裸片焊盘(14)的周边，-接线键合网络(20)，所述接线键合网络在所述半导体裸片(12)与所述一组引线(18)之间。
在一个实施例中，包括：散热器(30)，所述散热器与所述接地焊盘(24)热耦合(30c)并且朝向所述器件封装体(22)的外表面延伸。
在一个实施例中，包括：导热层(30c)，所述导热层在所述接地焊盘(24)与所述散热器(30)之间。
在一个实施例中：-所述器件(10)包括相对的前侧和后侧，所述接地焊盘(24)和所述裸片焊盘(14)分别面向所述前侧和所述后侧，-至少一个电路板(32a、32b)与所述器件的所述前侧和所述后侧中的至少一者耦合。
在一个实施例中，所述器件(10)包括：第一电路板(32a)和第二电路板(32b)，所述第一电路板和所述第二电路板与所述前侧和所述后侧耦合。
本公开还提供了一种布置，包括上述多个半导体器件(10)，所述多个半导体器件(10)夹设在与所述多个所述器件的所述前侧和所述后侧耦合的公共第一电路板(32a)与公共第二电路板(32b)之间。
一个或多个实施例还可以涉及一种相应的方法。
权利要求书是在此提供的关于实施例的技术教导的完整部分。
一个或多个实施例可以涉及在半导体裸片上提供(例如，通过制作或附接)例如接近其中心的导电接地焊盘；来自半导体裸片的(多个)接地连接然后可以被提供(键合)至这种接地焊盘，该接地焊盘进而连接(例如，经由单接线)至引线框接地。
在一个或多个实施例中，来自半导体裸片的接地接线可以在半导体裸片的顶表面或前表面处(而非在焊盘区域中)与接地焊盘键合；因此可以省去接地环，从而具有降低封装体大小的以下能力。
在一个或多个实施例中，接地焊盘可以包括导电材料，诸如铜、铝、银或可能的碳，半导体裸片的接地焊盘接线键合至这种接地焊盘，此后者例如利用单接线电连接至引线框中的接地触头。
在一个或多个实施例中，接地焊盘的形状可以此方式被配置成用于降低接地接线长度，同时还增加焊盘表面以便提高散热。
一个或多个实施例可以应用于各种类型的半导体器件，这些半导体器件包括引线框封装体，诸如例如，QFN、QFP、TSOP。
一个或多个实施例使得有可能通过减小裸片焊盘尺寸来在更小的封装体中组装更大的裸片。例如，通过可能地将封装成本降低大约30％，可以在7×7QFN上组装当前在9×9QFN上组装的4.0×3.6半导体裸片。
在一个或多个实施例中，借助于“顶部”接地(导电)焊盘解决方案可以提高封装可靠性。例如，键合在这种顶部接地焊盘上的接线可以具有焊盘连接(缝合线)与封装中心之间的7×7QFN上的例如1.2mm的距离：此距离短于接地环(例如，2.0mm)上相应的接线键合距离，从而使得施加到焊盘连接(缝合线)的热机械应力可能更低，因此降低了接线开裂的风险。
附图说明
现在将仅通过示例的方式，参照所附附图来描述一个或多个实施例，在附图中：
-图1是根据实施例的半导体器件的截面图，
-图2是与图1中的箭头II基本相对应的平面图，
-图3(包括a)至f)六个部分)表示生产根据实施例的半导体器件的可能步骤，
-图4是实施例的截面图示例，
-图5(包括a)至e)五个部分)表示生产根据实施例的半导体器件的可能步骤，
-图6(包括a)和b)两个部分)是生产根据实施例的半导体器件的可能步骤的示例，
-图7(包括a)至e)五个部分)是生产根据实施例的半导体器件的可能步骤的示例；以及
-图8、图9和图10是适用于实施例的各示例性特征。
将认识到的是，为了清晰且易于表示起见，各附图可以不按相同比例绘制。同样，结合附图之一例示的特征和细节还可以应用于如在其他附图中例示的实施例。
具体实施方式
在随后的描述中，展示了一个或多个具体细节，旨在提供对本说明书的实施例的示例的深入理解。可以通过一个或多个特定细节或者利用其他方法、部件、材料等来获得实施例。在其他情况下，未详细展示或描述已知的结构、材料或操作，从而使得实施例的某些方面将不会被模糊。
本说明书的框架中对于“实施例”或“一个实施例”的引用旨在指示关于该实施例所描述的特定的配置、结构、特性符合至少一个实施例。因此，可能存在于本说明书的一个或多个点中的诸如“在实施例中”、“在一个(或多个)实施例中”等短语不一定恰好指代同一个实施例。而且，可以在如其他附图中可能例示的一个或多个实施例中以任何其他相当的方式来对如结合任何附图例示的特定构造、结构或特性进行组合。
在此使用的引用仅为了方便而被提供，并且因此未限定实施例的保护范畴或范围。
在图1中，半导体器件(诸如例如，集成电路)通常由参考号10来表示。
在一个或多个实施例中，半导体器件10可以是包含引线框模块封装的类型。
QFN(方形扁平无引线)、QFP(方形扁平封装)或TSOP(薄小外形封装)类型的半导体器件可以是示例性的这类半导体器件。
在一个或多个实施例中，半导体器件10可以包括：半导体裸片或芯片12，该半导体裸片或芯片具有相对的第一表面12a和第二表面12b。
参考号14表示支持半导体裸片12的裸片焊盘，例如该(例如，金属)裸片焊盘14具有在16处附接在其上的半导体裸片12的第一(底或后)表面12a。这可以是例如经由例如电绝缘类型的裸片附接薄膜(DAF)。
在一个或多个实施例中，引线阵列18可以设置在裸片焊盘14周围以便形成所谓的引线框(LF)。
在一个或多个实施例中，包括例如铜接线的(第一)接线键合网络20可以提供半导体裸片12到引线框的引线18的电连接。这可以包括例如从裸片12的第二(顶或前)表面处的接线键合焊盘延伸至引线框的相应引线的键合接线20。
然后可以提供包括例如封装体模制化合物(PMC)(诸如电绝缘树脂)的器件封装体22，用于嵌入半导体器件10的其他部件。
上文中讨论的总体布局在本领域中以其他方式是常规的，因此使得没有必要在此提供更详细的描述。
在一个或多个实施例中，导电(例如，金属)接地焊盘24可以设置在半导体裸片12的第二(顶或前)表面12b处，从而使得接地焊盘24可以位于(夹设，实际上嵌入)半导体裸片12与封装体22之间。
在一个或多个实施例中，一组接地连接(例如，配线网络26——参见例如附图或一组接地迹线——参见例如图8)可以设置在半导体裸片(位于例如其上表面或前表面12b处)的接地端子与接地焊盘24之间。
如在图2的平面图中可见的(其中，为了表示的清晰，第一接线键合网络20是不可见的)，到接地焊盘24的接地连接26网络可以遵循任何期望的图案，相关联接线/迹线的长度缩减至位于表面12b处的半导体裸片12的接地端子与在同一表面12b的一部分上延伸的接地焊盘24之间的长度。
相应缩减的裸片12(和封装体22)的顶表面12b和中心上的接地端子之间的距离将导致被施加到焊盘连接(缝合线)的更低的热机械应力，具有例如相应地降低接线开裂的风险。
如图2中示意性表示的，接地焊盘24可以覆盖半导体裸片12的顶表面的一部分。
在一个或多个实施例中，接地焊盘24可以包括导电材料，诸如金属(例如，铜、铝、银等)以及可能的碳。
在一个或多个实施例中，附加接地连接28(可能地包括单接地接线)可以设置在接地焊盘24与裸片焊盘14之间，例如，在如图2中示出的其侧向延伸14a处。
换句话说，在一个或多个实施例中，从半导体裸片12的顶或前表面12b处的接地端子的接地连接可以经由朝向接地焊盘24的第一接地连接26被首先“布线”以便然后经由(可能地单接线)连接28从接地焊盘24耦合至裸片焊盘14。
在一个或多个实施例中，可以沿着图3中例示的线来发展图1和图2中例示的基础布局，其中，与已经结合图1和图2讨论的部件或元件相同的部件或元件用相同的参考号来表示，因此使得没有必要重复相应的描述。
简言之，在一个或多个实施例中，裸片12可以附接(例如，在16处)至裸片焊盘14上，在图3中表示的序列的开始时，该裸片焊盘可以仍与引线18形成一件，以便然后例如通过如图3的部分(f)中表示的回蚀刻被分离开。
图3的部分b)示例性地提供如上文中讨论的接线键合20以及接地线26和28。
图3的部分c)是将散热器(热交换器)30与接地焊盘24耦合的可能性的示例。
在一个或多个实施例中，散热器30可以包括热导体，该导热体可选地具有蘑菇状(T形)形状并且因此包括茎部部分30a和头部部分30b。
在一个或多个实施例中，散热器30可以经由已知类型的导热膜30c与接地焊盘24耦合。
在一个或多个实施例中，封装体模制化合物(树脂)22则可以被模制在从图3的步骤c)和步骤d)中产生的组件上，以便提供一种布置，在该布置中，散热器30的头部部分30b浮出封装体22的上表面(例如，与其齐平)。
然后可以如在图3的部分f)中例示的实现回蚀刻，以便将裸片焊盘14与引线框中的引线18分离开。
在一个或多个实施例中，模制封装体树脂22(如例如在图3的部分e)中例示的)可以借助于(已知类型的)薄膜辅助模制。
图4是将基本上如图3的部分f)中例示的结构与一个或多个印刷电路板(PCB)32a、32b相关联的可能性的示例。
在一个或多个实施例中，这类电路板可以包括电绝缘(例如，有机的)衬底，该电绝缘衬底具有在电路板的表面和/或本体内延伸的导电线(所谓的轨迹或迹线)。
为了简单起见，在图4中，仅明确地引用了其中展示的半导体器件10的基础元件(也就是，半导体裸片12、裸片焊盘14、引线18、接地焊盘24以及散热器30)。
在一个或多个实施例中，电路板32a可以提供例如PCB电源线，可能地具有在促进散热(如在半导体裸片12的操作过程中产生的)时与散热器30进行配合的能力。
在一个或多个实施例中，印刷电路板32b可以促进提供例如各器件10之间的信号路径。这些路径可以包括例如相邻器件10的引线18之间的电连接线。
图4还例示了PCB 32a、32b还可以提供两个(或更多个)半导体器件10之间的除电连接之外的机械连接的可能性。例如，这可以通过布置夹设在公共PCB 32a、32b之间的两个(或更多个)器件10而发生，因此提供器件10之间的机械连接。
因此，图3和图4是利用接地焊盘24(例如，如果在24a处与导热DAF附接)以便促进——例如与散热器30配合地——从半导体裸片12的散热的可能性的示例。
图3和图4是通过暴露结构(例如，散热器30)的顶部来利用封装22(如可能地由薄膜辅助模制技术来提供)以便例如经由PCB32a在封装的顶部提供接地连接的可能性的示例。
以那种方式，可以提供集成散热器结构，同时可以提供(如图4中例示的)信号PCB32b，在其上可以例如通过焊接对单独器件(例如，QFN模块)进行耦合。
“接地”PCB 32a(可能仅包括金属，例如铜片)可以作为散热器被设置成用于促进操作。
将认识到的是，通过在半导体裸片12之上具有一个或多个焊盘，如图4中例示的布置可以不仅适用于接地连接，而且还适用于多个连接(例如，在封装的顶表面)。
图5是被适配成用于一个或多个实施例的示例性方法。
图5的被指定为a)和b)的部分示例性地提供了基础金属层240(例如，铜，厚度为0.10mm)，接着通过附接层240a在其上的层压，该附接层可以包括例如裸片附接材料(或C-DAF)。
图5的部分c)示例性地使得这种(双)叠层经受单片切割以便形成在其下侧具有附接层24a的单独接地焊盘24。
如在图5的部分d)中例示的，这种单独接地焊盘则可以例如经由例如保持在100℃的热电极(或热条)T从衬底200中“拾取”和去除，然后被(热)附接至如图5的部分e)中示意性示出的半导体裸片12上。
将认识到的是，在图5的表示中，裸片焊盘14在仍与引线18形成一件时被表示为随后与其分离，例如经由如在图3的部分f)中例示的回蚀刻。
在如图5中例示的一个或多个实施例中，接地焊盘24到半导体裸片12的耦合因此可以经由热耦合(例如，经由热电极或热条T)发生。
图6是接地焊盘24与半导体裸片的耦合可以经由打印(例如，喷墨打印(喷墨打印机IJP)或气溶胶打印)的一个或多个实施例示例。
因此，一个或多个实施例可以包括将如在图6的部分a)中24a处例示的电绝缘(电介质)墨打印到半导体裸片12(已经附接至裸片焊盘14，其再次被假设为仍是与引线框18形成一件)的顶表面12b上。
在一个或多个实施例中，这可以在打印导电墨24之后(参见图6的部分b))。
在商标名Tayo UPIX下可用的电介质墨可以有资格提供厚度为例如20-30微米(1微米＝10-6m)的层24a。
厚度为10-20微米(1微米＝10-6m)的填充Ag的墨可以是被适配成用于提供接地焊盘24的示例性墨。
UV固化可以促进滴涂之后打印的(多个)墨的固化。
这种喷射滴涂工艺可以在晶片或者条带级别处发生(例如，经由已知类型的喷墨打印头IJP)。
图7是在可能待单片切割以便提供单独半导体裸片12的半导体晶片(的顶表面12b)上提供一个或多个接地焊盘24的示例。
图7的部分b)是在如图7的部分a)中示出的半导体晶片12上提供(例如，通过丝网印刷)电介质层24a的可能性的示例。
例如，层24a可以包括丝网印刷电介质B阶段汉高(Henkel)8006墨，其具有大约50+/-10微米(1微米＝10-6m)的厚度，可能地经受例如100℃-120℃的热预固化。
图7的部分c)是在其上具有层24a的晶片14上分布待烧结的金属粉末(例如，铜粉末床)的可能性的示例，例如，通过在层24a的位置处进行激光烧结(如在图7的部分d)中由LS示意性指示的)。
因此，这种(局部化)烧结LS可能导致在晶片12的对应位置处形成接地焊盘24。这些接地焊盘24然后可以耦合(可能地在单片切割之后)至如上文中例示的器件结构的其他元件。
再次，将认识到的是，在此结合特定附图例示的特征还可以(单独地或者与其他特征组合地)应用于在其他附图中例示的实施例。
在那个方面中，在半导体裸片12已经设置有上绝缘(例如，聚酰亚胺)层的一个或多个实施例中，(然而，提供的)电介质层24a可以省去。
因此，图5至图7旨在通常是根据一个或多个实施例的可以应用于制造半导体器件的各种方法的示例性特征。
因此，图5是通过将成型的金属滑块与裸片附接薄膜(DAF)附接来提供接地焊盘24的可能性的一般示例，这种金属滑块被适配成在使用标准工艺进行层压之后从金属片(参见例如图5的部分c的单片切割步骤)切下。
图6是通过使用用于提供一层(第一层)电介质墨(24a)的喷墨打印机(例如，IP)或气溶胶设备来提供接地焊盘24的可能性的一般示例，可能地例如利用UV辐射对其进行固化，接着打印例如填充有金属(例如，Cu、Al、Ag或碳微粒——可选地具有1-2微米(1微米＝10-6m)的大小，具有可能的最后UV固化)的导电墨24。
图7是通过3D打印技术提供接地焊盘24的可能性的一般示例，例如通过在覆盖整个晶片12的晶片表面上设置颗粒床(例如，Cu)，接着在期望的接地焊盘位置处局部地进行激光烧结(熔融)。
如指示的，在此结合附图之一例示的特征和细节还可以应用于如在其他附图中例示的实施例。
例如，通过与例如图2进行比较，在一个或多个实施例中，图8是整体地或部分地经由可能与接地焊盘24一起形成的导电迹线来提供半导体裸片12(位于例如其上表面或前表面12b处)的接地端子与接地焊盘24之间的(多个)接地连接26的可能性的示例。
结合例如图6，图9和图10示例性地将例如丝网印刷保护水清洁材料(掩模)240涂敷到裸片12上，例如丝网印刷电介质B阶段汉高(Henkel)8006墨的应用使得经受例如100℃的热预固化并且在滴涂之后(在保护掩模去除之前或之后)利用例如UV固化喷墨印刷填充Ag的墨242。
因此，一个或多个实施例可以提供一种半导体器件(例如，10)，该半导体器件包括：
-半导体裸片(例如，12)，该半导体裸片具有相对的第一表面(例如，12a)和第二表面(例如，12b)，
-裸片焊盘(例如，14)，该裸片焊盘具有附接(例如，16)在其上的该半导体裸片的该第一表面，
-导电接地焊盘(例如，24)，该导电接地焊盘在该半导体裸片的该第二表面处，
-器件封装体(例如，22)，该器件封装体与该半导体裸片耦合，该接地焊盘位于该半导体裸片与该封装体之间，以及
-至少一个(电)接地连接(例如，图2和图6中的接线或迹线26)，该至少一个(电)接地连接用于该半导体裸片的该第二表面与该接地焊盘之间的该半导体裸片。
一个或多个实施例可以包括：至少一个另外的接地连接(例如，单接线28)，该至少一个另外的接地连接在该半导体裸片的该第二表面处的该接地焊盘与具有附接在其上的该半导体裸片的该第一表面的该裸片焊盘之间。
一个或多个实施例可以包括：
-一组引线(例如，18)，该组引线在该裸片焊盘的周边，
-接线键合网络(例如，20)，该接线键合网络在该半导体裸片与该组引线之间。
一个或多个实施例可以包括：散热器(例如，30)，该散热器与该接地焊盘热耦合(例如，在30c处)并且朝向该器件封装体的外表面延伸。
一个或多个实施例可以包括：导热层(例如，30c)，该导热层在该接地焊盘与该散热器之间。
在一个或多个实施例中：
-该器件(10)可以包括相对的前侧和后侧或前表面和后表面，该接地焊盘和该裸片焊盘分别面向该前侧和该后侧或者该前表面和该后表面，
-至少一个电路板(例如，32a、32b)可以与该器件的该前侧和该后侧或该前表面和该后表面中的至少一者耦合。
在一个或多个实施例中，该器件可以包括：第一电路板(例如，32a)和第二电路板(例如，32b)，该第一电路板和该第二电路板与该前侧和该后侧耦合。
在一个或多个实施例中，一种布置可以包括根据一个或多个实施例的多个半导体器件，该多个半导体器件夹设在与该多个器件的该前侧和该后侧耦合的公共第一电路板和公共第二电路板(参见例如图4)。
一个或多个实施例可以提供一种制造根据一个或多个实施例的半导体器件的方法，其中，该方法可以包括以下各项之一：
-i)可选地通过热附接(例如，图5中的T)将该接地焊盘附接至该半导体裸片的该第二表面上，或者
-ii)将该接地焊盘喷墨打印(参见例如图6与图9和图10中的IJP)到该半导体裸片的该第二表面上，或者
-iii)在该半导体裸片的该第二表面上设置一床导电粉状材料(参见例如图7中的2400)，并且可选地通过激光烧结对该导电粉状材料进行烧结。
在不损害根本原则的情况下，可以仅通过示例的方式就已经描述的内容更显著地改变细节和实施例，而不偏离保护范畴。
此保护范畴由所附权利要求来限定。

Claims (8)

1.一种半导体器件，其特征在于，包括：
-半导体裸片(12)，所述半导体裸片具有相对的第一表面(12a)和第二表面(12b)，
-裸片焊盘(14)，所述裸片焊盘具有附接(16)在其上的所述半导体裸片的所述第一表面(12a)，
-导电接地焊盘(24)，所述导电接地焊盘在所述半导体裸片(12)的所述第二表面(12b)处，
-器件封装体(22)，所述器件封装体与所述半导体裸片(12)耦合，所述接地焊盘(24)位于所述半导体裸片(12)与所述封装体(22)之间，以及
-至少一个接地连接(26)，所述至少一个接地连接用于所述半导体裸片(12)的所述第二表面(12b)与所述接地焊盘(24)之间的所述半导体裸片(12)。
2.如权利要求1所述的半导体器件，其特征在于，包括至少一个另外的接地连接(28)，所述至少一个另外的接地连接在所述半导体裸片(12)的所述第二表面(12b)处的所述接地焊盘(24)与具有附接(16)在其上的所述半导体裸片(12)的所述第一表面(12a)的所述裸片焊盘(14)之间。
3.根据权利要求1所述的半导体器件，其特征在于，包括：
-一组引线(18)，所述一组引线在所述裸片焊盘(14)的周边，
-接线键合网络(20)，所述接线键合网络在所述半导体裸片(12)与所述一组引线(18)之间。
4.如以上权利要求中任一项所述的半导体器件，其特征在于，包括：散热器(30)，所述散热器与所述接地焊盘(24)热耦合并且朝向所述器件封装体(22)的外表面延伸。
5.如权利要求4所述的半导体器件，其特征在于，包括：导热层，所述导热层在所述接地焊盘(24)与所述散热器(30)之间。
6.如权利要求1所述的半导体器件，其特征在于：
-所述器件包括相对的前侧和后侧，所述接地焊盘(24)和所述裸片焊盘(14)分别面向所述前侧和所述后侧，
-至少一个电路板(32a、32b)与所述器件的所述前侧和所述后侧中的至少一者耦合。
7.如权利要求6所述的半导体器件，其特征在于，所述器件包括：第一电路板(32a)和第二电路板(32b)，所述第一电路板和所述第二电路板与所述前侧和所述后侧耦合。
8.一种布置，其特征在于，包括根据权利要求7所述的多个半导体器件，所述多个半导体器件夹设在与所述多个所述器件的所述前侧和所述后侧耦合的公共第一电路板(32a)与公共第二电路板(32b)之间。
CN201720324701.XU 2016-08-22 2017-03-29 半导体器件及相应布置 Withdrawn - After Issue CN207398135U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102016000086488A IT201600086488A1 (it) 2016-08-22 2016-08-22 Dispositivo a semiconduttore e corrispondente procedimento
IT102016000086488 2016-08-22

Publications (1)

Publication Number Publication Date
CN207398135U true CN207398135U (zh) 2018-05-22

Family

ID=57610346

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710199048.3A Active CN107768339B (zh) 2016-08-22 2017-03-29 半导体器件及制造半导体器件的方法
CN201720324701.XU Withdrawn - After Issue CN207398135U (zh) 2016-08-22 2017-03-29 半导体器件及相应布置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710199048.3A Active CN107768339B (zh) 2016-08-22 2017-03-29 半导体器件及制造半导体器件的方法

Country Status (3)

Country Link
US (1) US9972562B2 (zh)
CN (2) CN107768339B (zh)
IT (1) IT201600086488A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768339A (zh) * 2016-08-22 2018-03-06 意法半导体股份有限公司 半导体器件及相应方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3073080B1 (fr) * 2017-10-26 2021-01-08 St Microelectronics Srl Circuit integre en boitier qfn
CN111129707B (zh) * 2018-10-30 2021-11-23 北京小米移动软件有限公司 移动终端、移动终端的天线组件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2811170B2 (ja) * 1996-06-28 1998-10-15 株式会社後藤製作所 樹脂封止型半導体装置及びその製造方法
JP4319339B2 (ja) * 2000-08-30 2009-08-26 株式会社ルネサステクノロジ 半導体装置
TWI310979B (en) * 2006-07-11 2009-06-11 Chipmos Technologies Shanghai Ltd Chip package and manufacturing method threrof
US7537923B2 (en) * 2007-08-17 2009-05-26 Biomarin Pharmaceutical Inc. Compositions of prokaryotic phenylalanine ammonia-lyase and methods of treating cancer using compositions thereof
US20100213588A1 (en) * 2009-02-20 2010-08-26 Tung-Hsien Hsieh Wire bond chip package
US8536690B2 (en) * 2009-09-22 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with cap layer and method of manufacture thereof
CN102856280B (zh) * 2012-09-20 2015-09-09 格科微电子（上海）有限公司 焊盘和芯片
US9147600B2 (en) * 2013-01-03 2015-09-29 Infineon Technologies Ag Packages for multiple semiconductor chips
US9379048B2 (en) * 2013-02-28 2016-06-28 Semiconductor Components Industries, Llc Dual-flag stacked die package
IT201600086488A1 (it) * 2016-08-22 2018-02-22 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768339A (zh) * 2016-08-22 2018-03-06 意法半导体股份有限公司 半导体器件及相应方法
CN107768339B (zh) * 2016-08-22 2021-01-12 意法半导体股份有限公司 半导体器件及制造半导体器件的方法

Also Published As

Publication number Publication date
US20180053713A1 (en) 2018-02-22
CN107768339A (zh) 2018-03-06
CN107768339B (zh) 2021-01-12
US9972562B2 (en) 2018-05-15
IT201600086488A1 (it) 2018-02-22

Similar Documents

Publication Publication Date Title
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
CN101165866B (zh) 一种集成电路封装体及其制造方法
CN102598258B (zh) 用于微电子封装衬底的多个表面处理
CN209045532U (zh) 一种半导体芯片封装结构
CN102386106B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN101228625B (zh) 具有镀金属连接部的半导体封装
JP2001352009A (ja) 半導体装置およびその製造方法
CN100568498C (zh) 半导体器件及其制造方法
CN1352804A (zh) 高密度电子封装及其制造方法
JPS60257153A (ja) カプセルが取付けられた電子回路デバイスおよびその取付方法
CN108010902A (zh) 电路部件、电路部件的制造方法以及电路部件的制造装置
CN106887393B (zh) 集成有功率传输芯片的封装结构的封装方法
TW201034151A (en) Leadless integrated circuit package having high density contacts and manufacturing method
CN207398135U (zh) 半导体器件及相应布置
CN103531548A (zh) 具有气隙的半导体封装结构及其形成方法
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
US6882035B2 (en) Die package
CN104701272B (zh) 一种芯片封装组件及其制造方法
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
CN110088884A (zh) 集成电路多芯片层叠封装结构以及方法
JP2009010213A (ja) 混成集積回路装置
CN103681358B (zh) 芯片封装基板和结构及其制作方法
CN104781925A (zh) 安装于衬底上的离散装置
US20190221538A1 (en) Semiconductor structure
WO2004114405A1 (en) Micro lead frame package and method to manufacture the micro lead frame package

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20180522

Effective date of abandoning: 20210112

AV01 Patent right actively abandoned

Granted publication date: 20180522

Effective date of abandoning: 20210112

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned