DE102016212506A1 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102016212506A1
DE102016212506A1 DE102016212506.0A DE102016212506A DE102016212506A1 DE 102016212506 A1 DE102016212506 A1 DE 102016212506A1 DE 102016212506 A DE102016212506 A DE 102016212506A DE 102016212506 A1 DE102016212506 A1 DE 102016212506A1
Authority
DE
Germany
Prior art keywords
metal
semiconductor element
metal layer
semiconductor device
insulating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016212506.0A
Other languages
English (en)
Inventor
Tsunehiro Nakajima
Yoshikazu Takahashi
Norihiro NASHIDA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102016212506A1 publication Critical patent/DE102016212506A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/37166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Es werden ein Verfahren zum Herstellen einer Halbleitervorrichtung und eine Halbleitervorrichtung bereitgestellt, so dass die Herstellung vereinfacht und die Dicke der Halbleitervorrichtung reduziert werden kann. Eine Halbleitervorrichtung umfasst ein isoliertes Schaltungssubstrat, das auf einer Hauptfläche desselben eine erste Metallschicht und eine zehnte Metallschicht aufweist, eine Metallplatte, die mit der ersten Metallschicht leitfähig verbunden ist, ein erstes Halbleiterelement, das auf einer Oberfläche desselben mehrere Metallelektroden umfasst, ein erstes Isolierelement, das auf einer Seitenfläche des ersten Halbleiterelements angeordnet ist, ein zweites Isolierelement, das auf dem ersten Isolierelement und auf dem ersten Halbleiterelement angeordnet ist, und eine sechste Metallschicht, von der mindestens ein Abschnitt auf dem zweiten Isolierelement angeordnet ist und welche die Metallelektrode des ersten Halbleiterelements und die zehnte Metallschicht leitfähig verbindet.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Invention
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Herstellungsverfahren vereinfacht ist.
  • 2. Allgemeiner Stand der Technik
  • Die Strukturen aus der JP-A-2009-76703 und der internationalen Druckschrift Nr. 2011/83737 sind als Literatur bezüglich einer Halbleitervorrichtung bekannt.
  • Die JP-A-2009-76703 offenbart eine Struktur, bei der ein Halbleiterelement eine Elektrode jeweils auf seiner Vorder- und Rückseite aufweist, und um eine Zunahme des elektrischen Widerstands auf Grund einer Zersetzung einer Elektrodenfolie aus Aluminium, die als Vorderseitenelektrode gebildet ist, und ein Ablösen eines Aluminiumdrahts zu verhindern, eine Nickelfolie als metallische Schutzfolie auf der Elektrodenfolie aus Aluminium gebildet wird. Auch offenbart die JP-A-2009-76703 eine Struktur, bei der die rückseitige Elektrode mit Lötmetall mit einer Leiterschicht zusammengefügt wird, die eine elektrische Schaltkreisstruktur eines DBC-Substrats konfiguriert. Die JP-A-2009-76703 offenbart auch eine Verdrahtungsstruktur, bei der die vorderseitige Elektrode eine Emitter-Elektrode eines IGBT-Moduls ist und ein Aluminiumdraht mit der Emitter-Elektrode über die Nickelfolie unter Verwendung von Thermokompression oder Ultraschallvibration zusammengefügt wird.
  • Die internationale Druckschrift Nr. 2011/83737 offenbart eine einstückige Einheit, die aus einem Kupferblock, einem Isoliersubstrat mit einem Leiterbild, einem IGBT-Chip und einem Dioden-Chip, einem Kollektor-Anschlussstift, einem Einsatzstift, der mit Lötmetall an dem Chip befestigt ist, einer Leiterplatte, an welcher der Einsatzstift befestigt ist, einem Emitter-Anschlussstift und einem Steueranschlussstift, einem Kollektor-Anschlussstift und einem Harzgehäuse, in dem die obigen Elemente versiegelt sind, konfiguriert ist.
  • Die JP-A-2014-216555 offenbart auch ein Verfahren zum Herstellen einer Halbleitervorrichtung, das dadurch gekennzeichnet ist, dass es einen Schritt des Bondens einer monokristallinen ersten Schicht eines Halbleiters mit einer Oberfläche eines Trägersubstrats, einen Defekteinführungsschritt des Einführens eines Punktdefekts in die erste Schicht, und einen Wärmebehandlungsschritt Schritt des Ausführens einer Wärmebehandlung an dem Trägersubstrat, mit dem die erste Schicht gebondet wird, in die der Punktdefekt eingeführt wurde, umfasst.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Die JP-A-2009-76703 ist dadurch problematisch, dass die Dicke einer Halbleitervorrichtung zunimmt, da eine Drahtablenkdicke notwendig ist, um das Drahtbonden zu ermöglichen. Da es notwendig ist, die Anzahl von Drahtverbindungen zu erhöhen, wenn die Ausgangsleistung der Halbleitervorrichtung zunimmt, besteht auch das Problem, dass der Herstellungsprozess aufwendig ist.
  • Die internationale Druckschrift Nr. 2011/83737 ist dadurch problematisch, dass ein Schaltungssubstrat und eine große Anzahl von Anschlüssen, die eine Schaltung konfigurieren, über einem Halbleiterelement enthalten sein müssen, es zahlreiche Einzelteile gibt und der Herstellungsprozess aufwendig ist.
  • Unter Berücksichtigung der zuvor beschriebenen Probleme besteht eine Aufgabe der Erfindung darin, eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, so dass das Herstellungsverfahren vereinfacht wird und die Halbleitervorrichtung dünn ist.
  • Um die zuvor beschriebene Aufgabe zu erreichen, umfasst eine Halbleitervorrichtung nach einem Aspekt der Erfindung ein isoliertes Schaltungssubstrat, das auf einer Hauptfläche desselben eine erste Metallschicht und eine zehnte Metallschicht aufweist, eine Metallplatte, die mit der ersten Metallschicht leitfähig verbunden ist, ein erstes Halbleiterelement, das auf einer Oberfläche desselben eine Vielzahl von Metallelektroden umfasst, ein erstes Isolierelement, das auf einer Seitenfläche des ersten Halbleiterelements angeordnet ist, ein zweites Isolierelement, das auf dem ersten Isolierelement und auf dem ersten Halbleiterelement angeordnet ist, und eine sechste Metallschicht, von der mindestens ein Abschnitt auf dem zweiten Isolierelement angeordnet ist und welche die Metallelektrode des ersten Halbleiterelements und die zehnte Metallschicht auf dem isolierten Schaltungssubstrat leitfähig verbindet.
  • Die Halbleitervorrichtung nach dem einen Aspekt der Erfindung kann derart gestaltet sein, dass die Metallplatte ein erstes Durchgangsloch aufweist, wobei mindestens eine der Metallelektroden des ersten Halbleiterelements in einer Position angeordnet ist, die das erste Durchgangsloch blockiert, und eine fünfte Metallschicht, die das Halbleiterelement und die erste Metallschicht leitfähig verbindet, im Innern des ersten Durchgangslochs angeordnet ist.
  • Die Halbleitervorrichtung nach dem einen Aspekt der Erfindung kann derart gestaltet sein, dass eine Dicke der sechsten Metallschicht 10 μm oder mehr, 200 μm oder weniger beträgt.
  • Die Halbleitervorrichtung nach dem einen Aspekt der Erfindung kann derart gestaltet sein, dass die sechste Metallschicht mindestens einen Elementtyp umfasst, der aus einer Gruppe ausgewählt wird, die aus Kupfer, Aluminium, Titan, Wolfram, Nickel, Kohlenstoff, Gold und Silber besteht, oder eine Legierung ist, die diese Elemente umfasst.
  • Die Halbleitervorrichtung nach dem einen Aspekt der Erfindung kann derart gestaltet sein, dass eine Dicke des zweiten Isolierelements auf dem ersten Halbleiterelement 10 μm oder mehr, 200 μm oder weniger beträgt.
  • Die Halbleitervorrichtung nach dem einen Aspekt der Erfindung kann derart gestaltet sein, dass das zweite Isolierelement ein Polyimidharz ist.
  • Die Halbleitervorrichtung nach dem einen Aspekt der Erfindung kann derart gestaltet sein, dass die sechste Metallschicht mit der zehnten Metallschicht über eine Anschlussverbindungsmetallplatte leitfähig verbunden ist.
  • Die Halbleitervorrichtung nach dem einen Aspekt der Erfindung kann derart gestaltet sein, dass die Metallplatte mehrere erste Durchgangslöcher umfasst, die Halbleitervorrichtung ferner ein zweites Halbleiterelement umfasst, das auf einer Oberfläche desselben mehrere Metallelektroden umfasst, wobei mindestens eine der Metallelektroden in einer Position, die das erste Durchgangsloch blockiert, angeordnet ist, und die sechste Metallschicht mit jeder der Metallelektroden des ersten Halbleiterelements und einer anderen Metallelektrode des zweiten Halbleiterelements direkt verbunden ist.
  • Die Halbleitervorrichtung nach dem einen Aspekt der Erfindung kann ein drittes Isolierelement, das auf der sechsten Metallschicht angeordnet ist, ein drittes Halbleiterelement, das auf dem dritten Isolierelement angeordnet ist und auf einer oberen Oberfläche desselben mehrere Metallelektroden umfasst, ein viertes Isolierelement, das auf dem dritten Halbleiterelement angeordnet ist und eine Oberfläche des dritten Halbleiterelements bedeckt, auf der die Metallelektrode nicht gebildet ist, eine achte Metallschicht, welche die Metallelektrode des dritten Halbleiterelements und die sechste Metallschicht über das dritte Isolierelement und das vierte Isolierelement direkt leitfähig verbindet, und eine neunte Metallschicht, welche die Metallelektrode des dritten Halbleiterelements und die Metallelektrode des ersten Halbleiterelements über das zweite Isolierelement, das dritte Isolierelement und das vierte Isolierelement direkt leitfähig verbindet, umfassen.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung nach einem Aspekt der Erfindung umfasst der Reihe nach einen Halbleiterelement-Vorbereitungsschritt des Vorbereitens eines ersten Halbleiterelements, auf dem mehrere Metallelektroden gebildet sind, einen Schritt des Bedeckens einer Oberfläche des ersten Halbleiterelements, auf der die Metallelektrode nicht gebildet ist, mit einem zweiten Isolierelement, und einen Schritt des Bildens einer sechsten Metallschicht, welche die Metallelektrode des ersten Halbleiterelements und eine zehnte Metallschicht auf einem isolierten Schaltungssubstrat über das zweite Isolierelement leitfähig verbindet.
  • Das Verfahren zum Herstellen einer Halbleitervorrichtung nach dem einen Aspekt der Erfindung kann derart gestaltet sein, dass die sechste Metallschicht durch ein Metallspritzverfahren gebildet wird.
  • Das Verfahren zum Herstellen einer Halbleitervorrichtung nach dem einen Aspekt der Erfindung kann einen Schritt des Anordnens einer Metallelektrode des ersten Halbleiterelements, um ein erstes Durchgangsloch einer Metallplatte zu blockieren, vor dem Schritt des Bedeckens der Oberfläche des ersten Halbleiterelements, auf der die Metallelektrode nicht gebildet ist, mit dem zweiten Isolierelement, einen Spritzschritt des Spritzens von Metall auf die Metallelektrode des ersten Halbleiterelements aus dem ersten Durchgangsloch in einer Oberfläche der Metallplatte auf einer Seite gegenüber einer Oberfläche auf der Seite des ersten Halbleiterelements und einen Polierschritt des Polierens einer Oberfläche des gespritzten Metalls umfassen.
  • Das Verfahren zum Herstellen einer Halbleitervorrichtung nach dem einen Aspekt der Erfindung kann der Reihe nach einen Schritt des Anordnens eines ersten Isolierelements, das die Metallplatte und das erste Halbleiterelement in einer Position auf der Metallplatte befestigt, in der das erste Halbleiterelement nicht angeordnet ist, vor dem Polierschritt, und einen Schritt des Bedeckens mit Schutzband einer Oberfläche des ersten Halbleiterelements und des ersten Isolierelements gegenüber einer Seite, die der Metallplatte zugewandt ist, umfassen.
  • Das Verfahren zum Herstellen einer Halbleitervorrichtung nach dem einen Aspekt der Erfindung kann einen Schritt des direkten Zusammenfügens der polierten Oberfläche des Metalls und einer ersten Metallschicht auf dem isolierten Schaltungssubstrat umfassen.
  • Gemäß der Halbleitervorrichtung und dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der Erfindung werden dadurch Vorteile erreicht, dass die Herstellung der Halbleitervorrichtung vereinfacht und die Dicke der Halbleitervorrichtung reduziert werden kann.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1A bis 1F Schnittansichten gemäß einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung;
  • 2G bis 2L Schnittansichten gemäß dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung;
  • 3M bis 3Q Schnittansichten gemäß dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung;
  • 4 eine Unteransicht einer Metallplatte einer Halbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung;
  • 5R1 bis 5U1 Schnittansichten gemäß dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung;
  • 6V1 bis 6Y1 Schnittansichten gemäß dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung;
  • 7R2 bis 7U2 Schnittansichten gemäß einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung;
  • 8V2 bis 8Y2 Schnittansichten gemäß dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der zweiten Ausführungsform der Erfindung;
  • 9 ein Schaltbild eines Abschnitts einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung; und
  • 10X3 und 10Y3 Schnittansichten gemäß einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der dritten Ausführungsform der Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Nachstehend erfolgt mit Bezug auf die beiliegenden Zeichnungen eine ausführliche Beschreibung der bevorzugten Ausführungsformen einer Halbleitervorrichtung und eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Erfindung. In der nachstehenden Beschreibung der Ausführungsformen und in den beiliegenden Zeichnungen werden die gleichen Bezugszeichen identischen Konfigurationen zugeteilt und redundante Beschreibungen entfallen. Die Erfindung, die nicht auf die Ausführungsformen eingeschränkt ist, kann in einem Rahmen, der nicht vom Umfang der Erfindung abweicht, geeignet geändert und umgesetzt werden. Auch sind nicht alle Kombinationen der Kennzeichen, die in den Ausführungsformen beschrieben werden, für Lösung der Probleme der Erfindung wesentlich. Bezüglich des Materials eines Wafers, das bei der Herstellung eines Halbleiterelements verwendet wird, kann das Halbleiterelement aus einem beliebigen Typ von Halbleiter-Wafer hergestellt werden, der aus einer Gruppe ausgewählt wird, die aus Silizium, Siliziumcarbid und Galliumnitrid besteht.
  • Erste Ausführungsform
  • Es erfolgt eine Beschreibung einer ersten Ausführungsform gemäß der Erfindung. 1A bis 1F, 2G bis 2L, 3M bis 3Q, 5R1 bis 5U1 und 6V1 bis 6Y1 sind Schnittansichten, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung abbilden. 4 ist eine Unteransicht einer Metallplatte einer Halbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung. Eine Halbleitervorrichtung 20 gemäß der ersten Ausführungsform der Erfindung umfasst ein isoliertes Schaltungssubstrat 40, das eine erste Metallschicht 2 und eine zehnte Metallschicht 23 auf einer Hauptfläche desselben aufweist, eine Metallplatte 5, die mit der ersten Metallschicht 2 leitfähig verbunden ist, ein erstes Halbleiterelement 7, das mehrere Metallelektroden 7c auf einer Oberfläche desselben umfasst, ein erstes Isolierelement 8, das auf einer Seitenfläche des ersten Halbleiterelements 7 angeordnet ist, ein zweites Isolierelement 9, das auf dem ersten Isolierelement 8 und auf dem ersten Halbleiterelement 7 angeordnet ist, und eine sechste Metallschicht 11a, von der mindestens ein Abschnitt auf dem zweiten Isolierelement 9 angeordnet ist und welche die Metallelektrode 7c des ersten Halbleiterelements 7 und die zehnte Metallschicht 23 auf dem isolierten Schaltungssubstrat 40 leitfähig verbindet (siehe 6Y1). Ferner ist die Halbleitervorrichtung 20 derart gestaltet, dass die Metallplatte 5 ein erstes Durchgangsloch 5a aufweist, mindestens eine der Metallelektroden 7c des ersten Halbleiterelements 7 in einer Position angeordnet ist, die das erste Durchgangsloch 5a blockiert, und eine fünfte Metallschicht 6, die das erste Halbleiterelement 7 und die erste Metallschicht 2 leitfähig verbindet, im Innern des ersten Durchgangslochs 5a angeordnet ist.
  • Die Dicke der sechsten Metallschicht 11a der Halbleitervorrichtung 20 ist bevorzugt derart, dass je größer die Ausgangsleistung der Halbleitervorrichtung desto größer die Dicke der sechsten Metallschicht 11a. Beispielsweise kann die Dicke der sechsten Metallschicht 11a 10 μm oder mehr, 200 μm oder weniger betragen. Weiter bevorzugt beträgt die Dicke der sechsten Metallschicht 11a 50 μm oder mehr, 80 μm oder weniger. Wenn beispielsweise bewirkt wird, dass Strom von 20 A durch die sechste Metallschicht 11a mit einer Länge von 20 mm und einer Breite von 2 mm fließt, besteht das Problem, dass das Risiko des Schmelzens zunimmt, wenn die Dicke geringer als 10 μm ist. Wenn die Dicke 200 μm überschreitet, besteht das Problem, dass Zeit benötigt wird, um die sechste Metallschicht 11a herzustellen.
  • Die sechste Metallschicht 11a umfasst mindestens einen Elementtyp, das aus einer Gruppe ausgewählt wird, die aus Kupfer, Aluminium, Titan, Wolfram, Nickel, Kohlenstoff, Gold und Silber besteht, oder kann eine Legierung sein, die diese Elemente umfasst. Bei der ersten Ausführungsform wird Kupfer für die sechste Metallschicht 11a verwendet.
  • Die Dicke des zweiten Isolierelements 9 auf dem ersten Halbleiterelement 7 und die Dicke auf einem zweiten Halbleiterelement 16 kann 10 μm oder mehr, 200 μm oder weniger betragen. Weiter bevorzugt kann die Dicke des zweiten Isolierelements 9 30 μm oder mehr, 50 μm oder weniger betragen. Wenn die Dicke weniger als 10 μm beträgt, ist eine gleichmäßige Beschichtung schwierig. Wenn die Dicke 200 μm überschreitet, nimmt der Unterschied der Wärmespannung mit dem Halbleiterelement zu, und es besteht das Risiko, dass sich das zweite Isolierelement 9 leicht ablöst. Ein spezifisches Bauteil des zweiten Isolierelements kann ein Polyimidharz sein. Das zweite Isolierelement 9 kann einen äußeren Rand der Metallelektrode 7c des ersten Halbleiterelements 7 und einen äußeren Rand einer Metallelektrode 16c des zweiten Halbleiterelements 16 bedecken. Auch bedeckt das zweite Isolierelement 9 bevorzugt die obere Oberfläche eines nicht gezeigten spannungsbeständigen Strukturabschnitts an einem äußeren Rand des ersten Halbleiterelements 7 und die obere Oberfläche eines nicht gezeigten spannungsbeständigen Strukturabschnitts an einem äußeren Rand des zweiten Halbleiterelements 16.
  • Die sechste Metallschicht 11a kann mit der zehnten Metallschicht 23 über eine Anschlussverbindungsmetallplatte 13 leitfähig verbunden sein, oder die Anschlussverbindungsmetallplatte 13 kann entfallen, und die sechste Metallschicht 11a und die zehnte Metallschicht 23 können direkt leitfähig verbunden sein.
  • Die Metallplatte 5 umfasst mehrere der ersten Durchgangslöcher 5a und umfasst ferner das zweite Halbleiterelement 16, das mehrere der Metallelektroden 16c auf einer Oberfläche desselben umfasst, wobei mindestens eine der Metallelektroden 16c in einer Position angeordnet ist, die das erste Durchgangsloch 5a blockiert, und eine siebte Metallschicht 11b mit jeder der Metallelektroden 7c des ersten Halbleiterelements 7 und einer anderen Metallelektrode 16c des zweiten Halbleiterelements 16 direkt verbunden sein kann.
  • 4 ist eine Unteransicht der Metallplatte 5. Das erste Durchgangsloch 5a der Metallplatte 5 ist kleiner als das erste Halbleiterelement 7 und das zweite Halbleiterelement 16. Ferner umfasst die Metallplatte 5 ein zweites Durchgangsloch 5b. Eine Schraubennut ist in der inneren Peripherie des zweiten Durchgangslochs 5b gebildet. Eine Schraubennut, die zu der Schraubennut in der inneren Peripherie des zweiten Durchgangslochs 5b passt, ist in dem unteren Ende eines Metallanschlusses 12b gebildet, der noch beschrieben wird.
  • Als Nächstes erfolgt eine Beschreibung des Verfahrens zum Herstellen einer Halbleitervorrichtung der ersten Ausführungsform gemäß der Erfindung.
  • 1A bis 1F und 2G bis 2L bilden ein Verfahren zum Herstellen eines Halbleiterelements ab (einen Halbleiterelement-Vorbereitungsschritt). Wie in 1A gezeigt, werden ein monokristalliner Siliziumcarbid-Wafer 31, in dessen eine Oberfläche Protonen implantiert wurden, und ein polykristalliner Siliziumcarbid-Wafer 32, bei dem eine Lücke in der vorderen Oberfläche gebildet ist, vorbereitet. Ein Verfahren zum Bilden von Lücken wird in den Paragrafen 0053 und 0054 des japanischen Patents Nr. 5,725,430 beschrieben. Beispielsweise kann eine Lücke dadurch gebildet werden, dass die Vorderseite des polykristallinen Siliziumcarbid-Wafers 32 ganz oder teilweise mit Plasma bestrahlt wird. In einer Protonenimplantationsregion 31a beträgt die Protonenkonzentration bevorzugt 1 × 1016 Ionen/cm2 oder mehr, 5 × 1017 Ionen/cm2 oder weniger.
  • Als Nächstes, wie in 1B gezeigt, werden der monokristalline Siliziumcarbid-Wafer 31, der derart angeordnet ist, dass sich die Protonenimplantationsregion 31a auf der Seite des polykristallinen Siliziumcarbid-Wafers 32 befindet, und der polykristalline Siliziumcarbid-Wafer 32 unter Verwendung einer Vorrichtung zum oberflächenaktiven Bonden auf Raumtemperatur (SAB) (Musashino Engineering Co., Ltd.) direkt zusammengefügt. Das direkte Zusammenfügen erfolgt dadurch, dass die Wafer in einem ultrahohen Vakuum bei Raumtemperatur in Kontakt gebracht werden, nachdem die Fügefläche jedes Wafers unter Verwendung eines Argonstrahls gereinigt wurde. Nun wird es weiter bevorzugt, dass Druck zwischen den Elementen ausgeübt wird. Beispielsweise ist ein Druck von 0,1 MPa oder mehr, 10 MPa oder weniger wünschenswert.
  • Als Nächstes, wie in 1C gezeigt, werden die bisher beschriebenen beiden Wafer in einen Heizofen 37 gelegt und in einer Schutzgasatmosphäre auf 600°C oder mehr, 1.200°C oder weniger erhitzt, wodurch bewirkt wird, dass sich der monokristalline Siliziumcarbid-Wafer 31 und der polykristalline Siliziumcarbid-Wafer 32 trennen. Ein Zustand nach dem Ablösen wird in 1D gezeigt. Ein Riss verbreitet sich in der Protonenimplantationsregion 31a des monokristallinen Siliziumcarbid-Wafers 31 auf Grund des Erhitzens, wodurch sich eine monokristalline Siliziumcarbid-Folie von dem monokristallinen Siliziumcarbid-Wafer 31 ablöst.
  • Ferner überträgt sich die monokristalline Siliziumcarbid-Folie auf die Vorderseite des polykristallinen Siliziumcarbid-Wafers 32. Die Dicke der übertragenen monokristallinen Siliziumcarbid-Folie beträgt ungefähr 1 μm bis 30 μm. Die Tiefe der Protonenimplantation kann geändert werden, um zu der Dicke der angestrebten monokristallinen Siliziumcarbid-Folie zu werden, indem die Protonenbeschleunigungsspannung eingestellt wird.
  • Als Nächstes, wie in 1E gezeigt, erfolgt ein chemisch-mechanisches Polieren (CMP) auf der Vorderseite der monokristallinen Siliziumcarbid-Folie unter Verwendung einer Schleifvorrichtung 38a.
  • Als Nächstes, wie in 1F gezeigt, wird eine monokristalline Siliziumcarbid-Folie 33 durch Epitaxie von monokristallinem Siliziumcarbid auf der Vorderseite der polierten monokristallinen Siliziumcarbid-Folie gebildet.
  • Als Nächstes, wie in 2G gezeigt, wird eine Halbleiterelement-Oberstruktur 7a auf der Vorderseite der epitaktisch gezogenen monokristallinen Siliziumcarbid-Folie 33 gebildet.
  • Als Nächstes, wie in 2H gezeigt, wird ein Stützelement 34 über einen Klebstoff 34a an der Oberfläche der monokristallinen Siliziumcarbid-Folie 33 befestigt, auf der die Halbleiterelement-Oberstruktur 7a gebildet ist.
  • Als Nächstes, wie in 2I gezeigt, wird die äußere Peripherie der Grenzfläche zwischen der monokristallinen Siliziumcarbid-Folie 33 und dem polykristallinen Siliziumcarbid-Wafer 32 mit einem Laserstrahl bestrahlt, wodurch bewirkt wird, dass sich die monokristalline Siliziumcarbid-Folie 33 und der polykristalline Siliziumcarbid-Wafer 32 an der Grenzfläche trennen, wobei ein Abschnitt der äußeren Peripherie des Wafers als Ausgangspunkt dient. Der Wafer wird mit dem Laserstrahl aus einer Oberflächenrichtung der Wafer-Seite oder einer senkrechten Richtung bestrahlt. Ein ausführliches Verfahren wird in den Paragrafen 0046 bis 0051 des japanischen Patents Nr. 5,725,430 beschrieben.
  • Als Nächstes, wie in 2J gezeigt, wird der Wafer umgedreht, und es erfolgt ein chemisch-mechanisches Polieren auf der Rückseite der monokristallinen Siliziumcarbid-Folie 33 unter Verwendung der Schleifvorrichtung 38a.
  • Als Nächstes, wie in 2K gezeigt, wird eine Halbleiterelement-Unterstruktur 7b auf der Rückseite der monokristallinen Siliziumcarbid-Folie 33 gebildet. Die Halbleiterelement-Oberstruktur 7a und die Halbleiterelement-Unterstruktur 7b werden je nach Bedarf gemäß dem Typ des herzustellenden Halbleiterelements geändert. Beispielsweise kann das Halbleiterelement 7 ein bipolarer Transistor mit isolierter Gate-Elektrode (IGBT) sein, während das Halbleiterelement 16 eine Schottky-Diode (SBD) sein kann. Ferner wird ein Trennband 35 an der Vorderseite der Halbleiterelement-Unterstruktur 7b angebracht.
  • Als Nächstes, wie in 2L gezeigt, wird der Wafer umgedreht, und die andere Oberfläche des Trennbands 35 wird an einer Trennschale 36 angebracht. Dann erfolgt das Trennen zwischen den Halbleiterelement-Strukturen, wodurch das Halbleiterelement hergestellt wird.
  • 3M bis 3Q bilden ein Verfahren zum Herstellen eines zusammengesetzten Körpers eines Halbleiterelements 15 ab (einen Schritt des Anordnens einer Metallelektrode eines ersten Halbleiterelements, um ein erstes Durchgangsloch einer Metallplatte zu blockieren).
  • Wie in 3M gezeigt, sind das Halbleiterelement 7 und das Halbleiterelement 16, die in 2L hergestellt wurden, angeordnet, um das erste Durchgangsloch 5a der Metallplatte 5 zu bedecken. Nun sind das Halbleiterelement 7 und das Halbleiterelement 16 in Positionen angeordnet, die das erste Durchgangsloch 5a mit den unterseitigen Metallelektroden 7c und 16c blockieren. Die Metallelektroden 7c und 16c werden gebildet, wenn die Halbleiterelement-Oberstruktur 7a und die Halbleiterelement-Unterstruktur 7b in 2G und 2K gebildet werden. Die Dicke des Halbleiterelements variiert gemäß der Vorgabe der Durchschlagspannung des Elements, wenn jedoch beispielsweise ein Silizium-Wafer verwendet wird, liegt die Dicke für den Fall einer Durchschlagspannung von 600 V im Bereich von 60 μm bis 80 μm, und für den Fall einer Durchschlagspannung von 1200 V im Bereich von 120 μm bis 150 μm. Wenn ein Siliziumcarbid-Wafer verwendet wird, ist eine Dicke von ungefähr einem Zehntel derjenigen, die bei einem Silizium-Wafer verwendet wird, ausreichend. Die Dicke der Metallplatte 5 beträgt 1 mm oder weniger. Bei der ersten Ausführungsform wird eine Metallplatte einer Dicke von 1 mm als Metallplatte 5 verwendet.
  • Als Nächstes, wie in 3N gezeigt, wird Metall auf die Metallelektrode des ersten Halbleiterelements aus dem ersten Durchgangsloch in der Oberfläche der Metallplatte 5 auf die Seite gegenüber der Oberfläche auf der Seite des ersten Halbleiterelements 7 gespritzt (Spritzschritt).
  • Als Nächstes, wie in 3O gezeigt, wird das erste Isolierelement 8 auf den Seitenflächen des ersten Halbleiterelements 7 und des zweiten Halbleiterelements 16 auf der Metallplatte 5 angeordnet, wodurch die Peripherien des ersten Halbleiterelements und des zweiten Halbleiterelements vergraben werden.
  • Als Nächstes, wie in 3P gezeigt, wird die untere Oberfläche der bespritzten fünften Metallschicht 6 unter Verwendung einer Schleifvorrichtung 38b poliert (Polierschritt). 3Q zeigt eine Struktur eines zusammengesetzten Körpers eines Halbleiterelements 15 nach dem Polierschritt. Die untere Oberfläche der fünften Metallschicht 6 und die Oberfläche der Metallplatte 5 auf der Seite gegenüber der Oberfläche auf der Seite des ersten Halbleiterelements 7 sind fluchtrecht.
  • Als Nächstes wird ein Verfahren zum Herstellen eines isolierten Schaltkreissubstrats unter Verwendung von 5R1 bis 5U1 beschrieben. Ein Spritzverfahren, das bei den ersten, zweiten und dritten Ausführungsformen der Erfindung verwendet wird, verläuft wie folgt. Argon-(Ar)Gas wird als Atmosphäre und Trägergas verwendet, und plasmaerhitzte Metallpartikel werden auf ein Verarbeitungszielobjekt gespritzt. Das Spritzen erfolgt auf Raumtemperatur.
  • Wie in 5R1 gezeigt, werden die erste Metallschicht 2, die zehnte Metallschicht 23 und eine elfte Metallschicht 25 durch Spritzen auf die obere Oberfläche eines Isoliersubstrats 1 gebildet. Der Typ des gespritzten Metalls ist bevorzugt Kupfer oder eine Kupferlegierung.
  • Als Nächstes, wie in 5S1 gezeigt, wird eine zweite Metallschicht 3 durch Spritzen auf die untere Oberfläche des Isoliersubstrats 1 gebildet. Der Typ des gespritzten Metalls ist bevorzugt Kupfer oder eine Kupferlegierung. Die Dicke der zweiten Metallschicht 3 ist größer als die der ersten Metallschicht 2, der zehnten Metallschicht 23 und der elften Metallschicht 25. Beispielsweise die beträgt die Dicke der ersten Metallschicht 2, der zehnten Metallschicht 23 und der elften Metallschicht 25 1 mm oder weniger.
  • Als Nächstes, wie in 5T1 gezeigt, werden die obere Oberfläche der ersten Metallschicht 2, die obere Oberfläche der zehnten Metallschicht 23 und die obere Oberfläche der elften Metallschicht 25 unter Verwendung einer Schleifvorrichtung 38c poliert.
  • 5U1 zeigt die Struktur des isolierten Schaltkreissubstrats 40 nach dem Polierschritt. Die obere Oberfläche der ersten Metallschicht 2, die obere Oberfläche der zehnten Metallschicht 23 und die obere Oberfläche der elften Metallschicht 25 sind fluchtrecht.
  • Als Nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 20 durch Zusammenbauen des Halbleiterelement-Schichtkörpers 15, des isolierten Schaltkreissubstrats 40 und dergleichen unter Verwendung von 6V1 bis 6Y1 beschrieben.
  • Wie in 6V1 gezeigt, wird die untere Oberfläche der fünften Metallschicht 6 des Halbleiterelement-Schichtkörpers 15 mit der oberen Oberfläche der ersten Metallschicht 2 des isolierten Schaltkreissubstrats 40 zusammengefügt, die Anschlussverbindungsmetallplatte 13, deren untere Oberfläche poliert wurde, wird mit der oberen Oberfläche der zehnten Metallschicht 23 zusammengefügt, und eine Anschlussverbindungsmetallplatte 26, deren untere Oberfläche poliert wurde, wird mit der oberen Oberfläche der elften Metallschicht 25 zusammengefügt. Insbesondere werden diese Teile unter Verwendung einer Vorrichtung zum oberflächenaktiven Bonden auf Raumtemperatur (SAR) (Musashino Engineering Co., Ltd.) direkt zusammengefügt. Das direkte Zusammenfügen erfolgt dadurch, dass die Teile in einem ultrahohen Vakuum auf Raumtemperatur in Kontakt gebracht werden, nachdem die Fügefläche jedes Teils unter Verwendung eines Argonstrahls gereinigt wurde. Nun ist es weiter bevorzugt, dass ein Druck zwischen den Elementen ausgeübt wird. Beispielsweise ist ein Druck von 0,1 MPa oder mehr, 10 MPa oder weniger wünschenswert.
  • Als Nächstes, wie in 6W1 gezeigt, werden die obere Oberfläche des ersten Halbleiterelements 7 und die obere Oberfläche des zweiten Halbleiterelements 16 mit dem zweiten Isolierelement 9 bedeckt, wobei die Oberflächen, auf denen die Metallelektrode 7c des ersten Halbleiterelements 7 und die Metallelektrode 16c des zweiten Halbleiterelements 16 gebildet sind, frei bleiben. Nun vergräbt das zweite Isolierelement 9 das erste Isolierelement 8, eine Nut zwischen der ersten Metallschicht 2 und der zehnten Metallschicht 23, einen Raum zwischen der Metallplatte 5 und der Anschlussverbindungsmetallplatte 13, einen Abschnitt der oberen Oberfläche der Anschlussverbindungsmetallplatte 13, eine Nut zwischen der ersten Metallschicht 2 und der elften Metallschicht 25, einen Raum zwischen der Metallplatte 5 und der Anschlussverbindungsmetallplatte 26, und einen Abschnitt der oberen Oberfläche der Anschlussverbindungsmetallplatte 26.
  • Als Nächstes, wie in 6X1 gezeigt, werden die sechste Metallschicht 11a, welche die Metallelektrode 7c auf der linken Seite der oberen Oberfläche des ersten Halbleiterelements 7 und die zehnte Metallschicht 23 auf dem isolierten Schaltungssubstrat 40 leitfähig verbindet, und die siebte Metallschicht 11b, welche die Metallelektrode 7c auf der rechten Seite der oberen Oberfläche des ersten Halbleiterelements 7 und die elfte Metallschicht 25 auf dem isolierten Schaltungssubstrat 40 leitfähig verbindet, auf dem zweiten Isolierelement 9 gebildet.
  • Die sechste Metallschicht 11a und die siebte Metallschicht 11b werden durch ein Metallspritzverfahren gebildet. Das Metall ist bevorzugt Kupfer oder eine Kupferlegierung. Eine Schraubennut wird in dem unteren Ende des Metallanschlusses 12b gebildet. Ein Loch, das in das zweite Isolierelement 9 und das erste Isolierelement 8 eindringt, wird durch Bohren in einer Region gebildet, die nicht von der siebten Metallschicht 11b bedeckt ist, und der Metallanschluss 12b wird in das zweite Durchgangsloch 5b der Metallplatte 5 eingeschraubt, wodurch die Metallplatte 5 und das zweite Durchgangsloch 5b leitfähig verbunden sind.
  • Als Nächstes, wie in 6Y1 gezeigt, wird die Halbleitervorrichtung mit Ausnahme der oberen Enden der Metallanschlüsse 12a und 12b und der unteren Oberfläche der zweiten Metallschicht 3 mit einem Isolierharz 14 versiegelt. Somit wird die Halbleitervorrichtung 20 hergestellt.
  • Zweite Ausführungsform
  • Es erfolgt eine Beschreibung einer zweiten Ausführungsform gemäß der Erfindung. 7R2 bis 7U2 und 8V2 bis 8Y2 sind Schnittansichten, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der zweiten Ausführungsform der Erfindung abbilden.
  • Eine Halbleitervorrichtung 21 gemäß der zweiten Ausführungsform der Erfindung umfasst ein isoliertes Schaltungssubstrat 41, das eine zehnte Metallschicht 23a aufweist, wobei die Metallplatte 5 das erste Durchgangsloch 5a aufweist, das auf einer Oberfläche des isolierten Schaltkreissubstrats 41 angeordnet ist, das erste Halbleiterelement 7, das mehrere Metallelektroden 7c auf einer Oberfläche desselben umfasst, wobei mindestens eine der Metallelektroden 7c in einer Position angeordnet ist, die das erste Durchgangsloch 5a blockiert, das zweite Halbleiterelement 16, das mehrere Metallelektroden 16c auf einer Oberfläche desselben umfasst, wobei mindestens eine der Metallelektroden 16c in einer Position angeordnet ist, die das erste Durchgangsloch 5a blockiert, das erste Isolierelement 8, das auf einer Seitenfläche des ersten Halbleiterelements 7 und einer Seitenfläche des zweiten Halbleiterelements 16 angeordnet ist, das zweite Isolierelement 9, das auf dem ersten Isolierelement 8 und auf dem ersten Halbleiterelement 7 und dem zweiten Halbleiterelement 16 angeordnet ist, die sechste Metallschicht 11a, von der mindestens ein Abschnitt auf dem zweiten Isolierelement 9 angeordnet ist, und welche die Metallelektroden 7c des ersten Halbleiterelements 7 und die zehnte Metallschicht 23a auf dem isolierten Schaltungssubstrat 41 leitfähig verbindet, und die siebte Metallschicht 11b, welche die Metallelektroden 7c des ersten Halbleiterelements 7 und die Metallelektroden 16c des zweiten Halbleiterelements 16 und die zehnte Metallschicht 23a auf dem isolierten Schaltungssubstrat 41 leitfähig verbindet (siehe 8Y2).
  • Die sechste Metallschicht 11a kann mit der zehnten Metallschicht 23a über die Anschlussverbindungsmetallplatte 13 leitfähig verbunden sein, oder die Anschlussverbindungsmetallplatte 13 kann entfallen, und die sechste Metallschicht 11a und die zehnte Metallschicht 23a können direkt leitfähig verbunden sein.
  • Ebenso kann die siebte Metallschicht 11b mit der elften Metallschicht 25a über die Anschlussverbindungsmetallplatte 13 leitfähig verbunden sein, oder die Anschlussverbindungsmetallplatte 13 kann entfallen, und die siebte Metallschicht 11b und die elfte Metallschicht 25a können direkt leitfähig verbunden sein.
  • Ein Unterschied gegenüber der ersten Ausführungsform besteht in dem isolierten Schaltungssubstrat 41. Die Halbleitervorrichtung 21 der zweiten Ausführungsform ist derart gestaltet, dass eine erste Metallschicht 2a, die zehnte Metallschicht 23a, die elfte Metallschicht 25a und eine dritte Metallschicht 3a aus Metallfolien gebildet sind. Diese Metallfolien werden mit dem Isoliersubstrat 1 zusammengefügt. Ferner wird die zweite Metallschicht 3, die durch Spritzen gebildet wird, auf der unteren Oberfläche der dritten Metallschicht 3a angeordnet (siehe 7R2 bis 7U2). Die anderen Konfigurationen als die obigen sind die gleichen wie bei der ersten Ausführungsform.
  • Als Nächstes folgt eine Beschreibung eines Verfahrens zum Herstellen einer Halbleitervorrichtung der zweiten Ausführungsform gemäß der Erfindung.
  • Zunächst, wie in 7R2 gezeigt, werden die erste Metallschicht 2a, die zehnte Metallschicht 23a, die elfte Metallschicht 25a und die dritte Metallschicht 3a aus Metallfolien auf dem Isoliersubstrat 1 gebildet.
  • Als Nächstes, wie in 7S2 gezeigt, wird die zweite Metallschicht 3 durch Spritzen auf die untere Oberfläche der dritten Metallschicht 3a gebildet. Die Struktur des gefertigten isolierten Schaltkreissubstrats 41 wird in 7U2 gezeigt.
  • Als Nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 21 durch Zusammenbauen des Halbleiterelement-Schichtkörpers 15, des isolierten Schaltkreissubstrats 41 und dergleichen unter Verwendung von 8V2 bis 8Y2 beschrieben.
  • Wie in 8V2 gezeigt, wird die untere Oberfläche der fünften Metallschicht 6 des Halbleiterelement-Schichtkörpers 15 mit der oberen Oberfläche der ersten Metallschicht 2a des isolierten Schaltkreissubstrats 41 zusammengefügt, die Anschlussverbindungsmetallplatte 13, deren untere Oberfläche poliert wurde, wird mit der oberen Oberfläche der zehnten Metallschicht 23a zusammengefügt, und die Anschlussverbindungsmetallplatte 26, deren untere Oberfläche poliert wurde, wird mit der oberen Oberfläche der elften Metallschicht 25 zusammengefügt. Insbesondere werden diese Teile unter Verwendung einer Vorrichtung zum oberflächenaktiven Bonden auf Raumtemperatur (SAR) (Musashino Engineering Co., Ltd.) direkt zusammengefügt. Das direkte Zusammenfügen erfolgt dadurch, dass die Teile in einem ultrahohen Vakuum auf Raumtemperatur direkt zusammengefügt werden, nachdem die Fügefläche jedes Teils unter Verwendung eines Argonstrahls gereinigt wurde. Nun ist es weiter bevorzugt, dass zwischen den Elementen Druck ausgeübt wird. Beispielsweise ist ein Druck von 0,1 MPa oder mehr, 10 MPa oder weniger wünschenswert.
  • Als Nächstes, wie in 8W2 gezeigt, werden die obere Oberfläche des ersten Halbleiterelements 7 und die obere Oberfläche des zweiten Halbleiterelements 16 mit dem zweiten Isolierelement 9 bedeckt, wobei die Oberflächen, auf denen die Metallelektrode 7c des ersten Halbleiterelements 7 und die Metallelektrode 16c des zweiten Halbleiterelements 16 gebildet werden, frei bleiben. Nun vergräbt das zweite Isolierelement 9 das erste Isolierelement 8, eine Nut zwischen der ersten Metallschicht 2a und der zehnten Metallschicht 23a, einen Raum zwischen der Metallplatte und der Anschlussverbindungsmetallplatte 13, einen Abschnitt der oberen Oberfläche der Anschlussverbindungsmetallplatte 13, eine Nut zwischen der ersten Metallschicht 2a und der elften Metallschicht 25a, einen Raum zwischen der Metallplatte 5 und der Anschlussverbindungsmetallplatte 26 und einen Abschnitt der oberen Oberfläche der Anschlussverbindungsmetallplatte 26.
  • Als Nächstes, wie in 8X2 gezeigt, werden die sechste Metallschicht 11a, welche die Metallelektrode 7c auf der linken Seite der oberen Oberfläche des ersten Halbleiterelements 7 und die zehnte Metallschicht 23a auf dem isolierten Schaltungssubstrat 41 leitfähig verbindet, und die siebte Metallschicht 11b, welche die Metallelektrode 7c auf der rechten Seite der oberen Oberfläche des ersten Halbleiterelements 7 und die elfte Metallschicht 25a auf dem isolierten Schaltungssubstrat 41 leitfähig verbindet, auf dem zweiten Isolierelement 9 gebildet.
  • Die sechste Metallschicht 11a und die siebte Metallschicht 11b werden durch ein Metallspritzverfahren gebildet. Das Metall ist bevorzugt Kupfer oder eine Kupferlegierung. Eine Schraubennut wird in dem unteren Ende des Metallanschlusses 12b gebildet. Ein Loch, das in das zweite Isolierelement 9 und das erste Isolierelement 8 eindringt, wird durch Bohren in einer Region, die nicht von der siebten Metallschicht 11b bedeckt ist, gebildet, und der Metallanschluss 12b wird in das zweite Durchgangsloch 5b der Metallplatte 5 eingeschraubt, wodurch die Metallplatte 5 und das zweite Durchgangsloch 5b leitfähig verbunden sind.
  • Als Nächstes, wie in 8Y2 gezeigt, wird die Halbleitervorrichtung mit Ausnahme der oberen Enden der Metallanschlüsse 12a und 12b und der unteren Oberfläche der zweiten Metallschicht 3 mit dem Isolierharz 14 versiegelt. Somit wird die Halbleitervorrichtung 21 hergestellt.
  • Dritte Ausführungsform
  • Es erfolgt eine Beschreibung einer dritten Ausführungsform gemäß der Erfindung. 9 ist ein Schaltbild eines Abschnitts einer Halbleitervorrichtung 22. 10X3 und 10Y3 sind Schnittansichten, die ein Verfahren zum Herstellen der Halbleitervorrichtung 22 abbilden.
  • Die Halbleitervorrichtung 22 gemäß der dritten Ausführungsform der Erfindung ist derart, dass eine nachfolgende Struktur zu der Halbleitervorrichtung 21 der zweiten Ausführungsform hinzugefügt wird. Die Halbleitervorrichtung 22 umfasst ein drittes Isolierelement 17, das auf der sechsten Metallschicht 11a angeordnet ist, ein drittes Halbleiterelement 24, das auf dem dritten Isolierelement 17 angeordnet ist und mehrere Metallelektroden 24c auf seiner oberen Oberfläche umfasst, ein viertes Isolierelement 19, das auf dem dritten Halbleiterelement 24 angeordnet ist und eine Oberfläche bedeckt, auf der die Metallelektrode 24c des dritten Halbleiterelements 24 nicht gebildet ist, eine achte Metallschicht 18a, welche die Metallelektrode 24c des dritten Halbleiterelements 24 und die sechste Metallschicht 11a über das dritte Isolierelement 17 und das vierte Isolierelement 19 direkt leitfähig verbindet, und eine neunte Metallschicht 18b, welche die Metallelektrode 24c des dritten Halbleiterelements 24 und die Metallelektrode 7c des ersten Halbleiterelements 7 über das zweite Isolierelement 9, das dritte Isolierelement 17 und das vierte Isolierelement 19 direkt leitfähig verbindet (siehe 10Y3). Die Halbleitervorrichtung 22 ist derart gestaltet, dass die Metallplatte 5 das erste Durchgangsloch 5a aufweist, mindestens eine der Metallelektroden 7c des ersten Halbleiterelements 7 in einer Position angeordnet ist, die das erste Durchgangsloch 5a blockiert, und die fünfte Metallschicht 6, die das erste Halbleiterelement 7 und die erste Metallschicht 2 leitfähig verbindet, im Innern des ersten Durchgangslochs 5a angeordnet ist. Das zweite Isolierelement der Halbleitervorrichtung 22 ist derart gestaltet, dass eine Öffnung in einer Position in der Mitte der oberen Oberfläche des ersten Halbleiterelements 7 angeordnet ist, und die Metallelektrode 7c des ersten Halbleiterelements 7 in der Öffnung angeordnet ist. Beispielsweise ist das dritte Halbleiterelement 24 ein Halbleiterelement zum Messen des Stroms des ersten Halbleiterelements 7.
  • Als Nächstes erfolgt eine Beschreibung eines Verfahrens zum Herstellen einer Halbleitervorrichtung der dritten Ausführungsform gemäß der Erfindung.
  • In Fortführung von 8X2, welche die zweite Ausführungsform ist, ist das dritte Isolierelement 17 auf der sechsten Metallschicht 11a und auf dem zweiten Isolierelement 9 angeordnet.
  • Als Nächstes wird das dritte Halbleiterelement 24, das mehrere Metallelektroden 24c auf einer oberen Oberfläche desselben umfasst, auf dem dritten Isolierelement 17 angeordnet.
  • Als Nächstes wird das vierte Isolierelement 19 auf dem dritten Halbleiterelement 24 angeordnet und bedeckt die Oberfläche des dritten Halbleiterelements 24, auf der die Metallelektrode 24c nicht gebildet ist.
  • Als Nächstes werden die achte Metallschicht 18a und die neunte Metallschicht 18b gebildet. Die achte Metallschicht 18a verbindet die Metallelektrode 24c des dritten Halbleiterelements 24 und die sechste Metallschicht 11a über das dritte Isolierelement 17 und das vierte Isolierelement 19 direkt leitfähig. Die neunte Metallschicht 18b verbindet die Metallelektrode 24c des dritten Halbleiterelements 24 und die Metallelektrode 7c des ersten Halbleiterelements 7 über das zweite Isolierelement 9, das dritte Isolierelement 17 und das vierte Isolierelement 19 direkt leitfähig.
  • Als Nächstes, wie in 10Y3 gezeigt, wird die Halbleitervorrichtung mit Ausnahme der oberen Enden der Metallanschlüsse 12a und 12b und der unteren Oberfläche der zweiten Metallschicht 3 mit dem Isolierharz 14 versiegelt. Somit wird die Halbleitervorrichtung 22 hergestellt.
  • Wie zuvor beschrieben, kann gemäß der Halbleitervorrichtung und dem Verfahren zum Herstellen einer Halbleitervorrichtung, die in den ersten bis dritten Ausführungsformen der Erfindung beschrieben werden, die Herstellung der Halbleitervorrichtung vereinfacht werden, und die Dicke der Halbleitervorrichtung kann reduziert werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2009-76703 A [0002, 0003, 0003, 0003, 0006]
    • WO 2011/83737 [0002, 0004, 0007]
    • JP 2014-216555 A [0005]
    • JP 5725430 [0044, 0052]

Claims (14)

  1. Halbleitervorrichtung, umfassend: ein isoliertes Schaltungssubstrat, das auf einer Hauptfläche desselben eine erste Metallschicht und ein zehnte Metallschicht aufweist; eine Metallplatte, die mit der ersten Metallschicht leitfähig verbunden ist; ein erstes Halbleiterelement, das auf einer Oberfläche desselben eine Vielzahl von Metallelektroden umfasst; ein erstes Isolierelement, das auf einer Seitenfläche des ersten Halbleiterelements angeordnet ist; ein zweites Isolierelement, das auf dem ersten Isolierelement und auf dem ersten Halbleiterelement angeordnet ist; und eine sechste Metallschicht, von der mindestens ein Abschnitt auf dem zweiten Isolierelement angeordnet ist und welche die Metallelektrode des ersten Halbleiterelements und die zehnte Metallschicht auf dem isolierten Schaltungssubstrat leitfähig verbindet.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Metallplatte ein erstes Durchgangsloch aufweist, mindestens eine der Metallelektroden des ersten Halbleiterelements in einer Position angeordnet ist, die das erste Durchgangsloch blockiert, und eine fünfte Metallschicht, die das erste Halbleiterelement und die erste Metallschicht leitfähig verbindet, im Innern des ersten Durchgangslochs angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Dicke der sechsten Metallschicht 10 μm oder mehr, 200 μm oder weniger beträgt.
  4. Halbleitervorrichtung nach Anspruch 3, wobei die sechste Metallschicht mindestens einen Elementtyp umfasst, das aus einer Gruppe ausgewählt wird, die aus Kupfer, Aluminium, Titan, Wolfram, Nickel, Kohlenstoff, Gold und Silber besteht, oder eine Legierung ist, die diese Elemente umfasst.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Dicke des zweiten Isolierelements auf dem ersten Halbleiterelement 10 μm oder mehr, 200 μm oder weniger beträgt.
  6. Halbleitervorrichtung nach Anspruch 5, wobei das zweite Isolierelement ein Polyimidharz ist.
  7. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die sechste Metallschicht mit der zehnten Metallschicht über eine Anschlussverbindungsmetallplatte leitfähig verbunden ist.
  8. Halbleitervorrichtung nach Anspruch 1, wobei die Metallplatte eine Vielzahl von ersten Durchgangslöchern umfasst, die Halbleitervorrichtung ferner ein zweites Halbleiterelement umfasst, das auf einer Oberfläche desselben eine Vielzahl von Metallelektroden umfasst, wobei mindestens eine der Metallelektroden in einer Position angeordnet ist, die das erste Durchgangsloch blockiert, und die sechste Metallschicht mit jeder von der Metallelektrode des ersten Halbleiterelements und einer anderen Metallelektrode des zweiten Halbleiterelements direkt verbunden ist.
  9. Halbleitervorrichtung nach Anspruch 8, umfassend: ein drittes Isolierelement, das auf der sechsten Metallschicht angeordnet ist; ein drittes Halbleiterelement, das auf dem dritten Isolierelement angeordnet ist und auf einer oberen Oberfläche desselben eine Vielzahl von Metallelektroden umfasst; ein viertes Isolierelement, das auf dem dritten Halbleiterelement angeordnet ist und eine Oberfläche des dritten Halbleiterelements bedeckt, auf der die Metallelektrode nicht gebildet ist; eine achte Metallschicht, welche die Metallelektrode des dritten Halbleiterelements und die sechste Metallschicht über das dritte Isolierelement und das vierte Isolierelement direkt leitfähig verbindet; und eine neunte Metallschicht, welche die Metallelektrode des dritten Halbleiterelements und die Metallelektrode des ersten Halbleiterelements über das zweite Isolierelement, das dritte Isolierelement und das vierte Isolierelement direkt leitfähig verbindet.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung, der Reihe nach umfassend: einen Halbleiterelement-Vorbereitungsschritt des Vorbereitens eines ersten Halbleiterelements, auf dem eine Vielzahl von Metallelektroden gebildet wird; einen Schritt des Bedeckens einer Oberfläche des ersten Halbleiterelements, auf der die Metallelektrode nicht gebildet ist, mit einem zweiten Isolierelement; und einen Schritt des Bildens einer sechsten Metallschicht, welche die Metallelektrode des ersten Halbleiterelements und eine zehnte Metallschicht auf einem isolierten Schaltungssubstrat über das zweite Isolierelement leitfähig verbindet.
  11. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10, wobei die sechste Metallschicht durch ein Metallspritzverfahren gebildet wird.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 10 oder 11, umfassend: einen Schritt des Anordnens einer Metallelektrode des ersten Halbleiterelements, um ein erstes Durchgangsloch einer Metallplatte zu blockieren, vor dem Schritt des Bedeckens der Oberfläche des ersten Halbleiterelements, auf der die Metallelektrode nicht gebildet ist, mit dem zweiten Isolierelement; einen Spritzschritt des Spritzens von Metall auf die Metallelektrode des ersten Halbleiterelements aus dem ersten Durchgangsloch in einer Oberfläche der Metallplatte auf einer Seite gegenüber einer Oberfläche auf der Seite des ersten Halbleiterelements; und einen Polierschritt des Polierens einer Oberfläche des gespritzten Metalls.
  13. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 12, der Reihe nach umfassend: einen Schritt des Anordnens eines ersten Isolierelements, das die Metallplatte und die erste Halbleiterelement in einer Position auf der Metallplatte befestigt, in der das erste Halbleiterelement nicht angeordnet ist, vor dem Polierschritt; und einen Schritt des Bedeckens mit Schutzband einer Oberfläche des ersten Halbleiterelements und des ersten Isolierelements gegenüber einer Seite, die der Metallplatte zugewandt ist.
  14. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 12, umfassend einen Schritt des direkten Zusammenfügens der polierten Oberfläche des Metalls und einer ersten Metallschicht auf dem isolierten Schaltungssubstrat.
DE102016212506.0A 2015-08-18 2016-07-08 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Withdrawn DE102016212506A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015161392A JP6699111B2 (ja) 2015-08-18 2015-08-18 半導体装置及び半導体装置の製造方法
JP2015-161392 2015-08-18

Publications (1)

Publication Number Publication Date
DE102016212506A1 true DE102016212506A1 (de) 2017-02-23

Family

ID=57961575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016212506.0A Withdrawn DE102016212506A1 (de) 2015-08-18 2016-07-08 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (4)

Country Link
US (2) US9741587B2 (de)
JP (1) JP6699111B2 (de)
CN (1) CN106469688B (de)
DE (1) DE102016212506A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
CN110383439B (zh) * 2017-03-08 2023-04-28 三菱电机株式会社 半导体装置、其制造方法以及半导体模块
US10211128B2 (en) * 2017-06-06 2019-02-19 Amkor Technology, Inc. Semiconductor package having inspection structure and related methods
JP7309396B2 (ja) * 2019-03-18 2023-07-18 株式会社東芝 半導体装置
DE102019211333A1 (de) * 2019-07-30 2021-02-04 Siemens Aktiengesellschaft Verfahren zur Fertigung einer Leiterbahn, zur Fertigung eines Elektronikmoduls und Elektronikmodul
WO2024013857A1 (ja) * 2022-07-12 2024-01-18 三菱電機株式会社 半導体装置および電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5725430A (en) 1980-06-10 1982-02-10 Du Pont Composite yarn and method
JP2009076703A (ja) 2007-09-21 2009-04-09 Fuji Electric Device Technology Co Ltd 半導体装置
WO2011083737A1 (ja) 2010-01-05 2011-07-14 富士電機システムズ株式会社 半導体装置用ユニットおよび半導体装置
JP2014216555A (ja) 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57163748U (de) * 1981-04-08 1982-10-15
JPH0529371A (ja) * 1991-07-24 1993-02-05 Denki Kagaku Kogyo Kk 混成集積回路
JPH0677678A (ja) * 1992-08-27 1994-03-18 Toyota Motor Corp ヒートシンク構造
JPH07202066A (ja) 1993-12-28 1995-08-04 Canon Inc 半導体の実装構造
JP2000022057A (ja) 1998-06-30 2000-01-21 Sumitomo Metal Electronics Devices Inc 放熱用金属板およびそれを用いた電子部品用パッケージ
JP3627591B2 (ja) * 1999-10-07 2005-03-09 富士電機機器制御株式会社 パワー半導体モジュールの製造方法
JP2001110959A (ja) * 1999-10-13 2001-04-20 Hitachi Ltd 半導体装置及びそれを用いた電子装置
JP2002203942A (ja) 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
TW582099B (en) 2003-03-13 2004-04-01 Ind Tech Res Inst Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate
JP2006080153A (ja) * 2004-09-07 2006-03-23 Toshiba Corp 半導体装置
JP2006179856A (ja) 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP5077529B2 (ja) 2006-11-10 2012-11-21 富士電機株式会社 絶縁基板の製造方法、ならびに半導体装置の製造方法
JP5203896B2 (ja) 2008-11-13 2013-06-05 株式会社東芝 半導体装置およびその製造方法
JP2011044533A (ja) * 2009-08-20 2011-03-03 Seiko Instruments Inc 電子デバイス及びその製造方法
JP5725430B2 (ja) 2011-10-18 2015-05-27 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
DE112012004593B4 (de) 2011-11-02 2020-10-01 Fuji Electric Co., Ltd. Leistungswandler
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
JP5644806B2 (ja) 2012-04-05 2014-12-24 富士電機株式会社 絶縁基板、半導体装置およびそれらの製造方法
JP6024750B2 (ja) * 2012-07-17 2016-11-16 富士電機株式会社 半導体モジュール
US8853834B2 (en) 2012-12-13 2014-10-07 Powertech Technology Inc. Leadframe-type semiconductor package having EMI shielding layer connected to ground
US20140167237A1 (en) * 2012-12-14 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Power module package
JP2015002306A (ja) 2013-06-18 2015-01-05 富士電機株式会社 絶縁基板およびその製造方法
JP6398399B2 (ja) * 2013-09-06 2018-10-03 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5725430A (en) 1980-06-10 1982-02-10 Du Pont Composite yarn and method
JP2009076703A (ja) 2007-09-21 2009-04-09 Fuji Electric Device Technology Co Ltd 半導体装置
WO2011083737A1 (ja) 2010-01-05 2011-07-14 富士電機システムズ株式会社 半導体装置用ユニットおよび半導体装置
JP2014216555A (ja) 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法

Also Published As

Publication number Publication date
US10079155B2 (en) 2018-09-18
CN106469688A (zh) 2017-03-01
CN106469688B (zh) 2020-08-28
US9741587B2 (en) 2017-08-22
US20170309496A1 (en) 2017-10-26
US20170053871A1 (en) 2017-02-23
JP2017041514A (ja) 2017-02-23
JP6699111B2 (ja) 2020-05-27

Similar Documents

Publication Publication Date Title
DE102016212506A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009033321B4 (de) Leistungshalbleitervorrichtung
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102016104844B4 (de) Verfahren zur Herstellung eines Chipverbunds
DE102007025950A1 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE102014115909B4 (de) Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
DE102011079708A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102005049575A1 (de) Halbleitervorrichtung mit Aluminiumelektrode und Metallelektrode
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102014119386B4 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates und zugehöriges Metall-Keramik-Substrat
EP3300105B1 (de) Leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102013217802B4 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102013200868B4 (de) Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE60217059T2 (de) Montagekonstruktion für eine elektronische integrierte Leistungsschaltung, die auf einem Halbleiterchip gebildet ist, sowie ein entsprechendes Herstellungsverfahren
DE102013112636A1 (de) Integrierte schaltung, halbleiternacktchipanordnung und verfahren zum herstellen einer integrierten schaltung
DE102015121775B3 (de) Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe
DE112015007185B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102015100868B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102012222012B4 (de) Leistungshalbleitereinrichtung und ein Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102016103967A1 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102007002807A1 (de) Chipanordnung und Verfahren zur Herstellung einer Chipanordnung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee