DE102007025950A1 - Halbleitervorrichtung und ihr Herstellungsverfahren - Google Patents

Halbleitervorrichtung und ihr Herstellungsverfahren Download PDF

Info

Publication number
DE102007025950A1
DE102007025950A1 DE102007025950A DE102007025950A DE102007025950A1 DE 102007025950 A1 DE102007025950 A1 DE 102007025950A1 DE 102007025950 A DE102007025950 A DE 102007025950A DE 102007025950 A DE102007025950 A DE 102007025950A DE 102007025950 A1 DE102007025950 A1 DE 102007025950A1
Authority
DE
Germany
Prior art keywords
semiconductor element
semiconductor
semiconductor device
metallic layer
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007025950A
Other languages
English (en)
Other versions
DE102007025950B4 (de
Inventor
Yasutomi Kariya Asai
Hiroshi Kariya Ishino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102007025950A1 publication Critical patent/DE102007025950A1/de
Application granted granted Critical
Publication of DE102007025950B4 publication Critical patent/DE102007025950B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bonding area, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung weist ein Halbleiterelement, das erste und zweite Elektroden aufweist, wobei das Halbleiterelement mindestens eine Elektrode beinhaltet, welche auf einer der ersten und zweiten Oberflächen angeordnet ist, und erste und zweite metallische Schichten auf, wobei die erste metallische Schicht auf der ersten Oberfläche des Halbleiterelements angeordnet ist und die zweite metallische Schicht auf der zweiten Oberfläche des Halbleiterelements angeordnet ist. Die eine Elektrode ist elektrisch mit einer der ersten und zweiten metallischen Schichten verbunden, welche auf einer der ersten und zweiten Oberflächen angeordnet ist. Die eine Elektrode ist über die eine der ersten und zweiten metallischen Schichten mit einer externen Schaltung gekoppelt.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ihr Herstellungsverfahren.
  • Als eine Halbleitervorrichtung dieser Art ist bisher allgemein eine bekannt, bei der ein Halbleiterelement, das Elektroden auf beiden von vorderen und hinteren Flächen aufweist, auf eine Wärmesenke montiert ist und eine Fläche einer Seite, die der Wärmesenke in dem Halbleiterelement gegenüberliegt, über einen Kontaktierungsdraht mit einem Leiterrahmen verbunden ist.
  • Bei einem derartigen Aufbau sind jedes der Wärmesenke, des Kontaktierungsdrahts und des Leiterrahmens als ein Verbindungselement zum elektrischen Herausführen der Elektrode des Halbleiterelements nach aussen aufgebaut. Die Elektrode von jeder der vorderen und hinteren Flächen in dem Halbleiterelement wird durch diese Verbindungselemente nach aussen herausgeführt.
  • Jedoch ist eine derartige frühere Halbleitervorrichtung, nachdem das Halbleiterelement aus einem Halbleiterwafer in eine Chipeinheit ausgeschnitten worden ist, durch Montieren des Halbleiterelements auf die Wärmesenke und Durchführen einer Drahtkontaktierung ausgebildet worden. Daher ist ein Herstellungsverfahren erschwert. Weiterhin wird ebenso, da ein Aufbau zum Verbinden des Kontaktierungsdrahts an dem Leiterrahmen angewendet wird, das Problem verursacht, dass die Abmessung der Vorrichtung größer als die des Halbleiterelements wird.
  • In dieser Hinsicht ist ein Verfahren zum Befestigen von isolierenden Platten an beiden Flächen des Wafers bezüglich des Halbleiterelements eines Waferzustands und dann Schneiden von diesen in eine Chipeinheit (zum Beispiel in der JP-A-2001-135654 ) früher vorgeschlagen worden.
  • Jedoch kann in dem Verfahren zum Befestigen der isolierenden Platten an beide Seiten eines derartigen Halbleiterelements keine Elektrode von beiden der vorderen und hinteren Flächen in dem Halbleiterelement herausgeführt werden, das die Elektroden auf beiden der vorderen und hinteren Flächen aufweist.
  • Weiterhin wird in dem Fall des Halbleiterelements, das die Elektrode auf lediglich einer Fläche von beiden der vorderen und hinteren Flächen des Chips aufweist, die Elektrode ähnlich über den Kontaktierungsdraht und den Leiterrahmen in dem Aufbau der vorhergehenden früheren Halbleitervorrichtung herausgeführt. Deshalb wird das Problem eines Erhöhens der Abmessung der diese beinhaltenden Vorrichtung ähnlich erzeugt.
  • Es ist für eine Halbleitervorrichtung erforderlich, um sie durch ein einfaches Verfahren herzustellen und um die Abmessungen der Halbleitervorrichtung zu minimieren, dass die Vorrichtung aus einem Halbleiter besteht und eine Elektrode auf mindestens einer Fläche der Vorrichtung aufweist und elektrisch mit einem externen Element verbunden ist.
  • Im Hinblick auf das zuvor beschriebene Problem ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen. Es ist eine weitere Vorrichtung der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung zu schaffen.
  • Diese Aufgabe wird mit den in Anspruch 1, 15 und 22 angegebenen Maßnahmen gelöst.
  • Weitere Vorteile auf die Ausgestaltungen der vorliegenden Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung ein Halbleiterelement, das erste und zweite Oberflächen aufweist, wobei das Halbleiterelement mindestens eine Elektrode beinhaltet, welche auf einer der ersten und zweiten Oberflächen angeordnet ist, und erste und zweite metallische Schichten, wobei die erste metallische Schicht auf der ersten Oberfläche des Halbleiterelements angeordnet ist sind die zweite metallischen Schicht auf der zweiten Oberfläche des Halbleiterelements angeordnet ist. Die eine Elektrode ist elektrisch mit einer der ersten und zweiten metallischen Schichten gekoppelt, welche auf der einen der ersten und zweiten Oberflächen angeordnet ist. Die eine Elektrode ist über die eine der ersten und zweiten metallischen Schichten mit einer externen Schaltung gekoppelt.
  • Die vorhergehende Vorrichtung wird durch beidseitiges Umfassen des Halbleiterelements zwischen den ersten und zweiten metallischen Schichten einfach hergestellt. Weiterhin ist die Vorrichtung zweckmäßig minimiert, da die Abmessungen der Vorrichtung im Wesentlichen gleich den Abmessungen des Halbleiterelements sind.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung ein Halbleiterelement, das erste und zweite Oberflächen aufweist, wobei das Halbleiterelement eine erste Elektrode aufweist, welche auf der ersten Oberfläche angeordnet ist, und eine erste metallische Schicht, die auf der ersten Oberfläche des Halbleiterelements angeordnet ist. Die erste Elektrode ist mit der ersten metallischen Schicht derart elektrisch gekoppelt, dass die erste Elektrode über die erste metallische Schicht mit einer externen Schaltung gekoppelt ist.
  • Die vorhergehende Vorrichtung wird durch Kontaktieren der ersten metallischen Schicht mit der ersten Oberfläche des Halbleiterelements einfach hergestellt. Weiterhin ist die Vorrichtung zweckmäßig minimiert, da die Abmessungen der Vorrichtung im Wesentlichen gleich den Abmessungen des Halbleiterelements sind.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung beinhaltet ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Vorbereiten eines Halbleiterwafers, der eine Mehrzahl von Halbleiterelementen aufweist, wobei jedes Halbleiterelement mindestens eine Elektrode beinhaltet, welche auf einer von ersten und zweiten Oberflächen des Halbleiterelements angeordnet ist, ein Ausbilden von ersten und zweiten metallischen Schichten auf den ersten und zweiten Oberflächen des Halbleiterwafers und ein Teilen des Halbleiterwafers zusammen mit den ersten und zweiten metallischen Schichten in eine Mehrzahl von Halbleiterelementchips.
  • Das vorhergehende Verfahren schafft die Halbleitervorrichtung, welche durch Kontaktieren der ersten metallischen Schicht mit der ersten Oberfläche des Halbleiterelements einfach hergestellt wird. Weiterhin ist die Vorrichtung zweckmäßig minimiert, da die Abmessungen der Vorrichtung im Wesentlichen gleich den Abmessungen des Halbleiterelements sind.
  • Die vorliegende Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher erläutert.
  • Es zeigt:
  • 1 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 2A eine Draufsicht einer vorderseitigen metallischen Schicht in der Halbleitervorrichtung;
  • 2B eine Draufsicht einer vorderseitigen Elektrode in der Halbleitervorrichtung;
  • 2C eine Draufsicht einer rückseitigen Elektrode in der Halbleitervorrichtung;
  • 2D eine Draufsicht einer rückseitigen metallischen Schicht und einer Harzform in der Halbleitervorrichtung;
  • 3A bis 3D Querschnittsansichten eines Verfahrens zum Herstellen der Halbleitervorrichtung;
  • 4A bis 4C Querschnittsansichten des Verfahrens zum Herstellen der Halbleitervorrichtung;
  • 5A und 5B Querschnittsansichten der Vorrichtung, die im Fall eines Leiters auf ein Substrat montiert ist;
  • 6A und 6B Querschnittsansichten der Vorrichtung, die im Fall eines Kontaktierensdrahts auf ein Substrat montiert ist.
  • 7 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
  • 8 eine vergrößerte Teildraufsicht einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung;
  • 9 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausgestaltung des dritten Ausführungsbeispiels der vorliegenden Erfindung;
  • 10 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung;
  • 11 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung;
  • 12 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung;
  • 13 eine vergrößerte Teilquerschnittsansicht einer Halbleitervorrichtung gemäß einem siebten Ausführungsbeispiel der vorliegenden Erfindung;
  • 14 eine vergrößerte Teilquerschnittsansicht einer Halbleitervorrichtung gemäß einem achten Ausführungsbeispiel der vorliegenden Erfindung;
  • 15A und 15B vergrößerte Teilquerschnittsansichten von Halbleitervorrichtungen gemäß einem neunten Ausführungsbeispiel der vorliegenden Erfindung;
  • 16 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem zehnten Ausführungsbeispiel der vorliegenden Erfindung;
  • 17A eine Querschnittsansicht einer Halbleitervorrichtung, die einen Teilungshöcker aufweist;
  • 17B eine Querschnittsansicht der Halbleitervorrichtung, die auf ein Substrat montiert ist;
  • 18A eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem elften Ausführungsbeispiel der vorliegenden Erfindung;
  • 18B eine Querschnittsansicht der Halbleitervorrichtung, die entlang einer Linie XVIIIB-XVIIIB in 18A genommen ist;
  • 18C eine perspektivische Ansicht der Halbleitervorrichtung, die aus einer Richtung XVIIIC in 18A betrachtet wird;
  • 19A und 19B Querschnittsansichten der Halbleitervorrichtung, die einen Lothöcker aufweist;
  • 20 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem zwölften Ausführungsbeispiel der vorliegenden Erfindung;
  • 21A und 21B Querschnittsansichten der Halbleitervorrichtung, die einen Lothöcker aufweist;
  • 22 eine Querschnittsansicht einer Halbleitervorrichtung, die auf eine vertikale Weise auf ein Substrat montiert ist;
  • 23A und 23B Querschnittsansichten eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer Ausgestaltung des ersten Ausführungsbeispiels der vorliegenden Erfindung; und
  • 24A bis 24C Querschnittsansichten eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer anderen Ausgestaltung des ersten Ausführungsbeispiels der vorliegenden Erfindung.
  • Erstes Ausführungsbeispiel
  • 1 zeigt eine schematische Querschnittsansicht, die den Gesamtaufbau einer Halbleitervorrichtung 100 gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Hierbei ist eine obere Fläche 11 eines Halbleiterelements 10 in der Halbleitervorrichtung 100 in 1 auf eine vordere Fläche 11 gelegt und ist eine untere Fläche 12 auf eine hintere Fläche 12 gelegt.
  • Weiterhin zeigt 2A eine Draufsicht einer metallischen Schicht 21 an einer Seite einer vorderen Fläche als eine metallische Schicht an einer Seite einer vorderen Fläche 11 des Halbleiterelements 10 in 1. 2B zeigt eine Ansicht, die eine planare Form einer Elektrode 13 an der Seite der vorderen Fläche 11 des Halbleiterelements 10 aufweist. 2C zeigt eine Ansicht, die eine planare Form von Elektroden 14, 15 an einer Seite einer hinteren Fläche 12 des Halbleiterelements 10 aufweist. 2D zeigt eine Ansicht, die planare Formen einer metallischen Schicht 22 an der Seite einer hinteren Fläche als eine metallische Schicht an der Seite der hinteren Fläche 12 des Halbleiterelements 10 und eines Harzes 30 aufweist. In 2D wird zur Erleichterung eine Schraffierung auf der vorderen Fläche des Harzes 30 durchgeführt, um die metallische Schicht 22 an der Seite der hinteren Fläche und das Harz 30 zu unterscheiden.
  • Die Halbleitervorrichtung 100 dieses Ausführungsbeispiels weist das Halbleiterelement 10 auf, das durch einen Halbleiter aufgebaut ist und Elektroden 13, 14 und 15 auf beiden vorderen und hinteren Flächen 11, 12 aufweist. Ein Halbleiterschaltelement für elektrische Energie, ein sogenanntes Leistungselement, ein Element einer normalen LSI, ein Transistor, eine Diode usw. werden als eine derartiges Halbleiterelement 10 aufgezählt.
  • Genauer gesagt wird ein derartiges Halbleiterelement 10 unter Verwendung eines bekannten Halbleiterverfahrens in einem Halbleiterwafer aus Silizium usw. hergestellt und wird ebenso durch Durchführen eines Würfelschneidens hergestellt. Die normale Abmessung des Leistungselements, das als das Halbleiterelement 10 verwendet wird, ist ungefähr 10 mm × 10 mm (ein Quadrat von 10 mm auf einer Seite) und ist ungefähr 0,1 mm dick.
  • In diesem Beispiel ist das Halbleiterelement 10 ein IGBT bzw. Isolierschicht-Bipolartransistor, der durch einen Siliziumchip aufgebaut ist, und weist eine Dicke von ungefähr 50 bis 200 μm auf.
  • Wie es in den 2A bis 2D gezeigt ist, ist eine Elektrode 13 ungefähr des gleichen Maßes wie die Fläche des Chips auf der vorderen Fläche 11 des Halbleiterelements 10 dieses Beispiels angeordnet. Diese Elektrode 13 ist eine Kollektorelektrode 13 in dem IGBT, die durch Aluminium usw. aufgebaut ist.
  • Andererseits sind, wie es in den 2A bis 2D gezeigt ist, Elektroden 14, 15, die aus Aluminium usw. aufgebaut sind, ebenso auf der hinteren Fläche 12 des Halbleiterelements 10 dieses Beispiels angeordnet. Die Elektroden 14, 15 an dieser Seite der hinteren Fläche sind durch mehrere geteilte Elektroden aufgebaut.
  • Hierbei sind die mehreren Elektroden 14, 15 eine Emitterelektrode 14 und eine Gateelektrode 15 in dem IGBT. In 2C ist die Emitterelektrode 14 als eine verhältnismäßig große planare rechteckige Form gezeigt und ist die Kollektorelektrode 15 als mehrere verhältnismäßig kleine planare rechteckige Formen gezeigt.
  • Weiterhin ist, wie es in den 1 und 2C gezeigt ist, ein Schutzfilm 16 einer elektrisch isolierenden Eigenschaft in einem Teil ausgenommen eines Anordnungsteils der Elektroden 14, 15 der Seite der hinteren Fläche auf der hinteren Fläche 12 des Halbleiterelements 10 angeordnet.
  • Zum Beispiel ist dieser Schutzfilm 16 durch Harz aus Polyimid, Polyamid usw. aufgebaut. Daher wird ein Freilegen eines Siliziumabschnitts in dem Halbleiterelement 10 verhindert und werden Erhöhungen der Stärke und Spannungsfestigkeit des Elements beabsichtigt.
  • Weiterhin weist der Schutzfilm 16 ebenso eine Funktion zum Sicherstellen einer Festen Befestigungseigenschaft an dem Harz 30 auf. Dieser detaillierte Aufbau und Betrieb des Halbleiterelements 10 als IGBT ist bekannt und wird deshalb hier weggelassen.
  • Die metallische Schicht 21 an der Seite einer vorderen Fläche und die metallische Schicht 22 an der Seite einer hinteren Fläche sind mit der vorderen Fläche 11 bzw. der hinteren Fläche 12 dieses Halbleiterelements 10 verbunden. Diese metallischen Schichten 21, 22 sind durch ein Metall aufgebaut, das hervorragende Charakteristiken einer elektrischen Leitfähigkeit, thermischen Leitfähigkeit usw. aufweist.
  • Wenn die vorhergehenden Charakteristiken berücksichtigt werden, ist Cu für derartige metallische Schichten 21, 22 wünschenswert, aber Messing, Bronze, Eisen, Ni, eine Eisen-Ni-Legierung, Mo bzw. Molybdän usw. können ebenso verwendet werden. In diesem Beispiel weisen die metallischen Schichten 21, 22 eine Plattenform auf, die durch Cu aufgebaut ist, und beide ihrer Dicken sind ungefähr 0,15 mm.
  • Weiterhin sind, wenn eine Zuverlässigkeit des Halbleiterelements 10 berücksichtigt wird, Mo, W, eine Ni-Legierung usw. einer kleinen thermischen Expansion als die Materialien der metallischen Schichten 21, 22 wünschenswert. Weiterhin sind, wenn diese Halbleitervorrichtung 100 auf ein Drucksubstrat montiert wird und eine Zuverlässigkeit zur Montage berücksichtigt wird, Cu usw., das einen thermischen Expansionskoeffizienten nahe dem des Drucksubstrats aufweist, als die Materialien der metallischen Schichten 21, 22 wünschenswert.
  • Wie es in 1 gezeigt ist, sind die jeweiligen metallischen Schichten 21, 22 mit Elektroden 13, bis 15 auf den jeweiligen vorderen und hinteren Flächen 11, 12 des Halbleiterelements 10 verbunden. In diesem Ausführungsbeispiel sind die elektrische Verbindung der metallischen Schicht 21 an der Seite einer vorderen Fläche und der Kollektorelektrode 13 und die elektrische Verbindung der metallischen Schicht 22 an der Seite der hinteren Fläche, der Emitterelektrode 14 und der Gateelektrode 15 durch ein elektrisch leitendes Verbindungselement 40 hergestellt.
  • Es ist ausreichend, ein Element, das imstande ist, ein elektrisch leitende Eigenschaft und eine Hafteigenschaft sicherzustellen, als dieses elektrisch leitende Verbindungselement 40 zu verwenden.
  • Genauer gesagt werden Lot, ein Hartlötmaterial oder elektrisch leitender Klebstoff, ein anisotroper elektrisch leitender Film usw. aufgezählt. In diesem Beispiel wird ein Lot 40 als das elektrisch leitende Verbindungselement 40 verwendet.
  • Ein Lot eines niedrigen Schmelzpunkts, wie zum Beispiel ein eutektisches Kristalllot usw. kann ebenso als dieses Lot 40 verwendet werden. Jedoch ist ein Lot bevorzugt, das einen Schmelzpunkt von 250°C oder mehr, vorzugsweise 300°C oder mehr, wie zum Beispiel ein Sn-Ni-System-Lot, usw., aufweist. Dies ist so, da kein Lot 40 erneut geschmolzen wird, wenn diese Halbleitervorrichtung 100 durch Löten auf ein Substrat usw. montiert wird (siehe die später beschriebenen 5A, 5B und 6A, 6B).
  • Da die jeweiligen Elektroden 13 bis 15 des Halbleiterelements 10 durch das Lot 40 auf diese Weise mit den metallischen Schichten 21, 22 verbunden sind, wird eine Oberflächenverarbeitung, die imstande ist, ein Löten durchzuführen, auf den Oberflächen dieser jeweiligen Elektroden 13 bis 15 durchgeführt. Zum Beispiel wird ein Ni-, Cu-, Au-Plattieren usw. auf den Oberflächen der jeweiligen Elektroden 13 bis 15 durchgeführt, die aus Aluminium aufgebaut sind.
  • Hierbei wird auf der Seite der vorderen Fläche 11 des Halbleiterelements 10 die metallische Schicht 21 an der Seite der vorderen Fläche ebenso auf die Abmessung des gleichen Maßes entsprechend einer großen Kollektorelektrode 13 festgelegt. In diesem Beispiel weisst, wie es in den 2A bis 2D gezeigt ist, die metallische Schicht 21 an der Seite einer vorderen Fläche eine planare rechteckige Form auf, die ungefähr die gleiche Abmessung wie die Kollektorelektrode 13 an der planaren rechteckigen Form aufweist.
  • Weiterhin sind die Elektroden 14, 15 durch mehrere Elektroden auf der Seite der hinteren Fläche 12 des Halbleiterelements 10 ausgebildet. Daher ist die metallische Schicht 22 an der Seite einer hinteren Fläche, die mit diesen mehreren Elektroden 14, 15 verbunden ist, durch mehrere geteilte Abschnitte aufgebaut, die geteilt sind, um Muster auszubilden, die Anordnungsmustern der mehreren Elektroden 14, 15 entsprechen.
  • In diesem Beispiel ist, wie es in den 2C und 2D gezeigt ist, die metallische Schicht 22 an der Seite der hinteren Fläche durch Abschnitte aufgebaut, die entsprechend den mehreren Elektroden 14, 15 der Seite der hinteren Fläche 12 in große und kleine rechteckige Formen geteilt sind. Diese geteilten Abschnitte sind über das Lot 40 elektrisch mit den jeweiligen Elektroden 14, 15 der Seite der hinteren Fläche verbunden.
  • Daher kann die Kollektorelektrode 13 der Seite der vorderen Fläche 11 des Halbleiterelements 10 über die metallische Schicht 21 der Seite der vorderen Fläche nach aussen verbunden sein. Andererseits können die Emitterelektrode 14 und die Gateelektrode 15 der Seite der hinteren Fläche 12 über die metallische Schicht 22 der Seite der hinteren Fläche nach aussen verbunden sein. Das heisst, die jeweiligen Elektroden 13 bis 15 können über die jeweiligen metallischen Schichten 21, 22 nach aussen herausgeführt sein.
  • Weiterhin ist, wie es in den 1 und 2A bis 2D gezeigt ist, ein Abschnitt zwischen den einzelnen geteilten Abschnitten in der metallischen Schicht 22 der Seiten der hinteren Fläche als diese geteilte metallische Schicht durch das Harz 30 verkapselt.
  • Dieses Harz 30 trägt Aufgaben einer Kurzschlussverhinderung zwischen den jeweiligen geteilten Abschnitten, eines Schutzes des Halbleiterelements 10 usw. und ist durch zum Beispiel Epoxidsystemharz usw. aufgebaut. Hier in weiterem Verlauf wird das Harz 30 zum Verkapseln eines Abschnitts zwischen den geteilten Abschnitten in dieser metallischer Schicht 22 der Seite der hinteren Fläche als Verkapselungsharz 30 bezeichnet.
  • Hierbei werden die Dicke des Halbleiterelements 10 und die Dicken der metallischen Schichten 21, 22 weiter beschrieben.
  • Die Dicke des Halbleiterelements 10 kann auf eine beliebige Dicke eingestellt werden, aber ist insbesondere wünschenswert auf 0,1 mm oder weniger eingestellt, um eine thermische Spannung zu einer Montagezeit, dass heisst einer Lötzeit der metallischen Schichten 21, 22 und des Halbleiterelements 10, abzuschwächen, und eine Charakteristikänderung und Zuverlässigkeit des Halbleiterelements 10 zu erhöhen, wenn der Halbleiter Silizium ist.
  • Wenn die Dicke des Halbleiterelements 10 0,1 mm oder weniger ist, kann sich das Halbleiterelement 10 nicht durch eine verhältnismäßig niedrige Spannung bezüglich eines thermischen Verhaltens der metallischen Schichten 21, 22 zusammenziehen. Weiterhin gibt es eine grosse Möglichkeit, dass ein Einfluss der Dicken der metallischen Schichten 21, 22 klein ist.
  • Weiterhin ist es wünschenswert, dass die Dicke der metallischen Schicht 21 der Seite der vorderen Fläche gleich oder kleiner als die Dicke des Halbleiterelements 10 festgelegt ist und die Dicke der metallischen Schicht 22 der Seite der hinteren Fläche gleich oder kleiner als die Dicke des Halbleiterelements 10 festgelegt ist. Dies ist so, da es bevorzugt ist, dass sich kein Halbleiterelement zusammenzieht, wenn es einen verhältnismäßig zerbrechlichen Film, wie zum Beispiel einen Siliziumnitridfilm, einen Siliziumoxidfilm usw., auf dem Halbleiterelement 10 gibt.
  • Wenn beide der jeweiligen Dicken von beiden der metallischen Schichten 21, 22, die sich auf beiden der vorderen und hinteren Flächen 11, 12 des Halbleiterelements 10 befinden, auf diese Weise auf die Dicke des Halbleiterelements 10 oder weniger festgelegt sind, kann eine Deformation des Halbleiterelements 10 aufgrund einer thermischen Expansion usw. der metallischen Schichten 21, 22 zu einer Erwärmungszeit beschränkt werden.
  • Weiterhin ist es, wenn die metallische Schicht 21 der Seite der vorderen Fläche und die metallische Schicht 22 der Seite der hinteren Fläche durch das gleiche Material, wie Kupfer in diesem Beispiel, aufgebaut sind, wünschenswert, die Dicke der metallischen Schicht 21 der Seite der vorderen Fläche und die Dicke der metallischen Schicht 22 der Seite der hinteren Fläche gleich zueinander festzulegen.
  • Wenn beide der metallischen Schichten 21, 22, die sich auf beiden der vorderen und hinteren Flächen 11, 12 des Halbleiterelements 10 befinden, auf diese Weise durch das gleiche Material aufgebaut sind, kann eine Krümmung des Halbleiterelements 10 aufgrund einer thermischen Expansion usw. der metallischen Schichten 21, 22 zu der Erwärmungszeit verringert werden, wenn die Dicken von beiden dieser metallischen Schichten 21, 22 gleich zueinander sind.
  • Wenn beide der metallischen Schichten 21, 22 aus zueinander unterschiedlichen Materialien aufgebaut sind, ist es wünschenswert, beide der metallischen Schichten 21, 22 mit Dicken zum Krümmens eines Halbleiterelements 10 unter Berücksichtigung ihres thermischen Kontraktionsverhältnisses und Young-Moduls zu entwerfen.
  • Als Nächstes wird das Herstellungsverfahren der Halbleitervorrichtung dieses Ausführungsbeispiels der vorliegenden Erfindung unter Bezugnahme auf die 3A bis 3D und 4A bis 4C beschrieben. Die 3A bis 3D zeigen Verfahrensansichten dieses Herstellungsverfahrens. Die 4A bis 4C zeigen Verfahrensansichten dieses Herstellungsverfahrens, die den 3A bis 3D nachfolgen, und zeigen im Schnitt ein Werkstück, das jedem Verfahren zugeführt wird.
  • Zuerst wird, wie es in 3A gezeigt ist, ein Halbleiterwafer 200 vorbereitet, der mehrere Halbleiterelemente 10 aufweist, von denen jedes Elektroden 13 bis 15 auf beiden der vorderen und hinteren Flächen 11, 12 aufweist und durch ein Halbleiterverfahren hergestellt ist. Dieser Halbleiterwafer 200 ist das Halbleiterelement 10 eines Waferzustands. Eine vordere Fläche 201 und eine hintere Fläche 202 des Wafers entsprechen der vorderen Fläche 11 und der hinteren Fläche 12 des Halbleiterelements 10.
  • In diesem Wafer 200 ist ein Abschnitt, der letztlich geteilt wird, als eine Würfelungslinie DL als eine strichpunktierte Linie gezeigt. In dem Halbleiterwafer 200 sind mehrere Halbleiterelemente 10 ausgebildet, die durch diese Würfelungslinie DL geteilt sind.
  • In dem einzelnen Halbleiterelement 10 sind jeweilige Elektroden 13 bis 15 auf der vorderen Fläche 11 und der hinteren Fläche 12 ausgebildet und ist der vorhergehende Schutzfilm 16 auf der hinteren Fläche 12 ausgebildet. Weiterhin wird eine Plattierungsverarbeitung zum Verbessern einer Löteigenschaft, wie es zuvor erwähnt worden ist, auf der Oberfläche von jeder der Elektroden 13 bis 15 durchgeführt.
  • Als Nächstes werden die vorhergehenden metallischen Schichten 21, 22 mit den jeweiligen Flächen der vorderen Fläche 201 und der hinteren Fläche 202 dieses Halbleiterwafers 200 verbunden. Hierbei wird in diesem Beispiel, wie es in 3B gezeigt ist, ein Plattenmaterial 301 als eine Kupferplatte, die flache Flächen auf ihren beiden Flächen aufweist, als ein Rohmaterial der metallischen Schicht 21 der Seite der vorderen Fläche verwendet.
  • Anderseits ist eine metallische Schicht, die entsprechend den Anordnungsmustern der mehreren Elektroden 14, 15 der Seite der hinteren Fläche 12 des Halbleiterelements 10 geteilt ist, dass heisst in diesem Beispiel der geteilten Kupferplatte, auf der hinteren Fläche 202 des Wafers 200 als die metallische Schicht 200 der Seite der hinteren Fläche verbunden und ausgebildet. Das Rohmaterial dieser geteilten Kupferplatte, dass heisst ein Plattenmaterial 302, das das Rohmaterial der metallischen Schicht 22 der Seite der hinteren Fläche bildet, ist in 3B gezeigt.
  • Wie es in 3B gezeigt ist, ist dieses Plattenmaterial 302 eine Kupferplatte, in welcher ein konkaver Abschnitt 22a auf einer Verbindungsfläche des Wafers 200 durch Halbätzen oder Druckarbeit usw. ausgebildet ist, und ist bis zu einem Mittenabschnitt der Dickenrichtung von dieser Verbindungsfläche ausgehöhlt.
  • Ein planares Muster dieses konkaven Abschnitts 22a entspricht einem geteilten Muster der metallischen Schicht 22 der Seite der hinteren Fläche, wie es in den vorhergehenden 2A bis 2D gezeigt ist. Das heisst, ein geteilter Abschnitt der metallischen Schicht 22 der Seite der hinteren Fläche ist durch diesen konkaven Abschnitt 22a abgegrenzt und erzielt einen Zustand, der durch einen Abschnitt einer Bodenabschnittsseite des konkaven Abschnitts 22a verbunden ist.
  • Weiterhin ist in dem Plattenmaterial 302 dieser Seite der hinteren Fläche ein Loch 302a zum Einspritzen des Verkapselungsharzes 30 in den konkaven Abschnitt 22a in dem Bodenabschnitt des konkaven Abschnitts 22a durch eine Stanzverarbeitung usw. ausgebildet. Weiterhin dient dieses Loch 302a ebenso als ein Loch zum Ablassen eines Gases, das in dem konkaven Abschnitt 22a von dem Lot 40 bei dem später durchgeführten Löten erzeugt wird. Die Anzahl von Löchern 302a, die Form, die Abmessung des Lochs 302a usw. sind in einem Bereich beliebig, der imstande ist, Charakteristiken des vorhergehenden Lochs 302a zu zeigen.
  • Die Plattenmaterialien 301, 302 als die Rohmaterialien dieser metallischen Schichten 21, 22 werden an den Halbleiterwafer 200 gelötet. Wie es in 3C gezeigt ist, ist das Lot 40 auf einer Verbindungsfläche an dem Wafer 200 in jedem der Plattenmaterialien 301, 302 angeordnet.
  • Hierbei gibt es als ein Verfahren zum Anordnen des Lots 40 in den Plattenmaterialien 301, 302 zum Beispiel ein Verfahren zum Durchführen eines Lotplattierens in den Plattenmaterialien 301, 302 als eine Kupferplatte.
  • Dieses Lotplattieren wird auf nicht nur der Verbindungsfläche mit dem Wafer 200 in den Plattenmaterialien 301, 302 durchgeführt, sondern ebenso auf einer Fläche einer Seite durchgeführt, die dieser Verbindungsfläche gegenüberliegt. Jedoch ist es wünschenswert, dass das Lotplattieren nicht auf einer Innenfläche des konkaven Abschnitts 22a, dass heisst in einem Teil, der in Kontakt zu dem Verkapselungsmaterial 30 in dem Plattenmaterial 302 als die metallische Schicht 22 der Seite der hinteren Fläche kommt, durchgeführt wird.
  • Zusätzlich dazu gibt es als ein Verfahren zum Anordnen des Lots 40 in den Plattenmaterialien 301, 302 ein Verfahren zum Eintauchen der Plattenmaterialien 301, 302 in einen Lotbehälter und zum Durchführen eines Lötens zusätzlich zu dem vorhergehenden Lotplattieren und dann Entfernen eines Restobjekts usw. durch Reinigen und ein Verfahren zum Drucken einer Lotpaste auf die Plattenmaterialien 301, 302, und dann Entfernen eines Restobjekts eines Flusses usw. durch Reinigen usw.
  • Daher kommen, nachdem das Lot 40 auf die Verbindungsfläche der Plattenmaterialien 301, 302 auf den Wafer 200 gelötet worden ist, die jeweiligen Plattenmaterialien 301, 302 über das Lot 40 in Kontakt mit den jeweiligen Flächen 201, 202 des Wafers 200. Wie es in 3D gezeigt ist, wird ein Löten unter Verwendung eines Rückflusses durchgeführt. Daher werden die Plattenmaterialien 301, 302 mit beiden der vorderen und hinteren Flächen 11, 11 des Halbleiterelements 10, dass heisst beiden der vorderen und hinteren Flächen 201, 202 des Halbleiterwafers 200, über das Lot 40 verbunden.
  • Bei diesem Lötrückfluss wird ein Werkstück vorzugsweise durch eine keramische Platte usw. festgeklemmt, die in einem planaren Grad durch Polieren usw. angehoben ist, um ein Erzeugen einer Krümmung der Plattenmaterialien 301, 302 und des Halbleiterwafers 200 zu verhindern. Weiterhin ist es wünschenswert, ein Gewicht zu montieren, um die Krümmung zu verhindern. Weiterhin kann das Rückfließen ebenso durchgeführt werden, nachdem ein Vakuum abgesaugt worden ist und Gas in dem Lot 40 abgelassen worden ist, um ein Lothohlraum zu verringern.
  • Als Nächstes wird, nachdem die Verbindung von beiden der Plattenmaterialien 301, 302 unter Verwendung dieses Lots 40 durchgeführt worden ist, wie es in 4A gezeigt ist, das Verkapselungsharz 30 in den konkaven Abschnitt 22a in das Plattenmaterial 302 als die metallisches Schicht der Seite der hinteren Fläche über das vorhergehende Löch 302a über ein Transfer-Mold-Verfahren usw. eingespritzt.
  • Nachdem das Verkapselungsharz 30 dann gehärtet worden ist, wie es in 4B gezeigt ist, wird ein Teil der Bodenabschnittsseite des konkaven Abschnitts 22a in dem Plattenmaterial 302 als die metallische Schicht der Seite der hinteren Fläche durch Polieren entfernt. Hierbei wird auf einer Fläche der Seite, die der Verbindungsfläche in dem Plattenmaterial 302 gegenüberliegt, die gesamte Fläche dieser gegenüberliegenden Seite um eine Plattendicke des Bodenabschnitts des konkaven Abschnitts 22a poliert und entfernt.
  • Daher wird der konkave Abschnitt 22a an der Fläche der Seite, die der Verbindungsfläche in dem Plattenmaterial 302 gegenüberliegt, geöffnet und wird ein Abschnitt, der von dem konkaven Abschnitt 22a abgetrennt ist, getrennt.
  • Daher erzielt, da dieser konkave Abschnitt 22a geöffnet ist, dieser einen Zustand, in welchem die metallische Schicht 21 der vorderen Fläche auf der vorderen Fläche 201 des Halbleiterwafers 200 verbunden ist und die metallische Schicht 22 der Seite der hinteren Fläche als eine geteilte metallische Schicht auf der Seite der hinteren Fläche 202 verbunden ist.
  • Dieses Polieren kann ebenso bezüglich den metallischen Schichten 21, 22 auf beiden der vorderen und hinteren Seiten zusätzlich zu der metallischen Schicht 22 der Seite der hinteren Fläche durchgeführt werden und Außenflächen von beiden der metallischen Schichten 21, 22 können ebenso abgeflacht werden. Danach wird ein Polieren, ein Lotplattierung usw. auf Aussenflächen der metallischen Schichten 21, 22 in Übereinstimmung mit einer Notwendigkeit durchgeführt. Zum Beispiel wird, wenn die fertig gestellte Halbleitervorrichtung 100 auf ein Substrat gelötet und montiert wird, diese Lotplattierung durchgeführt, um eine Lotbenetzbarkeit der metallischen Schichten 21, 22 zu verbessern.
  • Nachfolgend wird, wie es in 4B gezeigt ist, der Halbleiterwafer 200 in eine Einheit des Halbleiterelements 10 zusammen mit beiden der metallischen Schichten 21, 22 entlang der Würfelungslinie DL geschnitten. Dieses Schneiden kann durch eine normale Schneidevorrichtung durchgeführt werden.
  • Daher wird der Halbleiterwafer 200 ein Chip, der zusammen mit beiden der metallischen Schichten 21, 22 als ein einzelnes Teil ausgebildet ist, und ist die Halbleitervorrichtung 100 des Ausführungsbeispiels der vorliegenden Erfindung fertig gestellt, wie es in 4C gezeigt ist.
  • In dem vorhergehenden Herstellungsverfahren ist, wenn ein Schneiden entlang der Würfelungslinie durchgeführt wird, ein Material, das sich von Kupfer, Silizium und den Verkapselungsharz 30 unterscheidet, gemischt in einem Schneideabschnitt vorhanden. Hierbei kann bei diesem Würfelungsschneiden ebenso ein unterschiedliches Material durch eine Klinge geschnitten werden, aber das Schneiden kann ebenso durch Wechseln der Klinge für jedes Material durchgeführt werden.
  • Weiterhin wird in dem vorhergehenden Herstellungsbeispiel, nachdem das Plattenmaterial 302 der Seite der hinteren Fläche auf den Wafer 200 gelötet worden ist, das Verkapselungsharz 30 von dem vorhergehenden Loch 302a in den konkaven Abschnitt 22a eingespritzt, aber kein Zeitpunkt des Einspritzens des Verkapselungsharzes 30 ist auf diesen Fall beschränkt.
  • Zum Beispiel kann das Verkapselungsharz 30 ebenso im Voraus, bevor das Plattenmaterial 302 der Seite der hinteren Fläche auf den Wafer 200 gelötet wird, in den konkaven Abschnitt 22a des Plattenmaterials 302 der Seite der hinteren Fläche eingespritzt werden. Danach kann dieses eingespritzte Objekt ebenso über das Lot 40 mit dem Wafer 200 verbunden werden.
  • Weiterhin kann, nachdem der konkave Abschnitt 22a geöffnet worden ist, das Verkapselungsharz 30 ebenso von diesem Öffnungsabschnitt eingespritzt werden. In diesem Fall muss kein Loch 302a in dem vorhergehenden Plattenmaterial 302 ausgebildet werden.
  • Weiterhin gibt es in diesem Fall ebenso eine Möglichkeit, dass Unregelmäßigkeiten unter Verwendung des Verkapselungsharzes 30 erzeugt werden. Deshalb ist es, nachdem das Verkapselungsharz 30 eingespritzt worden ist, bevorzugt, dass die Aussenfläche des Plattenmaterials 302 der Seite der hinteren Fläche durch ebenso Einschließen des Verkapselungsharzes 30 poliert und abgeflacht wird.
  • Zum Beispiel wird die Halbleitervorrichtung 100 des Ausführungsbeispiels der vorliegenden Erfindung, das auf diese Weise hergestellt ist, in einem Substrat montiert und verwendet usw., wie es zuvor erwähnt worden ist. Ein Beispiel einer Montagebetriebsart an diesem Substrat 400 ist in den 5A, 5B und 6A, 6B gezeigt.
  • Die 5A und 5B zeigen schematische Schnittansichten einer Montagestruktur, wenn ein Leiter 410, der durch ein Metall hergestellt ist, verwendet wird. Die 6A und 6B zeigen schematische Schnittansichten, die eine Montagestruktur zeigen, wenn ein Kontaktierungsdraht 420 verwendet wird. Hierbei können verschiedene Arten von Verdrahtungssubstraten, wie zum Beispiel ein keramisches Substrat, ein Drucksubstrat usw. oder eine metallische Platte usw., als das Substrat 400 angewendet werden.
  • In einem Beispiel, das in 5A gezeigt ist, ist die Halbleitervorrichtung 100 durch Richten der metallischen Schicht 22 der Seite der hinteren Fläche zu dem Substrat 400 auf das Substrat 400 montiert. Eine Endseite der metallischen Schicht 22 der Seite der hinteren Fläche und der Leiter der Halbleitervorrichtung 100 sind über zum Beispiel ein Lot 430 elektrisch und mechanisch mit dem Substrat 400 verbunden.
  • Die Halbleitervorrichtung 100 ist über das Lot 440 in der metallischen Schicht 21 der Seite der vorderen Fläche elektrisch mit dem Leiter 410 verbunden. Daher werden Elektroden 13 bis 15 des Halbleiterelements 10 in der Halbleitervorrichtung 100 über die jeweiligen metallischen Schichten 21, 22, den Leiter 410 und die Lote 430, 440 zu dem Substrat 400 herausgeführt.
  • Weiterhin ist in dem Beispiel, das in 5B gezeigt ist, die Halbleitervorrichtung 100 durch Richten der metallischen Schicht 21 der Seite der vorderen Fläche zu dem Substrat 400 umgekehrt zu 5A auf das Substrat 400 montiert.
  • Die Halbleitervorrichtung 100 ist über das Lot 430 in der metallischen Schicht 21 der Seite der vorderen Fläche mit dem Substrat verbunden und ist über das Lot 440 in der metallischen Schicht 22 der Seite der hinteren Fläche mit dem Leiter 410 verbunden. Hierbei sind mehrere Leiter 410 entsprechend der Emitterelektrode 14 und der Gateelektrode 15 angeordnet.
  • In diesem Beispiel, das in 5B gezeigt ist, ist ähnlich 5A ein elektrischer Herausführpfad über den Leiter 410 ausgebildet. Die elektrische Verbindung dieses Leiters 410 und der metallischen Schichten 21, 22 der Halbleitervorrichtung 100 ist nicht auf das Lot 440 beschränkt, sondern kann ebenso durch Schweißen, Hartlöten, usw. durchgeführt werden.
  • Weiterhin ist in dem Beispiel, das in 6A gezeigt ist, die Halbleitervorrichtung 100 über das Lot 430 in der metallischen Schicht 22 der Seite der hinteren Fläche mit dem Substrat 400 verbunden und ist der Kontaktierungsdraht 420 in der metallischen Schicht 21 der Seite der vorderen Fläche verbunden.
  • Weiterhin ist in dem Beispiel, das in 6B gezeigt ist, die Halbleitervorrichtung 100 über das Lot 430 in der metallischen Schicht 21 der Seite der vorderen Fläche mit dem Substrat 400 verbunden und ist der Kontaktierungsdraht 420 in der metallischen Schicht 22 der Seite der hinteren Fläche verbunden. In diesem Beispiel sind die Elektroden 13 bis 15 des Halbleiterelements 10 in der Halbleitervorrichtung 100 über die jeweiligen metallischen Schichten 21, 22, den Draht 420 und das Lot 430 zu dem Substrat 400 herausgeführt.
  • Die Halbleitervorrichtung 100 dieses Ausführungsbeispiels der vorliegenden Erfindung weist das Halbleiterelement 10, das die Elektroden 13, 14 und 15 in beiden der vorderen und hinteren Flächen 11, 12 aufweist, die metallische Schicht 21 der Seite der vorderen Fläche, die mit der vorderen Fläche 11 dieses Halbleiterelements 10 verbunden ist, und die metallische Schicht 22 der Seite der hinteren Fläche auf, die mit der hinteren Fläche 12 des Halbleiterelements 10 verbunden ist. Die Elektroden 13 bis 15 des Halbleiterelements sind elektrisch mit dem metallischen Schichten 21, 22 verbunden, die mit einer Fläche des Halbleiterelements 10 verbunden sind, auf welcher sich die Elektroden 13 bis 15 befinden. Daher werden die Elektroden 13 bis 15 über die metallischen Schichten 21, 22 nach aussen herausgeführt.
  • Daher ist diese auf eine Struktur zum Festklemmen von beiden der vorderen und hinteren Flächen 11, 12 des Halbleiterelements 10 durch die metallischen Schichten 21, 22 durch Herausführen der Elektroden 13 bis 15 des Halbleiterelements 10 nach aussen festgelegt. Daher wird diese Halbleitervorrichtung 100 einfach durch Festklemmen und gemeinsames Schneiden des Halbleiterelements 10 eines Waferzustands durch die metallischen Schichten 21, 22 wie in dem vorhergehenden Herstellungsverfahren hergestellt.
  • Weiterhin können die Elektronen 13 bis 15, die auf beiden der vorderen und hinteren Flächen 11, 12 des Halbleiterelements 10 angeordnet sind, über die metallischen Schichten 21, 22 nach aussen herausgeführt werden. Deshalb wird die Drahtkontaktierung wie in dem vorhergehenden Fall nicht verwendet.
  • Deshalb kann, wie es in den vorhergehenden 2A bis 2D gezeigt ist, die planare Abmessung der Vorrichtung, ebenso die metallischen Schichten 21, 22 einschließend, im Wesentlichen auf die planare Abmessung des Halbleiterelements 10, dass heisst die planare Abmessung eines Chips, festgelegt werden. Genauer gesagt sind, wie es in den vorhergehenden 2A bis 2D gezeigt ist, die planaren Abmessungen von beiden der metallischen Schichten 21, 22 gleich oder kleiner als die planare Abmessung des Halbleiterelements 10.
  • Demgemäß kann gemäß dem Ausführungsbeispiel der vorliegenden Erfindung in der Halbleitervorrichtung 100, in welcher das Halbleiterelement 10, das die Elektroden 13 bis 15 auf beiden der vorderen und hinteren Flächen 11, 12 aufweist, angeordnet ist, und die Elektroden 13 bis 15 dieses Halbleiterelements 10 elektrisch nach außen herausgeführt sind, die Halbleitervorrichtung 100 durch ein einfaches Verfahren hergestellt werden und kann kompakt hergestellt werden.
  • Weiterhin sind in der Halbleitervorrichtung 100 dieses Ausführungsbeispiels der vorliegenden Erfindung die Elektroden 14, 15 der Seite der hinteren Fläche 12 des Halbleiterelements 10 in mehrere Elektroden geteilt und ist die metallische Schicht 22 der Seite der hinteren Fläche ebenso entsprechend diesem geteilten Muster geteilt. Jedoch ist ein Abschnitt zwischen diesen geteilten Abschnitten durch das Verkapselungsharz 30 einer elektrisch isolierenden Eigenschaft verkapselt. Deshalb kann ein Kurzschluss usw. zwischen den geteilten Abschnitten verhindert werden.
  • Zweites Ausführungsbeispiel
  • 7 zeigt eine schematische Schnittansicht des Gesamtaufbaus einer Halbleitervorrichtung 110 gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • In der Halbleitervorrichtung 110 dieses Ausführungsbeispiels der vorliegenden Erfindung ist eine Endfläche des Halbleiterelements 10, die sich zwischen Endflächen von beiden der metallischen Schichten 21, 22 befindet, die auf beiden der vorderen und hinteren Flächen 11, 12 des vorhergehenden Halbleiterelements 10 angeordnet sind, weiterhin mit einem Harz 50 einer elektrisch isolierenden Eigenschaft in der Struktur bedeckt, die in der vorhergehenden 1 gezeigt ist. Dieses Harz 50 wird hier im weiteren Verlauf als Bedeckungsharz 50 bezeichnet.
  • Dieses Bedeckungsharz 50 ist durch ein Harz einer elektrisch isolierenden Eigenschaft aufgebaut und kann ebenso ein Verkapselungsmaterial, wie zum Beispiel ein Epoxidsystemharz usw., ähnlich dem vorhergehenden Verkapselungsharzes 30 sein, aber kann ebenso durch ein Harzmaterial aufgebaut sein, das sich von dem Verkapselungsmaterial unterscheidet. Das Bedeckungsharz 50 kann durch Bedecken einer Endfläche der Halbleitervorrichtung mit dem Bedeckungsharz 50 nach dem Würfelungsschneiden in dem vorhergehenden Herstellungsverfahren angeordnet werden.
  • In dem Beispiel, das in 7 gezeigt ist, bedeckt das Bedeckungsharz 50 die Endflächen von beiden der metallischen Schichten 21, 22 und eine Endfläche des Lots 40 als einen Grenzabschnitt von jeder der metallischen Schichten 21, 22 und des Halbleiterelements 10 sowie die Endfläche des Halbleiterelements 10. Das heisst, hier ist die gesamte Endfläche der Halbleitervorrichtung 110 im Wesentlichen mit dem Bedeckungsharz 50 bedeckt.
  • Daher wird die Endfläche des Halbleiterelements 10 durch Bedecken der Endfläche des Halbleiterelements 10 mit dem Bedeckungsharzes 50 geschützt. Weiterhin kann ein Kurzschluss von beiden der metallischen Schichten 21, 22, der durch die Endfläche des Halbleiterelements 10, dass heisst eine Kriechentladung, ausgebildet wird, durch dieses Bedeckungsharz 50 beschränkt werden und wird eine Spannungsfestigkeit erhöht.
  • Drittes Ausführungsbeispiel
  • 8 zeigt eine schematische Draufsicht des Aufbaus eines Hauptabschnitts in einer Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung und sie entspricht einem planaren Aufbau der Seite der metallischen Schicht 22 der Seite der hinteren Fläche in der Halbleitervorrichtung, die in der vorhergehenden 1 gezeigt ist.
  • Wie es in 8 gezeigt ist, ist das Verkapselungsharz 30 in dem gesamten Umfang der Endfläche bedeckt, die sich in einem Umfangsabschnitt des Halbleiterelements 10 in der metallischen Schicht 22 der Seite der hinteren Fläche befindet, und ist der gesamte Umfang der Endfläche der metallischen Schicht 22 der Seite der hinteren Fläche mit dem Verkapselungsharz 30 bedeckt.
  • In dem Verkapselungsharz 30 ist es ausreichend, einen Abschnitt zwischen einzelnen geteilten Abschnitten in mindestens der metallischen Schicht 22 der Seite der hinteren Fläche zu verkapseln und das Verkapselungsharz 30 kann ebenso lediglich zwischen den geteilten Abschnitten angeordnet sein. Jedoch kann zusätzlich dazu das Verkapselungsharz 30 ebenso in dem gesamten Umfang der vorhergehenden Endfläche der metallischen Schicht 33 der Seite der hinteren Fläche angeordnet sein.
  • Daher wird die metallische Schicht 22 der Seite der hinteren Fläche durch das Verkapselungsharz 30 sowie das Lot 40 auf eine Form festgelegt, die ebenso mit dem Halbleiterelement 10 verbunden ist. Das heisst, ein Zustand zum Verstärken eines Verbindungsabschnitts der metallischen Schicht 21 der Seite der hinteren Fläche und des Halbleiterelements 10 unter Verwendung des Lots 40 wird durch dieses Verkapselungsharzes 30 erzielt. Eine Verbindungsfestigkeit dieser metallischen Schicht 22 der Seite der hinteren Fläche bezüglich des Halbleiterelements 10 kann verbessert werden.
  • Weiterhin zeigt 9 eine schematische Schnittansicht des Gesamtaufbaus einer Halbleitervorrichtung 120 als ein weiteres Beispiel dieses Ausführungsbeispiels der vorliegenden Erfindung.
  • In der vorhergehenden 8 ist der gesamte Umfang der Endfläche, die sich in dem Umfangsabschnitt des Halbleiterelements 10 befindet, mit dem Verkapselungsharz 30 auf lediglich der Seite der metallischen Schicht 22 der Seite der hinteren Fläche verbunden. Jedoch kann, wie es in 9 gezeigt ist, der gesamte Umfang der Endfläche, die sich in dem Umfangsabschnitt des Halbleiterelements 10 befindet, ebenso in beiden der metallischen Schichten 21, 22 von beiden der vorderen und hinteren Flächen mit dem Verkapselungsharz 30 bedeckt sein. Gemäß diesem Aufbau kann eine Verbindungsfestigkeit von beiden der metallischen Schichten 21, 22 bezüglich des Halbleiterelements 10 verbessert werden.
  • Hierbei ist ein konkaver Abschnitt ähnlich dem konkaven Abschnitt 302a (siehe die vorhergehenden 3A bis 3D) des Plattenmaterials 302, der das Verkapselungsharz 30 darin in dem vorhergehenden Herstellungsverfahren einspritzt, ebenso in dem Plattenmaterial 301 der Seite der vorderen Fläche angeordnet, so dass das Verkapselungsharz 30 zum Bedecken der Endflächen der metallischen Schichten 21, 22 in den vorhergehenden 8 und 9 angeordnet werden kann. Ansonsten kann das Verkapselungsharz 30 durch getrenntes Durchführen eines Bedeckens nach dem Würfelungsschneiden angeordnet werden.
  • Weiterhin kann das Verkapselungsharz 30 einer derartigen Endfläche ebenso in lediglich der metallischen Schicht 21 der Seite der vorderen Fläche angeordnet sein, so das die Verbindungsfestigkeit der metallischen Schicht 21 der Seite der vorderen Fläche bezüglich des Halbleiterelements 10 ebenso verbessert werden kann.
  • Das heisst, in diesem Ausführungsbeispiele der vorliegenden Erfindung ist das Harz in dem gesamten Umfang der Endfläche, die sich in dem Umfangsabschnitt des Halbleiterelements 10 befindet, in mindestens einer metallischen Schicht von beiden der metallischen Schichten 21, 22 angeordnet, die sich auf beiden der vorderen und hinteren Flächen 11, 12, des Halbleiterelements 10 befinden. Es ist ausreichend, den Verbindungsabschnitt durch dieses Harz zu verstärken, wie es zuvor erwähnt worden ist.
  • Das Harz zum Verstärken dieses Verbindungsabschnitts muss ebenso nicht das gleiche Harz wie das Verkapselungsharz 30 sein und kann ebenso ein Harz eines unterschiedlichen Materials sein.
  • Viertes Ausführungsbeispiel
  • 10 zeigt eine schematische Schnittansicht des Gesamtaufbaus einer Halbleitervorrichtung 130 gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung.
  • In der Halbleitervorrichtung 130 dieses Ausführungsbeispiels der vorliegenden Erfindung ist ein Rippenabschnitt 21a aufgebaut, der eine Rippenform auf einer Aussenfläche der metallischen Schicht 21 der Seite der vorderen Fläche ausbildet. Eine Wärmeabstrahlungsfläche wird durch diesen Rippenabschnitt 21a erhöht und es ist möglich, eine Wärmeabstrahlungseigenschaft durch die metallische Schicht 21 der Seite der vorderen Fläche zu verbessern.
  • In 10 weist der Rippenabschnitt 21a die Rippenform einer flachen Plattenform auf. Jedoch kann, wenn der Rippenabschnitt 21a eine Form aufweist, die imstande ist, die Wärmeabstrahlungseigenschaft zu verbessern, eine Rippenform ausgenommen dieser Form ebenso verwendet werden. Ein derartiger Rippenabschnitt 21a kann durch Ätzen, Drucken usw. ausgebildet werden.
  • Weiterhin ist es ausreichend, die Aussenfläche von mindestens einer metallischen Schicht von beiden der metallischen Schichten 21, 22 auf die Rippenform festzulegen, um die Wärmeabstrahlungseigenschaft der Halbleitervorrichtung zu verbessern. Zum Beispiel kann die Aussenfläche der metallischen Schicht 22 der Seite der hinteren Fläche ebenso auf die Rippenform festgelegt werden. Weiterhin können die Aussenflächen von beiden der metallischen Schichten 21, 22 ebenso auf die Rippenform festgelegt werden. Dieses Ausführungsbeispiel der vorliegenden Erfindung kann an jedem der vorhergehenden Ausführungsbeispiele der vorliegenden Erfindung angewendet werden.
  • Fünftes Ausführungsbeispiel
  • 11 zeigt eine schematische Schnittansicht des Gesamtaufbaus einer Halbleitervorrichtung 140 gemäß dem fünften Ausführungsbeispiele der vorliegenden Erfindung.
  • Wie es in 11 gezeigt ist, weist die Halbleitervorrichtung 140 dieses Ausführungsbeispiels der vorliegenden Erfindung ein elektrisch leitendes Element 60 auf, das sich von der metallischen Schicht 21 der Seite der vorderen Fläche zwischen beiden der metallischen Schichten 21, 22, die sich auf beiden der vorderen und hinteren Flächen 11, 12 des Halbleiterelements 10 befinden, zu der metallischen Schicht 22 der Seite der hinteren Fläche ausdehnt. Die metallische Schicht 21 der Seite der vorderen Fläche ist elektrisch an der Seite der metallischen Schicht 22 der Seite der hinteren Fläche über dieses elektrisch leitende Element 60 herausgeführt.
  • Genauer gesagt ist es das elektrisch leitende Element 60 in einer Säulenform ausgebildet, die durch ein elektrisch leitendes Material, wie zum Beispiel Cu, Eisen, usw., ausgebildet ist, und geht über das Halbleiterelement 10 hinaus und dehnt sich von der Seite der vorderen Flächen 11 des Halbleiterelements 10 über einen Durchgangsabschnitt 61, der in dem Halbleiterelement 10 angeordnet ist, zu der Seite der hinteren Fläche 12 aus.
  • Hierbei kann zum Beispiel der Durchgangsabschnitt 61 durch ein Durchgangsloch, das durch das Halbleiterelement in seiner Dickenrichtung geht, einen Kerbabschnitt des Umfangsabschnitts des Halbleiterelements 10 usw. aufgebaut sein. Weiterhin ist eine Endseite des elektrisch leitenden Elements elektrisch durch Löten, Hartlöten oder Schweißen usw. mit der metallischen Schicht 21 der Seite der vorderen Fläche verbunden. Ein Zwischenabschnitt des elektrisch leitenden Elements 60 ist durch das Verkapselungsharz 30 verkapselt und der andere Endabschnitt des elektrisch leitenden Elements 60 kann nach aussen verbunden sein.
  • Gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung können die Elektroden 13 bis 15 von beiden der vorderen und hinteren Flächen 11, 12 in dem Halbleiterelement 10 auf der Seite der hinteren Fläche 12 des Halbleiterelements 10 herausgeführt sein und kann eine Struktur zum konzentrierten Herausführen der Elektroden auf einer Fläche realisiert werden.
  • Im Gegensatz zu 11 kann ein elektrisch leitendes Element 60 ebenso mit der metallischen Schicht 22 der Seite der hinteren Fläche verbunden sein und kann die metallische Schicht 22 der Seite der hinteren Fläche ebenso über dieses elektrisch leitende Element 60 auf der metallischen Schicht 21 der Seite der vorderen Fläche herausgeführt sein. Ein derartiger Aufbau dieses Ausführungsbeispiels der vorliegenden Erfindung kann an jedem der vorhergehenden Ausführungsbeispiele der vorliegenden Erfindung angewendet werden.
  • Sechstes Ausführungsbeispiel
  • 12 zeigt eine schematische Schnittansicht des Gesamtaufbaus einer Halbleitervorrichtung 150 gemäß dem sechsten Ausführungsbeispiel der vorliegenden Erfindung. In 12 ist die Gateelektrode 15 weggelassen.
  • In der Halbleitervorrichtung 150 dieses Ausführungsbeispiels der vorliegenden Erfindung ist, wie es in 12 gezeigt ist, ein Abschnitt des Halbleiterelements 10 als ein Leiterabschnitt 70 aufgebaut, der in der Dickenrichtung des Halbleiterelements 10 elektrisch leitend ist. Daher wird die metallische Schicht 21 der Seite der vorderen Fläche über diesen Leiterabschnitt auf der metallischen Schicht 22 der Seite der hinteren Fläche herausgeführt.
  • Genauer gesagt wird in dem Leiterabschnitt 70 eine Fläche einer hohen Konzentration einer Ionenimplantation in einem Umfangsabschnitt des Halbleiterelements 10 in seiner gesamten Dickenrichtung ausgebildet. Zum Beispiel kann ein derartiger Leiterabschnitt 70 unter Verwendung des Verfahrens eines Halbleiterverfahrens ausgebildet werden, in welchem Störstellen aus B bzw. Bor, P bzw. Phosphor usw. in Übereinstimmung mit einem elektrischen Leitfähigkeitstyp eines Wafers implantiert und diffundiert werden, der das Halbleiterelement 10 bildet.
  • In diesem Leiterabschnitt 70 wird eine Herausführungselektrode 71, die durch Aluminium usw. aufgebaut ist, auf beiden der vorderen und hinteren Flächen 11, 12 des Halbleiterelements 10 ausgebildet und sind diese Herausführungselektrode 71 und der Leiterabschnitt 70 elektrisch verbunden.
  • Die metallische Schicht 21 der Seite der vorderen Fläche ist über das Lot mit der Herausführungselektrode 71 des Seite der vorderen Fläche 11 verbunden. Eine Leiterelektrode 72 ist über das Lot 40 mit der Herausführungselektrode 71 der Seite der hinteren Fläche 12 verbunden.
  • Zum Beispiel kann in dem vorhergehenden Herstellungsverfahren diese Leiterelektrode 72 als ein Abschnitt des Plattenmaterials 302 zum Ausbilden der metallischen Schicht der Seite der hinteren Fläche ausgebildet werden. Weiterhin ist ein Zwischenabschnitt der Leiterelektrode 72 durch das Verkapselungsharz 30 verkapselt.
  • Daher kann die Elektrode 13 der vorderen Fläche in dem Halbleiterelement 10 auf der Seite der hinteren Fläche 12 des Halbleiterelements 10 von der metallischen Schicht 21 der Seite der vorderen Fläche über das Lot 40, die Herausführungselektrode 71, den Leiterabschnitt 70, die Herausführungselektrode 71, das Lot 40 und die Leiterelektrode 72 herausgeführt werden. Daher kann eine Struktur zum konzentrierten Herausführen der Elektrode auf einer Fläche in diesem Ausführungsbeispiel der vorliegenden Erfindung ebenso realisiert werden.
  • Im Gegensatz zu 12 kann ein Leiterabschnitt 70 mit der metallischen Schicht 22 der Seite der hinteren Fläche verbunden sein und kann die metallische Schicht 22 der Seite der hinteren Fläche ebenso über diesen Leiterabschnitt 70 zu der metallischen Schicht 21 der Seite der vorderen Fläche herausgeführt sein. Ein derartiger Aufbau dieses Ausführungsbeispiels der vorliegenden Erfindung kann an jedem der vorhergehenden Ausführungsbeispiele der vorliegenden Erfindung angewendet werden.
  • Siebtes Ausführungsbeispiel
  • 13 zeigt eine schematische Schnittansicht eines Hauptabschnitts eines Herstellungsverfahrens einer Halbleitervorrichtung gemäß dem siebten Ausführungsbeispiel der vorliegenden Erfindung.
  • Es ist ausreichend, wenn beide metallische Schichten 21, 22 mit der vorderen Fläche 11 bzw. der hinteren Fläche 12 des Halbleiterelements 10 verbunden sind und auf den jeweiligen Flächen elektrisch mit den Elektroden 13 bis 15 verbunden sind. Weiterhin ist es ausreichend, wenn diese Elektroden 13 bis 15 über die jeweiligen metallischen Schichten 21, 22 nach aussen verbunden sind.
  • In jedem der vorhergehenden Ausführungsbeispiele der vorliegenden Erfindung sind die jeweiligen metallischen Schichten 21, 22 und die Elektroden 13 bis 15 über das elektrisch leitende Verbindungselement 40 elektrisch verbunden, aber die vorliegenden Ausführungsbeispiele der vorliegenden Erfindung sind nicht auf diesen Fall beschränkt. In diesem Ausführungsbeispiel der vorliegenden Erfindung sind die metallischen Schichten 21, 22, die elektrisch mit den Elektroden 13 bis 15 verbunden sind, derart festgelegt, dass sie durch einen Plattierungsfilm aufgebaut sind, der auf den Elektroden 13 bis 15 ausgebildet ist.
  • Die metallische Schichten 21, 22 als ein derartiger Plattierungsfilm können unter Verwendung eines bekannten Plattierungsverfahrens unter Verwendung von Cu usw. bezüglich des vorhergehenden Halbleiterwafers (siehe 3A) ausgebildet werden. Gemäß einem derartigen Plattierungsverfahren wird ein Plattierungsfilm selektiv auf die Oberflächen der Elektroden 13 bis 15 abgeschieden und die metallische Schichten 21, 22 können ausgebildet werden. 13 zeigt einen Zustand bis jetzt.
  • Ein Beispiel eines konkreten Plattierungsverfahrens wird beschrieben. Nachdem eine Cu-Plattierung auf der gesamten Fläche des vorhergehenden Halbleiterwafers ausgebildet worden ist, wird ein Teilätzen durchgeführt und werden die Elektroden 13 bis 15 getrennt. In diesem Fall wird zum Beispiel Cu von ungefähr 0,01 μm auf der gesamten Fläche des Halbleiterwafers durch Vakuumabscheidung abgeschieden und wird einer Cu-Plattierung dick durch ein elektrisches Plattieren durchgeführt. Danach wird eine Photomaske auf der Cu-Plattierung ausgebildet und werden die Elektroden 13 bis 15 durch Ätzen getrennt.
  • Weiterhin können die metallischen Schichten 21, 22 ebenso durch Abscheiden der Cu-Plattierung auf den Oberflächen der Elektroden 13 bis 15 in einem Trennzustand der Elektroden 13 bis 15 durch stromloses Cu-Plattieren zum selektiven Abscheiden von lediglich Abschnitten der Elektroden 13 bis 15 ausgebildet werden.
  • Daher wird, nachdem die metallischen Schichten 21, 22 ausgebildet worden sind, ähnlich dem vorhergehenden Herstellungsverfahren, das Verkapselungsharz 30 in einen Abschnitt zwischen geteilten Abschnitten in der geteilten metallischen Schicht 22 der Seite der hinteren Fläche eingespritzt und werden aus Aussenflächen der metallischen Schichten 21, 22 poliert usw. und wird letztlich ein Würfelungsschneiden durchgeführt. Daher wird in diesem Ausführungsbeispiel der vorliegenden Erfindung eine Halbleitervorrichtung vorgesehen, die die metallischen Schichten 21, 22 aufweist, die durch einen Plattierungsfilm aufgebaut sind.
  • In dieser Halbeitervorrichtung kann bezüglich den Dicken der metallischen Schichten 21, 22, die durch einen Plattierungsfilm aufgebaut sind, eine Dicke zum Beschränken einer Deformation und einer Krümmung des Halbleiterelements 10 aufgrund einer thermischen Expansion usw. der metallischen Schichten 21, 22, wie es in dem vorhergehenden Ausführungsbeispiel der vorliegenden Erfindung beschrieben worden ist, ebenso angewendet werden. Weiterhin kann dieses Ausführungsbeispiel der vorliegenden Erfindung an den vorhergehenden zweiten bis sechsten Ausführungsbeispiel der vorliegenden Erfindung angewendet werden.
  • Achtes Ausführungsbeispiel
  • 14 zeigt eine schematische Schnittansicht eines Hauptabschnitts eines Herstellungsverfahrens einer Halbleitervorrichtung gemäß dem achten Ausführungsbeispiel der vorliegenden Erfindung.
  • In dem Herstellungsverfahren, das in dem vorhergehenden ersten Ausführungsbeispiel der vorliegenden Erfindung gezeigt ist, wird auf der Fläche der Seite, die der Verbindungsfläche mit dem Halbleiterwafer 200 in dem Plattenmaterial 302 als die metallische Schicht 22 der Seite der hinteren Fläche gegenüberliegt, die gesamte Fläche dieser gegenüberliegenden Seite in die Plattendicke des Bodenabschnitts des konkaven Abschnitts 22a poliert und entfernt (siehe die vorhergehende 4B).
  • Hier wird kein Entfernen über die gesamte Fläche dieser gegenüberliegenden Seite durchgeführt, sondern es ist ausreichend, die metallische Schicht 22 der Seiten der hinteren Fläche als eine geteilte metallische Schicht auszubilden. Weiterhin kann ebenso ein Teilentfernungsverfahren eines im Wesentlichen lediglich Entfernens des Bodenabschnitts des konkaven Abschnitts 22a angewendet werden.
  • In dem Herstellungsverfahren dieses Ausführungsbeispiels der vorliegenden Erfindung wird ähnlich dem Herstellungsverfahren, das in den vorhergehenden 3A bis 3D und 4A bis 4C gezeigt ist, eine Verarbeitung durchgeführt, bis die Plattenmaterialien 301, 302 gelötet werden und das Verkapselungsharz 30 eingespritzt wird (siehe die vorhergehende 4A).
  • Danach wird, wie es in 14 gezeigt ist, lediglich der Bodenabschnitt 22a des konkaven Abschnitts 22a auf der Seite der vorhergehenden gegenüberliegenden Seite in dem Plattenmaterial 302, dass heisst lediglich ein Abschnitt, der dem Verkapselungsharz 30 entspricht, im Wesentlichen unter Verwendung einer Würfelungsvorrichtung usw. gekerbt.
  • Daher wird das Plattenmaterial 302 als die metallische Schicht 22 der Seite der hinteren Fläche geteilt und ausgebildet. In diesem Fall wird, wie es in 14 gezeigt ist, ein Abschnitt des Verkapselungsharzes 30 ebenso einfach gekerbt, aber es gibt insbesondere kein Problem.
  • Danach wird in dem Herstellungsverfahren dieses Ausführungsbeispiels der vorliegenden Erfindung eine Halbleitervorrichtung ähnlich zu der, die in der vorhergehenden 1 gezeigt ist, durch Polieren der Aussenflächen der metallischen Schichten 21, 22 usw. fertig gestellt und wird letztlich das Würfelungsschneiden durchgeführt.
  • In diesem Ausführungsbeispiel der vorliegenden Erfindung kann zum Beispiel das vorhergehende Teilentfernungsverfahren ebenso durch Sandstrahlen, usw. zusätzlich zu der Würfelungsvorrichtung durchgeführt werden. Das Herstellungsverfahren dieses Ausführungsbeispiels der vorliegenden Erfindung kann angewendet werden, um die Halbleitervorrichtungen der vorhergehenden zweiten bis sechsten Ausführungsbeispiele der vorliegenden Erfindung herzustellen.
  • Neuntes Ausführungsbeispiel
  • Die 15a und 15B zeigen schematische Schnittansichten eines Hauptabschnitts eines Herstellungsverfahrens einer Halbleitervorrichtung gemäß dem neunten Ausführungsbeispiels der vorliegenden Erfindung.
  • In dem Herstellungsverfahren, das in den vorhergehenden 3A bis 3D und 4A bis 4C gezeigt ist, wird als ein Verfahren zum Verbinden der geteilten metallischen Schicht 22 der Seite der hinteren Fläche mit dem Halbleiterelement 10, das Plattenmaterial 302, das den konkaven Abschnitt 22a ausbildet, verwendet und an das Halbleitermaterial 10 gelötet und wird dann das Plattenmaterial 302 geteilt.
  • Im Gegensatz dazu verwendet, wie es in 15A gezeigt ist, das Herstellungsverfahren dieses Ausführungsbeispiels der vorliegenden Erfindung ein Integrieren eines Teils eines Zustands, in welchem ein einzelner geteilter Abschnitt in der geteilten metallischen Schicht 22 der Seite der hinteren Fläche integral durch ein Filmelement 350 befestigt ist.
  • Hier kann ein druckempfindlicher Klebstoff usw. der durch Polyimid usw. aufgebaut ist, als das Filmelement 350 verwendet werden. Zum Beispiel wird ein derartiges Integrationselement durch Haften und Befestigen einer geteilten Kupferplatte an dem Filmelement 350 und Haften des Filmelements 350 an einer Fläche der Kupferplatte im Voraus und Teilen dieser Kupferplatte von der anderen Flächenseite an der Seite, die dem Filmelement 350 gegenüberliegt usw. durch Ätzen usw. ausgebildet.
  • Wie es in 15A gezeigt ist, ist die metallische Schicht 22 der Seite der hinteren Fläche, die dieses Integrationselement bildet, mit der hinteren Fläche 202 des Halbleiterwafers 200 über das Lot 40 verbunden. Weiterhin wird das Plattenmaterial 301 gleichzeitig über das Lot 40 mit der vorderen Fläche 201 des Halbleiterwafers 200 verbunden.
  • Danach wird, wie es in 15B gezeigt ist, das Filmelement 350 von der metallischen Schicht 22 der Seite der hinteren Fläche abgezogen. Daher erzielt es einen Zustand, in welchem die metallische Schicht 21 der Seite der vorderen Fläche auf der vorderen Fläche 201 des Halbleiterwafers 200 verbunden ist und die metallische Schicht 22 der Seite der hinteren Fläche als eine geteilte metallische Schicht auf der Seite der hinteren Fläche 202 verbunden ist.
  • Als Nächstes wird das vorhergehende Verkapselungsharz 30 zwischen geteilte Abschnitte in der metallischen Schicht 22 der Seite der hinteren Fläche eingespritzt, obgleich dieses Verkapselungsharz 30 nicht dargestellt ist. Dieses Verkapselungsharz 30 wird durch ein Verfahren, wie zum Beispiel einem Transfer-Mold-Verfahren, ein Einbetten unter Verwendung einer Rakel usw., eingespritzt.
  • Danach werden ein Oberflächenpolieren usw. des Plattenmaterials 302 der Seite der hinteren Fläche in Übereinstimmung mit einer Notwendigkeit durchgeführt. In diesem Ausführungsbeispiel der vorliegenden Erfindung wird ebenso eine Halbleitervorrichtung ähnlich zu der, die in der vorhergehenden 1 gezeigt ist, durch letztliches Durchführen des Würfelungsschneidens fertig gestellt.
  • Hier wird in dem Herstellungsverfahren dieses Ausführungsbeispiels der vorliegenden Erfindung das Verkapselungsharz 30 im Voraus zwischen die geteilten Abschnitte der metallischen Schicht 22 der Seite der hinteren Fläche in dem vorhergehenden Integrationselement eingespritzt und kann ebenso an den Halbleiterwafer 200 gelötet werden.
  • Weiterhin kann in dem vorgehenden Integrationselement ein Loch in einem Teil angeordnet sein, der sich zwischen den geteilten Abschnitten der metallischen Schicht 22 der Seite der hinteren Fläche in dem Filmelement 350 befindet und kann das Verkapselungsharz 30 ebenso von dem Loch des Füllelements eingespritzt werden, nachdem das Integrationselement an den Halbleiterwafer 200 gelötet worden ist. In diesem Fall wird das Füllelement 350 abgezogen, nachdem das Verkapselungsharz 30 aufgefüllt worden ist.
  • Ein derartiges Herstellungsverfahrens dieses Ausführungsbeispiels der vorliegenden Erfindung kann ebenso angewendet werden, um die Halbleitervorrichtungen der vorhergehenden zweiten bis sechsten Ausführungsbeispiele der vorliegenden Erfindung herzustellen.
  • Zehntes Ausführungsbeispiel
  • 16 zeigt eine schematische Schnittansicht des Gesamtaufbaus einer Halbleitervorrichtung 160 gemäß dem zehnten Ausführungsbeispiel der vorliegenden Erfindung. Hier wird eine obere Fläche 11 des Halbleiterelements 10 in der Halbleitervorrichtung 160 in 16 ebenso an die vordere Fläche 11 gesetzt und wird eine untere Fläche 12 an die hintere Fläche 12 gesetzt.
  • In der Halbleitervorrichtung von jedem der vorhergehenden Ausführungsbeispiele der vorliegenden Erfindung sind die metallischen Schichten 21, 22 mit beiden der vorderen und hinteren Flächen 11, 12 des Halbeiterelements 10 verbunden. Jedoch ist in der Halbleitervorrichtung 160 dieses Ausführungsbeispiels der vorliegenden Erfindung eine metallische Schicht 21 in lediglich einer von beiden der vorderen und hinteren Flächen 11, 12 des Halbleiterelements 10 angeordnet.
  • Hierbei ist diese metallische Schicht 21 die gleiche wie die vorhergehende metallische Schicht 21 der Seite der vorderen Fläche und ist über ein elektrisch leitendes Verbindungselement 40 auf der vorderen Fläche 11 des Halbleiterelements 10 mit der Kollektorelektrode verbunden. In diesem Fall ist die planare Abmessung der metallischen Schicht 21, der Seite der vorderen Fläche ebenso die planare Abmessung des Halbleiterelements 10 oder weniger und liegt in dem Bereich der planaren Abmessung des Halbleiterelements 10.
  • Wenn die metallische Schicht in lediglich einer von beiden der vorderen und hinteren Flächen 11, 12 des Halbleiterelements 10 angeordnet ist, kann die metallische Schicht ebenso auf lediglich der hinteren Fläche 12 des Halbleiterelements 10 angeordnet sein. In diesem Fall ist es ähnlich dem Aufbau der Seite der hinteren Fläche 12 des Halbleiterelements 10 in der vorhergehenden 1 usw. ausreichend, die vorhergehende metallische Schicht der Seite der hinteren Fläche mit der Emitterelektrode 14 und der Gateelektrode 15 über das elektrisch leitende Verbindungselement 40 zu verbinden.
  • Weiterhin kann in diesem Ausführungsbeispiel der vorliegenden Erfindung die metallische Schicht 21 der Seite der vorderen Fläche ebenso durch Plattieren auf die Kollektorelektrode 13 ähnlich der metallischen Schicht der Seite der vorderen Fläche der vorhergehenden 13 ausgebildet sein, und kann ebenso in einer Rippenform ausgebildet sein, wie es in der vorhergehenden 10 gezeigt ist.
  • Weiterhin sind, wie es in 16 gezeigt ist, in diesem Ausführungsbeispiel der vorliegenden Erfindung die Endfläche der metallischen Schicht 21 der Seite der vorderen Fläche und die Endfläche des Halbleiterelements 10 ebenso mit einem Bedeckungsharz 50 einer elektrisch isolierenden Eigenschaft bedeckt und werden geschützt. Dieses Bedeckungsharz 50 ist ähnlich zu dem, das in der vorhergehenden 7 gezeigt ist, aber muss in diesem Ausführungsbeispiel der vorliegenden Erfindung nicht angeordnet sein.
  • Weiterhin ist, wie es in 16 gezeigt ist, in diesem Ausführungsbeispiel der vorliegenden Erfindung ein Lothöcker 450 in der Emitterelektrode 14 und der Gateelektrode 15 auf der Seite der hinteren Fläche 12 des Halbleiterelements 10 angeordnet. Dies ist so, da, wenn diese Halbleitervorrichtung 160 an einem Drucksubstrat usw. montiert wird, eine elektrische Verbindung mit diesem Drucksubstrat über diesen Lothöcker 450 durchgeführt wird.
  • Dieser Lothöcker 450 kann ebenso auf der Seite der Halbleitervorrichtung 160 im Voraus angeordnet werden und kann ebenso auf der Seite des Drucksubstrats angeordnet werden. Zum Beispiel kann der Lothöcker 450 durch ein Druckverfahren, ein Plattieren usw. ausgebildet werden.
  • Zum Beispiel kann die Halbleitervorrichtung 160 dieses Ausführungsbeispiels der vorliegenden Erfindung unter Verwendung des Herstellungsverfahrens hergestellt werden, wenn keine metallische Schicht an der Seite einer hinteren Fläche in dem Herstellungsverfahren angeordnet wird, das in den vorhergehenden 3A bis 3D und 4A bis 4C gezeigt ist. Das heisst, die Halbleitervorrichtung 160 dieses Ausführungsbeispiels der vorliegenden Erfindung kann durch Verbinden des Plattenmaterials 301, das die metallische Schicht 21 bildet, mit lediglich der vorderen Fläche 201 des vorhergehenden Halbleiterwafers 200 über das Lot 40 und als nächstes Durchführen des Würfelungsschneidens fertig gestellt werden.
  • Die Halbleitervorrichtung 160 dieses Ausführungsbeispiels der vorliegenden Erfindung, die auf diese Weise hergestellt ist, ist über einen Lothöcker 450 der Seite der hinteren Fläche 12 des vorhergehenden Halbleiterelements 10 montiert. Hier zeigt 17A eine schematische Schnittansicht eines Beispiels, in welchem der Lothöcker 450 geteilt in der Halbleitervorrichtung 160 dieses Ausführungsbeispiels der vorliegenden Erfindung angeordnet ist. 17B zeigt eine schematische Schnittansicht einer Struktur, in welcher die Halbleitervorrichtung 160, die in 17A gezeigt ist, an das Substrat 400 montiert ist.
  • Wie es in den 17A und 17B gezeigt ist, ist der Lothöcker 450 als mehrere geteilte Höcker in der Emitterelektrode 14 der Seite der hinteren Fläche 12 des Halbleiterelements 10 angeordnet. Hier ist ein Abschnitt zwischen den jeweiligen Lothöckern 450 durch den vorhergehenden Schutzfilm 16 isoliert. Jeder Lothöcker 450 ist mit einer Anschlussfläche 401 des Substrats 400 verbunden. Bei dieser Montagestruktur ist ein Unterfüllungsharz 402 zwischen die jeweiligen Lothöcker 450 zwischen die Halbleitervorrichtung 160 und das Substrat 400 gefüllt und wird eine Verbindungszuverlässigkeit erhöht.
  • Hier ist der Lothöcker 450 aus den folgenden Gründen geteilt. In dem Fall einer Elektrode einer breiten Fläche werden viele Hohlräume erzeugt, wenn die Elektrode an ein Substrat gelötet wird. Deshalb wird ein Lotriss einfach durch eine Umgebungsspannung eines Markts verursacht und wird eine Lebensdauer stark gestreut. Weiterhin ist eine Elektrodenfläche der Emitterelektrode 14 groß verglichen mit der Gateelektrode 15. Deshalb ist die Halbleitervorrichtung zu einer Montagezeit stark geneigt und wird der Lothöcker 450 für die Gateelektrode 15 leicht zu der Anschlussfläche 401 des Substrats 400 geöffnet.
  • Weiterhin wird, wenn die Anschlussfläche 401 geteilt wird, eine Einspritzeigenschaft beim Füllen des Unterfüllungsharzes 402 verbessert. Weiterhin wird eine Fläche des Unterfüllungsharzes 402 erhöht, die in Kontakt mit dem Substrat 400 und der Halbleitervorrichtung 160 kommt. Deshalb wird ein Verbesserungseffekt einer Verbindungszuverlässigkeit unter Verwendung des Unterfüllungsharzes 402 groß.
  • Zu dieser Zeit wird, wenn alle der Abmessungen der einzelnen Lothöcker 450 gleich festgelegt werden, die Einspritzeigenschaft des Unterfüllungsharzes 402 gleichmäßig und wird kein Hohlraum des Unterfüllungsharzes 402 einfach erzeugt. Es ist wünschenswert, den Lothöcker 450 von diesen Inhalten zu teilen.
  • Gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung kann die Halbleitervorrichtung 160 einfach durch Verbinden der metallischen Schicht 21 mit der vorderen Fläche 12, die die Kollektorelektrode 13 aufweist, in dem Halbleiterelement 10 hergestellt werden. Weiterhin kann die planare Abmessung ebenso die metallische Schicht 21 einschließend, im Wesentlichen in der planaren Abmessung des Halbleiterelements 10 beinhaltet sein. Deshalb kann die Halbleitervorrichtung in einem einfachen Verfahren hergestellt werden und kann kompakt gemacht werden.
  • Elftes Ausführungsbeispiel
  • 18A zeigt eine schematische Schnittansicht des Gesamtaufbaus einer Halbleitervorrichtung 170 gemäß dem elften Ausführungsbeispiel der vorliegenden Erfindung. 18B zeigt eine schematische Schnittansicht einer Linie XVIIIB-XVIIIB in 18A. 18C zeigt eine schematische Draufsicht, die von der Richtung eines Pfeils XVIIIC in 18A betrachtet wird.
  • Die Halbleitervorrichtung 170 dieses Ausführungsbeispiels der vorliegenden Erfindung weist ebenso einen Aufbau auf, in welchem die metallische Schicht 21 der Seite der vorderen Fläche mit lediglich der vorderen Fläche 11 des Halbleiterelements 10 verbunden ist. Hier ist in diesem Ausführungsbeispiel der vorliegenden Erfindung weiterhin ein elektrisch leitendes Element 60 angeordnet, das sich von der Seite der vorderen Fläche 11 des Halbleiterelements 10 zu der Seite der hinteren Fläche 12 ausdehnt. Die metallische Schicht 21 der Seite der vorderen Fläche ist elektrisch über dieses elektrisch leitende Element 60 zu der Seite der hinteren Fläche herausgeführt.
  • Dieses elektrisch leitende Element 60 ist ähnlich zu dem, das in der vorhergehenden 11 gezeigt ist, und eine Endseite davon ist elektrisch mit der metallischen Schicht 21 der Seite der vorderen Fläche verbunden und geht über das Halbleiterelement 10 hinaus und dehnt sich von der Seite der vorderen Fläche 11 des Halbleiterelements 10 zu der Seite der hinteren Fläche 12 über einen Durchgangsabschnitt 61 aus, der in dem Halbleiterelement 10 angeordnet ist. Weiterhin wird ein Zwischenabschnitt des elektrisch leitenden Elements 60 durch das Verkapselungsharz 30 verkapselt.
  • Hier ist, wie es in 18B gezeigt ist, der Durchgangsabschnitt 61 des Halbleiterelements 10 ein Loch, das sich in der Dickenrichtung des Halbleiterelements 10 ausdehnt, dass heisst durch einen Abschnitt zwischen beiden der vorderen und hinteren Flächen 11, 12 geht. Zum Beispiel kann dieser Durchgangsabschnitt 61 im Voraus durch Ätzen usw. in zum Beispiel einem Waferzustand angeordnet werden. Dieser Durchgangsabschnitt 61 kann ebenso ähnlich 18B bezüglich des Aufbaus, der in der vorhergehenden 11 gezeigt ist, ausgebildet werden.
  • Gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung kann die Elektrode 13 der vorderen Fläche 11 in dem Halbleiterelement 10 ebenso auf der Seite der hinteren Fläche 12 des Halbleiterelements 10 herausgeführt werden und kann eine Struktur zum konzentrierten Herausführen der Elektrode auf einer Fläche realisiert werden.
  • Weiterhin zeigen die 19A und 19B schematische Schnittansichten eines Zustands, in welchem der Lothöcker 450 in den Elektroden 14, 15 der hinteren Fläche 12 des Halbleiterelements 10 und dem elektrisch leitenden Element 60 in einer Halbleitervorrichtung 170 dieses Ausführungsbeispiels der vorliegenden Erfindung angeordnet ist. 18A zeigt ein Beispiel, in welchem kein Lothöcker 450 der Emitterelektrode 14 geteilt ist. 19B zeigt ein Beispiel, in welchem der Lothöcker 450 geteilt ist. Daher kann diese Halbleitervorrichtung 170 über den Lothöcker 450 ebenso an ein Substrat usw. montiert sein.
  • Zwölftes Ausführungsbeispiel
  • 20 zeigt eine schematische Schnittansicht des Gesamtaufbaus einer Halbleitervorrichtung 180 gemäß dem zwölften Ausführungsbeispiel der vorliegenden Erfindung. Weiterhin zeigen die 21A und 21B schematische Schnittansichten eines Zustands, in welchem der Lothöcker 450 in den Elektroden 14, 15 der hinteren Fläche 12 des Halbleiterelements 10 in dieser Halbleitervorrichtung 180 angeordnet ist. 21A zeigt ein Beispiel, in welchem kein Lothöcker 450 der Emitterelektrode 14 geteilt ist. 21B zeigt ein Beispiel, in welchem der Lothöcker 450 geteilt ist.
  • Die Halbleitervorrichtung 180 dieses Ausführungsbeispiels der vorliegenden Erfindung weist ebenso einen Aufbau auf, in welchem die metallische Schicht 21 der Seite der vorderen Fläche mit lediglich der vorderen Fläche des Halbleiterelement verbunden ist. Hier ist in diesem Ausführungsbeispiel der vorliegenden Erfindung ein Abschnitt des Halbleiterelements 10 als ein Leiterabschnitt 70 aufgebaut, der in der Dickenrichtung des Halbleiterelements 10 elektrisch leitend ist. Die metallische Schicht 21 der Seite der vorderen Fläche ist über diesen Leiterabschnitt 70 elektrisch aus der Seite der hinteren Fläche 12 des Halbleiterelements 10 herausgeführt.
  • Dieser Leiterabschnitt 70 ist ähnlich zu dem, der in der vorhergehenden 12 gezeigt ist, und eine Fläche einer hohen Konzentration einer Ionenimplantation ist an einem Umfangsabschnitt des Halbleiterelements 10 ausgebildet. Hier ist die vorhergehende Herausführungselektrode 71 ebenso auf beiden der vorderen und hinteren Flächen 11, 12 des Halbleiterelements 10 in dem Leiterabschnitt 70 ausgebildet.
  • Daher ist, wie es in den 21A und 21B gezeigt ist, die metallische Schicht 21 der Seite der vorderen Fläche über die Herausführungselektrode 71 der vorderen Fläche 11, den Leiterabschnitt 70 und die Herausführungselektrode 71 der hinteren Fläche 12 elektrisch mit dem Lothöcker 450 verbunden. Die Halbleitervorrichtung 180 dieses Ausführungsbeispiels der vorliegenden Erfindung ist ebenso über diesen Lothöcker 450 an ein Substrat usw. montiert.
  • Gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung kann ebenso die Elektrode 13 der vorderen Fläche 11 in dem Halbleiterelement 10 auf der Seite der hinteren Fläche des Halbleiterelements 10 herausgeführt werden und kann eine Struktur zum konzentrierten Herausführen der Elektrode auf einer Fläche realisiert werden.
  • Andere Ausführungsbeispiele
  • Als Nächstes werden verschiedene Beispiele als andere Ausführungsbeispiele der vorliegenden Erfindung gezeigt. Eine Montagestruktur an dem Substrat 400 der Halbleitervorrichtung 100 ist nicht auf diejenigen beschränkt, die in den vorhergehenden 5A, 5B und 6A, 6B, usw. gezeigt sind. Wie es in 22 gezeigt ist, kann die Halbleitervorrichtung 100 ebenso an das Substrat 400 montiert sein, um einen Zustand zu erzielen, in welchem das Halbleiterelement 10 auf dem Substrat 400 erhöht ist.
  • Weiterhin zeigen die 23A und 23B schematische Schnittansichten eines Herstellungsverfahrens als ein anderes Ausführungsbeispiel der vorliegenden Erfindung. Dieses Herstellungsverfahren ist ein Ausbildungsverfahren des Bedeckungsharzes 50 zum Bedecken der Endfläche der Halbleitervorrichtung, die in der vorhergehenden 7 usw. gezeigt ist. In diesem Fall wird eine Verarbeitung ähnlich dem Herstellungsverfahren, das in dem vorhergehenden ersten Ausführungsbeispiel der vorliegenden Erfindung gezeigt ist, bis zu einem Würfelungsverfahren durchgeführt.
  • In dem Würfelungsverfahren wird, wie es in 23A gezeigt ist, eine Grenze des Halbleiterelements 10 von der Seite der metallischen Schicht 22 der Seite der hinteren Fläche Teile geschnitten und wird ein Abschnitt eines Plattenelements, das die metallische Schicht 21 der Seite der vorderen Fläche bildet, als links festgelegt. Zu dieser Zeit ist es erforderlich, mindestens das Halbleiterelement 10 perfekt zu teilen.
  • Danach wird, wie es in 23A gezeigt ist, das Bedeckungsharz 50 in eine Vertiefung, die in einem Abschnitt ausgebildet ist, in welchem ein Abschnitt des Plattenelements belassen wird, eingespritzt und gehärtet. Dieses Bedeckungsharz 50 wird dann gehärtet. Danach werden der Abschnitt, der bezüglich eines Abschnitts des Plattenelements zurückgelassen wird, und ein Abschnitt des Bedeckungsharzes 50 entlang einer Schneidelinie geschnitten. Daher wird, wie es in 23B gezeigt ist, eine Halbleitervorrichtung 40 fertig gestellt, die mit dem Bedeckungsharz 50 auf einer Endfläche bedeckt ist.
  • Weiterhin zeigen die 24A bis 24C schematische Schnittansichten eines Herstellungsverfahrens als ein anderes Ausführungsbeispiel der vorliegenden Erfindung. Dieses Herstellungsverfahren weist Effekte bei einer Positionsausrichtung, wenn das Plattenmaterial 301 als die vorhergehende metallische Schicht über das Lot 40 auf den Halbleiterwafer 200 geheftet wird, und eines Positionierens einer Photomaske auf, wenn das Plattenmaterial 301, das auf dem Wafer 200 angeordnet ist, geätzt und durch Löten oder Plattieren usw. getrennt wird.
  • Wie es in 24A gezeigt ist, ist das Plattenmaterial 301 über das Lot 40 zu dem vorhergehenden Halbleiterwafer 200 positionell ausgerichtet. Jedoch wird zu dieser Zeit, wie es in 24B gezeigt ist, ein Abschnitt 301a, der nicht an dem Halbleiterwafer 200 in dem Plattenmaterial 301 haftet, angeordnet. Hier ist dieser Abschnitt 301a eine Kerbe 301a.
  • Andererseits ist eine Erkennungsmarkierung 200a in dem Abschnitt angeordnet, der nicht an dem Plattenmaterial 301 in dem Halbleiterwafer 200 haftet. Das Plattenmaterial 301 ist unter Verwendung dieser Erkennungsmarkierung 200a positioniert und ist durch Rückfließen gelötet.
  • Wie es in 24C gezeigt ist, wird als Nächstes das Plattenmaterial 301, das auf dem Wafer 200 angeordnet ist, geätzt und getrennt. Zu dieser Zeit wird ein Positionieren einer Photomaske unter Verwendung der Erkennungsmarkierung 200a auf dem vorhergehenden Wafer 200 ausgeführt. Daher wird in dem Herstellungsverfahren, das in den 24A bis 24C gezeigt ist, eine Arbeit einfach bezüglich der Positionsausrichtung des Plattenmaterials 301 und des Halbleiterwafers 200 und der Positionierung der vorhergehenden Photomaske durchgeführt.
  • In den 24A bis 24C kann, wenn Röntgenstrahlen verwendet werden, die Erkennungsmarkierung 200a durch Befördern des Plattenmaterials 301 bestätigt werden. Ein Positionieren kann ohne Anordnen eines Teils, wie zum Beispiel die vorhergehende Markierung 301a, durchgeführt werden.
  • Weiterhin kann wie in dem Herstellungsverfahren, das in den vorhergehenden 3A bis 3D und 4A bis 4C gezeigt ist, bezüglich einer Struktur zum Ausbilden des konkaven Abschnitts 22a in dem Plattenmaterial 302 im Voraus durch Halbätzen usw. eine detaillierte Positionsausrichtung automatisch durchgeführt werden, wenn eine Selbstausrichtungseigenschaft eines Lots in der Positionsausrichtung des Plattenmaterials 302 und des Halbleiterwafers 200 verwendet wird.
  • Weiterhin weist in jedem der vorhergehenden Ausführungsbeispiele der vorliegenden Erfindung das Halbleiterelement 10 die Elektroden 13 bis 15 auf beiden der vorderen und hinteren Flächen 11, 12 davon auf. Die Anzahl von Elektroden 13 der Seite der vorderen Fläche ist eins und die Anzahl von Elektroden 14, 15 der Seite der hinteren Fläche 12 ist mehrere.
  • Hier kann die Anzahl von Elektroden von jeder von beiden der vorderen und hinteren Flächen 11, 12 wie das Halbleiterelement 10 eins sein und kann ebenso mehrere sein.
  • In diesen Fällen können die metallischen Schichten 21, 22 der jeweiligen Flächen ebenso eine Form aufweisen, die einem Anordnungsmuster der entsprechenden Elektrode entspricht. Wenn die metallische Schicht durch mehrere geteilte Abschnitte aufgebaut ist, kann ein Abschnitt zwischen den geteilten Abschnitten durch das vorhergehende Verkapselungsharz 30 verkapselt werden.
  • Weiterhin sind, wenn beide der Elektroden von beiden der vorderen und hinteren Flächen 11, 12 des Halbleiterelements 10 eine Elektrode sind, zum Beispiel beide der metallischen Schichten 21, 22 vorgesehen, wie es in der vorhergehenden 2A gezeigt ist. Deshalb kann in diesem Fall das Verkapselungsharz 30 ebenso weggelassen werden.
  • Weiterhin kann ein Element, das durch einen Halbleiter aufgebaut ist und die Elektrode auf mindestens einer Fläche von beiden der vorderen und hinteren Flächen 11, 12 aufweist, als das Halbleiterelement 10 verwendet werden. In dem vorhergehenden Ausführungsbeispiel der vorliegenden Erfindung sind die Elektroden 13 bis 15 auf beiden der vorderen und hinteren Flächen 11, 12 angeordnet. Jedoch kann ein Halbleiterelement eines Einflächenelektrodenaufbaus, der die Elektrode auf lediglich der vorderen Fläche 11 oder lediglich der hinteren Fläche 12 aufweist, ebenso verwendet werden.
  • In dem Fall eines derartigen Einflächenelektrodenaufbaus kann eine Elektrode seiner einen Fläche verwendet werden und können mehrere Elektroden von ihrer einen Fläche ebenso verwendet werden. Weiterhin kann in dem Fall dieses Einflächenelektrodenaufbaus die metallische Schicht, die mit der Fläche des Halbleiterelements verbunden ist, das keine Elektrode aufweist, festgelegt werden, um eine Aufgabe einer Wärmeabstrahlung des Halbleiterelements usw. aufzuweisen. Weiterhin ist es wirkungsvoll, eine Krümmung des Halbleiterelements durch Anordnen der metallischen Schichten auf beiden der vorderen und hinteren Flächen des Halbleiterelements verglichen mit einem Fall zu beschränken, in welchem die metallische Schicht auf lediglich einer Fläche angeordnet ist.
  • In dem Fall dieses Einflächenelektrodenaufbaus ist es ebenso möglich, eine Halbleitervorrichtung herzustellen, in welcher beide der vorderen und hinteren Flächen des Halbleiterelements durch die metallischen Schichten festgeklemmt sind und die Elektrode kann durch Vorbereiten eines Halbleiterwafers, der mehrere Halbleiterelemente des Einflächenelektrodenaufbaus darin ausbildet, und Durchführen zum Beispiel der vorhergehenden verschiedenen Arten von Herstellungsverfahren aus der metallischen Schicht herausgeführt werden.
  • Weiterhin wird in dem Herstellungsverfahren des vorhergehenden Ausführungsbeispiels der vorliegenden Erfindung die Halbleitervorrichtung durch Festklemmen des Halbleiterelements 10 eines Waferzustands durch die metallischen Schichten 21, 22 und ein gemeinsames Schneiden dieses Halbleiterelements 10 hergestellt. Jedoch kann eine derartige Halbleitervorrichtung ebenso durch Durchführen eines Verfahrens, das in dem vorhergehenden Herstellungsverfahren gezeigt ist, wie zum Beispiel eines Verbindens der metallischen Schicht usw. bezüglich eines Halbleiterchips von einer oder mehreren Einheiten hergestellt werden, in welcher de Halbleitervorrichtung teilgeschnitten ist.
  • Eine zuvor beschriebene erfindungsgemäße Halbleitervorrichtung weist ein Halbleiterelement, das erste und zweite Elektroden aufweist, wobei das Halbleiterelement mindestens eine Elektrode beinhaltet, welche auf einer der ersten und zweiten Oberflächen angeordnet ist, und erste und zweite metallische Schichten auf, wobei die erste metallische Schicht auf der ersten Oberfläche des Halbleiterelements angeordnet ist und die zweite metallische Schicht auf der zweiten Oberfläche des Halbleiterelements angeordnet ist. Die eine Elektrode ist elektrisch mit einer der ersten und zweiten metallischen Schichten verbunden, welche auf einer der ersten und zweiten Oberflächen angeordnet ist. Die eine Elektrode ist über die eine der ersten und zweiten metallischen Schichten mit einer externen Schaltung gekoppelt.

Claims (25)

  1. Halbleitervorrichtung, die aufweist: ein Halbleiterelement (10), das erste und zweite Oberflächen aufweist, wobei das Halbleiterelement (10) mindestens eine Elektrode (13 bis 15) beinhaltet, welche auf einer der ersten und zweiten Oberflächen angeordnet ist; und erste und zweite metallische Schichten (21, 22), wobei die erste metallische Schicht (21) auf der ersten Oberfläche des Halbleiterelements (10) angeordnet ist und die zweite metallische Schicht (22) auf der zweiten Oberfläche des Halbleiterelements (10) angeordnet ist, wobei die eine Elektrode (13 bis 15) elektrisch mit einer der ersten und zweiten metallischen Schichten (21, 22) gekoppelt ist, welche auf einer der ersten und zweiten Oberflächen angeordnet ist, und die eine Elektrode (13 bis 15) über eine der ersten und zweiten metallischen Schichten (21, 22) mit einer externen Schaltung gekoppelt ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das Halbleiterelement (10) weiterhin eine andere Elektrode (13 bis 15) aufweist, welche auf der anderen der ersten und zweiten Oberflächen angeordnet ist, die andere Elektrode (13 bis 15) elektrisch mit der anderen der ersten und zweiten metallischen Schichten (21, 22) gekoppelt ist, welche auf der anderen der ersten und zweiten Oberflächen angeordnet ist, und die andere Elektrode (13 bis 15) über die andere der ersten und zweiten metallischen Schichten (21, 22) mit der externen Schaltung gekoppelt ist.
  3. Halbleitervorrichtung nach Anspruch 2, die ein leitendes Element (60) aufweist, das sich von der ersten metallischen Schicht (21) derart zu der zweiten metallischen Schicht (22) ausdehnt, dass die erste metallische Schicht (21) über das leitende Element (60) elektrisch mit der zweiten metallischen Schicht (22) gekoppelt ist.
  4. Halbleitervorrichtung nach Anspruch 2, wobei das Halbleiterelement (10) einen Leiterabschnitt (70) zum elektrischen Verbinden zwischen dem ersten und zweiten Oberflächen aufweist, und die erste metallische Schicht (21) über den leitenden Abschnitt (70) elektrisch mit der zweiten metallischen Schicht (22) gekoppelt ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, die weiterhin aufweist: ein Harzelement (30), wobei die eine Elektrode (14 bis 15) eine Mehrzahl von Elektrodenanschlüssen (14 bis 15) aufweist, welche ein vorbestimmtes Anordnungsmuster vorsieht, die eine der ersten und zweiten metallischen Schichten (22) eine Mehrzahl von geteilten Abschnitten (22) aufweist, welche ein Anordnungsmuster vorsehen, das dem vorbestimmten Anordnungsmuster der Mehrzahl von Elektrodenanschlüssen (14 bis 15) entspricht, und das Harzelement (30) einen Zwischenraum zwischen der Mehrzahl von geteilten Abschnitten (14 bis 15) verkapselt.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die eine Elektrode (13 bis 15) über ein dazwischen angeordnetes leitendes Verbindungselement (40) elektrisch mit einer der ersten und zweiten metallischen Schichten (21, 22) gekoppelt ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die eine der ersten und zweiten metallischen Schichten (21, 22) aus einem metallischen Plattierungsfilm besteht, der auf der einen Elektrode (13 bis 15) angeordnet ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die erste metallische Schicht (21) eine erste Dicke aufweist, welche gleich oder kleiner als eine Dicke des Halbleiterelements (10) ist, und die zweite metallische Schicht (22) eine zweite Dicke aufweist, welche gleich oder kleiner als die Dicke des Halbleiterelements (10) ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die ersten und zweiten metallischen Schichten (21, 22) aus einem gleichen Material bestehen, und die ersten und zweiten metallischen Schichten (21, 22) im Wesentlichen eine gleiche Dicke aufweisen.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, die weiterhin aufweist: ein Harzelement (50), das eine elektrisch isolierende Eigenschaft aufweist, wobei das Halbleiterelement (10) eine Umfangskante aufweist, welche zwischen der Umfangskante der ersten und zweiten metallischen Schichten (21, 22) angeordnet ist, und das Harzelement (50) die Umfangskante des Halbleiterelements (10) verkapselt.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, die weiterhin aufweist: ein Harzelement (30), das auf einem gesamten Umfang einer Umfangskante von einer der ersten und zweiten metallischen Schichten (21, 22) angeordnet ist, wobei die Umfangskante der einen der ersten und zweiten metallischen Schichten (21, 22) auf einer Umfangskante des Halbleiterelements (10) angeordnet ist, und das Harzelement (30) eine Verbindung zwischen der einen der ersten und zweiten metallischen Schichten (21, 22) und dem Halbleiterelement (10) verstärkt.
  12. Halbleitervorrichtung nach Anspruch 11, die weiterhin aufweist: ein anderes Harzelement (30), das auf einen gesamten Umfang einer Umfangskante der anderen der ersten und zweiten metallischen Schichten (21, 22) angeordnet ist, wobei die Umfangskante der anderen der ersten und zweiten metallischen Schichten (21, 22) auf der Umfangskante des Halbleiterelements (10) angeordnet ist, und das andere Harzelement (30) eine Verbindung zwischen der anderen der ersten und zweiten metallischen Schichten (21, 22) und dem Halbleiterelement (10) verstärkt.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei eine der ersten und zweiten metallischen Schichten (21, 22) eine Aussenoberfläche aufweist, welche dem Halbleiterelement (10) gegenüberliegt, und die Aussenoberfläche eine Rippenform aufweist.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, wobei die erste metallische Schicht (21) eine erste planare Fläche aufweist, die senkrecht zu dem Halbleiterelement (10) ist, die erste planare Fläche gleich oder kleiner als eine planare Fläche des Halbleiterelements (10) ist, die zweite metallische Schicht (22) eine zweite planare Fläche aufweist, die senkrecht zu dem Halbleiterelement (10) ist, die zweite planare Fläche gleich oder kleiner als die planare Fläche des Halbleiterelements (10) ist.
  15. Halbleitervorrichtung, die aufweist: ein Halbleiterelement (10), das erste und zweite Oberflächen aufweist, wobei das Halbleiterelement (10) eine Elektrode (13–15) aufweist, welche auf der ersten Oberfläche angeordnet ist; und eine erste metallische Schicht (21, 22), die auf der ersten Oberfläche des Halbleiterelements (10) angeordnet ist, wobei die Elektrode (13 bis 15) mit der ersten metallischen Schicht (21, 22) derart elektrisch gekoppelt ist, dass die Elektrode (13 bis 15) über die erste metallische Schicht (22) mit einer externen Schaltung gekoppelt ist.
  16. Halbleitervorrichtung nach Anspruch 15, wobei die erste metallische Schicht (21, 22) mit beiden der ersten und zweiten Oberflächen elektrisch gekoppelt ist.
  17. Halbleitervorrichtung nach Anspruch 15, wobei die erste elektrische Schicht (21) mit lediglich der ersten Oberfläche elektrisch gekoppelt ist.
  18. Halbleitervorrichtung nach Anspruch 17, die weiterhin aufweist: ein leitendes Element (60), das sich von der ersten Oberfläche zu der zweiten Oberfläche ausdehnt, wobei die erste metallische Schicht (21) über das dazwischen angeordnete leitende Element (60) elektrisch mit der zweiten Oberfläche gekoppelt ist.
  19. Halbleitervorrichtung nach Anspruch 17, wobei das Halbleiterelement (10) einen leitenden Abschnitt (70) zum elektrischen Verbinden zwischen den ersten und zweiten Oberflächen aufweist, und die erste metallische Schicht (21) über den leitenden Abschnitt (70) mit der zweiten Oberfläche elektrisch gekoppelt ist.
  20. Halbleitervorrichtung nach einem der Ansprüche 17 bis 19, die weiterhin aufweist: ein Harzelement (50), das eine elektrisch isolierende Eigenschaft aufweist, wobei das Halbleiterelement (10) eine Umfangskante aufweist, welche auf einer Umfangskante der ersten metallischen Schicht (21) angeordnet ist, und das Harzelement (50) die Umfangskanten sowohl des Halbleiterelements (10) als auch der ersten metallischen Schicht (21) verkapselt.
  21. Halbleitervorrichtung nach einem der Ansprüche 15 bis 20, wobei die erste metallische Schicht (21, 22) eine planare Fläche aufweist, welche senkrecht zu dem Halbleiterelement (10) ist, und die planare Fläche der ersten metallischen Schicht (21, 22) gleich oder kleiner als eine planare Fläche des Halbleiterelements (10) ist.
  22. Verfahren zum Herstellen einer Halbleitervorrichtung, das aufweist: Vorbereiten eines Halbleiterwafers (200), der eine Mehrzahl von Halbleiterelementen (10) aufweist, wobei jedes Halbleiterelement (10) mindestens eine Elektrode (13 bis 15) beinhaltet, welche auf einer der ersten und zweiten Oberflächen des Halbleiterelements (10) angeordnet ist; Ausbilden von ersten und zweiten metallischen Schichten (21, 22) auf ersten und zweiten Oberflächen des Halbleiterwafers (200); und Teilen des Halbleiterwafers (200) zusammen mit dem ersten und zweiten metallischen Schichten (21, 22) in eine Mehrzahl von Halbleiterelementchips (10).
  23. Verfahren nach Anspruch 22, wobei die eine Elektrode (14 bis 15) eine Mehrzahl von Elektrodenanschlüssen (14 bis 15) beinhaltet, welche ein vorbestimmtes Anordnungsmuster vorsehen, eine der ersten und zweiten metallischen Schichten (22) auf der einen der ersten und zweiten Oberflächen angeordnet ist, die eine der ersten und zweite metallischen Schichten (22) eine Mehrzahl von geteilten Abschnitten (22) beinhaltet, welche ein Anordnungsmuster vorsehen, das den vorbestimmten Anordnungsmustern der Mehrzahl von Elektrodenanschlüssen (14 bis 15) entspricht, und das Ausbilden der einen der ersten und zweiten metallischen Schichten (21, 22), ein Verbinden der Mehrzahl von geteilten Abschnitten (22) mit einer der ersten und zweiten Oberflächen beinhaltet, wobei das Verfahren weiterhin aufweist: Verkapseln eines Zwischenraums zwischen der Mehrzahl von geteilten Abschnitten (22) mit einem Harzelement (30).
  24. Verfahren nach Anspruch 23, wobei das Verbinden der Mehrzahl von geteilten Abschnitten (22) beinhaltet: Vorbreiten eines Plattenelements (302) zum Vorsehen der einen der ersten und zweiten metallischen Schichten (22); Ausbilden einer Konkavität (22a) auf einer Oberfläche des Plattenelements (302), um das Anordnungsmuster der Mehrzahl von geteilten Abschnitten (22) vorzusehen, wobei die Konkavität (22a) das Plattenelement (302) nicht durchdringt; Verbinden der einen Oberfläche des Plattenelements (302) mit dem Halbleiterwafer (200); und derartiges Entfernen eines Bodens der Konkavität (22a), dass die Konkavität (22a) zu der anderen einen Oberfläche des Plattenelements (302) geöffnet ist.
  25. Verfahren nach Anspruch 23, wobei das Verbinden der Mehrzahl von geteilten Abschnitten (22) beinhaltet: integrales Befestigen der Mehrzahl von geteilten Abschnitten (22) an einem Filmelement (350); Verbinden des Filmelements (350) zusammen mit der Mehrzahl von geteilten Abschnitten (22) mit dem Halbleiterwafer (200); und Entfernen des Filmelements (350) von der Mehrzahl von geteilten Abschnitten (22).
DE102007025950A 2006-06-05 2007-06-04 Halbleitervorrichtung und ihr Herstellungsverfahren Expired - Fee Related DE102007025950B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006-155732 2006-06-05
JP2006155732 2006-06-05
JP2007097453A JP5141076B2 (ja) 2006-06-05 2007-04-03 半導体装置
JP2007-97453 2007-04-03

Publications (2)

Publication Number Publication Date
DE102007025950A1 true DE102007025950A1 (de) 2008-01-31
DE102007025950B4 DE102007025950B4 (de) 2012-08-30

Family

ID=38789089

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007025950A Expired - Fee Related DE102007025950B4 (de) 2006-06-05 2007-06-04 Halbleitervorrichtung und ihr Herstellungsverfahren

Country Status (3)

Country Link
US (2) US20070278550A1 (de)
JP (1) JP5141076B2 (de)
DE (1) DE102007025950B4 (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613929B2 (en) 2011-10-15 2017-04-04 Danfoss Silicon Power Gmbh Power semiconductor chip with a metallic moulded body for contacting thick wires or strips and method for the production thereof
US9786627B2 (en) 2011-10-15 2017-10-10 Danfoss Silicon Power Gmbh Method for creating a connection between metallic moulded bodies and a power semiconductor which is used to bond to thick wires or strips
DE102017102035A1 (de) 2017-02-02 2018-08-02 Infineon Technologies Ag Halbleitervorrichtung, Verfahren zum Fertigen einer Halbleitervorrichtung und Verfahren zum Verstärken eines Die in einer Halbleitervorrichtung
US10607962B2 (en) 2015-08-14 2020-03-31 Danfoss Silicon Power Gmbh Method for manufacturing semiconductor chips
DE112012007149B4 (de) 2012-11-20 2020-07-09 Denso Corporation Halbleitervorrichtung
DE102019108443A1 (de) * 2019-04-01 2020-10-01 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102019132230A1 (de) * 2019-11-28 2021-06-02 Infineon Technologies Ag Halbleitervorrichtung mit einem elektrischen Kontakt mit einer darauf angeordneten Metallschicht
US11056458B2 (en) 2018-11-29 2021-07-06 Infineon Technologies Ag Package comprising chip contact element of two different electrically conductive materials
DE112015002815B4 (de) 2014-06-13 2022-06-15 Rohm Co., Ltd. Leistungsmodul und Herstellungsverfahren dafür

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4539773B2 (ja) 2008-03-07 2010-09-08 株式会社デンソー 半導体装置およびその製造方法
TW200949961A (en) * 2008-05-30 2009-12-01 Powertech Technology Inc Manufacturing method of semiconductor element
JP5241344B2 (ja) * 2008-06-30 2013-07-17 日立オートモティブシステムズ株式会社 パワーモジュール及び電力変換装置
JP5413829B2 (ja) * 2008-11-10 2014-02-12 サンデン株式会社 インバータ一体型電動圧縮機
JP5054755B2 (ja) * 2009-12-28 2012-10-24 株式会社日立製作所 半導体装置
EP2421032A1 (de) * 2010-08-18 2012-02-22 Nxp B.V. Verfahren zur Verpackung eines Halbleiterbauelements und Halbleiterbauelementverpackung
JP2013149834A (ja) * 2012-01-20 2013-08-01 Toyota Motor Corp 半導体装置
JP5558595B2 (ja) * 2012-03-14 2014-07-23 株式会社東芝 半導体装置及び半導体装置の製造方法
JP6244272B2 (ja) * 2014-06-30 2017-12-06 株式会社日立製作所 半導体装置
US20160190045A1 (en) * 2014-12-24 2016-06-30 Rohm Co., Ltd. Semiconductor device and method of making the same
EP3065172A1 (de) 2015-03-06 2016-09-07 Nxp B.V. Halbleiterbauelement
DE102015205704A1 (de) * 2015-03-30 2016-10-06 Robert Bosch Gmbh Kontaktanordnung und Verfahren zu Herstellung der Kontaktanordnung
US10256168B2 (en) 2016-06-12 2019-04-09 Nexperia B.V. Semiconductor device and lead frame therefor
DE102019124953B4 (de) * 2019-09-17 2023-09-07 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer kohäsiven Verbindung zwischen einem Halbleiter und einem Metallformkörper
JP2022143295A (ja) * 2021-03-17 2022-10-03 株式会社東芝 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5834951A (ja) * 1981-08-26 1983-03-01 Nec Home Electronics Ltd ダブルヒ−トシンク形半導体装置の製造方法
US5237199A (en) * 1989-04-13 1993-08-17 Seiko Epson Corporation Semiconductor device with interlayer insulating film covering the chip scribe lines
US4997792A (en) * 1989-11-21 1991-03-05 Eastman Kodak Company Method for separation of diode array chips during fabrication thereof
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JP3604108B2 (ja) * 1997-02-17 2004-12-22 株式会社シチズン電子 チップ型光半導体の製造方法
JPH10303151A (ja) 1997-04-28 1998-11-13 Sony Corp 電子部品の製造方法
JPH11204700A (ja) 1998-01-19 1999-07-30 Hitachi Ltd 放熱フィン一体型パワーモジュール
JP3932743B2 (ja) 1999-11-08 2007-06-20 株式会社デンソー 圧接型半導体装置の製造方法
JP3778256B2 (ja) * 2000-02-28 2006-05-24 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6392290B1 (en) * 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
JP4480108B2 (ja) 2000-06-02 2010-06-16 大日本印刷株式会社 半導体装置の作製方法
JP4408006B2 (ja) * 2001-06-28 2010-02-03 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
JP2003046048A (ja) * 2001-07-30 2003-02-14 Hitachi Ltd 半導体装置
JP2004014811A (ja) * 2002-06-07 2004-01-15 Renesas Technology Corp 半導体装置の製造方法
JP3853263B2 (ja) * 2002-07-08 2006-12-06 Ｎｅｃエレクトロニクス株式会社 半導体装置
DE102004021838A1 (de) * 2004-05-04 2005-09-08 Infineon Technologies Ag Halbleiterbauelement mit Kühlvorrichtung
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7479691B2 (en) * 2005-03-16 2009-01-20 Infineon Technologies Ag Power semiconductor module having surface-mountable flat external contacts and method for producing the same
DE102006012007B4 (de) * 2005-03-16 2013-05-16 Infineon Technologies Ag Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613929B2 (en) 2011-10-15 2017-04-04 Danfoss Silicon Power Gmbh Power semiconductor chip with a metallic moulded body for contacting thick wires or strips and method for the production thereof
US9786627B2 (en) 2011-10-15 2017-10-10 Danfoss Silicon Power Gmbh Method for creating a connection between metallic moulded bodies and a power semiconductor which is used to bond to thick wires or strips
DE102011115886B4 (de) 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
DE112012007149B4 (de) 2012-11-20 2020-07-09 Denso Corporation Halbleitervorrichtung
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE112015002815B4 (de) 2014-06-13 2022-06-15 Rohm Co., Ltd. Leistungsmodul und Herstellungsverfahren dafür
US10607962B2 (en) 2015-08-14 2020-03-31 Danfoss Silicon Power Gmbh Method for manufacturing semiconductor chips
DE102017102035A1 (de) 2017-02-02 2018-08-02 Infineon Technologies Ag Halbleitervorrichtung, Verfahren zum Fertigen einer Halbleitervorrichtung und Verfahren zum Verstärken eines Die in einer Halbleitervorrichtung
US11056458B2 (en) 2018-11-29 2021-07-06 Infineon Technologies Ag Package comprising chip contact element of two different electrically conductive materials
DE102019108443A1 (de) * 2019-04-01 2020-10-01 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102019132230A1 (de) * 2019-11-28 2021-06-02 Infineon Technologies Ag Halbleitervorrichtung mit einem elektrischen Kontakt mit einer darauf angeordneten Metallschicht
US11552048B2 (en) 2019-11-28 2023-01-10 Infineon Technologies Ag Semiconductor device including an electrical contact with a metal layer arranged thereon
DE102019132230B4 (de) 2019-11-28 2024-01-25 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleitervorrichtung

Also Published As

Publication number Publication date
JP5141076B2 (ja) 2013-02-13
US8309434B2 (en) 2012-11-13
US20070278550A1 (en) 2007-12-06
DE102007025950B4 (de) 2012-08-30
US20110033975A1 (en) 2011-02-10
JP2008016818A (ja) 2008-01-24

Similar Documents

Publication Publication Date Title
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE10066445B4 (de) Halbleitervorrichtung mit Abstrahlungs-Struktur
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102008023711B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102005040058B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung desselben
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE10003671A1 (de) Halbleiter-Bauelement
DE102004043523B4 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102009044641A1 (de) Einrichtung mit einem Halbleiterchip und Metallfolie
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102013216709B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102005049575A1 (de) Halbleitervorrichtung mit Aluminiumelektrode und Metallelektrode
DE102014102006A1 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102014116082A1 (de) Halbleitervorrichtung mit einer spannungskompensierten Chipelelektrode
DE112014002910T5 (de) Halbleiterbauelement
DE10238781A1 (de) Halbleitervorrichtung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/48 AFI20070604BHDE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final

Effective date: 20121201

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee