DE102019132230B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102019132230B4
DE102019132230B4 DE102019132230.8A DE102019132230A DE102019132230B4 DE 102019132230 B4 DE102019132230 B4 DE 102019132230B4 DE 102019132230 A DE102019132230 A DE 102019132230A DE 102019132230 B4 DE102019132230 B4 DE 102019132230B4
Authority
DE
Germany
Prior art keywords
metal layer
semiconductor
electrical contacts
semiconductor wafer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019132230.8A
Other languages
English (en)
Other versions
DE102019132230A1 (de
Inventor
Oliver Hellmund
Ingo Muri
Thorsten Meyer
Barbara Eichinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019132230.8A priority Critical patent/DE102019132230B4/de
Priority to US17/101,339 priority patent/US11552048B2/en
Priority to CN202011355918.XA priority patent/CN112864120A/zh
Publication of DE102019132230A1 publication Critical patent/DE102019132230A1/de
Application granted granted Critical
Publication of DE102019132230B4 publication Critical patent/DE102019132230B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2918—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Verfahren, umfassend:
Bereitstellen einer Metallschicht (8), die mehrere Aussparungen (10) umfasst;
Bereitstellen eines Halbleiterwafers (12), der mehrere Halbleiterdies (2) umfasst, wobei jedes der Halbleiterdies (2) einen elektrischen Kontakt (4) umfasst, der auf einer Oberfläche (14) des Halbleiterwafers (12) angeordnet ist;
Ausrichten von Abschnitten (16) der Metallschicht (8) zwischen benachbarten Aussparungen (10) mit den elektrischen Kontakten (4);
Verbinden der elektrischen Kontakte (4) und der Abschnitte (16) der Metallschicht (8); und
Dünnen der Rückseite des Halbleiterwafers (12) nach dem Verbinden, wobei das Verfahren ferner umfasst:
vor dem Verbinden der elektrischen Kontakte (4) und der Abschnitte (16) der Metallschicht (8), Füllen der Aussparungen (10) mit einem elektrisch isolierenden Material (18),
nach dem Verbinden der elektrischen Kontakte (4) und der Abschnitte (16) der Metallschicht (8), Entfernen von Material von einer Oberfläche der Metallschicht (8), bis das elektrisch isolierende Material (18) an der Oberfläche der Metallschicht (8) freigelegt ist; und
Entfernen des elektrisch isolierenden Materials (18) .

Description

  • Technisches Gebiet
  • Die vorliegende Offenbarung bezieht sich im Allgemeinen auf Halbleitertechnologie. Insbesondere bezieht sich die vorliegende Offenbarung auf ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einem elektrischen Kontakt mit einer darauf angeordneten Metallschicht.
  • Hintergrund
  • Halbleiterwafer zur Herstellung von Halbleitervorrichtungen werden immer dünner, so dass die daraus erhaltenen Halbleiterwafer und Halbleiterdies eine schwache mechanische Stabilität erfahren können. Bei der Bearbeitung von Halbleiterwafern und einem Befestigen von Halbleiterdies (Die Attach) können jedoch hohe thermomechanische Spannungen auftreten. Die Hersteller von Halbleitervorrichtungen sind ständig bestrebt, ihre Produkte und Verfahren zu deren Herstellung zu verbessern. Es kann wünschenswert sein, Halbleitervorrichtungen mit erhöhter mechanischer Stabilität sowie Verfahren zur Herstellung solcher Halbleitervorrichtungen zu entwickeln.
  • Die Druckschrift DE 10 2007 025 950 A1 zeigt ein Verfahren zur Herstellung einer Halbleitervorrichtung. Auf beiden Oberflächen eines Wafers, der Elektroden auf diesen beiden Oberflächen aufweist, werden metallische Schichten aufgebracht. Die Druckschrift DE 10 2005 054 872 A1 zeigt ein Leistungshalbleiterbauelement. Bei der Herstellung wird auf einen Halbleiterkörper eine vorderseitige Source-Elektrodenfläche und eine Gate-Elektrodenfläche angeordnet. Anschließend wird der Halbleiterkörper gedünnt. Dann wird eine rückseitige Drain-Elektrodenfläche aufgebracht. Auf Source- und Drain-Elektrode werden schließlich jeweils dicke Kontaktschichten aufgebracht. Die Druckschrift DE 10 2011 115 887 A1 zeigt einen Leistungshalbleiterchip mit beidseitigen Potentialflächen, die von elektrisch leitenden Formkörpern bedeckt werden. Die Druckschrift DE 10 2011 115 886 A1 zeigt ein Verfahren, bei dem metallische Formkörper zunächst auf einer Kunststofffolie angeordnet sind, um auf einen Halbleiterwafer aufgebracht und mit elektrischen Kontaktflächen des Halbleiterwafers stoffschlüssig und elektrisch leitend verbunden zu werden. Die Druckschrift DE 10 2005 053 842 A1 lehrt, elektrische Kontaktflächen eines Wafers durch selektives Aufwachsen einer Metallschicht zu verstärken, bevor der Wafer zerteilt wird. Vor dem Zerteilen kann eine Dünnung des Wafers von der Rückseite her erfolgen. Die Druckschrift US 2012/0 164 793 A1 zeigt ein Verfahren, bei dem Kontaktflächen vereinzelter Chips mit Kontaktflächen eines Leadframes verbunden werden. Anschließend werden die Chips mit dem Leadframe gekapselt. Ein anschließendes Dünnen der Kapselmasse kann auch das Dünnen der gekapselten Chips einschließen.
  • Kurzdarstellung
  • Ein Aspekt der vorliegenden Offenbarung bezieht sich auf ein Verfahren gemäß Anspruch 1. Das Verfahren umfasst unter anderem ein Bereitstellen einer Metallschicht mit mehreren Aussparungen. Das Verfahren umfasst ferner ein Bereitstellen eines Halbleiterwafers, der mehrere Halbleiterdies umfasst, wobei jedes der Halbleiterdies einen elektrischen Kontakt umfasst, der auf einer Oberfläche des Halbleiterwafers angeordnet ist. Das Verfahren umfasst ferner ein Ausrichten von Abschnitten der Metallschicht zwischen benachbarten Aussparungen mit den elektrischen Kontakten. Das Verfahren umfasst ferner ein Verbinden der elektrischen Kontakte und der Abschnitte der Metallschicht.
  • Kurze Beschreibung der Zeichnungen
  • Die beigefügten Zeichnungen dienen dem besseren Verständnis der Aspekte und sind in diese Beschreibung aufgenommen und bilden einen Teil davon. Die Zeichnungen veranschaulichen Aspekte und dienen zusammen mit der Beschreibung dazu, Prinzipien von Aspekten zu erklären. Andere Aspekte und viele der beabsichtigten Vorteile von Aspekten werden leicht erkannt, da sie durch die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente der Zeichnungen müssen nicht unbedingt relativ zueinander skaliert werden. Gleiche Bezugszeichen können entsprechende ähnliche Teile bezeichnen.
    • 1 veranschaulicht schematisch eine Querschnittsseitenansicht einer nicht erfindungsgemäßen Halbleitervorrichtung 100.
    • 2 enthält die 2A bis 2D, die schematisch eine Querschnittsseitenansicht eines nicht erfindungsgemäßen Verfahrens zur Herstellung einer Halbleitervorrichtung darstellen.
    • 3 enthält die 3A bis 3P, die schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung 300 gemäß der Offenbarung darstellen.
    • 4 veranschaulicht schematisch eine Querschnittsseitenansicht einer nicht erfindungsgemäßen Halbleitervorrichtung 400.
    • 5 veranschaulicht schematisch eine Querschnittsseitenansicht einer nicht erfindungsgemäßen Halbleitervorrichtung 500.
  • Detaillierte Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen zur Veranschaulichung spezifische Aspekte dargestellt sind, in denen die Offenbarung praktiziert werden kann. In diesem Zusammenhang kann Richtungsterminologie wie „oben“, „unten“, „vorne“, „hinten“, usw. in Bezug auf die Ausrichtung der beschriebenen Figuren verwendet werden. Da Komponenten der beschriebenen Vorrichtungen in verschiedenen Ausrichtungen angeordnet sein können, kann die Richtungsterminologie zur Veranschaulichung verwendet werden und ist in keiner Weise einschränkend. Andere Aspekte können genutzt werden und strukturelle oder logische Änderungen können vorgenommen werden, ohne vom Konzept der vorliegenden Offenbarung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in einem einschränkenden Sinne zu verstehen, und das Konzept der vorliegenden Offenbarung wird durch die beigefügten Ansprüche definiert.
  • Die nicht erfindungsgemäße Halbleitervorrichtung 100 der 1 ist allgemein dargestellt, um Aspekte der Offenbarung qualitativ zu beschreiben. Die Halbleitervorrichtung 100 kann weitere Aspekte beinhalten, die der Einfachheit halber nicht dargestellt sind. Beispielsweise kann die Halbleitervorrichtung 100 um einen der Aspekte erweitert werden, die in Verbindung mit anderen Halbleitervorrichtungen und Verfahren gemäß der Offenbarung beschrieben sind.
  • Die Halbleitervorrichtung 100 kann ein Halbleiterdie 2 beinhalten. Ein elektrischer Kontakt 4 kann auf einer Oberfläche 6 des Halbleiterdie 2 angeordnet sein. Darüber hinaus kann auf dem elektrischen Kontakt 4 eine Metallschicht 8 angeordnet sein, wobei die Metallschicht 8 einen vereinzelten Teil von mindestens einem von einer Metallfolie, einem Metallblech, einem Metallleiterrahmen (Metall-Leadframe), oder einer Metallplatte beinhaltet. In einer Richtung senkrecht zur Oberfläche 6 des Halbleiterdies 2 betrachtet, d.h. bei Betrachtung in y-Richtung, kann eine Grundfläche des elektrischen Kontakts 4 und eine Grundfläche der Metallschicht 8 im Wesentlichen deckungsgleich sein. In diesem Zusammenhang kann der Ausdruck „im Wesentlichen deckungsgleich“ nicht unbedingt bedeuten, dass die Grundflächen in einem perfekten geometrischen Sinne deckungsgleich sind, sondern dass die Grundflächen auch leicht voneinander abweichen können, wenn man die Fertigungstoleranzen bei der Herstellung des elektrischen Kontakts 4 und der Metallschicht 8 berücksichtigt. Dementsprechend können die Grundflächen des elektrischen Kontakts 4 und der Metallschicht 8 kleine, nicht überlappende Teile beinhalten. Beispielsweise kann die Grundfläche des elektrischen Kontakts 4 (insbesondere vollständig) in der Grundfläche der Metallschicht 8 angeordnet sein oder umgekehrt. Der Begriff „Grundfläche“ kann hierin ähnlich wie die Begriffe „Umriss“, „äußerer Umriss“, „Kontur", oder „äußere Kontur“ verwendet werden.
  • Im Allgemeinen kann das Halbleiterdie 2 integrierte Schaltungen, passive elektronische Komponenten, aktive elektronische Komponenten, usw. beinhalten. Die integrierten Schaltungen können als logische integrierte Schaltungen, analoge integrierte Schaltungen, gemischte-Signale integrierte Schaltungen, leistungsintegrierte Schaltungen, usw. gestaltet sein. In einem Beispiel kann das Halbleiterdie 2 aus einem elementaren Halbleitermaterial (z.B. Si) hergestellt sein. In einem weiteren Beispiel kann das Halbleiterdie 2 aus einem Halbleitermaterial mit großer Bandlücke oder einem Verbindungshalbleitermaterial (z.B. SiC, GaN, SiGe, GaAs) hergestellt sein. Das Halbleiterdie 2 kann in jeder Art von Leistungsanwendung eingesetzt werden, wie z.B. MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), Halbbrückenschaltungen, Leistungsmodule mit Gate-Treiber, usw. Insbesondere kann das Halbleiterdie 2 eine Leistungsvorrichtung wie z.B. einen Leistungs-MOSFET, einen Niederspannungs (LV, low voltage)-Leistungs-MOSFET, einen Leistungs-IGBT (Insulated Gate Bipolar Transistor), eine Leistungsdiode, einen Superjunction-Leistungs-MOSFET, usw. beinhalten oder Teil davon sein.
  • Das nicht erfindungsgemäße Verfahren der 2 ist auch allgemein dargestellt, um Aspekte der Offenbarung qualitativ zu beschreiben. Das Verfahren kann weitere Aspekte beinhalten, die der Einfachheit halber nicht dargestellt sind. Beispielsweise kann das Verfahren um jeden der im Zusammenhang mit dem Verfahren der 3 beschriebenen Aspekte erweitert werden. Das Verfahren der 2 kann mindestens teilweise zur Herstellung einer Halbleitervorrichtung ähnlich der 1 verwendet werden.
  • In der 2A kann eine Metallschicht 8 mit mehreren Aussparungen (oder Gräben oder Hohlräumen) 10 bereitgestellt werden. Im Beispiel der 2A ist der Einfachheit halber nur ein Abschnitt der Metallschicht 8 mit drei Aussparungen 10 dargestellt. Die Metallschicht 8 kann sich in der x-Richtung und z-Richtung weiter erstrecken (siehe horizontale gestrichelte Linien) und somit eine beliebige Anzahl von zusätzlichen Aussparungen 10 beinhalten.
  • In der 2B kann ein Halbleiterwafer 12 mit mehreren Halbleiterdies 2 bereitgestellt werden. Jedes der Halbleiterdies 2 kann einen oder mehrere elektrische Kontakte 4 beinhalten, die auf einer Oberfläche 14 des Halbleiterwafers 12 angeordnet sind. Die vertikalen gestrichelten Linien zeigen Stellen an, an denen der Halbleiterwafer 12 später in die mehreren Halbleiterdies 2 vereinzelt werden kann.
  • In der 2C können Abschnitte 16 der Metallschicht 8 zwischen benachbarten Aussparungen 10 mit den elektrischen Kontakten 4 der Halbleiterdies 2 ausgerichtet werden. Die Grundflächen der elektrischen Kontakte 4 und die Grundflächen der Abschnitte 16 können bei Betrachtung in der y-Richtung im Wesentlichen deckungsgleich sein.
  • In der 2D können die elektrischen Kontakte 4 der Halbleiterdies 2 und die Abschnitte 16 der Metallschicht 8 miteinander verbunden werden. Nachfolgend werden beispielhafte Verbindungstechniken beschrieben, die insbesondere von den spezifischen Materialien der elektrischen Kontakte 4 und der Metallschicht 8 abhängen können.
  • Das Verfahren der 3 kann als eine detailliertere Implementierung des Verfahrens der 2 angesehen werden. Einzelheiten des nachstehend beschriebenen Verfahrens können daher auch auf das Verfahren der 2 angewendet werden. Darüber hinaus kann die hergestellte Halbleitervorrichtung 300 als eine detailliertere Implementierung der Halbleitervorrichtung 100 der 1 angesehen werden.
  • Die 3A veranschaulicht eine Draufsicht einer Metallschicht 8. Die Form der Metallschicht 8 kann der Form eines Halbleiterwafers oder eines Halbleiterpanels ähnlich sein, der/das zur Herstellung von Halbleitervorrichtungen gemäß der Offenbarung verwendet wird. Im Beispiel der 3A kann die Form der Metallschicht 8 kreisförmig sein. In weiteren Beispielen kann die Form der Metallschicht 8 quadratisch oder rechteckig sein. Der Halbleiterwafer kann später in mehrere Halbleiterdies vereinzelt werden. Die Vereinzelung kann entlang von Ritzlinien (scribe lines) durchgeführt werden, die ein Gitter aus kleinen Quadraten oder Rechtecken ausbilden können, wie in der 3A dargestellt.
  • Die Metallschicht 8 kann aus einem Metall oder einer Metalllegierung hergestellt sein oder diese(s) beinhalten, das/die dazu ausgelegt ist, um später mit elektrischen Kontakten von Halbleiterdies verbunden zu werden. Insbesondere kann die Metallschicht 8 aus mindestens einem von Kupfer, einer Kupferlegierung, Molybdän, oder einer Molybdänlegierung hergestellt sein. Die Metallschicht 8 kann aus mindestens einer Metallfolie, einem Metallblech, einem Metallleiterrahmen, oder einer Metallplatte hergestellt sein oder diese beinhalten. In diesem Zusammenhang kann die Metallschicht 8 durch nur eine Metallschicht oder einen Stapel aus mehreren Metallschichten ausgebildet sein.
  • In der 3B kann die Metallschicht 8 strukturiert werden durch Herstellen mehrerer Aussparungen 10 in einer Oberseite der Metallschicht 8. Die Metallschicht 8 kann getrennt vom Halbleiterwafer strukturiert werden. Die Aussparungen 10 können mit jeder geeigneten Technik hergestellt werden, wie z.B. Sägen, Schneiden, Anwenden eines Laserstrahls, Fräsen, Nassätzen, Plasmaätzen, usw. Ein Seitenverhältnis (Tiefe:Breite) der Aussparungen 10 kann einen Wert von z.B. 2:1 haben. Im Beispiel der 3B können die Aussparungen 10 eine rechteckige Form aufweisen. In weiteren Beispielen können die Aussparungen 10 je nach gewählter Fertigungstechnik eine abgerundete Form, eine V-förmige Form, eine polygonale Form, usw. aufweisen. Das Beispiel der 3B zeigt der Einfachheit halber nur zwei Aussparungen 10, die in der Oberseite der Metallschicht 8 angeordnet sind. Wie sich später zeigen wird, können die Positionen der Aussparungen 10 in der Metallschicht 8 von den Positionen mindestens einer der Ritzlinien des Halbleiterwafers oder von elektrischen Kontakten der aus dem Halbleiterwafer herzustellenden Halbleiterdies abhängen.
  • Eine Dicke der Metallschicht 8 in der y-Richtung kann größer als etwa 20 Mikrometer, oder größer als etwa 30 Mikrometer, oder größer als etwa 40 Mikrometer, oder größer als etwa 50 Mikrometer sein. Eine maximale Dicke der Metallschicht 8 kann z.B. von einer Schnitt(„Kerf“)-Breite abhängen. Beispielsweise kann eine Schnittbreite von etwa 30 Mikrometer in einer maximalen Dicke der Metallschicht 8 in einem Bereich von etwa 55 Mikrometer bis etwa 65 Mikrometer resultieren, wenn die Metallschicht 8 nur auf einer Oberfläche strukturiert wird (siehe 3B). Bei einer doppelseitigen Strukturierung (siehe 3D) kann eine Schnittbreite von etwa 30 Mikrometer in einer Dicke der Metallschicht 8 im Bereich von etwa 90 Mikrometer bis etwa 130 Mikrometer resultieren.
  • In der 3C werden die Aussparungen 10 mit einem elektrisch isolierenden Material 18 gefüllt. Nach der Füllhandlung können die Oberseite der Metallschicht 8 und die Oberseite des elektrisch isolierenden Materials 18 koplanar sein, d.h. in einer gemeinsamen Ebene liegen. Das elektrisch isolierende Material 18 kann mindestens eines von einem Photolack, einem Epoxid, einem Imid, oder einer Moldverbindung beinhalten. Eine Moldverbindung kann mindestens eines der folgenden Materialien beinhalten: Epoxid, gefülltes Epoxid, glasfasergefülltes Epoxid, Imid, Thermoplast, duroplastisches Polymer, Polymermischung. Im Beispiel der 3C können sich die Aussparungen 10 nur teilweise in die Metallschicht 8 erstrecken, so dass die Bodenflächen der Aussparungen 10 durch das Material der Metallschicht 8 ausgebildet sein können. In einem weiteren nicht erfindungsgemäßen Beispiel können sich die Aussparungen 10 vollständig von der Oberseite der Metallschicht 8 bis zur Unterseite der Metallschicht 8 erstrecken. Hier können die Aussparungen 10 vollständig mit dem elektrisch isolierenden Material 18 gefüllt sein. Insbesondere kann die Oberseite des elektrisch isolierenden Materials 18 koplanar mit der Oberseite der Metallschicht 8 und die Unterseite des elektrisch isolierenden Materials 18 koplanar mit der Unterseite der Metallschicht 8 sein.
  • Die 3D veranschaulicht ein alternatives Beispiel für eine Metallfolie 8, die auf beiden Oberflächen strukturiert sein kann. Bei der Herstellung der Metallschicht 8 der 3D können Aussparungen 10 auf gegenüberliegenden Seiten der Metallschicht 8 ausgebildet werden. Das elektrisch isolierende Material 18 kann in eine der Oberflächen der Metallschicht 8 gefüllt werden. Im Beispiel der 3D kann das elektrisch isolierende Material 18 eine Bodenfläche der in der Unterseite der Metallschicht 8 angeordneten Aussparungen 10 ausbilden. Die im Folgenden beschriebenen Handlungen basieren auf einer Metallschicht 8, die nur auf einer Oberfläche strukturiert ist (siehe 3B), können aber auch auf die doppelseitig strukturierte Metallschicht 8 (siehe 3D) angewendet werden.
  • In der 3E können mindestens zwei Öffnungen 20 in der Metallschicht 8 hergestellt werden, beispielsweise durch mindestens eines von Ätzen oder Stanzen. Die Öffnungen 20 können als Ausrichtungsmarkierungen zum Ausrichten der Metallschicht 8 mit dem Halbleiterwafer ausgelegt sein. Beispielsweise kann eine Öffnung 20 hergestellt werden, indem ein Halbleiterdie von dem Halbleiterwafer entfernt wird. Die Metallschicht 8 der 3E zeigt eine beispielhafte Anzahl von vier Öffnungen 20.
  • In der 3F kann ein Halbleiterwafer 12 bereitgestellt werden. Der Halbleiterwafer 12 kann ein Halbleitersubstrat 22 und eine im Halbleitersubstrat 22 angeordnete Vorrichtungsschicht 24 beinhalten. Die Vorrichtungsschicht 24 kann mikroelektronische Vorrichtungen beinhalten, die in das Halbleitersubstrat 22 durch Anwenden verschiedener Mikrofabrikationsprozesse integriert worden sein können, wie z.B. Dotierung, Ionenimplantation, Ätzen, Dünnfilmabscheidung verschiedener Materialien, photolithographische Strukturierung, usw.
  • Im Beispiel der 3F kann die Vorrichtungsschicht 24 beispielhaft mehrere Halbleitervorrichtungen beinhalten, die sich zwischen den vertikalen gestrichelten Linien befinden. Insbesondere können die Halbleitervorrichtungen Leistungshalbleitervorrichtungen, wie z.B. Leistungstransistoren, Leistungsdioden, usw. sein. In dem dargestellten Beispiel können die Halbleitervorrichtungen Leistungs-MOSFETs 26 sein, wobei jeder der integrierten Leistungs-MOSFETs 26 zwei elektrische Kontakte 4A, 4B beinhaltet, die auf der Oberseite des Halbleiterwafers 12 angeordnet sind. So können beispielsweise die elektrischen Kontakte 4A, 4B aus mindestens einem von Kupfer, einer Kupferlegierung, Molybdän, oder einer Molybdänlegierung hergestellt sein. Die elektrischen Kontakte 4A bzw. 4B können Source-Kontakten bzw. Gate-Kontakten der Leistungs-MOSFETs 26 entsprechen und mit entsprechenden elektronischen Strukturen in der Vorrichtungsschicht 24 elektrisch gekoppelt sein. Die Drain-Kontakte der Leistungs-MOSFETs 26 können später hergestellt werden. Im Beispiel der 3F können die Leistungs-MOSFETs 26 eine vertikale Struktur aufweisen, d.h. die Leistungs-MOSFETs 26 können Elektroden beinhalten, die über den beiden Hauptflächen der Leistungs-MOSFETs 26 angeordnet sind, so dass elektrische Ströme im Wesentlichen in der vertikalen y-Richtung fließen können. In weiteren Beispielen können die Leistungs-MOSFETs 26 eine laterale Struktur aufweisen, d.h. die Leistungs-MOSFETs 26 können Elektroden beinhalten, die über einer der Hauptflächen angeordnet sind, so dass elektrische Ströme im Wesentlichen in der lateralen x-Richtung fließen können.
  • In der 3F wird eine Metallschicht 8 bereitgestellt. Die Metallschicht 8 beinhaltet mehrere Aussparungen, die mit einem elektrisch isolierenden Material 18 gefüllt sind, sowie Abschnitte 16, die zwischen den gefüllten Aussparungen angeordnet sind. Bei Betrachtung in der y-Richtung können die Grundflächen der Abschnitte 16 im Wesentlichen deckungsgleich mit den Grundflächen der elektrischen Kontakte 4A, 4B sein.
  • Die Abschnitte 16 der Metallschicht 8 können mit den elektrischen Kontakten 4A, 4B ausgerichtet werden, so dass ein Abschnitt 16 über einem der elektrischen Kontakte 4A, 4B angeordnet sein kann. Dementsprechend können die mit dem elektrisch isolierenden Material 18 gefüllten Aussparungen mit den Ritzlinien 28 des Halbleiterwafers 12 und/oder mit zwischen den elektrischen Kontakten 4A, 4B angeordneten Abschnitten des Halbleiterwafers 12 ausgerichtet werden. Eine korrekte Ausrichtung kann bereitgestellt werden, indem die Öffnungen 20 der Metallschicht 8 als Ausrichtungsmarkierungen verwendet werden (siehe 3E). Während der Ausrichtungshandlung kann die Metallschicht 8 über einem temporären Träger (nicht dargestellt) angeordnet sein, der später entfernt werden kann. Beispielsweise kann die Metallschicht 8 mit mindestens einem von einem Klebstoff, einem Klemmring, oder einer Klemmplatte am temporären Träger befestigt sein.
  • In der 3G werden die elektrischen Kontakte 4A, 4B und die Abschnitte 16 der Metallschicht 8 in mechanischen Kontakt gebracht und miteinander verbunden. Insbesondere können die oberen Oberflächen der elektrischen Kontakte 4A, 4B mit den unteren Oberflächen der Abschnitte 16 verbunden werden. Beispielsweise kann die Verbindungshandlung mindestens eines von einer Diffusionsbondinghandlung, einer Vorsinterhandlung, oder einer Sinterhandlung beinhalten. Eine Metall-zu-Metall-Grenzfläche zwischen einem elektrischen Kontakt 4A, 4B und dem jeweiligen Abschnitt 16 der Metallschicht 8 kann erhalten werden. Abhängig von der gewählten Verbindungstechnik kann die Metall-zu-Metall-Grenzfläche mindestens eines von einer Bonding-Grenzfläche oder einer Sinter-Grenzfläche beinhalten. Beispielsweise kann die Metall-zu-Metall-Grenzfläche eine Inhomogenität in der Kornstruktur der verbundenen Metalle beinhalten. Das heißt, selbst wenn die elektrischen Kontakte 4A, 4B und die Metallschicht 8 aus einem gleichen oder ähnlichen Material hergestellt sind, kann die Metall-zu-Metall-Grenzfläche durch geeignete Detektionstechniken noch erkennbar sein.
  • In einem Beispiel können die elektrischen Kontakte 4A, 4B und die Abschnitte 16 der Metallschicht 8 durch Anwenden einer Diffusionsbondinghandlung verbunden werden. Eine Temperatur der Diffusionsbondinghandlung kann in einem Bereich von etwa 100 Grad Celsius bis etwa 260 Grad Celsius liegen, insbesondere von etwa 160 Grad Celsius bis etwa 240 Grad Celsius, insbesondere von etwa 180 Grad Celsius bis etwa 220 Grad Celsius. Ein beispielhafter spezifischer Temperaturwert der Diffusionsbondinghandlung kann etwa 200 Grad Celsius betragen. Eine Dauer der Diffusionsbondinghandlung kann in einem Bereich von etwa 5 Minuten bis etwa 3 Stunden liegen, insbesondere von etwa 15 Minuten bis etwa 2 Stunden, insbesondere von etwa 30 Minuten bis etwa 1 Stunde. In einem Beispiel kann die Diffusionsbondinghandlung auf einem Zwei-Schritt-Ansatz basieren, der einen ersten Schritt basierend auf den oben identifizierten Prozessparameter beinhaltet. In einem zweiten Schritt kann die Temperatur auf einen höheren Wert in einem Bereich von etwa 380 Grad Celsius bis etwa 420 Grad Celsius ansteigen.
  • In einem weiteren Beispiel können die elektrischen Kontakte 4A, 4B und die Abschnitte 16 der Metallschicht 8 durch eine Vorsinterhandlung verbunden werden. Eine Temperatur der Vorsinterhandlung kann in einem Bereich von etwa 160 Grad Celsius bis etwa 240 Grad Celsius liegen, insbesondere von etwa 180 Grad Celsius bis etwa 220 Grad Celsius. Ein beispielhafter spezifischer Temperaturwert der Vorsinterhandlung kann etwa 200 Grad Celsius betragen. Eine Dauer der Vorsinterhandlung kann in einem Bereich von etwa 1 Minute bis etwa 30 Minuten liegen, insbesondere von etwa 5 Minuten bis etwa 30 Minuten Stunden. Ein während der Vorsinterhandlung angewendeter Druck kann insbesondere von den zu verbindenden Materialien abhängen und in einem Bereich von etwa 15MPa bis etwa 30MPa liegen. Eine zusätzliche Sinterhandlung kann später durchgeführt werden.
  • In der 3H kann Material von der Oberseite der Metallschicht 8 entfernt werden (siehe Pfeile), bis die Oberseite des elektrisch isolierenden Materials 18 freigelegt sein kann. Für den Fall, dass sich das elektrisch isolierende Material 18 bereits vollständig von der Oberseite der Metallschicht 8 bis zur Unterseite der Metallschicht 8 erstreckt, ist ein Entfernen des Materials möglicherweise nicht erforderlich. Beispielsweise kann das Entfernen des Materials mindestens eines von einer Schleifhandlung oder Ätzhandlung beinhalten. In diesem Zusammenhang kann das elektrisch isolierende Material 18 dazu ausgelegt sein, die oberen Strukturen der Leistungs-MOSFETs 26 während der Entfernhandlung zu schützen. Darüber hinaus kann das elektrisch isolierende Material 18 dazu ausgelegt sein, die Metallschicht 8 während des Entfernens des Materials zu stabilisieren. Das Entfernen des Materials der Metallschicht 8 kann zu einer Planarisierung der Oberseite der Anordnung führen. Das heißt, nach dem Entfernen des Materials der Metallschicht 8 können die Oberseite der Metallschicht 8 und die Oberseite des elektrisch isolierenden Materials 18 koplanar sein, d.h. in einer gemeinsamen Ebene liegen. Das Entfernen des leitfähigen Materials kann das Risiko von Kurzschlüssen ausschließen. Darüber hinaus kann das leitfähige Material aus Bereichen entfernt werden, in denen Laserstrahlung in einer späteren Vereinzelungshandlung angewendet werden kann.
  • In der 3I wird das elektrisch isolierende (Opfer-)material 18 entfernt. In diesem Zusammenhang können die Abstände zwischen den elektrischen Kontakten 4A, 4B insbesondere groß genug sein, um einen solchen subtraktiven Prozess zu ermöglichen. Die Technik zum Entfernen des elektrisch isolierenden Materials 18 kann vom jeweiligen Materialtyp abhängen. Beispielsweise kann ein Photolack durch Anwenden eines Photolackreinigungsmittels entfernt werden. Nach dem Entfernen des elektrisch isolierenden Materials 18 kann eine weitere Sinterhandlung durchgeführt werden. Eine Temperatur der Sinterhandlung kann in einem Bereich von etwa 250 Grad Celsius bis etwa 400 Grad Celsius liegen. Darüber hinaus kann eine Packaginghandlung (nicht dargestellt) durchgeführt werden, durch Anwenden von mindestens einem von einem Photolack, einer Moldverbindung, oder einem Epoxid auf die Oberseite des Halbleiterwafers 12.
  • In der 3J kann ein Klebstoff 30 auf die Oberseite des Halbleiterwafers 12 aufgebracht werden. Insbesondere kann der aufgetragene Klebstoff 30 die Seitenflächen und die Oberseite der elektrischen Kontakte 4A, 4B bedecken. Zusätzlich kann ein (temporärer) Träger 32 über dem aufgebrachten Klebstoff 30 angeordnet werden. Der Klebstoff 30 kann aushärtbar sein, z.B. durch Anwendung von ultravioletter (UV) elektromagnetischer Strahlung. Dementsprechend kann der Träger 32 im UV-Bereich transparent sein, damit die UV-Strahlung sein Material passieren kann. In einem Beispiel kann der Träger 32 aus einem Glasmaterial bestehen. Die Materialeigenschaften des Klebers 30 können einen begrenzenden Einfluss auf die Herstellungshandlungen der 3 haben. Beispielsweise kann der Klebstoff 30 einer maximalen Temperatur nur für eine begrenzte Zeit standhalten. Ein beispielhafter Wert für eine solche maximale Temperatur kann etwa 270 Grad Celsius sein. In einem konkreteren Beispiel kann der Klebstoff 30 einer Temperatur von etwa 200 Grad Celsius nur etwa 20 Minuten standhalten. Insbesondere die Materialeigenschaften des Klebers 30 können einen begrenzenden Einfluss auf die Temperatur und/oder Dauer eines Sinterprozesses haben.
  • In der 3K kann die Anordnung der 3J umgedreht, d.h. um 180 Grad gedreht werden (siehe Pfeile). Darüber hinaus wird die Rückseite des Halbleiterwafers 12 gedünnt, beispielsweise durch Anwenden mindestens eines von einer Schleifhandlung oder Ätzhandlung. Durch Dünnen des Halbleiterwafers 12 kann redundantes Halbleitermaterial des Halbleiterwafers 12 entfernt werden. Nach der Dünnungshandlung kann mindestens die Vorrichtungsschicht 24 verbleiben. Eine Dicke des gedünnten Halbleiterwafers 12 in der y-Richtung kann von der Art der im Halbleitermaterial integrierten mikroelektronischen Vorrichtungen abhängen. Beispielsweise kann eine Dicke kleiner als etwa 80 Mikrometer, oder kleiner als etwa 60 Mikrometer, oder kleiner als etwa 40 Mikrometer, oder kleiner als etwa 20 Mikrometer, oder kleiner als etwa 10 Mikrometer, oder kleiner als etwa 5 Mikrometer sein. Ein beispielhafter Wert für eine Dicke eines gedünnten Halbleiterwafers 12 mit Niederspannungs-Leistungs-MOSFETs kann sogar herunter bis zu etwa 3 Mikrometer betragen.
  • In der 3L können elektrische Kontakte 4C auf der Oberseite der Vorrichtungsschicht 24 hergestellt werden, beispielsweise durch Anwenden einer geeigneten Metallisierungstechnik. Im Beispiel der 3L können die elektrischen Kontakte 4C bereits nach dem Metallisierungsprozess strukturiert sein. In einem weiteren Beispiel kann eine unstrukturierte Metallisierungsschicht im Wesentlichen über die gesamte Oberseite der Vorrichtungsschicht 24 hergestellt werden, und die elektrischen Kontakte 4C können später durch einen Vereinzelungsprozess, beispielsweise unter Verwendung eines Mehrstrahl(Multibeam)-ns-Lasers, ausgebildet werden.
  • Im Beispiel der 3L können die elektrischen Kontakte 4C den Drain-Kontakten der Leistungs-MOSFETs 26 entsprechen, die elektrisch mit den jeweiligen elektronischen Strukturen in der Vorrichtungsschicht 24 verbunden sein können. Ähnlich wie die elektrischen Kontakte 4A, 4B können die elektrischen Kontakte 4C aus mindestens einem von Kupfer, einer Kupferlegierung, Molybdän, oder einer Molybdänlegierung hergestellt sein. Eine Dicke der elektrischen Kontakte 4C in der y-Richtung kann von einer Technik abhängen, die zum späteren Verbinden der elektrischen Kontakte 4C mit einer Metallschicht verwendet werden kann. Im Falle einer Sintertechnik kann eine Dicke der elektrischen Kontakte 4C in der y-Richtung in einem Bereich von etwa 10 Mikrometer bis etwa 100 Mikrometer liegen. Insbesondere kann die Dicke in einem Bereich von etwa 10 Mikrometer bis etwa 30 Mikrometer, oder in einem Bereich von etwa 50 Mikrometer bis etwa 100 Mikrometer liegen. Im Falle einer Diffusionsbondingtechnik kann eine Dicke der elektrischen Kontakte 4C in der y-Richtung kleiner als etwa 10 Mikrometer, insbesondere kleiner als etwa 5 Mikrometer sein.
  • In der 3L kann eine weitere Metallschicht 8 bereitgestellt werden. Die Metallschicht 8 kann mehrere Aussparungen 10 und dazwischen angeordnete Abschnitte 16 beinhalten. Bei Betrachtung in der y-Richtung können die Grundflächen der Abschnitte 16 im Wesentlichen deckungsgleich mit den Grundflächen der elektrischen Kontakte 4C sein. Im Beispiel der 3L können die Aussparungen 10 in der Metallschicht 8 ungefüllt bleiben. In weiteren Beispielen können die Aussparungen 10 mit einem elektrisch isolierenden (Opfer-)material gefüllt werden, wie in den vorangegangenen Figuren diskutiert.
  • Die Abschnitte 16 der Metallschicht 8 können mit den elektrischen Kontakten 4C so ausgerichtet werden, dass jeweils ein Abschnitt 16 über einem der elektrischen Kontakte 4C angeordnet sein kann. Dementsprechend können die Aussparungen 10 mit den Ritzlinien 28 des Halbleiterwafers 12 ausgerichtet werden. Eine korrekte Ausrichtung kann erreicht werden, indem Öffnungen 20 der Metallschicht 8 als Ausrichtungsmarkierungen verwendet werden.
  • In der 3M können die elektrischen Kontakte 4C und die Abschnitte 16 der Metallschicht 8 in mechanischen Kontakt gebracht und ähnlich wie in der 3G miteinander verbunden werden. Nach der Verbindungshandlung kann das Material von der Oberseite der Metallschicht 8 entfernt werden, bis die Abschnitte 16 der Metallschicht 8 voneinander getrennt sind. Beispielsweise kann das Material durch Anwenden von mindestens einem von einer Schleifhandlung oder Ätzhandlung entfernt werden. Das Entfernen des Materials kann zu einer Planarisierung der Oberseite der Anordnung führen. Das heißt, nach dem Entfernen des Materials der Metallschicht 8 können die Oberseiten der getrennten Abschnitte der Metallschicht 8 koplanar sein, d.h. in einer gemeinsamen Ebene liegen.
  • In der 3N kann die Anordnung der 3M umgedreht werden (siehe Pfeile). Die umgedrehte Anordnung kann auf einem temporären Träger 34, wie z.B. einem Sägerahmen platziert werden. Der Klebstoff 30 kann ausgehärtet werden, z.B. durch Anwenden von UV-Strahlung, die den Träger 32 passiert, so dass der Träger 32 und der Klebstoff 30 entfernt werden können.
  • In der 30 kann die Anordnung in mehrere Halbleitervorrichtungen 300 vereinzelt werden, indem Halbleitermaterial zwischen den einzelnen Leistungs-MOSFETs 26 des Halbleiterwafers 12 entfernt wird. Die Vereinzelungshandlung kann mindestens eines von Sägen, Schneiden, Anwenden eines Laserstrahls, Fräsen, Ätzen beinhalten. Die Drain-Kontakte 4C der vereinzelten Leistungs-MOSFETs 26 können im Wesentlichen die gesamte Unterseite der Halbleitervorrichtungen 300 bedecken.
  • Im Beispiel der 30 kann jede der hergestellten Halbleitervorrichtungen 300 eine Metallschicht 8 über jedem der elektrischen Kontakte 4A bis 4C beinhalten. In einem weiteren Beispiel können die hergestellten Halbleitervorrichtungen nur Metallschichten über den elektrischen Kontakten 4A, 4B auf der Oberseite der Halbleitervorrichtung beinhalten. In noch einem weiteren Beispiel können die hergestellten Halbleitervorrichtungen nur eine Metallschicht über dem elektrischen Kontakt 4C auf der Unterseite der Halbleitervorrichtung beinhalten.
  • In der 3P kann der Träger 34 entfernt und eine oder mehrere der Halbleitervorrichtungen 300 können auf einem Leiterrahmen (Leadframe) 36 in einer Die Attach-Handlung angeordnet werden. Die Halbleitervorrichtungen 300 können weiterverarbeitet werden, wobei mögliche weitere Verarbeitungshandlungen hierin der Einfachheit halber nicht explizit beschrieben sind. In einer weiteren beispielhaften Handlung können die Halbleitervorrichtungen 300 durch eine Moldverbindung verkapselt und später in mehrere gehäuste Halbleitervorrichtungen (Halbleiterpackages) vereinzelt werden.
  • Die nicht erfindungsgemäße Halbleitervorrichtung 400 der 4 kann als eine detailliertere Implementierung der Halbleitervorrichtung 100 der 1 angesehen werden. Beispielsweise kann die Halbleitervorrichtung 400 gemäß dem Verfahren der 3 hergestellt werden.
  • Die Halbleitervorrichtung 400 kann ein Halbleiterdie 2 beinhalten. Im Beispiel der 4 kann das Halbleiterdie 2 einen Leistungs-MOSFET mit zwei elektrischen Kontakten 4A, 4B auf der Oberseite des Halbleiterdie 2 und einem dritten elektrischen Kontakt 4C auf der Unterseite des Halbleiterdie 2 beinhalten. Zwischen dem Halbleiterdie 2 und den elektrischen Kontakten 4A, 4B können elektrisch leitende Zwischenschichten angeordnet sein. Die elektrischen Kontakte 4A bzw. 4B können einem Source-Kontakt bzw. einem Gate-Kontakt des Halbleiterdie 2 entsprechen. Darüber hinaus kann der elektrische Kontakt 4C einem Drain-Kontakt des Halbleiterdie 2 entsprechen. Die Metallschichten 8A bis 8C können über den elektrischen Kontakten 4A bis 4C angeordnet sein. Jede der Metallschichten 8A bis 8C kann einen vereinzelten Teil von mindestens einem von einer Metallfolie, einem Metallblech, einem Metallleiterrahmen, oder einer Metallplatte beinhalten oder einem solchen entsprechen. In der y-Richtung betrachtet, können die Grundflächen der elektrischen Kontakte 4A bis 4C und die Grundflächen der Metallschichten 8A bis 8C jeweils im Wesentlichen deckungsgleich sein. In einem weiteren Beispiel (nicht dargestellt) kann das Halbleiterdie 2 einen Bipolartransistor beinhalten, wobei die elektrischen Kontakte 4A bis 4C Basis, Emitter und Kollektor entsprechen können.
  • Eine Dicke des Halbleiterdie 2 in der y-Richtung kann kleiner als etwa 80 Mikrometer, oder kleiner als etwa 60 Mikrometer, oder kleiner als etwa 40 Mikrometer, oder kleiner als etwa 20 Mikrometer, oder kleiner als etwa 10 Mikrometer, oder kleiner als etwa 5 Mikrometer sein. Ein beispielhafter Wert für eine Dicke eines Niederspannungs-Leistungs-MOSFETs kann sogar herunter bis zu etwa 3 Mikrometer betragen.
  • Eine Dicke der Metallschichten 8A bis 8C in der y-Richtung kann in einem Bereich von etwa 40 Mikrometer bis etwa 130 Mikrometer liegen.
  • Eine Dicke der elektrischen Kontakte 4A, 4B in der y-Richtung kann kleiner als etwa 15 Mikrometer oder kleiner als etwa 10 Mikrometer sein. Eine Dicke des elektrischen Kontakts 4C in der y-Richtung kann von der Technik abhängen, die zum Verbinden des elektrischen Kontakts 4C und der Metallschicht 8C verwendet worden sein kann. Im Falle einer Sintertechnik kann eine Dicke des elektrischen Kontakts 4C in der y-Richtung in einem Bereich von etwa 10 Mikrometer bis etwa 100 Mikrometer liegen. Insbesondere kann die Dicke in einem Bereich von etwa 10 Mikrometer bis etwa 30 Mikrometer, oder in einem Bereich von etwa 50 Mikrometer bis etwa 100 Mikrometer liegen. Im Falle einer Diffusionsbondingtechnik kann eine Dicke des elektrischen Kontakts 4C in der y-Richtung kleiner als etwa 10 Mikrometer, insbesondere kleiner als etwa 5 Mikrometer sein.
  • Aufgrund der zusätzlichen Metallschichten 8A bis 8C, die über den elektrischen Kontakten 4A bis 4C angeordnet sind, kann die Gesamtdicke der Halbleitervorrichtung 400 in der y-Richtung im Vergleich zu herkömmlichen Halbleitervorrichtungen erhöht sein. Die erhöhte Dicke kann zu einer erhöhten mechanischen Stabilität führen, die z.B. thermomechanischen Belastungen bei Befestigen des Dies (Die Attach) standhalten kann. Dies kann z.B. eine höhere Ausbeute bei einem Pick-and-Place-Prozess bereitstellen.
  • Aufgrund der zusätzlichen Metallschichten 8A bis 8C, die über den elektrischen Kontakten 4A bis 4C angeordnet sind, können die Dicken der elektrischen Kontakte 4A bis 4C kleiner gewählt werden als Dicken der jeweiligen elektrischen Kontakte herkömmlicher Halbleitervorrichtungen. Metallisierungshandlungen zur Herstellung der elektrischen Kontakte 4A bis 4C können somit reduziert oder sogar ganz weggelassen werden. Reduzierte Metallisierungshandlungen können zu Kosteneinsparungen bei der Herstellung der jeweiligen Halbleitervorrichtungen führen.
  • Die nicht erfindungsgemäße Halbleitervorrichtung 500 der 5 kann mindestens teilweise der Halbleitervorrichtung 400 der 4 ähnlich sein. Im Gegensatz zu 4 kann die Halbleitervorrichtung 500 nur eine Metallschicht 8C beinhalten, die über dem elektrischen Kontakt 4C auf der Unterseite des Halbleiterdie 2 angeordnet ist. In noch einem weiteren Beispiel (nicht dargestellt) kann eine hergestellte Halbleitervorrichtung nur Metallschichten 4A, 4B beinhalten, die über den elektrischen Kontakten 4A, 4B auf der Oberseite des Halbleiterdie 2 angeordnet sind.
  • Beispiele
  • Im Folgenden werden beispielhafte Halbleitervorrichtungen und Verfahren zu ihrer Herstellung anhand von Beispielen erläutert.
  • Beispiel 1 ist eine Halbleitervorrichtung, umfassend: ein Halbleiterdie; einen elektrischen Kontakt, der auf einer Oberfläche des Halbleiterdie angeordnet ist; und eine Metallschicht, die auf dem elektrischen Kontakt angeordnet ist, wobei die Metallschicht einen vereinzelten Teil von mindestens einem von einer Metallfolie, einem Metallblech, einem Metallleiterrahmen, oder einer Metallplatte umfasst, wobei, in einer Richtung senkrecht zur Oberfläche des Halbleiterdie betrachtet, eine Grundfläche des elektrischen Kontakts und eine Grundfläche der Metallschicht im Wesentlichen deckungsgleich sind.
  • Beispiel 2 ist eine Halbleitervorrichtung gemäß Beispiel 1, wobei eine Dicke des Halbleiterdie in einer Richtung senkrecht zur Oberfläche des Halbleiterdie kleiner als 80 Mikrometer ist.
  • Beispiel 3 ist eine Halbleitervorrichtung gemäß Beispiel 1 oder 2, wobei eine Dicke der Metallschicht in einer Richtung senkrecht zur Oberfläche des Halbleiterdie in einem Bereich von 40 Mikrometer bis 130 Mikrometer liegt.
  • Beispiel 4 ist eine Halbleitervorrichtung gemäß einem der vorhergehenden Beispiele, wobei eine Dicke des elektrischen Kontakts in einer Richtung senkrecht zur Oberfläche des Halbleiterdie kleiner als 15 Mikrometer ist.
  • Beispiel 5 ist eine Halbleitervorrichtung gemäß einem der vorhergehenden Beispiele, wobei das Halbleiterdie eine Leistungshalbleitervorrichtung umfasst.
  • Beispiel 6 ist eine Halbleitervorrichtung gemäß einem der vorhergehenden Beispiele, wobei mindestens eines von der Metallschicht oder dem elektrischen Kontakt aus mindestens einem von Kupfer, einer Kupferlegierung, Molybdän, oder einer Molybdänlegierung hergestellt ist.
  • Beispiel 7 ist eine Halbleitervorrichtung gemäß einem der vorhergehenden Beispiele, ferner umfassend: eine Metall-zu-Metall-Grenzfläche zwischen dem elektrischen Kontakt und der Metallschicht, wobei die Metall-zu-Metall-Grenzfläche mindestens eines von einer Bonding-Grenzfläche oder einer Sinter-Grenzfläche umfasst.
  • Beispiel 8 ist eine Halbleitervorrichtung gemäß einem der vorhergehenden Beispiele, wobei die Metallschicht und der elektrische Kontakt jeweils die gesamte Oberfläche des Halbleiterdie bedecken.
  • Beispiel 9 ist eine Halbleitervorrichtung gemäß einem der vorhergehenden Beispiele, ferner umfassend: einen weiteren elektrischen Kontakt, der auf einer weiteren Oberfläche des Halbleiterdie angeordnet ist; und eine weitere Metallschicht, die auf dem weiteren elektrischen Kontakt angeordnet ist, wobei, in einer Richtung senkrecht zu der weiteren Oberfläche betrachtet, eine Grundfläche des weiteren elektrischen Kontakts und eine Grundfläche der weiteren Metallschicht im Wesentlichen deckungsgleich sind.
  • Beispiel 10 ist ein Verfahren, umfassend: Bereitstellen einer Metallschicht, die mehrere Aussparungen umfasst; Bereitstellen eines Halbleiterwafers, der mehrere Halbleiterdies umfasst, wobei jedes der Halbleiterdies einen elektrischen Kontakt umfasst, der auf einer Oberfläche des Halbleiterwafers angeordnet ist; Ausrichten von Abschnitten der Metallschicht zwischen benachbarten Aussparungen mit den elektrischen Kontakten; und Verbinden der elektrischen Kontakte und der Abschnitte der Metallschicht.
  • Beispiel 11 ist ein Verfahren gemäß Beispiel 10, wobei Grundflächen der elektrischen Kontakte und Grundflächen der Abschnitte der Metallschicht im Wesentlichen deckungsgleich sind, in einer Richtung senkrecht zur Oberfläche des Halbleiterwafers betrachtet.
  • Beispiel 12 ist ein Verfahren gemäß Beispiel 10 oder 11, wobei das Verbinden der elektrischen Kontakte und der Abschnitte der Metallschicht mindestens eines von einer Diffusionsbondinghandlung, einer Vorsinterhandlung, oder einer Sinterhandlung umfasst.
  • Beispiel 13 ist ein Verfahren gemäß einem der Beispiele 10 bis 12, ferner umfassend: Ausrichten von Aussparungen der Metallschicht mit Ritzlinien des Halbleiterwafers.
  • Beispiel 14 ist ein Verfahren gemäß einem der Beispiele 10 bis 13, ferner umfassend: vor dem Verbinden der elektrischen Kontakte und der Abschnitte der Metallschicht, Füllen der Aussparungen mit einem elektrisch isolierenden Material.
  • Beispiel 15 ist ein Verfahren gemäß Beispiel 14, wobei das elektrisch isolierende Material mindestens eines von einem Photolack, einem Epoxid, einem Imid, oder einer Moldverbindung umfasst.
  • Beispiel 16 ist ein Verfahren gemäß Beispiel 14 oder 15, ferner umfassend: nach dem Verbinden der elektrischen Kontakte und der Abschnitte der Metallschicht, Entfernen von Material von einer Oberfläche der Metallschicht, bis das elektrisch isolierende Material an der Oberfläche der Metallschicht freigelegt ist; und Entfernen des elektrisch isolierenden Materials.
  • Beispiel 17 ist ein Verfahren gemäß einem der Beispiele 10 bis 16, wobei die Metallschicht mindestens eines von einer Metallfolie, einem Metallblech, einem Metallleiterrahmen, oder einer Metallplatte umfasst.
  • Beispiel 18 ist ein Verfahren gemäß einem der Beispiele 10 bis 17, ferner umfassend: Bereitstellen von mindestens zwei Öffnungen in der Metallschicht; und Ausrichten der Metallschicht mit dem Halbleiterwafer unter Verwendung der Öffnungen als Ausrichtungsmarkierungen.
  • Beispiel 19 ist ein Verfahren gemäß einem der Beispiele 10 bis 18, ferner umfassend: Vereinzeln der Metallschicht und des Halbleiterwafers in mehrere Halbleitervorrichtungen.
  • Wie in dieser Beschreibung verwendet, bedeuten die Begriffe „verbunden“, „gekoppelt“, „elektrisch verbunden“, und/oder „elektrisch gekoppelt“ nicht unbedingt, dass Elemente direkt miteinander verbunden oder gekoppelt sein müssen. Zwischen den „verbundenen“, „gekoppelten“, „elektrisch verbundenen“, oder „elektrisch gekoppelten“ Elementen können Zwischenelemente bereitgestellt sein.
  • Ferner kann das Wort „über“, das in Bezug auf z.B. eine Materialschicht verwendet wird, die „über“ einer Oberfläche eines Objekts ausgebildet oder angeordnet ist, hierin verwendet werden, um zu bedeuten, dass die Materialschicht „direkt auf“, z.B. in direktem Kontakt mit der implizierten Oberfläche, angeordnet sein kann (z.B. ausgebildet, abgeschieden, usw.). Das Wort „über“, das in Bezug auf z.B. eine Materialschicht verwendet wird, die ausgebildet oder „über“ einer Oberfläche angeordnet ist, kann hierin auch verwendet werden, um zu bedeuten, dass die Materialschicht „indirekt“ auf der implizierten Oberfläche angeordnet sein kann (z.B. ausgebildet, abgeschieden, usw.), wobei z.B. eine oder mehrere zusätzliche Schichten zwischen der implizierten Oberfläche und der Materialschicht angeordnet sind.
  • Soweit die Begriffe „haben“, „enthalten“, „aufweisen“, „mit“, oder Varianten davon entweder in der detaillierten Beschreibung oder in den Ansprüchen verwendet werden, sollen diese Begriffe in ähnlicher Weise wie der Begriff „umfassen“ einschließend sein. Das heißt, wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „aufweisen“, „mit“, „umfassen“ und dergleichen offene Begriffe, die das Vorhandensein angegebener Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der/die/das“ sollen sowohl den Plural als auch den Singular beinhalten, sofern der Zusammenhang nichts anderes bestimmt.
  • Darüber hinaus wird hierin das Wort „beispielhaft“ verwendet, um als Beispiel, Instanz, oder Illustration zu dienen. Jeder Aspekt oder jedes Design, das hierin als „beispielhaft“ beschrieben wird, ist nicht unbedingt als vorteilhaft gegenüber anderen Aspekten oder Designs auszulegen. Vielmehr soll die Verwendung des Wortes beispielhaft dazu dienen, Konzepte konkret darzustellen. Wie in dieser Anmeldung verwendet, soll der Begriff „oder“ ein inklusives „oder“ und nicht ein exklusives „oder“ bedeuten. Das heißt, wenn nicht anders angegeben oder aus dem Zusammenhang klar, soll „X verwendet A oder B“ eine der natürlichen inklusiven Permutationen bedeuten. Das heißt, wenn X A verwendet; X B verwendet; oder X sowohl A als auch B verwendet, dann ist „X verwendet A oder B“ unter einem der vorgenannten Fälle erfüllt. Darüber hinaus können die Artikel „ein“ und „eine“, wie sie in dieser Anmeldung und den beigefügten Ansprüchen verwendet werden im Allgemeinen so ausgelegt werden, dass sie „einen oder mehrere“ bedeuten, sofern nicht anders angegeben oder aus dem Zusammenhang klar, um auf eine einzelne Form gerichtet zu werden. Außerdem bedeutet mindestens eines von A und B oder dergleichen im Allgemeinen A oder B oder sowohl A als auch B.
  • Vorrichtungen und Verfahren zur Herstellung von Vorrichtungen werden hierin beschrieben. Kommentare, die im Zusammenhang mit einer beschriebenen Vorrichtung gemacht werden, können auch für ein entsprechendes Verfahren gelten und umgekehrt. Wenn beispielsweise eine bestimmte Komponente einer Vorrichtung beschrieben wird, kann ein entsprechendes Verfahren zur Herstellung der Vorrichtung eine Handlung des Bereitstellens der Komponente in einer geeigneten Weise beinhalten, auch wenn diese Handlung nicht ausdrücklich beschrieben oder in den Figuren dargestellt ist.
  • Obwohl die Offenbarung in Bezug auf eine oder mehrere Implementierungen gezeigt und beschrieben wurde, werden anderen Fachleuten gleichwertige Änderungen und Modifikationen einfallen, basierend mindestens teilweise auf dem Lesen und Verstehen dieser Beschreibung und der beigefügten Zeichnungen. Die Offenbarung umfasst alle derartigen Änderungen und Ergänzungen und ist nur durch das Konzept der folgenden Ansprüche beschränkt. Insbesondere in Bezug auf die verschiedenen Funktionen der oben beschriebenen Komponenten (z.B. Elemente, Ressourcen, usw.) sollen die zur Beschreibung dieser Komponenten verwendeten Begriffe, sofern nicht anders angegeben, einer Komponente entsprechen, welche die spezifizierte Funktion der beschriebenen Komponente erfüllt (z.B. funktional äquivalent), auch wenn sie strukturell nicht der offenbarten Struktur entspricht, welche die Funktion in den hierin dargestellten beispielhaften Implementierungen der Offenbarung erfüllt. Darüber hinaus kann ein bestimmtes Merkmal der Offenbarung zwar nur in Bezug auf eine von mehreren Implementierungen offenbart worden sein, aber dieses Merkmal kann mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, wie es für eine bestimmte oder besondere Anwendung gewünscht und vorteilhaft ist.

Claims (9)

  1. Verfahren, umfassend: Bereitstellen einer Metallschicht (8), die mehrere Aussparungen (10) umfasst; Bereitstellen eines Halbleiterwafers (12), der mehrere Halbleiterdies (2) umfasst, wobei jedes der Halbleiterdies (2) einen elektrischen Kontakt (4) umfasst, der auf einer Oberfläche (14) des Halbleiterwafers (12) angeordnet ist; Ausrichten von Abschnitten (16) der Metallschicht (8) zwischen benachbarten Aussparungen (10) mit den elektrischen Kontakten (4); Verbinden der elektrischen Kontakte (4) und der Abschnitte (16) der Metallschicht (8); und Dünnen der Rückseite des Halbleiterwafers (12) nach dem Verbinden, wobei das Verfahren ferner umfasst: vor dem Verbinden der elektrischen Kontakte (4) und der Abschnitte (16) der Metallschicht (8), Füllen der Aussparungen (10) mit einem elektrisch isolierenden Material (18), nach dem Verbinden der elektrischen Kontakte (4) und der Abschnitte (16) der Metallschicht (8), Entfernen von Material von einer Oberfläche der Metallschicht (8), bis das elektrisch isolierende Material (18) an der Oberfläche der Metallschicht (8) freigelegt ist; und Entfernen des elektrisch isolierenden Materials (18) .
  2. Verfahren nach Anspruch 1, wobei vor dem Dünnen der Rückseite des Halbleiterwafers (12) ein Aufbringen eines Klebstoffs (30) auf die Oberfläche (14) des Halbleiterwafers (12) erfolgt, wobei der Klebstoff (30) die Seitenflächen und die Oberseite der elektrischen Kontakte (4) bedeckt.
  3. Verfahren nach Anspruch 1 oder 2, wobei Grundflächen der elektrischen Kontakte (4) und Grundflächen der Abschnitte (16) der Metallschicht (8) deckungsgleich sind, in einer Richtung senkrecht zur Oberfläche (14) des Halbleiterdie (2) betrachtet.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Verbinden der elektrischen Kontakte (4) und der Abschnitte (16) der Metallschicht (8) mindestens eines von einer Diffusionsbondinghandlung, einer Vorsinterhandlung, oder einer Sinterhandlung umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, ferner umfassend: Ausrichten von Aussparungen (10) der Metallschicht (8) mit Ritzlinien des Halbleiterwafers (12).
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das elektrisch isolierende Material (18) mindestens eines von einem Photolack, einem Epoxid, einem Imid, oder einer Moldverbindung umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Metallschicht (8) mindestens eines von einer Metallfolie, einem Metallblech, einem Metallleiterrahmen, oder einer Metallplatte umfasst.
  8. Verfahren nach einem der Ansprüche 1 bis 7, ferner umfassend: Bereitstellen von mindestens zwei Öffnungen (20) in der Metallschicht (8); und Ausrichten der Metallschicht (8) mit dem Halbleiterwafer (12) unter Verwendung der Öffnungen (20) als Ausrichtungsmarkierungen.
  9. Verfahren nach einem der Ansprüche 1 bis 8, ferner umfassend: Vereinzeln der Metallschicht (8) und des Halbleiterwafers (12) in mehrere Halbleitervorrichtungen.
DE102019132230.8A 2019-11-28 2019-11-28 Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102019132230B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102019132230.8A DE102019132230B4 (de) 2019-11-28 2019-11-28 Verfahren zur Herstellung einer Halbleitervorrichtung
US17/101,339 US11552048B2 (en) 2019-11-28 2020-11-23 Semiconductor device including an electrical contact with a metal layer arranged thereon
CN202011355918.XA CN112864120A (zh) 2019-11-28 2020-11-27 包括电接触部与布置在电接触部上的金属层的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019132230.8A DE102019132230B4 (de) 2019-11-28 2019-11-28 Verfahren zur Herstellung einer Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102019132230A1 DE102019132230A1 (de) 2021-06-02
DE102019132230B4 true DE102019132230B4 (de) 2024-01-25

Family

ID=75896685

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019132230.8A Active DE102019132230B4 (de) 2019-11-28 2019-11-28 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US11552048B2 (de)
CN (1) CN112864120A (de)
DE (1) DE102019132230B4 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005054872A1 (de) 2005-11-15 2007-05-16 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102005053842A1 (de) 2005-11-09 2007-06-14 Infineon Technologies Ag Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
DE102007025950A1 (de) 2006-06-05 2008-01-31 Denso Corp., Kariya Halbleitervorrichtung und ihr Herstellungsverfahren
US20120164793A1 (en) 2010-12-28 2012-06-28 Lei Shi Power Semiconductor Device Package Method
DE102011115887A1 (de) 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiterchip mit oberseitigen Potentialflächen
DE102011115886A1 (de) 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
EP2963682A1 (de) 2014-06-30 2016-01-06 Hitachi Ltd. Halbleiterbauelement und herstellungsverfahren dafür

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545364B2 (en) 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
US8934259B2 (en) * 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
US9318424B2 (en) 2014-07-31 2016-04-19 Alpha And Omega Semiconductor Incorporated MCSP power semiconductor devices and preparation methods thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005053842A1 (de) 2005-11-09 2007-06-14 Infineon Technologies Ag Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
DE102005054872A1 (de) 2005-11-15 2007-05-16 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102007025950A1 (de) 2006-06-05 2008-01-31 Denso Corp., Kariya Halbleitervorrichtung und ihr Herstellungsverfahren
US20120164793A1 (en) 2010-12-28 2012-06-28 Lei Shi Power Semiconductor Device Package Method
DE102011115887A1 (de) 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiterchip mit oberseitigen Potentialflächen
DE102011115886A1 (de) 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
EP2963682A1 (de) 2014-06-30 2016-01-06 Hitachi Ltd. Halbleiterbauelement und herstellungsverfahren dafür

Also Published As

Publication number Publication date
DE102019132230A1 (de) 2021-06-02
US11552048B2 (en) 2023-01-10
CN112864120A (zh) 2021-05-28
US20210167036A1 (en) 2021-06-03

Similar Documents

Publication Publication Date Title
DE102014114932B4 (de) Verfahren zum Ausbilden einer gedünnten, gekapselten Chip- oder Halbleiterstruktur mit Dünnung nach Häusung unter Verwendung von Trennstruktur als Stopp
DE102013104337B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102015115999B4 (de) Elektronische Komponente
DE102017122650B4 (de) Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
DE102014101076B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102016116499B4 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102014110266B4 (de) Verfahren zum herstellen von halbleiterbauelementen
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102006046789A1 (de) Elektronisches Bauteil und Verfahren zur Herstellung elektronischer Bauteile
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
DE102013106113A1 (de) Halbleitermodule und Verfahren zu ihrer Herstellung
DE102016122318A1 (de) Anschlussstruktur eines Leistungshalbleiterbauelements
DE102015102718A1 (de) Halbleitervorrichtung mit plattiertem Leiterrahmen und Verfahren zum Herstellen davon
WO2005086224A1 (de) Halbleiterbauteil mit einem dünnen halbleiterchip und einem steifen verdrahtungssubstrat sowie verfahren zur herstellung und weiterverarbeitung von dünnen halbleiterchips
DE102015219183A1 (de) Halbleiterbauelement-Lastanschluss
DE102016101698B4 (de) Elektronische Komponente und Verfahren zur Herstellung derselben
DE112017004143T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE102013114059B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102019132230B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013113751B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102017209904A1 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE102018217420B4 (de) Halbleitervorrichtung
DE102018133344B4 (de) Halbleiterpanels, halbleitergehäuse, und verfahren zu ihrer herstellung
DE102020106929B4 (de) Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division