DE102015219183A1 - Halbleiterbauelement-Lastanschluss - Google Patents

Halbleiterbauelement-Lastanschluss Download PDF

Info

Publication number
DE102015219183A1
DE102015219183A1 DE102015219183.4A DE102015219183A DE102015219183A1 DE 102015219183 A1 DE102015219183 A1 DE 102015219183A1 DE 102015219183 A DE102015219183 A DE 102015219183A DE 102015219183 A1 DE102015219183 A1 DE 102015219183A1
Authority
DE
Germany
Prior art keywords
semiconductor device
metal
metal layer
semiconductor
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015219183.4A
Other languages
English (en)
Other versions
DE102015219183B4 (de
Inventor
Wolfgang Wagner
Roman Roth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015219183.4A priority Critical patent/DE102015219183B4/de
Priority to US15/285,250 priority patent/US10756035B2/en
Publication of DE102015219183A1 publication Critical patent/DE102015219183A1/de
Application granted granted Critical
Publication of DE102015219183B4 publication Critical patent/DE102015219183B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0516—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0566—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Es wird ein Halbleiterbauelement (1) vorgeschlagen. Das Halbleiterbauelement (1) umfasst einen Halbleiterkörper (10), der an einen ersten Lastanschluss (11) und an einen zweiten Lastanschluss (12) gekoppelt und konfiguriert ist zum Führen eines Laststroms zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12). Der erste Lastanschluss (11) umfasst eine an den Halbleiterkörper gekoppelte zusammenhängende Metallschicht (11-1); und mindestens eine Metallinsel (11-2), die auf und in Kontakt mit der zusammenhängenden Metallschicht (11-1) angeordnet und konfiguriert ist zum Kontaktieren durch ein Ende (31) eines Bonddrahts (3) und Empfangen mindestens eines Teils des Laststroms mit Hilfe des Bonddrahts (3), wobei die zusammenhängende Metallschicht (11-1) und die Metallinsel (11-2) aus dem gleichen Metall bestehen.

Description

  • ERFINDUNGSGEBIET
  • Diese Spezifikation bezieht sich auf Ausführungsformen eines Halbleiterbauelements, Ausführungsformen eines Halbleitermoduls und auf Ausführungsformen eines Verfahrens zum Verarbeiten eines Halbleiterbauelements. Diese Spezifikation bezieht sich insbesondere auf Ausführungsformen eines Halbleiterbauelements mit einem Lastanschluss mit verstärkten Bondpads für das Anbringen von Bonddrähten, auf Ausführungsformen eines entsprechenden Halbleitermoduls und auf Ausführungsformen eines entsprechenden Verfahrens zum Verarbeiten eines Halbleiterbauelements.
  • ALLGEMEINER STAND DER TECHNIK
  • Viele Funktionen von modernen Einrichtungen in Kraftfahrzeug-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und Ansteuern eines Elektromotors oder einer elektrischen Maschine, basieren auf Halbleiterbauelementen. Beispielsweise sind IGBTs (Insulated Gate Bipolar Transistors), Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um nur einige wenige zu nennen, für verschiedene Anwendungen verwendet worden, einschließlich unter anderem Schalter in Stromversorgungen und Leistungswandlern.
  • Üblicherweise umfasst ein Leistungshalbleiterbauelement mindestens einen ersten Lastanschluss zum Empfangen eines Laststroms und zum Koppeln des Laststroms in einem Halbleiterkörper des Leistungshalbleiterbauelements und einen zweiten Lastanschluss zum Ausgeben des Laststroms aus dem Halbleiterkörper heraus z.B. zu einer elektrischen Last.
  • Dazu kann mindestens einer von solchen zwei Lastanschlüssen eines Leistungshalbleiterbauelements, z.B. während der Fabrikation des Leistungshalbleiterbauelements mit Hilfe von Bonden, z.B. Drahtbonden, mit seiner Verpackung verbunden werden.
  • Beispielsweise wird ein Bonddraht verwendet, um eine Verbindung zwischen mindestens einem der Lastanschlüsse des Leistungshalbleiterbauelements und einem Anschluss eines Verpackung eines Halbleiterbauelements herzustellen.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform wird ein Halbleiterbauelement bereitgestellt. Das Halbleiterbauelement umfasst einen Halbleiterkörper, der an einen ersten Lastanschluss und an einen zweiten Lastanschluss gekoppelt ist und konfiguriert ist zum Führen eines Laststroms zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss. Der erste Lastanschluss umfasst eine zusammenhängende Metallschicht, die an den Halbleiterkörper gekoppelt ist, und mindestens eine Metallinsel. Die Metallinsel ist auf und in Kontakt mit der Metallschicht angeordnet und konfiguriert zum Kontaktieren durch ein Ende eines Bonddrahts und zum Empfangen mindestens eines Teils des Laststroms mit Hilfe des Bonddrahts. Die zusammenhängende Metallschicht und die Metallinsel bestehen aus dem gleichen Metall.
  • Gemäß einer weiteren Ausführungsform wird ein Halbleitermodul bereitgestellt. Das Halbleitermodul umfasst eine Verpackung, mindestens einen Bonddraht und ein Halbleiterbauelement. Die Verpackung umgibt das Halbleiterbauelement mindestens teilweise. Das Halbleiterbauelement umfasst einen Halbleiterkörper, der an einen ersten Lastanschluss und an einen zweiten Lastanschluss gekoppelt ist und konfiguriert ist zum Führen eines Laststroms zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss. Der erste Lastanschluss umfasst eine zusammenhängende Metallschicht, die an den Halbleiterkörper gekoppelt ist, und mindestens eine Metallinsel. Die mindestens eine Metallinsel ist auf und in Kontakt mit der Metallschicht angeordnet und konfiguriert zum Kontaktieren durch ein Ende des Bonddrahts und zum Empfangen mindestens eines Teils des Laststroms mit Hilfe des Bonddrahts. Die zusammenhängende Metallschicht und die Metallinsel bestehen aus dem gleichen Metall. Die Verpackung umfasst de Laststromschnittstelle, wobei die Laststromschnittstelle durch das andere Ende des Bonddrahts kontaktiert wird.
  • Gemäß einer weiteren Ausführungsform wird ein Verfahren zum Verarbeiten des Halbleiterbauelements vorgelegt. Das Verfahren umfasst: Bereitstellen eines Halbleiterkörpers mit einer Oberfläche und konfiguriert zum Leiten eines Laststroms; Herstellen eines ersten Lastanschlusses, auf der Oberfläche des Halbleiterkörpers angeordnet und konfiguriert zum Empfangen des Laststroms, wobei das Herstellen des ersten Lastanschlusses Folgendes umfasst: Abscheiden eines ersten Materials, das ein Metall beinhaltet, das einen ersten Verunreinigungsgrad aufweist, um eine an den Halbleiterkörper gekoppelte zusammenhängende Metallschicht auszubilden; Abscheiden eines zweiten Materials, das das gleiche Metall beinhaltet, das einen zweiten Verunreinigungsgrad aufweist, um mindestens eine Metallinsel auf und in Kontakt mit der zusammenhängenden Metallschicht auszubilden, wobei die mindestens eine Metallinsel konfiguriert ist zum Kontaktieren durch ein Ende eines Bonddrahts und zum Empfangen mindestens eines Teils des Laststroms mit Hilfe des Bonddrahts.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen erkennen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu, wobei stattdessen die Betonung darauf gelegt wird, Prinzipien der Erfindung zu veranschaulichen. Zudem bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile. Es zeigen:
  • 1 schematisch eine Sektion eines vertikalen Querschnitts eines Halbleiterbauelements gemäß einer oder mehreren Ausführungsformen;
  • 2A–C schematisch Schritte eines Verfahrens zum Verarbeiten eines Halbleiterbauelements gemäß einiger Ausführungsformen; und
  • 3 schematisch eine Perspektivansicht auf ein Halbleitermodul gemäß einer oder mehreren Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt werden, wie die Erfindung praktiziert werden kann.
  • In dieser Hinsicht kann unter Bezugnahme auf die Orientierung der beschriebenen Figuren Richtungsterminologie wie etwa "Oberseite", "Boden", "unterer", "vorderer", "hinterer", "Rücken", "davorliegender", "dahinterliegender", "unter", "über" usw. verwendet werden. Weil Teile von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist auf keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es wird nun ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel wird als Erläuterung vorgelegt und ist nicht als eine Beschränkung der Erfindung zu verstehen. Beispielsweise können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale an oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu liefern. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Varianten beinhaltet. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht als den Schutzbereich der beigefügten Ansprüche beschränkend ausgelegt werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen nur Veranschaulichungszwecken. Der Übersichtlichkeit halber sind die gleichen Elemente oder Herstellungsschritte mit den gleichen Referenzen in den verschiedenen Zeichnungen bezeichnet worden, falls nicht etwas anderes angegeben ist.
  • Der Ausdruck "horizontal", wie er in dieser Spezifikation verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder eines Halbleitergebiets beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafer oder eines Die sein. Beispielsweise können sowohl die erste laterale Richtung X als auch die zweite laterale Richtung Y, unten erwähnt, horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können.
  • Der Ausdruck "vertikal", wie er in dieser Spezifikation verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zur horizontalen Oberfläche angeordnet ist, d.h. parallel zur normalen Richtung der Oberfläche des Halbleiterwafer. Beispielsweise kann die unten erwähnte vertikale Richtung Z eine vertikale Richtung sein, die senkrecht sowohl zur ersten lateralen Richtung X als auch zur zweiten lateralen Richtung Y verläuft.
  • In dieser Spezifikation wird n-dotiert als "erster Leitfähigkeitstyp" bezeichnet, während p-dotiert als "zweiter Leitfähigkeitstyp" bezeichnet wird. Alternativ können entgegengesetzte Dotierbeziehungen verwendet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Im Kontext der vorliegenden Spezifikation sollen die Ausdrücke "in ohmschem Kontakt", "in elektrischem Kontakt", "in ohmscher Verbindung" und "elektrisch verbunden" beschreiben, dass es eine niederohmige elektrische Verbindung oder einen niederohmigen Stromweg zwischen zwei Gebieten, Sektionen, Zonen, Abschnitten oder Teilen eines Halbleiterbauelements oder zwischen verschiedenen Anschlüssen eines oder mehrerer Bauelemente oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Abschnitt oder Teil eines Halbleiterbauelements gibt. Weiterhin soll im Kontext der vorliegenden Spezifikation der Ausdruck "in Kontakt" beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen des jeweiligen Halbleiterbauelements vorliegt; z.B. ein Übergang zwischen zwei Elementen, die miteinander in Kontakt stehen, darf kein weiteres Zwischenelement oder dergleichen enthalten.
  • In dieser Spezifikation beschriebene spezifische Ausführungsformen betreffen, ohne darauf beschränkt zu sein, ein Leistungshalbleiterbauelement, das innerhalb eines Leistungswandlers oder einer Stromversorgung verwendet werden kann. Beispielsweise kann das Leistungshalbleiterbauelement eine oder mehrere Leistungshalbleiterzellen enthalten wie etwa eine monolithisch integrierte Diodenzelle und/oder eine monolithisch integrierte Transistorzelle und/oder eine monolithisch integrierte IGBT-Zelle und/oder eine monolithisch integrierte MGD-Zelle (MOS Gated Diode) und/oder eine monolithisch integrierte MOSFET-Zelle und/oder Ableitungen davon. Solche Diodenzellen und solche Transistorzellen können in ein Halbleitermodul integriert sein.
  • Der Ausdruck "Leistungshalbleiterbauelement", wie in dieser Spezifikation verwendet, soll ein Halbleiterbauelement auf einem einzelnen Chip mit Hochspannungsblockier- und/oder Hochstromführfähigkeiten beschreiben. Mit anderen Worten ist ein derartiges Leistungshalbleiterbauelement für einen starken Strom, typischerweise im Ampere-Bereich, z.B. bis zu mehreren dutzenden oder hunderten Ampere, und/oder hohe Spannungen, typischerweise über 15 V, besonders typischerweise 150 V, z.B. 1200 V und darüber, gedacht.
  • 1 veranschaulicht schematisch eine Sektion eines vertikalen Querschnitts eines Halbleiterbauelements 1 gemäß einer oder mehreren Ausführungsformen. Das Halbleiterbauelement 1 umfasst einen Halbleiterkörper 10, der sich entlang einer vertikalen Richtung Z, entlang einer ersten lateralen Richtung X und entlang einer zweiten lateralen Richtung Y erstreckt. 1 zeigt beispielhaft einen Querschnitt entlang der XZ-Ebene. Beispielsweise besitzt der Halbleiterkörper 10 eine Gesamterstreckung entlang der vertikalen Richtung Z von höchstens 700 µm.
  • Der Halbleiterkörper 10 kann konfiguriert sein zum Führen eines Laststroms zwischen einem ersten Lastanschluss 11 und einem zweiten Lastanschluss 12 des Halbleiterbauelements 1. Beispielsweise wird der Laststrom mit Hilfe des ersten Lastanschlusses 11 empfangen und durch den zweiten Lastanschluss 12 ausgegeben und/oder umgekehrt.
  • Um beispielsweise einen Laststrom führen zu können, kann der Halbleiter 10 eine oder mehrere Dioden- und/oder Transistorzellen umfassen. Solche Zellen sind in 1 nicht dargestellt, da ihr genaues Design gegenwärtig von geringerer Wichtigkeit ist. Vielmehr kann der Halbleiterkörper 10 im Grunde eine beliebige Transistor- und/oder Diodenstruktur aufweisen, die heutzutage und in der Zukunft verwendet wird, einschließlich unter anderem einen IGBT, einen MOSFET, eine MOS-Gated Diode und/oder eine Diodenstruktur. Dazu kann der Halbleiterkörper 10 ein oder mehrere erste Gebiete mit Dotierstoffen von einem ersten Leitfähigkeitstyp und ein oder mehrere zweite Gebiete mit Dotierstoffen von einem zum ersten Leitfähigkeitstyp komplementären zweiten Leitfähigkeitstyp umfassen.
  • Beispielsweise kann der zweite Lastanschluss 12 eine rückseitige Metallisierung umfassen, die mit Sektionen des Halbleiterkörpers 10 in elektrischem Kontakt stehen kann, beispielsweise mit einer hochdotierten Halbleiterkontaktschicht (nicht dargestellt).
  • Der erste Lastanschluss 11 kann ein Teil einer vorderseitigen Metallisierung des Halbleiterbauelements 1 sein oder diesen bilden. Beispielsweise kann der erste Lastanschluss 11 einen Teil einer Sourcekontaktstruktur bilden, und der zweite Lastanschluss 12 kann einen Teil einer Drainkontaktstruktur bilden.
  • Der erste Lastanschluss 11 kann eine zusammenhängende Metallschicht 11-1 umfassen, die an den Halbleiterkörper 10 gekoppelt ist. Beispielsweise ist die zusammenhängende Metallschicht 11-1 elektrisch mit mindestens einer Sektion eines Halbleiterkörpers 10 verbunden, beispielsweise mit einem oder mehreren nicht dargestellten Sourcegebieten des Halbleiterkörpers 10, beispielsweise mit n+-Gebieten und/oder p+-Gebieten.
  • Auf und in Kontakt mit der zusammenhängenden Metallschicht 11-1 ist mindestens eine Metallinsel 11-2 angeordnet. Wenngleich 1 nur eine Insel 11-2 zeigt, versteht sich, dass ein Halbleiterbauelement 1 mehrere derartige Metallinseln 11-2 umfassen kann. Die Inseln können gemäß den Positionen der Sourcegebiete angeordnet sein. Somit kann jede der Inseln eine gemeinsame Überlappung sowohl entlang der lateralen Richtung X als auch Y mit einem jeweiligen Sourcegebiet aufweisen.
  • Die Metallinsel 11-2 ist konfiguriert zum Kontaktieren durch ein Ende 31 eines Bonddrahts 3 und zum Empfangen mindestens eines Teils des Laststroms mit Hilfe des Bonddrahts 3.
  • Das Material des Bonddrahts 3 kann mindestens eines von Aluminium, Kupfer, Silber und Gold umfassen. Der Durchmesser des Bonddrahts 3 ist z.B. kleiner als der Durchmesser der Oberfläche der Metallinsel 11-2. Beispielsweise ist ein Durchmesser der Oberfläche der Metallinsel 11-2 mindestens doppelt so groß wie der Durchmesser des ersten Endes 31 des Bonddrahts 3. Ein horizontaler Querschnitt der Metallinsel 11-1 innerhalb der XY-Ebene kann die Form von z.B. einer Ellipse, eines Rechtecks oder eines Kreises aufweisen.
  • Beispielsweise ist das Ende 31 des Bonddrahts 3 mit Hilfe von Bonden, wie etwa Kugelbonden, Keilbonden und nachgiebigem Bonden, an der Oberfläche der Metallinsel 11-2 fixiert.
  • Die zusammenhängende Metallschicht 11-1 kann durch Ausführen eines ersten Lithographieverarbeitungsschritts unter Verwendung einer nicht dargestellten ersten Resistmaske ausgebildet werden. Die mindestens eine Metallinsel 11-2 kann durch Ausführen eines zweiten Lithographieverarbeitungsschritts unter Verwendung einer nicht dargestellten zweiten Resistmaske ausgebildet werden.
  • Gemäß einer oder mehreren Ausführungsformen bestehen die zusammenhängende Metallschicht 11-1 und die Metallinsel 11-2 aus dem gleichen Metall. Beispielsweise bilden die zusammenhängende Metallschicht 11-1 und die mindestens eine Metallinsel 11-2 ein monolithisches Metallgebiet. Somit gibt es beispielsweise kein Zwischenelement zwischen der zusammenhängenden Metallschicht 11-1 und der Metallinsel 11-2.
  • Es versteht sich, dass die zusammenhängende Metallschicht 11-1 einen Stapel aus einer oder mehreren nicht dargestellten Teilschichten umfassen kann, die z.B. eine Diffusionsbarrierenschicht beinhalten. Die zusammenhängende Metallschicht 11-1, z.B. die unterste der Teilschichten der zusammenhängenden Metallschicht 11-1, kann mit dem Halbleiterkörper 10 in Kontakt stehen. Die unterste Teilschicht kann eine Diffusionsbarrierenschicht sein. Auf der anderen Seite kann die oberste der einen oder mehreren Teilschichten der zusammenhängenden Metallschicht 11-1 mit der mindestens einen Metallinsel 11-2 in Kontakt stehen.
  • Bezüglich der Materialien der zusammenhängenden Metallschicht 11-1 und der Metallinsel 11-2 versteht sich, dass das Metall, das sowohl in der Metallinsel 11-2 als auch der zusammenhängenden Metallschicht 11-1 gemeinsam vorliegt, mindestens eines von Kupfer, Silber, Gold, Palladium, Zink, Nickel, Eisen und dergleichen umfassen kann.
  • Gemäß einer Ausführungsform sind die Materialien der Metallinsel 11-2 und der zusammenhängenden Metallschicht 11-1 zueinander vollständig identisch. Gemäß einer weiteren Ausführungsform umfasst das in der zusammenhängenden Metallschicht 11-1 vorliegende Metall eine erste Substanz, wenn die erste Substanz einen Materialanteil von höchstens 1% in der zusammenhängenden Metallschicht 11-1 ausmacht. Der Materialanteil kann sogar signifikant unter 1% liegen, beispielsweise 0,5%, unter 0,1% oder sogar unter 0,05%.
  • Weiterhin kann das in der mindestens einen Metallinsel 11-2 vorliegende Metall eine zweite Substanz umfassen, wobei die zweite Substanz einen Materialanteil von höchstens 1% in der mindestens einen Metallinsel 11-2 ausmachen kann. Wiederum kann auch der Materialanteil der zweiten Substanz signifikant unter 1% liegen, z.B. unter 0,5%, unter 0,1% oder sogar unter 0,05%.
  • Bei einer Ausführungsform können die erste Substanz und die zweite Substanz voneinander verschieden sein. Somit können zwei Metalllegierungen, die geringfügig voneinander verschieden sind, verwendet werden. Bei einer weiteren Ausführungsform können die erste Substanz und die zweite Substanz zueinander identisch sein. Außerdem können die oben erwähnten Materialanteile zueinander identisch sein oder voneinander verschieden sein. Dann sind das Material der Metallinsel 11-2 und das Material der zusammenhängenden Metallschicht zueinander identisch.
  • Somit kann das in der zusammenhängenden Metallschicht 11-1 vorliegende Metall einen ersten Verunreinigungsgrad aufweisen, und das in der mindestens einen Metallinsel 11-2 vorliegende Metall kann einen zweiten Verunreinigungsgrad aufweisen. Jeder des ersten Verunreinigungsgrads und des zweiten Verunreinigungsgrads kann gemäß einer Ausführungsform höchstens 1% betragen. Die Verunreinigungsgrade können unter 1% liegen, beispielsweise unter 0,5%, unter 0,1% oder sogar unter 0,05%. Beispielsweise sind sowohl der erste Verunreinigungsgrad als auch der zweite Verunreinigungsgrad zueinander identisch.
  • Gemäß einer weiteren Ausführungsform ist der erste Verunreinigungsgrad von dem zweiten Verunreinigungsgrad verschieden.
  • Beispielsweise wird das in der zusammenhängenden Metallschicht 11-1 vorliegende Metall aus einem ersten Elektrolyten gemäß einem elektrochemischen Prozess abgeschieden. Weiterhin wird das in der Metallinsel 11-2 vorliegende Metall aus einem zweiten Elektrolyten gemäß einem elektrochemischen Prozess abgeschieden. Der erste und zweite Elektrolyt können zueinander identisch sein. Gemäß einer weiteren Ausführungsform können der erste und der zweite Elektrolyt voneinander verschieden sein.
  • Gemäß einer Ausführungsform können verschiedene Verunreinigungsgrade verwendet werden, um verschiedene Härtegrade innerhalb der Metallinsel 11-2 und der zusammenhängenden Metallschicht 11-1 herzustellen. Beispielsweise liegt der Härtegrad der Metallinsel 11-2 über dem Härtegrad der zusammenhängenden Metallschicht 11-1.
  • Beispielsweise stellt die Metallinsel 11-2 ein mechanisch verstärktes Gebiet dar, das eine stabile mechanische und elektrische Verbindung mit dem Ende 31 des Bonddrahts 3 gestattet. Mit anderen Worten kann die Metallinsel 11-2 ein Bondpad bilden.
  • Hinsichtlich räumlichen Abmessungen kann die zusammenhängende Metallschicht 11-1 eine Dicke T1 von mindestens 10 µm entlang einer vertikalen Richtung Z aufweisen. Beispielsweise ist die Dicke T1 mindestens entlang einer der ersten lateralen Richtung X und der zweiten lateralen Richtung Y im Wesentlichen konstant. Beispielsweise ist die Dicke T1 entlang beider lateraler Richtungen X und Y konstant, z.B. innerhalb des Bereichs von 3 bis 30 µm.
  • Die Metallinsel 11-2 kann eine Dicke T2 von mindestens 5 µm entlang der vertikalen Richtung Z aufweisen. Beispielsweise ist die Dicke T2 mindestens entlang einer der ersten lateralen Richtung X und der zweiten lateralen Richtung Y im Wesentlichen konstant. Beispielsweise ist die Dicke T2 entlang beider lateraler Richtungen X und Y konstant, z.B. innerhalb des Bereichs von 5 bis 70 µm.
  • Bei einer Ausführungsform ist die Dicke T1 der zusammenhängenden Metallschicht 11-1 entlang beider lateraler Richtungen X und Y konstant und beträgt 20 µm, und die Dicke T2 der mindestens einen Metallinsel 11-2 ist entlang beider lateraler Richtungen X und Y konstant und beträgt 10 µm.
  • Somit kann der erste Lastanschluss 11 mindestens ein Gebiet aufweisen, das eine lokal vergrößerte Metalldicke besitzt. Das Gebiet kann ein Bondpad mit einer Gesamtmetalldicke von T1 + T2 bilden.
  • Beispielsweise erstreckt sich die Metallinsel 11-2 für mindestens 5 µm und für höchstens 15 µm entlang der ersten lateralen Richtung X und für mindestens 5 µm und für höchstens 15 µm entlang der zweiten lateralen Richtung Y. Je nach der Größe des Endes 31 des Bonddrahts 3 können die lateralen Erstreckungen der Metallinsel 11-2 auch größer sein. Beispielsweise erstreckt sich die Metallinsel 11-2 für mindestens 100 µm und für mindestens 100 µm entlang der zweiten lateralen Richtung Y. Weiterhin kann sich in einer Ausführungsform die Metallinsel 11-2 für höchstens 10000 µm entlang der ersten lateralen Richtung X und für höchstens 2000 µm entlang der zweiten lateralen Richtung Y erstrecken.
  • Die zusammenhängende Metallschicht 11-1 kann laterale Erstreckungen aufweisen, die größer sind als die lateralen Erstreckungen der Metallinsel 11-2, z.B. solche lateralen Erstreckungen, die für eine Chipvorderseitenmetallisierung üblich sind. Beispielsweise erstreckt sich die zusammenhängende Metallschicht 11-1 für mindestens 400 µm entlang der ersten lateralen Richtung und für mindestens 400 µm entlang der zweiten lateralen Richtung Y.
  • Somit bedeckt die Metallinsel 11-2 gemäß einer Ausführungsform mindestens 5% und höchstens 60% einer Oberfläche 11-10 der zusammenhängenden Metallschicht 11-1.
  • Der Halbleiterkörper 10 kann eine Gesamterstreckung entlang der vertikalen Richtung Z von mindestens 10 µm aufweisen. Beispielsweise beträgt die Gesamterstreckung entlang der vertikalen Richtung Z des Halbleiterkörpers 10 höchstens 700 µm.
  • 3 veranschaulicht schematisch eine Perspektivansicht auf ein Halbleitermodul 5 gemäß einer oder mehreren Ausführungsformen. Das Halbleitermodul 5 umfasst ein Halbleiterbauelement 1, als Beispiel, gemäß den oben bezüglich 1 schematisch dargestellten und erläuterten Ausführungsformen. Weiterhin kann das Halbleitermodul 5 eine Verpackung 4 umfassen, die das Halbleiterbauelement 1 zumindest teilweise umgibt. Beispielsweise umfasst die Verpackung 4 eine oder mehrere externe Lastschnittstellen und Steuerschnittstellen (nicht dargestellt), die jeweils konfiguriert sein können, um elektrisch mit mindestens einem eines Gatetreibers, einer Stromquelle, einer Last und eines Steuermittels elektrisch verbunden zu sein. Weiterhin kann die Verpackung 4 einen oder mehrere nicht dargestellte mechanische Anschlüsse umfassen, die das mechanische Montieren der Verpackung 4 z.B. innerhalb eines System-Rack oder etwas Ähnlichem gestatten. Die Verpackung kann ein elektrisch isolierendes Material umfassen.
  • Die Verpackung 4 kann eine Laststromschnittstelle 41 umfassen, die innerhalb der Verpackung 4 angeordnet sein kann. Weiterhin umfasst das Halbleitermodul 5 einen Bonddraht 3, der die Laststromschnittstelle 41 elektrisch mit dem ersten Lastanschluss 11 des Halbleiterbauelements 1 z.B. auf eine wie oben bezüglich 1 erläuterte Weise verbindet.
  • Es versteht sich, dass der erste Lastanschluss 11 des Halbleiterbauelements 1 der Ausführungsform von 3 ein Design aufweisen kann, das dem oben bezüglich 1 beispielhaft erläuterten Design ähnlich ist. Somit kann das Ende 31 des Bonddrahts 3 an der Metallinsel 11-2 angebracht werden, wohingegen das andere Ende 32 des Bonddrahts 3 an der Laststromschnittstelle 41 der Verpackung 4 angebracht wird. Es versteht sich, dass das Halbleitermodul 5 gewiss mehr als nur einen Bonddraht 3 umfassen kann und dass das Halbleiterbauelement 1 gewiss mehr als nur eine Metallinsel 11-2 umfassen kann, wobei die anderen Bonddrähte auch zum elektrischen Verbinden des ersten Lastanschlusses 11 des Halbleiterbauelements 1 mit der Laststromschnittstelle 41 der Verpackung 4 verwendet werden können. Beispielsweise wird die Laststromschnittstelle 41 der Verpackung 4 zum elektrischen Verbinden einer Source des Halbleiterbauelements mit einer externen Stromversorgung oder mit einer externen elektrischen Last verwendet. Jede der Metallinsel 11-2 und der Laststromschnittstelle 41 kann in der Form eines Bondpad vorliegen.
  • Hinsichtlich bekannt ausführlicher 2A–C, werden nun einige Ausführungsformen des Verarbeitens eines Halbleiterbauelements erläutert.
  • Gemäß der schematisch in 2A dargestellten Ausführungsform wird ein Halbleiterkörper 10 bereitgestellt (Schritt 21), wobei der Halbleiter 10 eine Oberfläche 10-1 besitzt und konfiguriert ist zum Leiten eines Laststroms. Danach kann ein erster Lastanschluss 11 hergestellt werden, der auf der Oberfläche 10-1 angeordnet ist und der konfiguriert ist zum Empfangen des Laststroms. Das Herstellen des ersten Lastanschlusses 11 kann das Abscheiden (Schritt 22) eines ersten Materials umfassen, das ein Metall beinhaltet, das einen ersten Verunreinigungsgrad aufweist, um eine zusammenhängende Metallschicht 11-1 auszubilden, die an das Halbleiterbauelement 1 gekoppelt ist. In einem nächsten Schritt (Schritt 23) wird ein zweites Material, das das gleiche Metall beinhaltet, das einen zweiten Verunreinigungsgrad aufweist, abgeschieden, um mindestens eine Metallinsel 11-2 auf und in Kontakt mit der zusammenhängenden Metallschicht 11-1 auszubilden. Die hergestellte mindestens eine Metallinsel 11-2 kann konfiguriert sein zum Kontaktieren durch ein Ende 31 eines Bonddrahts 3 und zum Empfangen mindestens eines Teils des Laststroms mit Hilfe des Bonddrahts 3, wie unter Bezugnahme auf 1 und 3 oben erläutert worden ist.
  • Sowohl das Abscheiden des ersten Materials (Schritt 22) als auch das Abscheiden des zweiten Materials (Schritt 23) können einen lithographischen Verarbeitungsschritt unter Verwendung einer oder mehrerer Masken beinhalten. Somit können sowohl die Metallschicht 11-1 als auch die Metallinsel 11-2 entlang mindestens einer der ersten lateralen Richtung X und der zweiten lateralen Richtung Y strukturiert werden.
  • Innerhalb des Schritts des Abscheidens des zweiten Materials (Schritt 23) können mehrere Metallinseln 11-2 hergestellt werden, die entlang der Oberfläche 11-10 der zusammenhängenden Metallschicht 11-1 gemäß einer Musterstruktur verteilt sein können, beispielsweise einer Musterstruktur, die nicht dargestellten Sourcegebieten entspricht, die im Halbleiterkörper 10 enthalten sein können.
  • Weiterhin können sowohl das Abscheiden des ersten Materials (Schritt 22) als auch das Abscheiden des zweiten Materials (Schritt 23) das Ausführen mindestens eines eines Elektroplattierungsverarbeitungsschritts und eines Sputterverarbeitungsschritts beinhalten.
  • Hinsichtlich des ersten und des zweiten Materials kann das, was oben bezüglich der ersten und zweiten Substanz beziehungsweise des ersten und zweiten Verunreinigungsgrads festgestellt worden ist, gleichermaßen für die oben beschriebenen Verfahren gelten.
  • Im Hinblick auf eine Variante gemäß 2B können anstelle des Montierens der Metallinsel 11-2 auf der Oberfläche 11-10 der zusammenhängenden Metallschicht 11-1 Ausnehmungen 11-20 einer ersten Metallschicht 11-0 hergestellt werden (siehe Schritt 22-1), z.B. durch Anwenden eines Ätzschritts, um Teile der Oberfläche des Halbleiterkörpers 10 zu exponieren. Dann können in einem nachfolgenden Schritt die Metallinseln 11-2 an den Ausnehmungen 11-20 hergestellt werden, d.h. an Sektionen der Oberfläche des Halbleiterkörpers 10, die nicht durch die erste Schicht 11-0 bedeckt sind. Außerdem ist gemäß dieser Variante im Ergebnis die Metallinsel 11-2 auf und in Kontakt mit einer zusammenhängenden Metallschicht 11-1 angeordnet, wenngleich sie nicht direkt auf der Oberfläche der zusammenhängenden Metallschicht 11-1 abgeschieden worden ist.
  • Gemäß noch einer weiteren Variante, die schematisch in 2C dargestellt ist, wird eine dicke erste Metallschicht 11-0 auf der Oberfläche des Halbleiterkörpers 10 abgeschieden (Schritt 24). Dann können die Metallinseln 11-2 unter Ausführen eines maskierten Ätzverarbeitungsschritts ausgebildet werden, um nur Teile der dicken Metallschicht 11-0 zu entfernen, wodurch die zusammenhängende Metallschicht 11-1 und die darauf angeordneten Metallinseln 11-2 ausgebildet werden (Schritt 25).
  • Gemäß den oben bezüglich 2A–C beschriebenen Ausführungsformen versteht sich, dass, nachdem der Halbleiterkörper 10 und der erste Lastanschluss 11, die an einer Vorderseite des Halbleiterbauelements 1 ausgebildet sein können, die Rückseite des Halbleiterbauelements 1 verarbeitet werden kann, wobei die Verarbeitung das Ausbilden des zweiten Lastanschlusses 12, z.B. eine rückseitige Metallisierung, beinhalten kann.
  • Die oben beschriebenen Ausführungsformen beinhalten die Erkenntnis, dass es manchmal wünschenswert sein kann, das Beschädigen einer Chipmetallisierung während des Bondens zu vermeiden. Dazu kann eine Chipmetallisierung mit lokal verstärkten Gebieten bereitgestellt werden. Manchmal können solche verstärkten Gebiete ein anderes Material im Vergleich zu der übrigen Chipmetallisierung aufweisen, wobei das andere Material mindestens eines von Bor oder Phosphor oder eine entsprechende Legierung beinhalten kann. Solche zusätzlichen Materialien beziehungsweise solches zusätzliches Materialsystem innerhalb der Chipkonstruktion kann jedoch die Gesamtkomplexität der Chipkonstruktion erhöhen.
  • Hinsichtlich der Beschädigungen wiederum kann der Bondprozess sogar das Material des Halbleiterkörpers beschädigen, das z.B. Silizium (Si) umfassen kann. Um solche und andere Beschädigungen zu vermeiden, ist es prinzipiell möglich, eine völlig dickere Chipmetallisierung zu verwenden. Das Verwenden einer Chipmetallisierung jedoch, die eine völlig vergrößerte Dicke aufweist, kann andere Probleme verursachen, wie etwa das Verarbeiten von Wafern, die eine vergleichsweise starke Waferdurchbiegung aufweisen.
  • Gemäß einer oder mehreren Ausführungsformen werden eine oder mehrere der Metallinseln auf der Oberseite der zusammenhängenden Metallschicht und nur in jenen lokal begrenzten Gebieten vorgesehen, die für den Anschluss von Bonddrähten erforderlich sind. Beispielsweise können mit Hilfe der Metallinseln Beschädigungen wie oben erwähnt vermieden werden, wenngleich das Halbleiterbauelement einer vergleichsweise hohen Bondlast ausgesetzt ist und obgleich die übrigen Teile der zusammenhängenden Metallschicht nicht durch eine Metallinsel bedeckt sind.
  • Beispielsweise bestehen sowohl die zusammenhängende Metallschicht als auch die mindestens eine Metallinsel aus Kupfer. Somit führen die Metallinseln gemäß einer oder mehreren Ausführungsformen kein neues Material beziehungsweise keine neue Metallisierung in die Chipkonstruktion ein. Beispielsweise können die Metallinseln auf die gleiche Weise wie die Chipmetallisierung ausgebildet werden, z.B. auf die gleiche Weise wie das Sourcepad. Dies kann das Ausführen eines elektrochemischen Abscheidungsverarbeitungsschritts beinhalten.
  • Mit Hilfe des Bereitstellens der Metallinseln nur an den Gebieten, wo die Bonddrähte angebracht werden sollen, kann weiterhin die mittlere Dicke beziehungsweise eine durchschnittliche Dicke der Metallisierung des ersten Lastanschlusses vergleichsweise niedrig gehalten werden, was zu einer Reduktion bei der Waferdurchbiegung führen kann.
  • Merkmale weiterer Ausführungsformen sind in den abhängigen Ansprüchen definiert. Die Merkmale weiterer Ausführungsformen und die Merkmale der oben beschriebenen Ausführungsformen können miteinander kombiniert werden, um zusätzliche Ausführungsformen auszubilden, solange die Merkmale nicht explizit als zueinander alternativ beschrieben werden.
  • Bei dem oben Gesagten wurden Ausführungsformen bezüglich Halbleiterbauelementen, -modulen und Verfahren und Systemen zum Verarbeiten eines Halbleiterwafer erläutert. Beispielsweise basieren diese Halbleiterbauelemente auf Silizium (Si). Dementsprechend kann ein monokristallines Halbleitergebiet oder eine monokristalline Halbleiterschicht, z.B. das Halbleitergebiet 10 der Ausführungsbeispiele, ein monokristallines Si-Gebiet oder eine monokristalline Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silizium eingesetzt werden.
  • Es versteht sich jedoch, dass die Halbleitergebiete 10 aus einem beliebigen Halbleitermaterial hergestellt werden können, das sich zum Herstellen eines Halbleiterbauelements eignet. Zu Beispielen für solche Materialien zählen unter anderem elementare Halbleitermaterialien wie etwa Silizium (Si) oder Germanium (Ge), Gruppe-IV-Verbundhalbleitermaterialien wie etwa Siliziumcarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP) und binäre oder ternäre II-VI-Halbleitermaterialien wie etwa Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als "Homoübergangshalbleitermaterialien" bezeichnet. Beim Kombinieren von zwei verschiedenen Halbleitermaterialien wird ein Heteroübergangshalbleitermaterial ausgebildet. Zu Beispielen für Heteroübergangshalbleitermaterialien zählen unter anderem Aluminiumgalliumnitrid(AlGaN)-Aluminiumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid(InGaN)-Galliumnitrid (GaN), Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid (GaN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid (AlGaN), Silizium-Siliziumcarbid (SixC1-x) und Silizium-SiGe-Heteroübergangshalbleitermaterialien. Für Leistungshalbleiterbauelementanwendungen werden gegenwärtig hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Räumlich relative Ausdrücke wie etwa "unter", "darunter", "unterer", "über", "oberer" und dergleichen werden zur Erleichterung der Beschreibung verwendet, um das Positionieren eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen verschiedene Orientierungen des jeweiligen Bauelements zusätzlich zu anderen Orientierungen als jenen in den Figuren dargestellten einschließen. Weiterhin werden Ausdrücke wie etwa "erster", "zweiter" und dergleichen ebenfalls verwendet, um verschiedene Elemente, Gebiete, Sektionen usw. zu beschreiben, und sind ebenfalls nicht beschränkend gedacht. Gleiche Ausdrücke beziehen sich in der Beschreibung durchweg auf gleiche Elemente.
  • Wie hierin verwendet, sind die Ausdrücke "haben", "enthalten", "einschließlich", "umfassend", "aufweisend" und dergleichen offene Ausdrücke, die die Anwesenheit erwähnter Elemente oder Merkmale anzeigen, zusätzliche Elemente oder Merkmale aber nicht ausschließen. Die Artikel "ein/eine/einer" und "der/die/das" sollen den Plural sowie den Singular beinhalten, sofern der Kontext nicht deutlich etwas Anderes angibt.
  • Unter Berücksichtigung des obigen Bereichs an Varianten und Anwendungen versteht sich, dass die vorliegende Erfindung nicht durch die vorausgegangene Beschreibung beschränkt wird noch durch die beiliegenden Zeichnungen beschränkt wird. Stattdessen wird die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre legalen Äquivalente beschränkt.

Claims (20)

  1. Halbleiterbauelement (1), umfassend einen an einen ersten Lastanschluss (11) und an einen zweiten Lastanschluss (12) gekoppelten Halbleiterkörper (10) und konfiguriert zum Führen eines Laststroms zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12), wobei der erste Lastanschluss (11) Folgendes umfasst: – eine an den Halbleiterkörper (10) gekoppelte zusammenhängende Metallschicht (11-1); und – mindestens eine Metallinsel (11-2), auf und in Kontakt mit der zusammenhängenden Metallschicht (11-1) angeordnet und konfiguriert zum Kontaktieren durch ein Ende (31) eines Bonddrahts (3) und zum Empfangen mindestens eines Teils des Laststroms mit Hilfe des Bonddrahts (3), wobei die zusammenhängende Metallschicht (11-1) und die Metallinsel (11-2) aus dem gleichen Metall bestehen.
  2. Halbleiterbauelement (1) nach Anspruch 1, wobei die zusammenhängende Metallschicht (11-1) und die mindestens eine Metallinsel (11-2) ein monolithisches Metallgebiet bilden.
  3. Halbleiterbauelement (1) nach Anspruch 1 oder 2, wobei die zusammenhängende Metallschicht (11-1) elektrisch mit mindestens einer Sektion des Halbleiterkörpers (10) verbunden ist.
  4. Halbleiterbauelement (1) nach einem der vorhergehenden Ansprüche, wobei die zusammenhängende Metallschicht (11-1) mit dem Halbleiterkörper (10) in Kontakt steht.
  5. Halbleiterbauelement (1) nach einem der vorhergehenden Ansprüche, wobei die zusammenhängende Metallschicht (11-1) eine Dicke (T1) von mindestens 10 µm entlang einer vertikalen Richtung (Z) aufweist.
  6. Halbleiterbauelement (1) nach einem der vorhergehenden Ansprüche, wobei die mindestens eine Metallinsel (11-2) eine Dicke (T2) von mindestens 5 µm entlang einer vertikalen Richtung (Z) aufweist.
  7. Halbleiterbauelement (1) nach einem der vorhergehenden Ansprüche, wobei sich die mindestens eine Metallinsel (11-2) für mindestens 100 µm entlang einer ersten lateralen Richtung (X) und für mindestens 100 µm entlang einer zweiten lateralen Richtung (Y) erstreckt.
  8. Halbleiterbauelement (1) nach einem der vorhergehenden Ansprüche, wobei sich die zusammenhängende Metallschicht (11-1) für mindestens 400 µm entlang einer ersten lateralen Richtung (X) und/oder für mindestens 400 µm entlang einer zweiten lateralen Richtung (Y) erstreckt.
  9. Halbleiterbauelement (1) nach einem der vorhergehenden Ansprüche, wobei die mindestens eine Metallinsel (11-2) mindestens 5% und höchstens 60% einer Oberfläche (11-10) der zusammenhängenden Metallschicht (11-1) bedeckt.
  10. Halbleiterbauelement (1) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterkörper (10) eine Gesamterstreckung entlang der vertikalen Richtung (Z) von weniger als 700 µm aufweist.
  11. Halbleiterbauelement (1) nach einem der vorhergehenden Ansprüche, wobei das Metall eines von Kupfer, Silber, Gold, Palladium, Zink, Nickel, Eisen ist.
  12. Halbleiterbauelement (1) nach einem der vorhergehenden Ansprüche, wobei das in der zusammenhängenden Metallschicht (11-1) vorliegende Metall eine erste Substanz umfasst, wobei die erste Substanz einen Materialanteil von höchstens 1% in der zusammenhängenden Metallschicht (11-1) ausmacht.
  13. Halbleiterbauelement (1) nach einem der vorhergehenden Ansprüche, wobei das in der mindestens einen Metallinsel (11-2) vorliegende Metall eine zweite Substanz umfasst, wobei die zweite Substanz einen Materialanteil von höchstens 1% in der mindestens einen Metallinsel (11-2) ausmacht.
  14. Halbleiterbauelement (1) nach den Ansprüchen 12 und 13, wobei die erste Substanz von der zweiten Substanz verschieden ist.
  15. Halbleiterbauelement (1) nach einem der vorhergehenden Ansprüche, wobei das in der zusammenhängenden Metallschicht (11-1) vorliegende Metall einen ersten Verunreinigungsgrad aufweist und wobei das in der mindestens einen Metallinsel (11-2) vorliegende Metall einen zweiten Verunreinigungsgrad aufweist.
  16. Halbleiterbauelement (1) nach Anspruch 15, wobei jeder des ersten Verunreinigungsgrads und des zweiten Verunreinigungsgrads höchstens 1% beträgt.
  17. Halbleitermodul (5) umfassend ein Halbleiterbauelement (1), mindestens einen Bonddraht (3) und eine Verpackung (4), wobei das Halbleiterbauelement (1) einen an einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) gekoppelten Halbleiterkörper (10) umfasst und konfiguriert ist zum Führen eines Laststroms zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12), wobei der erste Lastanschluss (11) Folgendes umfasst: – eine an den Halbleiterkörper (10) gekoppelte zusammenhängende Metallschicht (11-1); und – mindestens eine Metallinsel (11-2), auf und in Kontakt mit der Metallschicht (11-1) angeordnet und durch ein Ende (31) des Bonddrahts (3) kontaktiert zum Empfangen mindestens eines Teils des Laststroms mit Hilfe des Bonddrahts (3), wobei die zusammenhängende Metallschicht (11-1) und die Metallinsel (11-2) aus dem gleichen Metall bestehen; wobei die Verpackung (4) das Halbleiterbauelement (1) mindestens teilweise umgibt und eine Laststromschnittstelle (41) umfasst, die durch das andere Ende (32) des Bonddrahts (3) kontaktiert wird.
  18. Verfahren (2) zum Verarbeiten eines Halbleiterbauelements (1), umfassend: – Bereitstellen (21) eines Halbleiterkörpers (10) mit einer Oberfläche (10-1) und konfiguriert zum Leiten eines Laststroms; – Herstellen eines ersten Lastanschlusses (11), auf der Oberfläche (10-1) des Halbleiterkörpers (10) angeordnet und konfiguriert zum Empfangen des Laststroms, wobei das Herstellen des ersten Lastanschlusses (11) Folgendes umfasst: – Abscheiden (22) eines ersten Materials, das ein Metall beinhaltet, das einen ersten Verunreinigungsgrad aufweist, um eine an den Halbleiterkörper (10) gekoppelte zusammenhängende Metallschicht (11-1) auszubilden; – Abscheiden (23) eines zweiten Materials, das das gleiche Metall beinhaltet, das einen zweiten Verunreinigungsgrad aufweist, um mindestens eine Metallinsel (11-2) auf und in Kontakt mit der zusammenhängenden Metallschicht (11-1) auszubilden, wobei die mindestens eine Metallinsel (11-2) konfiguriert ist zum Kontaktieren durch ein Ende (31) eines Bonddrahts (3) und zum Empfangen mindestens eines Teils des Laststroms mit Hilfe des Bonddrahts (3).
  19. Verfahren (2) nach Anspruch 18, wobei das Abscheiden (23) des zweiten Materials das Ausführen eines Lithographieverarbeitungsschritts unter Verwendung einer Maske beinhaltet.
  20. Verfahren nach Anspruch 18 oder 19, wobei mindestens eines von Abscheiden (22) des ersten Materials und Abscheiden (23) des zweiten Materials das Ausführen mindestens eines eines Elektroplattierungsverarbeitungsschritts und eines Sputterverarbeitungsschritts beinhaltet.
DE102015219183.4A 2015-10-05 2015-10-05 Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements Active DE102015219183B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015219183.4A DE102015219183B4 (de) 2015-10-05 2015-10-05 Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements
US15/285,250 US10756035B2 (en) 2015-10-05 2016-10-04 Semiconductor device load terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015219183.4A DE102015219183B4 (de) 2015-10-05 2015-10-05 Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102015219183A1 true DE102015219183A1 (de) 2017-04-06
DE102015219183B4 DE102015219183B4 (de) 2019-06-06

Family

ID=58355688

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015219183.4A Active DE102015219183B4 (de) 2015-10-05 2015-10-05 Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements

Country Status (2)

Country Link
US (1) US10756035B2 (de)
DE (1) DE102015219183B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016122318A1 (de) * 2016-11-21 2018-05-24 Infineon Technologies Ag Anschlussstruktur eines Leistungshalbleiterbauelements
US10700019B2 (en) 2017-08-25 2020-06-30 Infineon Technologies Ag Semiconductor device with compressive interlayer
US10978395B2 (en) 2018-07-30 2021-04-13 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device having a power metallization structure
US11031321B2 (en) 2019-03-15 2021-06-08 Infineon Technologies Ag Semiconductor device having a die pad with a dam-like configuration
US11127693B2 (en) 2017-08-25 2021-09-21 Infineon Technologies Ag Barrier for power metallization in semiconductor devices

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020103874A1 (en) * 2018-11-20 2020-05-28 Changxin Memory Technologies, Inc. Semiconductor structure, redistribution layer (rdl) structure, and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921200A (en) * 1974-04-15 1975-11-18 Motorola Inc Composite beam lead metallization
US5298793A (en) * 1990-02-08 1994-03-29 Matsushita Electronics Corporation Semiconductor device including an electrode
DE102004059389A1 (de) * 2004-12-09 2006-06-14 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Kontaktierung eines Halbleiterbauelements
DE102005019574A1 (de) * 2005-04-27 2006-11-09 Infineon Technologies Ag Kontaktierungsanordnung für ein Halbleiterbauelement

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6160846A (ja) * 1984-08-31 1986-03-28 Tamagawa Kikai Kinzoku Kk 半導体装置用銅合金リ−ド材
US5736790A (en) * 1995-09-21 1998-04-07 Kabushiki Kaisha Toshiba Semiconductor chip, package and semiconductor device
US6465879B1 (en) * 1999-10-19 2002-10-15 Citizen Watch Co., Ltd. Structure for mounting semiconductor device, method of mounting same, semiconductor device, and method of fabricating same
JP4185480B2 (ja) * 2004-09-28 2008-11-26 富士通マイクロエレクトロニクス株式会社 積層無鉛めっきを用いた半導体装置及びその製造方法
DE102005022017B3 (de) * 2005-05-12 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel
WO2008048262A1 (en) * 2006-10-18 2008-04-24 Kulicke And Soffa Industries, Inc. Improved conductive bumps, wire loops including the improved conductive bumps, and methods of forming the same
US20090079080A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Semiconductor Device with Multi-Layer Metallization
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5343982B2 (ja) 2009-02-16 2013-11-13 トヨタ自動車株式会社 半導体装置
CN102414825B (zh) 2009-04-28 2014-12-24 三菱电机株式会社 功率用半导体装置
DE102012109995A1 (de) 2012-10-19 2014-04-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
US8916448B2 (en) * 2013-01-09 2014-12-23 International Business Machines Corporation Metal to metal bonding for stacked (3D) integrated circuits
US9196560B2 (en) 2013-10-31 2015-11-24 Infineon Technologies Austria Ag Semiconductor device having a locally reinforced metallization structure and method for manufacturing thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921200A (en) * 1974-04-15 1975-11-18 Motorola Inc Composite beam lead metallization
US5298793A (en) * 1990-02-08 1994-03-29 Matsushita Electronics Corporation Semiconductor device including an electrode
DE102004059389A1 (de) * 2004-12-09 2006-06-14 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Kontaktierung eines Halbleiterbauelements
DE102005019574A1 (de) * 2005-04-27 2006-11-09 Infineon Technologies Ag Kontaktierungsanordnung für ein Halbleiterbauelement

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016122318A1 (de) * 2016-11-21 2018-05-24 Infineon Technologies Ag Anschlussstruktur eines Leistungshalbleiterbauelements
US11239188B2 (en) 2016-11-21 2022-02-01 Infineon Technologies Ag Terminal structure of a power semiconductor device
US10700019B2 (en) 2017-08-25 2020-06-30 Infineon Technologies Ag Semiconductor device with compressive interlayer
US11127693B2 (en) 2017-08-25 2021-09-21 Infineon Technologies Ag Barrier for power metallization in semiconductor devices
US10978395B2 (en) 2018-07-30 2021-04-13 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device having a power metallization structure
US11031321B2 (en) 2019-03-15 2021-06-08 Infineon Technologies Ag Semiconductor device having a die pad with a dam-like configuration

Also Published As

Publication number Publication date
DE102015219183B4 (de) 2019-06-06
US10756035B2 (en) 2020-08-25
US20170098620A1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
DE102015219183B4 (de) Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102013112012B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014115177B4 (de) Halbleitervorrichtung mit einer lokal verstärkten Metallisierungsstruktur und Verfahren zu ihrer Herstellung
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102016122318A1 (de) Anschlussstruktur eines Leistungshalbleiterbauelements
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102014115174B4 (de) Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE102015120547A1 (de) Halbleiterbauelement, Leistungshalbleiterbauelement und Verfahren zum Verarbeiten eines Halbleiterbauelements
DE102011051822A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einer Metallisierungsschicht
DE102014116082A1 (de) Halbleitervorrichtung mit einer spannungskompensierten Chipelelektrode
DE102008035911A1 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102014112186A1 (de) Leistungshalbleiterchipgehäuse
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE112019005209T5 (de) Halbleiterbauelement
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102014109662B4 (de) Halbleiterchip und Gehäuse mit Source-Down- und Sensorkonfiguration
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102017121878A1 (de) Leistungsdiode
DE102017107952A1 (de) Halbleitervorrichtung mit metallisierungsstruktur und herstellungsverfahren für diese

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative