JPH11233512A - 下地表面改質方法及び半導体装置の製造方法 - Google Patents

下地表面改質方法及び半導体装置の製造方法

Info

Publication number
JPH11233512A
JPH11233512A JP10030178A JP3017898A JPH11233512A JP H11233512 A JPH11233512 A JP H11233512A JP 10030178 A JP10030178 A JP 10030178A JP 3017898 A JP3017898 A JP 3017898A JP H11233512 A JPH11233512 A JP H11233512A
Authority
JP
Japan
Prior art keywords
film
insulating film
substrate
sio
teos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10030178A
Other languages
English (en)
Other versions
JP2994616B2 (ja
Inventor
Hiroko Nishimoto
裕子 西本
Setsu Suzuki
摂 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Original Assignee
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd, Canon Marketing Japan Inc filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP10030178A priority Critical patent/JP2994616B2/ja
Priority to US09/095,750 priority patent/US6225236B1/en
Priority to TW087109516A priority patent/TW469532B/zh
Priority to EP98111071A priority patent/EP0939433A3/en
Publication of JPH11233512A publication Critical patent/JPH11233512A/ja
Application granted granted Critical
Publication of JP2994616B2 publication Critical patent/JP2994616B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は、酸素中にオゾンを含むオゾン含有ガ
スとＴＥＯＳとを含んだ反応ガスを用いたＣＶＤ法によ
る成膜前の下地表面改質方法に関し、下地層表面の状態
によらずに下地層表面の表面依存性の影響を受けること
なく、しかも微細かつ深い溝等を有する基板へも適用す
る。 【解決手段】成膜前に、基板上に下地絶縁膜５を形成
し、下地絶縁膜５の表面をプラズマガスに曝して表面改
質する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、下地表面改質方法
及び半導体装置の製造方法に関し、特に酸素（Ｏ 2 ）中
にオゾン（Ｏ3 ）を含むオゾン含有ガスとテトラエチル
オルソシリケート（ＴＥＯＳ：Tetraethylorthosilicat
e ）とを含んだ反応ガス( 以下、Ｏ3 ／ＴＥＯＳ反応ガ
スと記す。) を用いたＣＶＤ（Chemical Vapor Deposit
ion ）法による成膜前の下地表面改質方法及び半導体装
置の製造方法に関する。
【０００２】
【従来の技術】O3/TEOS 反応ガスを用いたCVD 法により
成膜した膜 (以下、O3/TEOS CVD SiO2膜と記す。) は、
O2中のO3濃度が高いほど、緻密で、エッチングレートが
小さく、高温熱処理しても収縮せず、水分の含有量が少
なく、フロー特性の良いものが得られる。以下、高濃度
のO3を含む O3/TEOS反応ガス（以下、High O3/TEOS反応
ガスと記す。）を用いて成膜したシリコン酸化膜のこと
をHigh O3/TEOS CVD SiO 2 膜と記し、又、低濃度のO3を
含む O3/TEOS反応ガス（以下、Low O3/TEOS 反応ガスと
記す。）を用いて成膜したシリコン酸化膜のことをLow
O3/TEOS CVD SiO2膜と記す。
【０００３】High O3/TEOS CVD SiO2 膜は、下地層の表
面の状態に大きく依存する。特に、SiO2膜あるいは Si3
N4膜等の表面上に High O3/TEOS CVD SiO2膜を成膜する
と異常成長が生じ、図１１に示すように、膜のポーラス
化、膜の表面の表面荒れ、成膜速度の低下を生じる。一
方、下地層の表面上にLow O3/TEOS CVD SiO2膜を成膜し
た場合、このLow O3/TEOS CVD SiO2膜には上述した Hig
h O3/TEOS CVD SiO2膜のような異常成長は見られない。
しかし、Low O3/TEOS CVD SiO2膜は、 High O3/TEOS CV
D SiO2膜に比べて、緻密性等の膜質が劣る。
【０００４】したがって、下地層の表面状態に影響を受
けないようにして High O3/TEOS CVD SiO2膜を成膜する
ことが、スムースな膜形成、高品質の膜形成、狭い凹部
領域への良好な埋込み性を得るためには必要となる。従
来、 High O3/TEOS CVD SiO2膜の成膜前に下地層の表面
依存性を消去するための方法には、以下のような方法が
ある。
【０００５】（１）第１に、図１２（ａ）に示すよう
に、下地層１２０の表面にプラズマを照射する方法があ
り、改質された下地層１２０上に、図１２（ｂ）に示す
ように、 High O3/TEOS CVD SiO2膜１２１を形成する。 （２）第２に、図１３（ａ）に示すように、下地層１３
０を被覆してプラズマCVD 法により下地絶縁膜のプラズ
マSiO2膜１３１を成膜する方法があり、下地絶縁膜１３
１上に、図１３（ｂ）に示すように、 High O3/TEOS CV
D SiO2膜１３２を成膜する。
【０００６】プラズマSiO2膜１３１を成膜する際のプラ
ズマCVD 法による成膜の条件に応じて、High O3/TEOS C
VD SiO2 膜１３２と成膜上適合性の良いプラズマSiO2膜
１３１を得ることができる。したがって、下地層１３０
の表面上に、この適合性の良いプラズマSiO2膜１３１を
下地絶縁膜として成膜した後に、プラズマSiO2膜１３１
表面上にHigh O3/TEOS CVD SiO2 膜１３２を成膜すれ
ば、優れた膜質を持ったHigh O3/TEOS CVD SiO2 膜を得
ることができる。
【０００７】（３）第３に、図１４（ａ）に示すよう
に、下地層１４０の表面を被覆して下地絶縁膜のLow O3
/TEOS CVD SiO2膜１４１あるいは低圧下で形成したO3/T
EOS CVD SiO2膜( 以下、低圧O3/TEOS CVD SiO2膜と記
す。) １４１を成膜する方法があり、下地絶縁膜１４１
上に、図１４（ｂ）に示すように、High O3/TEOS CVD S
iO 2 膜１４２を成膜する。 High O3/TEOS CVD SiO2膜１
４２は、Low O3/TEOS CVDSiO2膜または低圧O3/TEOS CVD
SiO2膜１４１と適合性が良く、その上での成膜レート
が速いため、形成しやすい。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法ではそれぞれ以下のような問題がある。即
ち、 （１）下地層１２０の表面をプラズマ照射する方法で
は、下地層１２０表面の種類やプラズマ照射の条件によ
り、下地層１２０の表面依存性を消去できる場合とでき
ない場合とがある。そのため、プラズマ照射の条件は全
ての下地層１２０について共通化、標準化できるという
ものではなく、下地層１２０の状態に合わせてその都度
最適化が必要であった。
【０００９】（２）下地絶縁膜としてプラズマSiO2膜１
３１を成膜する方法では、プラズマSiO2膜１３１は、ス
テップカバリッジが悪く、微細かつ深い溝等のある下地
層への適用には向いていない。 （３） High O3/TEOS CVD SiO2膜１４２の成膜前に下地
絶縁膜としてLow O3/TEOS CVD SiO2膜１４１あるいは低
圧O3/TEOS CVD SiO2膜１４１を形成する方法では、Low
O3/TEOS CVD SiO2膜等１４１は等方的膜形成特性を持っ
ており、さらに、下地層１３０の表面依存性の影響を受
けないようにするために、膜厚として、１０００Å以上
の厚さを必要とする。したがって、微細かつ深い溝等の
ある下地層への適用には向いていない。また、Low O3/T
EOS CVD SiO2膜等１４１は、 High O3/TEOS CVD SiO2膜
に比べて緻密性が低く、下地絶縁膜としては不向きであ
る。
【００１０】本発明は、係る従来例の問題点に鑑みて創
作されたものであり、下地層表面の状態によらずに下地
層表面の表面依存性の影響を受けることなく、しかも微
細かつ深い溝等（例えば、トレンチ溝、メタル配線層
間、メタル下層間など）を有する下地層へも適用できる
下地表面改質方法及び半導体装置の製造方法を提供する
ことを目的とする。
【００１１】
【課題を解決するための手段】上記した課題を解決する
ため、本発明は下地表面改質方法に係り、成膜前に、基
板上に下地絶縁膜を形成し、該下地絶縁膜の表面をプラ
ズマガスに曝して表面改質することを特徴としている。
前記基板は、凹部領域、例えば基板に形成された溝、絶
縁層上に形成された配線層間の凹部を有することを特徴
としている。
【００１２】また、前記シリコン酸化膜はテトラエチル
オルソシリケートとオゾン含有ガスとを反応させて形成
したものであり、オゾン含有ガスは酸素中のオゾン濃度
が１％以下であることを特徴としている。また、前記下
地絶縁膜の膜厚は１００Å以上であることを特徴として
いる。また、前記プラズマガスは、少なくともＮＨ3 ，
Ｈｅ，Ａｒ，Ｏ2 ，又はＮ2Ｏのうちのいずれかを用い
て生成されたものであることを特徴としている。
【００１３】また、上記した課題を解決するため、本発
明は半導体装置の製造方法に係り、上記下地表面改質方
法により下地絶縁膜表面の改質を行った後に、前記下地
絶縁膜の上に絶縁膜を形成することを特徴としている。
前記絶縁膜は、酸素中のオゾン濃度が４％以上であるオ
ゾン含有ガスとテトラエチルオルソシリケートとを反応
させて形成したシリコン酸化膜であることを特徴として
いる。
【００１４】本発明の下地表面改質方法によれば、成膜
前に、基板上に下地絶縁膜を形成し、さらに下地絶縁膜
の表面をプラズマ照射している。成膜前に、基板上に下
地絶縁膜を形成しているので、基板表面の状態によらず
に基板の表面依存性の影響を回避することができる。さ
らに、下地絶縁膜の表面をプラズマ照射しているため、
下地絶縁膜の表面を改質することができる。この場合、
品種ごとに異なる表面状態を有すると考えられる基板の
表面そのものではなくて基板表面に形成した下地絶縁膜
の表面を改質すればよいため、共通化，標準化した表面
改質方法を得ることができる。
【００１５】これにより、下地絶縁膜上に成膜する場
合、下地絶縁膜の表面が改質されているため、下地表面
依存性の影響を受けずに下地絶縁膜上に絶縁膜等を成膜
することができる。また、本願発明者の実験によれば、
下地絶縁膜にプラズマ照射すれば、基板の表面依存性の
影響を受けなくなる下地絶縁膜の膜厚をより薄くするこ
とができることがわかった。
【００１６】例えば、Ｏ2 中のＯ3 の濃度が１％以下の
オゾン含有ガスとテトラエチルオルソシリケート（ＴＥ
ＯＳ）ガスとを用いて下地絶縁膜を形成した場合、基板
の表面依存性の影響を受けなくなる最小膜厚１００Åを
得た。本発明によれば、下地絶縁膜の表面をプラズマ照
射しているため、下地絶縁膜の膜質が緻密になり、下地
絶縁膜の膜厚を薄くしても基板の表面依存性の影響を受
けなくすることができる。
【００１７】また、下地絶縁膜の膜厚を薄くすることが
できるので、本願発明者の実験結果によれば、トレンチ
溝、メタル配線層間、メタル下層間等の０．１μｍ程度
の非常に狭い幅の凹部領域を有する基板への下地絶縁膜
の形成が可能となる。特に、低濃度オゾンを含むオゾン
含有ガスとＴＥＯＳとを用いて非常に狭い幅の凹部領域
を有する基板表面に下地絶縁膜を成膜した場合、平坦
性、ステップカバリッジ性、埋め込み性が優れ、しかも
緻密性が高い下地絶縁膜が得られることがわかった。
【００１８】さらに、本発明の半導体装置の製造方法に
よれば、絶縁膜の成膜前に、基板上に下地絶縁膜を成膜
した後、プラズマ照射により下地絶縁膜表面を改質し、
その上に絶縁膜を成膜している。このため、微細かつ深
い溝等（例えば、トレンチ溝、メタル配線層間、メタル
下層間など）を有する基板へも適用でき、かつ基板の表
面依存性の影響を受けずに、膜質のよい絶縁膜を成膜す
ることができる。
【００１９】特に、１％以下の低濃度オゾンを含むオゾ
ン含有ガスとＴＥＯＳを用いて下地絶縁膜を形成し、改
質された下地絶縁膜上に４％以上の高濃度オゾンを含む
オゾン含有ガスとＴＥＯＳを用いて絶縁膜を形成した場
合には、下地絶縁膜と絶縁膜との成膜上の適合性が非常
によく、好ましい組み合わせである。
【００２０】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態に係る成膜前の下地表面改質方法及び半導
体装置の製造方法について説明する。本実施の形態で
は、シリコンウエハ１上にLow O3/TEOS CVD SiO2膜５を
形成した後に、Low O3/TEOS CVD SiO2膜５の表面をNH3
プラズマ中に曝してLow O3/TEOS CVD SiO2膜５の表面を
改質し、その後、Low O3/TEOS CVD SiO2膜５の表面上に
High O3/TEOS CVD SiO2 膜７を形成している。
【００２１】Low O3/TEOS CVD SiO2膜５の表面へのプラ
ズマ照射に用いる装置は、図９に示す陽極結合方式の平
行平板型のプラズマ装置である。この装置のチャンバ９
１内には、上部電極ＲＦ９２と下部電極ＬＦ９３が対向
して設置されており、上部電極ＲＦ９２には、周波数１
３．５６ＭＨｚの高周波電源９４が接続されていて、下
部電極ＬＦ９３には３８０ＫＨｚの低周波電源９５が接
続されている。チャンバ９１には、ガス導入配管９６が
接続されており、このガス導入配管９６からNH 3 ガスを
チャンバ９１内に導入する。
【００２２】次に、上記表面改質処理装置を用いて下地
表面改質処理を行う方法について説明する。図１は、本
発明の実施の形態の下地表面改質方法を用いた半導体装
置の製造方法を示す断面図である。まず、図１（ａ）に
示すように、シリコンウエハ１上にポリシリコン膜を形
成した後、パターニングして配線２を形成する。このと
き、隣接する配線２間の間隔が、０．５μｍとなるよう
にパターニングする。
【００２３】次に、図１（ｂ）に示すように、シリコン
ウエハ１及び配線２を覆うように膜厚２００ｎｍのシリ
コン窒化膜（ Si3N4膜）３を形成する。このとき、隣接
する配線２間に、幅が０．１μｍであり、深さが０．５
μｍであるSi3N4 膜３で被覆された溝（凹部）４が形成
される。以上が基板を構成する。そして、 Si3N4膜３の
表面の温度が４００℃となるように加熱した後に、 Si3
N4膜３の表面を、O2中の濃度が１％以下である低濃度の
O3を含んだオゾン含有ガスとＴＥＯＳの混合ガス（以
下、Low O3/TEOS 反応ガスと称する。）に曝す。
【００２４】所定時間の後に、図１（ｃ）に示すよう
に、 Si3N4膜３の表面上に、Low O3/TEOS CVD SiO2膜５
（下地絶縁膜）が形成される。このとき、Low O3/TEOS
CVD SiO2膜５は、膜厚が１００Å以上となるように形成
する。Low O3/TEOS CVD SiO2膜５の膜厚を１００Åと薄
くするのは、狭い幅の溝４へのステップカバレージ性を
低下させずに狭い幅の溝４内を被覆するためである。ま
た、１００Åを下限とするのは、基板の表面依存性の影
響を受けないようにするためである。
【００２５】また、Si3N4 膜３で被覆された溝４内にLo
w O3/TEOS CVD SiO2膜５が形成されるため、Low O3/TEO
S CVD SiO2膜５により覆われた溝６は、幅が０．０８μ
ｍとなり、深さが０．４９μｍとなる。さらに、図２
（ａ）に示すように、Low O3/TEOS CVD SiO2膜５の表面
の温度が３５０℃となるように加熱した後に、Low O3/T
EOS CVD SiO2膜５の表面をアンモニア（ＮＨ3 ）のプラ
ズマ流に１５秒乃至５分間程度接触させ、Low O3/TEOS
CVD SiO2膜５の表面の表面改質処理を行う。
【００２６】このとき、 Si3N4膜３の表面をLow O3/TEO
S CVD SiO2膜５で被覆しているため、下地の種類に係わ
ることなく、Low O3/TEOS CVD SiO2膜５の表面だけを改
質すればよいので、下地表面改質条件を共通化、標準化
することができる。また、改質によりLow O3/TEOS CVD
SiO2膜５は緻密化されてHigh O3/TEOS CVDSiO2 膜と同
等の膜質とすることができる。このため、Low O3/TEOS
CVD SiO2膜５の膜厚を１００Åまで薄くしているにもか
かわらず、 Si3N4膜３の表面依存性の影響を受けないよ
うにすることができる。従って、微細、かつ深い溝等を
有する基板の表面改質も可能となる。
【００２７】次に、図２（ｂ）に示すように、Low O3/T
EOS CVD SiO2膜５の表面の温度が４００℃となるように
加熱した後に、O2中の濃度が４％以上の高濃度のO3を含
むオゾン含有ガスとＴＥＯＳとの混合ガス（以下、 Hig
h O3/TEOS 反応ガスと称する。）を用いたプラズマＣＶ
Ｄ法により、Low O3/TEOS CVD SiO2膜５の表面に High
O3/TEOS CVD SiO2膜７を形成する。このとき、 High O3
/TEOS CVD SiO2膜７は、溝６内を完全に埋め、さらに、
Low O3/TEOS CVD SiO2膜５を完全に覆うことになる。
【００２８】Si3N4膜３の表面をLow O3/TEOS CVD SiO2
膜５で被覆して Si3N4膜３の表面依存性の影響を受けな
いようにし、かつLow O3/TEOS CVD SiO2膜５の表面を改
質している。このため、異常成長を生じさせることな
く、Low O3/TEOS CVD SiO2膜５上に High O3/TEOS CVD
SiO2膜７を形成することができる。次に、本願発明者の
行った実験について以下に説明する。以下の３つの項目
について調査した。
【００２９】第１に、Low O3/TEOS CVD SiO2膜５の膜厚
に対するHigh O3/TEOS CVD SiO2 膜７の成膜速度比を調
べ、Low O3/TEOS CVD SiO2膜５の膜厚と表面依存性との
関係を調べた。第２に、Low O3/TEOS CVD SiO2膜５の表
面へのプラズマ照射時間に対するHighO3/TEOS CVD SiO
2 膜７の成膜速度比と、High O3/TEOS CVD SiO2 膜７を
成膜する際の下地表面依存性について調べた。
【００３０】第３に、成膜したHigh O3/TEOS CVD SiO2
膜７の平坦性、ステップカバリッジ性、及び埋め込み性
についても調べた。以下に上記実験の詳細な内容とその
結果について説明する。シリコン窒化膜の上に下地絶縁
膜としてLow O3/TEOS CVD SiO2膜５を形成し、Low O3/T
EOS CVD SiO2膜５の表面へのプラズマ照射は、NH3 プラ
ズマ流を用いて２分間行った。
【００３１】図３は、Low O3/TEOS CVD SiO2膜５の膜厚
に対するHigh O3/TEOS CVD SiO2 膜７の成膜速度比を示
すグラフである。横軸にLow O3/TEOS CVD SiO2膜５の膜
厚をとり、縦軸に成膜速度比をとった。成膜速度比と
は、シリコンウエハ１上に直接High O3/TEOS CVD SiO2
膜７を成膜したときの成膜速度に対する、Low O3/TEOSC
VD SiO2膜５上にHigh O3/TEOS CVD SiO2 膜７を成膜し
たときの成膜速度の比を表したものである。
【００３２】図３に示す結果より、Low O3/TEOS CVD Si
O2膜５の膜厚が１００Å以上あれば、High O3/TEOS CVD
SiO2 膜７の成膜速度はシリコンウエハ１上に成膜した
ときとほとんど変わりがなくなるが、膜厚１００Å以下
であれば、膜厚が薄くなるほど徐々に成膜速度が遅くな
り、０Åに近づくとシリコンウエハ１上に成膜したとき
の成膜速度の約８０％に近づいていくことがわかる。
【００３３】したがって、Low O3/TEOS CVD SiO2膜５の
膜厚は１００Å以上あれば、成膜速度をシリコンウエハ
１上に成膜したときと同じ程度にすることができ、High
O3/TEOS CVD SiO2 膜７を成膜する際の下地表面依存性
を消去することができることがわかる。図４は、プラズ
マ照射時間に対する成膜速度比を示すグラフである。横
軸にLow O3/TEOS CVD SiO2膜５の表面のプラズマ照射時
間をとり、縦軸にHigh O3/TEOSCVD SiO2 膜７の成膜速
度比をとった。成膜速度比は図３と同じことを意味す
る。
【００３４】この場合、Low O3/TEOS CVD SiO2膜５の膜
厚を１００Å一定とした。図４より、Low O3/TEOS CVD
SiO2膜５へのプラズマ照射時間が約１分以下では、成膜
速度がシリコンウエハ１上に直接High O3/TEOS CVD SiO
2 膜７を成膜したときの成膜速度よりも早くなり、下地
依存性の影響を完全に除くことができることがわかっ
た。また、一分以上プラズマ照射時間を長しても、急速
に成膜速度が遅くなることはなく、十分に実用に耐え得
ると考えられる。このように、プラズマ照射時間に関し
て、下地依存性の改善効果に対するマージンが広いこと
が分かった。
【００３５】図１０（ａ），（ｂ）は、本実施例に係る
製造方法及び製造条件により成膜した High O3/TEOS CV
D SiO2膜７の断面形状や表面状態を示す写真である。図
１０（ａ），（ｂ）に示すように、成膜した High O3/T
EOS CVD SiO2膜７は、平坦性、ステップカバリッジ性、
及び埋め込み性が優れていることが分かる。なお、本実
施の形態では、Low O3/TEOS CVD SiO2膜５を用いている
が、そのかわりに、PSG(Phosphosilicate glass)膜，BS
G(Borophophosilicate glass) 膜，BPSG(Borophophosil
icate glass) 膜，低圧O3/TEOS SiO2膜， SiH2Cl2とN2O
とを反応させて形成するSiH2Cl2/N2O SiO2膜，又はO2
とTEOSとを反応させて形成するO2/TEOS SiO2膜のうちの
いずれかを用いてもよい。
【００３６】PSG 膜を成膜する場合の成膜用ガスとし
て、O3とTEOSとTMP(Trimetylphosphite:P(OCH3)3) 又は
TMOP(Trimethylphosphate:PO(OCH3)3)との混合ガスを用
い、BSG 膜を成膜する場合の成膜用ガスとして、O3とTE
OSとTMB(Trimetylborate:B(OCH 3)3)との混合ガスを用
い、BPSG膜を成膜する場合の成膜用ガスとして、O3とTE
OSとTMB とTMP 又はTMOPとの混合ガスを用いることがで
きる。
【００３７】PSG 膜，BSG 膜，BPSG膜，又は低圧O3/TEO
S SiO2膜のうちのいずれかを成膜するとき、 Si3N4膜３
の表面が３５０℃以上となるように加熱する。また、Si
H2Cl 2/N2O SiO2膜，又はO2/TEOS SiO2膜のうちのいずれ
かを成膜するときには、 Si3N4膜３の表面が６５０℃以
上となるように加熱する。Low O3/TEOS CVD SiO2膜５の
表面にプラズマ照射している間、Low O3/TEOS CVD SiO2
膜５の表面の加熱温度は、室温以上であればよく、より
好ましくは、１００℃〜４００℃であればよい。
【００３８】さらに、 High O3/TEOS CVD SiO2膜７の成
膜時において、Low O3/TEOS CVD SiO2膜５の表面の温度
を４００℃としているが、温度３５０℃以上であればよ
い。また、プラズマ処理に用いるガスは、NH3 が表面改
質に関して最も大きな効果を得ることができるが、 NH3
のかわりに、Ar，He，N2O ，N2，O2等を用いてもよい。 （第１の実施例）図５は、本発明の第１の実施例に係る
本発明の下地表面改質方法について示す断面図である。
【００３９】本実施例では、シリコンウエハ５１に幅が
０．１μｍのトレンチ溝（凹部）５２を形成し、次いで
このトレンチ溝５２を被覆して下地絶縁膜を形成する。
そして、下地絶縁膜の平坦性、ステップカバリッジ性及
び埋め込み性について調べた。まず、シリコンウエハ５
１上に薄い膜厚のシリコン酸化膜（SiO2膜）５３を形成
した後に、SiO2膜５３上にSi3N4 膜５４を形成する。
【００４０】次いで、パターニングにより、トレンチを
形成すべきところのSi3N4 膜５４及びSiO2膜５３を幅１
５０ｎｍにわたって除去する。次いで、パターニングし
たSi3N4 膜５４及びSiO2膜５３をマスクにしてシリコン
ウエハ５１をエッチングし、幅が１５０ｎｍのトレンチ
溝５２を形成する。
【００４１】次に、熱酸化によりトレンチ溝５２内に露
出したシリコンウエハ５１表面にSiO2膜５３を形成し、
平坦部分のSiO2膜５３と繋げる。以上が基板を構成す
る。次いで、SiO2膜５３上及びSi3N4 膜５４上に膜厚１
０ｎｍで均一にLow O3/TEOS CVD SiO2膜５５を形成した
後に、Low O3/TEOS CVD SiO2膜５５の表面をNH3 プラズ
マに曝してLow O3/TEOS CVD SiO2膜５５の表面を改質す
る。
【００４２】次に、Low O3/TEOS CVD SiO2膜５５の表面
上にHigh O3/TEOS CVD SiO2 膜５６を形成する。この実
験によれば、異なる材料が基板表面に露出しているが、
基板表面を被覆してLow O3/TEOS CVD SiO2膜５５を形成
しているので、材料が異なることによる表面依存性の影
響を受けなくなるようにすることができる。
【００４３】また、Low O3/TEOS CVD SiO2膜５５にプラ
ズマ照射しているので、Low O3/TEOS CVD SiO2膜５５の
膜厚を薄くすることができ、これにより、１００ｎｍ以
下のトレンチ溝５２等の狭い凹部領域への成膜が可能と
なる。また、Low O3/TEOS CVD SiO2膜５５を用いている
ので、下地絶縁膜の平坦性、ステップカバリッジ性及び
埋め込み性が優れている。
【００４４】したがって、微細、かつ深い溝等の狭い凹
部領域を有する基板に本発明を適用することが可能とな
る。 （第２の実施例）図６は、本実施例に係る下地表面改質
方法およびそれを用いた半導体装置の製造方法について
示す断面図である。本実施例では、シリコンウエハ６１
上の絶縁膜の上に形成された配線層とこの配線層を被覆
するプラズマSiO2膜とで構成される基板に本発明を適用
している。
【００４５】まず、シリコンウエハ６１上にSiO2膜６２
を形成した後、SiO2膜６２上にAl及びTiN からなる配線
６３を形成する。次いで、配線６３を被覆して膜厚０．
１μｍのプラズマSiO2膜６４を形成する。プラズマSiO2
膜６４は水分に対する配線保護の役目をする。次に、隣
接する配線６３に沿ってできた溝６６内のプラズマSiO2
膜６４上及びプラズマSiO2膜６４上に、膜厚０．０５μ
ｍのLow O3/TEOS CVD SiO2膜６５を形成する。このと
き、Low O3/TEOS CVD SiO2膜６５は下地との適合性が良
いため全体にわたって均一な膜厚のLow O3/TEOS CVD Si
O2膜６５が形成される。
【００４６】次いで、Low O3/TEOS CVD SiO2膜６５の表
面をNH3 プラズマ中に曝してLow O3/TEOS CVD SiO2膜６
５の表面を改質する。続いて、溝６６内外のLow O3/TEO
S CVD SiO2膜６５の表面にHigh O3/TEOS CVD SiO2 膜６
７を形成する。この実験によれば、Low O3/TEOS CVD Si
O2膜６５の膜厚を薄くしているので、プラズマSiO2膜で
被覆された配線層間の狭い凹部領域への成膜が可能であ
る。
【００４７】また、Low O3/TEOS CVD SiO2膜６５を用い
ているので、凹部領域に成膜したLow O3/TEOS CVD SiO2
膜６５は平坦性、ステップカバリッジ性及び埋め込み性
が優れている。したがって、微細、かつ深い溝等の狭い
凹部領域を有する基板に本発明を適用することが可能と
なる。 （第３の実施例）図７は、本実施例に係る下地表面改質
方法およびそれを用いた半導体装置の製造方法について
示す断面図である。本実施例では、半導体基板の絶縁膜
と、この上に狭い間隔を保って隣接して形成された配線
とから構成される基板に本発明を適用する。そして、配
線に直接接するように配線を被覆して下地絶縁膜を形成
する。即ち、絶縁膜と導電膜の異なる材料が表面に露出
している基板上に直接下地絶縁膜を形成する。
【００４８】まず、シリコンウエハ７１上にSiO2膜７２
を形成し、さらにSiO2膜７２上にAl及びTiN からなる配
線７３を形成する。これらの配線７３は、隣接する配線
７３間の間隔が２５０ｎｍとなるように形成される。以
上が基板を構成する。次に、SiO2膜７２上、配線７３を
被覆する膜厚２０ｎｍのLow O3/TEOS CVD SiO2膜７５を
形成する。このとき、Low O3/TEOS CVD SiO2膜７５はあ
まり下地依存性の影響を受けにくいため配線７３間の溝
７４内外にわたって均一な膜厚のLowO3/TEOS CVD SiO2
膜７５が形成される。
【００４９】次いで、Low O3/TEOS CVD SiO2膜７５の表
面をNH3 プラズマに曝してLow O3/TEOS CVD SiO2膜７５
の表面を改質した後に、溝７４内外のLow O3/TEOS CVD
SiO2膜７５の表面上にHigh O3/TEOS CVD SiO2 膜７６を
形成する。この実験によれば、異なる材料が表面に露出
している基板表面をLow O3/TEOSCVD SiO2膜７５により
被覆しているので、異なる材料が露出することによる表
面依存性を抑制することができる。これにより、Low O3
/TEOS CVD SiO2膜７５上に表面依存性の影響を受けるこ
となくHigh O3/TEOS CVD SiO2 膜７６を形成することが
できる。
【００５０】また、Low O3/TEOS CVD SiO2膜７５の膜厚
を薄くしているので、配線層間の狭い凹部領域への成膜
が可能である。さらに、凹部領域に成膜したLow O3/TEO
S CVD SiO2膜７５は平坦性、ステップカバリッジ性及び
埋め込み性が優れている。したがって、微細、かつ深い
溝等の狭い凹部領域を有する基板表面の改質に本発明を
適用することが可能となる。 （第４の実施例）図８は、本実施例に係る下地表面改質
方法について示す断面図である。本実施例では、サイド
ウオールスペーサを配線の側部に備えた配線を被覆して
下地絶縁膜を形成している。サイドウオールスペーサに
より下地絶縁膜を被覆する際の段差が緩和される。
【００５１】まず、シリコンウエハ８１上にSiO2膜８２
を形成した後、SiO2膜８２上にAl及びTiN からなる配線
８３を形成する。この配線８３は、隣接する配線８３間
の間隔が１００ｎｍとなるように形成する。次いで、配
線８３を被覆してSiO2（又はSi3N4 ）膜を形成したのち
異方性エッチングにより配線８３の両側面にサイドウオ
ールスペーサ８４を形成する。これにより、配線８３の
側面は裾拡がりの形状となり、段差を緩和する。サイド
ウオールスペーサ８４間に溝が形成される。以上が基板
を構成する。
【００５２】次に、配線８３を被覆して、膜厚１０ｎｍ
のLow O3/TEOS CVD SiO2膜８５を形成する。このとき、
溝の内外に均一な膜厚のLow O3/TEOS CVD SiO2膜８５が
形成される。次いで、Low O3/TEOS CVD SiO2膜８５の表
面をNH3 プラズマ中に曝してLow O3/TEOS CVD SiO2膜８
５の表面を改質する。
【００５３】次に、溝８６の内外のLow O3/TEOS CVD Si
O2膜８５の表面上にHigh O3/TEOS CVD SiO2 膜８７を形
成する。この結果より、異なる材料が表面に露出してい
る基板表面をLow O3/TEOS CVDSiO2膜８５により被覆し
ているので、異なる材料が露出することによる表面依存
性を抑制することができる。これにより、Low O3/TEOS
CVD SiO2膜８５上に表面依存性の影響を受けることなく
High O3/TEOS CVD SiO2 膜８６を形成することができ
る。また、Low O3/TEOS CVD SiO2膜８５の膜厚を薄くし
ているので、配線層間の狭い凹部領域への成膜が可能で
ある。さらに、凹部領域に成膜したLow O3/TEOS CVD Si
O2膜８５は平坦性、ステップカバリッジ性及び埋め込み
性が優れている。したがって、微細、かつ深い溝等の狭
い凹部領域を有する基板表面の改質に本発明を適用する
ことが可能となる。
【００５４】
【発明の効果】以上のように、本発明の下地表面改質方
法によれば、成膜前に、基板上に下地絶縁膜を形成し、
さらに下地絶縁膜の表面をプラズマ照射している。成膜
前に、基板上に下地絶縁膜を形成しているので、基板表
面の状態によらずに基板の表面依存性の影響を回避する
ことができる。
【００５５】さらに、下地絶縁膜の表面をプラズマ照射
しているため、下地絶縁膜の表面を改質することができ
る。この場合、基板の表面そのものではなくて基板表面
に形成した下地絶縁膜の表面を改質すればよいため、共
通化，標準化した表面改質方法を得ることができる。こ
れにより、下地絶縁膜上に成膜する場合、下地絶縁膜の
表面が改質されているため、下地表面依存性の影響を受
けずに下地絶縁膜上に絶縁膜等を成膜することができ
る。
【００５６】また、下地絶縁膜の表面をプラズマ照射し
ているため、下地絶縁膜の膜質が緻密になり、下地絶縁
膜の膜厚を薄くしても基板の表面依存性の影響を受けな
くすることができる。従って、非常に狭い幅の凹部領域
を有する基板への下地絶縁膜の形成が可能となる。特
に、低濃度オゾンを含むオゾン含有ガスとＴＥＯＳとを
用いて非常に狭い幅の凹部領域を有する基板表面に下地
絶縁膜を成膜した場合、平坦性、ステップカバリッジ
性、埋め込み性が優れ、しかも緻密性が高い下地絶縁膜
が得られる。
【００５７】さらに、本発明の半導体装置の製造方法に
よれば、絶縁膜の成膜前に、基板上に下地絶縁膜を成膜
した後、プラズマ照射により下地絶縁膜表面を改質し、
その上に絶縁膜を成膜している。このため、微細かつ深
い溝等を有する基板へも適用でき、かつ基板の表面依存
性の影響を受けずに、膜質のよい絶縁膜を成膜すること
ができる。特に、１％以下の低濃度オゾンを含むオゾン
含有ガスとＴＥＯＳを用いて下地絶縁膜を形成し、改質
された下地絶縁膜上に４％以上の高濃度オゾンを含むオ
ゾン含有ガスとＴＥＯＳを用いて絶縁膜を形成した場合
には、下地絶縁膜と絶縁膜との成膜上の適合性が非常に
よく、好ましい組み合わせである。
【図面の簡単な説明】
【図１】本発明の実施の形態の下地表面改質方法に係る
半導体装置の製造方法を示す断面図（その１）である。
【図２】本発明の実施の形態の下地表面改質方法に係る
半導体装置の製造方法を示す断面図（その２）である。
【図３】本実施例に係るLow O3/TEOS CVD SiO2膜の膜厚
に対する High O3/TEOS CVD SiO2膜の成膜速度比を示す
グラフである。
【図４】本実施例に係るプラズマ照射時間に対する成膜
速度比を示すグラフである。
【図５】本実施例に係るトレンチ溝に本発明を適用した
例について示す断面図である。
【図６】本実施例に係るプラズマSiO2膜で被覆したメタ
ル配線層間に本発明を適用した例について示す断面図で
ある。
【図７】本実施例に係る材質の異なる配線から構成され
るメタル配線層間に本発明を適用した例について示す断
面図である。
【図８】本実施例に係るサイドオールスペーサを配線の
側部に備えたメタル下層間に本発明を適用した例につい
て示す断面図である。
【図９】本実施例のプラズマ表面改質処理に用いた陽極
結合方式の平行平板型のプラズマ装置を示す側面図であ
る。
【図１０】本実施例に係る、成膜した High O3/TEOS CV
D SiO2膜の状態を示す写真である。
【図１１】従来の技術に係るSiO2膜あるいは Si3N4膜の
表面上に High O3/TEOS CVD SiO2膜を成膜した場合の異
常成長を示す断面図である。
【図１２】従来の技術に係る下地表面改質方法を示す断
面図（その１）である。
【図１３】従来の技術に係る下地表面改質方法を示す断
面図（その２）である。
【図１４】従来の技術に係る下地表面改質方法を示す断
面図（その３）である。
【符号の説明】
１ シリコンウエハ（基板）、 ２ 配線（基板）、 ３ Si3N4膜（基板）、 ４，６ 溝（凹部）、 ５ Low O3/TEOS CVD SiO2 膜（下地絶縁膜）、 ７ High O3/TEOS CVD SiO2膜（絶縁膜）、 ５１ ６１ ７１ ８１ シリコンウエハ（基板）、 ５２ トレンチ溝（凹部）、 ５３，６２，７２，８２ SiO2膜（基板）、 ５４ Si3N4膜（基板）、 ５５，６５，７５，８５ Low O3/TEOS CVD SiO2膜（下
地絶縁膜）、 ５６，６７，７６，８７ High O3/TEOS CVD SiO2 膜
（絶縁膜）、 ６３，７３ 配線（基板）、 ６４， プラズマSiO2膜（基板）、 ６６，７４，８６ 溝（凹部）、 ８４ サイドウオールスペーサ（基板）。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年３月２３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、下地表面改質方法に係り、
成膜前に、基板上に膜厚１０ｎｍ以上、１００ｎｍ未満
の下地絶縁膜を形成し、該下地絶縁膜の表面をプラズマ
ガスに曝して表面改質することを特徴としている。ま
た、前記基板は、凹部領域、例えば基板に形成された
溝、又は絶縁層上に形成された配線層間の凹部を有する
ことを特徴としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】また、前記下地絶縁膜はシリコン酸化膜、
ＰＳＧ膜、ＢＳＧ膜又はＢＰＳＧ膜のうちいずれかであ
ることを特徴としている。これらの絶縁膜はテトラエチ
ルオルソシリケートとオゾン含有ガスとを含む混合ガス
を反応させて形成したものであり、オゾン含有ガスは酸
素中のオゾン濃度が０．１％以上、１％以下であること
を特徴としている。さらに、前記プラズマガスは、少な
くともＮＨ3 、Ｈｅ、Ａｒ、Ｏ2 又はＮ2Ｏのうちいず
れかを用いて生成されたものであることを特徴としてい
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】以下に、本発明の作用・効果について説明
する。本発明の下地表面改質方法によれば、成膜前に、
基板上に膜厚１０ｎｍ以上、１００ｎｍ未満の下地絶縁
膜を形成し、該下地絶縁膜の表面をプラズマガスに曝し
て表面改質している。成膜前に、基板上に下地絶縁膜を
形成しているので、基板表面の状態によらずに基板の表
面依存性の影響を回避することができる。さらに、下地
絶縁膜の表面をプラズマ照射しているため、下地絶縁膜
の表面を改質することができる。この場合、品種ごとに
異なる表面状態を有すると考えられる基板の表面そのも
のではなくて基板表面に形成した下地絶縁膜の表面を改
質すればよいため、共通化、標準化した表面改質方法を
得ることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】これにより、下地絶縁膜上に成膜する場
合、下地絶縁膜の表面が改質されているため、下地表面
の影響を受けずに下地絶縁膜上に絶縁膜等を成膜するこ
とができる。また、従来、下地絶縁膜の膜厚が１００ｎ
ｍ未満だとその下地絶縁膜上に成膜する際、下地絶縁膜
の膜厚が薄いため、下地絶縁膜のさらに下の基板表面の
影響を受けて成膜異常を生じる恐れがあったが、下地絶
縁膜の表面をプラズマ照射しているため、下地絶縁膜の
膜質が緻密になり、下地絶縁膜の膜厚を薄くしても基板
の表面依存性の影響を受けなくすることができることが
わかった。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】さらに、本発明の半導体装置の製造方法に
よれば、絶縁膜の成膜前に、基板上に膜厚１０ｎｍ以
上、１００ｎｍ未満の薄い下地絶縁膜を成膜した後、プ
ラズマ照射により、下地絶縁膜表面を改質し、その上に
絶縁膜を成膜している。このため、下地絶縁膜の膜厚の
倍程度の幅の狭いかつ深い溝等（例えば、トレンチ溝、
メタル配線層間、メタル下層間など）を有する基板へも
適用でき、かつ基板の表面依存性の影響を受けずに、膜
質のよい絶縁膜を成膜することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】特に、０．１以上、１％以下の低濃度オゾ
ンを含むオゾン含有ガスとＴＥＯＳを用いて下地絶縁膜
を形成し、改質された下地絶縁膜上に４％以上の高濃度
オゾンを含むオゾン含有ガスとＴＥＯＳを用いて絶縁膜
を形成した場合には、下地絶縁膜と絶縁膜との成膜上の
適合性が非常に良く、好ましい組み合わせである。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正内容】
【００５４】
【発明の効果】以上のように、本発明の下地表面改質方
法によれば、成膜前に、基板上に膜厚１０ｎｍ以上、１
００ｎｍ未満の下地絶縁膜を形成し、さらに下地絶縁膜
の表面にプラズマ照射して表面改質している。成膜前
に、基板上に下地絶縁膜を形成しているので、基板表面
の状態によらずに基板の表面依存性の影響を回避するこ
とができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正内容】
【００５６】また、下地絶縁膜の表面にプラズマ照射し
ているため、下地絶縁膜の膜質が緻密になり、下地絶縁
膜の膜厚を１００ｎｍ未満と薄くしても基板の表面依存
性の影響を受けないようにすることができる。従って、
非常に狭い幅の凹部領域を有する基板への下地絶縁膜の
形成が可能となる。特に低濃度オゾンを含むオゾン含有
ガスとＴＥＯＳとを用いて非常に狭い幅の凹部領域を有
する基板表面に下地絶縁膜を成膜した場合、平坦性、ス
テップリカバリッジ性、埋め込み性が優れ、しかも緻密
性が高い下地絶縁膜が得られる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正内容】
【００５７】さらに、本発明の半導体装置の製造方法に
よれば、絶縁膜の成膜前に、基板上に膜厚１０以上、１
００ｎｍ未満の下地絶縁膜を成膜した後、プラズマ照射
により下地絶縁膜表面を改質し、その上に絶縁膜を成膜
している。このため、微細かつ深い溝等を有する基板へ
も適用でき、かつ基板の表面依存性の影響を受けずに、
膜質のよい絶縁膜を成膜することができる。特に０．１
〜１％の低濃度オゾンを含むオゾン含有ガスとＴＥＯＳ
を用いて下地絶縁膜を形成して改質した後、改質された
下地絶縁膜上に４％以上の高濃度オゾンを含むオゾン含
有ガスとＴＥＯＳを用いて絶縁膜を形成した場合には、
下地絶縁膜と絶縁膜との成膜上の適合性が非常に良く、
好ましい組み合わせである。

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 成膜前に、基板上に下地絶縁膜を形成
    し、該下地絶縁膜の表面をプラズマガスに曝して表面改
    質することを特徴とする下地表面改質方法。
  2. 【請求項２】 前記基板は凹部領域を有することを特徴
    とする請求項１に記載の下地表面改質方法。
  3. 【請求項３】 前記凹部領域は、前記基板に形成された
    溝であり、又は絶縁層上に形成された配線層間の凹部で
    あることを特徴とする請求項２に記載の下地表面改質方
    法。
  4. 【請求項４】 前記基板の表面にシリコン酸化膜又はシ
    リコン窒化膜が露出していることを特徴とする請求項１
    乃至３のいずれかに記載の下地表面改質方法。
  5. 【請求項５】 前記下地絶縁膜はシリコン酸化膜，ＰＳ
    Ｇ膜，ＢＳＧ膜又はＢＰＳＧ膜のうちのいずれかである
    ことを特徴とする請求項１乃至４のいずれかに記載の下
    地表面改質方法。
  6. 【請求項６】 前記シリコン酸化膜はテトラエチルオル
    ソシリケートとオゾン含有ガスとを反応させて形成した
    ものであることを特徴とする請求項５に記載の下地表面
    改質方法。
  7. 【請求項７】 前記オゾン含有ガスは酸素中のオゾン濃
    度が１％以下であることを特徴とする請求項６に記載の
    下地表面改質方法。
  8. 【請求項８】 前記シリコン酸化膜は、SiH2Cl2 とN2O
    とを反応させて形成したものであることを特徴とする請
    求項５に記載の下地表面改質方法。
  9. 【請求項９】 前記シリコン酸化膜は、テトラエチルオ
    ルソシリケートと酸素とを反応させて形成したものであ
    ることを特徴とする請求項５に記載の下地表面改質方
    法。
  10. 【請求項１０】 前記下地絶縁膜の膜厚は１００Å以上
    であることを特徴とする請求項１乃至請求項９のいずれ
    かに記載の下地表面改質方法。
  11. 【請求項１１】 前記下地絶縁膜の表面をプラズマガス
    に曝している間、前記基板を加熱することを特徴とする
    請求項１乃至請求項１０のいずれかに記載の下地表面改
    質方法。
  12. 【請求項１２】 前記基板加熱の温度は室温以上である
    ことを特徴とする請求項１１に記載の下地表面改質方
    法。
  13. 【請求項１３】 前記基板加熱の温度は、１００℃以
    上、４００℃以下の範囲にあることを特徴とする請求項
    １２に記載の下地表面改質方法。
  14. 【請求項１４】 前記プラズマガスは、少なくともＮＨ
    3 ，Ｈｅ，Ａｒ，Ｏ 2 ，又はＮ2 Ｏのうちのいずれかを
    用いて生成されたものであることを特徴とする請求項１
    乃至請求項１３のいずれかに記載の下地表面改質方法。
  15. 【請求項１５】 請求項１乃至請求項１４に記載の下地
    表面改質方法により下地絶縁膜表面の改質を行った後
    に、前記下地絶縁膜の上に絶縁膜を形成することを特徴
    とする半導体装置の製造方法。
  16. 【請求項１６】 前記絶縁膜は、酸素中のオゾン濃度が
    ４％以上であるオゾン含有ガスとテトラエチルオルソシ
    リケートとを反応させて形成したシリコン酸化膜である
    ことを特徴とする請求項１５に記載の半導体装置の製造
    方法。
JP10030178A 1998-02-12 1998-02-12 下地表面改質方法及び半導体装置の製造方法 Expired - Fee Related JP2994616B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10030178A JP2994616B2 (ja) 1998-02-12 1998-02-12 下地表面改質方法及び半導体装置の製造方法
US09/095,750 US6225236B1 (en) 1998-02-12 1998-06-11 Method for reforming undercoating surface and method for production of semiconductor device
TW087109516A TW469532B (en) 1998-02-12 1998-06-15 Method for production of semiconductor device
EP98111071A EP0939433A3 (en) 1998-02-12 1998-06-17 Method for reforming undercoating surface and method for production of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10030178A JP2994616B2 (ja) 1998-02-12 1998-02-12 下地表面改質方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11233512A true JPH11233512A (ja) 1999-08-27
JP2994616B2 JP2994616B2 (ja) 1999-12-27

Family

ID=12296513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10030178A Expired - Fee Related JP2994616B2 (ja) 1998-02-12 1998-02-12 下地表面改質方法及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6225236B1 (ja)
EP (1) EP0939433A3 (ja)
JP (1) JP2994616B2 (ja)
TW (1) TW469532B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351982B1 (ko) * 1999-12-28 2002-09-12 주식회사 하이닉스반도체 반도체 장치의 절연막 제조방법
JP2017059729A (ja) * 2015-09-17 2017-03-23 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
KR20180100772A (ko) * 2017-03-02 2018-09-12 주성엔지니어링(주) 반도체 소자 및 그 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3827056B2 (ja) * 1999-03-17 2006-09-27 キヤノンマーケティングジャパン株式会社 層間絶縁膜の形成方法及び半導体装置
US6602806B1 (en) * 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
US6511923B1 (en) * 2000-05-19 2003-01-28 Applied Materials, Inc. Deposition of stable dielectric films
US6489254B1 (en) * 2000-08-29 2002-12-03 Atmel Corporation Method of forming pre-metal dielectric film on a semiconductor substrate including first layer of undoped oxide of high ozone:TEOS volume ratio and second layer of low ozone doped BPSG
KR100434187B1 (ko) * 2001-08-18 2004-06-04 삼성전자주식회사 반도체 장치의 절연막 패턴 형성 방법
JP3586268B2 (ja) 2002-07-09 2004-11-10 株式会社東芝 半導体装置及びその製造方法
JP2004288696A (ja) * 2003-03-19 2004-10-14 Fujitsu Ltd 半導体装置の製造方法
TW200428470A (en) * 2003-06-05 2004-12-16 Semiconductor Leading Edge Tec Method for manufacturing semiconductor device
US7169696B2 (en) * 2003-06-24 2007-01-30 California Institute Of Technology Method for making a system for selecting one wire from a plurality of wires
JP2006108629A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体装置の製造方法
US7870652B2 (en) 2005-12-22 2011-01-18 The Procter & Gamble Company Fasteners having improved comfort
US20080021432A1 (en) * 2005-12-22 2008-01-24 Kline Mark J Relative stiffness fasteners
BRPI0620320A2 (pt) 2005-12-22 2011-11-08 Procter & Gamble fechos com rigidez relativa
US7741171B2 (en) * 2007-05-15 2010-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oxygen-rich layers underlying BPSG
US7902084B2 (en) 2007-07-05 2011-03-08 Micron Technology, Inc. Silicon dioxide deposition methods using at least ozone and TEOS as deposition precursors
CA2692638C (en) * 2010-02-25 2011-05-10 The Procter & Gamble Company Absorbent article with improved garment-like character
CA2692891C (en) * 2010-02-25 2012-10-09 The Procter & Gamble Company Absorbent article with improved garment-like character
CA2693130C (en) * 2010-02-25 2012-10-09 The Procter & Gamble Company Absorbent article with improved garment-like character
CA2692679C (en) * 2010-02-25 2013-04-30 The Procter & Gamble Company Absorbent article with improved garment-like character
US9716035B2 (en) * 2014-06-20 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Combination interconnect structure and methods of forming same
CN109409848A (zh) * 2018-11-28 2019-03-01 厦门市美亚柏科信息股份有限公司 开放式流程的节点智能推荐方法、终端设备及存储介质
US20230187202A1 (en) * 2021-12-15 2023-06-15 Entegris, Inc. Deposition of silicon nitride with enhanced selectivity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283513A (ja) * 1993-03-29 1994-10-07 Kawasaki Steel Corp 半導体装置の製造方法
JPH0750295A (ja) * 1993-08-05 1995-02-21 Fujitsu Ltd 半導体装置の製造方法
JPH08203891A (ja) * 1995-01-27 1996-08-09 Sharp Corp 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680657B2 (ja) * 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
KR930009549B1 (ko) 1990-11-28 1993-10-06 현대전자산업 주식회사 고저항용 다결정 실리콘의 저항치 유지방법
US5285102A (en) * 1991-07-25 1994-02-08 Texas Instruments Incorporated Method of forming a planarized insulation layer
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
JPH0817174B2 (ja) 1993-11-10 1996-02-21 キヤノン販売株式会社 絶縁膜の改質方法
JPH0817173B2 (ja) * 1993-11-10 1996-02-21 キヤノン販売株式会社 成膜方法
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
JPH09116009A (ja) * 1995-10-23 1997-05-02 Sony Corp 接続孔の形成方法
KR100214073B1 (ko) 1995-12-16 1999-08-02 김영환 비피에스지막 형성방법
EP0820095A3 (en) 1996-07-19 1999-01-27 Sony Corporation Method of forming an interlayer film
US6025263A (en) * 1997-07-15 2000-02-15 Nanya Technology Corporation Underlayer process for high O3 /TEOS interlayer dielectric deposition
US5970383A (en) * 1997-12-17 1999-10-19 Advanced Micro Devices Method of manufacturing a semiconductor device with improved control of deposition layer thickness

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283513A (ja) * 1993-03-29 1994-10-07 Kawasaki Steel Corp 半導体装置の製造方法
JPH0750295A (ja) * 1993-08-05 1995-02-21 Fujitsu Ltd 半導体装置の製造方法
JPH08203891A (ja) * 1995-01-27 1996-08-09 Sharp Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351982B1 (ko) * 1999-12-28 2002-09-12 주식회사 하이닉스반도체 반도체 장치의 절연막 제조방법
JP2017059729A (ja) * 2015-09-17 2017-03-23 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
KR20180100772A (ko) * 2017-03-02 2018-09-12 주성엔지니어링(주) 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US6225236B1 (en) 2001-05-01
EP0939433A3 (en) 2000-08-30
JP2994616B2 (ja) 1999-12-27
TW469532B (en) 2001-12-21
EP0939433A2 (en) 1999-09-01

Similar Documents

Publication Publication Date Title
JP2994616B2 (ja) 下地表面改質方法及び半導体装置の製造方法
JP2975919B2 (ja) 下地表面改質方法及び半導体装置の製造方法
US6774048B2 (en) Method of manufacturing a semiconductor device
KR100936685B1 (ko) 질화규소막의 제조 방법, 반도체 장치의 제조 방법 및반도체 장치
US5578524A (en) Fabrication process of a semiconductor device with a wiring structure
JP4886021B2 (ja) 半導体装置及びその製造方法
JP3365554B2 (ja) 半導体装置の製造方法
US6838388B2 (en) Fabrication method of semiconductor integrated circuit device
US6372672B1 (en) Method of forming a silicon nitride layer in a semiconductor device
US6534409B1 (en) Silicon oxide co-deposition/etching process
US5635425A (en) In-situ N2 plasma treatment for PE TEOS oxide deposition
JP2002158225A (ja) 半導体装置の製造方法
JPH05259297A (ja) 半導体素子の製造方法
KR100464862B1 (ko) 반도체 장치의 제조 방법
JP2702430B2 (ja) 半導体装置の製造方法
JPH11307625A (ja) 半導体装置およびその製造方法
JPH07288251A (ja) 半導体装置の製造方法
KR100228348B1 (ko) 반도체 장치 및 그 제조방법
JP3629179B2 (ja) 半導体装置の製造方法
JPH07135247A (ja) 半導体装置の製造方法
KR100868656B1 (ko) 반도체 소자의 제조 방법
JP4160317B2 (ja) 絶縁膜の製造方法および半導体装置の製造方法
JPH05335299A (ja) 半導体装置の製造方法
JPH06216122A (ja) 半導体装置の製造方法
KR100486235B1 (ko) 도핑되지않은실리콘유리(usg)막의형성방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991005

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees