JP2975919B2 - 下地表面改質方法及び半導体装置の製造方法 - Google Patents

下地表面改質方法及び半導体装置の製造方法

Info

Publication number
JP2975919B2
JP2975919B2 JP10048188A JP4818898A JP2975919B2 JP 2975919 B2 JP2975919 B2 JP 2975919B2 JP 10048188 A JP10048188 A JP 10048188A JP 4818898 A JP4818898 A JP 4818898A JP 2975919 B2 JP2975919 B2 JP 2975919B2
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon
teos
base insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10048188A
Other languages
English (en)
Other versions
JPH11251313A (ja
Inventor
宏 小宮山
浩司 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HANDOTAI PUROSESU KENKYUSHO KK
Original Assignee
HANDOTAI PUROSESU KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HANDOTAI PUROSESU KENKYUSHO KK filed Critical HANDOTAI PUROSESU KENKYUSHO KK
Priority to JP10048188A priority Critical patent/JP2975919B2/ja
Priority to US09/095,751 priority patent/US6133160A/en
Priority to EP98111078A priority patent/EP0945898A3/en
Publication of JPH11251313A publication Critical patent/JPH11251313A/ja
Application granted granted Critical
Publication of JP2975919B2 publication Critical patent/JP2975919B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、下地表面改質方法
及び半導体装置の製造方法に関し、特に、酸素（Ｏ2 ）
中にオゾン（Ｏ3 ）を含むオゾン含有ガスとテトラエチ
ルオルソシリケート（ＴＥＯＳ：Tetraethylorthosilic
ate ）とを含んだ反応ガス( 以下、Ｏ3 ／ＴＥＯＳ反応
ガスと記す。) を用いたＣＶＤ（Chemical Vapor Depos
ition ）法による成膜前の下地表面改質方法及び半導体
装置の製造方法に関する。
【０００２】
【従来の技術】O3/TEOS 反応ガスを用いたCVD 法により
成膜した膜 (以下、O3/TEOS CVD SiO2膜と記す。) は、
Ｏ2 中のＯ3 濃度が高いほど、緻密で、エッチングレー
トが小さく、高温熱処理しても収縮せず、水分の含有量
が少なく、フロー特性の良いものが得られる。以下、高
濃度のO3を含む O3/TEOS反応ガス（以下、High O3/TEOS
反応ガスと記す。）を用いて成膜したシリコン酸化膜の
ことをHigh O3/TEOS CVDSiO2 膜と記し、又、低濃度のO
3を含む O3/TEOS反応ガス（以下、Low O3/TEOS反応ガス
と記す。）を用いて成膜したシリコン酸化膜のことをLo
w O3/TEOS CVDSiO2膜と記す。
【０００３】High O3/TEOS CVD SiO2 膜は、下地層の表
面の状態に大きく依存する。特に、SiO2膜あるいは Si3
N4膜等の表面上に High O3/TEOS CVD SiO2膜を成膜する
と異常成長が生じ、図１５に示すように、膜のポーラス
化、膜の表面の表面荒れ、成膜速度の低下を生じる。一
方、下地層の表面上にLow O3/TEOS CVD SiO2膜を成膜し
た場合、このLow O3/TEOS CVD SiO2膜には上述した Hig
h O3/TEOS CVD SiO2膜のような異常成長は見られない。
しかし、Low O3/TEOS CVD SiO2膜は、 High O3/TEOS CV
D SiO2膜に比べて、緻密性等の膜質が劣る。
【０００４】したがって、下地層の表面状態に影響を受
けないようにして High O3/TEOS CVD SiO2膜を成膜する
ことが、スムースな膜形成、高品質の膜形成、狭い凹部
領域への良好な埋込み性を得るためには必要となる。従
来、 High O3/TEOS CVD SiO2膜の成膜前に下地層の表面
依存性を消去するための方法には、以下のような方法が
ある。
【０００５】（１）第１に、図１６（ａ）に示すよう
に、下地層１２０の表面にプラズマを照射する方法があ
り、改質された下地層１２０上に、図１６（ｂ）に示す
ように、 High O3/TEOS CVD SiO2膜１２１を形成する。 （２）第２に、図１７（ａ）に示すように、下地層１３
０を被覆してプラズマCVD 法により下地絶縁膜のプラズ
マSiO2膜１３１を成膜する方法があり、下地絶縁膜１３
１上に、図１７（ｂ）に示すように、 High O3/TEOS CV
D SiO2膜１３２を成膜する。
【０００６】プラズマSiO2膜１３１を成膜する際のプラ
ズマCVD 法による成膜の条件に応じて、High O3/TEOS C
VD SiO2 膜１３２と成膜上適合性の良いプラズマSiO2膜
１３１を得ることができる。したがって、下地層１３０
の表面上に、この適合性の良いプラズマSiO2膜１３１を
下地絶縁膜として成膜した後に、プラズマSiO2膜１３１
表面上にHigh O3/TEOS CVD SiO2 膜１３２を成膜すれ
ば、優れた膜質を持ったHigh O3/TEOS CVD SiO2 膜を得
ることができる。
【０００７】（３）第３に、図１８（ａ）に示すよう
に、下地層１４０の表面を被覆して下地絶縁膜のLow O3
/TEOS CVD SiO2膜１４１あるいは低圧下で形成したO3/T
EOS CVD SiO2膜( 以下、低圧O3/TEOS CVD SiO2膜と記
す。) １４１を成膜する方法があり、下地絶縁膜１４１
上に、図１８（ｂ）に示すように、High O3/TEOS CVD S
iO 2 膜１４２を成膜する。 High O3/TEOS CVD SiO2膜１
４２は、Low O3/TEOS CVDSiO2膜または低圧O3/TEOS CVD
SiO2膜１４１と適合性が良く、その上での成膜レート
が速いため、形成しやすい。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法ではそれぞれ以下のような問題がある。即
ち、 （１）下地層１２０の表面をプラズマ照射する方法で
は、下地層１２０表面の種類やプラズマ照射の条件によ
り、下地層１２０の表面依存性を消去できる場合とでき
ない場合とがある。そのため、プラズマ照射の条件は全
ての下地層１２０について共通化、標準化できるという
ものではなく、下地層１２０の状態に合わせてその都度
最適化が必要であった。
【０００９】（２）下地絶縁膜としてプラズマSiO2膜１
３１を成膜する方法では、プラズマSiO2膜１３１は、ス
テップカバリッジが悪く、微細かつ深い溝等のある下地
層への適用には向いていない。 （３） High O3/TEOS CVD SiO2膜１４２の成膜前に下地
絶縁膜としてLow O3/TEOS CVD SiO2膜１４１あるいは低
圧O3/TEOS CVD SiO2膜１４１を形成する方法では、Low
O3/TEOS CVD SiO2膜等１４１は等方的膜形成特性を持っ
ており、さらに、下地層１３０の表面依存性の影響を受
けないようにするために、膜厚として、１０００Å以上
の厚さを必要とする。したがって、微細かつ深い溝等の
ある下地層への適用には向いていない。また、Low O3/T
EOS CVD SiO2膜等１４１は、 High O3/TEOS CVD SiO2膜
に比べて緻密性が低く、下地絶縁膜としては不向きであ
る。
【００１０】本発明は、係る従来例の問題点に鑑みて創
作されたものであり、下地層表面の状態によらずに下地
層表面の表面依存性の影響を受けることなく、しかも微
細かつ深い溝等（例えば、トレンチ溝、メタル配線層
間、メタル下層間など）を有する下地層へも適用できる
下地表面改質方法及び半導体装置の製造方法を提供する
ことを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、下地表面改質方法に係り、
酸素中に濃度４％以上のオゾンを含む第１のオゾン含有
ガスと第１のシリコン含有ガスとを含む混合ガスを用い
た熱的化学気相成長法により膜厚１０ｎｍ以上、５０ｎ
ｍ以下の初期成長層からなる下地絶縁膜を基板上に成膜
する工程と、前記下地絶縁膜の表面を第２のシリコン含
有ガスからなる表面改質ガスに曝して表面改質する工程
とを有することを特徴としている。
【００１２】請求項２は、請求項１の下地表面改質方法
に係り、前記第１のシリコン含有ガスと前記第２のシリ
コン含有ガスは同じものを含むガスであることを特徴と
している。請求項３は、請求項２の下地表面改質方法に
係り、前記下地絶縁膜を成膜する工程と前記下地絶縁膜
の表面改質を行う工程とを連続して行うことを特徴とし
ている。
【００１３】請求項４記載の発明は、下地表面改質方法
に係り、酸素中に濃度４％以上のオゾンを含む第１のオ
ゾン含有ガスと第１のシリコン含有ガスとを含む混合ガ
スを用いた熱的化学気相成長法により膜厚１０ｎｍ以
上、５０ｎｍ以下の初期成長層からなる下地絶縁膜を基
板上に成膜する工程と、酸素中にオゾンを含み、かつオ
ゾン濃度が１％以下である第２のオゾン含有ガスと第３
のシリコン含有ガスとを含む混合ガスに前記下地絶縁膜
の表面を曝して表面改質する工程とを有することを特徴
としている。
【００１４】請求項５は、請求項１乃至４のいずれか１
の下地表面改質方法に係り、前記基板の表面にシリコン
酸化膜又はシリコン窒化膜が露出していることを特徴と
している。請求項６は、請求項１乃至５のいずれか１の
下地表面改質方法に係り、前記下地絶縁膜の表面は平坦
な面となっていることを特徴としている。
【００１５】請求項７は、請求項１乃至６のいずれか１
の下地表面改質方法に係り、前記下地絶縁膜の表面を前
記第１のシリコン含有ガスに曝している間、前記基板を
加熱することを特徴としている。請求項８は、請求項１
乃至７のいずれか１の下地表面改質方法に係り、前記第
１のシリコン含有ガスはアルコキシシラン又はシラノー
ルであることを特徴としている。
【００１６】請求項９は、請求項１乃至８のいずれか１
の下地表面改質方法に係り、前記第２のシリコン含有ガ
ス及び前記第３のシリコン含有ガスはアルコキシシラン
又はシラノールであることを特徴としている。請求項１
０は、半導体装置の製造方法に係り、請求項１乃至請求
項９のいずれか１に記載の下地表面改質方法により前記
下地絶縁膜の表面改質を行う工程の後に、前記下地絶縁
膜の上に絶縁膜を形成する工程を有することを特徴とし
ている。
【００１７】請求項１１は、請求項１０に記載の半導体
装置の製造方法に係り、前記絶縁膜は、前記第１のオゾ
ン含有ガスと前記第１のシリコン含有ガスとを含む混合
ガスを用いて形成したシリコン含有絶縁膜であることを
特徴としている。請求項１２は、請求項１０又は１１に
記載の半導体装置の製造方法に係り、前記下地絶縁膜を
形成する工程と、前記下地絶縁膜の表面改質を行う工程
と、前記絶縁膜を形成する工程とを連続して行うことを
特徴としている。
【００１８】以下に本発明の作用・効果について説明す
る。本発明の下地表面改質方法によれば、酸素中に濃度
４％以上のオゾンを含むオゾン含有ガスと第１のシリコ
ン含有ガスとを含む混合ガスを用いた熱的化学気相成長
法により基板上に膜厚１０ｎｍ以上、５０ｎｍ以下の初
期成長層からなる下地絶縁膜を形成し、さらに下地絶縁
膜の表面を第１のシリコン含有ガス、例えばアルコキシ
シランやシラノールに曝している。成膜前に基板上に下
地絶縁膜を形成しているので、基板表面の状態によらず
に基板の表面依存性の影響を回避することができる。
【００１９】さらに、下地絶縁膜の表面を第１のシリコ
ン含有ガスに曝して下地絶縁膜の表面を改質している。
この場合、品種ごとに異なる表面状態を有すると考えら
れる基板の表面そのものではなくて基板表面に形成した
下地絶縁膜の表面を改質すればよいため、共通化，標準
化した表面改質方法を得ることができる。これにより、
下地絶縁膜上に成膜する場合、下地絶縁膜の表面が改質
されているため、下地表面依存性の影響を受けずに下地
絶縁膜上に絶縁膜等を成膜することができる。
【００２０】ところで、酸素中に濃度４％以上の高濃度
のオゾンを含むオゾン含有ガスを用いて熱的化学気相成
長法（ＣＶＤ法）により成膜すると成膜途中から核形成
による異常成長が生じるが、異常成長が生じる前の膜厚
５０ｎｍ以下の初期成長層を下地絶縁膜として用いてい
るので、異常成長が生じる恐れもない。一方、高濃度オ
ゾン含有ガスを用いて形成された下地絶縁膜は緻密であ
り、基板の表面依存性の影響を受けなくなる下地絶縁膜
の膜厚を１０ｎｍ以上とより薄くすることができる。こ
のように、異常成長のない、緻密な下地絶縁膜を形成す
ることができるので、下地絶縁膜の膜厚を薄くすること
ができる。従って、本願発明者の実験結果によれば、ト
レンチ溝、メタル配線層間、メタル下層間等の０．１μ
ｍ程度の非常に狭い幅の凹部領域を有する基板への下地
絶縁膜の形成が可能となる。
【００２１】特に、オゾン含有ガスとＴＥＯＳとを用い
て非常に狭い幅の凹部領域を有する基板表面に下地絶縁
膜を成膜した場合、平坦性、ステップカバリッジ性、埋
め込み性が優れ、しかも緻密性が高い下地絶縁膜が得ら
れることがわかった。さらに、本発明の半導体装置の製
造方法によれば、絶縁膜の成膜前に、基板上に膜厚１０
ｎｍ以上、５０ｎｍ以下の下地絶縁膜を成膜した後、第
１のシリコン含有ガスに曝して下地絶縁膜表面を改質
し、その上に絶縁膜を成膜している。このため、微細か
つ深い溝等（例えば、トレンチ溝、メタル配線層間、メ
タル下層間など）を有する基板へも適用でき、かつ基板
の表面依存性の影響を受けずに、膜質のよい絶縁膜を成
膜することができる。
【００２２】特に、酸素中にオゾンを含み、かつオゾン
濃度が１％以下の低濃度オゾンを含むオゾン含有ガスと
第３のシリコン含有ガス、例えばＴＥＯＳとの混合ガス
に下地絶縁膜の表面を曝し、その下地絶縁膜上に４％以
上の高濃度オゾンを含むオゾン含有ガスとＴＥＯＳを用
いて絶縁膜を形成した場合には、下地絶縁膜と絶縁膜と
の成膜上の適合性が非常によく、好ましい組み合わせで
ある。
【００２３】さらに、成膜工程を通して同じシリコン含
有ガスを用いているので、単にオゾンガスを流したり、
止めたりするだけで、下地絶縁膜を形成する工程と、下
地絶縁膜の表面を改質する工程と、下地絶縁膜上に絶縁
膜を形成する工程とを同一のチャンバ内で連続して行う
ことができる。そして、その間中、基板を同じ温度に加
熱することができる。これにより、工程の簡略化を図る
ことができる。
【００２４】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態に係る成膜前の下地表面改質方法及び半導
体装置の製造方法について説明する。 （発明するに至った経過）高濃度のオゾンを含むオゾン
含有ガスとＴＥＯＳを用いて熱酸化膜上にシリコン酸化
膜を成膜した場合、熱酸化膜の表面依存性により成長す
べきシリコン酸化膜は異常成長を示す。
【００２５】その成長過程を詳細に観察してみると、図
４（ａ）〜（ｅ）に示す様である。図は成膜初期から成
膜終了までの様子を順を追って示す断面図である。即
ち、図４（ａ），（ｂ）に示すように、成膜の初期には
平坦なシリコン酸化膜が形成されるが、その膜の膜厚が
２０乃至５０ｎｍよりも厚くなったときに、その膜の上
に核が形成される。
【００２６】さらに、成長を続けると今度はその核のみ
から成長が続くが、核相互の間は疎になっているため、
図４（ｃ）に示すように、いわゆる疎林構造となる。さ
らに成長を続けると、図４（ｄ）に示すように、各核か
らの成長層が複数の成長層に枝分かれして、成膜全体が
いわゆる密林化する。さらに成長を続けると、図４
（ｅ）に示すように、隣接する核からの枝分かれした成
長層が相互に接触する。成長層の間に生ずる隙間は埋め
られずにそのまま残り、成膜後ボイドとなる。
【００２７】図５は、上記した成膜過程における成膜レ
ートを示すグラフである。即ち、横軸は線形目盛りで表
した成膜時間（分）を示し、縦軸は線形目盛りで表した
膜厚（ｎｍ）を示す。図５中、黒丸印は初期成長層の膜
厚を示し、黒四角印は異常成長層を含む成膜全体の膜厚
を示す。いずれも熱酸化膜上に成膜した場合である。な
お、白四角印はシリコン基板上に直接成膜した場合の膜
厚を示す。
【００２８】図５に示す結果により、平坦な初期成長層
は全成長過程にわたってほとんど成長しないことがわか
る。図６は、図５の成膜レートを示すグラフのうち、成
膜時間５分までの初期成長層の成膜過程を詳細に観察し
たものである。横軸は線形目盛りで表した成膜時間
（分）を示し、縦軸は線形目盛りで表した膜厚（ｎｍ）
を示す。
【００２９】図６中、限界膜厚の表示は初期成長層の成
膜が終わり、核が成長し始める成膜時間と膜厚を示す。
この例では、成膜時間が５分で、そのときの膜厚が５０
ｎｍ前後であることを示している。なお、この平坦な初
期成長層の限界膜厚は成膜条件等により変動するが、大
体２０乃至５０ｎｍの範囲にある。
【００３０】上記したように、異常成長が生ずる前に初
期成長層として均一な膜厚の平坦な層が形成される。初
期成長層は高濃度オゾンを用いて成膜されたものである
から膜質は優れていると考えられる。発明は、これを下
地絶縁膜として利用したものである。発明は、初期成長
層の表面をさらにＴＥＯＳをはじめとするアルコキシシ
ランやシラノールの蒸気に曝したものを下地層とする。
アルコキシシランやシラノールの蒸気に曝すことにより
初期成長層の表面依存性が改善される。なお、ＴＥＯＳ
等の蒸気はＮ2 ガスに含ませて供給される。
【００３１】図７は、ＴＥＯＳ蒸気処理の効果を確認す
るための比較実験の結果を示すグラフである。初期成長
層の表面へのＴＥＯＳ蒸気処理の有無により、初期成長
層上へのHigh O3/TEOS CVD SiO2 膜の成膜レートがどの
ようになるかを調べたものである。横軸は線形目盛りで
表した成膜時間（分）を示し、縦軸は線形目盛りで表し
た膜厚（ｎｍ）を示す。
【００３２】白丸印は、ＴＥＯＳ蒸気を含むＮ2 ガス
（以下、ＴＥＯＳ蒸気と称する。）で初期成長層の表面
を処理したもの、黒丸印が処理しないものを示す。図７
に示すように、ＴＥＯＳ蒸気処理することにより成膜レ
ートがシリコン基板上への成膜レート５０ｎｍとほぼ同
程度になった。すなわち、表面依存性を消失させること
ができた。
【００３３】なお、初期成長層の表面をアルコキシシラ
ンやシラノールの蒸気に曝す代わりに、酸素中にオゾン
を含み、かつオゾン濃度が１％以下の低濃度のオゾンを
含むオゾン含有ガスとＴＥＯＳとの混合ガスに曝しても
よい。図８は、ＴＥＯＳ蒸気による処理時間と成膜レー
トとの関係を示すグラフである。横軸は線形目盛りで表
した処理時間（分）を示し、縦軸は線形目盛りで表した
成膜レート（ｎｍ／分）を示す。
【００３４】図８に示す結果より、処理時間が１分程度
で成膜レートはほぼシリコン基板上への成膜レート５０
ｎｍとほぼ同程度にまで達するが、３分以上が望まし
い。図９は、ＴＥＯＳ蒸気処理の効果の持続性について
調べた結果を示すグラフである。横軸は線形目盛りで表
した放置時間（分）を示し、縦軸は線形目盛りで表した
成膜レート（ｎｍ／分）を示す。
【００３５】図９に示す結果より、放置時間が調査範囲
である１０分以内では、成膜レートはほぼシリコン基板
上への成膜レート５０ｎｍとほぼ同程度のままであり、
処理の効果が維持される。なお、１０分以上は調べてい
ないが、かなりの長時間まで処理の効果が維持されるも
のと考えられる。図１０は、表面依存性を消失させるた
めに必要な初期成長層の膜厚はどれくらいかについて調
べた結果を示すグラフである。横軸は線形目盛りで表し
た成長初期から測った成膜時間（分）を示し、縦軸は線
形目盛りで表した初期成長層へのHigh O3/TEOS CVD SiO
2 膜の成膜レート（ｎｍ／分）を示す。
【００３６】図１０に示す結果より、成膜時間が３分以
上で、成膜レートはほぼシリコン基板上への成膜レート
５０ｎｍとほぼ同程度となる。このことから、初期成長
層の膜厚は２０乃至５０ｎｍの間に最適値がある。この
ように、成膜表面の状態により核発生が始まる膜厚は異
なるが、５０ｎｍ以下とすれば十分である。 （第１の実施の形態）次に、図１〜図３を参照しなが
ら、本発明の第１の実施の形態に係る下地表面改質処理
を行う方法を用いた半導体装置の製造方法について説明
する。
【００３７】図１は、本発明の第１の実施の形態の下地
表面改質方法を用いた半導体装置の製造方法について示
すフローチャートである。図２（ａ）〜（ｃ），図３
（ａ），（ｂ）は、本発明の第１の実施の形態の下地表
面改質方法を用いた半導体装置の製造方法を示す断面図
である。まず、Ｐ１の工程について説明する。Ｐ１は成
膜される基板を作成する工程である。
【００３８】図２（ａ）に示すように、シリコンウエハ
１上にポリシリコン膜を形成した後、パターニングして
配線２を形成する。このとき、隣接する配線２間の間隔
が、０．５μｍとなるようにパターニングする。次に、
図２（ｂ）に示すように、シリコンウエハ１及び配線２
を覆うように膜厚２００ｎｍのシリコン窒化膜（ Si3N4
膜）３を形成する。これにより、隣接する配線２間に、
幅が０．１μｍであり、深さが０．５μｍであるSi3N4
膜３で被覆された溝（凹部）４が形成される。以上が基
板を構成する。
【００３９】次に、Ｐ２の工程について説明する。Ｐ２
は、高濃度のO3を含んだオゾン含有ガスとＴＥＯＳの混
合ガスとを用いて基板上に下地絶縁膜を成膜する工程で
ある。まず、Si3N4 膜３の表面の温度が４００℃となる
ように加熱した後に、Si3N4膜３の表面を、Ｏ2 中の濃
度が４％以上である高濃度のＯ3 を含んだオゾン含有ガ
スとＴＥＯＳとの混合ガス（以下、High O3/TEOS反応ガ
スと称する。）に曝す。
【００４０】所定時間の後に、図２（ｃ）に示すよう
に、Si3N4 膜３の表面上に、High O3/TEOS CVD SiO2 膜
（下地絶縁膜）５が形成される。このとき、High O3/TE
OS CVD SiO2 膜５は、膜厚が１０ｎｍ以上で、かつ表面
に核が形成されないように成膜する。High O3/TEOS CVD
SiO2 膜５の膜厚を１０ｎｍと薄くするのは、狭い幅の
溝４へのステップカバレージ性を低下させずに狭い幅の
溝４内を被覆するためである。また、１０ｎｍを下限と
するのは、基板の表面依存性の影響を受けないようにす
るためである。
【００４１】また、Si3N4 膜３で被覆された溝４内にHi
gh O3/TEOS CVD SiO2 膜５が形成されるため、High O3/
TEOS CVD SiO2 膜５により覆われた溝６は、幅が８０ｎ
ｍとなり、深さが４９０ｎｍとなる。次に、Ｐ３の工程
について説明する。Ｐ３は下地絶縁膜５の表面を改質す
る工程である。
【００４２】図３（ａ）に示すように、High O3/TEOS C
VD SiO2 膜５の表面の温度が３５０℃となるように加熱
した後に、High O3/TEOS CVD SiO2 膜５の表面をＴＥＯ
Ｓ蒸気に１分乃至５分間程度接触させ、High O3/TEOS C
VD SiO2 膜５の表面改質処理を行う。このとき、Si3N4
膜３の表面をHigh O3/TEOS CVD SiO2 膜５で被覆してい
るため、下地の種類に係わることなく、High O3/TEOS C
VD SiO2 膜５の表面だけを改質すればよいので、下地表
面改質条件を共通化、標準化することができる。
【００４３】また、High O3/TEOS CVD SiO2 膜５はもと
もと緻密なので、High O3/TEOS CVDSiO2 膜５の膜厚を
１０ｎｍまで薄くしているにもかかわらず、 Si3N4膜３
の表面依存性の影響を受けないようにすることができ
る。従って、微細、かつ深い溝等を有する基板の表面改
質も可能となる。次に、Ｐ４の工程について説明する。
Ｐ４は下地絶縁膜５上にHigh O3/TEOS CVD SiO2 膜を成
膜する工程である。
【００４４】図３（ｂ）に示すように、High O3/TEOS C
VD SiO2 膜５の表面の温度が４００℃となるように加熱
した後に、Ｏ2 中の濃度が４％以上の高濃度のＯ3 を含
むオゾン含有ガスとＴＥＯＳとの混合ガス（以下、 Hig
h O3/TEOS 反応ガスと称する。）を用いた熱ＣＶＤ法に
より、High O3/TEOS CVD SiO2 膜５の表面に HighO3/TE
OS CVD SiO2膜７を形成する。このとき、High O3/TEOS
CVD SiO2 膜７は、溝６内を完全に埋め、さらに、High
O3/TEOS CVD SiO2 膜５を完全に覆うことになる。
【００４５】Si3N4 膜３の表面をHigh O3/TEOS CVD SiO
2 膜５で被覆して Si3N4膜３の表面依存性の影響を受け
ないようにし、かつHigh O3/TEOS CVD SiO2 膜５の表面
を改質している。このため、異常成長を生じさせること
なく、High O3/TEOS CVD SiO 2 膜５上に High O3/TEOS
CVD SiO2膜７を形成することができる。なお、本実施の
形態では、下地絶縁膜としてHigh O3/TEOS CVD SiO2 膜
５を用いているが、そのかわりに、PSG(Phosphosilicat
e glass)膜，BSG(Borophophosilicate glass) 膜， BPS
G(Borophophosilicate glass) 膜のうちのいずれかを用
いてもよい。
【００４６】PSG 膜を成膜する場合の成膜用ガスとし
て、O3とTEOSとTMP(Trimetylphosphite:P(OCH3)3) 又は
TMOP(Trimethylphosphate:PO(OCH3)3)との混合ガスを用
い、BSG 膜を成膜する場合の成膜用ガスとして、O3とTE
OSとTMB(Trimetylborate:B(OCH 3)3)との混合ガスを用
い、BPSG膜を成膜する場合の成膜用ガスとして、O3とTE
OSとTMB とTMP 又はTMOPとの混合ガスを用いることがで
きる。
【００４７】PSG 膜，BSG 膜，BPSG膜，又は低圧O3/TEO
S SiO2膜のうちのいずれかを成膜するとき、Si3N4 膜３
の表面が３５０℃以上となるように加熱する。下地絶縁
膜５の表面にＴＥＯＳ蒸気処理している間、下地絶縁膜
５の表面の加熱温度は、室温以上であればよく、より好
ましくは、１００℃〜４００℃であればよい。
【００４８】さらに、High O3/TEOS CVD SiO2 膜７の成
膜時において、下地絶縁膜５の表面の温度を４００℃と
しているが、温度３５０℃以上であればよい。また、表
面の改質に用いるガスとしてＴＥＯＳを用いているが、
他のアルコキシシランや、シラノール等を用いてもよ
い。 （第２の実施の形態）図１１は、本発明の第２の実施の
形態に係る下地表面改質方法について示す断面図であ
る。
【００４９】本実施例では、シリコンウエハ５１に幅が
０．１μｍのトレンチ溝（凹部）５２を形成し、次いで
このトレンチ溝５２を被覆して下地絶縁膜を形成する。
その後、下地絶縁膜の平坦性、ステップカバリッジ性及
び埋め込み性について調べた。まず、シリコンウエハ５
１上に薄い膜厚のシリコン酸化膜（SiO2膜）５３を形成
した後に、SiO2膜５３上にSi3N4 膜５４を形成する。
【００５０】次いで、パターニングにより、トレンチを
形成すべきところのSi3N4 膜５４及びSiO2膜５３を幅１
５０ｎｍにわたって除去する。次いで、パターニングし
たSi3N4 膜５４及びSiO2膜５３をマスクにしてシリコン
ウエハ５１をエッチングし、幅が１５０ｎｍのトレンチ
溝５２を形成する。次に、熱酸化によりトレンチ溝５２
内に露出したシリコンウエハ５１表面にSiO2膜５３を形
成し、平坦部分のSiO2膜５３と繋げる。以上が基板を構
成する。
【００５１】次いで、SiO2膜５３上及びSi3N4 膜５４上
に膜厚１０ｎｍで均一にHigh O3/TEOS CVD SiO2 膜５５
を形成した後に、Ｏ3 ガスを止めてＴＥＯＳ蒸気を含む
Ｎ2ガスだけ流し続け、High O3/TEOS CVD SiO2 膜５５
の表面をＴＥＯＳ蒸気に曝してHigh O3/TEOS CVD SiO2
膜５５の表面を改質する。次に、ＴＥＯＳ蒸気を含むＮ
2 ガスに加えて再びＯ3 ガスを流し、High O3/TEOS CVD
SiO2 膜５５の表面上にHigh O3/TEOS CVD SiO2 膜５６
を形成する。
【００５２】この場合、製造工程を通して同じシリコン
含有ガスを用いているので、単にオゾンガスを流した
り、止めたりするだけで、上記High O3/TEOS CVD SiO2
膜５５を成膜する工程と、High O3/TEOS CVD SiO2 膜５
５の表面を改質する工程と、High O3/TEOS CVD SiO2 膜
５５上にHigh O3/TEOS CVD SiO2 膜５６を形成する工程
とを同一のチャンバ内で連続して行うことができる。そ
して、その間中、基板を同じ温度で加熱すればよい。
【００５３】この実験によれば、異なる材料が基板表面
に露出しているが、基板表面を被覆してHigh O3/TEOS C
VD SiO2 膜５５を形成しているので、材料が異なること
による表面依存性の影響を受けなくなるようにすること
ができる。また、High O3/TEOS CVD SiO2 膜５５の膜厚
を薄くすることができるため、１００ｎｍ以下のトレン
チ溝５２等の狭い凹部領域への成膜が可能となる。
【００５４】また、High O3/TEOS CVD SiO2 膜５５を用
いているので、下地絶縁膜の平坦性、ステップカバリッ
ジ性及び埋め込み性が優れている。したがって、微細、
かつ深い溝等の狭い凹部領域を有する基板に本発明を適
用することが可能となる。 （第３の実施の形態）図１２は、本発明の第３の実施の
形態に係る下地表面改質方法およびそれを用いた半導体
装置の製造方法について示す断面図である。本実施例で
は、シリコンウエハ６１上の絶縁膜の上に形成された配
線層とこの配線層を被覆するプラズマSiO2膜とで構成さ
れる基板に本発明を適用している。
【００５５】まず、シリコンウエハ６１上にSiO2膜６２
を形成した後、SiO2膜６２上にAl及びTiN からなる配線
６３を形成する。次いで、配線６３を被覆して膜厚０．
１μｍのプラズマSiO2膜６４を形成する。プラズマSiO2
膜６４は水分に対する配線保護の役目をする。次に、隣
接する配線６３に沿ってできた溝６６内のプラズマSiO2
膜６４上及びプラズマSiO2膜６４上に、膜厚０．０５μ
ｍのHigh O3/TEOS CVD SiO2 膜６５を形成する。このと
き、High O3/TEOS CVD SiO2 膜６５は下地との適合性が
良いため全体にわたって均一な膜厚のHigh O3/TEOS CVD
SiO2 膜６５が形成される。
【００５６】次いで、High O3/TEOS CVD SiO2 膜６５の
表面を、ＴＥＯＳ蒸気を含むＮ2 ガスに曝してHigh O3/
TEOS CVD SiO2 膜６５の表面を改質する。続いて、溝６
６内外のHigh O3/TEOS CVD SiO2 膜６５の表面にHigh O
3/TEOS CVD SiO2 膜６７を形成する。この場合も、High
O3/TEOS CVD SiO2 膜６５を成膜する工程と、High O3/
TEOSCVD SiO2 膜６５の表面を改質する工程と、High O3
/TEOS CVD SiO2 膜６５上にHigh O3/TEOS CVD SiO2 膜
６７を形成する工程とを同一のチャンバ内で連続して行
うことができるが、その間中、基板を同じ温度で加熱す
る。
【００５７】この実験によれば、High O3/TEOS CVD SiO
2 膜６５の膜厚を薄くしているので、プラズマSiO2膜で
被覆された配線層間の狭い凹部領域への成膜が可能であ
る。また、High O3/TEOS CVD SiO2 膜６５を用いている
ので、凹部領域に成膜したHigh O3/TEOS CVD SiO2 膜６
５は平坦性、ステップカバリッジ性及び埋め込み性が優
れている。
【００５８】したがって、微細、かつ深い溝等の狭い凹
部領域を有する基板に本発明を適用することが可能とな
る。 （第４の実施の形態）図１３は、本発明の第４の実施の
形態に係る下地表面改質方法およびそれを用いた半導体
装置の製造方法について示す断面図である。
【００５９】本実施の形態では、半導体基板の絶縁膜
と、この上に狭い間隔を保って隣接して形成された配線
とから構成される基板に本発明を適用する。そして、配
線に直接接するように配線を被覆して下地絶縁膜を形成
する。即ち、絶縁膜と導電膜の異なる材料が表面に露出
している基板上に直接下地絶縁膜を形成する。まず、シ
リコンウエハ７１上にSiO2膜７２を形成し、さらにSiO2
膜７２上にAl及びTiN からなる配線７３を形成する。こ
れらの配線７３は、隣接する配線７３間の間隔が２５０
ｎｍとなるように形成される。以上が基板を構成する。
【００６０】次に、SiO2膜７２上、配線７３を被覆する
膜厚２０ｎｍのHigh O3/TEOS CVD SiO2 膜７５を形成す
る。このとき、High O3/TEOS CVD SiO2 膜７５はあまり
下地依存性の影響を受けにくいため配線７３間の溝７４
内外にわたって均一な膜厚のHigh O3/TEOS CVD SiO2 膜
７５が形成される。次いで、High O3/TEOS CVD SiO2 膜
７５の表面をＴＥＯＳ蒸気を含むＮ2 ガスに曝してHigh
O3/TEOS CVD SiO2 膜７５の表面を改質した後に、溝７
４内外のHigh O3/TEOS CVD SiO2 膜７５の表面上にHigh
O3/TEOS CVD SiO2 膜７６を形成する。
【００６１】この場合も、High O3/TEOS CVD SiO2 膜７
５を成膜する工程と、High O3/TEOSＣＶＤ ＳｉＯ2
膜７５の表面を改質する工程と、High O3/TEOS CVD SiO
2膜７５上にHigh O3/TEOS CVD SiO2 膜７６を形成する
工程とを同一のチャンバ内で連続して行うことができる
が、その間中、基板を同じ温度で加熱する。この実験に
よれば、異なる材料が表面に露出している基板表面をHi
gh O3/TEOSCVD SiO2 膜７５により被覆しているので、
異なる材料が露出することによる表面依存性を抑制する
ことができる。これにより、High O3/TEOS CVD SiO2 膜
７５上に表面依存性の影響を受けることなくHigh O3/TE
OS CVD SiO2 膜７６を形成することができる。
【００６２】また、High O3/TEOS CVD SiO2 膜７５の膜
厚を薄くすることができるので、配線層間の狭い凹部領
域への成膜が可能である。さらに、凹部領域に成膜した
HighO3/TEOS CVD SiO2 膜７５は平坦性、ステップカバ
リッジ性及び埋め込み性が優れている。したがって、微
細、かつ深い溝等の狭い凹部領域を有する基板表面の改
質に本発明を適用することが可能となる。
【００６３】（第５の実施の形態）図１４は、本発明の
第５の実施の形態に係る下地表面改質方法について示す
断面図である。本実施の形態では、サイドウオールスペ
ーサを配線の側部に備えた配線を被覆して下地絶縁膜を
形成している。サイドウオールスペーサにより下地絶縁
膜を被覆する際の段差が緩和される。
【００６４】まず、シリコンウエハ８１上にSiO2膜８２
を形成した後、SiO2膜８２上にAl及びTiN からなる配線
８３を形成する。この配線８３は、隣接する配線８３間
の間隔が１００ｎｍとなるように形成する。次いで、配
線８３を被覆してSiO2（又はSi3N4 ）膜を形成したのち
異方性エッチングにより配線８３の両側面にサイドウオ
ールスペーサ８４を形成する。これにより、配線８３の
側面は裾拡がりの形状となり、段差を緩和する。サイド
ウオールスペーサ８４間に溝が形成される。以上が基板
を構成する。
【００６５】次に、配線８３を被覆して、膜厚１０ｎｍ
のHigh O3/TEOS CVD SiO2 膜８５を形成する。このと
き、溝の内外に均一な膜厚のHigh O3/TEOS CVD SiO2 膜
８５が形成される。次いで、High O3/TEOS CVD SiO2 膜
８５の表面をＴＥＯＳ蒸気を含むＮ2 ガスに曝してHigh
O3/TEOS CVD SiO2 膜８５の表面を改質する。
【００６６】次に、溝８６の内外のHigh O3/TEOS CVD S
iO2 膜８５の表面上にHigh O3/TEOSCVD SiO2 膜８７を
形成する。この場合も、High O3/TEOS CVD SiO2 膜８５
を成膜する工程と、High O3/TEOSCVD SiO2 膜８５の表
面を改質する工程と、High O3/TEOS CVD SiO2 膜８５上
にHigh O3/TEOS CVD SiO2 膜８７を形成する工程とを同
一のチャンバ内で連続して行うことができるが、その間
中、基板を同じ温度で加熱する。
【００６７】この結果より、異なる材料が表面に露出し
ている基板表面をHigh O3/TEOS CVDSiO2 膜８５により
被覆しているので、異なる材料が露出することによる表
面依存性を抑制することができる。これにより、High O
3/TEOS CVD SiO2 膜８５上に表面依存性の影響を受ける
ことなくHigh O3/TEOS CVD SiO2 膜８６を形成すること
ができる。
【００６８】また、High O3/TEOS CVD SiO2 膜８５の膜
厚を薄くすることができるので、配線層間の狭い凹部領
域への成膜が可能である。さらに、凹部領域に成膜した
HighO3/TEOS CVD SiO2 膜８５は平坦性、ステップカバ
リッジ性及び埋め込み性が優れている。したがって、微
細、かつ深い溝等の狭い凹部領域を有する基板表面の改
質に本発明を適用することが可能となる。
【００６９】
【発明の効果】以上のように、本発明の下地表面改質方
法によれば、成膜前に、基板上に下地絶縁膜を形成し、
さらに下地絶縁膜の表面を第１のシリコン含有ガスに曝
している。成膜前に、基板上に下地絶縁膜を形成してい
るので、基板表面の状態によらずに基板の表面依存性の
影響を回避することができる。
【００７０】さらに、下地絶縁膜の表面を第１のシリコ
ン含有ガスに曝しているため、下地絶縁膜の表面を改質
することができる。この場合、基板の表面そのものでは
なくて基板表面に形成した下地絶縁膜の表面を改質すれ
ばよいため、共通化，標準化した表面改質方法を得るこ
とができる。これにより、下地絶縁膜上に成膜する場
合、下地絶縁膜の表面が改質されているため、下地表面
依存性の影響を受けずに下地絶縁膜上に絶縁膜等を成膜
することができる。
【００７１】また、酸素中のオゾン濃度が４％以上の高
濃度のオゾンを含む第１のオゾン含有ガスを用いた熱的
化学気相成長法により下地絶縁膜を形成しているため、
下地絶縁膜の膜質が緻密となり、下地絶縁膜の膜厚を薄
くしても基板の表面依存性の影響を受けなくすることが
できる。また、初期成長層からなる下地絶縁膜を用いて
いるため、下地絶縁膜の表面に異常成長を生じさせるこ
ともない。従って、非常に狭い幅の凹部領域を有する基
板への下地絶縁膜の形成が可能となる。特に、第１のオ
ゾン含有ガスと第１のシリコン含有ガスとを用いて非常
に狭い幅の凹部領域を有する基板表面に下地絶縁膜を成
膜した場合、平坦性、ステップカバリッジ性、埋め込み
性が優れ、しかも緻密性が高い下地絶縁膜が得られる。
【００７２】さらに、本発明の半導体装置の製造方法に
よれば、絶縁膜の成膜前に、基板上に下地絶縁膜を成膜
した後、第１のシリコン含有ガスに曝して下地絶縁膜表
面を改質し、その上に絶縁膜を成膜している。このた
め、微細かつ深い溝等を有する基板へも適用でき、かつ
基板の表面依存性の影響を受けずに、膜質のよい絶縁膜
を成膜することができる。特に、１％以下の低濃度オゾ
ンを含むオゾン含有ガスとＴＥＯＳに下地絶縁膜の表面
を曝し、その下地絶縁膜上に４％以上の高濃度オゾンを
含むオゾン含有ガスとＴＥＯＳを用いて絶縁膜を形成し
た場合には、下地絶縁膜と絶縁膜との成膜上の適合性が
非常によい。
【００７３】特に、１％以下の低濃度オゾンを含むオゾ
ン含有ガスとＴＥＯＳに下地絶縁膜の表面を曝し、その
下地絶縁膜上に４％以上の高濃度オゾンを含むオゾン含
有ガスとＴＥＯＳを用いて絶縁膜を形成した場合には、
下地絶縁膜と絶縁膜との成膜上の適合性が非常によい。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の下地表面改質方法
を用いた半導体装置の製造方法を示すフローチャートで
ある。
【図２】本発明の第１の実施の形態の下地表面改質方法
を用いた半導体装置の製造方法を示す断面図（その１）
である。
【図３】本発明の第１の実施の形態の下地表面改質方法
を用いた半導体装置の製造方法を示す断面図（その２）
である。
【図４】本発明に至る経過を説明する断面図である。
【図５】本発明に至る経過について説明する、High O3/
TEOS CVD SiO2 膜の成膜過程における成膜レートについ
て示すグラフである。
【図６】図５の詳細である初期成長層の成膜レートにつ
いて示すグラフである。
【図７】本発明に至る経過を説明する、下地絶縁膜上へ
のＴＥＯＳ蒸気処理の有無による成膜レートの相違につ
いて示すグラフである。
【図８】本発明に至る経過を説明する、下地絶縁膜上へ
のＴＥＯＳ蒸気による処理時間と成膜レートの関係につ
いて示すグラフである。
【図９】本発明に至る経過を説明する、下地絶縁膜上へ
のＴＥＯＳ蒸気による処理の降下の持続性を調査した結
果について示すグラフである。
【図１０】本発明に至る経過を説明する、下地絶縁膜の
成膜時間と下地絶縁膜上に形成するHigh O3/TEOS CVD S
iO2 膜の成膜レートの関係について示すグラフである。
【図１１】本実施例に係るトレンチ溝に本発明を適用し
た例について示す断面図である。
【図１２】本実施例に係るプラズマSiO2膜で被覆したメ
タル配線層間に本発明を適用した例について示す断面図
である。
【図１３】本実施例に係る材質の異なる配線から構成さ
れるメタル配線層間に本発明を適用した例について示す
断面図である。
【図１４】本実施例に係るサイドオールスペーサを配線
の側部に備えたメタル下層間に本発明を適用した例につ
いて示す断面図である。
【図１５】従来の技術に係るSiO2膜あるいは Si3N4膜の
表面上に High O3/TEOS CVD SiO2膜を成膜した場合の異
常成長を示す断面図である。
【図１６】従来の技術に係る下地表面改質方法を示す断
面図（その１）である。
【図１７】従来の技術に係る下地表面改質方法を示す断
面図（その２）である。
【図１８】従来の技術に係る下地表面改質方法を示す断
面図（その３）である。
【符号の説明】
１ シリコンウエハ（基板）、 ２ 配線（基板）、 ３ Si3N4膜（基板）、 ４，６ 溝（凹部）、 ５ High O3/TEOS CVD SiO2膜（下地絶縁膜）、 ７ High O3/TEOS CVD SiO2膜（絶縁膜）、 １１，５３，６２，７２，８２ SiO2膜（基板）、 １２ 初期成長層、 １３ 核、 １３ａ，１３ｂ 枝分かれした成長層、 １３ｃ 成長層、 １４ ボイド、 ５１ ６１ ７１ ８１ シリコンウエハ（基板）、 ５２ トレンチ溝（凹部）、 ５４ Si3N4膜（基板）、 ５５，６５，７５，８５ Low O3/TEOS CVD SiO2膜（下
地絶縁膜）、 ５６，６７，７６，８７ High O3/TEOS CVD SiO2 膜
（絶縁膜）、 ６３，７３ 配線（基板）、 ６４ プラズマSiO2膜（基板）、 ６６，７４，８６ 溝（凹部）、 ８４ サイドウオールスペーサ（基板）。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/316

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 酸素中に濃度４％以上のオゾンを含む第
    １のオゾン含有ガスと第１のシリコン含有ガスとを含む
    混合ガスを用いた熱的化学気相成長法により、膜厚１０
    ｎｍ以上、５０ｎｍ以下を有する初期成長層からなる下
    地絶縁膜を基板上に成膜する工程と、 前記下地絶縁膜の表面を第２のシリコン含有ガスからな
    る表面改質ガスに曝して表面改質する工程とを有するこ
    とを特徴とする下地表面改質方法。
  2. 【請求項２】 前記第１のシリコン含有ガスと前記第２
    のシリコン含有ガスは同じものを含むガスであることを
    特徴とする請求項１に記載の下地表面改質方法。
  3. 【請求項３】 前記下地絶縁膜を成膜する工程と前記下
    地絶縁膜の表面改質を行う工程とを連続して行うことを
    特徴とする請求項２に記載の下地表面改質方法。
  4. 【請求項４】 酸素中に濃度４％以上のオゾンを含む第
    １のオゾン含有ガスと第１のシリコン含有ガスとを含む
    混合ガスを用いた熱的化学気相成長法により膜厚１０ｎ
    ｍ以上、５０ｎｍ以下の初期成長層からなる下地絶縁膜
    を基板上に成膜する工程と、 酸素中にオゾンを含み、かつオゾン濃度が１％以下であ
    る第２のオゾン含有ガスと第３のシリコン含有ガスとを
    含む混合ガスからなる表面改質ガスに前記下地絶縁膜の
    表面を曝して表面改質する工程とを有することを特徴と
    する下地表面改質方法。
  5. 【請求項５】 前記基板の表面にシリコン酸化膜又はシ
    リコン窒化膜が露出していることを特徴とする請求項１
    乃至４のいずれかに記載の下地表面改質方法。
  6. 【請求項６】 前記下地絶縁膜の表面は平坦な面となっ
    ていることを特徴とする請求項１乃至請求項５のいずれ
    かに記載の下地表面改質方法。
  7. 【請求項７】 前記下地絶縁膜の表面を前記表面改質ガ
    スに曝している間、前記基板を加熱することを特徴とす
    る請求項１乃至請求項６のいずれかに記載の下地表面改
    質方法。
  8. 【請求項８】 前記第１のシリコン含有ガスはアルコキ
    シシラン又はシラノールであることを特徴とする請求項
    １乃至請求項７のいずれかに記載の下地表面改質方法。
  9. 【請求項９】 前記第２のシリコン含有ガス及び前記第
    ３のシリコン含有ガスはアルコキシシラン又はシラノー
    ルであることを特徴とする請求項１乃至請求項８のいず
    れかに記載の下地表面改質方法。
  10. 【請求項１０】 請求項１乃至請求項９に記載の下地表
    面改質方法により前記下地絶縁膜の表面改質を行う工程
    の後に、前記下地絶縁膜の上に絶縁膜を形成する工程を
    有することを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 前記絶縁膜は、前記第１のオゾン含有
    ガスと前記第１のシリコン含有ガスとを含む混合ガスを
    用いて形成したシリコン含有絶縁膜であることを特徴と
    する請求項１０に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記下地絶縁膜を形成する工程と、前
    記下地絶縁膜の表面改質を行う工程と、前記絶縁膜を形
    成する工程とを連続して行うことを特徴とする請求項１
    ０又は請求項１１に記載の半導体装置の製造方法。
JP10048188A 1998-02-27 1998-02-27 下地表面改質方法及び半導体装置の製造方法 Expired - Lifetime JP2975919B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10048188A JP2975919B2 (ja) 1998-02-27 1998-02-27 下地表面改質方法及び半導体装置の製造方法
US09/095,751 US6133160A (en) 1998-02-27 1998-06-11 Method for reforming undercoating surface and method for production of semiconductor device
EP98111078A EP0945898A3 (en) 1998-02-27 1998-06-17 Surface treatment of an insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10048188A JP2975919B2 (ja) 1998-02-27 1998-02-27 下地表面改質方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11251313A JPH11251313A (ja) 1999-09-17
JP2975919B2 true JP2975919B2 (ja) 1999-11-10

Family

ID=12796423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10048188A Expired - Lifetime JP2975919B2 (ja) 1998-02-27 1998-02-27 下地表面改質方法及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6133160A (ja)
EP (1) EP0945898A3 (ja)
JP (1) JP2975919B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077104A (ja) * 1999-09-07 2001-03-23 Miyazaki Oki Electric Co Ltd 半導体装置の層間絶縁膜の形成方法
US6511923B1 (en) * 2000-05-19 2003-01-28 Applied Materials, Inc. Deposition of stable dielectric films
US20070014801A1 (en) * 2001-01-24 2007-01-18 Gish Kurt C Methods of diagnosis of prostate cancer, compositions and methods of screening for modulators of prostate cancer
KR100403630B1 (ko) * 2001-07-07 2003-10-30 삼성전자주식회사 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법
JP3586268B2 (ja) * 2002-07-09 2004-11-10 株式会社東芝 半導体装置及びその製造方法
US7456116B2 (en) * 2002-09-19 2008-11-25 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7431967B2 (en) 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
US6905940B2 (en) * 2002-09-19 2005-06-14 Applied Materials, Inc. Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US7141483B2 (en) 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US7241703B2 (en) * 2003-05-30 2007-07-10 Matsushita Electric Industrial Co., Ltd. Film forming method for semiconductor device
US7297608B1 (en) 2004-06-22 2007-11-20 Novellus Systems, Inc. Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition
US7129189B1 (en) 2004-06-22 2006-10-31 Novellus Systems, Inc. Aluminum phosphate incorporation in silica thin films produced by rapid surface catalyzed vapor deposition (RVD)
US7202185B1 (en) 2004-06-22 2007-04-10 Novellus Systems, Inc. Silica thin films produced by rapid surface catalyzed vapor deposition (RVD) using a nucleation layer
US7097878B1 (en) 2004-06-22 2006-08-29 Novellus Systems, Inc. Mixed alkoxy precursors and methods of their use for rapid vapor deposition of SiO2 films
US7642171B2 (en) 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US7790633B1 (en) 2004-10-26 2010-09-07 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US7148155B1 (en) 2004-10-26 2006-12-12 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US7294583B1 (en) 2004-12-23 2007-11-13 Novellus Systems, Inc. Methods for the use of alkoxysilanol precursors for vapor deposition of SiO2 films
US7271112B1 (en) 2004-12-30 2007-09-18 Novellus Systems, Inc. Methods for forming high density, conformal, silica nanolaminate films via pulsed deposition layer in structures of confined geometry
US7482247B1 (en) 2004-12-30 2009-01-27 Novellus Systems, Inc. Conformal nanolaminate dielectric deposition and etch bag gap fill process
US7223707B1 (en) 2004-12-30 2007-05-29 Novellus Systems, Inc. Dynamic rapid vapor deposition process for conformal silica laminates
US7109129B1 (en) 2005-03-09 2006-09-19 Novellus Systems, Inc. Optimal operation of conformal silica deposition reactors
US7135418B1 (en) 2005-03-09 2006-11-14 Novellus Systems, Inc. Optimal operation of conformal silica deposition reactors
US7589028B1 (en) 2005-11-15 2009-09-15 Novellus Systems, Inc. Hydroxyl bond removal and film densification method for oxide films using microwave post treatment
US7491653B1 (en) 2005-12-23 2009-02-17 Novellus Systems, Inc. Metal-free catalysts for pulsed deposition layer process for conformal silica laminates
US7288463B1 (en) 2006-04-28 2007-10-30 Novellus Systems, Inc. Pulsed deposition layer gap fill with expansion material
US7625820B1 (en) 2006-06-21 2009-12-01 Novellus Systems, Inc. Method of selective coverage of high aspect ratio structures with a conformal film
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268348A (en) * 1963-12-16 1981-05-19 Signetics Corporation Method for making semiconductor structure
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
JP2771347B2 (ja) * 1991-06-06 1998-07-02 日本電気株式会社 プラズマ化学気相成長法とその装置及び多層配線の製造方法
JP3133857B2 (ja) * 1993-03-29 2001-02-13 川崎製鉄株式会社 半導体装置の製造方法
JPH06349817A (ja) * 1993-06-14 1994-12-22 Kawasaki Steel Corp 半導体装置の製造方法
JP3102974B2 (ja) * 1993-09-20 2000-10-23 富士通株式会社 半導体装置における絶縁膜の形成方法
JPH0878406A (ja) * 1994-09-08 1996-03-22 Sony Corp 酸化膜の成膜方法

Also Published As

Publication number Publication date
EP0945898A2 (en) 1999-09-29
US6133160A (en) 2000-10-17
EP0945898A3 (en) 2000-07-19
JPH11251313A (ja) 1999-09-17

Similar Documents

Publication Publication Date Title
JP2975919B2 (ja) 下地表面改質方法及び半導体装置の製造方法
JP2994616B2 (ja) 下地表面改質方法及び半導体装置の製造方法
KR100801363B1 (ko) 실리콘 기판상에서 실리콘 질화물상의 실리콘 이산화물 증착율을 감소시키기 위한 웨이퍼 선처리 방법
JP3208376B2 (ja) 成膜方法及び半導体装置の製造方法
US7501691B2 (en) Trench insulation structures including an oxide liner and oxidation barrier
KR100788183B1 (ko) 유동성 산화물 필름 중의 탄소를 제거하기 위한 증착후오존 처리방법
JP4672400B2 (ja) 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法
KR100732647B1 (ko) 반도체장치 및 그 제조 방법
US5723909A (en) Semiconductor device and associated fabrication method
EP1211728A2 (en) Semiconductor device and method of manufacturing the same
JPH03171731A (ja) 半導体装置における厚い酸化物領域を形成する方法
KR100428804B1 (ko) 반도체 제조 공정의 막질 형성 방법, 이를 이용한 트렌치 격리 형성 방법 및 그에 따른 소자 분리 트렌치 격리 구조
JP3549193B2 (ja) 被成膜面の改質方法及び半導体装置の製造方法
JP3845061B2 (ja) 半導体装置及びその製造方法
JPH1012716A (ja) 半導体装置の製造方法
JP2005033189A (ja) 成膜方法、半導体装置の製造方法及び半導体装置
EP1081755A2 (en) Method for improving a quality of dielectric layer and semiconductor device
JP2702430B2 (ja) 半導体装置の製造方法
JP3251554B2 (ja) 成膜方法及び半導体装置の製造方法
JPH11307625A (ja) 半導体装置およびその製造方法
JPH11150179A (ja) 溝分離型半導体装置の製造方法
KR100248159B1 (ko) 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법
KR20010070488A (ko) 텅스텐실리사이드막의 성막방법 및 게이트전극/배선의제작방법
JPH0547918A (ja) 半導体装置の製造方法
KR20040013776A (ko) 반도체 장치의 제조에서 층간 절연막 형성 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990810