JP3410070B2 - Wポリサイドゲート構造 - Google Patents

Wポリサイドゲート構造

Info

Publication number
JP3410070B2
JP3410070B2 JP2000285611A JP2000285611A JP3410070B2 JP 3410070 B2 JP3410070 B2 JP 3410070B2 JP 2000285611 A JP2000285611 A JP 2000285611A JP 2000285611 A JP2000285611 A JP 2000285611A JP 3410070 B2 JP3410070 B2 JP 3410070B2
Authority
JP
Japan
Prior art keywords
film
gate structure
silicide
polycide gate
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000285611A
Other languages
English (en)
Other versions
JP2002110964A (ja
Inventor
坤祐 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to JP2000285611A priority Critical patent/JP3410070B2/ja
Publication of JP2002110964A publication Critical patent/JP2002110964A/ja
Application granted granted Critical
Publication of JP3410070B2 publication Critical patent/JP3410070B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はMOS(Metal Ox
ide Semiconductor)の製造方法に関して、特にWポリ
サイド(W−polycide)ゲート構造(Gate Structure)
の製造方法に関する。
【0002】
【従来の技術】高融点金属シリサイド(Refractory Met
al Silicide)は高融点、高い安定性、そして低い抵抗
率(Resistivity)などの長所を有するため、現在では
半導体製造工程に広く利用されている。高融点金属シリ
サイドの主要な機能は、金属とシリコン間のオーミック
・コンタクト性(Ohmic Contact)を高めて、MOSゲ
ートの導電率を増加させることである。また高融点金属
シリサイドでよく使用されるものは、WSiX(tungste
n silicide)である。
【0003】下方のドープトポリシリコン膜と上方のW
シリサイド膜で構成されたW−ポリシリサイドゲート
は、既に商業化されている半導体製造工程中で最もよく
使用されており、Wシリサイド膜の大部分は減圧CVD
(Low Pressure Chemical Vapor Deposition=LPCVD)
あるいはスパッタ(sputtering)により形成される。
【0004】その他、ゲートのドープトポリシリコン膜
とWシリサイド膜を堆積した後に、更にWシリサイド膜
上に保護膜(Cap Layer)を堆積する。その材質は普通
シリコン窒化膜(silicon nitride)で、後工程のゲー
トとその他の導電部分がショートするのを防止する。つ
づいて順番に保護膜、Wシリサイド膜とドープトポリシ
リコン膜をパターニングして、Wポリサイドゲート構造
を得る。
【0005】しかしながら、Wシリサイド膜を形成して
から、保護膜がWシリサイドをカバーするまでの過程
で、このWシリサイド表面は少量の酸素に接触反応して
少量の酸化タングステン(Tungsten oxide)を生成する
可能性が常にあった。このように、後工程の高温熱製造
工程において、Wシリサイド膜は相転移(Phase Transi
tion)によりバンプ(Bump)あるいはヘイズ(Haze)な
どの欠陥(Alain P. Blosse, Mat. Res. Soc. Symp. Pr
oc. Vol.525, 1998, pp.371-377参照)を発生させた。
この種の凸凹の状況はフォトレジスト製造工程の精確度
に影響を与え、後工程でゲートとその他の導電部分をシ
ョートさせる可能性があった。
【0006】Wシリサイド膜の欠陥発生を防ぐ従来の解
決方法は、Wシリサイド膜を形成後、室温下でN2プラ
ズマ(N2 Plasma)により窒素と反応させてWシリサイ
ド膜表面上に薄いタングステン窒化(tungsten nitrid
e)膜を形成する方法であった。保護膜をWシリサイド
膜上に堆積させる前、タングステン窒化膜は酸素がWシ
リサイド膜に接触するのを防いで、Wシリサイド膜が後
に続く熱製造工程においてバンプやヘイズなどの欠陥が
発生するのを防止していた。
【0007】ただし、従来のタングステン窒化膜を形成
してWシリサイド膜を保護する方法には問題があった。
まず従来の方法では、タングステン窒化膜を室温下でN
2プラズマの窒化反応により形成するため、タングステ
ン窒化膜の質が疎となり酸素を防ぐ能力が劣った。その
ほか、N2プラズマ反応は特別な反応室内で行わなけれ
ばならないため、ウエハーをWシリサイド堆積反応室か
らプラズマ反応室へ移動する過程で、Wシリサイドは酸
素と反応する可能性があった。そのほか、室温でN2
ラズマによりタングステン窒化膜を形成するのには比較
的長い時間が必要で、これもまた欠点の一つであった。
【0008】
【発明が解決しようとする課題】この発明の目的は、R
TPの速い温度上昇と下降により時間を短縮することで
ある。またWシリサイド膜とタングステン窒化膜を同一
装置中で形成することにより、酸化反応をなくして欠陥
の発生を防止する。
【0009】
【課題を解決するための手段】半導体基板上に適用し
て、順番にゲート絶縁膜、ドープトポリシリコン膜およ
びWシリサイド膜を半導体基板上に形成する。高温製造
工程を行い、窒化反応気体を使用してWシリサイド膜の
表面を窒素と反応させて、タングステン窒化膜を形成、
タングステン窒化膜上に保護膜を形成する。そして順番
に保護膜、タングステン窒化膜、Wシリサイド膜および
ドープトポリシリコン膜をパターニングしてWポリサイ
ドゲート構造を形成する。
【0010】<作用> 1.タングステン窒化膜を高温製造工程で窒化反応気体
を通す方式により形成するため、タングステン窒化膜の
質は比較的緻密で均等となり、酸素との接触を防ぐこと
ができる。そのほか、高温製造工程がRTPの場合、R
TPの温度の速い上昇下降速度により時間を短縮するこ
とができる。2.この発明のタングステン窒化膜をN2
プラズマにより形成するものではなく、温度を加えて窒
化反応気体を通す方式により形成する。そのため、この
発明のWシリサイド膜とタングステン窒化膜は減圧状態
から取り出さずに同じ装置内で形成することができる。
このように、空気と接触して酸化反応が発生するのを避
け欠陥の発生が防止され、同時に移動するステップを省
略することができる。3.上記の高温製造工程がRTP
の場合、RTPのWシリサイド膜は加熱されてとても高
い温度となりRTA(Rapid Thermal Annealing =RT
A)の効果が達成され、Wシリサイド薄膜の内応力を減
少して相転移のエネルギーを提供、Wシリサイドを抵抗
が比較的大きい六方晶相(Hexagonal Phase)から抵抗
が比較的小さい正方晶相(Tetragonal Phase)に変換す
る。
【0011】
【発明の実施の形態】以下、この発明にかかる好適な実
施例を図面に基づいて説明する。図1Aに示すように、
まず先に半導体基板100を提供して、半導体基板10
0上に順番にゲート絶縁膜110、ドープトポリシリコ
ン膜120そしてWシリサイド膜130を形成する。ゲ
ート絶縁膜110は、例えば、熱酸化法(Thermal Oxid
ation)で形成したゲート酸化膜(Gate Oxide)であ
る。ドープトポリシリコン膜120の形成方法は、例え
ば、減圧CVD(Low Pressure Chemical Vapor Deposi
tion=LPCVD)などで、Wシリサイド膜130の形成方
法も減圧CVDなどである。
【0012】図1Bに示すように、RTP(Rapid Ther
mal Process)を行い、アンモニアガスを通してWシリ
サイド膜130の表面で窒化反応を発生させて、タング
ステン窒化膜135を形成する。このタングステン窒化
膜135の理想的な厚さは5nm以上で、厚さ5nmは
完全に酸素から隔離することができる。その他、通した
アンモニアガスの圧力が1大気圧の場合、このRTPの
温度は750℃以上で、時間は60秒以上である。そし
て、もし形成するタングステン窒化膜135の特定の厚
さを高く調整したい場合はRTPの反応時間を固定し
て、その反応温度を高くする。あるいはRTPの反応温
度を固定して、その反応時間を長くする。このRTPは
急速に温度を上昇、下降させてアンモニアガスを通すだ
けでよいためWシリサイドの減圧CVD装置中で直接に
行うことができて、減圧状態から取り出す必要がない。
そのほか、このRTPは1大気圧あるいは減圧状態のそ
の他の装置中でも行うことができる。
【0013】図1Cに示すように、続いてタングステン
窒化膜135上にSiN保護膜140を形成する。その
形成方法は、例えば、プラズマCVD(Plasma Enhance
d CVD=PECVD)などで、SiN保護膜140、タングス
テン窒化膜135、Wシリサイド膜130、およびドー
プトポリシリコン膜120をパターニングしてWポリサ
イドゲート構造150を形成する。
【0014】以上のごとく、この発明を好適な実施例に
より開示したが、もとより、この発明を限定するための
ものではなく、同業者であれば容易に理解できるよう
に、この発明の技術思想の範囲において、適当な変更な
らびに修正が当然なされうるものであるから、その特許
権保護の範囲は、特許請求の範囲および、それと均等な
領域を基準として定めなければならない。
【0015】
【発明の効果】上記構成により、この発明は下記の長所
を有する。 1.タングステン窒化膜135をRTP中で、Wシリサ
イド膜130表面とアンモニアガスとの窒化反応により
形成する。そのためこのタングステン窒化膜135は緻
密で平均的となり、酸素との接触を阻止することができ
る。その他、RTPの温度上昇と下降がとても速いため
時間を短縮することができる。 2.この発明は、プラズマ反応ではなく、温度を高めて
アンモニアガスを通す方法によりタングステン窒化膜1
35を形成する。そのためこの発明のWシリサイド膜1
30とタングステン窒化膜135は減圧状態から取り出
す必要がなく、同一装置中で形成することができる。こ
のように空気に接触して酸化反応することがないため欠
陥の発生を防止することができ、移動のステップも必要
がない。 3.RTPのWシリサイド膜130膜をとても高い温度
まで加熱して、RTA(Rapid Thermal Annealing =RT
A)効果を達成する。そして、Wシリサイド膜130の
内応力を減少して相転移のエネルギーを提供して、Wシ
リサイドを抵抗が比較的大きい六方晶相(Hexagonal Ph
ase)から抵抗が比較的小さい正方晶相(Tetragonal Ph
ase)に変換する。従って、産業上の利用価値が高い。
【図面の簡単な説明】
【図1】 (A)から(C)は、この発明にかかる好適
な実施例のWポリサイドゲート構造の製造方法の断面図
である。
【符号の説明】
100 半導体基板 110 ゲート絶縁膜 120 ドープトポリシリコン膜 130 Wシリサイド膜 135 タングステン窒化膜 140 SiN保護膜 150 Wポリサイドゲート構造
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/43 H01L 29/62 G (56)参考文献 特開 平2−250319(JP,A) 特開 平11−289017(JP,A) 特開 平7−176732(JP,A) 特開 昭64−37036(JP,A) 特開 昭62−169412(JP,A) 特開2000−22154(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 H01L 21/28 H01L 21/336

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に適用して、 順番にゲート絶縁膜とドープトポリシリコン膜、そして
    Wシリサイド膜を前記半導体基板上に形成して、 高温製造工程を行い、窒化反応気体を使用して前記Wシ
    リサイド膜の表面を窒化、タングステン窒化膜を形成し
    て、 前記タングステン窒化膜上に保護膜を形成して、そして 順番に前記保護膜、前記タングステン窒化膜、前記Wシ
    リサイド膜そして前記ドープトポリシリコン膜をパター
    ニングしてWポリサイドゲート構造を形成するステップ
    を含み、 上記高温製造工程がRTP、上記窒化反応気体がアンモ
    ニアガス、上記窒化反応気体の圧力が1大気圧、前記R
    TPの反応温度が750℃以上、前記RTPの反応時間
    が60秒以上である ことを特徴とするWポリサイドゲー
    ト構造の製造方法。
  2. 【請求項2】 Wシリサイド膜形成後、上記RTPを直
    接に前記Wシリサイド膜を形成するのに使用した同じ装
    置で行うことを特徴とする請求項記載のWポリサイド
    ゲート構造の製造方法。
  3. 【請求項3】 上記タングステン窒化膜の厚さが5nm
    以上であることを特徴とする請求項1記載のWポリサイ
    ドゲート構造の製造方法。
  4. 【請求項4】 上記Wシリサイド膜形成後、上記高温製
    造工程を直接に上記Wシリサイド膜を形成するのに使用
    した同じ装置で行うことを特徴とする請求項1記載のW
    ポリサイドゲート構造の製造方法。
  5. 【請求項5】 上記タングステンシリコン膜の形成方法
    が減圧CVDを含むことを特徴とする請求項1記載のW
    ポリサイドゲート構造の製造方法。
  6. 【請求項6】 上記保護膜がシリコン窒化膜を含むこと
    を特徴とする請求項1記載のWポリサイドゲート構造の
    製造方法。
  7. 【請求項7】 上記シリコン窒化膜をプラズマCVDで
    形成することを特徴とする請求項記載のWポリサイド
    ゲート構造の製造方法。
  8. 【請求項8】 半導体基板上に適用して、 順番にゲート絶縁膜、ドープトポリシリコン膜そしてW
    シリサイド膜を前記半導体基板上に形成して、前記Wシ
    リサイド膜の形成方法が減圧CVDで、 前記Wシリサイド膜を形成するのと同じ反応室中でRT
    Pを行い、アンモニアガスを入れて、前記Wシリサイド
    膜の表面で窒化反応を発生させて、タングステン窒化膜
    を形成して、 前記タングステン窒化膜上に保護膜を形成して、そして 順番に前記保護膜、前記タングステン窒化膜、前記Wシ
    リサイド膜および前記ドープトポリシリコン膜をパター
    ニングしてWポリサイドゲート構造を形成するステップ
    を含み、 上記RTPの反応圧力が1大気圧で、上記RTPの反応
    温度が750℃以上、上記RTPの反応時間が60秒以
    上である ことを特徴とするWポリサイドゲート構造の製
    造方法。
  9. 【請求項9】 上記タングステン窒化膜の厚さが5nm
    以上であることを特徴とする請求項記載のWポリサイ
    ドゲート構造の製造方法。
  10. 【請求項10】 上記保護膜がシリコン窒化膜を含むこ
    とを特徴とする請求項記載のWポリサイドゲート構造
    の製造方法。
  11. 【請求項11】 上記シリコン窒化膜をプラズマCVD
    により形成することを特徴とする請求項10記載のWポ
    リサイドゲート構造の製造方法。
JP2000285611A 2000-09-20 2000-09-20 Wポリサイドゲート構造 Expired - Fee Related JP3410070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000285611A JP3410070B2 (ja) 2000-09-20 2000-09-20 Wポリサイドゲート構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000285611A JP3410070B2 (ja) 2000-09-20 2000-09-20 Wポリサイドゲート構造

Publications (2)

Publication Number Publication Date
JP2002110964A JP2002110964A (ja) 2002-04-12
JP3410070B2 true JP3410070B2 (ja) 2003-05-26

Family

ID=18769651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000285611A Expired - Fee Related JP3410070B2 (ja) 2000-09-20 2000-09-20 Wポリサイドゲート構造

Country Status (1)

Country Link
JP (1) JP3410070B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造

Also Published As

Publication number Publication date
JP2002110964A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
KR100310103B1 (ko) 반도체 장치의 제조 방법
US6165884A (en) Method of forming gate electrode in semiconductor device
KR960035843A (ko) 반도체 소자의 금속 배선 형성방법
JPH11507770A (ja) サリサイドの形成方法
JPH11145474A (ja) 半導体装置のゲート電極形成方法
JP3410070B2 (ja) Wポリサイドゲート構造
JPH06204170A (ja) 半導体装置およびその製造方法
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
JPH11145279A (ja) 窒化シリコン保護膜のピンホール除去方法
KR0174878B1 (ko) 확산 장벽층 형성방법
KR20020016312A (ko) 텅스텐 게이트 형성방법
KR20060001048A (ko) 반도체 소자의 캐패시터 형성방법
KR100234702B1 (ko) Ta2o5 유전막을 갖는 캐패시터 제조방법
JPH02177427A (ja) 半導体装置の製造方法
KR20040001861A (ko) 금속게이트전극 및 그 제조 방법
KR100332122B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2739593B2 (ja) 半導体装置の製造法
KR101006512B1 (ko) 엠이이엘 소자의 제조방법
KR101142333B1 (ko) 반도체 소자의 콘택플러그 형성방법
KR100268802B1 (ko) 반도체 소자의 금속배선 형성방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR100380980B1 (ko) 텅스텐 게이트 형성 방법
KR19990003270A (ko) 반도체장치의 트랜지스터 제조방법과 이에 따라 제조되는 트렌지스터 및 이를 적용한 반도체 메모리소자
KR100290778B1 (ko) 반도체소자의게이트 형성방법
KR960009979B1 (ko) 게이트산화막 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030204

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees