KR100485165B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100485165B1
KR100485165B1 KR10-2003-0055793A KR20030055793A KR100485165B1 KR 100485165 B1 KR100485165 B1 KR 100485165B1 KR 20030055793 A KR20030055793 A KR 20030055793A KR 100485165 B1 KR100485165 B1 KR 100485165B1
Authority
KR
South Korea
Prior art keywords
forming
film
insulating film
semiconductor device
metal wiring
Prior art date
Application number
KR10-2003-0055793A
Other languages
English (en)
Other versions
KR20050018020A (ko
Inventor
권영민
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0055793A priority Critical patent/KR100485165B1/ko
Publication of KR20050018020A publication Critical patent/KR20050018020A/ko
Application granted granted Critical
Publication of KR100485165B1 publication Critical patent/KR100485165B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Abstract

반도체 기판 위에 게이트 절연막, 게이트 전극, 소스 및 드레인 영역으로 이루어진 MOS 트랜지스터를 형성하는 단계, MOS 트랜지스터를 덮는 절연막을 형성하는 단계, 게이트 전극, 소스 및 드레인 영역과 금속 배선을 연결하는 컨택 홀을 절연막에 형성하는 단계, 절연막 위에 금속 배선을 형성하는 단계, 금속 배선 위에 보호막을 형성하는 단계를 포함하고, 보호막은 물리 기상 증착법을 이용하여 질화막으로 형성하는 반도체 소자의 제조 방법.

Description

반도체 소자의 제조 방법{Manufacturing method of semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 질화막 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 보호막으로 사용되어지는 질화막(SiN film)은 표면 스크래치(scratch) 방지, 수분 침투 방지 등에서 탁월한 성질을 가지고 있어 가장 보편적으로 사용되어 지고 있다.
그러나 보호막 형성 공정은 반도체 소자의 제조 공정 중 마지막으로 진행되는 공정으로서 금속 배선이 형성된 이후의 공정이기 때문에, 낮은 공정 온도에서 후속 공정인 질화막을 형성 시켜야 한다.
따라서, 400℃이하의 온도에서 RF 플라즈마를 이용하여 질화막을 형성한다. 이러한 질화막 형성 시 SiH4 및 NH3가 이용된다.
따라서, 질화막의 형성 시 수소(hydrogen)가 일정량 함유된 박막을 얻을 수밖에 없는데 이렇게 잔존하는 수소(hydrogen) 성분이 반도체 소자의 트랜지스터 특히, PMOS 소자의 특성에 영향을 미쳐 신뢰성을 떨어뜨리는 요인이 되고 있다. 이는 가볍고 유동적인 수소 이온이 트랜지스터를 형성하는 소자를 이루는 지역까지 침투하여 미세 소자의 동작에 방해를 주는 요인으로 작용하기 때문이다.
이러한 수소를 줄이기 위해 SiH4 가스와 NH3 가스의 조성비를 바꾸어 가며 최소한의 수소를 함유하는 질화막을 얻으려는 시도를 실시하여 왔으나 여전히 문제점은 남아있다.
본 발명의 기술적 과제는 수소를 포함하지 않는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판 위에 게이트 절연막, 게이트 전극, 소스 및 드레인 영역으로 이루어진 MOS 트랜지스터를 형성하는 단계, 상기 MOS 트랜지스터를 덮는 절연막을 형성하는 단계, 상기 게이트 전극, 소스 및 드레인 영역과 금속 배선을 연결하는 컨택 홀을 상기 절연막에 형성하는 단계, 상기 절연막 위에 금속 배선을 형성하는 단계, 상기 금속 배선 위에 보호막을 형성하는 단계를 포함하고, 상기 보호막은 물리 기상 증착법을 이용하여 질화막으로 형성하는 것이 바람직하다.
또한, 상기 절연막은 물리 기상 증착법을 이용하여 질화막으로 형성하는 것이 바람직하다.
또한, 상기 물리 기상 증착법은 실리콘 타겟과 N2 가스를 이용하는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 단면도이고, 도 2는 물리 증착법을 설명한 개략도이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법에 의해 제조되는 반도체 소자는 반도체 기판(102) 위에 게이트 절연막(104), 게이트 전극(106), 소스(121) 및 드레인 영역(122)으로 이루어진 MOS 트랜지스터가 형성되어 있다.
즉, 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법은 반도체 기판(102) 상에 게이트 절연막 형성용 산화막과 게이트 전극용 다결정 실리콘을 순차 형성한 후 포토리쏘그라피(photolithography) 공정을 이용하여 다결정 실리콘과 산화막을 패터닝(patterning)함으로써 게이트 절연막(104)과 게이트 전극(106)을 형성하고, 게이트 전극(106)과 게이트 절연막(104)의 노출된 측벽 부분에 질화막 등으로 이루어진 측벽 스페이서(108)를 형성한다.
그리고, 이온 주입 마스크를 이용하는 이온 주입 공정을 수행하여 저농도 또는 고농도의 불순물을 반도체 기판(102)의 소스 영역 및 드레인 영역에 주입함으로써, 반도체 소자의 소스(121) 및 드레인(122)을 형성한다.
반도체 기판을 HF 세정을 한 후에 스퍼터링 등과 같은 증착 공정에 의해 반도체 기판(102)의 상부 전면에 걸쳐 박막, 예를 들면 200Å 내지 600Å의 두께(바람직하게는, 400Å)를 갖는 티타늄 금속막을 형성한다.
그리고, 급속 제1 열처리 공정을 수행함으로써, 티타늄 금속막(110)을 실리사이드화, 즉 티타늄과 실리콘을 화학 반응시켜 실리사이드화시킨다.
그리고, 제2 열처리 공정을 수행하여 낮은 저항을 갖는 티타늄 실리사이드(110a, 110b)로 상(phase) 변이되도록 한다.
그리고, 이러한 MOS 트랜지스터 위에 절연막(120)을 형성한다. 절연막(120)은 물리 기상 증착법(PVD)을 이용하여 질화막으로 형성한다.
즉, 물리 기상 증착법(PVD)으로 질화막을 증착하고 그 상부에 층간 절연막으로 BPSG(borophospho-silicate glass)막을 형성한 다음, BPSG막을 CMP 방법으로 평탄화함으로써 질화막을 완성한다.
이러한 질화막은 트랜지스터와 금속 배선을 연결하기 위한 컨택홀(125) 식각 시 식각 방지막으로 이용되는 Pre Metal Dielectric(PMD) liner 용도로 사용된다.
도 2에는 DC 스퍼터링(sputtering) 방식의 물리 기상 증착법(PVD)의 설명도가 도시되어 있다.
이러한 물리 기상 증착법은 도 2에 도시된 바와 같이, 우선, 실리콘 타겟(Si target)(160)을 DC 스퍼터링 방식의 PVD 챔버(150)에 장착한다. 그리고, PVD 챔버(150)의 압력을 2 X 10-8 torr 이하로 유지한다.
그리고, 챔버(150) 내에는 실리콘 타겟(160)에 이온 충격(ion bombardment)을 주어 실리콘 원소를 반도체 기판(102) 위에 증착시킬 가스로서 Ar 가스(161)를 주입한다.
이 때, 실리콘 타겟(160)에 DC 전원을 인가하여 음극이 되도록 하면, Ar 이온(161)이 실리콘 타겟(160)에 충돌하여 반도체 기판(102) 위에 실리콘 입자들(162)이 쌓여 증착된다.
이렇게 반도체 기판(102) 위에 증착되는 실리콘 입자들(162)과 반응하도록 N2 가스(163)를 주입하여 질화막(SiN)을 형성한다.
그리고, 반도체 기판이 놓여져 있는 히터(170)의 온도는 200℃ 내지 400℃를 유지하여 증착률 및 박막의 강도를 조절한다. 또한, Si과 N의 조성비를 맞추기 위해 Ar과 N2의 혼합비를 최적화함으로써 양질의 보호막인 질화막을 얻을 수 있다.
이러한 절연막(120)에는 게이트 전극(106), 소스 및 드레인 영역(121, 122)을 후술할 금속 배선(130)과 연결하는 컨택홀(125)을 형성한다.
그리고, 절연막(120) 위에 금속 배선(130)을 형성하고, 금속 배선(130) 위에 보호막(140)을 형성한다.
이러한 보호막(140)은 상기에서 절연막(120)을 형성하기 위한 물리 기상 증착법(PVD)을 동일하게 이용하여 질화막으로 형성한다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 보호막으로서의 우수한 특성을 가지고 있는 질화막을 기존과 동일하게 구현하면서도 수소를 포함하지 않는 순수한 실리콘 재료와 N2 가스를 사용함으로써 질화막 내부에 수소가 전혀 포함되지 않은 양질의 질화막을 구현 할 수 있다.
따라서, 트랜지스터 소자 내로 수소가 침투하는 근원을 제거함으로써 신뢰성 있는 반도체 소자를 구현하는 효과가 있다.
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 단면도이고,
도 2는 본 발명의 한 실시예에 따른 물리 증착법을 설명한 개략도이다.
<도면의 주요부분에 대한 부호의 설명>
102 : 기판 120 : 절연막
140 : 보호막 160 : 실리콘 타겟
163 : N2 가스

Claims (3)

  1. 반도체 기판 위에 게이트 절연막, 게이트 전극, 소스 및 드레인 영역으로 이루어진 MOS 트랜지스터를 형성하는 단계,
    상기 MOS 트랜지스터를 덮는 절연막을 형성하는 단계,
    상기 게이트 전극, 소스 및 드레인 영역과 금속 배선을 연결하는 컨택 홀을 상기 절연막에 형성하는 단계,
    상기 절연막 위에 금속 배선을 형성하는 단계,
    상기 금속 배선 위에 보호막을 형성하는 단계
    를 포함하고,
    상기 보호막은 물리 기상 증착법을 이용하여 질화막으로 형성하는 반도체 소자의 제조 방법.
  2. 제1항에서,
    상기 절연막은 물리 기상 증착법을 이용하여 질화막으로 형성하는 반도체 소자의 제조 방법.
  3. 제1항 또는 제2항에서,
    상기 물리 기상 증착법은 실리콘 타겟과 N2 가스를 이용하는 반도체 소자의 제조 방법.
KR10-2003-0055793A 2003-08-12 2003-08-12 반도체 소자의 제조 방법 KR100485165B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0055793A KR100485165B1 (ko) 2003-08-12 2003-08-12 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0055793A KR100485165B1 (ko) 2003-08-12 2003-08-12 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050018020A KR20050018020A (ko) 2005-02-23
KR100485165B1 true KR100485165B1 (ko) 2005-04-22

Family

ID=37227621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0055793A KR100485165B1 (ko) 2003-08-12 2003-08-12 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100485165B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832028B1 (ko) * 2006-01-11 2008-05-26 주식회사 하이닉스반도체 반도체 메모리 소자의 제조방법

Also Published As

Publication number Publication date
KR20050018020A (ko) 2005-02-23

Similar Documents

Publication Publication Date Title
US20050189600A1 (en) Semiconductor device having gate electrode of staked structure including polysilicon layer and metal layer and method of manufacturing the same
US6530380B1 (en) Method for selective oxide etching in pre-metal deposition
KR20000034928A (ko) 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법
US6100191A (en) Method for forming self-aligned silicide layers on sub-quarter micron VLSI circuits
US6277736B1 (en) Method for forming gate
US6855592B2 (en) Method for manufacturing semiconductor device
KR100502673B1 (ko) 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법
KR100434495B1 (ko) 반도체 소자의 제조방법
US6245620B1 (en) Method for foaming MOS transistor having bi-layered spacer
US6750146B2 (en) Method for forming barrier layer
US6124178A (en) Method of manufacturing MOSFET devices
KR100485165B1 (ko) 반도체 소자의 제조 방법
US6083847A (en) Method for manufacturing local interconnect
US5071790A (en) Semiconductor device and its manufacturing method
US6087259A (en) Method for forming bit lines of semiconductor devices
US5946599A (en) Method of manufacturing a semiconductor IC device
KR100380163B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100331279B1 (ko) 반도체소자의 게이트전극 형성방법
KR100431085B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JP2000049340A (ja) 半導体装置及びその製造方法
KR100486874B1 (ko) 반도체 소자의 비트라인 형성 방법
KR100443243B1 (ko) 반도체 소자의 금속 배선층 형성방법
KR100304687B1 (ko) 개선된에칭처리방법
KR100585011B1 (ko) 반도체 소자의 게이트전극 형성 방법
KR100380154B1 (ko) 반도체 소자의 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee