JPH1197707A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH1197707A
JPH1197707A JP27811497A JP27811497A JPH1197707A JP H1197707 A JPH1197707 A JP H1197707A JP 27811497 A JP27811497 A JP 27811497A JP 27811497 A JP27811497 A JP 27811497A JP H1197707 A JPH1197707 A JP H1197707A
Authority
JP
Japan
Prior art keywords
film
forming
main component
substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27811497A
Other languages
English (en)
Inventor
Kouyuu Chiyou
宏勇 張
Hideki Uoji
秀貴 魚地
Toshimasa Hamada
敏正 浜田
Masahito Goto
政仁 後藤
Yasuyuki Ogawa
康行 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP27811497A priority Critical patent/JPH1197707A/ja
Publication of JPH1197707A publication Critical patent/JPH1197707A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 信頼性および再現性の高い半導体装置を提供
する。 【解決手段】 チタンを含有するアルミニウム膜を半導
体装置の配線材料として用いるに際して、アルミニウム
膜の成膜温度(基板温度)を100 ℃以下、好ましくは10
〜30℃の温度範囲に制御する。こうすることでアルミニ
ウム膜表面に陽極酸化膜を形成した時に陽極酸化膜中に
チタンが偏析することを防ぐことが可能となる。即ち、
陽極酸化工程を含む半導体装置の作製過程で短絡やピン
ホールの形成といった諸問題を防止することができる。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本願発明はアルミニウムまた
はアルミニウムを主成分とする金属薄膜でなる配線を有
する半導体装置の作製方法に関する。
【0002】なお、本明細書中において「半導体装置」
とは、半導体を利用して機能させる装置全般を指し、液
晶表示装置やEL表示装置等およびそれら表示装置を搭
載した応用製品等もその範疇に含まれる。
【0003】
【従来の技術】近年、基板上に形成した薄膜トランジス
タ(TFT)で半導体回路を形成する技術の進歩が著し
い。特に、ガラス基板上に多結晶シリコン膜(ポリシリ
コン膜)を用いたTFTを形成し、同一基板上にドライ
バー回路と画素マトリクス回とを搭載したモノシリック
型表示装置などが実用化レベルに達している。
【0004】本発明者らは信頼性の高いTFTを作製す
るための技術として、特開平7-135318号公報に記載され
た技術を開示している。同公報記載の技術は、アルミニ
ウム(Al)を主成分とする材料でなるゲイト電極に対
して陽極酸化を行い、陽極酸化膜でもってゲイト電極の
保護およびLDD領域の形成を行うものである。
【0005】また、同公報記載の技術ではゲイト電極表
面を緻密な陽極酸化膜でもって保護する構成となってい
る。しかし、上記緻密な陽極酸化膜の除去は非常に困難
であるため、ゲイト電極とそれに接続する引き出し電極
とを接続する開孔部(コンタクトホール)を形成する際
に不具合が生じる。
【0006】そこで、本発明者らは特開平7-30124 号公
報記載の技術を開示している。同公報記載の技術は、開
孔部となる領域のみに緻密な陽極酸化膜を形成しない構
成とし、開孔部の形成を容易なものとするための技術で
ある。
【0007】ここで、特開平7-135318号公報および特開
平7-30124 号公報に記載された技術を用いて形成された
TFTの概略の構造を図3に示す。なお、図3(A)は
上面図、図3(B)は図3(A)をA−A’で切断した
断面図、図3(C)は図3(A)をB−B’で切断した
断面図である。
【0008】図3(A)において、301はソース領
域、302はドレイン領域、303はチャネル形成領
域、304は低濃度不純物領域(またはLDD領域と呼
ばれる)であり、これらはまとめて活性層等と呼ばれ
る。
【0009】また、図3(B)、(C)に示す様に活性
層は絶縁表面を有する基板300上に形成されている。
なお、絶縁表面を有する基板とは、表面に酸化珪素膜を
堆積したガラス基板等を含む。また、基板300の上に
はゲイト絶縁膜305を介してゲイト電極306が形成
される。また、ゲイト電極306の表面は緻密な陽極酸
化膜307で保護されている。
【0010】さらに、図3(B)、(C)に示す様に、
ゲイト電極306は層間絶縁膜308で覆われ、その上
に引き出し電極309が形成される。この引き出し電極
309はゲイトコンタクト部310でゲイト電極306
と電気的に接続する。なお、ゲイトコンタクト部310
では緻密な陽極酸化膜307が局部的に薄く形成されて
いるが、この構造は特開平7-30124 号公報記載の技術の
特徴である。
【0011】以上の構造でなるTFTを形成するにあた
って、本発明者らはゲイト電極306の材料としてアル
ミニウムを主成分とする材料を用いている。アルミニウ
ムは陽極酸化可能であるという利点の他に低抵抗である
という利点を持つ。
【0012】TFTで構成される半導体回路を高速動作
させるためには、信号遅延を少なくするために低抵抗な
材料であることは重要である。しかし、アルミニウム膜
は耐熱性が低く、通常は不純物を添加してアルミニウム
膜の信頼性を改善するなどの工夫がなされている。
【0013】本発明者らはゲイト電極材料の探索を重
ね、0.1 〜10wt% のチタン(Ti)を含有したアルミニ
ウム膜を選定するに至った。しかしながら、上記技術に
この様な薄膜を使用する場合に1つの重大な問題点が生
じることが判明した。
【0014】そこで、以下に本発明者らの解析に基づく
上記問題点の発生メカニズムを図4を用いて説明する。
なお、図4に示すのは図3(A)のA−A’で切断した
断面方向から見た場合における作製工程である。また、
以下に示す基本的な作製工程の詳細は特開平7-135318号
公報を参照すると良い。
【0015】まず、絶縁表面を有する基板401上に結
晶性珪素膜でなる活性層402を形成した。そして、活
性層402上にゲイト絶縁膜403を形成し、その上に
後にゲイト電極となる1wt%のチタンを含有したアルミニ
ウム膜404を形成した。アルミニウム膜404を形成
する際、カバレッジ改善のために基板温度を150 ℃に設
定した。
【0016】次に、アルミニウム膜404に対して電解
溶液中で陽極酸化処理(AO(anodic oxidation)と呼
ばれる)を行い、表面に30nm程度の薄い無孔性の陽極酸
化膜(以下、マスクAO膜と呼ぶ)405を形成した。
【0017】なお、上記処理において電解溶液としては
3wt%の酒石酸と5wt%のアンモニア水を混合したエチレン
グリコール溶液を用い、到達電圧は20Vとした。到達電
圧は膜厚に関係し、約1.4 nm/Vの関係がある。
【0018】このマスクAO膜405は、ゲイト電極の
原型をパターニングするためのレジストマスク406と
アルミニウム膜404との密着性を高める効果と、アル
ミニウム膜表面にヒロックが発生するのを防ぐ効果を有
する。
【0019】この時、本発明者らの解析によればマスク
AO膜405内に不規則にチタンの偏析部407が形成
されてしまうことが判明した。図5に示す写真は、この
時の様子をTEM(透過型電子顕微鏡)分析で調べた結
果である。なお、図5において、矢印で示した部分がチ
タンの偏析部であり、この物質がチタンであることはE
DX分析(エネルギー分散型X線マイクロ分析)によっ
て確認した。
【0020】なお、上記チタンの偏析部407は上面か
ら見た場合にはアルミニウム膜404の表面に斑点状に
点在していた。また、偏析状態は不規則であるため、大
きさも不確定であった。
【0021】こうして図4(A)の状態となった。次
に、ゲイト電極の原型となるパターン408を形成した
後にレジストマスク406を除去し、再度レジストマス
ク409を形成した。この時、後にゲイトコンタクト部
となる領域のみにレジストマスク409を形成した。
(図4(B))
【0022】なお、この様にレジストマスクを選択的に
設ける構成は、特開平7-30124 号公報に従う技術であ
る。
【0023】次に、図4(B)に示す状態で2度目の陽
極酸化処理を行った。この処理は3wt%のシュウ酸水溶液
を電解溶液として用いた。この陽極酸化処理では電解溶
液と接する部分のみが陽極酸化され、多孔性の陽極酸化
膜(以下、ポーラスAO膜と呼ぶ)410が形成され
た。
【0024】ところが、この時、先程のチタンの偏析部
407の下にもポーラスAO膜(先程のポーラスAO膜
410と区別するために突き抜けAO膜と呼ぶ)411
が形成されてしまうことがTEM分析によって確認され
た。図6に示す写真はその時のTEM分析の結果であ
り、矢印で示す部分が活性層上に形成された突き抜けA
O膜である。(図4(C))
【0025】なお、前述の様にチタンの偏析部の大きさ
が不規則であるため突き抜けAO膜411の大きさも不
規則であった。従って、時には図3(A)に示す様な形
状のゲイト電極を電気的に分断してしまう様な事態も確
認された。
【0026】この様な現象が起こる理由は、シュウ酸水
溶液中においてチタンの偏析部407からチタンが溶出
し、アルミニウム膜404の表面が露出してしまうから
である。なお、本発明者らは陽極酸化処理に使用したシ
ュウ酸水溶液をICP分析(誘導結合プラズマ発光分光
分析)によって調べ、溶液中にチタンが検出される様に
なっていることを突き止めている。
【0027】次に、この状態で3度目の陽極酸化処理を
行った。電解溶液はマスクAO膜の時と同じものを用い
たが、到達電圧は80Vで行った。この処理によって膜厚
120nm程度の無孔性の陽極酸化膜(以下、バリアAO膜
と呼ぶ)412が形成された。それと同時にゲイト電極
413が画定した。なお、先程のマスクAO膜405は
バリアAO膜412に取り込まれ、全体としてその名の
通りゲイト電極413の保護膜として機能する。(図4
(D))
【0028】また、ポーラスAO膜410、突き抜けA
O膜411は多孔質状であるため電解溶液を容易に通
す。そのため、上記AO膜410、411を介して電解
溶液と接する領域にもバリアAO膜412が形成され
た。
【0029】一方、レジストマスク409が形成された
ゲイトコンタクト部414では、バリアAO膜の形成が
行われないためマスクAO膜405のみが残存した。即
ち、この部分だけ薄い陽極酸化膜で覆われた形となっ
た。
【0030】次に、レジストマスク409を除去し、そ
の状態でゲイト絶縁膜403をエッチングした。この技
術は前述の特開平7-135318号公報の最も特徴的な工程で
あって、図4では確認できないがLDD領域を形成する
際に必要な工程である。
【0031】そして、ゲイト絶縁膜403のエッチング
が終了したら、ポーラスAO膜410は除去した。勿
論、この際には突き抜けAO膜411も一緒に除去され
るため、ゲイト電極413には不規則に開孔が形成され
てしまった。
【0032】この状態で2回に分けてN型またはP型を
付与する不純物イオンの注入工程が行われ、自己整合的
にLDD領域およびソース/ドレイン領域が形成され
た。しかしながら、図4(E)に示す様に活性層上に突
き抜けAO膜に起因する開孔が形成された場合、チャネ
ル形成領域にも全く不規則な形状および位置に不純物添
加領域415、416が形成されてしまった。
【0033】最後に、層間絶縁膜417を形成し、層間
絶縁膜417に開孔部(図示せず)を形成して引き出し
電極418を形成した。
【0034】以上の工程によって図4(F)に示すTF
Tが完成した。しかしながら、図4(F)に示すTFT
は、活性層のチャネル形成領域となる領域にまで不純物
イオンが添加された状態となるため、TFTの信頼性が
著しく悪化した。また、不純物イオンの添加される領域
が基板ごとに異なるため、再現性のあるTFT特性を得
られないという問題もあった。
【0035】
【発明が解決しようとする課題】本願発明は上記問題点
を解決し、信頼性および再現性の高い半導体装置を提供
することを課題とする。
【0036】
【課題を解決するための手段】本明細書で開示する発明
の構成は、絶縁表面を有する基板上にアルミニウムを主
成分とする金属薄膜を形成する工程と、前記アルミニウ
ムを主成分とする金属薄膜に対して陽極酸化処理を行い
無孔性の陽極酸化膜を形成する工程と、を少なくとも含
む半導体装置の作製方法において、前記アルミニウムを
主成分とする金属薄膜を形成する際の基板温度は10〜30
℃に保たれる様に制御されることを特徴とする。
【0037】また、他の発明の構成は、絶縁表面を有す
る基板上にアルミニウムを主成分とする金属薄膜を形成
する工程と、前記アルミニウムを主成分とする金属薄膜
に対して陽極酸化処理を行い無孔性の陽極酸化膜を形成
する工程と、前記アルミニウムを主成分とする金属薄膜
をパターニングして所望の形状の金属パターンを形成す
る工程と、前記金属パターンに対して陽極酸化処理を行
い多孔性の陽極酸化膜を形成する工程と、を少なくとも
含む半導体装置の作製方法において、前記アルミニウム
を主成分とする金属薄膜を形成する際の基板温度は10〜
30℃に保たれる様に制御されることを特徴とする。
【0038】また、他の発明の構成は、絶縁表面を有す
る基板上にアルミニウムを主成分とする金属薄膜を形成
する工程と、前記アルミニウムを主成分とする金属薄膜
に対して第1の陽極酸化処理を行いマスクAO膜を形成
する工程と、前記アルミニウムを主成分とする金属薄膜
をパターニングして所望の形状の金属パターンを形成す
る工程と、前記金属パターン上の特定箇所にマスク絶縁
膜を形成する工程と、前記金属パターンに対して第2の
陽極酸化処理を行いポーラスAO膜を形成する工程と、
前記金属パターンに対して第3の陽極酸化処理を行いバ
リアAO膜を形成する工程と、を少なくとも有する半導
体装置の作製方法において、前記アルミニウムを主成分
とする金属薄膜を形成する際の基板温度は10〜30℃に保
たれる様に制御されることを特徴とする。
【0039】なお、上記構成において、前記アルミニウ
ムを主成分とする金属薄膜とは 0.1〜10wt% のチタンを
含有したアルミニウム膜であることが好ましい。また、
その場合、成膜時の基板温度は 100℃を超えない温度、
好ましくは室温(代表的には10〜30℃)に保たれている
ことが重要である。
【0040】本発明者らは従来例で説明した様な問題点
を踏まえて鋭意研究を重ねた結果、アルミニウムを主成
分とする金属薄膜の形成条件によって、無孔性の陽極酸
化膜を形成した際に陽極酸化膜中における不純物(特に
チタン)の偏析状態が変化することを突き止めた。
【0041】研究結果によれば、1wt%のチタンを含有す
るアルミニウム膜の場合、基板温度を100 ℃以下、好ま
しくは10〜30℃の室温に保つことで無孔性の陽極酸化膜
中におけるチタンの偏析を防ぐことができる。即ち、従
来例で示した様なマスクAO膜中でのチタンの偏析を防
ぐことが可能となる。
【0042】
【実施例】
〔実施例1〕本発明を用いたTFTの作製工程につい
て、図1、図2を用いて説明する。なお、図1、図2に
おいて向かって左側の図面は図3(A)のA−A’と同
一方向に切断した断面を示し、右側の図面は図3(A)
のB−B’と同一方向に切断した断面を示す。
【0043】まず、200 nm厚さの酸化珪素膜を表面に設
けたガラス基板101を容易し、その上に結晶性珪素膜
でなる活性層102を形成する。本実施例では特開平7-
130652号公報記載の技術を用いて結晶性珪素膜を得る。
勿論、他の公知技術を利用することもできる。
【0044】次に、120 nmの厚さのゲイト絶縁膜103
を形成し、その上に 1wt% のチタンを含有したアルミニ
ウム膜104をスパッタ法により形成する。なお、チタ
ンの含有量は 0.1〜10wt% (好ましくは 0.1〜6wt%)の
範囲で変えても良い。
【0045】この時、アルミニウム膜104の成膜時に
基板温度を室温(代表的には10〜30℃)に保つことが本
発明の最も重要な構成である。ここで本発明において上
記アルミニウム膜104を形成する際に利用したスパッ
タ装置を図7に示す。
【0046】図7に示すのはDCマグネトロンスパッタ
装置の成膜室の断面を表す概略図である。成膜室701
内の下方には陰極となるAl−Ti合金でなるターゲッ
ト702が、ターゲット支持台703上に設置されてい
る。また、ここでは図示しないが、ターゲット702を
冷却する機構を備えつけても良い。
【0047】また、ターゲット702の背後には磁石7
04が取付けられており、磁力線の一部がターゲット表
面と平行に形成される様になっている。なお、磁石70
4はターゲット702上に発生するプラズマの広がりを
抑える目的を持つ。
【0048】なお、ターゲット支持台703は成膜室7
01の外部で直流電源705と接続されており、ターゲ
ット支持台703に対して直流電圧を印加できる様にな
っている。また、成膜室701と直流電源705は接地
されている。
【0049】そして、ターゲット702と向かい合う様
にして被処理基板706が基板支持台707に取り付け
られている。被処理基板706は皮膜形成面を下に向け
た状態で設置される(フェイスダウン方式)。
【0050】また、ターゲット702と被処理基板70
6との間にはシャッター708が配置されている。この
シャッター708の開閉により被処理基板706に堆積
するアルミニウム膜の膜厚を制御できる。
【0051】本発明で用いるスパッタ装置の特徴は、基
板支持台707の背後に冷却管709を内蔵した温度制
御ユニット710が設けられている点である。被処理基
板706が設置された基板支持台707は、上下方向に
可変であり、成膜時には被処置基板706が温度制御ユ
ニット710に接した状態となる。
【0052】被処理基板706と接する位置には均熱板
(図示せず)が配置されており、そこには熱電対(図示
せず)が備えてある。熱電対で測定された基板温度は温
度制御ユニット710にフィードバックされる。即ち、
成膜中の基板温度を常にモニタリングして基板温度を制
御する。
【0053】通常、スパッタにより成膜すると衝突イオ
ンの影響で基板温度が100℃近くまで上昇してしまう
が、図7に示す装置では冷却管709内に冷却水または
冷却ガスを流して強制的に温度を下げて所望の温度に保
つことが可能である。
【0054】また、ターゲット702をスパッタするた
めのスパッタリングガスはガスボンベ711から供給さ
れ、ガス導入口712より成膜室701内へと導入され
る。本実施例ではスパッタリングガスとしてアルゴンを
用いる。
【0055】ここで本実施例の具体的な成膜条件は、 成膜温度:室温(25℃) 印加電圧:3kW ガス流量:アルゴン50SCCM 成膜圧力:0.4 Pa 基板/ターゲット間距離:150mm とする。
【0056】また、成膜室701内は排気口713を通
して常に真空ポンプ714によって排気され、所定の成
膜圧力となる様に新しいスパッタリングガスを導入し続
ける構成とする。本実施例では真空ポンプ714として
液体ヘリウムを冷却媒体とするクライオポンプを用いて
いる。クライオポンプは排気速度が速く、アルミニウム
膜に悪影響を与える水分の除去に適している。
【0057】なお、成膜前の成膜室内の圧力(背圧と呼
ばれる)はできる限り真空度を高くする(圧力を低くす
る)ことが望ましい。 1×10-7〜 1×10-8Paにまで真空
引きしてからスパッタリングガスを導入すると余計な不
純物の混入が防止され、ヒロック等の発生しにくいアル
ミニウム膜を形成することが可能である。
【0058】以上の様にしてアルミニウム膜104を形
成したら、次に第1の陽極酸化工程を行う。電解溶液と
しては 3wt% の酒石酸と 5wt% のアンモニア水を混合し
たエチレングリコール溶液を用いる。PH(ペーハー)
は6.92に調節する。また、白金を陰極として化成電流 5
mA、到達電圧20Vとして処理する。
【0059】この陽極酸化処理によってアルミニウム膜
104の表面には30nm程度の薄いマスクAO膜105が
形成される。このマスクAO膜は緻密で無孔性の陽極酸
化膜であり、アルミニウム膜104の保護(ヒロック防
止等)と次に形成するレジストマスクとの密着性を高め
る効果を持つ。
【0060】次に、レジストマスク106を形成する。
このレジストマスク106はゲイト電極等の配線層を形
成するためのマスクである。
【0061】こうして図1(A)の状態が得られる。次
に、レジストマスク106をマスクとしてアルミニウム
膜104のエッチングを行い、後のゲイト電極の原型と
なる金属パターン107を形成する。エッチング方法は
ウェットエッチングでもドライエッチングでも良い。
【0062】次に、レジストマスク106を除去し、再
度レジストマスク108を形成する。ここで形成するレ
ジストマスク108は、後に引き出し電極を形成するゲ
イトコンタクト部の上に設ける。なお、レジストマスク
108の代わりに酸化珪素膜等でなるマスク絶縁膜を設
ける構成としても良い。(図1(B))
【0063】次に、図1(B)の状態で第2の陽極酸化
処理を行う。この際、電解溶液としては3wt%のシュウ酸
水溶液を用い、白金を陰極として化成電流 2〜3mA 、到
達電圧 8Vとして処理する。この処理で形成されるポー
ラスAO膜109は多孔性(ポーラス状)を有する陽極
酸化膜である。(図1(C))
【0064】この時、陽極酸化反応は電解溶液と直接接
したアルミニウム膜表面のみで進行する。そのため、図
1(C)に示す様にポーラスAO膜109は基板に対し
て平行な方向に成長する。また、成長距離(膜厚の相
当)は処理時間で制御する。
【0065】次に、図1(C)の状態で第3の陽極酸化
処理を行う。この際、形成条件はマスクAO膜の場合と
ほぼ同一であるが、到達電圧のみは80Vとする。なお、
到達電圧と膜厚には約1.4 nm/Vの関係があるので、こ
の処理によって約 120nmの膜厚のバリアAO膜110が
形成される。また、同時にゲイト電極111が画定す
る。(図1(D))
【0066】この時、レジストマスク108が形成され
た箇所のみはバリアAO膜の形成が進行せず、マスクA
O膜105が残存した状態となる。即ち、ゲイト電極1
11を保護する陽極酸化膜は、ゲイトコンタクト部11
2において膜厚が局部的に薄くなった状態となる。
【0067】こうして図1(D)の状態が得られたら、
次にゲイト電極111、ポーラスAO膜109をマスク
としてゲイト絶縁膜103のエッチングを行う。エッチ
ングはCF4 ガスを用いたドライエッチング法により行
う。この処理によりゲイト絶縁膜103の形状は図2
(A)に示す様なものとなる。
【0068】ゲイト絶縁膜103のエッチングが終了し
たら、酢酸、硝酸、リン酸を混合した混酸溶液でポーラ
スAO膜109を除去する。そのため、ゲイト絶縁膜1
03は端部が突出した状態で露出する。
【0069】次に、N型またはP型を付与する不純物イ
オンの注入を行う。このイオン注入工程は、RF電力を
5W、加速電圧を80keVとし、ドーズ量を 2×1013ions
/cm3とする。この工程では加速電圧が高いためゲイト絶
縁膜103を通過して突出部の下にも不純物が添加さ
れ、不純物領域113、114が形成される。(図2
(A))
【0070】次に、2回目のイオン注入工程を行う。こ
のイオン注入工程は、RF電力を20W、加速電圧を10ke
Vとし、ドーズ量を 3×1014ions/cm3とする。この工程
では加速電圧が低いためゲイト絶縁膜103がマスクと
なって突出部の下には不純物が添加されない。即ち、露
出した活性層のみに不純物が添加される。
【0071】このイオン注入工程によって、TFTのソ
ース領域115、ドレイン領域116、低濃度不純物領
域117、チャネル形成領域118が画定する。厳密に
は低濃度不純物領域117とチャネル形成領域118と
の間にはバリアAO膜110の膜厚に相当するオフセッ
ト領域(図示せず)が形成される。(図2(B))
【0072】なお、上記2回のイオン注入工程では、ゲ
イト電極の表面に設けられたバリアAO膜110がゲイ
ト電極を保護している。また、ゲイトコンタクト部11
2はマスクAO膜105しか設けられていないのでレジ
ストマスク108で保護しておくことが好ましい。
【0073】こうして活性層の形成が終了したら、ファ
ーネスアニール、レーザーアニール、ランプアニール等
による加熱処理を行い、注入した不純物イオンの活性化
を行う。また、同時に活性層が受けたイオン注入時の損
傷を回復する。
【0074】次に、層間絶縁膜119として酸化珪素
膜、窒化珪素膜、有機性樹脂膜から選ばれた一種または
複数種の膜を 0.3〜1 μmの厚さに形成する。
【0075】次に、層間絶縁膜119をエッチングして
ゲイトコンタクト部114、ソース領域115、ドレイ
ン領域116の上にコンタクトホールを形成する。この
際、全てのコンタクトホールを同時に開孔する。
【0076】従来のゲイトコンタクト部においては層間
絶縁膜の下に緻密なバリアAO膜が存在し、そのエッチ
ングが非常に困難であるという問題があった。しかしな
がら、本実施例の構成では薄いマスクAO膜105のみ
であるので、エッチングが非常に容易となっている。
【0077】こうしてコンタクトホールが完成したら、
導電性材料でなる引き出し電極120、ソース電極(ソ
ース配線)121、ドレイン電極(ドレイン配線)12
2を形成する。以上の工程をもって図2(C)に示すT
FTが完成する。
【0078】本実施例に示すTFTは、チタンを含有し
たアルミニウム膜104を形成する際に基板温度を10〜
30℃の範囲内に保つため、マスクAO膜105の内部に
チタンが偏析する様なことがない。
【0079】従って、従来例で示した様な現象による問
題は生じることはなく、高い信頼性と再現性を実現する
TFTを得ることができる。
【0080】〔実施例2〕実施例1ではトップゲイト型
TFTの一例としてプレーナ型TFTの作製工程を示し
たが、本発明はボトムゲイト型TFT、例えば逆スタガ
型TFTに適用することも可能である。
【0081】また、シングルゲイト型TFTのみなら
ず、ダブルゲイト型、トリプルゲイト型などのマルチゲ
イト型TFTに適用することもできる。
【0082】また、本発明を公知のCMOS回路作製工
程に適用することで、信頼性の高いCMOS回路を得る
ことができる。なお、基本的には実施例1に従えばよ
く、同一基板上にNチャネル型TFTとPチャネル型T
FTとを作り分ける点(特に不純物イオン注入工程)で
公知のCMOS技術を参照すれば良い。
【0083】さらに、本発明はガラス基板上に作製した
TFTだけでなく、シリコンウェハー上に形成されたI
GFET(絶縁ゲイト型電界効果トランジスタ)やSI
MOX等のSOI基板上に形成されたTFTに適用する
ことも容易である。
【0084】以上の様に、本発明はゲイト電極を有する
様々な形態の半導体装置に適用することが可能である。
また、本発明を利用することで、低抵抗かつ信頼性の高
いAl−Ti合金を有効に活用することができる。
【0085】〔実施例3〕本実施例では本発明を適用し
たTFTを用いて電気光学装置を構成する場合の例を示
す。なお、本実施例ではアクティブマトリクス型液晶表
示装置に適用する例を示すが、他にもアクティブマトリ
クス型のEL表示装置、EC表示装置等に用いることも
できる。
【0086】、図8に示すのはアクティブマトリクス型
液晶表示装置の断面を簡略化した図であり、ドライバー
回路(駆動回路)やロジック回路(D/Aコンバータ、
メモリ等の信号処理回路)を構成する領域にはCMOS
回路を、画素マトリクス回路を構成する領域には画素T
FTを配置している。
【0087】図8の向かって左側に示すCMOS回路
は、実施例2に示した様に公知のCMOS技術を参照し
て形成することができる。また、図8の向かって右側に
示す画素TFTは基本的には実施例1で示したTFTと
同一構造である。画素TFTは実施例1に以下の様な工
程を加えることで得られる。
【0088】まず、実施例1に従って図2(C)に示し
た様な状態を得たら、その上に有機性樹脂膜でなる層間
絶縁膜801を形成し、その上にブラックマスク802
を形成する。なお、本実施例ではブラックマスク802
を画素マトリクス回路の上方のみに設けているが、CM
OS回路の上方にも設けることもできる。
【0089】ブラックマスク802上には再び層間絶縁
膜803を形成し、コンタクトホールを設けて画素電極
804を形成する。画素電極804は反射型表示装置の
場合にはアルミニウム膜の如き反射膜を、透過型表示装
置の場合にはITOの如き透明導電膜を用いれば良い。
【0090】こうして液晶に電圧を印加するための画素
電極804を設けた画素TFTが完成する。そして、画
素TFTの最上層に配向膜805を設けてアクティブマ
トリクス基板を構成する。アクティブマトリクス基板と
はTFTが配置された側の基板を指す。
【0091】また、806は対向基板、807は透明導
電膜でなる対向電極、808は対向側の配向膜である。
この様な構成の対向基板と上述のアクティブマトリクス
基板との間に液晶層809を挟持することで図8に示す
アクティブマトリクス型液晶表示装置が完成する。
【0092】また、アクティブマトリクス型液晶表示装
置の外観を図9に簡略化して示す。図9において、90
1はガラス基板、902は下地膜、903は画素マトリ
クス回路、904はソースドレイバー回路、905はゲ
イトドライバー回路、906はロジック回路である。
【0093】ロジック回路906は広義的にはTFTで
構成される論理回路全てを含むが、ここでは従来から画
素マトリクス回路、ドライバー回路と呼ばれている回路
と区別するためにそれ以外の回路を指している。
【0094】〔実施例4〕本実施例では、本発明を適用
しうる半導体装置の一例として実施例3で示した様な電
気光学装置を用いた応用製品について図10を用いて説
明する。本発明を利用した半導体装置としてはビデオカ
メラ、スチルカメラ、ヘッドマウントディスプレイ、カ
ーナビゲーション、パーソナルコンピュータ、携帯情報
端末(モバイルコンピュータ、携帯電話等)などが挙げ
られる。
【0095】図10(A)はモバイルコンピュータであ
り、本体2001、カメラ部2002、受像部200
3、操作スイッチ2004、表示装置2005で構成さ
れる。本発明は表示装置2005に適用することができ
る。
【0096】図10(B)はヘッドマウントディスプレ
イであり、本体2101、表示装置2102、バンド部
2103で構成される。本発明は表示装置2102に適
用することができる。
【0097】図10(C)はカーナビゲーションシステ
ムであり、本体2201、表示装置2202、操作スイ
ッチ2203、アンテナ2204で構成される。本発明
は表示装置2202に適用することができる。
【0098】図10(D)は携帯電話であり、本体23
01、音声出力部2302、音声入力部2303、表示
装置2304、操作スイッチ2305、アンテナ230
6で構成される。本発明は表示装置2304に適用する
ことができる。
【0099】図10(E)はビデオカメラであり、本体
2401、表示装置2402、音声入力部2403、操
作スイッチ2404、バッテリー2405、受像部24
06で構成される。本発明は表示装置2402に適用す
ることができる。
【0100】以上の様に、本発明の応用範囲は極めて広
く、あらゆる分野の表示媒体に適用することが可能であ
る。
【0101】
【発明の効果】本発明を実施することでチタンを添加し
たアルミニウム膜を陽極酸化して無孔性の陽極酸化膜を
形成する工程を含む場合においても、陽極酸化膜中にお
けるチタンの偏析を防ぐことが可能である。
【0102】従って、シュウ酸水溶液中での陽極酸化処
理でチタンの溶け出した領域が陽極酸化されるといった
問題がなくなり、実施例1で示した様な半導体装置の作
製工程を問題なく実施することができる。
【0103】また、絶縁性である陽極酸化膜に導電性の
チタンが偏析して絶縁性を損なうといった問題もなくな
る。
【0104】以上の効果により高い信頼性と高い再現性
を有する半導体装置を作製することが可能となる。この
様に、本発明は工業上有益な技術である。
【図面の簡単な説明】
【図1】 TFTの作製工程を示す図。
【図2】 TFTの作製工程を示す図。
【図3】 従来のTFT構造を示す図
【図4】 従来のTFT工程における問題点を説明す
る図。
【図5】 ゲイト電極の断面を示すTEM写真。
【図6】 ゲイト電極の断面を示すTEM写真。
【図7】 本発明で使用するスパッタ装置の概略を示
す図。
【図8】 アクティブマトリクス型液晶表示装置の構
造を示す図。
【図9】 アクティブマトリクス型液晶表示装置の外
観を示す図。
【図10】 応用製品の一例を示す図。
【符号の説明】
101 絶縁表面を有する基板 102 活性層 103 ゲイト絶縁膜 104 アルミニウムを主成分とする金属薄膜 105 マスクAO膜 106 レジストマスク 107 金属パターン 108 レジストマスク 109 ポーラスAO膜 110 バリアAO膜 111 ゲイト電極 112 ゲイトコンタクト部 113、114 不純物領域 115 ソース領域 116 ドレイン領域 117 低濃度不純物領域 118 チャネル形成領域 119 層間絶縁膜 120 引き出し電極 121 ソース電極 122 ドレイン電極
フロントページの続き (72)発明者 浜田 敏正 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 後藤 政仁 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 小川 康行 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】絶縁表面を有する基板上にアルミニウムを
    主成分とする金属薄膜を形成する工程と、 前記アルミニウムを主成分とする金属薄膜に対して陽極
    酸化処理を行い無孔性の陽極酸化膜を形成する工程と、 を少なくとも含む半導体装置の作製方法において、 前記アルミニウムを主成分とする金属薄膜を形成する際
    の基板温度は10〜30℃に保たれる様に制御されることを
    特徴とする半導体装置の作製方法。
  2. 【請求項2】絶縁表面を有する基板上にアルミニウムを
    主成分とする金属薄膜を形成する工程と、 前記アルミニウムを主成分とする金属薄膜に対して陽極
    酸化処理を行い無孔性の陽極酸化膜を形成する工程と、 前記アルミニウムを主成分とする金属薄膜をパターニン
    グして所望の形状の金属パターンを形成する工程と、 前記金属パターンに対して陽極酸化処理を行い多孔性の
    陽極酸化膜を形成する工程と、 を少なくとも含む半導体装置の作製方法において、 前記アルミニウムを主成分とする金属薄膜を形成する際
    の基板温度は10〜30℃に保たれる様に制御されることを
    特徴とする半導体装置の作製方法。
  3. 【請求項3】絶縁表面を有する基板上にアルミニウムを
    主成分とする金属薄膜を形成する工程と、 前記アルミニウムを主成分とする金属薄膜に対して第1
    の陽極酸化処理を行いマスクAO膜を形成する工程と、 前記アルミニウムを主成分とする金属薄膜をパターニン
    グして所望の形状の金属パターンを形成する工程と、 前記金属パターン上の特定箇所にマスク絶縁膜を形成す
    る工程と、 前記金属パターンに対して第2の陽極酸化処理を行いポ
    ーラスAO膜を形成する工程と、 前記金属パターンに対して第3の陽極酸化処理を行いバ
    リアAO膜を形成する工程と、 を少なくとも有する半導体装置の作製方法において、 前記アルミニウムを主成分とする金属薄膜を形成する際
    の基板温度は10〜30℃に保たれる様に制御されることを
    特徴とする半導体装置の作製方法。
  4. 【請求項4】請求項3において、前記第1および第3の
    陽極酸化処理は3wt%の酒石酸と5wt%のアンモニア水とを
    混合したエチレングリコール溶液中で行われ、前記第2
    の陽極酸化処理は3wt%のシュウ酸水溶液中で行われるこ
    とを特徴とする半導体装置の作製方法。
  5. 【請求項5】請求項3において、前記マスク絶縁膜とは
    レジストマスクであることを特徴とする半導体装置の作
    製方法。
  6. 【請求項6】請求項1乃至請求項3において、前記アル
    ミニウムを主成分とする金属薄膜とは 0.1〜10wt% のチ
    タンを含有したアルミニウム膜であることを特徴とする
    半導体装置の作製方法。
  7. 【請求項7】請求項1乃至請求項3において、前記基板
    温度の制御は該基板を強制的に冷却することで成される
    ことを特徴とする半導体装置の作製方法。
JP27811497A 1997-09-24 1997-09-24 半導体装置の作製方法 Pending JPH1197707A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27811497A JPH1197707A (ja) 1997-09-24 1997-09-24 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27811497A JPH1197707A (ja) 1997-09-24 1997-09-24 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JPH1197707A true JPH1197707A (ja) 1999-04-09

Family

ID=17592825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27811497A Pending JPH1197707A (ja) 1997-09-24 1997-09-24 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JPH1197707A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357799A (ja) * 1999-04-12 2000-12-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002131783A (ja) * 2000-08-09 2002-05-09 Hitachi Ltd アクティブマトリクス型表示装置
JP2009200315A (ja) * 2008-02-22 2009-09-03 Hitachi Ltd 半導体装置の製造方法
US7855380B2 (en) 1999-04-12 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357799A (ja) * 1999-04-12 2000-12-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4536202B2 (ja) * 1999-04-12 2010-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに電子機器
US7855380B2 (en) 1999-04-12 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US8129721B2 (en) 1999-04-12 2012-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US8866143B2 (en) 1999-04-12 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP2002131783A (ja) * 2000-08-09 2002-05-09 Hitachi Ltd アクティブマトリクス型表示装置
JP2009200315A (ja) * 2008-02-22 2009-09-03 Hitachi Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US8318554B2 (en) Method of forming gate insulating film for thin film transistors using plasma oxidation
KR100280171B1 (ko) 비단결정반도체장치(박막트랜지스터)와 이것을 이용한 액정표시장치 및 그 제조방법
US9362307B2 (en) Thin film transistor, electronic device having the same, and method for manufacturing the same
JP4993938B2 (ja) 半導体装置の作製方法
JPH07321338A (ja) 半導体集積回路およびその作製方法
US20020197785A1 (en) Process for manufacturing a semiconductor device
US6777763B1 (en) Semiconductor device and method for fabricating the same
US7071040B2 (en) Method of fabricating thin film transistor
JPH05160153A (ja) 半導体装置の作製方法
JP3452981B2 (ja) 半導体集積回路およびその作製方法
JPH07111334A (ja) 半導体装置およびその作製方法
JPH098313A (ja) 半導体装置の製造方法および液晶表示装置の製造方法
JPH1197707A (ja) 半導体装置の作製方法
JPH07199226A (ja) 液晶用薄膜トランジスタおよびその製造方法
JP3377137B2 (ja) 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置
JP2010098321A (ja) 半導体装置
JPH09129889A (ja) 半導体装置の製造方法
JP4176362B2 (ja) 半導体装置の作製方法
JP3804881B2 (ja) 半導体装置の作製装置および半導体装置の作製方法
JP4143144B2 (ja) 薄膜トランジスタの製造方法
JP3804945B2 (ja) 薄膜トランジスタの作製方法
JP4402070B2 (ja) 半導体装置の作製方法
JPH07321337A (ja) 半導体集積回路およびその作製方法
JPH11111985A (ja) 薄膜トランジスタの製造方法および液晶表示装置の製造方法
JP2003197638A (ja) 薄膜トランジスタ及びその製造方法