CN113169055A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN113169055A
CN113169055A CN201880099749.2A CN201880099749A CN113169055A CN 113169055 A CN113169055 A CN 113169055A CN 201880099749 A CN201880099749 A CN 201880099749A CN 113169055 A CN113169055 A CN 113169055A
Authority
CN
China
Prior art keywords
layer
metal
semiconductor device
semiconductor substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880099749.2A
Other languages
English (en)
Other versions
CN113169055B (zh
Inventor
井上敦文
绵引达郎
松藤健五
原幸治郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113169055A publication Critical patent/CN113169055A/zh
Application granted granted Critical
Publication of CN113169055B publication Critical patent/CN113169055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的在于提供可防止将多个金属层层叠而成的电极中的有机物污染的半导体装置。半导体装置包含：半导体基板、和在半导体基板的主面层叠的包含多个层的电极。电极包含：包含Al且与半导体基板的主面接触的第1金属层；包含金属和氧且设置于第1金属层的表面的氧化层；和在氧化层的表面设置的第2金属层。氧化层的氧浓度为8.0×1021/cm3以上且4.0×1022/cm3以下。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
就功率半导体模块而言，由对大电流进行开关控制的IGBT(Insulated GateBipolar Transistor)、和将在开关时所产生的反电流进行阻断的二极管构成。就功率半导体模块而言，作为电力变换器的主要的构成部件已在家电、车辆用设备等广阔的领域中使用。
功率半导体模块的内部的半导体装置在半导体基板的一面具有由多个金属层构成的电极或配线(例如参照专利文献1至4)。就在专利文献1中记载的半导体装置而言，在半导体基板的背面具有依次将AlSi层、多晶硅层、Ti层、Ni层、Au层层叠而成的背面电极。半导体装置通过将背面电极固定于另外的基板等外部构件而由此与外部构件电连接。
现有技术文献
专利文献
专利文献1：国际公开2010/109572号
专利文献2：日本特开2000-183063号公报
专利文献3：日本特开2017-135283号公报
专利文献4：日本特开2013-214732号公报
发明内容
发明要解决的课题
在构成半导体装置的半导体基板的一面，将上述的包含多个金属膜的电极成膜的情况下，在成膜工序的中途，有时金属膜暴露于大气。例如，在金属膜采用根据金属的种类而异的成膜装置来成膜的情况下，或者采用不同的成膜工艺来成膜的情况下，有时将半导体基板取出到成膜装置外等，金属膜暴露于大气。
在实施该成膜工序的环境、例如清洁室的大气中，存在有机物成分。金属膜暴露于大气的大气暴露时间即使为短时间，成膜中途的电极也会被清洁室内的有机物污染。
本发明为了解决这样的问题而完成，目的在于提供可防止将多个金属层层叠而成的电极中的有机物污染的半导体装置。
用于解决课题的手段
就本发明涉及的半导体装置而言，包含：半导体基板、和在半导体基板的主面层叠的包含多个层的电极。电极包含：包含Al且与半导体基板的主面接触的第1金属层；包含金属和氧且设置于第1金属层的表面的氧化层；和在氧化层的表面设置的第2金属层。氧化层的氧浓度为8.0×1021/cm3以上且4.0×1022/cm3以下。
发明的效果
根据本发明，可提供防止将多个金属层层叠而成的电极中的有机物污染的半导体装置。
本发明的目的、特征、方面和优点通过以下的详细的说明和附图将变得更加明白。
附图说明
图1为表示实施方式1中的半导体装置的构成的截面图。
图2为表示实施方式1中的集电极的层叠结构的截面图。
图3为表示实施方式1中的半导体装置的制造方法的流程图。
图4为表示形成集电极前的半导体基板的构成的图。
图5为表示形成有密合层的半导体基板的图。
图6为表示形成有金属氧化膜的半导体基板的图。
图7为表示大气暴露后的经过时间与金属氧化膜的膜厚的关系的图。
图8为表示形成有氧化层的半导体基板的图。
图9为表示密合层与阻隔层的边界附近的碳浓度的图。
图10为表示密合层与阻隔层的边界附近的氧浓度的图。
图11为表示密合层与阻隔层的边界附近的氢浓度的图。
图12为表示第1比较例中的集电极的层叠结构的截面图。
图13为表示实施方式2中的半导体装置的构成的截面图。
图14为表示实施方式2中的集电极的层叠结构的截面图。
具体实施方式
对于实施方式，以下基于附图来进行说明。予以说明，在以下的附图中，构成半导体装置的各构件的比例尺有时与实际的半导体装置不同。
＜实施方式1＞
图1为表示实施方式1中的半导体装置的构成的截面图。就半导体装置而言，例如，为电力用半导体装置。在实施方式1中，半导体装置为IGBT(Insulated Gate BipolarTransistor)。不过，半导体装置并不限定于IGBT，例如，可以是MOSFET(Metal OxideSemiconductor Field Effect Transistor)或者二极管。
IGBT包含半导体基板1。半导体基板1包含低浓度的掺杂剂，具有n型的导电性。半导体基板1包含例如SiC、GaN等宽带隙半导体作为材料。
在半导体基板1的表面1A，形成有IGBT的表面结构。在半导体基板1的表面1A，形成有具有开口部的多个沟槽3a。在各沟槽3a内，埋入有作为栅电极的沟槽栅极3。就各沟槽栅极3而言，利用包围沟槽栅极3的栅极绝缘膜2，与半导体基板1绝缘。另外，在相邻的栅极绝缘膜2之间，设置基层4作为p型的杂质层。在基层4的表层的一部分、即半导体基板1的表层的一部分，设置作为高浓度的n型的杂质层的发射极层5。发射极层5与栅极绝缘膜2接触。另外，就发射极层5而言，在与栅极绝缘膜2接触的一侧的相反侧及底部，与基层4接触。就基层4和发射极层5而言，在半导体基板1的表面1A与发射极6连接。在发射极6与沟槽栅极3之间，设置层间绝缘膜7。通过层间绝缘膜7，发射极6与沟槽栅极3绝缘。予以说明，沟槽栅极3与栅电极(未图示)连接。
在半导体基板1的背面1B，设置集电层9。在相距半导体基板1的背面1B的位置比集电层9深的位置，设置缓冲层8。缓冲层8与集电层9接触。就集电极10而言，在半导体基板1的背面1B与集电层9接触。即，依次配置有n型的杂质层即缓冲层8、p型的杂质层即集电层9、和集电极10。
图2为表示实施方式1中的集电极10的层叠结构的截面图。
就集电极10而言，经由低熔点金属层11而与导电性的基板50接合。就低熔点金属层11而言，通过将集电极10和基板50进行固定的热处理工序，熔解而固着。低熔点金属层11例如包含焊料。
集电极10包含在半导体基板1的背面1B层叠的多个层。集电极10包含：与半导体基板1的背面1B接触的第1金属层、在第1金属层的表面设置的氧化层13、和在氧化层13的表面设置的第2金属层。在实施方式1中，第1金属层对应于密合层12，第2金属层对应于阻隔层14。
进而，就实施方式1中的集电极10而言，在阻隔层14的表面具有电极层15，在该电极层15的表面具有亲和层16。
密合层12是以与半导体具有良好的密合性的Al为主成分的金属层。实施方式1中的密合层12为在Al中添加了Si的Al合金。就Si的添加浓度而言，为了防止Si原子在密合层12中的扩散，为1重量％左右。密合层12的膜厚优选为700～1000nm。密合层12使作为半导体的集电层9与作为金属的集电极10的密合性提高。
氧化层13包含金属和氧。实施方式1中的氧化层13包含Al氧化物。氧化层13的膜厚优选为数nm～7nm。氧化层13一边抑制集电极10的电阻的上升一边防止碳污染。
阻隔层14包含高熔点金属，例如，包含Ti。阻隔层14的膜厚优选为80～140nm。阻隔层14具有将电极层15与密合层12隔开的功能。在没有阻隔层14的情况下，由于低熔点金属层11的熔融金属与集电极10长时间接触，因此亲和层16、电极层15或密合层12的一部分在熔融金属中熔解。由于该熔融金属与集电层9接触，因此生成空隙、电特性或可靠性变差。就阻隔层14而言，在将集电极10与基板50进行固定的热处理工序时防止低熔点金属层11引起的侵蚀、减少空隙的生成。另外，阻隔层14使与密合层12的密合性提高。
电极层15包含低电阻的金属。就电极层15而言，例如，包含镍或镍合金。电极层15使与位于电极层15的上下的阻隔层14及亲和层16的密合性提高。
亲和层16位于集电极10的表面。亲和层16包含与低熔点金属的亲和性高的金。亲和层16提高集电极10与低熔点金属层11的密合性。
图3为表示实施方式1中的半导体装置的制造方法的流程图。
在步骤S10中，准备半导体基板1。图4为表示步骤S10中准备的半导体基板1的构成的图。在此所准备的半导体基板1是IGBT的集电层9露出的状态且没有形成集电极10的状态的半导体基板1。在半导体基板1的表面1A，形成有大量的IGBT的表面结构。
在步骤S20中，形成与半导体基板1的主面接触的第1金属层。其中，形成与集电层9的表面即半导体基板1的背面1B接触的密合层12。图5为表示形成有密合层12的半导体基板1的图。就密合层12而言，在被输送到真空室内的半导体基板1的背面1B，例如采用溅射法而形成。密合层12为包含Al及Si的Al合金。
在步骤S30中，将第1金属层的表面氧化而形成金属氧化膜。其中，将密合层12的表面氧化而形成金属氧化膜。图6为表示形成有金属氧化膜13A的半导体基板1的图。就金属氧化膜13A而言，例如，通过在引入有氧的烘箱装置等中将半导体基板1加热而形成。或者，例如，就金属氧化膜13A而言，通过对从真空室取出的半导体基板1进行大气暴露而形成。这种情况下，金属氧化膜13A为自然氧化膜。在实施方式1中，通过大气暴露而形成金属氧化膜13A。图7为表示大气暴露后的经过时间与金属氧化膜13A的膜厚的关系的图。就金属氧化膜13A的膜厚而言，通过分光椭偏术来测定。就金属氧化膜13A的膜厚而言，在大气暴露后5小时时超过7nm，在24小时时为7.3nm左右，在120小时及240小时时大致为7.5nm。就密合层12的氧化而言，在大气暴露后120小时时基本饱和。因而，在大气暴露时间为5小时以上，形成7nm以上的金属氧化膜13A。就金属氧化膜13A而言，由于将包含Al的密合层12氧化而形成，因此包含Al和氧的Al氧化物为主成分。
在步骤S40中，将金属氧化膜13A的一部分蚀刻而形成氧化层13。图8为表示形成有氧化层13的半导体基板1的图。例如，就氧化层13而言，通过在酸性药液中将半导体基板1浸渍的湿处理、或者、将半导体基板1暴露于离子或等离子体等的干处理而蚀刻。就湿处理中的酸性药液而言，例如为氢氟酸。就干处理中的等离子体而言，例如包含氢。就实施方式1中的金属氧化膜13A而言，通过包含氢及Ar的等离子体而被蚀刻。氧化层13具有：在经由低熔点金属层11将集电极10与基板50固定时的热处理温度下可抑制Al与Ti的合金化反应的厚度。该热处理温度例如为300℃～500℃左右，氧化层13的膜厚优选为数nm～7nm。因此，通过将在步骤S30中形成的金属氧化膜13A至少蚀刻零点几nm左右，能够形成具有上述的范围内的膜厚的氧化层13。
在步骤S50中，在氧化层13的表面形成第2金属层。在实施方式1中，在氧化层13的表面，依次形成阻隔层14、电极层15及亲和层16。就半导体基板1而言，在氧化层13的形成后，立即移动至另外的真空室。就阻隔层14而言，在该真空室内通过溅射而形成在氧化层13的表面。其中，阻隔层14为Ti薄膜。就Ti薄膜而言，例如通过包含Ar气的溅射气体对Ti靶进行溅射而成膜。进而，电极层15及亲和层16通过溅射法或蒸镀法而形成。
通过以上的步骤，完成在半导体基板1的背面1B形成有集电极10的IGBT。该IGBT通过低熔点金属层11而被固定于基板50，由此制作图2中所示的结构。
图9至图11为表示集电极10中的密合层12与阻隔层14的边界附近的SIMS(Secondary Ion Mass Spectrometry)分析的结果的图。
图9表示碳浓度，图10表示氧浓度，图11表示氢浓度。另外，各图表示第1比较例、第2比较例和实施例的3个结果。
图12为表示第1比较例中的集电极110的层叠结构的截面图。就第1比较例的半导体装置而言，与实施方式1的半导体装置相比，从密合层112到阻隔层114的构成及成膜工序不同。就第1比较例中的阻隔层114而言，在密合层112的形成后，在数小时以内形成。此时，密合层112的表面尚未被蚀刻。
就图9至图11的第2比较例中的半导体装置而言，与实施方式1的半导体装置相比，从密合层到阻隔层的构成及成膜工序不同。就阻隔层而言，在密合层的形成开始2周后形成。此时，在密合层的表面所形成的金属氧化膜尚未被蚀刻。
就图9至图11的实施例中的半导体装置而言，通过图3中所示的制造方法而制作。就阻隔层14而言，在密合层12的形成开始2周后形成。此时，在密合层12的表面所形成的金属氧化膜13A被蚀刻，然后立即形成阻隔层14。
予以说明，第1比较例、第2比较例及实施例的密合层都包含Al，阻隔层都包含Ti。另外，第1比较例、第2比较例及实施例中所示的所有的集电极10都满足电力用半导体装置所要求的规定的电阻值。另外，基于Al及Ti的2次离子强度数据(未图示)，在图9至图11中均判断为深度130～230nm相当于密合层与阻隔层的边界。因此，就实施方式1中的半导体装置的氧化层13而言，存在于深度130～230nm的范围内。
如图9中所示，就碳浓度的峰而言，在第1比较例、第2比较例及实施例中都存在于深度150～180nm。碳浓度的峰值以第2比较例、实施例、第1比较例的顺序减小。特别地，第2比较例的碳浓度的峰值最大。这教导出：从密合层的形成到阻隔层的形成的经过时间、即大气暴露时间为3个中最长的2周，因此有机物污染的程度变大。另一方面，实施例也是从密合层12的形成到阻隔层14的形成的经过时间与第2比较例相同，为2周。但是，就实施例中的碳浓度的峰值而言，比第2比较例的峰值低，为与第1比较例的峰值相同的程度。这是由于：在密合层12的形成后，该密合层12的表面被蚀刻，由此附着于其表面的有机物减少。
如图10中所示，就氧浓度的峰而言，在第1比较例、第2比较例及实施例中都存在于深度150～180nm。就氧浓度的峰值而言，以实施例、第2比较例、第1比较例的顺序减小。特别地，实施例的氧浓度的峰值最大。就第1比较例与第2比较例而言，从密合层的形成到阻隔层的形成的经过时间彼此不同。第1比较例的经过时间为数小时，相对于此，第2比较例的经过时间为2周，与第1比较例相比，第2比较例的经过时间更长。因此，第2比较例与第1比较例相比，更促进自然氧化，因此第2比较例的氧浓度的峰值变得比第1比较例大。另外，在实施例中,尽管金属氧化膜13A的膜由于在密合层12的形成后密合层12的表面被蚀刻而变薄，但就通过蚀刻所形成的凸凹结构而言，带来表面积的增加，结果，促进氧化。进而，如上所述，在表面附着的有机物也被蚀刻，由此变化为密合层12的表面容易被氧化的状态。这些的结果，在实施例中，促进氧化，其氧浓度的峰值变大。予以说明，就实施例的氧浓度的峰而言，在深度150～200nm处，比第1比较例及第2比较例的氧浓度的峰大。因此，在金属氧化膜13A的蚀刻后，在深度150～200nm的范围存在氧化层13。应予说明，尽管氧化层13的厚度为7nm以下，但在深度150～200nm的范围检测出氧浓度是利用SIMS的原理。
如图11中所示，就第1比较例及第2比较例中的氢浓度而言，从阻隔层向着密合层降低。另一方面，就实施例的氢浓度而言，在170nm附近具有峰。另外，就实施例中的氢浓度的峰值而言，比第1比较例及第2比较例的氢浓度高。如上所述，在实施方式1中，金属氧化膜13A通过包含氢的等离子体作为干处理而被蚀刻。因此，就实施例中的氢浓度而言，变得比第1比较例及第2比较例的氢浓度高。
如上所述，就氧化层13而言，为厚度7nm以下的薄膜，与块体相比，表面积的比例高。因此，就作为薄膜的氧化层13而言，容易受到表面的末端结构的影响。实施例的氢浓度比第1比较例及第2比较例的氢浓度高，另外，其氢浓度比氧浓度高。就金属氧化物的表面而言，由于被桥氧(O)或羟基(OH)封端，因此在氢浓度高的氧化层13的表面，由羟基(OH)形成的末端可以说是占支配性的。就OH末端的表面处的变形而言，与O末端的表面处的变形小。因此，在实施方式1的氧化层13中所蓄积的应力比第1比较例及第2比较例小。
其次，对氧化层13的氧浓度的优选的范围进行说明。如上所述，将在密合层12的表面所形成的金属氧化膜13A通过湿处理或干处理而蚀刻，形成氧化层13。在蚀刻时间长的情况下，对位于金属氧化膜13A的下层的密合层12造成损伤。因此，氧化层13的氧浓度存在下限值。其下限值为8.0×1021/cm3。就具有该下限值以上的氧浓度的氧化层13而言，减少集电极10的成膜工序中的碳污染，且在氧化层13的形成工序中，减轻在密合层12中产生的损伤。另一方面，在氧化层13的氧浓度过高的情况下，对半导体装置通电时的电阻上升，产生能量损失。因此，氧化层13的氧浓度存在上限。其上限值为4.0×1022/cm3。就具有该上限值以下的氧浓度的氧化层13而言，抑制电阻的上升。
因此，氧化层13的氧浓度优选为8.0×1021/cm3以上且4.0×1022/cm3以下。由此，可一边抑制电阻的上升一边也防止碳污染。
对以上进行总结，实施方式1中的半导体装置包含：半导体基板1、和在半导体基板1的主面所层叠的包含多个层的电极。电极包含第1金属层、氧化层13和第2金属层。就第1金属层而言，包含Al，与半导体基板1的主面接触。就氧化层13而言，包含金属和氧，设置在第1金属层的表面。第2金属层设置在氧化层13的表面。氧化层13的氧浓度为8.0×1021/cm3以上且4.0×1022/cm3以下。在实施方式1中，半导体装置对应于IGBT，半导体基板1的主面对应于半导体基板1的背面1B，电极对应于集电极10，第1金属层对应于密合层12，第2金属层对应于阻隔层14。
这样的半导体装置防止将多个金属层层叠而成的电极中的有机物污染。
在将由多个层所构成的电极连续地进行成膜的连续成膜工序中，有时在半导体基板产生翘曲。特别地，在车载用的高性能IGBT等电力用半导体装置中，为了低导通电阻化及开关高速化，半导体基板正在薄化。在薄的半导体基板上连续地将多个层成膜的情况下，由于膜应力，有时在半导体基板产生翘曲。另一方面，就对于构成电极的每种金属膜将成膜工艺分割的分割成膜工序而言，可在各成膜工艺间对半导体基板实施热处理等，因此半导体基板的翘曲的发生降低。但是，在成膜工序的中途，将半导体基板暴露于大气的情况下，由于大气气氛中的有机物，电极受到污染。在电极内收进有机物的情况下，构成该有机物的碳原子等在成膜后的热处理工序中在电极内扩散，对半导体装置的电特性产生不良影响。就实施方式1中的半导体装置而言，由于在密合层12与阻隔层14之间具有氧化层13，因此抑制该碳污染。因此，在集电极10的成膜后的热处理工序中，不发生有机物的扩散，也不发生半导体装置的电特性的恶化。另外，同时，就半导体装置的氧化层13而言，在热处理工序中，也防止密合层12与阻隔层14进行反应而变化为高电阻的合金。
就构成电力用半导体装置的半导体基板而言，包含SiC、GaN等宽带隙半导体作为材料。就由宽带隙半导体构成的半导体基板的缺陷密度而言，比以Si作为材料的半导体基板的缺陷密度高。因此，宽带隙半导体的半导体基板容易受到有机物污染的影响。但是，就实施方式1中的半导体装置的集电极10而言，由于具有氧化层13，因此即使在半导体基板1为宽带隙半导体的情况下，也有效地防止集电极10的有机物污染。
另外，氧化层13的氧浓度为8.0×1021/cm3以上，因此氧化层13能够充分地抑制电极的碳污染。另外，氧化层13的氧浓度为4.0×1022/cm3以下，因此能够抑制电极的电阻的上升。
就氧化层13而言，除了可采用能够引入氧的烘箱装置等来成膜以外，即使是利用大气暴露的自然氧化也可成膜。因而，实施方式1中的半导体装置的氧化层13可低成本地形成。
另外，实施方式1中的半导体装置的氧化层13的膜厚为7nm以下。
这样的半导体装置可一边防止氧化层13引起的电极的电阻的上升一边减少碳污染。
另外，实施方式1中的半导体装置的氧化层13的氢浓度为氧化层13的氧浓度以上。
就这样的半导体装置的氧化层13而言，在其表面处的变形小。这是因为：表面的大部分被稳定的OH末端占据。这样的氧化层13减少半导体基板的翘曲、另外减少膜的剥离等。
另外，就实施方式1中的半导体装置的制造方法而言，准备半导体基板1、形成包含在半导体基板1的主面所层叠的多个层的电极。就形成电极而言，包含：形成包含Al、与半导体基板1的主面接触的第1金属层，在第1金属层的表面形成包含金属和氧的氧化层13，在氧化层13的表面形成第2金属层。氧化层13的氧浓度为8.0×1021/cm3以上且4.0×1022/cm3以下。实施方式1中，半导体装置对应于IGBT，半导体基板1的主面对应于半导体基板1的背面1B，电极对应于集电极10，第1金属层对应于密合层12，第2金属层对应于阻隔层14。
就这样的半导体装置的制造方法而言，防止将多个金属层层叠而成的电极中的有机物污染。就氧化层13而言，除了可采用能够引入氧的烘箱装置等来成膜以外，还可采用利用大气暴露的自然氧化来成膜。就实施方式1中的半导体装置的制造方法而言，可低成本地形成氧化层13。
另外，就通过实施方式1中的半导体装置的制造方法所形成的氧化层13的膜厚而言，为7nm以下。
根据这样的半导体装置的制造方法，半导体装置可一边防止氧化层13引起的电极的电阻的上升一边减少碳污染。
另外，在实施方式1中的半导体装置的制造方法中，就形成氧化层13而言，包含：将第1金属层的表面氧化而形成金属氧化膜13A，将金属氧化膜13A的表面蚀刻。
这样的半导体装置的制造方法可低成本地形成氧化层13。另外，半导体装置的制造方法可准确地形成具有规定的厚度及规定的氧浓度的氧化层13。所谓规定的厚度，例如，为7nm以下。另外，所谓规定的氧浓度，为8.0×1021/cm3以上且4.0×1022/cm3以下。
另外，在实施方式1中的半导体装置的制造方法中，就将金属氧化膜的表面蚀刻而言，包含：通过包含氢的等离子体或包含氢的酸性溶液来将金属氧化膜13A的表面进行蚀刻。氧化层13的氢浓度为氧化层13的氧浓度以上。
这样的半导体装置的制造方法可形成表面处的变形小的氧化层13。这是因为：氧化层13的表面的大部分被稳定的OH末端占据。这样的氧化层13减少半导体基板的翘曲减小，另外减少膜的剥离等。
＜实施方式2＞
对实施方式2中的半导体装置及半导体装置的制造方法进行说明。予以说明，对于与实施方式1同样的构成和动作省略说明。
图13为表示实施方式2中的半导体装置的构成的截面图。实施方式2中的半导体装置也与实施方式1同样地为IGBT。就实施方式2中的IGBT而言，与实施方式1中的IGBT相比，除了集电极的构成不同以外，具有相同的构成。
图14为表示实施方式2中的集电极20的层叠结构的截面图。就实施方式2中的集电极20而言，与实施方式1中的集电极10相比，除了阻隔层的构成不同以外，具有相同的结构。实施方式2中的阻隔层24具有由彼此不同的材料构成的第1阻隔层24A和第2阻隔层24B。
集电极20经由低熔点金属层11而与导电性的基板50接合。就低熔点金属层11而言，在将集电极20与基板50固定的热处理工序中，进行熔解而粘接固定。
集电极20包含在半导体基板1的背面1B层叠的多个层。集电极20包含：与半导体基板1的背面1B接触的第1金属层、设置于第1金属层的表面的氧化层13、和设置于氧化层13的表面的第2金属层。在实施方式2中的集电极20中，第1金属层与密合层12对应，第2金属层与阻隔层24对应。
进而，就实施方式2中的集电极20而言，在阻隔层24的表面具有电极层15，在该电极层15的表面具有亲和层16。
密合层12是以与半导体具有良好的密合性的Al为主成分的金属层。实施方式2中的密合层12为在Al中添加有Si的Al合金。就Si的添加浓度而言，为了防止Si原子在密合层12中的扩散，为1重量％左右。密合层12使作为半导体的集电层9与作为金属的集电极20的密合性提高。
氧化层13包含金属和氧。实施方式2中的氧化层13包含Al氧化物。氧化层13的膜厚优选为数nm～7nm。氧化层13一边抑制集电极20的电阻的上升一边防止碳污染。
阻隔层24具有：在氧化层13的表面依次层叠的第1阻隔层24A和第2阻隔层24B。第1阻隔层24A包含高熔点金属的氮化物。第2阻隔层24B包含高熔点金属，例如包含Ti。阻隔层24具有将电极层15与密合层12隔开的功能。在没有阻隔层24的情况下，由于低熔点金属层11的熔融金属与集电极20长时间接触，亲和层16、电极层15或密合层12的一部分在熔融金属中熔解。由于该熔融金属与集电层9接触而生成空隙，电特性或可靠性变差。就阻隔层24而言，具有：防止在将集电极20与基板50固定的热处理工序时低熔点金属层11引起的侵蚀、减少空隙的生成的功能。另外，阻隔层24也具有使与密合层12的密合性提高的功能。在阻隔层24只由第2阻隔层24B构成的情况下，阻隔层24具有与实施方式1中的阻隔层14相同的构成。通过阻隔层24具有第1阻隔层24A及第2阻隔层24B的2层结构，将电极层15与密合层12隔开的效果提高。
电极层15包含低电阻的金属。电极层15例如包含镍或镍合金。电极层15使与位于电极层15的上下的阻隔层24及亲和层16的密合性提高。
亲和层16位于集电极20的表面。亲和层16包含与低熔点金属的亲和性高的金。亲和层16提高集电极20与低熔点金属层11的密合性。
其次，对实施方式2中的半导体装置的制造方法进行说明。实施方式2中的半导体装置的制造方法与实施方式1中图3中所示的制造方法相同。
在步骤S10中，准备半导体基板1。在此所准备的半导体基板1是IGBT的集电层9露出的状态且尚未形成集电极20的状态的半导体基板1。在半导体基板1的表面1A，形成有大量的IGBT的表面结构。
在步骤S20中，形成与半导体基板1的主面接触的第1金属层。其中，形成与集电层9的表面即半导体基板1的背面1B接触的密合层12。就密合层12而言，在搬入到真空室内的半导体基板1的背面1B，例如通过溅射法而形成。密合层12为包含Al及Si的Al合金。
在步骤S30中，将第1金属层的表面氧化而形成金属氧化膜13A。其中，将密合层12的表面氧化而形成金属氧化膜13A。就金属氧化膜13A而言，例如，通过在引入有氧的烘箱装置等中将半导体基板1加热而形成。或者，例如，就金属氧化膜13A而言，通过使从真空室取出的半导体基板1暴露于大气而形成。这种情况下，金属氧化膜13A为自然氧化膜。在实施方式2中，金属氧化膜13A通过大气暴露而形成。就金属氧化膜13A而言，由于将包含Al的密合层12氧化而形成，因此包含Al和氧的Al氧化物为主成分。
在步骤S40中，将金属氧化膜13A的一部分蚀刻而形成氧化层13。就氧化层13而言，通过，例如在酸性药液中将半导体基板1浸渍的湿式处理、或者、将半导体基板1暴露于离子或等离子体等的干式处理而蚀刻。就湿式处理中的酸性药液而言，例如为氢氟酸。就干式处理中的等离子体而言，例如包含氢。就实施方式2中的金属氧化膜13A而言，用包含氢及Ar的等离子体进行蚀刻。氧化层13具有：在经由低熔点金属层11将集电极20和基板50固定时的热处理温度下可抑制Al与Ti的合金化反应的厚度。该热处理温度例如为300℃～500℃左右，氧化层13的膜厚优选为数nm～7nm。因此，通过将在步骤S30中形成的金属氧化膜13A蚀刻至少零点几nm左右，能够形成具有上述的范围内的膜厚的氧化层13。
在步骤S50中，在氧化层13的表面形成第2金属层。在实施方式2中，在氧化层13的表面依次形成阻隔层24、电极层15及亲和层16。就半导体基板1而言，在氧化层13的形成后，立即转移至另外的真空室。就阻隔层24而言，在该真空室内通过溅射在氧化层13的表面形成。其中，作为第1阻隔层24A，形成TiN薄膜，作为第2阻隔层24B，形成Ti薄膜。就TiN薄膜而言，通过例如在含氮的溅射气体中溅射Ti靶而成膜。就Ti薄膜而言，通过例如在含Ar的溅射气体中溅射Ti靶而成膜。进而，通过溅射法或蒸镀法而形成电极层15及亲和层16。
通过以上的步骤，完成在半导体基板1的背面1B形成有集电极20的IGBT。该IGBT通过低熔点金属层11而被固定于基板50，由此制作图14中所示的结构。
就包含以上的构成的半导体装置而言，在密合层12与第1阻隔层24A之间具有氧化层13。氧化层13一边抑制电阻的上升一边防止碳污染。另外，阻隔层24具有由第1阻隔层24A和第2阻隔层24B构成的2层结构。2层结构的阻隔层24使将电极层15与密合层12分隔开的效果提高。
在构成电极的多个金属层中，在与半导体基板的主面直接接触的层为Al层的情况下，通过形成电极后的热处理工序，有时发生铝尖峰(アルミスパイク)。所谓形成电极后的热处理工序，例如，是将电极与外部构件用焊料接合时的回流工序。就铝尖峰而言，通过在半导体基板中所含的Si与Al层的Al进行相互扩散而发生。就实施方式1或2中记载的半导体装置而言，由于在与半导体基板的背面直接接触的层中包含Al和Si，因此能够减少铝尖峰。
另外，有时在层叠的多个金属层中Al合金膜与Ti膜进行反应而形成高电阻的Al3Ti。就实施方式1或2中所述的半导体装置的氧化层而言，防止密合层的Al与阻隔层的Ti的反应引起的Al3Ti的形成。
另外，在形成层叠有多个金属层的电极时的镀敷处理时，有时Al被药液侵蚀而对下层的Si造成损伤。就实施方式1或2所述的半导体装置的氧化层而言，防止这样的药液引起的Al的侵蚀及Si的损伤。
予以说明，就本发明而言，在本发明的范围内，可将各实施方式自由地组合，或者将各实施方式适当地变形、省略。
对本发明进行了详细地说明，但上述的说明在所有的方面都为例示，本发明并不限定于此。在没有脱离本发明的范围的情况下可设想没有例示的无数的变形例。
附图标记的说明
1半导体基板、1A表面、1B背面、9集电层、10集电极、11低熔点金属层、12密合层、13氧化层、13A金属氧化膜、14阻隔层、15电极层、16亲和层、20集电极、24阻隔层、24A第1阻隔层、24B第2阻隔层、50基板。

Claims (7)

1.一种半导体装置，其具备：
半导体基板；和
在所述半导体基板的主面层叠的包含多个层的电极，
所述电极包含：
包含Al、与所述半导体基板的所述主面接触的第1金属层；
包含金属和氧、设置于所述第1金属层的表面的氧化层；和
在所述氧化层的表面设置的第2金属层，
所述氧化层的氧浓度为8.0×1021/cm3以上且4.0×1022/cm3以下。
2.根据权利要求1所述的半导体装置，其中，所述氧化层的膜厚为7nm以下。
3.根据权利要求1或2所述的半导体装置，其中，所述氧化层的氢浓度为所述氧化层的所述氧浓度以上。
4.一种半导体装置的制造方法，其中，
准备半导体基板，
形成在所述半导体基板的主面层叠的包含多个层的电极，
形成所述电极包含：
形成包含Al、与所述半导体基板的主面接触的第1金属层；
在所述第1金属层的表面形成包含金属和氧的氧化层；和
在所述氧化层的表面形成第2金属层，
所述氧化层的氧浓度为8.0×1021/cm3以上且4.0×1022/cm3以下。
5.根据权利要求4所述的半导体装置的制造方法，其中，所述氧化层的膜厚为7nm以下。
6.根据权利要求4或5所述的半导体装置的制造方法，其中，形成所述氧化层包含：
将所述第1金属层的表面氧化而形成金属氧化膜；和
将所述金属氧化膜的表面蚀刻。
7.根据权利要求6所述的半导体装置的制造方法，其中，将所述金属氧化膜的表面蚀刻包含：通过含氢的等离子体或含氢的酸性溶液将所述金属氧化膜的所述表面蚀刻，
所述氧化层的氢浓度为所述氧化层的所述氧浓度以上。
CN201880099749.2A 2018-12-05 2018-12-05 半导体装置及半导体装置的制造方法 Active CN113169055B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/044730 WO2020115838A1 (ja) 2018-12-05 2018-12-05 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN113169055A true CN113169055A (zh) 2021-07-23
CN113169055B CN113169055B (zh) 2023-08-08

Family

ID=70975009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880099749.2A Active CN113169055B (zh) 2018-12-05 2018-12-05 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US11482607B2 (zh)
JP (1) JP7008844B2 (zh)
CN (1) CN113169055B (zh)
DE (1) DE112018008193T5 (zh)
WO (1) WO2020115838A1 (zh)

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0215381A1 (de) * 1985-09-14 1987-03-25 BASF Aktiengesellschaft Verfahren zur Herstellung von Elektroden
JP2000183063A (ja) * 1998-12-11 2000-06-30 Nec Corp 半導体装置及びその製造方法
JP2001015764A (ja) * 1999-04-30 2001-01-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004079509A (ja) * 2002-05-17 2004-03-11 Semiconductor Energy Lab Co Ltd 表示装置
US20040099915A1 (en) * 2002-05-17 2004-05-27 Toru Takayama Silicon nitride film, and semiconductor device and method of manufacturing the same
CN1592957A (zh) * 2000-12-28 2005-03-09 大见忠弘 半导体器件及其制造方法
JP2005209734A (ja) * 2004-01-20 2005-08-04 Nichia Chem Ind Ltd 電極及び半導体発光素子
CN1941407A (zh) * 2005-09-27 2007-04-04 旺宏电子股份有限公司 氮化闪速存储器形成底氧化层的方法
CN101187058A (zh) * 2006-09-20 2008-05-28 硅电子股份公司 硅半导体晶片及其制造方法
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20120007241A1 (en) * 2009-03-23 2012-01-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device
TW201304014A (zh) * 2011-01-12 2013-01-16 Semiconductor Energy Lab 半導體裝置及其製造方法
US20130234131A1 (en) * 2012-03-08 2013-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013187324A (ja) * 2012-03-07 2013-09-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
CN103682026A (zh) * 2012-09-13 2014-03-26 丰田合成株式会社 半导体发光元件及其制造方法
US20160163868A1 (en) * 2014-12-03 2016-06-09 Joled Inc. Thin-film transistor, method of fabricating thin-film transistor, and display device
US20170222009A1 (en) * 2016-01-28 2017-08-03 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2017135183A (ja) * 2016-01-26 2017-08-03 三菱電機株式会社 半導体装置
TW201735358A (zh) * 2015-12-25 2017-10-01 出光興產股份有限公司 半導體元件及使用其之電氣機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792088B2 (ja) * 1989-04-05 1998-08-27 セイコーエプソン株式会社 半導体装置
JPH03171630A (ja) * 1989-11-29 1991-07-25 Toshiba Corp 半導体装置とその製造方法および配線膜形成装置
JP3045850B2 (ja) * 1991-12-02 2000-05-29 宮崎沖電気株式会社 Ａｌ−Ｓｉ系合金配線の製造方法
JP3171630B2 (ja) 1992-01-13 2001-05-28 大阪瓦斯株式会社 ＳｉＮ膜の形成方法
JP5160128B2 (ja) 2007-03-31 2013-03-13 株式会社大一商会 遊技機
JP6726822B2 (ja) 2017-01-30 2020-07-22 株式会社デンソー 半導体装置の製造方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0215381A1 (de) * 1985-09-14 1987-03-25 BASF Aktiengesellschaft Verfahren zur Herstellung von Elektroden
JP2000183063A (ja) * 1998-12-11 2000-06-30 Nec Corp 半導体装置及びその製造方法
JP2001015764A (ja) * 1999-04-30 2001-01-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN1592957A (zh) * 2000-12-28 2005-03-09 大见忠弘 半导体器件及其制造方法
JP2004079509A (ja) * 2002-05-17 2004-03-11 Semiconductor Energy Lab Co Ltd 表示装置
US20040099915A1 (en) * 2002-05-17 2004-05-27 Toru Takayama Silicon nitride film, and semiconductor device and method of manufacturing the same
JP2005209734A (ja) * 2004-01-20 2005-08-04 Nichia Chem Ind Ltd 電極及び半導体発光素子
CN1941407A (zh) * 2005-09-27 2007-04-04 旺宏电子股份有限公司 氮化闪速存储器形成底氧化层的方法
CN101187058A (zh) * 2006-09-20 2008-05-28 硅电子股份公司 硅半导体晶片及其制造方法
US20120007241A1 (en) * 2009-03-23 2012-01-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201304014A (zh) * 2011-01-12 2013-01-16 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2013187324A (ja) * 2012-03-07 2013-09-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
US20130234131A1 (en) * 2012-03-08 2013-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103682026A (zh) * 2012-09-13 2014-03-26 丰田合成株式会社 半导体发光元件及其制造方法
US20160163868A1 (en) * 2014-12-03 2016-06-09 Joled Inc. Thin-film transistor, method of fabricating thin-film transistor, and display device
TW201735358A (zh) * 2015-12-25 2017-10-01 出光興產股份有限公司 半導體元件及使用其之電氣機器
JP2017135183A (ja) * 2016-01-26 2017-08-03 三菱電機株式会社 半導体装置
US20170222009A1 (en) * 2016-01-28 2017-08-03 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP7008844B2 (ja) 2022-01-25
CN113169055B (zh) 2023-08-08
DE112018008193T5 (de) 2021-10-14
JPWO2020115838A1 (ja) 2021-06-10
WO2020115838A1 (ja) 2020-06-11
US20210343854A1 (en) 2021-11-04
US11482607B2 (en) 2022-10-25

Similar Documents

Publication Publication Date Title
JP5415650B2 (ja) 炭化珪素半導体装置及びその製造方法
US7952143B2 (en) Semiconductor device having IGBT and diode
JP4221012B2 (ja) 半導体装置とその製造方法
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
JP2007048783A (ja) ショットキーダイオード及びその製造方法
JP2009194197A (ja) 半導体装置及びその製造方法
CN107615463B (zh) 半导体装置的制造方法
JP5600985B2 (ja) 電力半導体装置の製造方法
JP2008053291A (ja) ＳｉＣ半導体素子およびその製造方法
JP4091931B2 (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
CN113169055B (zh) 半导体装置及半导体装置的制造方法
JP2003059860A (ja) 半導体装置
JP6040904B2 (ja) 半導体装置およびその製造方法
JP4087368B2 (ja) ＳｉＣ半導体装置の製造方法
CN114823879A (zh) 用于半导体器件的改进的后侧接触结构和对应的制造工艺
JP2009010421A (ja) 半導体装置を回路基板に実装する方法
CN115985941B (zh) 一种纵向rc-igbt结构及其制备方法
US10784109B2 (en) Semiconductor device
US11798807B2 (en) Process for producing an electrical contact on a silicon carbide substrate
JP2006073923A (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
EP2741318B1 (en) Semiconductor element and method for manufacturing semiconductor element
CN117276088A (zh) 一种蓝宝石衬底GaN功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant