JP4663063B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4663063B2 JP4663063B2 JP2000165332A JP2000165332A JP4663063B2 JP 4663063 B2 JP4663063 B2 JP 4663063B2 JP 2000165332 A JP2000165332 A JP 2000165332A JP 2000165332 A JP2000165332 A JP 2000165332A JP 4663063 B2 JP4663063 B2 JP 4663063B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- tft
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタおよびその作製方法に関し、薄膜トランジスタを形成するのに必要な絶縁膜材料およびその作製方法に関する。
【０００２】
【従来の技術】
ガラスなどの透光性を有する絶縁基板上に非晶質半導体膜を形成し、レーザーアニール法や熱アニール法などで結晶化させた結晶質半導体膜を活性層とする薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴと記す）が開発されている。このＴＦＴを作製するために主として使用される基板は、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板である。このようなガラス基板は石英基板と比べ耐熱性は劣るものの市販価格は安価であり、大面積基板を容易に製造できる利点を有している。
【０００３】
ＴＦＴの構造はゲート電極の配置から大別してトップゲート型とボトムゲート型に分類できる。トップゲート型はガラスなどの絶縁基板上に活性層を形成し、その上にゲート絶縁膜、ゲート電極の順に形成されている。また、基板と活性層の間には下地膜が設ける場合が多い。一方、ボトムゲート型は同様な基板上にゲート電極を設け、その上にゲート絶縁膜、活性層の順に形成されている。さらにその活性層上には保護絶縁膜或いは層間絶縁膜が形成されている。
【０００４】
上記ゲート絶縁膜、下地膜、および保護絶縁膜或いは層間絶縁膜は、酸化シリコン膜や窒化シリコン膜、または酸化窒化シリコン膜などで作製される。このような材料が用いられる理由は、活性層を形成する非晶質シリコン膜または結晶質シリコン膜に対して良好な界面を形成するには、シリコンを主成分の一つとする絶縁膜で形成することが好ましいためであった。
【０００５】
上記絶縁膜はプラズマＣＶＤ法や減圧ＣＶＤ法で作製することが良いとされている。プラズマＣＶＤ法は原料ガスをグロー放電中で分解し、プラズマ化することによりラジカル（ここでは化学的活性種を意味する）を形成し、基板上に堆積させる技術であり、通常４００℃以下の低温で高速な膜の堆積を可能としている。しかし、プラズマ中にはイオン種も存在するのでシース領域における電界によって加速されたイオン種による基板へのダメージを上手く抑制する必要がある。
一方、減圧ＣＶＤ法は原料ガスを熱分解して基板上に膜を堆積する方法であり、プラズマＣＶＤ法のようにイオン種による基板へのダメージはないものの、堆積速度が遅いという欠点を有している。
【０００６】
いずれにしても、ＴＦＴのゲート絶縁膜や下地膜、或いは保護絶縁膜または層間絶縁膜とするためには、界面準位密度や膜中の欠陥準位密度（バルク欠陥密度）を十分低減する必要があった。さらに内部応力やその熱処理による変化量も考慮する必要があった。
【０００７】
【発明が解決しようとする課題】
良質な絶縁膜を形成するためには、膜の堆積過程で欠陥を導入しないことや、形成した膜の欠陥準位密度が小さくなる組成とすることが重要である。そのために分解効率が高い原料ガスを用いる手段が考えられている。例えば、ＴＥＯＳ（オルトケイ酸テトラエチル：Tetraethyl Ortho Silicate、化学式：Si(OC2H5)4）と酸素（Ｏ2）の混合ガスによりプラズマＣＶＤ法で作製された酸化シリコン膜は良質な絶縁膜を形成できる方法の一つである。この酸化シリコン膜を用いてＭＯＳ構造を作製し、ＢＴＳ（バイアス・熱・ストレス）試験を行うと、フラットバンド電圧（以下、Ｖfbと略して記す）の変動を実用的な範囲に低減できることが知られている。
【０００８】
しかし、ＴＥＯＳをグロー放電分解する過程で水分（Ｈ2Ｏ）が生成されやすく、これが容易に膜中に取り込まれるため、上記のような良質な膜とするためには成膜後に４００〜６００℃で熱アニールを施す必要があった。ＴＦＴの製造工程において、このような高温のアニール工程を組み込むことは、製造コストの増加要因として不適切なものであった。
【０００９】
一方、ＳｉＨ4とＮ2Ｏとの混合ガスを用いたプラズマＣＶＤ法による酸化窒化シリコン膜は、膜中に数atomic％の窒素を含有させることで緻密化させ、熱アニールを施す必要がない良質な膜を作製することができる。しかし、作製条件によってＳｉ−Ｎ結合による欠陥準位が形成され、ＢＴＳ試験でＶfbの変動が大きくなったり、ＴＦＴ特性でしきい値電圧（以下、Ｖthと略して記す）のシフトを起こす場合がある。同様に、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2などから作製される窒化シリコン膜は緻密で硬い膜を作製できるが、欠陥準位密度が大きく、また内部応力が大きいので活性層に直接接して形成すると歪みを与え、ＴＦＴの特性に対してＶthのシフトやサブスレッショルド係数（以下、Ｓ値と略して記す）を大きくする悪影響があった。
【００１０】
本発明は上記問題点を解決するための技術であり、ＴＦＴに代表される半導体装置に適した絶縁膜およびその作製方法を提供することを目的とする。また、本発明は、そのような絶縁膜をゲート絶縁膜や下地膜、および保護絶縁膜または層間絶縁膜に用いた半導体装置およびその作製方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために本発明は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとしてプラズマＣＶＤ法で作製される酸化窒化水素化シリコン膜をＴＦＴに代表される半導体装置の絶縁膜材料として用いる。このような酸化窒化水素化シリコン膜をゲート絶縁膜や下地膜、および保護絶縁膜或いは層間絶縁膜に用いることによりＶthシフトがなくＢＴＳに対して安定なＴＦＴを作製することができる。
【００１２】
ＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとしてプラズマＣＶＤ法で作製される酸化窒化水素化シリコン膜に関する報告は、例えば、「"Structural and optical properties of amorphous silicon oxynitride", Jiun-lin Yeh and Si-ChenLee, Journal of Applied Physics vol.79, No.2, pp656-663,1996」には、プラズマＣＶＤ法で分解温度を２５０℃として水素（Ｈ2）対ＳｉＨ4＋Ｎ2Ｏの混合比を０．９対１．０で一定として、ＳｉＨ4とＮ2Ｏの混合比をＸｇ＝［Ｎ2Ｏ］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）で表し、Ｘｇの値を０．０５〜０．９７５まで変化させて作製された酸化窒化水素化シリコン膜について述べられている。しかしながら、ここで作製された酸化窒化水素化シリコン膜には、ＨＳｉ−Ｏ3結合やＨ2Ｓｉ−Ｏ2結合の存在がフーリエ変換赤外分光法（ＦＴ−ＩＲ）により明瞭にその存在が観測されている。このような結合は熱的安定性に劣るばかりか、配位数の変動によりその結合が存在する周辺に欠陥準位密度を形成してしまう懸念がある。従って、同じ酸化窒化水素化シリコン膜としても、その組成、或いは不純物元素までを含めた成分まで詳細に吟味しないと、容易にはゲート絶縁膜などＴＦＴの特性に重大な影響を与える絶縁膜に使用することはできない。
【００１３】
従って、本発明の酸化窒化水素化シリコン膜による絶縁膜材料は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとしてプラズマＣＶＤ法で作製される膜であり、その組成において、酸素濃度を５５atomic％以上７０atomic％以下、窒素濃度を０．１atomic％以上６atomic％以下、好ましくは０．１atomic％以上２atomic％以下とし、水素濃度を０．１atomic％以上３atomic％以下とする。このような組成の膜とするために、基板温度を３５０〜５００℃、好ましくは４００〜４５０℃として、放電電力密度０．１〜１W/cm2とする。
【００１４】
プラズマＣＶＤ法で酸化窒化水素化シリコン膜を作製する時に、従来用いられてきたＳｉＨ4とＮ2Ｏの混合ガスに水素を添加することで、ＳｉＨ4から分解して生成されたラジカルが気相中（反応空間中）でポリマー化をするのを防ぎ、パーティクルの生成を無くすことができる。また、膜の成長表面において、水素ラジカルによる表面吸着水素の引き抜き反応により過剰な水素が膜中へ取り込まれるのを防止することができる。このような作用は膜堆積時の基板温度と密接な相関があり、基板温度を本発明の範囲とすることにより初めてその作用を得ることができる。その結果、欠陥密度の少ない緻密な膜を形成することを可能とし、膜中に含まれる微量の水素は格子歪みを緩和する作用として有効に働く。水素を分解して水素ラジカルの発生密度を高めるには、グロー放電を発生させるための高周波電源周波数１３．５６〜１２０MHz、好ましくは２７〜７０MHzにすると良い。
【００１５】
このように本発明は、酸化窒化水素化シリコン膜における酸素、窒素、水素の量を最適なものとすることにより初めて得られる効果を有効に利用するものである。同じ作製法で形成される酸化窒化水素化シリコン膜であってもその作製方法や作製条件により異なる組成の膜が形成され、例えば、水素が過剰に含まれることにより、上述のように膜の不安定さを増大させる結果をもたらすことになる。
【００１６】
さらに、このような酸化窒化水素化シリコン膜で、ＴＦＴのゲート絶縁膜、下地膜、保護絶縁膜または層間絶縁膜を形成し、その後、３００℃以上５００℃以下の温度で熱処理をすることにより、酸化窒化水素化シリコン膜が含有する水素が放出され、これを活性層に拡散させることにより、活性層の水素化を効果的に行うこともできる。以下に本発明の実施形態を詳細に記述する。
【００１７】
【発明の実施の形態】
本実施形態では、ＴＦＴに代表される半導体装置に適した絶縁膜の作製方法について説明する。そのような絶縁膜として酸化窒化水素化シリコン膜は有用であり、本発明の酸化窒化水素化シリコン膜はプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとして作製されるものである。ここでは、その酸化窒化水素化シリコン膜を用いてＭＯＳ構造の試料を作製したときに得られる容量―電圧特性（以下、Ｃ−Ｖ特性と略して記す）を示す。
【００１８】
酸化窒化水素化シリコン膜の作製に用いるプラズマＣＶＤ装置は、容量結合型の方式を採用すれば良い。その時の代表的な作製条件を表１に示す。表１には3種類の作製条件が記載されているが、本発明に係わる作製条件は＃１８８３と＃１８８４である。＃１８７６は従来の酸化窒化シリコン膜の作製条件であり、対比するために記載した。表１には、酸化窒化水素化シリコン膜の成膜条件と、その成膜前に実施する前処理条件について記載されている。この前処理は必須なものではないが、酸化窒化水素化シリコン膜特性の再現性やＴＦＴに応用した場合におけるその特性の再現性を高めるために有用であった。
【００１９】
【表１】
【００２０】
表1を参照すると前処理条件は、水素を３３８Pa・l/sec導入し、圧力２０Pa、高周波電力０．２W/cm2でプラズマを生成して2分間処理する。また、水素を１６９Pa・l/secと酸素を１６９Pa・l/sec導入して、圧力４０Paで同様にプラズマを生成して処理しても良い。また、表には記載しないが、Ｎ2Ｏと水素を導入して圧力１０〜７０Pa、高周波電力密度０．１〜０．５W/cm2で数分間処理しても良い。このような前処理のとき基板温度は３００〜４５０℃、好ましくは４００℃とすれば良い。前処理の効果は、基板上の被堆積表面をクリーニングする作用や、被堆積表面に水素を吸着させ一時的に不活性化させることで、その後堆積される酸化窒化水素化シリコン膜の界面特性を安定化させる作用がある。また、酸素やＮ2Ｏを同時に導入することにより、被堆積表面の最表面およびその近傍を酸化させ、界面準位密度を低減させるなどの好ましい作用がある。
【００２１】
本発明の酸化窒化水素化シリコン膜の成膜条件は、ＳｉＨ4を１〜１７Pa・l/sec、Ｎ2Ｏを１６９〜５０６Pa・l/sec、水素を１６９〜１２６６Pa・l/sec、反応圧力１０〜７０Pa、高周波電力密度０．１〜１．０W/cm2とし、基板温度は３００〜４５０℃、好ましくは４００℃で成膜する。＃１８８３の条件では、ＳｉＨ4を８．４４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/sec、水素を８４４Pa・l/sec、反応圧力２０Pa、高周波電力密度０．４W/cm2とし、基板温度４００℃で作製した。高周波電源周波数は１３．５６〜１２０MHz、好ましくは２７〜６０MHzが適用され得るが、ここでは６０MHzとした。また、＃１８８４の条件では、＃１８８３の条件において水素の流量を２１１Pa・l/secとして作製した。このようなそれぞれのガスの流量は、その絶対値を限定するものではなく本来はその流量比に意味を持っている。Ｘｈ＝［Ｈ2］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）とすると、Ｘｈは０．１〜７の範囲とすれば良い。また、前述のように、Ｘｇ＝［Ｎ2Ｏ］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）とすると、Ｘｇは０．９０〜０．９９６の範囲とすれば良い。また、表1に記載した＃１８７６の条件は従来の条件であり、水素を添加しないで作製する酸化窒化水素化シリコン膜の代表的な作製条件である。
【００２２】
このようにして作製した酸化窒化水素化シリコン膜の特性について、まずＭＯＳ構造の試料を作製してＣ−Ｖ特性と、そのＢＴＳ試験によるＶfbの変動について調べた。Ｃ−Ｖ特性においてはＶfbが０ＶとなりＢＴＳ試験においてもその変動がないことが最も望ましく、この値が０Ｖからずれることは、界面や絶縁膜中に欠陥準位密度が多いことを意味する。試料は、単結晶シリコン基板（CZ−P型、＜１００＞、抵抗率３〜７Ωｃｍ）の上に表１に示す条件で酸化窒化水素化シリコン膜を１５５nmの厚さに形成した。電極はアルミニウム（Ａｌ）をスパッタ法で４００nmの厚さに形成し、電極面積は７８．５mm2とした。また、単結晶シリコン基板の裏面にも同じ厚さでＡｌ電極を形成し、水素雰囲気中において３５０℃で３０分熱処理を施しシンタリングを行った。ＢＴＳ試験は酸化窒化水素化シリコン膜上の電極にー１．７ＭＶの電圧を印加して、１５０℃で1時間放置した。
【００２３】
図３はこのような試料のＣ−Ｖ特性を示す。測定には横川ヒューレット・パッカード社製のＹＨＰ−４１９２Ａを用いた。図３（ａ）は＃１８７６の条件で酸化窒化水素化シリコン膜を作製したもので、ＢＴＳ試験前後で特性が大幅に変動している。一方、図３（ｂ）は＃１８８３の条件で作製したものであり、図３（ｃ）は＃１８８４の条件で作製した試料の特性である。図３（ｂ）、（ｃ）においてはＢＴＳ試験前後における特性の変動は少ないことが確認された。表２はこのＣ−Ｖ特性から得られるＶfbの値をまとめたものであり、初期値と１回目のＢＴＳ試験後の値であり、Ｖfbの変動量をΔＶfbで表している。Ｖfbの初期値は、＃１８８３の条件による試料でー２．２５Ｖ、＃１８８４の条件による試料でー０．６６Ｖ、＃１８７６の条件による試料でー２．８４Ｖであり、ΔＶfbはそれぞれ−０．５５Ｖ、−０．１５Ｖ、−１．３５Ｖであった。即ち、＃１８８４の条件で作製した試料のものが、Ｖfbの初期値およびΔＶfbの値とも最も小さかった。
【００２４】
【表２】
【００２５】
このようなＣ−Ｖ特性の結果は、酸化窒化水素化シリコン膜の作製条件において、ＳｉＨ4とＮ2Ｏに対し混合する水素の割合に最適な範囲があることを示唆している。図３および表２の結果からは、Ｘｈ＝１、Ｘｇ＝０．９６の場合に良好な結果が得られることが判明した。
【００２６】
図４はこれらの試料の含有水素量をＦＴ−ＩＲ分光器（使用装置：Nicolet Magna-IR 760）で測定した赤外吸収分光特性から調べた。測定に用いた試料は単結晶シリコン基板（FZ−N型、＜１００＞、抵抗率１０００Ωcm以上）に成膜したものを用いた。いずれの試料においてもＳｉ−Ｏ−Ｓｉ結合による１０８０〜１０５０cm-1にピークをもつstretchingモードの吸収と８１０cm-1にピークをもつbendingモードの吸収が観測されている。しかし、２３００〜２０００cm-1付近に観測されるＳｉ−Ｈに関連する吸収や、ＨＳｉ−Ｏに関連する吸収は相対的に弱く観測されている。２０００cm-1にstretchingモードの吸収ピークをもつＳｉ−Ｈ結合を前提として、それぞれの試料の含有水素量を定量すると、＃１８７６、＃１８８４の条件により作製した試料では定量することができず、この結合は１×１０19cm-3以下の濃度であることが判明した。＃１８８３の条件で作製した試料からはＳｉ−Ｈ結合を４×１０19cm-3の濃度を定量することができた。一方、３４００〜３２５０cm-1を積分して得られるＮ−Ｈ結合の濃度を評価すると、＃１８８３の条件で作製した試料からは６×１０20cm-3の濃度が定量された。また、＃１８８４の条件で作製した試料からは４×１０20cm-3の濃度が定量された。しかし、＃１８７６の従来条件による試料では定量化することができなかった。
【００２７】
このように、表１に示す３つの条件で作製した酸化窒化水素化シリコン膜を用いたＭＯＳ構造の試料のＣ−Ｖ特性には明確な差が認められ、Ｖfbの初期値およびＢＴＳ試験後の変動値の両者を小さくできる作製条件があることが認められた。そして、それぞれの膜の含有水素濃度に違いがあり、Ｃ−Ｖ特性との関連から最適な組成があることを確認することができた。
【００２８】
表１および表２では代表的な例を示したが、ＴＦＴに代表される半導体装置に適した絶縁膜として適した絶縁膜の組成は、酸素濃度を５５atomic％以上７０atomic％以下、窒素濃度を０．１atomic％以上６atomic％以下、好ましくは０．１atomic％以上２atomic％以下とし、水素濃度を０．１atomic％以上３atomic％以下とすれば良かった。
【００２９】
【実施例】
［実施例１］
本実施例では、ＣＭＯＳ回路を形成するのに必要なｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを同一基板上に作製する方法について、工程に従って図１と図２を用いて説明する。ここでは、本発明の酸化窒化水素化シリコン膜から成る絶縁膜を、ＴＦＴの下地膜、ゲート絶縁膜、および層間絶縁膜に適用した。
【００３０】
図１（Ａ）において、基板１０１にはコーニング社の#７０５９ガラスや#１７３７ガラス基などに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどを用いる。このようなガラス基板には微量ではあるがナトリウムなどのアルカリ金属元素が含まれていた。このようなガラス基板は熱処理時の温度により数ｐｐｍ〜数十ｐｐｍ程度収縮するので、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。この基板１０１のＴＦＴを形成する表面には、基板１０１から前記アルカリ金属元素やその他の不純物の汚染を防ぐために下地膜１０２を形成する。下地膜１０２は、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製する酸化窒化シリコン膜１０２ａと、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製する酸化窒化水素化シリコン膜１０２ｂで形成する。酸化窒化シリコン膜１０２ａは１０〜１００nm（好ましくは２０〜６０nm）の厚さで形成し、酸化窒化水素化シリコン膜１０２ｂは１０〜２００nm（好ましくは２０〜１００nm）の厚さで形成する。
【００３１】
これらの膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜１０２ａは、ＳｉＨ4を１６．９Pa・l/sec、ＮＨ3を１６９Pa・l/sec、Ｎ2Ｏを３３．８Pa・l/secとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。一方、酸化窒化水素化シリコン膜１０２ｂは、ＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/sec、Ｈ2を２１１Pa・l/secとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。
【００３２】
ここで作製した酸化窒化シリコン膜１０２ａは、密度が９．２８×１０22/cm3であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度が６３nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００３３】
次に、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施形態では、プラズマＣＶＤ法で非晶質シリコン膜を５５nmの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成しても良い。例えば、前述のように酸化窒化シリコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００３４】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを形成する。例えば、レーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用すれば良い。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層１０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが肝要であり、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしてから結晶化させることが望ましい。
【００３５】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして結晶質半導体層を形成することができる。
【００３６】
熱アニール法による場合にはファーネスアニール炉を用い、窒素雰囲気中で６００〜６６０℃程度の温度でアニールを行う。いずれにしても非晶質半導体層を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質半導体層の厚さは当初の非晶質半導体層の厚さ（本実施例では５５nm）よりも１〜１５％程度減少した。
【００３７】
そして、結晶質半導体層１０３ｂ上にフォトレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割して島状半導体層１０４、１０５ａを形成し活性層とする。ドライエッチングにはＣＦ4とＯ2の混合ガスを用いた。その後、プラズマＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０〜１００nmの厚さの酸化シリコン膜によるマスク層１０６を形成する。例えば、プラズマＣＶＤ法による場合、ＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させ、１００〜１５０nm代表的には１３０nmの厚さに形成する。
【００３８】
そしてフォトレジストマスク１０７を設け、ｎチャネル型ＴＦＴを形成する島状半導体層１０５ａにしきい値電圧を制御する目的で１×１０16〜５×１０17atoms/cm3程度の濃度でｐ型を付与する不純物元素を添加する。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。ここではイオンドープ法でジボラン（Ｂ2Ｈ6）を用いホウ素（Ｂ）を添加した。ホウ素（Ｂ）添加は必ずしも必要でなく省略しても差し支えないが、ホウ素（Ｂ）を添加した半導体層１０５ｂはｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することができた。
【００３９】
ｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層１０５ｂに選択的に添加する。半導体に対してｎ型を付与する不純物元素には、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）など周期律表第１５族の元素が知られている。フォトレジストマスク１０８を形成し、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成される不純物領域１０９におけるリン（Ｐ）濃度は２×１０16〜５×１０19atoms/cm3の範囲とする。本明細書中では、不純物領域１０９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。
【００４０】
次に、マスク層１０６を純水で希釈したフッ酸などのエッチング液により除去する。そして、図１（Ｄ）と図１（Ｅ）で島状半導体層１０５ｂに添加した不純物元素を活性化させる工程を行う。活性化は窒素雰囲気中で５００〜６００℃で１〜４時間の熱アニールや、レーザーアニールなどの方法により行うことができる。また、両方の方法を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８nm）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００４１】
次に、ゲート絶縁膜１１０をプラズマＣＶＤ法を用いて４０〜１５０nmの厚さでシリコンを含む絶縁膜で形成する。まず、ゲート絶縁膜の成膜に先立って、プラズマクリーニング処理を行う。プラズマクリーニング処理は、水素を３３８Pa・l/sec導入し、圧力２０Pa、高周波電力０．２W/cm2でプラズマを生成して2分間処理する。或いは、水素を１６９Pa・l/secと酸素を１６９Pa・l/sec導入して、圧力４０Paで同様にプラズマを生成して処理しても良い。基板温度は３００〜４５０℃、好ましくは４００℃とする。この段階で、島状半導体層１０４、１０５ｂの表面をプラズマクリーニング処理することで、吸着しているボロンやリン、および有機物などの汚染物質をとり省くことができる。また、酸素やＮ2Ｏを同時に導入することにより、被堆積表面の最表面およびその近傍を酸化させ、ゲート絶縁膜との界面準位密度を低減させるなどの好ましい作用がある。ゲート絶縁膜１１０はこのプラズマクリーニングと連続して行い、前述の酸化窒化水素化シリコン膜１０２ｂと同様に、ＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/sec、Ｈ2を２１１Pa・l/secとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとして形成した。
【００４２】
ゲート絶縁膜１１０上には、ゲート電極を形成するために導電層を成膜する。
この導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とすることもできる。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）１１１と金属膜から成る導電層（Ｂ）１１２とを積層させた。導電層（Ｂ）１１２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１１１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。また、導電層（Ａ）１１１はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）１１２は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ppm以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ppm以下とすることで２０μΩcm以下の比抵抗値を実現することができた。
【００４３】
導電層（Ａ）１１１は１０〜５０nm（好ましくは２０〜３０nm）とし、導電層（Ｂ）１１２は２００〜４００nm（好ましくは２５０〜３５０nm）とすれば良い。本実施例では、導電層（Ａ）１１１に３０nmの厚さのＴａＮ膜を、導電層（Ｂ）１１２には３５０nmのＴａ膜を用い、いずれもスパッタ法で形成した。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて成膜した。ＴａはスパッタガスにＡｒを用いた。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用するのに適しているが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得ることができる。尚、図示しないが、導電層（Ａ）１１１の下に２〜２０nm程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜１１０に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）は抵抗率を１０〜５００μΩcmの範囲ですることが好ましい。
【００４４】
次に、フォトレジストマスク１１３を形成し、導電層（Ａ）１１１と導電層（Ｂ）１１２とを一括でエッチングしてゲート電極１１４、１１５を形成する。例えば、ドライエッチング法によりＣＦ4とＯ2の混合ガス、またはＣｌ2を用いて１〜２０Paの反応圧力で行うことができる。ゲート電極１１４、１１５は、導電層（Ａ）から成る１１４ａ、１１５ａと、導電層（Ｂ）から成る１１４ｂ、１１５ｂとが一体として形成されている。この時、ｎチャネル型ＴＦＴのゲート電極１１５は不純物領域１０９の一部と、ゲート絶縁膜１１０を介して重なるように形成する。また、ゲート電極は導電層（Ｂ）のみで形成することも可能である。
【００４５】
次いで、ｐチャネル型ＴＦＴのソース領域およびドレイン領域とする不純物領域１１７を形成する。ここでは、ゲート電極１１４をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層はフォトレジストマスク１１６で被覆しておく。そして、不純物領域１１７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms/cm3となるようにする。本明細書中では、ここで形成された不純物領域１１７に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。
【００４６】
次に、ｎチャネル型ＴＦＴのソース領域またはドレイン領域を形成する不純物領域１１８の形成を行った。ここでは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms/cm3とした。本明細書中では、ここで形成された不純物領域１１８に含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と表す。不純物領域１１７にも同時にリン（Ｐ）が添加されるが、既に前の工程で添加されたボロン（Ｂ）濃度と比較して不純物領域１１７に添加されたリン（Ｐ）濃度はその１／２〜１／３程度なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【００４７】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を熱アニール法で行う。この工程はファーネスアニール炉を用いれば良い。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。アニール処理は酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、アニール処理の前に、５０〜２００nmの厚さの保護絶縁層１１９を酸化窒化シリコン膜や酸化シリコン膜などで形成すると良い。好ましくは、酸化窒化水素化シリコン膜を表１の＃１８８３または＃１８８４の条件で形成すれば良いが、＃１８７６の条件で作製してもこの場合は問題ない。
【００４８】
活性化の工程の後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜５００℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００４９】
その後、保護絶縁層上にさらに表１に示す＃１８８３または＃１８８４の条件で酸化窒化水素化シリコン膜を成膜して層間絶縁層１２０を形成する。本実施例では酸化窒化水素化シリコン膜を、ＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２００Pa・l/sec、Ｈ2を８４４Pa・l/sec導入して反応圧力４０Pa、基板温度４００℃とし、放電電力密度を０．４W/cm2として、５００〜１５００nm（好ましくは６００〜８００nm）の厚さで形成する。
【００５０】
そして、層間絶縁層１２０および保護絶縁層１１９ＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線１２１、１２４と、ドレイン配線１２２、１２３を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００nm、Ｔｉを含むアルミニウム膜３００nm、Ｔｉ膜１５０nmをスパッタ法で連続して形成した３層構造の積層膜とした。
【００５１】
次に、パッシベーション膜１２５として、窒化シリコン膜または酸化窒化シリコン膜を５０〜５００nm（代表的には１００〜３００nm）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られる。例えば、３〜１００％の水素を含む雰囲気中で、３００〜５００℃で１〜１２時間の熱処理を行うと良い。パッシベーション膜１２５を緻密な窒化シリコン膜で形成し、このような温度で熱処理を行うと、層間絶縁層１２０を形成する酸化窒化水素化シリコン膜の含有水素が放出され、上層側は緻密な窒化シリコン膜でキャップされることになり水素の拡散が阻止されるので、放出される水素は下層側に優先的に拡散し、島状半導体層１０４、１０５ｂの水素化を酸化窒化水素化シリコン膜から放出される水素で行うことができる。同様に、下地膜に用いた酸化窒化水素化シリコン膜からも水素が放出されるので、島状半導体層１０４、１０５ｂは上層側および下層側の両側より水素化される。また、この水素化処理はプラズマ水素化法を用いても同様の効果が得ることができる。
【００５２】
こうして基板１０１上に、ｎチャネル型ＴＦＴ１３４とｐチャネル型ＴＦＴ１３３とを完成させることができた。ｐチャネル型ＴＦＴ１３３には、島状半導体層１０４にチャネル形成領域１２６、ソース領域１２７、ドレイン領域１２８を有している。ｎチャネル型ＴＦＴ１３４には、島状半導体層１０５にチャネル形成領域１２９、ゲート電極１１５と重なるＬＤＤ領域１３０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域１３２、ドレイン領域１３１を有している。このＬov領域のチャネル長方向の長さは、チャネル長３〜８μmに対して、０．５〜３．０μm（好ましくは１．０〜１．５μm）とした。図２ではそれぞれのＴＦＴをシングルゲート構造としたが、ダブルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００５３】
このように作製したＴＦＴの特性を評価した。ＴＦＴで形成した回路を所望の駆動電圧で正常に動作させるために着目する特性は、Ｖth、Ｓ値、電界効果移動度などであり、ここでは特にＶthとＳ値について着目した。ＴＦＴのサイズはpチャネル型およびｎチャネル型ＴＦＴ共にチャネル長Ｌ＝８μm、チャネル幅Ｗ＝８μmであり、ｎチャネル型ＴＦＴにはＬＤＤとしてＬov＝２μmを設けてある。
【００５４】
その結果、完成したＴＦＴにおいてｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを０．５Ｖ以上２．５Ｖ以下、電界効果移動度は１２０cm2/V・sec以上２５０cm2/V・sec以下とすることができる。また、ｐチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを−２．５Ｖ以上−０．５Ｖ以下、電界効果移動度は８０cm2/V・sec以上１５０cm2/V・sec以下とすることができる。このような特性は、ＴＦＴの下地膜やゲート絶縁膜、さらに保護絶縁膜または層間絶縁膜にＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜で形成し、その含有水素量をはじめとする組成を適したものとすることにより、再現性良く得ることができる。
【００５５】
［実施例２］
ＴＦＴの活性層とする結晶質半導体膜の作製方法は、レーザーアニール法のみに限定されるものでなく、レーザーアニール法と熱アニール法を併用しても良い。また、熱アニール法による結晶化は、特開平７−１３０６５２号公報で開示される触媒元素を用いる結晶化法にも応用することができる。その方法を図５を用いて説明する。
【００５６】
図５（Ａ）で示すように、実施例１と同様にして、基板１０１上に酸化窒化シリコン膜１０２ａ、酸化窒化水素化シリコン膜１０２ｂを形成する。そしてプラズマＣＶＤ法やスパッタ法などで非晶質半導体膜１０３ａを２５〜８０nmの厚さで形成する。例えば、非晶質シリコン膜を５５nmの厚さで形成する。そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層１５０を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１５０は、スピンコート法の他にスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００５７】
そして、図５（Ｂ）に示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atomic％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程により結晶質半導体膜（結晶質シリコン膜）１０３ｃを得ることができる。しかし、ここまでの工程で熱アニールによって作製された結晶質半導体膜１０３ｃは、透過型電子顕微鏡などで微視的に観察すると複数の結晶粒から成り、その結晶粒の大きさとその配置は一様ではなくランダムなものである。また、ラマン分光法からスペクトルや、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがある。
【００５８】
このような結晶質半導体膜１０３ｃの結晶性をより高めるために、レーザーアニール法をこの段階で実施すると有効である。レーザーアニール法では結晶質半導体膜１０３ｃを一旦溶融状態にしてから再結晶化させるため、上記目的を達成することができる。例えば、ＸｅＣｌエキシマレーザー（波長３０８nm）を用い、光学系で線状ビームを形成して、発振周波数５〜５０Hz、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ割合を８０〜９８％として照射する。このようにして、結晶質半導体膜１０３ｃの結晶性をより高めことができる。しかし、この状態で結晶質半導体膜１０３ｃの表面に残存する触媒元素の濃度は３×１０10〜２×１０11atoms/cm2であった。
【００５９】
そこで、特開平１０−２４７７３５号公報で開示されているゲッタリングの工程を続いて行うことは有効な手段の一つである。このゲッタリングの工程により結晶質半導体膜１０３ｃの触媒元素の濃度を１×１０17atoms/cm3以下、好ましくは１×１０16atoms/cm3にまで低減させることができる。まず、図５（Ｃ）に示すように、結晶質半導体膜１０３ｃの表面にマスク絶縁膜膜１５１を１５０nmの厚さに形成し、パターニングにより開口部１５２を形成し、結晶質半導体膜の一部を露出させる。そして、リンを添加する工程を実施して、結晶質半導体膜１０３ｃにリン含有領域１５３を設ける。この状態で、図５（Ｄ）に示すように、窒素雰囲気中で５００〜８００℃（好ましくは５００〜５５０℃）、５〜２４時間、例えば５２５℃、１２時間の熱処理を行うと、リン含有領域１５３がゲッタリングサイトとして働き、結晶質シリコン膜１０３ｃに残存している触媒元素をリン含有領域１５３に偏析させることができる。そして、マスク絶縁膜膜１５２とリン含有領域１５３を除去し、図５（Ｅ）に示すように島状半導体層１０４'、１０５'を形成することにより、結晶化の工程で使用した触媒元素の濃度を１×１０17atoms/cm3以下にまで低減された結晶質シリコン膜を得ることができる。
【００６０】
以降、実施例１における図１（Ｃ）からの工程に従えば、このような島状半導体層１０４'、１０５'を用いてＴＦＴを完成させることができる。また、ゲッタリングの工程は、本実施例の方法に限定されるものではなく、後述するようにソース領域およびドレイン領域の活性化の工程において同時に行う方法もある。
【００６１】
［実施例３］
図６〜図８を用いて本実施例を説明する。まず、基板６０１としてガラス基板、例えばコーニング社の＃１７３７基板を用意した。そして、基板６０１上にゲート電極６０２を形成した。ここでは、スパッタ法を用いて、タンタル（Ｔａ）膜を２００nmの厚さに形成した。また、ゲート電極６０２を、窒化タンタル（ＴａＮ）膜（膜厚５０nm）とＴａ膜（膜厚２５０nm）の2層構造としても良い。Ｔａ膜はスパッタ法でＡｒガスを用い、Ｔａをターゲットとして形成するが、ＡｒガスにＸｅガスを加えた混合ガスでスパッタすると内部応力の絶対値を２×108Pa以下にすることができる（図６（Ａ））。
【００６２】
そして、ゲート絶縁膜６０３、非晶質半導体層６０４を順次大気開放しないで連続形成した。ゲート絶縁膜６０３は、プラズマＣＶＤ法を用い窒素リッチな窒酸化シリコン膜６０３ａを２５nmの厚さに形成し、その上に表１に記載した＃１８８４の条件で作製する酸化窒化水素化シリコン膜６０３ｂを１２５nmの厚さに形成する。また、非晶質半導体層６０４もプラズマＣＶＤ法を用い、２０〜１００nm、好ましくは４０〜７５nmの厚さに形成した（図６（Ｂ））。
【００６３】
そして、ファーネスアニール炉を用い、４５０〜５５０℃で1時間の熱処理を行った。この熱処理により非晶質半導体層６０４から水素を放出させ、残存する水素量を５atomic％以下とする。その後、非晶質半導体層６０４を結晶化させる工程を行い、結晶質半導体層６０５を形成する。ここでの結晶化の工程は、レーザーアニール法や熱アニール法を用いれば良い。レーザーアニール法では、例えばＫｒＦエキシマレーザー光（波長２４８nm）を用い、線状ビームを形成して、発振パルス周波数３０Ｈｚ、レーザーエネルギー密度１００〜５００mJ/cm2、線状ビームのオーバーラップ率を９６％として非晶質半導体層の結晶化を行った（図６（Ｃ））。また、実施例２で説明した結晶化の方法を適用することもできる。
【００６４】
次に、こうして形成された結晶質半導体層６０５に密接してチャネル形成領域を保護する酸化窒化水素化シリコン膜６０６を形成した。この酸化窒化水素化シリコン膜も表１に記載した＃１８８４の条件で作製し２００nmの厚さに形成する。この酸化窒化水素化シリコン膜６０６の成膜の前にプラズマＣＶＤ装置の反応室内で実施例１で記載したプラズマクリーニング処理を行い、結晶質半導体層６０５の表面を処理するとＴＦＴ特性のＶthのバラツキを減らすことができた。その後、裏面からの露光を用いたパターニング法により、酸化窒化水素化シリコン膜６０６に接したレジストマスク６０７を形成する。ここでは、ゲート電極６０２がマスクとなり、自己整合的にレジストマスク６０７を形成することができる。これは図示したようにレジストマスクの大きさは、光の回り込みによって、わずかにゲート電極の幅より小さくなった（図６（Ｄ））。
【００６５】
このレジストマスク６０７を用いて酸化窒化水素化シリコン膜６０６をエッチングして、チャネル保護膜６０８を形成した後、レジストマスク６０７は除去した。この工程により、チャネル保護膜６０８と接する領域以外の結晶質半導体層６０５の表面を露呈させた。このチャネル保護膜６０８は、後の不純物添加の工程でチャネル領域に不純物が添加されることを防ぐ役目を果すと共に、結晶質半導体層の界面準位密度を低減する効果があった（図６（Ｅ））。
【００６６】
次いで、フォトマスクを用いたパターニングによって、ｎチャネル型ＴＦＴの一部とｐチャネル型ＴＦＴの領域を覆うレジストマスク６０９を形成し、結晶質半導体層６０５の表面が露呈している領域にｎ型を付与する不純物元素を添加する工程を行った。そして、ｎ+領域６１０ａを形成した。ここではイオンドープ法でフォスフィン（ＰＨ3）を用い、ドーズ量５×１０14atoms/cm2、加速電圧１０keVとしてリン（Ｐ）を添加した。また、上記レジストマスク６０９のパターンは実施者が適宣設定することによりｎ+領域の幅が決定され、所望の幅を有するｎ-型領域、およびチャネル形成領域を形成することを可能としている（図７（Ａ））。
【００６７】
レジストマスク６０９を除去した後、保護絶縁膜６１１ａを形成した。この膜も表１に記載した＃１８８４の条件による酸化窒化水素化シリコン膜で５０nmの厚さに形成した（図７（Ｂ））。次いで、保護絶縁膜６１１ａが表面に設けられた結晶質半導体層にｎ型を付与する不純物元素を添加する工程を行い、ｎ-型領域６１２を形成した。但し、保護絶縁膜６１１ａを介してその下の結晶質半導体層に不純物を添加するために、保護絶縁膜６１１ａの厚さを考慮に入れ、適宣条件を設定する必要があった。ここでは、ドーズ量３×１０13atoms/nm2、加速電圧６０keVとした。こうして形成されるｎ-領域６１２はＬＤＤ領域として機能させる（図７（Ｃ））。
【００６８】
次いで、ｎチャネル型ＴＦＴを覆うレジストマスク６１４を形成し、ｐチャネル型ＴＦＴが形成される領域にｐ型を付与する不純物元素を添加する工程を行った。ここでは、イオンドープ法でジボラン（Ｂ2Ｈ6）を用い、ボロン（Ｂ）を添加した。ドーズ量は４×１０15atoms/cm2、加速電圧３０keVとしてｐ+領域６１３を形成した（図７（Ｄ））。そして、レーザーアニールまたは熱アニールによる不純物元素の活性化の工程を行った。（図７（Ｅ））。その後、チャネル保護膜６０８と保護絶縁膜６１１ａをそのまま残し、公知のパターニング技術により結晶性半導体層を所望の形状にエッチングした（図８（Ａ））。
【００６９】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域６１５、ドレイン領域６１６、ＬＤＤ領域６１７、６１８、チャネル形成領域６１９が形成され、ｐチャネル型ＴＦＴのソース領域６２１、ドレイン領域６２２、チャネル形成領域６２０が形成された。次いで、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆って第１の層間絶縁膜６２３を形成した。第１の層間絶縁膜６２３は表１に記載した＃１８８３の条件で作製される酸化窒化水素化シリコン膜を用い、１００〜５００nmの厚さに形成した（図８（Ｂ））。そして、第２の層間絶縁膜６２４を表１に記載した＃１８７６の条件で作製される酸化窒化水素化シリコン膜で同様に１００〜５００nmの厚さに形成した（図８（Ｃ））。
【００７０】
この状態で１回目の水素化の工程を行なった。この工程は、例えば、３〜１００％の水素雰囲気中で３００〜５５０℃、好ましくは３５０〜５００℃の熱処理を１〜１２時間行なえば良い。または、プラズマ化された水素を含む雰囲気中で同様の温度で１０〜６０分の処理を行なっても良い。この熱処理により第１の層間絶縁膜に含まれる水素や、上記熱処理雰囲気によって気相中から第２の層間絶縁膜に供給された水素は拡散し、その一部は半導体層にも達するので、結晶質半導体層の水素化を効果的に行うことができる。
【００７１】
第１の層間絶縁膜６２３と第２の層間絶縁膜６２４はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのＴＦＴのソース領域と、ドレイン領域に達するコンタクトホールが形成した。そして、ソース電極６２５、６２７とドレイン電極６２６を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００nm、Ｔｉを含むＡｌ膜３００nm、Ｔｉ膜１５０nmをスパッタ法で連続して形成した３層構造の電極として用いた（図８（Ｄ））。
【００７２】
さらに、パッシベーション膜６２８を形成する工程を行なった。パッシベーション膜はプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シリコン膜で形成する。まず、膜の形成に先立ってＮ2Ｏ、Ｎ2、ＮＨ3等を導入してプラズマ水素化処理を実施した。ここでプラズマ化されることにより気相中で生成された水素は第２の層間絶縁膜中にも供給され、基板を２００〜５００℃に加熱しておけば、水素を第１の層間絶縁膜やさらにその下層側にも拡散させることができ、２回目の水素化の工程とすることができた。パッシベーション膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に３回目の水素化の工程を水素または窒素を含む雰囲気中で３００〜５５０℃の加熱処理を１〜１２時間の加熱処理により行うことにより行なった。このとき水素は、パッシベーション膜６２８から第２の層間絶縁膜６２４へ、第２の層間絶縁膜６２４から第１の層間絶縁膜６２３へ、そして第１の層間絶縁膜６２３から結晶質半導体層へと水素が拡散して結晶質半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、パッシベーション膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【００７３】
以上の工程により、ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴを同一基板上に逆スタガ型の構造で形成することができた。そして、逆スタガ型のＴＦＴにおいても、ゲート絶縁膜６０３ｂやチャネル保護膜６０８、保護絶縁膜６１１などに本発明の酸化窒化水素化シリコン膜を適用することにより、完成したＴＦＴにおいてｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを０．５Ｖ以上２．５Ｖ以下、電界効果移動度は１２０cm2/V・sec以上２５０cm2/V・sec以下とすることができる。また、ｐチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを−２．５Ｖ以上−０．５Ｖ以下、電界効果移動度は８０cm2/V・sec以上１５０cm2/V・sec以下とすることができる。このような特性は、本発明の酸化窒化水素化シリコン膜の中性欠陥や荷電欠陥をはじめとする欠陥準位密度が低く、また半導体層との界面準位密度が低いことに起因している。
【００７４】
［実施例４］
本実施例を図９〜図１３を参照して説明する。ここでは画素部の画素ＴＦＴと、画素部の周辺に設けられる駆動回路のＴＦＴを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路などの基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することにする。
【００７５】
図９（Ａ）において、基板２０１にはバリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板を用いる。本実施例ではアルミノホウケイ酸ガラス基板を用いた。この基板２０１のＴＦＴを形成する表面に下地膜２０２を形成する。下地膜２０２は、基板２０１からのアルカリ金属元素をはじめとする不純物拡散を防ぐために、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜２０２ａを５０nmの厚さに形成した。さらにその上に、半導体層との界面を良好に保つために、表１で記載した＃１８８４の作製条件に従い、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜２０２ｂを１００nmを積層させて下地膜２０２とする。
【００７６】
次に、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体層２０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５nmの厚さに形成した。また、下地膜２０２と非晶質構造を有する半導体層２０３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜２０２を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる（図９（Ａ））。
【００７７】
そして、公知の結晶化技術を使用して非晶質構造を有する半導体層２０３ａから結晶質半導体層２０３ｂを形成する。ここでは、非晶質構造を有する半導体層２０３ａに非晶質シリコン膜を用いたので、この膜から結晶質シリコン膜を形成する。その方法は、レーザーアニール法や熱アニール法（固相成長法）を適用すれば良いが、ここでは実施例２で述べた特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層２０３ｂを形成した。まず、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層を形成した（図示せず）。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atomic％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程までで結晶質シリコン膜を得ることができる。この状態で表面に残存する触媒元素の濃度は３×１０10〜２×１０11atoms/cm2であった。その後、結晶化率を高めるためにレーザーアニール法を併用しても良い。例えば、ＸｅＣｌエキシマレーザー（波長３０８nm）を用い、光学系で線状ビームを形成して、発振周波数５〜５０Hz、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ割合を８０〜９８％として照射する。このようにして、結晶性半導体層２０３ｂを得る（図９（Ｂ））。
【００７８】
そして、結晶質半導体層２０３ｂをエッチング処理して島状に分割し、島状半導体層２０４〜２０７を形成し活性層とする。その後、プラズマＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０〜１００nmの厚さの酸化シリコン膜によるマスク層２０８を形成する。例えば、減圧ＣＶＤ法でＳｉＨ4とＯ2との混合ガスを用い、２６６Paにおいて４００℃に加熱して酸化シリコン膜を形成する（図９（Ｃ））。
【００７９】
そしてチャネルドープ工程を行う。まず、フォトレジストマスク２０９を設け、ｎチャネル型ＴＦＴを形成する島状半導体層２０５〜２０７の全面にしきい値電圧を制御する目的で１×１０16〜５×１０17atoms/cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要でないが、ボロン（Ｂ）を添加した半導体層２１０〜２１２はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。このチャネルドープ工程は、実施例２または実施例３で示した方法で行っても良い（図９（Ｄ））。
【００８０】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層２１０、２１１に選択的に添加する。そのため、あらかじめフォトレジストマスク２１３〜２１６を形成した。ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成されたｎ-不純物領域２１７、２１８のリン（Ｐ）濃度は１×１０17〜５×１０17atoms/cm3のとする。また、不純物領域２１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加した。（図１０（Ａ））
【００８１】
次に、マスク層２０８をフッ酸などにより除去して、図９（Ｄ）と図１０（Ａ）の工程で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱アニールや、レーザーアニールの方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８nm）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００８２】
そして、ゲート絶縁膜２２０をプラズマＣＶＤ法を用いて４０〜１５０nmの厚さで形成する。ここでは、多室分離型のプラズマＣＶＤ装置を用い、ゲート絶縁膜を形成する同じ反応室内で、或いはプラズマクリーニング用の専用の反応室内で、ゲート絶縁膜の成膜に先立って、島状半導体層が形成された基板に対しプラズマクリーニング処理を行う。プラズマクリーニング処理は、水素を３３８Pa・l/sec導入し、圧力２０Pa、高周波電力０．２W/cm2でプラズマを生成して2分間処理する。或いは、水素を１６９Pa・l/secと酸素を１６９Pa・l/sec導入して、圧力４０Paで同様にプラズマを生成して処理しても良い。基板温度は３００〜５００℃、好ましくは４００℃とする。この段階で、島状半導体層２０４、２１０〜２１２の表面をプラズマクリーニング処理することで、吸着しているボロンやリン、および有機物などの汚染物質をとり除き、表面に水素を吸着させ不活性化させる。また、酸素やＮ2Ｏを同時に導入することにより、被堆積表面の最表面およびその近傍を酸化させ、ゲート絶縁膜との界面準位密度を低減させるなどの好ましい作用がある。ゲート絶縁膜２２０は基板２０１を大気に晒すことなくプラズマクリーニングと連続して行うことが望ましく、酸化窒化水素化シリコン膜２０２ｂと同様に、ＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/sec、Ｈ2を２１１Pa・l/secの割合で反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとして形成する（図１０（Ｂ））。
【００８３】
次に、ゲート電極を形成するために第１の導電層を成膜する。本実施例では導電性の窒化物金属膜から成る導電層（Ａ）２２１と金属膜から成る導電層（Ｂ）２２２とを積層させた。ここでは、Ｔａをターゲットとしたスパッタ法で導電層（Ｂ）２２２をタンタル（Ｔａ）で２５０nmの厚さに形成し、導電層（Ａ）２２１は窒化タンタル（ＴａＮ）で５０nmの厚さに形成した（図１０（Ｃ））。
【００８４】
次に、フォトレジストマスク２２３〜２２７を形成し、導電層（Ａ）２２１と導電層（Ｂ）２２２とを一括でエッチングしてゲート電極２２８〜２３１と容量配線２３２を形成する。ゲート電極２２８〜２３１と容量配線２３２は、導電層（Ａ）から成る２２８ａ〜２３２ａと、導電層（Ｂ）から成る２２８ｂ〜２３２ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極２２９、２３０は不純物領域２１７、２１８の一部と、ゲート絶縁膜２２０を介して重なるように形成する（図１０（Ｄ））。
【００８５】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極２２８をマスクとして、自己整合的に不純物領域を形成する。ｎチャネル型ＴＦＴが形成される領域はフォトレジストマスク２３３で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法でｐ+不純物領域２３４を１×１０21atoms/cm3の濃度で形成した（図１１（Ａ））。
【００８６】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク２３５〜２３７を形成し、ｎ型を付与する不純物元素が添加して不純物領域２３８〜２４２を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、ｎ+不純物領域２３８〜２４２の（Ｐ）濃度を５×１０20atoms/cm3とした。不純物領域２３８には、既に前工程で添加されたボロン（Ｂ）が含まれているが、それに比して１／２〜１／３の濃度でリン（Ｐ）が添加されるので、添加されたリン（Ｐ）の影響は考えなくても良く、ＴＦＴの特性に何ら影響を与えることはなかった（図１１（Ｂ））。
【００８７】
そして、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物添加の工程を行った。ここではゲート電極２３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。添加するリン（Ｐ）の濃度は５×１０16atoms/cm3とし、図１０（Ａ）および図１１（Ａ）と図１１（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的にはｎ--不純物領域２４３、２４４のみが形成される。（図１１（Ｃ））
【００８８】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール炉を用いた熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。
【００８９】
この熱アニールにおいて、ゲート電極２２８〜２３１と容量配線２３２を形成するＴａ膜２２８ｂ〜２３２ｂは、表面から５〜８０nmの厚さでＴａＮから成る導電層（Ｃ）２２８ｃ〜２３２ｃが形成される。その他に導電層（Ｂ）２２８ｂ〜２３２ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、チタン（Ｔｉ）の場合には窒化チタン（ＴｉＮ）を形成することができる。また、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極２２８〜２３１を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜５００℃で１〜１２時間の熱アニールを行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００９０】
本実施例のように、島状半導体層を非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製した場合、島状半導体層中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図１１（Ｂ）で形成したｎ+不純物領域と同程度であれば良く、ここで実施される活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素を不純物領域２３８〜２４２に偏析させゲッタリングをすることができた。その結果不純物領域２３８〜２４２には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析した（図１１（Ｄ））。
【００９１】
図１４（Ａ）および図１５（Ａ）はここまでの工程におけるＴＦＴの上面図であり、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１１（Ｄ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ａ）および図１７（Ａ）の断面図に対応している。図１４および図１５の上面図はゲート絶縁膜を省略しているが、ここまでの工程で少なくとも島状半導体層２０４〜２０７上にゲート電極２２８〜２３１と容量配線２３２が図に示すように形成されている。
【００９２】
活性化および水素化の工程が終了したら、ゲート配線とする第２の導電層を形成する。この第２の導電層は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）で形成する。いずれにしても、第２の導電層の抵抗率は０．１〜１０μΩcm程度とする。さらに、チタン（Ｔｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）を積層形成すると良い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜を導電層（Ｄ）２４５とし、チタン（Ｔｉ）膜を導電層（Ｅ）２４６として形成した。導電層（Ｄ）２４５は２００〜４００nm（好ましくは２５０〜３５０nm）とすれば良く、導電層（Ｅ）２４６は５０〜２００（好ましくは１００〜１５０nm）で形成すれば良い（図１２（Ａ））。
【００９３】
そして、ゲート電極に接続するゲート配線を形成するために導電層（Ｅ）２４６と導電層（Ｄ）２４５とをエッチング処理して、ゲート配線２４７、２４８と容量配線２４９を形成た。エッチング処理は最初にＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドライエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。
【００９４】
図１４（Ｂ）および図１５（Ｂ）はこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１２（Ｂ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ｂ）および図１７（Ｂ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図１４（Ｂ）および図１５（Ｂ）において、ゲート配線２４７、２４８の一部は、ゲート電極２２８、２２９、２３１の一部と重なり電気的に接触している。この様子はＢ−Ｂ'断面およびＤ−Ｄ'断面に対応した図１６（Ｂ）および図１７（Ｂ）の断面構造図からも明らかで、第１の導電層を形成する導電層（Ｃ）と第２の導電層を形成する導電層（Ｄ）とが電気的に接触している。
【００９５】
第１の層間絶縁膜２５０は５００〜１５００nmの厚さとして表１で示す＃１８８３または＃１８８４の条件で酸化窒化水素化シリコン膜を成膜して層間絶縁層１２０を形成する。ここでは、酸化窒化水素化シリコン膜をＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/sec、Ｈ2を８４４Pa・l/sec導入して反応圧力４０Pa、基板温度４００℃とし、放電電力密度を０．４W/cm2として１０００nmの厚さで形成する。その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線２５１〜２５４と、ドレイン配線２５５〜２５８を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００nm、Ｔｉを含むアルミニウム膜３００nm、Ｔｉ膜１５０nmをスパッタ法で連続して形成した３層構造の積層膜とした。
【００９６】
次に、パッシベーション膜２５９として、窒化シリコン膜、酸化シリコン膜、または酸化窒化シリコン膜を５０〜５００nm（代表的には１００〜３００nm）の厚さで形成する。いずれにしてもパッシベーション膜は緻密な膜となるように形成して外部からの水分を遮断したり、また、この後行う２回目の水素化の工程においてキャップ層としての機能を付加させておく。例えば、パッシベーション膜２５９を緻密な窒化シリコン膜で２００nmの厚さに形成し、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られる。これは、３〜１００％の水素を含む雰囲気中、或いは窒素雰囲気中で、３００〜５００℃で１〜１２時間の熱処理を行うと良い。このような温度で熱処理を行うと、第１の層間絶縁膜２５０やゲート絶縁膜２２０を形成する酸化窒化水素化シリコン膜の含有水素が放出さる。しかし、上層側には緻密な窒化シリコン膜でキャップされているので水素の拡散が制限されるので、放出される水素は下層側に優先的に拡散する。そして、第１の層間絶縁膜２５０からその下層にあるゲート絶縁膜２２０へ、ゲート絶縁膜２２０から島状半導体層２０４、２１０〜２１２へと拡散して水素化が進行する。同様に、下地膜２０２に用いた酸化窒化水素化シリコン膜からも水素が放出されるので、島状半導体層は上層側および下層側の両側より水素化される。勿論、水素化処理はこのような方法の他に、前述の窒化シリコン膜を成膜する前に行うあるいはプラズマ水素化法を用いても同様の効果が得らる。さらに、このプラズマ水素化と、上述の水素化を併用しても良い。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜２５９に開口部を形成しておいても良い。（図１２（Ｃ））
【００９７】
図１４（Ｃ）および図１５（Ｃ）のはこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１２（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ｃ）および図１７（Ｃ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図１４（Ｃ）と図１５（Ｃ）では第１の層間絶縁膜を省略して示すが、島状半導体層２０４、２０５、２０７の図示されていないソースおよびドレイン領域にソース配線２５１、２５２、２５４とドレイン配線２５５、２５６、２５８が第１の層間絶縁膜に形成されたコンタクトホールを介して接続している。
【００９８】
その後、有機樹脂からなる第２の層間絶縁膜２６０を１．０〜１．５μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして、第２の層間絶縁膜２６０にドレイン配線２５８に達するコンタクトホールを形成し、画素電極２６１、２６２を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００nmの厚さにスパッタ法で形成した。（図１３）
【００９９】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができた。駆動回路にはｐチャネル型ＴＦＴ３０１、第１のｎチャネル型ＴＦＴ３０２、第２のｎチャネル型ＴＦＴ３０３、画素部には画素ＴＦＴ３０４、保持容量３０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１００】
駆動回路のｐチャネル型ＴＦＴ３０１には、島状半導体層２０４にチャネル形成領域３０６、ソース領域３０７ａ、３０７ｂ、ドレイン領域３０８ａ，３０８ｂを有している。第１のｎチャネル型ＴＦＴ３０２には、島状半導体層２０５にチャネル形成領域３０９、ゲート電極２２９と重なるＬＤＤ領域（Ｌov）３１０、ソース領域３１１、ドレイン領域３１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μm、好ましくは１．０〜１．５μmとした。第２のｎチャネル型ＴＦＴ３０３には、島状半導体層２０６にチャネル形成領域３１３、Ｌov領域とＬoff領域（ゲート電極と重ならないＬＤＤ領域であり、以降Ｌoff領域と記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μm、好ましくは０．５〜１．５μmである。画素ＴＦＴ３０４には、島状半導体層２０７にチャネル形成領域３１８、３１９、Ｌoff領域３２０〜３２３、ソースまたはドレイン領域３２４〜３２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μm、好ましくは１．５〜２．５μmである。さらに、容量配線２３２、２４９と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ３０４のドレイン領域３２６に接続し、ｎ型を付与する不純物元素が添加された半導体層３２７とから保持容量３０５が形成されている。図１３では画素ＴＦＴ３０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【０１０１】
以上のように本発明は、ＴＦＴを形成する下地膜、ゲート絶縁膜、層間絶縁膜などの絶縁膜に、ＳｉＨ4、Ｎ2Ｏ、Ｈ2の混合ガスから作製される酸化窒化水素化シリコン膜を用いることに特徴がある。この酸化窒化水素化シリコン膜は中性欠陥や荷電欠陥などの欠陥準位密度が低く、また、半導体層との界面において界面準位密度も低い。その結果、作製されるＴＦＴの特性はｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖthを０．５Ｖ以上２．５Ｖ以下、電界効果移動度は１２０cm2/V・sec以上２５０cm2/V・sec以下とすることができる。また、ｐチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖthを−２．５Ｖ以上−０．５Ｖ以下、電界効果移動度は８０cm2/V・sec以上１５０cm2/V・sec以下とすることができる。その結果、駆動電圧を低くすることができ消費電力を低くすることができる。このようなアクティブマトリクス基板で高品質な表示装置を実現することができる。
【０１０２】
［実施例５］
本実施例では、実施例４で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１９に示すように、図１３の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板６０２には、遮光膜６０３、透明導電膜６０４および配向膜６０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素部と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図１９に示すアクティブマトリクス型液晶表示装置が完成する。
【０１０３】
次に、このアクティブマトリクス型液晶表示装置の構成を、図２０の斜視図および図２１の上面図を用いて説明する。尚、図２０と図２１は、図９〜図１３と図１９の断面構造図と対応付けるため、共通の符号を用いている。また、図２１で示すＥ―Ｅ’に沿った断面構造は、図１３に示す画素マトリクス回路の断面図に対応している。
【０１０４】
図２０においてアクティブマトリクス基板は、ガラス基板２０１上に形成された、画素部４０６と、走査信号駆動回路４０４と、画像信号駆動回路４０５で構成される。表示領域には画素ＴＦＴ３０４が設けられ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路４０４と、画像信号駆動回路４０５はそれぞれゲート配線２４８とソース配線２５４で画素ＴＦＴ３０４に接続している。また、ＦＰＣ（Flexible Print Circuit）７３１が外部入力端子７３４に接続され、入力配線４０２、４０３でそれぞれの駆動回路に接続している。
【０１０５】
図２１は表示領域４０６のほぼ一画素分を示す上面図である。ゲート配線２４８は、図示されていないゲート絶縁膜を介してその下の半導体層２１２と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、ｎ--領域でなるＬoff領域が形成されている。また、２６３はソース配線２５４とソース領域３２４とのコンタクト部、２６４はドレイン配線２５８とドレイン領域３２６とのコンタクト部、２６５はドレイン配線２５８と画素電極２６１のコンタクト部である。保持容量３０５は、画素ＴＦＴ３０４のドレイン領域３２６から延在する半導体層３２７とゲート絶縁膜を介して容量配線２３２、２４９が重なる領域で形成されている。
【０１０６】
なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例４で説明した構造と照らし合わせて説明したが、実施例４の構成に限定されるものでなく、実施例３で示した構成を実施例４に応用して完成させたアクティブマトリクス基板を用いても良い。いずれにしても、本発明の酸化窒化水素化シリコン膜による絶縁膜を用いたＴＦＴにより完成したアクティブマトリクス基板であれば、ＴＦＴの構造や回路配置などは設計上の課題として実施者が適宣設定すれば良い。
【０１０７】
［実施例６］
図１８は液晶表示装置の入出力端子、表示領域、駆動回路の配置の一例を示す図である。画素部４０６にはｍ本のゲート配線とｎ本のソース配線がマトリクス状に交差している。例えば、画素密度がＶＧＡの場合、４８０本のゲート配線４０７と６４０本のソース配線４０８が形成され、ＸＧＡの場合には７６８本のゲート配線４０７と１０２４本のソース配線４０８が形成される。表示領域の画面サイズは、１３インチクラスの場合対角線の長さは３４０mmとなり、１８インチクラスの場合には４６０mmとなる。このような液晶表示装置を実現するには、ゲート配線を実施例３で示したような低抵抗材料で形成する必要がある。ゲート配線の時定数（抵抗×容量）が大きくなると走査信号の応答速度が遅くなり、液晶を高速で駆動できなくなる。例えば、ゲート配線を形成する材料の比抵抗が１００μΩcmである場合には６インチクラスの画面サイズがほぼ限界となるが、３μΩcmである場合には２７インチクラスの画面サイズまで対応できる。
【０１０８】
表示領域４０６の周辺には走査信号駆動回路４０４と画像信号駆動回路４０５が設けられている。これらの駆動回路のゲート配線の長さも表示領域の画面サイズの大型化と共に必然的に長くなるので、大画面を実現するためには実施例４で示したようなアルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗材料でゲート配線を形成することが好ましい。また、本発明は入力端子４０１から各駆動回路までを接続する入力配線４０２、４０３をゲート配線と同じ材料で形成することができ、配線抵抗の低抵抗化に寄与することができる。
【０１０９】
一方、表示領域の画面サイズが２インチクラスの場合には、対角線の長さが４５mm程度となり、ＴＦＴを作製すると周辺に設ける駆動回路を含めても５０×５０mm2以内に収まる。このような場合には、実施例４で示したような低抵抗材料でゲート配線を形成することは必ずしも必要でなく、ＴａやＷなどのゲート電極を形成する材料と同じ材料でゲート配線を形成することも可能である。
【０１１０】
このような構成の液晶表示装置は、実施例４で完成させたアクティブマトリクス基板を用いて完成させることができる。また、実施例３で示した構成を実施例４に応用しても実施することができる。ここで示した回路配置のレイアウトは一例であり、走査信号駆動回路４０４を表示領域４０６の両側に設けても良い。いずれにしても、本発明の酸化窒化水素化シリコン膜による絶縁膜を用いたＴＦＴで完成したアクティブマトリクス基板であれば、ＴＦＴの構造や回路配置などは設計上の課題として実施者が適宣設定すれば良い。
【０１１１】
［実施例７］
実施例１〜４では、ＴＦＴの活性層を非晶質半導体膜をレーザーアニール法や熱アニール法で結晶化させた結晶質半導体膜を用いる例を示した。しかし、活性層を非晶質シリコン膜に代表される非晶質半導体膜で代用して、本発明の酸化窒化水素化シリコン膜を下地膜やゲート絶縁膜、または層間絶縁膜に適用することも可能である。
【０１１２】
［実施例８］
本実施例では、本発明をアクティブマトリクス型有機エレクトロルミネッセンス（有機ＥＬ）材料を用いた表示装置（有機ＥＬ表示装置）に適用した例を図２２で説明する。図２２（Ａ）はガラス基板上に表示領域とその周辺に駆動回路を設けたアクティブマトリクス型有機ＥＬ表示装置の回路図を示す。この有機ＥＬ表示装置は、基板上に設けられた表示領域２２１１、Ｘ方向周辺駆動回路２２１２、Ｙ方向周辺駆動回路２２１３から成る。この表示領域２２１１は、スイッチ用ＴＦＴ２２３０、保持容量２２３２、電流制御用ＴＦＴ２２３１、有機ＥＬ素子３３３、Ｘ方向信号線２２１８ａ、２２１８ｂ、電源線２２１９ａ、２２１９ｂ、Ｙ方向信号線２２２０ａ、２２２０ｂ、２２２０ｃなどにより構成される。
【０１１３】
図２２（Ｂ）はほぼ一画素分の上面図を示している。スイッチ用ＴＦＴ２２３０は図１３に示すｐチャネル型ＴＦＴ３０１と同様にして形成し、電流制御用ＴＦＴ２２３１はｎチャネル型ＴＦＴ３０３と同様にして形成すると良い。
【０１１４】
ところで、ＴＦＴの上方に向かって光を発光させる動作モードの有機ＥＬ表示装置の場合、画素電極をＡｌなどの反射性の電極で形成することになる。ここでは、有機ＥＬ表示装置の画素領域の構成について示したが、実施例１と同様に画素領域の周辺に駆動回路を設けた周辺回路一体型のアクティブマトリクス型表示装置とすることもできる。そして、図示しないがカラーフィルターを設ければカラー表示をすることも可能である。いずれにしても、実施形態１で示した下地層を設けたアクティブマトリクス基板であれば自由に組み合わせてアクティブマトリクス型有機ＥＬ表示装置を作製することができる。
【０１１５】
［実施例９］
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置並びにＥＬ型表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが上げられる。それらの一例を図２３に示す。
【０１１６】
図２３（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明の液晶表示装置や有機ＥＬ表示装置は表示装置２００３に適用できる。
【０１１７】
図２３（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明液晶表示装置や有機ＥＬ表示装置は表示装置２１０２に適用することができる。
【０１１８】
図２３（Ｃ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明液晶表示装置や有機ＥＬ表示装置は表示装置２２０５に適用することができる。
【０１１９】
図２３（Ｄ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２３０５、表示装置２３０３、本体２３０１に組み込まれた表示装置２３０２で構成される。表示装置２３０３と本体２３０１に組み込まれた表示装置２３０２とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体２３０４の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体２３０１とコントローラ２３０５と表示装置２３０３とは、相互に信号を伝達するために有線通信としても良いし、センサ部２３０６、２３０７を設けて無線通信または光通信としても良い。本発明液晶表示装置や有機ＥＬ表示装置は表示装置２３０２、２３０３に適用することができる。表示装置２３０３は従来のＣＲＴを用いることもできる。
【０１２０】
図２３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２９０１、表示装置２９０２、スピーカー部２９０３、記録媒体２９０４、操作スイッチ２９０５で構成される。尚、記録媒体にはＤＶＤ（Digital Versatile Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明液晶表示装置や有機ＥＬ表示装置は表示装置２９０２に好適に利用することができる。
【０１２１】
図２３（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明液晶表示装置や有機ＥＬ表示装置は表示装置２５０２に適用することができる。
【０１２２】
図２４（Ａ）はフロント型プロジェクターであり、光源光学系および表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。図２４（Ｂ）はリア型プロジェクターであり、本体２７０１、光源光学系および表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１２３】
なお、図２４（Ｃ）に、図２４（Ａ）および図２４（Ｂ）における光源光学系および表示装置２６０１、２７０２の構造の一例を示す。光源光学系および表示装置２６０１、２７０２は光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、ビームスプリッター２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は複数の光学レンズで構成される。図２４（Ｃ）では液晶表示装置２８０８を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図２４（Ｃ）中で矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、ＩＲフィルムなどを設けても良い。また、図２４（Ｄ）は図２４（Ｃ）における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１はリフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。尚、図２４（Ｄ）に示した光源光学系は一例であって図示した構成に限定されるものではない。
【０１２４】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態１〜３の結晶化技術を用い、実施例１〜６のどのような組み合わせから成る構成を用いても実現することができる。
【０１２５】
[実施例１０]
本実施例では、アクティブマトリクス基板からエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図２５（Ａ）はそのＥＬ表示パネルの上面図を示す。図２５（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【０１２６】
図２５（Ａ）のＡ−Ａ'線に対応する断面図を図２５（Ｂ）に示す。このとき少なくとも画素部の上方、好ましくは駆動回路及び画素部の上方に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ材料を用いた自発光層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【０１２７】
このように、シール材１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、自発光層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、自発光層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としている。
【０１２８】
対向板８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【０１２９】
また、図２５（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内、特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【０１３０】
例えば、駆動回路用ＴＦＴ２２として、図１３に示すｐチャネル型ＴＦＴ３０１とｎチャネル型ＴＦＴ３０２を用いれば良い。また、画素部のＴＦＴには、駆動電圧にもよるが、１０Ｖ以上であれば図５に示す第１のｎチャネル型ＴＦＴ２０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。第１のｎチャネル型ＴＦＴ２０２はドレイン側にゲート電極とオーバーラップするＬＤＤが設けられた構造であるが、駆動電圧が１０Ｖ以下であれば、ホットキャリア効果によるＴＦＴの劣化は殆ど無視できるので、あえて設ける必要はない。
【０１３１】
図１３の状態のアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース配線、ドレイン配線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜には酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【０１３２】
次に、自発光層２９を形成する。自発光層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）の組合せによる積層構造または単層構造とすれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１３３】
自発光層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１３４】
自発光層２９を形成したら、その上に陰極３０を形成する。陰極３０と自発光層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層２９と陰極３０を連続して形成するか、自発光層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１３５】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的には自発光層２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
【０１３６】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（自発光層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１３７】
また、配線１６はシール材１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１９の下を通ってＦＰＣ１７に電気的に接続される。
【０１３８】
ここで画素部のさらに詳細な断面構造を図２６に、上面構造を図２７（Ａ）に、回路図を図２７（Ｂ）に示す。図２６（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は図１３の画素ＴＦＴ３０４と同じ構造で形成する。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、ＬＤＤを形成することでオフ電流値を低減することができるという利点がある。尚、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１３９】
また、電流制御用ＴＦＴ２４０３は図１３で示す第１のｎチャネル型ＴＦＴ３０２を用いて形成する。このＴＦＴ構造は、ドレイン側にのみゲート電極とオーバーラップするＬＤＤが設けられた構造であり、ゲートとドレイン間の寄生容量や直列抵抗を低減させて電流駆動能力を高める構造となっている。別な観点からも、構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴにゲート電極と一部が重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作の安定性を高めることができる。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート線である。
【０１４０】
また、本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１４１】
また、図２７（Ａ）に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
【０１４２】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、自発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１４３】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１４４】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて自発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１４５】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造の自発光層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１４６】
陽極４７まで形成された時点で自発光素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図２７（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。
従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１４７】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１４８】
以上のように本願発明のＥＬ表示パネルは図２７のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０１４９】
図２６（Ｂ）は自発光層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図１３のｐチャネル型ＴＦＴ３０１と同じ構造で形成する。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１５０】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【０１５１】
以上のような、本実施例で示すＥＬ表示装置は、実施例９の電子機器の表示部として用いることができる。
【０１５２】
図２７（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２８に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１５３】
図２８（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１５４】
また、図２８（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。尚、図２８（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１５５】
また、図２８（Ｃ）は、図２８（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図２８（Ａ）、図２８（Ｂ）では電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためにコンデンサ２４０４を設ける構造としているが、コンデンサ２４０４を省略することも可能である。
【０１５６】
電流制御用ＴＦＴ２４０３として図２６（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２４０４の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図２８（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１５７】
尚、本実施形態で示すＥＬ表示装置の回路構成は、実施例１で示すＴＦＴの構成から選択して図２８に示す回路を形成すれば良い。また、実施例９の電子機器の表示部として本実施例のＥＬ表示パネルを用いることが可能である。
【０１５８】
【発明の効果】
以上、ＴＦＴに代表される半導体装置に適した絶縁膜として本発明によるＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとしてプラズマＣＶＤ法で作製される酸化窒化水素化シリコン膜を適用して、ゲート絶縁膜や下地膜、および保護絶縁膜或いは層間絶縁膜に用いることによりＶthシフトがなくＢＴＳストレスに対して安定なＴＦＴを作製することができる。また、このような絶縁膜を用いることにより、ガラス基板上にＴＦＴを作製し、液晶表示装置や有機ＥＬ表示装置に代表される半導体装置の高品質化を実現することがえきる。
【図面の簡単な説明】
【図１】 ＴＦＴの作製工程を示す断面図。
【図２】 ＴＦＴの作製工程を示す断面図。
【図３】 酸化窒化水素化シリコン膜を用いたＭＯＳ構造のＣ−Ｖ特性を示す図。
【図４】 酸化窒化水素化シリコン膜の赤外分光特性を示す図。
【図５】 結晶質半導体膜の作製工程を示す図。
【図６】 ＴＦＴの作製工程を示す断面図。
【図７】 ＴＦＴの作製工程を示す断面図。
【図８】 ＴＦＴの作製工程を示す断面図。
【図９】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１３】 画素ＴＦＴ、駆動回路のＴＦＴの断面図。
【図１４】 駆動回路のＴＦＴの作製工程を示す上面図。
【図１５】 画素ＴＦＴの作製工程を示す上面図。
【図１６】 駆動回路のＴＦＴの作製工程を示す断面図。
【図１７】 画素ＴＦＴの作製工程を示す断面図。
【図１８】 液晶表示装置の入出力端子、配線、回路配置を示す上面図。
【図１９】 液晶表示装置の構造を示す断面図。
【図２０】 液晶表示装置の構造を示す斜視図。
【図２１】 表示領域の画素を示す上面図。
【図２２】 アクティブマトリクス型有機ＥＬ表示装置の構造を示す図。
【図２３】 半導体装置の一例を示す図。
【図２４】 プロジェクターの一例を示す図。
【図２５】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図２６】 ＥＬ表示装置の画素部の断面図。
【図２７】 ＥＬ表示装置の画素部の上面図と回路図。
【図２８】 ＥＬ表示装置の画素部の回路図の例。
【符号の説明】
１０１ 基板
１０２ａ、１０２ｂ 酸化窒化シリコン膜
１０３ｂ 結晶質半導体膜
１０４、１０５ 島状半導体層
１１０ ゲート絶縁膜
１１４、１１５ ゲート電極
１２０ 層間絶縁層
１２１、１２４ ソース電極
１２２、１２３ ドレイン電極
１２５ パッシベーション膜
【発明の属する技術分野】
本発明は薄膜トランジスタおよびその作製方法に関し、薄膜トランジスタを形成するのに必要な絶縁膜材料およびその作製方法に関する。
【０００２】
【従来の技術】
ガラスなどの透光性を有する絶縁基板上に非晶質半導体膜を形成し、レーザーアニール法や熱アニール法などで結晶化させた結晶質半導体膜を活性層とする薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴと記す）が開発されている。このＴＦＴを作製するために主として使用される基板は、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板である。このようなガラス基板は石英基板と比べ耐熱性は劣るものの市販価格は安価であり、大面積基板を容易に製造できる利点を有している。
【０００３】
ＴＦＴの構造はゲート電極の配置から大別してトップゲート型とボトムゲート型に分類できる。トップゲート型はガラスなどの絶縁基板上に活性層を形成し、その上にゲート絶縁膜、ゲート電極の順に形成されている。また、基板と活性層の間には下地膜が設ける場合が多い。一方、ボトムゲート型は同様な基板上にゲート電極を設け、その上にゲート絶縁膜、活性層の順に形成されている。さらにその活性層上には保護絶縁膜或いは層間絶縁膜が形成されている。
【０００４】
上記ゲート絶縁膜、下地膜、および保護絶縁膜或いは層間絶縁膜は、酸化シリコン膜や窒化シリコン膜、または酸化窒化シリコン膜などで作製される。このような材料が用いられる理由は、活性層を形成する非晶質シリコン膜または結晶質シリコン膜に対して良好な界面を形成するには、シリコンを主成分の一つとする絶縁膜で形成することが好ましいためであった。
【０００５】
上記絶縁膜はプラズマＣＶＤ法や減圧ＣＶＤ法で作製することが良いとされている。プラズマＣＶＤ法は原料ガスをグロー放電中で分解し、プラズマ化することによりラジカル（ここでは化学的活性種を意味する）を形成し、基板上に堆積させる技術であり、通常４００℃以下の低温で高速な膜の堆積を可能としている。しかし、プラズマ中にはイオン種も存在するのでシース領域における電界によって加速されたイオン種による基板へのダメージを上手く抑制する必要がある。
一方、減圧ＣＶＤ法は原料ガスを熱分解して基板上に膜を堆積する方法であり、プラズマＣＶＤ法のようにイオン種による基板へのダメージはないものの、堆積速度が遅いという欠点を有している。
【０００６】
いずれにしても、ＴＦＴのゲート絶縁膜や下地膜、或いは保護絶縁膜または層間絶縁膜とするためには、界面準位密度や膜中の欠陥準位密度（バルク欠陥密度）を十分低減する必要があった。さらに内部応力やその熱処理による変化量も考慮する必要があった。
【０００７】
【発明が解決しようとする課題】
良質な絶縁膜を形成するためには、膜の堆積過程で欠陥を導入しないことや、形成した膜の欠陥準位密度が小さくなる組成とすることが重要である。そのために分解効率が高い原料ガスを用いる手段が考えられている。例えば、ＴＥＯＳ（オルトケイ酸テトラエチル：Tetraethyl Ortho Silicate、化学式：Si(OC2H5)4）と酸素（Ｏ2）の混合ガスによりプラズマＣＶＤ法で作製された酸化シリコン膜は良質な絶縁膜を形成できる方法の一つである。この酸化シリコン膜を用いてＭＯＳ構造を作製し、ＢＴＳ（バイアス・熱・ストレス）試験を行うと、フラットバンド電圧（以下、Ｖfbと略して記す）の変動を実用的な範囲に低減できることが知られている。
【０００８】
しかし、ＴＥＯＳをグロー放電分解する過程で水分（Ｈ2Ｏ）が生成されやすく、これが容易に膜中に取り込まれるため、上記のような良質な膜とするためには成膜後に４００〜６００℃で熱アニールを施す必要があった。ＴＦＴの製造工程において、このような高温のアニール工程を組み込むことは、製造コストの増加要因として不適切なものであった。
【０００９】
一方、ＳｉＨ4とＮ2Ｏとの混合ガスを用いたプラズマＣＶＤ法による酸化窒化シリコン膜は、膜中に数atomic％の窒素を含有させることで緻密化させ、熱アニールを施す必要がない良質な膜を作製することができる。しかし、作製条件によってＳｉ−Ｎ結合による欠陥準位が形成され、ＢＴＳ試験でＶfbの変動が大きくなったり、ＴＦＴ特性でしきい値電圧（以下、Ｖthと略して記す）のシフトを起こす場合がある。同様に、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2などから作製される窒化シリコン膜は緻密で硬い膜を作製できるが、欠陥準位密度が大きく、また内部応力が大きいので活性層に直接接して形成すると歪みを与え、ＴＦＴの特性に対してＶthのシフトやサブスレッショルド係数（以下、Ｓ値と略して記す）を大きくする悪影響があった。
【００１０】
本発明は上記問題点を解決するための技術であり、ＴＦＴに代表される半導体装置に適した絶縁膜およびその作製方法を提供することを目的とする。また、本発明は、そのような絶縁膜をゲート絶縁膜や下地膜、および保護絶縁膜または層間絶縁膜に用いた半導体装置およびその作製方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために本発明は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとしてプラズマＣＶＤ法で作製される酸化窒化水素化シリコン膜をＴＦＴに代表される半導体装置の絶縁膜材料として用いる。このような酸化窒化水素化シリコン膜をゲート絶縁膜や下地膜、および保護絶縁膜或いは層間絶縁膜に用いることによりＶthシフトがなくＢＴＳに対して安定なＴＦＴを作製することができる。
【００１２】
ＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとしてプラズマＣＶＤ法で作製される酸化窒化水素化シリコン膜に関する報告は、例えば、「"Structural and optical properties of amorphous silicon oxynitride", Jiun-lin Yeh and Si-ChenLee, Journal of Applied Physics vol.79, No.2, pp656-663,1996」には、プラズマＣＶＤ法で分解温度を２５０℃として水素（Ｈ2）対ＳｉＨ4＋Ｎ2Ｏの混合比を０．９対１．０で一定として、ＳｉＨ4とＮ2Ｏの混合比をＸｇ＝［Ｎ2Ｏ］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）で表し、Ｘｇの値を０．０５〜０．９７５まで変化させて作製された酸化窒化水素化シリコン膜について述べられている。しかしながら、ここで作製された酸化窒化水素化シリコン膜には、ＨＳｉ−Ｏ3結合やＨ2Ｓｉ−Ｏ2結合の存在がフーリエ変換赤外分光法（ＦＴ−ＩＲ）により明瞭にその存在が観測されている。このような結合は熱的安定性に劣るばかりか、配位数の変動によりその結合が存在する周辺に欠陥準位密度を形成してしまう懸念がある。従って、同じ酸化窒化水素化シリコン膜としても、その組成、或いは不純物元素までを含めた成分まで詳細に吟味しないと、容易にはゲート絶縁膜などＴＦＴの特性に重大な影響を与える絶縁膜に使用することはできない。
【００１３】
従って、本発明の酸化窒化水素化シリコン膜による絶縁膜材料は、ＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとしてプラズマＣＶＤ法で作製される膜であり、その組成において、酸素濃度を５５atomic％以上７０atomic％以下、窒素濃度を０．１atomic％以上６atomic％以下、好ましくは０．１atomic％以上２atomic％以下とし、水素濃度を０．１atomic％以上３atomic％以下とする。このような組成の膜とするために、基板温度を３５０〜５００℃、好ましくは４００〜４５０℃として、放電電力密度０．１〜１W/cm2とする。
【００１４】
プラズマＣＶＤ法で酸化窒化水素化シリコン膜を作製する時に、従来用いられてきたＳｉＨ4とＮ2Ｏの混合ガスに水素を添加することで、ＳｉＨ4から分解して生成されたラジカルが気相中（反応空間中）でポリマー化をするのを防ぎ、パーティクルの生成を無くすことができる。また、膜の成長表面において、水素ラジカルによる表面吸着水素の引き抜き反応により過剰な水素が膜中へ取り込まれるのを防止することができる。このような作用は膜堆積時の基板温度と密接な相関があり、基板温度を本発明の範囲とすることにより初めてその作用を得ることができる。その結果、欠陥密度の少ない緻密な膜を形成することを可能とし、膜中に含まれる微量の水素は格子歪みを緩和する作用として有効に働く。水素を分解して水素ラジカルの発生密度を高めるには、グロー放電を発生させるための高周波電源周波数１３．５６〜１２０MHz、好ましくは２７〜７０MHzにすると良い。
【００１５】
このように本発明は、酸化窒化水素化シリコン膜における酸素、窒素、水素の量を最適なものとすることにより初めて得られる効果を有効に利用するものである。同じ作製法で形成される酸化窒化水素化シリコン膜であってもその作製方法や作製条件により異なる組成の膜が形成され、例えば、水素が過剰に含まれることにより、上述のように膜の不安定さを増大させる結果をもたらすことになる。
【００１６】
さらに、このような酸化窒化水素化シリコン膜で、ＴＦＴのゲート絶縁膜、下地膜、保護絶縁膜または層間絶縁膜を形成し、その後、３００℃以上５００℃以下の温度で熱処理をすることにより、酸化窒化水素化シリコン膜が含有する水素が放出され、これを活性層に拡散させることにより、活性層の水素化を効果的に行うこともできる。以下に本発明の実施形態を詳細に記述する。
【００１７】
【発明の実施の形態】
本実施形態では、ＴＦＴに代表される半導体装置に適した絶縁膜の作製方法について説明する。そのような絶縁膜として酸化窒化水素化シリコン膜は有用であり、本発明の酸化窒化水素化シリコン膜はプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとして作製されるものである。ここでは、その酸化窒化水素化シリコン膜を用いてＭＯＳ構造の試料を作製したときに得られる容量―電圧特性（以下、Ｃ−Ｖ特性と略して記す）を示す。
【００１８】
酸化窒化水素化シリコン膜の作製に用いるプラズマＣＶＤ装置は、容量結合型の方式を採用すれば良い。その時の代表的な作製条件を表１に示す。表１には3種類の作製条件が記載されているが、本発明に係わる作製条件は＃１８８３と＃１８８４である。＃１８７６は従来の酸化窒化シリコン膜の作製条件であり、対比するために記載した。表１には、酸化窒化水素化シリコン膜の成膜条件と、その成膜前に実施する前処理条件について記載されている。この前処理は必須なものではないが、酸化窒化水素化シリコン膜特性の再現性やＴＦＴに応用した場合におけるその特性の再現性を高めるために有用であった。
【００１９】
【表１】
表1を参照すると前処理条件は、水素を３３８Pa・l/sec導入し、圧力２０Pa、高周波電力０．２W/cm2でプラズマを生成して2分間処理する。また、水素を１６９Pa・l/secと酸素を１６９Pa・l/sec導入して、圧力４０Paで同様にプラズマを生成して処理しても良い。また、表には記載しないが、Ｎ2Ｏと水素を導入して圧力１０〜７０Pa、高周波電力密度０．１〜０．５W/cm2で数分間処理しても良い。このような前処理のとき基板温度は３００〜４５０℃、好ましくは４００℃とすれば良い。前処理の効果は、基板上の被堆積表面をクリーニングする作用や、被堆積表面に水素を吸着させ一時的に不活性化させることで、その後堆積される酸化窒化水素化シリコン膜の界面特性を安定化させる作用がある。また、酸素やＮ2Ｏを同時に導入することにより、被堆積表面の最表面およびその近傍を酸化させ、界面準位密度を低減させるなどの好ましい作用がある。
【００２１】
本発明の酸化窒化水素化シリコン膜の成膜条件は、ＳｉＨ4を１〜１７Pa・l/sec、Ｎ2Ｏを１６９〜５０６Pa・l/sec、水素を１６９〜１２６６Pa・l/sec、反応圧力１０〜７０Pa、高周波電力密度０．１〜１．０W/cm2とし、基板温度は３００〜４５０℃、好ましくは４００℃で成膜する。＃１８８３の条件では、ＳｉＨ4を８．４４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/sec、水素を８４４Pa・l/sec、反応圧力２０Pa、高周波電力密度０．４W/cm2とし、基板温度４００℃で作製した。高周波電源周波数は１３．５６〜１２０MHz、好ましくは２７〜６０MHzが適用され得るが、ここでは６０MHzとした。また、＃１８８４の条件では、＃１８８３の条件において水素の流量を２１１Pa・l/secとして作製した。このようなそれぞれのガスの流量は、その絶対値を限定するものではなく本来はその流量比に意味を持っている。Ｘｈ＝［Ｈ2］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）とすると、Ｘｈは０．１〜７の範囲とすれば良い。また、前述のように、Ｘｇ＝［Ｎ2Ｏ］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）とすると、Ｘｇは０．９０〜０．９９６の範囲とすれば良い。また、表1に記載した＃１８７６の条件は従来の条件であり、水素を添加しないで作製する酸化窒化水素化シリコン膜の代表的な作製条件である。
【００２２】
このようにして作製した酸化窒化水素化シリコン膜の特性について、まずＭＯＳ構造の試料を作製してＣ−Ｖ特性と、そのＢＴＳ試験によるＶfbの変動について調べた。Ｃ−Ｖ特性においてはＶfbが０ＶとなりＢＴＳ試験においてもその変動がないことが最も望ましく、この値が０Ｖからずれることは、界面や絶縁膜中に欠陥準位密度が多いことを意味する。試料は、単結晶シリコン基板（CZ−P型、＜１００＞、抵抗率３〜７Ωｃｍ）の上に表１に示す条件で酸化窒化水素化シリコン膜を１５５nmの厚さに形成した。電極はアルミニウム（Ａｌ）をスパッタ法で４００nmの厚さに形成し、電極面積は７８．５mm2とした。また、単結晶シリコン基板の裏面にも同じ厚さでＡｌ電極を形成し、水素雰囲気中において３５０℃で３０分熱処理を施しシンタリングを行った。ＢＴＳ試験は酸化窒化水素化シリコン膜上の電極にー１．７ＭＶの電圧を印加して、１５０℃で1時間放置した。
【００２３】
図３はこのような試料のＣ−Ｖ特性を示す。測定には横川ヒューレット・パッカード社製のＹＨＰ−４１９２Ａを用いた。図３（ａ）は＃１８７６の条件で酸化窒化水素化シリコン膜を作製したもので、ＢＴＳ試験前後で特性が大幅に変動している。一方、図３（ｂ）は＃１８８３の条件で作製したものであり、図３（ｃ）は＃１８８４の条件で作製した試料の特性である。図３（ｂ）、（ｃ）においてはＢＴＳ試験前後における特性の変動は少ないことが確認された。表２はこのＣ−Ｖ特性から得られるＶfbの値をまとめたものであり、初期値と１回目のＢＴＳ試験後の値であり、Ｖfbの変動量をΔＶfbで表している。Ｖfbの初期値は、＃１８８３の条件による試料でー２．２５Ｖ、＃１８８４の条件による試料でー０．６６Ｖ、＃１８７６の条件による試料でー２．８４Ｖであり、ΔＶfbはそれぞれ−０．５５Ｖ、−０．１５Ｖ、−１．３５Ｖであった。即ち、＃１８８４の条件で作製した試料のものが、Ｖfbの初期値およびΔＶfbの値とも最も小さかった。
【００２４】
【表２】
このようなＣ−Ｖ特性の結果は、酸化窒化水素化シリコン膜の作製条件において、ＳｉＨ4とＮ2Ｏに対し混合する水素の割合に最適な範囲があることを示唆している。図３および表２の結果からは、Ｘｈ＝１、Ｘｇ＝０．９６の場合に良好な結果が得られることが判明した。
【００２６】
図４はこれらの試料の含有水素量をＦＴ−ＩＲ分光器（使用装置：Nicolet Magna-IR 760）で測定した赤外吸収分光特性から調べた。測定に用いた試料は単結晶シリコン基板（FZ−N型、＜１００＞、抵抗率１０００Ωcm以上）に成膜したものを用いた。いずれの試料においてもＳｉ−Ｏ−Ｓｉ結合による１０８０〜１０５０cm-1にピークをもつstretchingモードの吸収と８１０cm-1にピークをもつbendingモードの吸収が観測されている。しかし、２３００〜２０００cm-1付近に観測されるＳｉ−Ｈに関連する吸収や、ＨＳｉ−Ｏに関連する吸収は相対的に弱く観測されている。２０００cm-1にstretchingモードの吸収ピークをもつＳｉ−Ｈ結合を前提として、それぞれの試料の含有水素量を定量すると、＃１８７６、＃１８８４の条件により作製した試料では定量することができず、この結合は１×１０19cm-3以下の濃度であることが判明した。＃１８８３の条件で作製した試料からはＳｉ−Ｈ結合を４×１０19cm-3の濃度を定量することができた。一方、３４００〜３２５０cm-1を積分して得られるＮ−Ｈ結合の濃度を評価すると、＃１８８３の条件で作製した試料からは６×１０20cm-3の濃度が定量された。また、＃１８８４の条件で作製した試料からは４×１０20cm-3の濃度が定量された。しかし、＃１８７６の従来条件による試料では定量化することができなかった。
【００２７】
このように、表１に示す３つの条件で作製した酸化窒化水素化シリコン膜を用いたＭＯＳ構造の試料のＣ−Ｖ特性には明確な差が認められ、Ｖfbの初期値およびＢＴＳ試験後の変動値の両者を小さくできる作製条件があることが認められた。そして、それぞれの膜の含有水素濃度に違いがあり、Ｃ−Ｖ特性との関連から最適な組成があることを確認することができた。
【００２８】
表１および表２では代表的な例を示したが、ＴＦＴに代表される半導体装置に適した絶縁膜として適した絶縁膜の組成は、酸素濃度を５５atomic％以上７０atomic％以下、窒素濃度を０．１atomic％以上６atomic％以下、好ましくは０．１atomic％以上２atomic％以下とし、水素濃度を０．１atomic％以上３atomic％以下とすれば良かった。
【００２９】
【実施例】
［実施例１］
本実施例では、ＣＭＯＳ回路を形成するのに必要なｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを同一基板上に作製する方法について、工程に従って図１と図２を用いて説明する。ここでは、本発明の酸化窒化水素化シリコン膜から成る絶縁膜を、ＴＦＴの下地膜、ゲート絶縁膜、および層間絶縁膜に適用した。
【００３０】
図１（Ａ）において、基板１０１にはコーニング社の#７０５９ガラスや#１７３７ガラス基などに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどを用いる。このようなガラス基板には微量ではあるがナトリウムなどのアルカリ金属元素が含まれていた。このようなガラス基板は熱処理時の温度により数ｐｐｍ〜数十ｐｐｍ程度収縮するので、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。この基板１０１のＴＦＴを形成する表面には、基板１０１から前記アルカリ金属元素やその他の不純物の汚染を防ぐために下地膜１０２を形成する。下地膜１０２は、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製する酸化窒化シリコン膜１０２ａと、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製する酸化窒化水素化シリコン膜１０２ｂで形成する。酸化窒化シリコン膜１０２ａは１０〜１００nm（好ましくは２０〜６０nm）の厚さで形成し、酸化窒化水素化シリコン膜１０２ｂは１０〜２００nm（好ましくは２０〜１００nm）の厚さで形成する。
【００３１】
これらの膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜１０２ａは、ＳｉＨ4を１６．９Pa・l/sec、ＮＨ3を１６９Pa・l/sec、Ｎ2Ｏを３３．８Pa・l/secとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。一方、酸化窒化水素化シリコン膜１０２ｂは、ＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/sec、Ｈ2を２１１Pa・l/secとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。
【００３２】
ここで作製した酸化窒化シリコン膜１０２ａは、密度が９．２８×１０22/cm3であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度が６３nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００３３】
次に、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施形態では、プラズマＣＶＤ法で非晶質シリコン膜を５５nmの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成しても良い。例えば、前述のように酸化窒化シリコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００３４】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを形成する。例えば、レーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用すれば良い。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層１０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが肝要であり、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしてから結晶化させることが望ましい。
【００３５】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして結晶質半導体層を形成することができる。
【００３６】
熱アニール法による場合にはファーネスアニール炉を用い、窒素雰囲気中で６００〜６６０℃程度の温度でアニールを行う。いずれにしても非晶質半導体層を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質半導体層の厚さは当初の非晶質半導体層の厚さ（本実施例では５５nm）よりも１〜１５％程度減少した。
【００３７】
そして、結晶質半導体層１０３ｂ上にフォトレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割して島状半導体層１０４、１０５ａを形成し活性層とする。ドライエッチングにはＣＦ4とＯ2の混合ガスを用いた。その後、プラズマＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０〜１００nmの厚さの酸化シリコン膜によるマスク層１０６を形成する。例えば、プラズマＣＶＤ法による場合、ＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させ、１００〜１５０nm代表的には１３０nmの厚さに形成する。
【００３８】
そしてフォトレジストマスク１０７を設け、ｎチャネル型ＴＦＴを形成する島状半導体層１０５ａにしきい値電圧を制御する目的で１×１０16〜５×１０17atoms/cm3程度の濃度でｐ型を付与する不純物元素を添加する。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。ここではイオンドープ法でジボラン（Ｂ2Ｈ6）を用いホウ素（Ｂ）を添加した。ホウ素（Ｂ）添加は必ずしも必要でなく省略しても差し支えないが、ホウ素（Ｂ）を添加した半導体層１０５ｂはｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することができた。
【００３９】
ｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層１０５ｂに選択的に添加する。半導体に対してｎ型を付与する不純物元素には、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）など周期律表第１５族の元素が知られている。フォトレジストマスク１０８を形成し、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成される不純物領域１０９におけるリン（Ｐ）濃度は２×１０16〜５×１０19atoms/cm3の範囲とする。本明細書中では、不純物領域１０９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。
【００４０】
次に、マスク層１０６を純水で希釈したフッ酸などのエッチング液により除去する。そして、図１（Ｄ）と図１（Ｅ）で島状半導体層１０５ｂに添加した不純物元素を活性化させる工程を行う。活性化は窒素雰囲気中で５００〜６００℃で１〜４時間の熱アニールや、レーザーアニールなどの方法により行うことができる。また、両方の方法を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８nm）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００４１】
次に、ゲート絶縁膜１１０をプラズマＣＶＤ法を用いて４０〜１５０nmの厚さでシリコンを含む絶縁膜で形成する。まず、ゲート絶縁膜の成膜に先立って、プラズマクリーニング処理を行う。プラズマクリーニング処理は、水素を３３８Pa・l/sec導入し、圧力２０Pa、高周波電力０．２W/cm2でプラズマを生成して2分間処理する。或いは、水素を１６９Pa・l/secと酸素を１６９Pa・l/sec導入して、圧力４０Paで同様にプラズマを生成して処理しても良い。基板温度は３００〜４５０℃、好ましくは４００℃とする。この段階で、島状半導体層１０４、１０５ｂの表面をプラズマクリーニング処理することで、吸着しているボロンやリン、および有機物などの汚染物質をとり省くことができる。また、酸素やＮ2Ｏを同時に導入することにより、被堆積表面の最表面およびその近傍を酸化させ、ゲート絶縁膜との界面準位密度を低減させるなどの好ましい作用がある。ゲート絶縁膜１１０はこのプラズマクリーニングと連続して行い、前述の酸化窒化水素化シリコン膜１０２ｂと同様に、ＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/sec、Ｈ2を２１１Pa・l/secとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとして形成した。
【００４２】
ゲート絶縁膜１１０上には、ゲート電極を形成するために導電層を成膜する。
この導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とすることもできる。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）１１１と金属膜から成る導電層（Ｂ）１１２とを積層させた。導電層（Ｂ）１１２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１１１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。また、導電層（Ａ）１１１はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）１１２は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ppm以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ppm以下とすることで２０μΩcm以下の比抵抗値を実現することができた。
【００４３】
導電層（Ａ）１１１は１０〜５０nm（好ましくは２０〜３０nm）とし、導電層（Ｂ）１１２は２００〜４００nm（好ましくは２５０〜３５０nm）とすれば良い。本実施例では、導電層（Ａ）１１１に３０nmの厚さのＴａＮ膜を、導電層（Ｂ）１１２には３５０nmのＴａ膜を用い、いずれもスパッタ法で形成した。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて成膜した。ＴａはスパッタガスにＡｒを用いた。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用するのに適しているが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得ることができる。尚、図示しないが、導電層（Ａ）１１１の下に２〜２０nm程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜１１０に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）は抵抗率を１０〜５００μΩcmの範囲ですることが好ましい。
【００４４】
次に、フォトレジストマスク１１３を形成し、導電層（Ａ）１１１と導電層（Ｂ）１１２とを一括でエッチングしてゲート電極１１４、１１５を形成する。例えば、ドライエッチング法によりＣＦ4とＯ2の混合ガス、またはＣｌ2を用いて１〜２０Paの反応圧力で行うことができる。ゲート電極１１４、１１５は、導電層（Ａ）から成る１１４ａ、１１５ａと、導電層（Ｂ）から成る１１４ｂ、１１５ｂとが一体として形成されている。この時、ｎチャネル型ＴＦＴのゲート電極１１５は不純物領域１０９の一部と、ゲート絶縁膜１１０を介して重なるように形成する。また、ゲート電極は導電層（Ｂ）のみで形成することも可能である。
【００４５】
次いで、ｐチャネル型ＴＦＴのソース領域およびドレイン領域とする不純物領域１１７を形成する。ここでは、ゲート電極１１４をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層はフォトレジストマスク１１６で被覆しておく。そして、不純物領域１１７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms/cm3となるようにする。本明細書中では、ここで形成された不純物領域１１７に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。
【００４６】
次に、ｎチャネル型ＴＦＴのソース領域またはドレイン領域を形成する不純物領域１１８の形成を行った。ここでは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms/cm3とした。本明細書中では、ここで形成された不純物領域１１８に含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と表す。不純物領域１１７にも同時にリン（Ｐ）が添加されるが、既に前の工程で添加されたボロン（Ｂ）濃度と比較して不純物領域１１７に添加されたリン（Ｐ）濃度はその１／２〜１／３程度なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【００４７】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を熱アニール法で行う。この工程はファーネスアニール炉を用いれば良い。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。アニール処理は酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、アニール処理の前に、５０〜２００nmの厚さの保護絶縁層１１９を酸化窒化シリコン膜や酸化シリコン膜などで形成すると良い。好ましくは、酸化窒化水素化シリコン膜を表１の＃１８８３または＃１８８４の条件で形成すれば良いが、＃１８７６の条件で作製してもこの場合は問題ない。
【００４８】
活性化の工程の後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜５００℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００４９】
その後、保護絶縁層上にさらに表１に示す＃１８８３または＃１８８４の条件で酸化窒化水素化シリコン膜を成膜して層間絶縁層１２０を形成する。本実施例では酸化窒化水素化シリコン膜を、ＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２００Pa・l/sec、Ｈ2を８４４Pa・l/sec導入して反応圧力４０Pa、基板温度４００℃とし、放電電力密度を０．４W/cm2として、５００〜１５００nm（好ましくは６００〜８００nm）の厚さで形成する。
【００５０】
そして、層間絶縁層１２０および保護絶縁層１１９ＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線１２１、１２４と、ドレイン配線１２２、１２３を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００nm、Ｔｉを含むアルミニウム膜３００nm、Ｔｉ膜１５０nmをスパッタ法で連続して形成した３層構造の積層膜とした。
【００５１】
次に、パッシベーション膜１２５として、窒化シリコン膜または酸化窒化シリコン膜を５０〜５００nm（代表的には１００〜３００nm）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られる。例えば、３〜１００％の水素を含む雰囲気中で、３００〜５００℃で１〜１２時間の熱処理を行うと良い。パッシベーション膜１２５を緻密な窒化シリコン膜で形成し、このような温度で熱処理を行うと、層間絶縁層１２０を形成する酸化窒化水素化シリコン膜の含有水素が放出され、上層側は緻密な窒化シリコン膜でキャップされることになり水素の拡散が阻止されるので、放出される水素は下層側に優先的に拡散し、島状半導体層１０４、１０５ｂの水素化を酸化窒化水素化シリコン膜から放出される水素で行うことができる。同様に、下地膜に用いた酸化窒化水素化シリコン膜からも水素が放出されるので、島状半導体層１０４、１０５ｂは上層側および下層側の両側より水素化される。また、この水素化処理はプラズマ水素化法を用いても同様の効果が得ることができる。
【００５２】
こうして基板１０１上に、ｎチャネル型ＴＦＴ１３４とｐチャネル型ＴＦＴ１３３とを完成させることができた。ｐチャネル型ＴＦＴ１３３には、島状半導体層１０４にチャネル形成領域１２６、ソース領域１２７、ドレイン領域１２８を有している。ｎチャネル型ＴＦＴ１３４には、島状半導体層１０５にチャネル形成領域１２９、ゲート電極１１５と重なるＬＤＤ領域１３０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域１３２、ドレイン領域１３１を有している。このＬov領域のチャネル長方向の長さは、チャネル長３〜８μmに対して、０．５〜３．０μm（好ましくは１．０〜１．５μm）とした。図２ではそれぞれのＴＦＴをシングルゲート構造としたが、ダブルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００５３】
このように作製したＴＦＴの特性を評価した。ＴＦＴで形成した回路を所望の駆動電圧で正常に動作させるために着目する特性は、Ｖth、Ｓ値、電界効果移動度などであり、ここでは特にＶthとＳ値について着目した。ＴＦＴのサイズはpチャネル型およびｎチャネル型ＴＦＴ共にチャネル長Ｌ＝８μm、チャネル幅Ｗ＝８μmであり、ｎチャネル型ＴＦＴにはＬＤＤとしてＬov＝２μmを設けてある。
【００５４】
その結果、完成したＴＦＴにおいてｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを０．５Ｖ以上２．５Ｖ以下、電界効果移動度は１２０cm2/V・sec以上２５０cm2/V・sec以下とすることができる。また、ｐチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを−２．５Ｖ以上−０．５Ｖ以下、電界効果移動度は８０cm2/V・sec以上１５０cm2/V・sec以下とすることができる。このような特性は、ＴＦＴの下地膜やゲート絶縁膜、さらに保護絶縁膜または層間絶縁膜にＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜で形成し、その含有水素量をはじめとする組成を適したものとすることにより、再現性良く得ることができる。
【００５５】
［実施例２］
ＴＦＴの活性層とする結晶質半導体膜の作製方法は、レーザーアニール法のみに限定されるものでなく、レーザーアニール法と熱アニール法を併用しても良い。また、熱アニール法による結晶化は、特開平７−１３０６５２号公報で開示される触媒元素を用いる結晶化法にも応用することができる。その方法を図５を用いて説明する。
【００５６】
図５（Ａ）で示すように、実施例１と同様にして、基板１０１上に酸化窒化シリコン膜１０２ａ、酸化窒化水素化シリコン膜１０２ｂを形成する。そしてプラズマＣＶＤ法やスパッタ法などで非晶質半導体膜１０３ａを２５〜８０nmの厚さで形成する。例えば、非晶質シリコン膜を５５nmの厚さで形成する。そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層１５０を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１５０は、スピンコート法の他にスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００５７】
そして、図５（Ｂ）に示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atomic％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程により結晶質半導体膜（結晶質シリコン膜）１０３ｃを得ることができる。しかし、ここまでの工程で熱アニールによって作製された結晶質半導体膜１０３ｃは、透過型電子顕微鏡などで微視的に観察すると複数の結晶粒から成り、その結晶粒の大きさとその配置は一様ではなくランダムなものである。また、ラマン分光法からスペクトルや、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがある。
【００５８】
このような結晶質半導体膜１０３ｃの結晶性をより高めるために、レーザーアニール法をこの段階で実施すると有効である。レーザーアニール法では結晶質半導体膜１０３ｃを一旦溶融状態にしてから再結晶化させるため、上記目的を達成することができる。例えば、ＸｅＣｌエキシマレーザー（波長３０８nm）を用い、光学系で線状ビームを形成して、発振周波数５〜５０Hz、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ割合を８０〜９８％として照射する。このようにして、結晶質半導体膜１０３ｃの結晶性をより高めことができる。しかし、この状態で結晶質半導体膜１０３ｃの表面に残存する触媒元素の濃度は３×１０10〜２×１０11atoms/cm2であった。
【００５９】
そこで、特開平１０−２４７７３５号公報で開示されているゲッタリングの工程を続いて行うことは有効な手段の一つである。このゲッタリングの工程により結晶質半導体膜１０３ｃの触媒元素の濃度を１×１０17atoms/cm3以下、好ましくは１×１０16atoms/cm3にまで低減させることができる。まず、図５（Ｃ）に示すように、結晶質半導体膜１０３ｃの表面にマスク絶縁膜膜１５１を１５０nmの厚さに形成し、パターニングにより開口部１５２を形成し、結晶質半導体膜の一部を露出させる。そして、リンを添加する工程を実施して、結晶質半導体膜１０３ｃにリン含有領域１５３を設ける。この状態で、図５（Ｄ）に示すように、窒素雰囲気中で５００〜８００℃（好ましくは５００〜５５０℃）、５〜２４時間、例えば５２５℃、１２時間の熱処理を行うと、リン含有領域１５３がゲッタリングサイトとして働き、結晶質シリコン膜１０３ｃに残存している触媒元素をリン含有領域１５３に偏析させることができる。そして、マスク絶縁膜膜１５２とリン含有領域１５３を除去し、図５（Ｅ）に示すように島状半導体層１０４'、１０５'を形成することにより、結晶化の工程で使用した触媒元素の濃度を１×１０17atoms/cm3以下にまで低減された結晶質シリコン膜を得ることができる。
【００６０】
以降、実施例１における図１（Ｃ）からの工程に従えば、このような島状半導体層１０４'、１０５'を用いてＴＦＴを完成させることができる。また、ゲッタリングの工程は、本実施例の方法に限定されるものではなく、後述するようにソース領域およびドレイン領域の活性化の工程において同時に行う方法もある。
【００６１】
［実施例３］
図６〜図８を用いて本実施例を説明する。まず、基板６０１としてガラス基板、例えばコーニング社の＃１７３７基板を用意した。そして、基板６０１上にゲート電極６０２を形成した。ここでは、スパッタ法を用いて、タンタル（Ｔａ）膜を２００nmの厚さに形成した。また、ゲート電極６０２を、窒化タンタル（ＴａＮ）膜（膜厚５０nm）とＴａ膜（膜厚２５０nm）の2層構造としても良い。Ｔａ膜はスパッタ法でＡｒガスを用い、Ｔａをターゲットとして形成するが、ＡｒガスにＸｅガスを加えた混合ガスでスパッタすると内部応力の絶対値を２×108Pa以下にすることができる（図６（Ａ））。
【００６２】
そして、ゲート絶縁膜６０３、非晶質半導体層６０４を順次大気開放しないで連続形成した。ゲート絶縁膜６０３は、プラズマＣＶＤ法を用い窒素リッチな窒酸化シリコン膜６０３ａを２５nmの厚さに形成し、その上に表１に記載した＃１８８４の条件で作製する酸化窒化水素化シリコン膜６０３ｂを１２５nmの厚さに形成する。また、非晶質半導体層６０４もプラズマＣＶＤ法を用い、２０〜１００nm、好ましくは４０〜７５nmの厚さに形成した（図６（Ｂ））。
【００６３】
そして、ファーネスアニール炉を用い、４５０〜５５０℃で1時間の熱処理を行った。この熱処理により非晶質半導体層６０４から水素を放出させ、残存する水素量を５atomic％以下とする。その後、非晶質半導体層６０４を結晶化させる工程を行い、結晶質半導体層６０５を形成する。ここでの結晶化の工程は、レーザーアニール法や熱アニール法を用いれば良い。レーザーアニール法では、例えばＫｒＦエキシマレーザー光（波長２４８nm）を用い、線状ビームを形成して、発振パルス周波数３０Ｈｚ、レーザーエネルギー密度１００〜５００mJ/cm2、線状ビームのオーバーラップ率を９６％として非晶質半導体層の結晶化を行った（図６（Ｃ））。また、実施例２で説明した結晶化の方法を適用することもできる。
【００６４】
次に、こうして形成された結晶質半導体層６０５に密接してチャネル形成領域を保護する酸化窒化水素化シリコン膜６０６を形成した。この酸化窒化水素化シリコン膜も表１に記載した＃１８８４の条件で作製し２００nmの厚さに形成する。この酸化窒化水素化シリコン膜６０６の成膜の前にプラズマＣＶＤ装置の反応室内で実施例１で記載したプラズマクリーニング処理を行い、結晶質半導体層６０５の表面を処理するとＴＦＴ特性のＶthのバラツキを減らすことができた。その後、裏面からの露光を用いたパターニング法により、酸化窒化水素化シリコン膜６０６に接したレジストマスク６０７を形成する。ここでは、ゲート電極６０２がマスクとなり、自己整合的にレジストマスク６０７を形成することができる。これは図示したようにレジストマスクの大きさは、光の回り込みによって、わずかにゲート電極の幅より小さくなった（図６（Ｄ））。
【００６５】
このレジストマスク６０７を用いて酸化窒化水素化シリコン膜６０６をエッチングして、チャネル保護膜６０８を形成した後、レジストマスク６０７は除去した。この工程により、チャネル保護膜６０８と接する領域以外の結晶質半導体層６０５の表面を露呈させた。このチャネル保護膜６０８は、後の不純物添加の工程でチャネル領域に不純物が添加されることを防ぐ役目を果すと共に、結晶質半導体層の界面準位密度を低減する効果があった（図６（Ｅ））。
【００６６】
次いで、フォトマスクを用いたパターニングによって、ｎチャネル型ＴＦＴの一部とｐチャネル型ＴＦＴの領域を覆うレジストマスク６０９を形成し、結晶質半導体層６０５の表面が露呈している領域にｎ型を付与する不純物元素を添加する工程を行った。そして、ｎ+領域６１０ａを形成した。ここではイオンドープ法でフォスフィン（ＰＨ3）を用い、ドーズ量５×１０14atoms/cm2、加速電圧１０keVとしてリン（Ｐ）を添加した。また、上記レジストマスク６０９のパターンは実施者が適宣設定することによりｎ+領域の幅が決定され、所望の幅を有するｎ-型領域、およびチャネル形成領域を形成することを可能としている（図７（Ａ））。
【００６７】
レジストマスク６０９を除去した後、保護絶縁膜６１１ａを形成した。この膜も表１に記載した＃１８８４の条件による酸化窒化水素化シリコン膜で５０nmの厚さに形成した（図７（Ｂ））。次いで、保護絶縁膜６１１ａが表面に設けられた結晶質半導体層にｎ型を付与する不純物元素を添加する工程を行い、ｎ-型領域６１２を形成した。但し、保護絶縁膜６１１ａを介してその下の結晶質半導体層に不純物を添加するために、保護絶縁膜６１１ａの厚さを考慮に入れ、適宣条件を設定する必要があった。ここでは、ドーズ量３×１０13atoms/nm2、加速電圧６０keVとした。こうして形成されるｎ-領域６１２はＬＤＤ領域として機能させる（図７（Ｃ））。
【００６８】
次いで、ｎチャネル型ＴＦＴを覆うレジストマスク６１４を形成し、ｐチャネル型ＴＦＴが形成される領域にｐ型を付与する不純物元素を添加する工程を行った。ここでは、イオンドープ法でジボラン（Ｂ2Ｈ6）を用い、ボロン（Ｂ）を添加した。ドーズ量は４×１０15atoms/cm2、加速電圧３０keVとしてｐ+領域６１３を形成した（図７（Ｄ））。そして、レーザーアニールまたは熱アニールによる不純物元素の活性化の工程を行った。（図７（Ｅ））。その後、チャネル保護膜６０８と保護絶縁膜６１１ａをそのまま残し、公知のパターニング技術により結晶性半導体層を所望の形状にエッチングした（図８（Ａ））。
【００６９】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域６１５、ドレイン領域６１６、ＬＤＤ領域６１７、６１８、チャネル形成領域６１９が形成され、ｐチャネル型ＴＦＴのソース領域６２１、ドレイン領域６２２、チャネル形成領域６２０が形成された。次いで、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆って第１の層間絶縁膜６２３を形成した。第１の層間絶縁膜６２３は表１に記載した＃１８８３の条件で作製される酸化窒化水素化シリコン膜を用い、１００〜５００nmの厚さに形成した（図８（Ｂ））。そして、第２の層間絶縁膜６２４を表１に記載した＃１８７６の条件で作製される酸化窒化水素化シリコン膜で同様に１００〜５００nmの厚さに形成した（図８（Ｃ））。
【００７０】
この状態で１回目の水素化の工程を行なった。この工程は、例えば、３〜１００％の水素雰囲気中で３００〜５５０℃、好ましくは３５０〜５００℃の熱処理を１〜１２時間行なえば良い。または、プラズマ化された水素を含む雰囲気中で同様の温度で１０〜６０分の処理を行なっても良い。この熱処理により第１の層間絶縁膜に含まれる水素や、上記熱処理雰囲気によって気相中から第２の層間絶縁膜に供給された水素は拡散し、その一部は半導体層にも達するので、結晶質半導体層の水素化を効果的に行うことができる。
【００７１】
第１の層間絶縁膜６２３と第２の層間絶縁膜６２４はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのＴＦＴのソース領域と、ドレイン領域に達するコンタクトホールが形成した。そして、ソース電極６２５、６２７とドレイン電極６２６を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００nm、Ｔｉを含むＡｌ膜３００nm、Ｔｉ膜１５０nmをスパッタ法で連続して形成した３層構造の電極として用いた（図８（Ｄ））。
【００７２】
さらに、パッシベーション膜６２８を形成する工程を行なった。パッシベーション膜はプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シリコン膜で形成する。まず、膜の形成に先立ってＮ2Ｏ、Ｎ2、ＮＨ3等を導入してプラズマ水素化処理を実施した。ここでプラズマ化されることにより気相中で生成された水素は第２の層間絶縁膜中にも供給され、基板を２００〜５００℃に加熱しておけば、水素を第１の層間絶縁膜やさらにその下層側にも拡散させることができ、２回目の水素化の工程とすることができた。パッシベーション膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に３回目の水素化の工程を水素または窒素を含む雰囲気中で３００〜５５０℃の加熱処理を１〜１２時間の加熱処理により行うことにより行なった。このとき水素は、パッシベーション膜６２８から第２の層間絶縁膜６２４へ、第２の層間絶縁膜６２４から第１の層間絶縁膜６２３へ、そして第１の層間絶縁膜６２３から結晶質半導体層へと水素が拡散して結晶質半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、パッシベーション膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【００７３】
以上の工程により、ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴを同一基板上に逆スタガ型の構造で形成することができた。そして、逆スタガ型のＴＦＴにおいても、ゲート絶縁膜６０３ｂやチャネル保護膜６０８、保護絶縁膜６１１などに本発明の酸化窒化水素化シリコン膜を適用することにより、完成したＴＦＴにおいてｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを０．５Ｖ以上２．５Ｖ以下、電界効果移動度は１２０cm2/V・sec以上２５０cm2/V・sec以下とすることができる。また、ｐチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを−２．５Ｖ以上−０．５Ｖ以下、電界効果移動度は８０cm2/V・sec以上１５０cm2/V・sec以下とすることができる。このような特性は、本発明の酸化窒化水素化シリコン膜の中性欠陥や荷電欠陥をはじめとする欠陥準位密度が低く、また半導体層との界面準位密度が低いことに起因している。
【００７４】
［実施例４］
本実施例を図９〜図１３を参照して説明する。ここでは画素部の画素ＴＦＴと、画素部の周辺に設けられる駆動回路のＴＦＴを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路などの基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することにする。
【００７５】
図９（Ａ）において、基板２０１にはバリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板を用いる。本実施例ではアルミノホウケイ酸ガラス基板を用いた。この基板２０１のＴＦＴを形成する表面に下地膜２０２を形成する。下地膜２０２は、基板２０１からのアルカリ金属元素をはじめとする不純物拡散を防ぐために、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜２０２ａを５０nmの厚さに形成した。さらにその上に、半導体層との界面を良好に保つために、表１で記載した＃１８８４の作製条件に従い、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜２０２ｂを１００nmを積層させて下地膜２０２とする。
【００７６】
次に、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体層２０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５nmの厚さに形成した。また、下地膜２０２と非晶質構造を有する半導体層２０３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜２０２を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる（図９（Ａ））。
【００７７】
そして、公知の結晶化技術を使用して非晶質構造を有する半導体層２０３ａから結晶質半導体層２０３ｂを形成する。ここでは、非晶質構造を有する半導体層２０３ａに非晶質シリコン膜を用いたので、この膜から結晶質シリコン膜を形成する。その方法は、レーザーアニール法や熱アニール法（固相成長法）を適用すれば良いが、ここでは実施例２で述べた特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層２０３ｂを形成した。まず、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層を形成した（図示せず）。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atomic％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程までで結晶質シリコン膜を得ることができる。この状態で表面に残存する触媒元素の濃度は３×１０10〜２×１０11atoms/cm2であった。その後、結晶化率を高めるためにレーザーアニール法を併用しても良い。例えば、ＸｅＣｌエキシマレーザー（波長３０８nm）を用い、光学系で線状ビームを形成して、発振周波数５〜５０Hz、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ割合を８０〜９８％として照射する。このようにして、結晶性半導体層２０３ｂを得る（図９（Ｂ））。
【００７８】
そして、結晶質半導体層２０３ｂをエッチング処理して島状に分割し、島状半導体層２０４〜２０７を形成し活性層とする。その後、プラズマＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０〜１００nmの厚さの酸化シリコン膜によるマスク層２０８を形成する。例えば、減圧ＣＶＤ法でＳｉＨ4とＯ2との混合ガスを用い、２６６Paにおいて４００℃に加熱して酸化シリコン膜を形成する（図９（Ｃ））。
【００７９】
そしてチャネルドープ工程を行う。まず、フォトレジストマスク２０９を設け、ｎチャネル型ＴＦＴを形成する島状半導体層２０５〜２０７の全面にしきい値電圧を制御する目的で１×１０16〜５×１０17atoms/cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要でないが、ボロン（Ｂ）を添加した半導体層２１０〜２１２はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。このチャネルドープ工程は、実施例２または実施例３で示した方法で行っても良い（図９（Ｄ））。
【００８０】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層２１０、２１１に選択的に添加する。そのため、あらかじめフォトレジストマスク２１３〜２１６を形成した。ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成されたｎ-不純物領域２１７、２１８のリン（Ｐ）濃度は１×１０17〜５×１０17atoms/cm3のとする。また、不純物領域２１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加した。（図１０（Ａ））
【００８１】
次に、マスク層２０８をフッ酸などにより除去して、図９（Ｄ）と図１０（Ａ）の工程で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱アニールや、レーザーアニールの方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８nm）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００８２】
そして、ゲート絶縁膜２２０をプラズマＣＶＤ法を用いて４０〜１５０nmの厚さで形成する。ここでは、多室分離型のプラズマＣＶＤ装置を用い、ゲート絶縁膜を形成する同じ反応室内で、或いはプラズマクリーニング用の専用の反応室内で、ゲート絶縁膜の成膜に先立って、島状半導体層が形成された基板に対しプラズマクリーニング処理を行う。プラズマクリーニング処理は、水素を３３８Pa・l/sec導入し、圧力２０Pa、高周波電力０．２W/cm2でプラズマを生成して2分間処理する。或いは、水素を１６９Pa・l/secと酸素を１６９Pa・l/sec導入して、圧力４０Paで同様にプラズマを生成して処理しても良い。基板温度は３００〜５００℃、好ましくは４００℃とする。この段階で、島状半導体層２０４、２１０〜２１２の表面をプラズマクリーニング処理することで、吸着しているボロンやリン、および有機物などの汚染物質をとり除き、表面に水素を吸着させ不活性化させる。また、酸素やＮ2Ｏを同時に導入することにより、被堆積表面の最表面およびその近傍を酸化させ、ゲート絶縁膜との界面準位密度を低減させるなどの好ましい作用がある。ゲート絶縁膜２２０は基板２０１を大気に晒すことなくプラズマクリーニングと連続して行うことが望ましく、酸化窒化水素化シリコン膜２０２ｂと同様に、ＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/sec、Ｈ2を２１１Pa・l/secの割合で反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとして形成する（図１０（Ｂ））。
【００８３】
次に、ゲート電極を形成するために第１の導電層を成膜する。本実施例では導電性の窒化物金属膜から成る導電層（Ａ）２２１と金属膜から成る導電層（Ｂ）２２２とを積層させた。ここでは、Ｔａをターゲットとしたスパッタ法で導電層（Ｂ）２２２をタンタル（Ｔａ）で２５０nmの厚さに形成し、導電層（Ａ）２２１は窒化タンタル（ＴａＮ）で５０nmの厚さに形成した（図１０（Ｃ））。
【００８４】
次に、フォトレジストマスク２２３〜２２７を形成し、導電層（Ａ）２２１と導電層（Ｂ）２２２とを一括でエッチングしてゲート電極２２８〜２３１と容量配線２３２を形成する。ゲート電極２２８〜２３１と容量配線２３２は、導電層（Ａ）から成る２２８ａ〜２３２ａと、導電層（Ｂ）から成る２２８ｂ〜２３２ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極２２９、２３０は不純物領域２１７、２１８の一部と、ゲート絶縁膜２２０を介して重なるように形成する（図１０（Ｄ））。
【００８５】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極２２８をマスクとして、自己整合的に不純物領域を形成する。ｎチャネル型ＴＦＴが形成される領域はフォトレジストマスク２３３で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法でｐ+不純物領域２３４を１×１０21atoms/cm3の濃度で形成した（図１１（Ａ））。
【００８６】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク２３５〜２３７を形成し、ｎ型を付与する不純物元素が添加して不純物領域２３８〜２４２を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、ｎ+不純物領域２３８〜２４２の（Ｐ）濃度を５×１０20atoms/cm3とした。不純物領域２３８には、既に前工程で添加されたボロン（Ｂ）が含まれているが、それに比して１／２〜１／３の濃度でリン（Ｐ）が添加されるので、添加されたリン（Ｐ）の影響は考えなくても良く、ＴＦＴの特性に何ら影響を与えることはなかった（図１１（Ｂ））。
【００８７】
そして、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物添加の工程を行った。ここではゲート電極２３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。添加するリン（Ｐ）の濃度は５×１０16atoms/cm3とし、図１０（Ａ）および図１１（Ａ）と図１１（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的にはｎ--不純物領域２４３、２４４のみが形成される。（図１１（Ｃ））
【００８８】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール炉を用いた熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。
【００８９】
この熱アニールにおいて、ゲート電極２２８〜２３１と容量配線２３２を形成するＴａ膜２２８ｂ〜２３２ｂは、表面から５〜８０nmの厚さでＴａＮから成る導電層（Ｃ）２２８ｃ〜２３２ｃが形成される。その他に導電層（Ｂ）２２８ｂ〜２３２ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、チタン（Ｔｉ）の場合には窒化チタン（ＴｉＮ）を形成することができる。また、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極２２８〜２３１を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜５００℃で１〜１２時間の熱アニールを行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００９０】
本実施例のように、島状半導体層を非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製した場合、島状半導体層中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図１１（Ｂ）で形成したｎ+不純物領域と同程度であれば良く、ここで実施される活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素を不純物領域２３８〜２４２に偏析させゲッタリングをすることができた。その結果不純物領域２３８〜２４２には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析した（図１１（Ｄ））。
【００９１】
図１４（Ａ）および図１５（Ａ）はここまでの工程におけるＴＦＴの上面図であり、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１１（Ｄ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ａ）および図１７（Ａ）の断面図に対応している。図１４および図１５の上面図はゲート絶縁膜を省略しているが、ここまでの工程で少なくとも島状半導体層２０４〜２０７上にゲート電極２２８〜２３１と容量配線２３２が図に示すように形成されている。
【００９２】
活性化および水素化の工程が終了したら、ゲート配線とする第２の導電層を形成する。この第２の導電層は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）で形成する。いずれにしても、第２の導電層の抵抗率は０．１〜１０μΩcm程度とする。さらに、チタン（Ｔｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）を積層形成すると良い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜を導電層（Ｄ）２４５とし、チタン（Ｔｉ）膜を導電層（Ｅ）２４６として形成した。導電層（Ｄ）２４５は２００〜４００nm（好ましくは２５０〜３５０nm）とすれば良く、導電層（Ｅ）２４６は５０〜２００（好ましくは１００〜１５０nm）で形成すれば良い（図１２（Ａ））。
【００９３】
そして、ゲート電極に接続するゲート配線を形成するために導電層（Ｅ）２４６と導電層（Ｄ）２４５とをエッチング処理して、ゲート配線２４７、２４８と容量配線２４９を形成た。エッチング処理は最初にＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドライエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。
【００９４】
図１４（Ｂ）および図１５（Ｂ）はこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１２（Ｂ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ｂ）および図１７（Ｂ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図１４（Ｂ）および図１５（Ｂ）において、ゲート配線２４７、２４８の一部は、ゲート電極２２８、２２９、２３１の一部と重なり電気的に接触している。この様子はＢ−Ｂ'断面およびＤ−Ｄ'断面に対応した図１６（Ｂ）および図１７（Ｂ）の断面構造図からも明らかで、第１の導電層を形成する導電層（Ｃ）と第２の導電層を形成する導電層（Ｄ）とが電気的に接触している。
【００９５】
第１の層間絶縁膜２５０は５００〜１５００nmの厚さとして表１で示す＃１８８３または＃１８８４の条件で酸化窒化水素化シリコン膜を成膜して層間絶縁層１２０を形成する。ここでは、酸化窒化水素化シリコン膜をＳｉＨ4を８．４Pa・l/sec、Ｎ2Ｏを２０３Pa・l/sec、Ｈ2を８４４Pa・l/sec導入して反応圧力４０Pa、基板温度４００℃とし、放電電力密度を０．４W/cm2として１０００nmの厚さで形成する。その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線２５１〜２５４と、ドレイン配線２５５〜２５８を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００nm、Ｔｉを含むアルミニウム膜３００nm、Ｔｉ膜１５０nmをスパッタ法で連続して形成した３層構造の積層膜とした。
【００９６】
次に、パッシベーション膜２５９として、窒化シリコン膜、酸化シリコン膜、または酸化窒化シリコン膜を５０〜５００nm（代表的には１００〜３００nm）の厚さで形成する。いずれにしてもパッシベーション膜は緻密な膜となるように形成して外部からの水分を遮断したり、また、この後行う２回目の水素化の工程においてキャップ層としての機能を付加させておく。例えば、パッシベーション膜２５９を緻密な窒化シリコン膜で２００nmの厚さに形成し、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られる。これは、３〜１００％の水素を含む雰囲気中、或いは窒素雰囲気中で、３００〜５００℃で１〜１２時間の熱処理を行うと良い。このような温度で熱処理を行うと、第１の層間絶縁膜２５０やゲート絶縁膜２２０を形成する酸化窒化水素化シリコン膜の含有水素が放出さる。しかし、上層側には緻密な窒化シリコン膜でキャップされているので水素の拡散が制限されるので、放出される水素は下層側に優先的に拡散する。そして、第１の層間絶縁膜２５０からその下層にあるゲート絶縁膜２２０へ、ゲート絶縁膜２２０から島状半導体層２０４、２１０〜２１２へと拡散して水素化が進行する。同様に、下地膜２０２に用いた酸化窒化水素化シリコン膜からも水素が放出されるので、島状半導体層は上層側および下層側の両側より水素化される。勿論、水素化処理はこのような方法の他に、前述の窒化シリコン膜を成膜する前に行うあるいはプラズマ水素化法を用いても同様の効果が得らる。さらに、このプラズマ水素化と、上述の水素化を併用しても良い。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜２５９に開口部を形成しておいても良い。（図１２（Ｃ））
【００９７】
図１４（Ｃ）および図１５（Ｃ）のはこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１２（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ｃ）および図１７（Ｃ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図１４（Ｃ）と図１５（Ｃ）では第１の層間絶縁膜を省略して示すが、島状半導体層２０４、２０５、２０７の図示されていないソースおよびドレイン領域にソース配線２５１、２５２、２５４とドレイン配線２５５、２５６、２５８が第１の層間絶縁膜に形成されたコンタクトホールを介して接続している。
【００９８】
その後、有機樹脂からなる第２の層間絶縁膜２６０を１．０〜１．５μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして、第２の層間絶縁膜２６０にドレイン配線２５８に達するコンタクトホールを形成し、画素電極２６１、２６２を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００nmの厚さにスパッタ法で形成した。（図１３）
【００９９】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができた。駆動回路にはｐチャネル型ＴＦＴ３０１、第１のｎチャネル型ＴＦＴ３０２、第２のｎチャネル型ＴＦＴ３０３、画素部には画素ＴＦＴ３０４、保持容量３０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１００】
駆動回路のｐチャネル型ＴＦＴ３０１には、島状半導体層２０４にチャネル形成領域３０６、ソース領域３０７ａ、３０７ｂ、ドレイン領域３０８ａ，３０８ｂを有している。第１のｎチャネル型ＴＦＴ３０２には、島状半導体層２０５にチャネル形成領域３０９、ゲート電極２２９と重なるＬＤＤ領域（Ｌov）３１０、ソース領域３１１、ドレイン領域３１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μm、好ましくは１．０〜１．５μmとした。第２のｎチャネル型ＴＦＴ３０３には、島状半導体層２０６にチャネル形成領域３１３、Ｌov領域とＬoff領域（ゲート電極と重ならないＬＤＤ領域であり、以降Ｌoff領域と記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μm、好ましくは０．５〜１．５μmである。画素ＴＦＴ３０４には、島状半導体層２０７にチャネル形成領域３１８、３１９、Ｌoff領域３２０〜３２３、ソースまたはドレイン領域３２４〜３２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μm、好ましくは１．５〜２．５μmである。さらに、容量配線２３２、２４９と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ３０４のドレイン領域３２６に接続し、ｎ型を付与する不純物元素が添加された半導体層３２７とから保持容量３０５が形成されている。図１３では画素ＴＦＴ３０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【０１０１】
以上のように本発明は、ＴＦＴを形成する下地膜、ゲート絶縁膜、層間絶縁膜などの絶縁膜に、ＳｉＨ4、Ｎ2Ｏ、Ｈ2の混合ガスから作製される酸化窒化水素化シリコン膜を用いることに特徴がある。この酸化窒化水素化シリコン膜は中性欠陥や荷電欠陥などの欠陥準位密度が低く、また、半導体層との界面において界面準位密度も低い。その結果、作製されるＴＦＴの特性はｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖthを０．５Ｖ以上２．５Ｖ以下、電界効果移動度は１２０cm2/V・sec以上２５０cm2/V・sec以下とすることができる。また、ｐチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖthを−２．５Ｖ以上−０．５Ｖ以下、電界効果移動度は８０cm2/V・sec以上１５０cm2/V・sec以下とすることができる。その結果、駆動電圧を低くすることができ消費電力を低くすることができる。このようなアクティブマトリクス基板で高品質な表示装置を実現することができる。
【０１０２】
［実施例５］
本実施例では、実施例４で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１９に示すように、図１３の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板６０２には、遮光膜６０３、透明導電膜６０４および配向膜６０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素部と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図１９に示すアクティブマトリクス型液晶表示装置が完成する。
【０１０３】
次に、このアクティブマトリクス型液晶表示装置の構成を、図２０の斜視図および図２１の上面図を用いて説明する。尚、図２０と図２１は、図９〜図１３と図１９の断面構造図と対応付けるため、共通の符号を用いている。また、図２１で示すＥ―Ｅ’に沿った断面構造は、図１３に示す画素マトリクス回路の断面図に対応している。
【０１０４】
図２０においてアクティブマトリクス基板は、ガラス基板２０１上に形成された、画素部４０６と、走査信号駆動回路４０４と、画像信号駆動回路４０５で構成される。表示領域には画素ＴＦＴ３０４が設けられ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路４０４と、画像信号駆動回路４０５はそれぞれゲート配線２４８とソース配線２５４で画素ＴＦＴ３０４に接続している。また、ＦＰＣ（Flexible Print Circuit）７３１が外部入力端子７３４に接続され、入力配線４０２、４０３でそれぞれの駆動回路に接続している。
【０１０５】
図２１は表示領域４０６のほぼ一画素分を示す上面図である。ゲート配線２４８は、図示されていないゲート絶縁膜を介してその下の半導体層２１２と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、ｎ--領域でなるＬoff領域が形成されている。また、２６３はソース配線２５４とソース領域３２４とのコンタクト部、２６４はドレイン配線２５８とドレイン領域３２６とのコンタクト部、２６５はドレイン配線２５８と画素電極２６１のコンタクト部である。保持容量３０５は、画素ＴＦＴ３０４のドレイン領域３２６から延在する半導体層３２７とゲート絶縁膜を介して容量配線２３２、２４９が重なる領域で形成されている。
【０１０６】
なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例４で説明した構造と照らし合わせて説明したが、実施例４の構成に限定されるものでなく、実施例３で示した構成を実施例４に応用して完成させたアクティブマトリクス基板を用いても良い。いずれにしても、本発明の酸化窒化水素化シリコン膜による絶縁膜を用いたＴＦＴにより完成したアクティブマトリクス基板であれば、ＴＦＴの構造や回路配置などは設計上の課題として実施者が適宣設定すれば良い。
【０１０７】
［実施例６］
図１８は液晶表示装置の入出力端子、表示領域、駆動回路の配置の一例を示す図である。画素部４０６にはｍ本のゲート配線とｎ本のソース配線がマトリクス状に交差している。例えば、画素密度がＶＧＡの場合、４８０本のゲート配線４０７と６４０本のソース配線４０８が形成され、ＸＧＡの場合には７６８本のゲート配線４０７と１０２４本のソース配線４０８が形成される。表示領域の画面サイズは、１３インチクラスの場合対角線の長さは３４０mmとなり、１８インチクラスの場合には４６０mmとなる。このような液晶表示装置を実現するには、ゲート配線を実施例３で示したような低抵抗材料で形成する必要がある。ゲート配線の時定数（抵抗×容量）が大きくなると走査信号の応答速度が遅くなり、液晶を高速で駆動できなくなる。例えば、ゲート配線を形成する材料の比抵抗が１００μΩcmである場合には６インチクラスの画面サイズがほぼ限界となるが、３μΩcmである場合には２７インチクラスの画面サイズまで対応できる。
【０１０８】
表示領域４０６の周辺には走査信号駆動回路４０４と画像信号駆動回路４０５が設けられている。これらの駆動回路のゲート配線の長さも表示領域の画面サイズの大型化と共に必然的に長くなるので、大画面を実現するためには実施例４で示したようなアルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗材料でゲート配線を形成することが好ましい。また、本発明は入力端子４０１から各駆動回路までを接続する入力配線４０２、４０３をゲート配線と同じ材料で形成することができ、配線抵抗の低抵抗化に寄与することができる。
【０１０９】
一方、表示領域の画面サイズが２インチクラスの場合には、対角線の長さが４５mm程度となり、ＴＦＴを作製すると周辺に設ける駆動回路を含めても５０×５０mm2以内に収まる。このような場合には、実施例４で示したような低抵抗材料でゲート配線を形成することは必ずしも必要でなく、ＴａやＷなどのゲート電極を形成する材料と同じ材料でゲート配線を形成することも可能である。
【０１１０】
このような構成の液晶表示装置は、実施例４で完成させたアクティブマトリクス基板を用いて完成させることができる。また、実施例３で示した構成を実施例４に応用しても実施することができる。ここで示した回路配置のレイアウトは一例であり、走査信号駆動回路４０４を表示領域４０６の両側に設けても良い。いずれにしても、本発明の酸化窒化水素化シリコン膜による絶縁膜を用いたＴＦＴで完成したアクティブマトリクス基板であれば、ＴＦＴの構造や回路配置などは設計上の課題として実施者が適宣設定すれば良い。
【０１１１】
［実施例７］
実施例１〜４では、ＴＦＴの活性層を非晶質半導体膜をレーザーアニール法や熱アニール法で結晶化させた結晶質半導体膜を用いる例を示した。しかし、活性層を非晶質シリコン膜に代表される非晶質半導体膜で代用して、本発明の酸化窒化水素化シリコン膜を下地膜やゲート絶縁膜、または層間絶縁膜に適用することも可能である。
【０１１２】
［実施例８］
本実施例では、本発明をアクティブマトリクス型有機エレクトロルミネッセンス（有機ＥＬ）材料を用いた表示装置（有機ＥＬ表示装置）に適用した例を図２２で説明する。図２２（Ａ）はガラス基板上に表示領域とその周辺に駆動回路を設けたアクティブマトリクス型有機ＥＬ表示装置の回路図を示す。この有機ＥＬ表示装置は、基板上に設けられた表示領域２２１１、Ｘ方向周辺駆動回路２２１２、Ｙ方向周辺駆動回路２２１３から成る。この表示領域２２１１は、スイッチ用ＴＦＴ２２３０、保持容量２２３２、電流制御用ＴＦＴ２２３１、有機ＥＬ素子３３３、Ｘ方向信号線２２１８ａ、２２１８ｂ、電源線２２１９ａ、２２１９ｂ、Ｙ方向信号線２２２０ａ、２２２０ｂ、２２２０ｃなどにより構成される。
【０１１３】
図２２（Ｂ）はほぼ一画素分の上面図を示している。スイッチ用ＴＦＴ２２３０は図１３に示すｐチャネル型ＴＦＴ３０１と同様にして形成し、電流制御用ＴＦＴ２２３１はｎチャネル型ＴＦＴ３０３と同様にして形成すると良い。
【０１１４】
ところで、ＴＦＴの上方に向かって光を発光させる動作モードの有機ＥＬ表示装置の場合、画素電極をＡｌなどの反射性の電極で形成することになる。ここでは、有機ＥＬ表示装置の画素領域の構成について示したが、実施例１と同様に画素領域の周辺に駆動回路を設けた周辺回路一体型のアクティブマトリクス型表示装置とすることもできる。そして、図示しないがカラーフィルターを設ければカラー表示をすることも可能である。いずれにしても、実施形態１で示した下地層を設けたアクティブマトリクス基板であれば自由に組み合わせてアクティブマトリクス型有機ＥＬ表示装置を作製することができる。
【０１１５】
［実施例９］
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置並びにＥＬ型表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが上げられる。それらの一例を図２３に示す。
【０１１６】
図２３（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明の液晶表示装置や有機ＥＬ表示装置は表示装置２００３に適用できる。
【０１１７】
図２３（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明液晶表示装置や有機ＥＬ表示装置は表示装置２１０２に適用することができる。
【０１１８】
図２３（Ｃ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明液晶表示装置や有機ＥＬ表示装置は表示装置２２０５に適用することができる。
【０１１９】
図２３（Ｄ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２３０５、表示装置２３０３、本体２３０１に組み込まれた表示装置２３０２で構成される。表示装置２３０３と本体２３０１に組み込まれた表示装置２３０２とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体２３０４の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体２３０１とコントローラ２３０５と表示装置２３０３とは、相互に信号を伝達するために有線通信としても良いし、センサ部２３０６、２３０７を設けて無線通信または光通信としても良い。本発明液晶表示装置や有機ＥＬ表示装置は表示装置２３０２、２３０３に適用することができる。表示装置２３０３は従来のＣＲＴを用いることもできる。
【０１２０】
図２３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２９０１、表示装置２９０２、スピーカー部２９０３、記録媒体２９０４、操作スイッチ２９０５で構成される。尚、記録媒体にはＤＶＤ（Digital Versatile Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明液晶表示装置や有機ＥＬ表示装置は表示装置２９０２に好適に利用することができる。
【０１２１】
図２３（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明液晶表示装置や有機ＥＬ表示装置は表示装置２５０２に適用することができる。
【０１２２】
図２４（Ａ）はフロント型プロジェクターであり、光源光学系および表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。図２４（Ｂ）はリア型プロジェクターであり、本体２７０１、光源光学系および表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１２３】
なお、図２４（Ｃ）に、図２４（Ａ）および図２４（Ｂ）における光源光学系および表示装置２６０１、２７０２の構造の一例を示す。光源光学系および表示装置２６０１、２７０２は光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、ビームスプリッター２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は複数の光学レンズで構成される。図２４（Ｃ）では液晶表示装置２８０８を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図２４（Ｃ）中で矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、ＩＲフィルムなどを設けても良い。また、図２４（Ｄ）は図２４（Ｃ）における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１はリフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。尚、図２４（Ｄ）に示した光源光学系は一例であって図示した構成に限定されるものではない。
【０１２４】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態１〜３の結晶化技術を用い、実施例１〜６のどのような組み合わせから成る構成を用いても実現することができる。
【０１２５】
[実施例１０]
本実施例では、アクティブマトリクス基板からエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図２５（Ａ）はそのＥＬ表示パネルの上面図を示す。図２５（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【０１２６】
図２５（Ａ）のＡ−Ａ'線に対応する断面図を図２５（Ｂ）に示す。このとき少なくとも画素部の上方、好ましくは駆動回路及び画素部の上方に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ材料を用いた自発光層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【０１２７】
このように、シール材１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、自発光層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、自発光層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としている。
【０１２８】
対向板８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【０１２９】
また、図２５（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内、特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【０１３０】
例えば、駆動回路用ＴＦＴ２２として、図１３に示すｐチャネル型ＴＦＴ３０１とｎチャネル型ＴＦＴ３０２を用いれば良い。また、画素部のＴＦＴには、駆動電圧にもよるが、１０Ｖ以上であれば図５に示す第１のｎチャネル型ＴＦＴ２０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。第１のｎチャネル型ＴＦＴ２０２はドレイン側にゲート電極とオーバーラップするＬＤＤが設けられた構造であるが、駆動電圧が１０Ｖ以下であれば、ホットキャリア効果によるＴＦＴの劣化は殆ど無視できるので、あえて設ける必要はない。
【０１３１】
図１３の状態のアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース配線、ドレイン配線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜には酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【０１３２】
次に、自発光層２９を形成する。自発光層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）の組合せによる積層構造または単層構造とすれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１３３】
自発光層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１３４】
自発光層２９を形成したら、その上に陰極３０を形成する。陰極３０と自発光層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層２９と陰極３０を連続して形成するか、自発光層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１３５】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的には自発光層２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
【０１３６】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（自発光層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１３７】
また、配線１６はシール材１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１９の下を通ってＦＰＣ１７に電気的に接続される。
【０１３８】
ここで画素部のさらに詳細な断面構造を図２６に、上面構造を図２７（Ａ）に、回路図を図２７（Ｂ）に示す。図２６（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は図１３の画素ＴＦＴ３０４と同じ構造で形成する。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、ＬＤＤを形成することでオフ電流値を低減することができるという利点がある。尚、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１３９】
また、電流制御用ＴＦＴ２４０３は図１３で示す第１のｎチャネル型ＴＦＴ３０２を用いて形成する。このＴＦＴ構造は、ドレイン側にのみゲート電極とオーバーラップするＬＤＤが設けられた構造であり、ゲートとドレイン間の寄生容量や直列抵抗を低減させて電流駆動能力を高める構造となっている。別な観点からも、構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴにゲート電極と一部が重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作の安定性を高めることができる。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート線である。
【０１４０】
また、本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１４１】
また、図２７（Ａ）に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
【０１４２】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、自発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１４３】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１４４】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて自発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１４５】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造の自発光層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１４６】
陽極４７まで形成された時点で自発光素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図２７（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。
従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１４７】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１４８】
以上のように本願発明のＥＬ表示パネルは図２７のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０１４９】
図２６（Ｂ）は自発光層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図１３のｐチャネル型ＴＦＴ３０１と同じ構造で形成する。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１５０】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【０１５１】
以上のような、本実施例で示すＥＬ表示装置は、実施例９の電子機器の表示部として用いることができる。
【０１５２】
図２７（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２８に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１５３】
図２８（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１５４】
また、図２８（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。尚、図２８（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１５５】
また、図２８（Ｃ）は、図２８（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図２８（Ａ）、図２８（Ｂ）では電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためにコンデンサ２４０４を設ける構造としているが、コンデンサ２４０４を省略することも可能である。
【０１５６】
電流制御用ＴＦＴ２４０３として図２６（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２４０４の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図２８（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１５７】
尚、本実施形態で示すＥＬ表示装置の回路構成は、実施例１で示すＴＦＴの構成から選択して図２８に示す回路を形成すれば良い。また、実施例９の電子機器の表示部として本実施例のＥＬ表示パネルを用いることが可能である。
【０１５８】
【発明の効果】
以上、ＴＦＴに代表される半導体装置に適した絶縁膜として本発明によるＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとしてプラズマＣＶＤ法で作製される酸化窒化水素化シリコン膜を適用して、ゲート絶縁膜や下地膜、および保護絶縁膜或いは層間絶縁膜に用いることによりＶthシフトがなくＢＴＳストレスに対して安定なＴＦＴを作製することができる。また、このような絶縁膜を用いることにより、ガラス基板上にＴＦＴを作製し、液晶表示装置や有機ＥＬ表示装置に代表される半導体装置の高品質化を実現することがえきる。
【図面の簡単な説明】
【図１】 ＴＦＴの作製工程を示す断面図。
【図２】 ＴＦＴの作製工程を示す断面図。
【図３】 酸化窒化水素化シリコン膜を用いたＭＯＳ構造のＣ−Ｖ特性を示す図。
【図４】 酸化窒化水素化シリコン膜の赤外分光特性を示す図。
【図５】 結晶質半導体膜の作製工程を示す図。
【図６】 ＴＦＴの作製工程を示す断面図。
【図７】 ＴＦＴの作製工程を示す断面図。
【図８】 ＴＦＴの作製工程を示す断面図。
【図９】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１３】 画素ＴＦＴ、駆動回路のＴＦＴの断面図。
【図１４】 駆動回路のＴＦＴの作製工程を示す上面図。
【図１５】 画素ＴＦＴの作製工程を示す上面図。
【図１６】 駆動回路のＴＦＴの作製工程を示す断面図。
【図１７】 画素ＴＦＴの作製工程を示す断面図。
【図１８】 液晶表示装置の入出力端子、配線、回路配置を示す上面図。
【図１９】 液晶表示装置の構造を示す断面図。
【図２０】 液晶表示装置の構造を示す斜視図。
【図２１】 表示領域の画素を示す上面図。
【図２２】 アクティブマトリクス型有機ＥＬ表示装置の構造を示す図。
【図２３】 半導体装置の一例を示す図。
【図２４】 プロジェクターの一例を示す図。
【図２５】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図２６】 ＥＬ表示装置の画素部の断面図。
【図２７】 ＥＬ表示装置の画素部の上面図と回路図。
【図２８】 ＥＬ表示装置の画素部の回路図の例。
【符号の説明】
１０１ 基板
１０２ａ、１０２ｂ 酸化窒化シリコン膜
１０３ｂ 結晶質半導体膜
１０４、１０５ 島状半導体層
１１０ ゲート絶縁膜
１１４、１１５ ゲート電極
１２０ 層間絶縁層
１２１、１２４ ソース電極
１２２、１２３ ドレイン電極
１２５ パッシベーション膜
Claims (2)
- 下地膜を形成し、
前記下地膜上に半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ゲート電極上に保護絶縁膜及び層間絶縁膜を形成し、
前記下地膜、前記ゲート絶縁膜、前記保護絶縁膜、前記層間絶縁膜の少なくとも一つは、ＳｉＨ４、Ｎ２Ｏ、及びＨ２を原料ガスとして用いたプラズマＣＶＤ法により基板温度３５０℃〜５００℃、放電電力密度０．１〜１Ｗ／ｃｍ ２ 、［前記Ｈ２の流量］／（［前記ＳｉＨ４の流量］＋［前記Ｎ２Ｏの流量］）を０．１〜７の範囲、［前記Ｎ２Ｏの流量］／（［前記ＳｉＨ４の流量］＋［前記Ｎ２Ｏの流量］）を０．９０〜０．９９６の範囲で酸化窒化水素化シリコン膜を形成し、
前記酸化窒化水素化シリコン膜は、酸素濃度が５５ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下であり、窒素濃度が０．１ａｔｏｍｉｃ％以上６ａｔｏｍｉｃ％以下であり、かつ、水素濃度が０．１ａｔｏｍｉｃ％以上３ａｔｏｍｉｃ％以下であることを特徴とする半導体装置の作製方法。 - ゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体層を形成し、
前記半導体層上に保護絶縁膜及び層間絶縁膜を形成し、
前記ゲート絶縁膜、前記保護絶縁膜、前記層間絶縁膜の少なくとも一つは、ＳｉＨ４、Ｎ２Ｏ、及びＨ２を原料ガスとして用いたプラズマＣＶＤ法により基板温度３５０℃〜５００℃、放電電力密度０．１〜１Ｗ／ｃｍ ２ 、［前記Ｈ２の流量］／（［前記ＳｉＨ４の流量］＋［前記Ｎ２Ｏの流量］）を０．１〜７の範囲、［前記Ｎ２Ｏの流量］／（［前記ＳｉＨ４の流量］＋［前記Ｎ２Ｏの流量］）を０．９０〜０．９９６の範囲で酸化窒化水素化シリコン膜を形成し、
前記酸化窒化水素化シリコン膜は、酸素濃度が５５ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下であり、窒素濃度が０．１ａｔｏｍｉｃ％以上６ａｔｏｍｉｃ％以下であり、かつ、水素濃度が０．１ａｔｏｍｉｃ％以上３ａｔｏｍｉｃ％以下であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000165332A JP4663063B2 (ja) | 1999-06-02 | 2000-06-02 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15442999 | 1999-06-02 | ||
| JP11-154429 | 1999-06-02 | ||
| JP2000165332A JP4663063B2 (ja) | 1999-06-02 | 2000-06-02 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001053286A JP2001053286A (ja) | 2001-02-23 |
| JP2001053286A5 JP2001053286A5 (ja) | 2007-08-23 |
| JP4663063B2 true JP4663063B2 (ja) | 2011-03-30 |
Family
ID=26482709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000165332A Expired - Fee Related JP4663063B2 (ja) | 1999-06-02 | 2000-06-02 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4663063B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045874A (ja) | 2001-07-27 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
| US7541617B2 (en) | 2003-02-14 | 2009-06-02 | Canon Kabushiki Kaisha | Radiation image pickup device |
| JP2004265933A (ja) * | 2003-02-14 | 2004-09-24 | Canon Inc | 放射線検出装置 |
| KR100685395B1 (ko) | 2004-06-30 | 2007-02-22 | 삼성에스디아이 주식회사 | 유기전계발광표시장치의 제조방법 |
| KR100731745B1 (ko) | 2005-06-22 | 2007-06-22 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| JP6087970B2 (ja) * | 2015-03-26 | 2017-03-01 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
-
2000
- 2000-06-02 JP JP2000165332A patent/JP4663063B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053286A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6563051B2 (ja) | 表示装置 | |
| JP4562835B2 (ja) | 半導体装置の作製方法 | |
| US20040238820A1 (en) | Semiconductor device and a method of manufacturing the same | |
| US6420758B1 (en) | Semiconductor device having an impurity region overlapping a gate electrode | |
| US6380007B1 (en) | Semiconductor device and manufacturing method of the same | |
| US7429751B2 (en) | Method of manufacturing a semiconductor device | |
| US20040053451A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2010192936A (ja) | 透過型液晶表示装置、プロジェクター及びデジタルカメラ | |
| JP2006293385A (ja) | 表示装置 | |
| JP4663063B2 (ja) | 半導体装置の作製方法 | |
| JP4939689B2 (ja) | 半導体装置およびその作製方法 | |
| JP4076720B2 (ja) | 半導体装置の作製方法 | |
| JP4493778B2 (ja) | 半導体装置の作製方法 | |
| JP4850326B2 (ja) | 半導体装置の作製方法 | |
| JP2001210832A (ja) | 半導体装置及びその作製方法 | |
| JP4896286B2 (ja) | 半導体装置の作製方法 | |
| JP4463377B2 (ja) | 半導体装置およびその作製方法 | |
| JP4536202B2 (ja) | 半導体装置およびその作製方法、並びに電子機器 | |
| JP4472082B2 (ja) | 半導体装置の作製方法 | |
| JP4597295B2 (ja) | 半導体装置およびその作製方法 | |
| JP5159005B2 (ja) | 半導体装置の作製方法 | |
| JP4527070B2 (ja) | 半導体装置およびその作製方法、並びに電子機器 | |
| JP4527069B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100922 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4663063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |