JP4494369B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4494369B2
JP4494369B2 JP2006144553A JP2006144553A JP4494369B2 JP 4494369 B2 JP4494369 B2 JP 4494369B2 JP 2006144553 A JP2006144553 A JP 2006144553A JP 2006144553 A JP2006144553 A JP 2006144553A JP 4494369 B2 JP4494369 B2 JP 4494369B2
Authority
JP
Japan
Prior art keywords
substrate
color filter
thin film
film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006144553A
Other languages
English (en)
Other versions
JP2006317955A (ja
Inventor
舜平 山崎
秀明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006144553A priority Critical patent/JP4494369B2/ja
Publication of JP2006317955A publication Critical patent/JP2006317955A/ja
Application granted granted Critical
Publication of JP4494369B2 publication Critical patent/JP4494369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を含む半導体装置およびその作製方法に関する。例えば、液晶表示パネルやＥＬ表示パネルに代表される電気光学装置およびその様な電気光学装置（電子装置）を部品として搭載した電子機器（電子器具）に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に液晶表示パネルやＥＬ表示パネルのスイッチング素子として開発が急がれている。
液晶表示パネルにおいては、アモルファスシリコンまたはポリシリコンを半導体としたＴＦＴをマトリクス状に配置して、各ＴＦＴに接続された画素電極とソース線とゲート線とがそれぞれ形成された素子基板と、これに対向配置された対向電極を有する対向基板との間に液晶材料が挟持されている。また、カラー表示するためのカラーフィルタは対向基板上に形成されている。そして、素子基板と対向基板にそれぞれ光シャッタとして偏光板を配置し、カラー画像を表示している。
ここで、液晶表示パネルのカラーフィルタは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の着色層と、画素の間隙だけを残して遮光マスクとを有し、光を透過させることによって赤色、緑色、青色の光を抽出するものである。また、カラーフィルタの遮光マスクは、一般的に金属膜または黒色顔料を含有した有機膜で構成されている。このカラーフィルターは、画素に対応する位置に形成され、これにより画素ごとに取り出す光の色を変えることができる。なお、画素に対応した位置とは、画素電極と一致する位置を指す。
また、ＥＬ表示装置においては、赤色、緑色、あるいは青色を有する光を発光するＥＬ素子をマトリクス状に配置するカラー化方式と、白色光を発光するＥＬ素子を用いカラーフィルタによるカラー化方式とがある。この白色光を発光するＥＬ素子を用いカラーフィルタによるカラー化方式は、原理的にはカラーフィルターを用いた液晶表示装置のカラー化方式と同様である。
カラーフィルタを対向基板に設けた液晶表示パネルでは素子基板と対向基板とを極めて高い精度で位置合わせして組み立てることが必要であり、この精度が低い場合には開口率が低下して表示が暗くなるという問題があった。
また、カラーフィルタの遮光マスクとして金属膜を用いた液晶表示パネルでは、他の配線との寄生容量が形成され信号の遅延が生じやすいという問題が生じていた。また、有機膜を用いた場合、製造工程が増加するという問題が生じていた。
また、赤色、緑色、あるいは青色を有する光を発光するＥＬ素子を用いたＥＬ表示装置では、色ごとにＥＬ材料が異なるため素子特性も異なり均一な表示を得ることは困難であった。例えば、ＥＬ材料の劣化速度等がそれぞれ異なるため経過時間によって表示がばらついてしまうという問題が生じていた。
また、白色光を発光するＥＬ素子を用いたＥＬ表示装置では、原理的にはカラーフィルターを用いた液晶表示装置と同様であるため、同様の上記問題が生じていた。
本明細書で開示する発明の構成は、画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置において、前記駆動回路のｐチャネル型ＴＦＴ、前記駆動回路のｎチャネル型ＴＦＴ、及び前記画素部の画素ＴＦＴは、ゲート絶縁膜上に接して形成されたカラーフィルタと、前記カラーフィルタ上に接して有機絶縁物材料からなる層間絶縁膜とを有していることを特徴とする半導体装置である。
また、他の発明の構成は、画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置において、前記駆動回路のｐチャネル型ＴＦＴ、前記駆動回路のｎチャネル型ＴＦＴ、及び前記画素部の画素ＴＦＴは、ゲート電極の上方に設けた無機絶縁物材料から成る保護絶縁膜と、該絶縁膜上に接して形成されたカラーフィルタと、前記カラーフィルタ上に接して有機絶縁物材料からなる層間絶縁膜とを有していることを特徴とする半導体装置である。
また、他の発明の構成は、画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置において、前記駆動回路のｐチャネル型ＴＦＴ、前記駆動回路のｎチャネル型ＴＦＴ、及び前記画素ＴＦＴは、ゲート電極の上方に設けた無機絶縁物材料から成る保護絶縁膜と、該絶縁膜上に接して形成されたカラーフィルタとを有し、前記画素部に設けた画素電極は、前記カラーフィルタ上に接して形成され、少なくとも前記保護絶縁膜と前記カラーフィルタとに設けられた開孔を介して形成された、前記画素ＴＦＴに接続する導電性金属配線と接続していることを特徴とする半導体装置である。
また、上記構成において、前記駆動回路のｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴのゲート電極の上方に設けられたカラーフィルタは、赤に着色された着色膜であることを特徴としている。
また、上記各構成において、前記画素ＴＦＴのゲート電極の上方に設けられたカラーフィルタは、赤に着色された着色膜であることを特徴としている。
また、上記各構成において、前記画素部に設けた画素電極は、前記層間絶縁膜上に形成され、少なくとも前記保護絶縁膜と前記層間絶縁膜とに設けられた開孔を介して形成された、前記画素ＴＦＴに接続する導電性金属配線と接続していることを特徴としている。
また、上記各構成において、前記画素部に設けた画素電極は光透過性を有していることを特徴としている。
また、上記各構成において、前記駆動回路のｐチャネル型ＴＦＴは、少なくとも、アナログスイッチとして使用されていることを特徴としている。
また、他の発明の構成は、画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置において、前記駆動回路のｐチャネル型ＴＦＴ、前記駆動回路のｎチャネル型ＴＦＴ、及び前記画素部の画素ＴＦＴは、ゲート電極の上方に設けた無機絶縁物材料から成る保護絶縁膜と、該絶縁膜上に接して形成されたカラーフィルタと、前記カラーフィルタ上に接して有機絶縁物材料からなる層間絶縁膜とを有し、前記画素部の画素ＴＦＴは、前記層間絶縁膜上に画素電極を有し、前記画素電極を陽極とするＥＬ素子が接続していることを特徴とする半導体装置である。
上記構成において、前記画素部に設けた画素電極は、前記層間絶縁膜上に形成され、少なくとも前記保護絶縁膜と前記層間絶縁膜とに設けられた開孔を介して形成された、前記画素ＴＦＴに接続する導電性金属配線と接続していることを特徴としている。
また、他の発明の構成は、画素部に設けた画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板上に有する半導体装置において、前記駆動回路のｐチャネル型ＴＦＴ、前記駆動回路のｎチャネル型ＴＦＴ、及び前記画素ＴＦＴは、ゲート電極の上方に設けた無機絶縁物材料から成る保護絶縁膜と、該絶縁膜上に接して形成されたカラーフィルタとを有し、前記画素部に設けた画素電極は、前記カラーフィルタ上に接して形成され、少なくとも前記保護絶縁膜と前記カラーフィルタとに設けられた開孔を介して形成された、前記画素ＴＦＴに接続する導電性金属配線と接続され、且つ、前記画素電極を陽極とするＥＬ素子が接続していることを特徴とする半導体装置である。
上記構成において、前記駆動回路のｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴのゲート電極の上方に設けられたカラーフィルタは、赤に着色された着色膜であることを特徴としている。
上記各構成において、前記画素ＴＦＴのゲート電極の上方に設けられたカラーフィルタは、赤に着色された着色膜であることを特徴としている。
上記各構成のいずれか一において、前記ＥＬ素子から発した光は前記基板を透過して放射されることを特徴としている。
本発明によってカラーフィルタはブラックマスクの役割を果たすため、従来必要であったブラックマスクの形成工程が省略できる。
本願発明の実施形態について、以下に説明する。
本発明は、対向基板ではなく、素子基板上にＴＦＴの遮光膜としてカラーフィルタを形成することを特徴としている。特に赤色のカラーフィルタを通過する光の波長は高く、非単結晶珪素膜にほとんど影響を与えないため、有効である。参考までに非単結晶珪素膜５５ｎｍに対する吸収率と照射される波長との関係を図２３に示した。
本発明において、光の劣化から保護するためにＴＦＴのゲート電極の上方、即ちチャネル形成領域を覆うカラーフィルタ（Ｒ）を形成する。具体的にはゲート電極を覆う保護絶縁膜（窒化珪素膜等）に接してカラーフィルタを形成し、カラーフィルタに接して層間絶縁膜を形成し、その層間絶縁膜上に画素電極を形成する。この層間絶縁膜は平坦化のために形成されており、カラーフィルタが十分な絶縁性、または平坦性を有しているのであれば層間絶縁膜はなくてもよい。また、保護絶縁膜は、カラーフィルタに含まれる不純物による汚染を防ぐ上で重要な役割を果たしている。
カラーフィルタには、最も単純なストライプパターンをはじめとして、斜めモザイク配列、三角モザイク配列、ＲＧＢＧ四画素配列、ＲＧＢＷ四画素配列などがある。
図６にストライプ状のカラーフィルタとした場合で本発明を適用した一例を示す。図６（Ａ）は基板４００上に設けられた画素部４０１、ソース線側駆動回路４０２、及びゲート線側駆動回路４０３とカラーフィルタ４０４〜４０５との配置関係を簡略に示した上面図である。本発明は、周辺回路である駆動回路４０２、４０３上に赤のカラーフィルタ（Ｒ）４０４ａ、４０４ｂが設けられ、ＴＦＴの活性層の光劣化を防止すると同時に平坦化の役割も果たしている。また、画素部４０１上にはストライプ状にカラーフィルタ（Ｂ）４０５ｂ、カラーフィルタ（Ｒ）４０５ａ、カラーフィルタ（Ｇ）４０５ｃが繰り返し配置されている。図６（Ｂ）に画素の一部（３×３行列）を拡大した模式図を示した。図６（Ｂ）に示すように画素ＴＦＴ部４０７を保護するカラーフィルタ４０５ｄが各画素毎に形成されている。なお、ここではソース線、ゲート線、電極を図示していないが、各カラーフィルタの間隙と重なるように配置されているため、光漏れはない。このようにすることによってカラーフィルタ４０５ｄはブラックマスクの役割を果たすため、従来必要であったブラックマスクの形成工程が省略できる。また、ここでは画素電極と画素ＴＦＴとを接続するコンタクトホールを図示していないが、実際には画素ＴＦＴと画素電極との層間にカラーフィルタを形成しているためコンタクトホールの箇所には開口が存在している。
また、図７にマトリクス状のカラーフィルタとした場合で本発明を適用した一例を示す。図７（Ａ）は基板５００上に設けられた画素部５０１、ソース線側駆動回路５０２、及びゲート線側駆動回路５０３とカラーフィルタ５０４、５０５との配置関係を簡略に示した上面図である。本発明は、周辺回路である駆動回路５０２、５０３上に赤のカラーフィルタ（Ｒ）５０４ａが設けられ、ＴＦＴの活性層の光劣化を防止すると同時に平坦化の役割も果たしている。また、画素部５０１上にはマトリクス状にカラーフィルタ（Ｂ）５０５ｂ、カラーフィルタ（Ｇ）５０５ｃが配置され、それらの間隙を埋めるようにカラーフィルタ（Ｒ）５０５ａが形成されている。図７（Ｂ）に画素の一部（３×３行列）を拡大した模式図を示した。図７（Ｂ）に示すように画素ＴＦＴ部５０７を保護するカラーフィルタ５０５ｄは互いに繋がっている。なお、ここではソース線、ゲート線、電極を図示していないが、各カラーフィルタの間隙と重なるように配置されているため、光漏れはない。このようにすることによってカラーフィルタ５０５ａはブラックマスクの役割を果たすため、従来必要であったブラックマスクの形成工程が省略できる。また、ここでは画素電極と画素ＴＦＴとを接続するコンタクトホールを図示していないが、実際には画素ＴＦＴと画素電極との層間にカラーフィルタを形成しているためコンタクトホールの箇所には開口が存在している。
また、図６及び図７で示したカラーフィルタの配置は一例であって、特にその配置、形状に限定されず、少なくともＴＦＴのゲート電極の上方、即ちチャネル形成領域の上方を覆うカラーフィルタ（Ｒ）を適宜形成すればよい。
また、本発明はアクティブマトリクス基板を用いる表示装置であれば適用することができ、例えば液晶表示装置やＥＬ表示装置にも適用することができる。白色発光のＥＬ素子を用いたＥＬ表示装置においては、画素電極を陽極とし、ＥＬ素子から発した光はアクティブマトリクス基板を透過して放射される。また、有色発光のＥＬ素子を用いたＥＬ表示装置においても、色純度を上げるためにカラーフィルタを用いる場合に本発明を適用できる。
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
本発明の実施例を図１〜図３を用いて説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、表示領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
図１（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に、基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。
酸化窒化シリコン膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。一方、酸化窒化水素化シリコン膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。
このようにして作製した酸化窒化シリコン膜１０２ａは、密度が９．２８×１０22/cm3であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度が約６３nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。非晶質構造を有する半導体膜には、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを作製する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層１０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図１（Ｂ）に示すように結晶質半導体層１０３ｂを得ることができる。
そして、結晶質半導体層１０３ｂ上にフォトマスクを用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、島状半導体層１０４〜１０８を形成しする。ドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層１９４を形成する。
この状態で島状半導体層に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17atoms／cm3程度の濃度で島状半導体層の全面に添加しても良い。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法として、イオン注入法やイオンドープ法を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層１０５、１０７に選択的に添加する。そのため、あらかじめレジストマスク１９５ａ〜１９５ｅを形成した。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成された不純物領域は低濃度ｎ型不純物領域１９６、１９７として、このリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域１９６、１９７に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域１９８は、画素マトリクス回路の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加した（図１（Ｄ））。
次に、レジストマスク１９５ａ〜１９５ｅを除去した後、添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。レーザー活性化の方法による場合、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。マスク層１９４は、この段階でフッ酸などの溶液でエッチング除去する。
次いで、島状半導体層を覆って形成されるゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜から形成すると良い。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い（図１（Ｅ））。
そして、図１（Ｅ）に示すように、ゲート絶縁膜１０９上にゲート電極を形成するための耐熱性導電層を形成する。耐熱性導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。このような耐熱性導電性材料を用い、例えば、導電性の窒化物金属膜から成る導電層（Ａ）１１０と金属膜から成る導電層（Ｂ）１１１とを積層した構造とすると良い。導電層（Ｂ）１１１はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１１０は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。また、導電層（Ａ）１１０はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）１１１は低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
導電層（Ａ）１１０は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１１１は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。Ｗをゲート電極とする場合には、Ｗをターゲットとしたスパッタ法で、アルゴン（Ａｒ）ガスと窒素（Ｎ2）ガスを導入して導電層（Ａ）１１１を窒化タングステン（ＷＮ）で５０nmの厚さに形成し、導電層（Ｂ）１１０をＷで２５０nmの厚さに形成する。その他の方法として、Ｗ膜は６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
一方、導電層（Ａ）１１０にＴａＮ膜を、導電層（Ｂ）１１１にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて形成し、Ｔａ膜はスパッタガスにＡｒを用いる。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られた。尚、図示しないが、導電層（Ａ）１１０の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）１１０または導電層（Ｂ）１１１が微量に含有するアルカリ金属元素がゲート絶縁膜１０９に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）１１１は抵抗率を１０〜５０μΩcmの範囲ですることが好ましい。
次に、フォトマスクを用い、フォトリソグラフィーの技術を使用してレジストマスク１１２〜１１７を形成し、導電層（Ａ）１１０と導電層（Ｂ）１１１とを一括でエッチングしてゲート電極１１８〜１２２と容量配線１２３を形成する。ゲート電極１１８〜１２２と容量配線１２３は、導電層（Ａ）から成る１１８ａ〜１２２ａと、導電層（Ｂ）から成る１１８ｂ〜１２２ｂとが一体として形成されている（図２（Ａ））。
導電層（Ａ）および導電層（Ｂ）をエッチングする方法は実施者が適宣選択すれば良いが、前述のようにＷを主成分とする材料で形成されている場合には、高速でかつ精度良くエッチングを実施するために高密度プラズマを用いたドライエッチング法を適用することが望ましい。高密度プラズマを得る手法の一つとして、誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）エッチング装置を用いると良い。ＩＣＰエッチング装置を用いたＷのエッチング法は、エッチングガスにＣＦ4とＣｌ2の２種のガスを反応室に導入し、圧力０．５〜１．５Ｐａ（好ましくは１Ｐａ）とし、誘導結合部に２００〜１０００Ｗの高周波（１３．５６ＭＨｚ）電力を印加する。この時、基板が置かれたステージには２０Ｗの高周波電力が印加され、自己バイアスで負電位に帯電することにより、正イオンが加速されて異方性のエッチングを行うことができる。ＩＣＰエッチング装置を使用することにより、Ｗなどの硬い金属膜も２〜５nm／秒のエッチング速度を得ることができる。また、残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増しオーバーエッチングをすると良い。しかし、この時に下地とのエッチングの選択比に注意する必要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜１０９）の選択比は２．５〜３であるので、このようなオーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされて実質的に薄くなった。
そして、画素ＴＦＴのｎチャネル型ＴＦＴにＬＤＤ領域を形成するために、ｎ型を付与する不純物元素添加の工程（ｎ--ドープ工程）を行った。ゲート電極１１８〜１２２をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。ｎ型を付与する不純物元素として添加するリン（Ｐ）の濃度は１×１０16〜５×１０19atoms／cm3の濃度範囲で添加する。このようにして、図２（Ｂ）に示すように島状半導体層に低濃度ｎ型不純物領域１２４〜１２９を形成する。
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行った（ｎ+ドープ工程）。まず、フォトマスクを用い、レジストのマスク１３０〜１３４を形成し、ｎ型を付与する不純物元素を添加して高濃度ｎ型不純物領域１３５〜１４０を形成した。ｎ型を付与する不純物元素にはリン（Ｐ）を用い、その濃度が１×１０20〜１×１０21atoms／cm3の濃度範囲となるようにフォスフィン（ＰＨ3）を用いたイオンドープ法で行った（図２（Ｃ））。
そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６にソース領域およびドレイン領域とする高濃度ｐ型不純物領域１４４、１４５を形成する。ここでは、ゲート電極１１８、１２０をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に高濃度ｐ型不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体膜１０５、１０７、１０８は、フォトマスク４（ＰＭ４）を用いてレジストマスク１４１〜１４３を形成し全面を被覆しておく。高濃度ｐ型不純物領域１４４、１４５はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする（図２（Ｄ））。この高濃度ｐ型不純物領域１４４、１４５には、前工程においてリン（Ｐ）が添加されていて、高濃度ｐ型不純物領域１４４ａ、１４５ａには１×１０20〜１×１０21atoms／cm3の濃度で、高濃度ｐ型不純物領域１４４ｂ、１４５ｂには１×１０16〜５×１０19atoms／cm3の濃度で含有しているが、この工程で添加するボロン（Ｂ）の濃度を１．５から３倍となるようにすることにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する上で何ら問題はなかった。
その後、図３（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から保護絶縁膜１４６を形成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても保護絶縁膜１４６は無機絶縁物材料から形成する。保護絶縁膜１４６の膜厚は１００〜２００ｎｍとする。ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板１０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい（図３（Ｂ））。
活性化の工程の後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体膜を水素化する工程を行った。この工程は熱的に励起された水素により島状半導体膜にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
活性化および水素化の工程が終了したら、前記保護絶縁膜に接してカラーフィルタ１７１を形成する。図３（Ｃ）では赤のカラーフィルタしか図示していないが、青のカラーフィルタ、緑のカラーフィルタが適宜所定の配置及び形状で形成されている。本実施例では、カラーフィルタを図６に示した配置とした。また、微細なパターンであるためカラーフィルタはドライエッチングでパターニングすることが好ましく、ここでは３回のパターニングを行い３色のカラーフィルタを形成した。ここでは、後に形成される画素電極と画素ＴＦＴを接続するためのコンタクトホールを形成する箇所のカラーフィルタは除去した。
次いで、カラーフィルタ上に有機絶縁物材料からなる層間絶縁膜１４７を１．０〜２．０μｍの平均厚を有して形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。
このように、層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、保護絶縁膜１４６として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いる必要がある。
次いで、透明導電膜を全面に形成し、フォトマスクを用いたパターニングにより画素電極１５８を形成する。
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れているので、ドレイン配線１６９の端面で接触するＡｌとの腐蝕反応を防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
その後、フォトマスクを用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る層間絶縁膜をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜１４６をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜をエッチングすることにより、良好にコンタクトホールを形成することができる。なお、本実施例では、層間絶縁膜を本焼成後にパターニングした例（図４（Ａ）を示したが、仮焼成後にパターニングを行い、その後で本焼成を行うことで開口部におけるエッジを図４（Ｃ）に示したように滑らかにして配線２５７を形成する方法を用いてもよい。
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、フォトマスクによりレジストマスクパターンを形成し、エッチングによってソース配線１４８〜１５２とドレイン配線１５３〜１５７を形成する。ここで、ドレイン配線１５７は画素電極１５８と重なる部分を設け、接続構造を形成している。また、図４（Ａ）及び（Ｂ）に示したように、本実施例ではドレイン配線１５７を、Ｔｉ膜１５７ａを５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム膜（Ａｌ膜）１５７ｂを３００〜４００nmの厚さで形成して配線とした。
この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。また、このような熱処理により保護絶縁膜１４６や、下地膜１０２にに存在する水素を島状半導体膜１０４〜１０８に拡散させ水素化をすることもできる。いずれにしても、島状半導体膜１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良かった（図３（Ｃ））。
こうして、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ２００、第１のｎチャネル型ＴＦＴ２０１、第２のｐチャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０３、画素部には画素ＴＦＴ２０４、保持容量２０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
駆動回路の第１のｐチャネル型ＴＦＴ２００には、島状半導体膜１０４にチャネル形成領域２０６、高濃度ｐ型不純物領域から成るソース領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有したシングルドレインの構造を有している。第１のｎチャネル型ＴＦＴ２０１には、島状半導体膜１０５にチャネル形成領域２０９、ゲート電極１１９と重なるＬＤＤ領域２１０、ソース領域２１２、ドレイン領域２１１を有している。このＬＤＤ領域において、ゲート電極１１９と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜２．０μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の長さをこのようにすることにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。駆動回路の第２のｐチャネル型ＴＦＴ２０２は同様に、島状半導体膜１０６にチャネル形成領域２１３、高濃度ｐ型不純物領域から成るソース領域２１４ａ、２１４ｂ、ドレイン領域２１５ａ，２１５ｂを有したシングルドレインの構造を有している。第２のｎチャネル型ＴＦＴ２０３には、島状半導体膜１０７にチャネル形成領域２１６、ゲート電極１２１と一部が重なるＬＤＤ領域２１７、２１８、ソース領域２２０、ドレイン領域２１９が形成されている。このＴＦＴのゲート電極と重なるＬovの長さも０．５〜３．０μｍ、好ましくは１．０〜２．０μｍとした。また、ゲート電極と重ならないＬＤＤ領域をＬoffとして、このチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．０〜２．０μｍとした。画素ＴＦＴ２０４には、島状半導体膜１０８にチャネル形成領域２２１、２２２、ＬＤＤ領域２２３〜２２５、ソースまたはドレイン領域２２６〜２２８を有している。ＬＤＤ領域（Ｌoff）のチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線１２３と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２８に接続する半導体層２２９とから保持容量２０５が形成されている。図３（Ｃ）では画素ＴＦＴ２０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易としている。
本実施例では、実施例１とは異なる画素電極の形成方法の例を図５に示す。なお、本実施例は画素部における画素電極とドレイン配線の重なり部分以外は実施例１と同一であるため同一の符号を用いる。
図５（Ａ）は、画素部における断面構造図を示している。本実施例では、層間絶縁膜にコンタクトホールを形成した後、Ｔｉ膜３５７ａとＡｌ膜３５７ｂとＴｉ膜３５７ｃの積層膜からなるドレイン配線３５７を形成し、この配線と一部からなるように画素電極３５８を形成する。
高精細で高画質の液晶表示装置を実現するためには、画素ＴＦＴや駆動回路の各回路を構成するＴＦＴの特性を向上させる必要がある。要求されるＴＦＴの特性は、しきい値電圧や電界効果移動度、サブスレショルド定数（Ｓ値）などの他に、オフ状態で流れる電流（オフ電流）値を低減させることがある。オフ電流値が高い場合には、消費電力が増大するばかりでなく、駆動回路の動作特性が悪化して画質の低下をもたらす要因となる。実施例１で作製したｎチャネル型ＴＦＴにはＬＤＤ領域が形成され、これによってオフ電流値を問題ない程度にまで低減させることができる。一方、ｐチャネル型ＴＦＴはシングルドレイン構造なので、オフ電流値の増加がしばしば問題となることがある。本実施例では図８を用いてそのような場合に適したオフセット領域を有するｐチャネル型ＴＦＴの作製方法を説明する。
まず、実施例１と同様にして図１（Ａ）〜図２（Ａ）に示す工程を行い、ゲート電極１１８〜１２２と容量配線１２３までを形成する。そして、ｎチャネル型ＴＦＴにＬＤＤ領域を形成するために、ｎ型を付与する不純物元素添加の工程（ｎ-ドープ工程）を行う。ここではゲート電極をマスクとして自己整合的にｎ型を付与する不純物元素を添加するが、フォトマスクを用いてｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６の全面をレジストマスク１５８、１５９で被覆して不純物元素が添加されないようにする。このようにして、図８（Ａ）に示すように島状半導体層に低濃度ｎ型不純物領域１２５〜１２９を形成する。
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行う。フォトマスクを用い、レジストのマスク１３０〜１３４を形成し、ｎ型を付与する不純物元素を添加して高濃度ｎ型不純物領域１３５〜１４０を形成する（図８（Ｂ））。
その後、実施例１と同様にして保護絶縁層１４６を形成する。そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６にソース領域およびドレイン領域とする高濃度ｐ型不純物領域１４４、１４５を形成する。ｎチャネル型ＴＦＴを形成する島状半導体膜１０５、１０７、１０８は、フォトマスクを用いてレジストマスク１６０〜１６２を形成し全面を被覆しておく。この工程はイオンドープ法などで行われるものであり、注入される不純物元素は僅かなゆらぎを持つものの、島状半導体層の表面に対してほぼ垂直に入射する。ここで、保護絶縁層１４６はゲート電極の端部においても被覆性良く形成されるので、その端部に形成された保護絶縁層がマスクとして機能するので、実質的にその膜厚分だけゲート電極から離れて高濃度ｐ型不純物領域１４４、１４５が形成される。即ち、チャネル形成領域と高濃度ｐ型不純物領域との間にオフセット領域２３０、２３１がＬoの長さで形成される。具体的にＬoの長さは、保護絶縁層１４６の厚さに相当するものであるから、１００〜２００ｎｍの長さで形成される。
このようなオフセット領域は、ＴＦＴの電気的特性において直列抵抗成分として寄与し、オフ電流値を１／１０から１／１００程度低減させることができる。以降は、実施例１と同様にして図３（Ａ）からの工程を行うことによりアクティブマトリクス基板を完成させることができる。
また、本実施例は実施例２と組み合わせることができる。
本実施例では、実施例１〜実施例３で示したアクティブマトリクス基板のＴＦＴの活性層を形成する結晶質半導体層の他の作製方法について示す。本実施例では特開平７−１３０６５２号公報で開示されている触媒元素を用いる結晶化法を適用することもできる。図９を用いて、その場合の例を説明する。
図９（Ａ）で示すように、実施例１と同様にして、ガラス基板１０１上に下地膜１０２ａ、１０２ｂ、非晶質半導体層１０３ａを２５〜８０nmの厚さで形成する。例えば、非晶質シリコン膜を５５nmの厚さで形成する。そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層１７０を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１７０は、スピンコート法の他にスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
そして、図９（Ｂ）に示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atom％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る結晶質半導体層１０３ｃを得ることができる（図９（Ｃ））。
このうようにして作製された結晶質半導体層１０３ｃから島状半導体層１０４〜１０８を作製すれば、実施例１と同様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体膜中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。
この目的におけるリン（Ｐ）によるゲッタリング処理は、図３（Ｂ）で説明した活性化工程で同時に行うことができる。この様子を図１０で説明する。ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をその濃度でリン（Ｐ）を含有する不純物領域へ偏析させることができる（図１０で示す矢印の方向）。その結果その不純物領域には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析した。このようにして作製したＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
本実施例においては、実施例１とは異なる構造のアクティブマトリクス基板を図１１を用いて示す。本発明は、層間絶縁膜としてカラーフィルタを用いた例である。なお、本実施例は実施例１の図３（Ｂ）までの工程と同一である。
まず、実施例１に従って図３（Ｂ）の状態を得る。次いで、保護絶縁膜上に接して実施例１と同様にカラーフィルタ６７１を形成する。本実施例においては平坦性の高いカラーフィルタを用いた。次いでカラーフィルタ上に透明導電膜からなる画素電極６５８を形成した。次いで、カラーフィルタ６７１と、保護絶縁膜と、ゲート絶縁膜とを選択的に除去してコンタクトホールを形成する。次いで、配線６４８〜６５７を形成し、画素電極６５８と重なる部分を形成した。以降の工程は実施例１に従えばよい。
実施例１ではゲート電極の材料にＷやＴａなどの耐熱性導電性材料を用いる例を示した。このような材料を用いる理由は、ゲート電極形成後に価電子制御を目的として半導体層に添加した不純物元素を主として、４００〜７００℃の熱アニールによって活性化させることに起因している。しかしながら、このような耐熱性導電性材料は面積抵抗で１０Ω程度あり、画面サイズが４インチクラスかそれ以上の液晶表示装置には適していなかった。ゲート電極に接続するゲート配線を同じ材料で形成すると、基板面上における引回し長さが必然的に大きくなり、配線抵抗の影響による配線遅延の問題を無視することができなくなるためであった。
本実施例では、このような液晶表示装置を実現する手段として、ゲート配線をＡｌや銅（Ｃｕ）などの低抵抗導電性材料で形成する方法について図１２を用いて説明する。
まず、実施例１と同様にして図１（Ａ）〜図２（Ｄ）に示す工程を行う。そして、価電子制御を目的としてそれぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５２５℃で４時間の熱処理を行った。
この熱処理において、ゲート電極１１８〜１２２と容量配線１２３を形成する導電層（Ｂ）１１８ｂ〜１２３ｂは、表面から５〜８０ｎｍの厚さで導電層（Ｃ）１１８ｃ〜１２３ｃが形成される。例えば、導電層（Ｂ）１１８ｂ〜１２３ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、タンタル（Ｔａ）の場合には窒化タンタル（ＴａＮ）が形成される。また、導電層（Ｃ）１１８ｃ〜１２３ｃは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極１１８〜１２３を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。（図１２（Ａ））
活性化および水素化の工程が終了したら、ゲート配線を低抵抗導電性材料で形成する。この低抵抗導電性層はＡｌやＣｕを主成分とする導電層（Ｄ）で形成する。例えば、Ｔｉを０．１〜２重量％含むＡｌ膜を導電層（Ｄ）として全面に形成する（図示せず）。導電層（Ｄ）１４５は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。そして、フォトマスクを用いて所定のレジストパターンを形成し、エッチング処理（リン酸系のエッチング溶液によるウエットエッチング等）して、ゲート配線１６３、１６４と容量配線１６５を形成する。そして保護絶縁膜１４６を形成する（図１２（Ｂ））。
その後、実施例１と同様にしてカラーフィルタ１７３、有機絶縁物材料から成る層間絶縁膜１４７、画素電極１５８、ソース配線１４８〜１５２、ドレイン配線１５３〜１５７を形成してアクティブマトリクス基板を完成させることができる。図１３（Ａ）、（Ｂ）はこの状態の上面図を示し、図１３（Ａ）のＢ−Ｂ'断面および図１３（Ｂ）のＣ−Ｃ'断面は図１２（Ｃ）のＢ−Ｂ'及びＣ−Ｃ'に対応している。図１３（Ａ）、（Ｂ）ではゲート絶縁膜、保護絶縁膜、カラーフィルタ、層間絶縁膜を省略して示しているが、また、図１３（Ａ）のＤ−Ｄ'断面およびＢ−Ｂ'断面を図１４（Ａ）と（Ｂ）にそれぞれ示す。ゲート配線１６３はゲート電極１１８、１１９と、またゲート配線１６４はゲート電極１２２と島状半導体層１０４、１０５、１０８の外側で重なるように形成され、導電層（Ｃ）と導電層（Ｄ）が接触して電気的に導通している。このようにゲート配線低抵抗導電性材料で形成することにより、配線抵抗を十分低減できる。従って、画素部（画面サイズ）が４インチクラス以上の表示装置に適用することができる。
本実施例では実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
まず、図１５（Ａ）に示すように、図３（Ｃ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。
その後、配向膜１８４を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上にもスペーサ１８２を形成しておくと、スペーサとしての本来の役割と、静電気からＴＦＴを保護する効果を得ることができる。
対向側の対向基板１８５には、透明導電膜１８７および配向膜１８８を形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤１８９で貼り合わせる。シール剤１８９にはフィラー１９０が混入されていて、このフィラー１９０とスペーサ１８２、１８３によって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図１５に示すアクティブマトリクス型液晶表示装置が完成する。
本実施例は、実施例１と異なり、ゲート電極の形状がテーパー形状を有しており、このテーパー形状を利用したドーピング方法による作製方法の一例を示す。
本実施例では、島状半導体層、ゲート絶縁膜の形成を行った後、ゲート電極を形成するために導電層（Ａ）をＷＮ膜で、導電層（Ｂ）をＷ膜で形成した。次に、レジストマスクを形成し、導電層（Ａ）と導電層（Ｂ）とを一括でエッチングしてゲート電極７０１〜７０５と容量配線７０６を形成する。ゲート電極７０１〜７０５と容量配線７０６は、導電層（Ａ）と、導電層（Ｂ）とが一体として形成されている。
このとき少なくともゲート電極７０１〜７０５の端部にテーパー部が形成されるようにエッチングする。このエッチング加工はＩＣＰエッチング装置により行う。その技術の詳細は前述の如くである。具体的なエッチング条件として、エッチングガスにＣＦ4とＣｌ2の混合ガスを用いその流量をそれぞれ３０SCCMとして、放電電力３．２W/cm2(13.56MHz)、バイアス電力２２４mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチングを行った。このようなエッチング条件によって、ゲート電極７０１〜７０５の端部において、該端部から内側にむかって徐々に厚さが増加するテーパー部が形成され、その角度は５〜４５°、好ましくは１０〜３０°とする。テーパー部の角度は、後にＬＤＤ領域を形成する低濃度ｎ型不純物領域の濃度勾配に大きく影響する。
また、残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増しするオーバーエッチングを施すものとする。しかし、この時に下地とのエッチングの選択比に注意する必要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜）の選択比は２〜４（代表的には３）であるので、このようなオーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされて実質的に薄くなり、新たな形状のゲート絶縁膜が形成された。
そして、画素ＴＦＴおよび駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素添加の工程（ｎ-ドープ工程）を行う。ゲート電極の形成に用いたレジストマスクをそのまま残し、端部にテーパー部を有するゲート電極７０１〜７０５をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ここでは、ｎ型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13〜５×１０14atoms／cm2とし、加速電圧を８０〜１６０ｋｅＶとして行う。ここではｎ型を付与する不純物元素としてリン（Ｐ）を用いた。このようなイオンドープ法により半導体層のリン（Ｐ）濃度は１×１０16〜１×１０19atoms／cm3の濃度範囲で添加する。このようにして、島状半導体層に低濃度ｎ型不純物領域を形成する。
この工程において、低濃度ｎ型不純物領域において、少なくともゲート電極７０１〜７０５に重なった部分に含まれるリン（Ｐ）の濃度勾配は、ゲート電極７０１〜７０５のテーパー部の膜厚変化を反映する。即ち、低濃度ｎ型不純物領域へ添加されるリン（Ｐ）の濃度は、ゲート電極に重なる領域において、ゲート電極の端部に向かって徐々に濃度が高くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン（Ｐ）の濃度が変化するためである。
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行う（ｎ+ドープ工程）。レジストのマスクを残し、さらにフォトマスクを用い、レジストマスクに重ねて新たなレジストマスクを形成する。これは、ゲート電極と島状半導体層の一部を覆うように形成する。そして、イオンドープ法において１０〜３０ｋｅＶの低加速電圧の条件で添加する。このようにして高濃度ｎ型不純物領域を形成する。この領域におけるゲート絶縁膜は、前述のようにゲート電極の加工のおいてオーバーエッチングが施されたため、当初の膜厚である１２０nmから薄くなり、７０〜１００nmとなっている。そのためこのような低加速電圧の条件でも良好にリン（P）を添加することができる。そして、この領域のリン（Ｐ）の濃度は１×１０20〜１×１０21atoms／cm3の濃度範囲となるようにする。
そして、ｐチャネル型ＴＦＴを形成する島状半導体層にソース領域およびドレイン領域とする高濃度ｐ型不純物領域を形成する。ここでは、ゲート電極をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に高濃度ｐ型不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層は、フォトマスクを用いてレジストマスクを形成し全面を被覆しておく。ここで形成される不純物領域はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。そして、ゲート電極と重ならない高濃度ｐ型不純物領域のボロン（Ｂ）濃度は、３×１０20〜３×１０21atoms／cm3となるようにする。また、ゲート電極と重なる不純物領域は、ゲート絶縁膜とゲート電極のテーパー部を介して不純物元素が添加されるので、実質的に低濃度ｐ型不純物領域として形成され、少なくとも１．５×１０19atoms／cm3以上の濃度とする。この高濃度ｐ型不純物領域および低濃度ｐ型不純物領域には、前工程においてリン（Ｐ）が添加されていて、高濃度ｐ型不純物領域には１×１０20〜１×１０21atoms／cm3の濃度で、低濃度ｐ型不純物領域には１×１０16〜１×１０19atoms／cm3の濃度で含有しているが、この工程で添加するボロン（Ｂ）の濃度をリン（Ｐ）濃度の１．５から３倍となるようにすることにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じなかった。
その後、実施例１の図３（Ａ）以降の工程に従って、活性化、保護絶縁膜、カラーフィルタ、第１層間絶縁膜の形成を行えばよい。
以降の工程は、実施例１及び実施例７に従えば図１６に示した液晶表示装置が完成する。
本実施例では、実施例１とは異なるゲート電極を用いた例を示す。
本実施例で示すＴＦＴのゲート電極は実施例１で示したように２層構造を有している。しかし、その第１層目と第２層目とはいずれもＴａ、Ｗ、Ｔｉ、Ｍｏから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成する点が異なる。その場合における最も好ましい組み合わせは、第１層目をＴａまたは窒化タンタル（ＴａＮ）、若しくは窒化タンタル（ＴａＮ）とＴａの積層構造で形成し、第２層目をＷで形成することである。
まず、実施例１と同様にして島状半導体層を形成した後、厚さ４０〜１５０ｎｍのゲート絶縁膜をプラズマＣＶＤ法またはスパッタ法により、シリコンを含む絶縁膜で形成する。
そして、ゲート絶縁膜上にゲート電極を形成するための第１の導電膜と第２の導電膜とを形成する。本実施例では、第１の導電膜をＴａで５０〜１００ｎｍの厚さに形成し、第２の導電膜をＷで１００〜３００ｎｍの厚さに形成する。
Ｔａ膜はスパッタ法で形成し、ＴａのターゲットをＡｒでスパッタする。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することができる。また、α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０ｎｍ程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることができる。
Ｗ膜はＷをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
次に、レジストによるマスクを形成し、ゲート電極を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１のテーパー形状の導電層（第１の導電層と第２の導電層）が形成される。
そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。イオントドープ法では、ドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域が形成される。第１の不純物領域には１×１０20〜１×１０21atomic/cm3の濃度範囲でｎ型を付与する不純物元素が添加される。
次に、第２のエッチング処理を行う。同様にＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極に５００ＷのＲＦ電力(13.56MHz)を供給し、プラズマを生成して行う。基板側（試料ステージ）には２０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりＷ膜を選択的に異方性エッチングし、第２の導電層を第１の矩形状の導電層とする。このとき第１のテーパー形状の導電層はそのまま残る。
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスにＯ2を添加するとＣＦ４とＯ２が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度には大きな差が生じ、Ｗ膜の選択的なエッチングが可能となる。
その後、第３のエッチング処理を行う。この条件は第１のエッチング処理と同じ条件で行い、端部に１５〜４５°の角度でテーパー部を有する第３の形状の導電層が形成される。導電層上のレジストによるマスクは、このエッチング時に同時に侵蝕され、第３のエッチング処理により第１の導電層と第２の導電層から成る第２のテーパー形状の導電層（第１の導電層と第２の導電層）が形成される。
この状態から、第４のエッチング処理を行う。この条件は第２のエッチング処理と同じ条件でエッチングを行い、Ｗ膜を選択的に異方性エッチングして第２の導電層を第２の矩形状の導電層とする。このとき第２のテーパー形状の導電層はそのまま残る。
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13/cm2のドーズ量で行い、島状半導体層に形成された第１の不純物領域の内側の領域に新な不純物領域を形成する。ドーピングは、第２の矩形状の導電層を不純物元素に対するマスクとして用い、第２のテーパー形状の導電層の下側の領域にも不純物元素が添加されるようなドーピング条件を用いる。従って、第２のテーパー形状の導電層と重なる第３の不純物領域と、第１の不純物領域と第３の不純物領域との間の第２の不純物領域とが形成される。ｎ型を付与する不純物元素は、第２の不純物領域で１×１０17〜１×１０19atoms/cm3の濃度となるようにし、第３の不純物領域で１×１０16〜１×１０18atoms/cm3の濃度となるようにする。
そして、ｐチャネル型ＴＦＴを形成する島状半導体層に一導電型とは逆の導電型の第４の不純物領域を形成する。第２の矩形状の導電層を不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層は、レジストのマスクで全面を被覆しておく。不純物領域はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。その領域の不純物濃度は２×１０20〜２×１０21atoms/cm3となるようにする。
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。また、第２の矩形状の導電層とする。このとき第２のテーパー形状の導電層が一体となってゲート電極８０１〜８０５として機能する。また、同様に容量電極８０６が形成される。
その後、実施例１の図３（Ａ）以降の工程に従って、活性化、保護絶縁膜、カラーフィルタ、第１層間絶縁膜の形成を行えばよい。
以降の工程は、実施例１及び実施例７に従えば図１７に示した液晶表示装置が完成する。
実施例７〜９を用いて得られたアクティブマトリクス型液晶表示装置の構成を図１８の斜視図を用いて説明する。図１８においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部９０４と、走査信号駆動回路９０５と、画像信号駆動回路９０６とその他の信号処理回路９０７とで構成される。画素部９０４には画素ＴＦＴ２０４と保持容量２０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路９０５と、画像信号駆動回路９０６はそれぞれゲート配線１２２とソース配線１５２で画素ＴＦＴ２０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）９０８が外部入力端子９０２に接続していて画像信号などを入力するのに用いる。そして接続配線９０３でそれぞれの駆動回路に接続している。また、対向基板９０９には図示していないが、遮光膜や透明電極が設けられている。
本実施例では実施例１に示したアクティブマトリクス基板の作製工程を応用して作製したＥＬ表示装置の例を図１９示す。
図１９において、基板１００１上に設けられたスイッチング用ＴＦＴ１１０２はｎチャネル型ＴＦＴを用いて形成される。作製プロセスは実施例１を参照すればよい。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、本願発明のｐチャネル型ＴＦＴを用いて形成しても構わない。
また、電流制御用ＴＦＴ１１０１はｐチャネル型ＴＦＴを用いて作製される（実施例１を参照）。このとき、スイッチング用ＴＦＴ１１０２のドレイン配線１００８は配線１００６によって電流制御用ＴＦＴのゲート電極に電気的に接続されている。また、１００４で示される配線は、スイッチング用ＴＦＴ１１０２のゲート電極を電気的に接続するゲート配線である。
また、本実施例では電流制御用ＴＦＴ１１０１をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
スイッチング用ＴＦＴ１１０２及び電流制御用ＴＦＴ１１０１の上には第１パッシベーション膜１００２が設けられ、その上にカラーフィルタ１００３が形成され、その上に樹脂絶縁膜でなる平坦化膜１００９が形成される。平坦化膜１００９を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
また、１０１０は透光性の高い導電膜でなる画素電極（ＥＬ素子の陽極）であり、電流制御用ＴＦＴ１１０１のドレインに電気的に接続される。画素電極１０１０としては透明導電膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
また、絶縁膜（好ましくは樹脂）で形成されたバンク１０１３a、１０１３bにより形成された溝（画素に相当する）の中に発光層１０１１が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
ただし、発光層として白色発光の材料を用いる場合、前記ＥＬ素子から発した光は前記基板を透過して放射され、その際、基板側に設けられたカラーフィルタ１００３によってカラー化される。また、有色発光の材料を用いる場合、カラーフィルタ１００３は色純度を高めるフィルタとしての役割を果たす。なお、ＴＦＴ素子の上にカラーフィルタ１００３を設けることによってＴＦＴを光の劣化から保護している。
また、１０１２は反射性の高い導電膜でなる陰極が発光層上に接して形成される。この陰極としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。
陰極１０１２まで形成された時点でＥＬ素子１１０３が完成する。なお、ここでいうＥＬ素子１１０３は、画素電極（陽極）１０１０、発光層１０１１、陰極１０１２で形成されたコンデンサを指す。
ところで、本実施例では、陰極１０１２の上にさらに第２パッシベーション膜１０１４を設けている。第２パッシベーション膜１０１４としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
以上のように本願発明のＥＬ表示パネルは図１９のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
なお、本実施例の構成は、実施例１〜６の構成と自由に組み合わせて実施することが可能である。
本実施例では、実施例１１に示したＴＦＴ構造において、実施例８に示したＴＦＴ構造とした例について説明する。説明には図２０を用いる。なお、図２０の構造と異なる点はＴＦＴ構造だけであるので、その他の説明は省略することとする。
図２０において、スイッチング用ＴＦＴ１３０２のゲート電極１２０２及び、電流制御用ＴＦＴ１３０１のゲート電極１２０１はテーパー形状を有している。このＴＦＴの作製方法は実施例８を参照すればよい。
実施例１１と同様に、発光層として白色発光の材料を用いる場合、前記ＥＬ素子から発した光は前記基板を透過して放射され、その際、基板側に設けられたカラーフィルタ１２０３によってカラー化される。また、有色発光の材料を用いる場合、カラーフィルタ１２０３は色純度を高めるフィルタとしての役割を果たす。なお、ＴＦＴ素子の上にカラーフィルタ１２０３を設けることによってＴＦＴを光の劣化から保護している。
なお、本実施例の構成は、実施例１〜６の構成と自由に組み合わせて実施することが可能である。
本実施例では、実施例１１に示したＴＦＴ構造において、実施例９に示したＴＦＴ構造とした例について説明する。説明には図２１を用いる。なお、図２１の構造と異なる点はＴＦＴ構造だけであるので、その他の説明は省略することとする。
図２１において、スイッチング用ＴＦＴ１５０２のゲート電極１４０２及び、電流制御用ＴＦＴ１５０１のゲート電極１４０１はテーパー形状を有している。このＴＦＴの作製方法は実施例８を参照すればよい。
実施例１１と同様に、発光層として白色発光の材料を用いる場合、前記ＥＬ素子から発した光は前記基板を透過して放射され、その際、基板側に設けられたカラーフィルタ１４０３によってカラー化される。また、有色発光の材料を用いる場合、カラーフィルタ１４０３は色純度を高めるフィルタとしての役割を果たす。なお、ＴＦＴ素子の上にカラーフィルタ１４０３を設けることによってＴＦＴを光の劣化から保護している。
なお、本実施例の構成は、実施例１〜６の構成と自由に組み合わせて実施することが可能である。
本実施例では、実施例１１〜１３を用いて作製されたＥＬ（エレクトロルミネッセンス）表示装置の上面図及び断面図について説明する。
図２２（Ａ）は本願発明を用いたＥＬ表示装置の上面図である。図２２（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース側駆動回路、４０１３はゲート側駆動回路であり、それぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
また、図２２（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
本願発明を用いて駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。本実施例では、白色発光層とカラーフィルタを組み合わせる方式を用いた。カラーフィルタは実施例１１〜１３に示したように画素電極の下層にカラーフィルタが存在している。また、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成する方式があるが、その場合は、カラーフィルタは色純度を高める役割を果たしている。勿論、単色発光のＥＬ表示装置とすることもできる。
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
実施例１では、トップゲート型ＴＦＴの例を示したが、本実施例では、ＴＦＴの構造が逆スタガ型ＴＦＴの例を示す。
ここでは、画素部における画素ＴＦＴ（ダブルゲート構造）に着目して図２４に説明する。
図２４において、基板上にゲート電極１６０１、容量電極１６０９を覆ってゲート絶縁膜１６０２が設けられている。このゲート絶縁膜１６０２上に半導体層が設けられている。半導体層のうち、ゲート電極の上方にはチャネル保護膜１６０４で保護されたチャネル形成領域が存在している。また、半導体層のうち、チャネル形成領域以外にはｎ型の導電性を付与する不純物が添加され、ソース領域、ドレイン領域、またはＬＤＤ領域が設けられている。半導体層を保護するために保護絶縁膜１６０５が形成されており、その保護絶縁膜上に接して赤色のカラーフィルタ１６０６が設けられている。また、カラーフィルタ１６０６を覆って層間絶縁膜が設けられている。また、接続電極１６０７によって画素電極１６０８と画素ＴＦＴが接続されている。また、容量電極と、ゲート絶縁膜と、容量電極上方の半導体層とで保持容量を構成している。
また、ＴＦＴ上方に形成されたカラーフィルタ１６０６は半導体層、特にチャネル形成領域１６０３を光の劣化から保護する目的で形成されている。また、画素電極の下方に形成されたカラーフィルタはカラー化のために形成されている。
実施例１では、トップゲート型ＴＦＴでポリシリコンを活性層とした例を示したが、本実施例では、ＴＦＴの構造が逆スタガ型ＴＦＴでアモルファスシリコンを半導体層とした例を示す。
ここでは、画素部における画素ＴＦＴ（シングルゲート構造）に着目して図２５に説明する。
図２５において、基板上にゲート電極１７０１を覆ってゲート絶縁膜１７０２が設けられている。このゲート絶縁膜１７０２上に半導体層からなる活性層１７０３が設けられている。半導体層上にリンがドーピングされたｎ型半導体層が形成され、ゲート電極の上方には、エッチングストッパー１７０４が形成されている。半導体層を保護するために保護絶縁膜１７０９が形成されており、その保護絶縁膜上に接して赤色のカラーフィルタ１７１０が設けられている。また、カラーフィルタ１７１０を覆って層間絶縁膜が設けられている。また、接続電極１７１１によって画素電極１７１２と画素ＴＦＴが接続されている。
また、ＴＦＴ上方に形成されたカラーフィルタ１７１０は半導体層、特にチャネル形成領域１７１０を光の劣化から保護する目的で形成されている。また、画素電極の下方に形成されたカラーフィルタはカラー化のために形成されている。
実施例１では、トップゲート型ＴＦＴとした例を示したが、本実施例では、ＴＦＴの構造がサイドウォールを有するＴＦＴ構造とした例を示す。
ここでは、画素部における画素ＴＦＴ（ダブルゲート構造）に着目して図２６に説明する。なお、実施例１と異なる点はＴＦＴ構造だけであるので、その他の説明は省略することとする。
ゲート電極はタングステンとシリサイドの積層構造で形成され、サイドウォールは異方性エッチングにより形成されている。
また、画素ＴＦＴ上方に形成されたカラーフィルタ１８００は半導体層、特にチャネル形成領域を光の劣化から保護する目的で形成されている。また、画素電極の下方に形成されたカラーフィルタはカラー化のために形成されている。
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２７及び図２８に示す。
図２７（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の信号制御回路に適用することができる。
図２７（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の信号制御回路に適用することができる。
図２７（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の信号制御回路に適用できる。
図２７（Ｄ）は頭部取り付け型のＥＬディスプレイの一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示部２３０４、光学系２３０５、表示装置２３０６等を含む。本願発明は表示装置２３０６に用いることができる。
図２７（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号制御回路に適用することができる。
図２７（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の信号制御回路に適用することができる。
図２８（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の信号制御回路に適用することができる。
図２８（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の信号回路に適用することができる。
図２８（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１７のどのような組み合わせからなる構成を用いても実現することができる。
アクティブマトリクス基板の作製工程を示す図。（実施例１） アクティブマトリクス基板を示す図。（実施例１） アクティブマトリクス基板の作製工程を示す図。（実施例１） 画素部の構造の一例を示す図。（実施例１） 画素部の構造の一例を示す図。（実施例２） カラーフィルタの配置例を示す図。 カラーフィルタの配置例を示す図。 アクティブマトリクス基板の作製工程を示す図。（実施例３） アクティブマトリクス基板の作製工程を示す図。（実施例４） ＡＭ−ＬＣＤの作製工程を示す図。（実施例４） アクティブマトリクス基板の断面構造の一例を示す図。（実施例５） アクティブマトリクス基板の作製工程を示す図。（実施例６） アクティブマトリクス基板の構造を示す図。（実施例６） アクティブマトリクス基板の構造を示す図。（実施例６） アクティブマトリクス型液晶表示装置の断面構造図。（実施例７） アクティブマトリクス型液晶表示装置の断面構造図。（実施例８） アクティブマトリクス型液晶表示装置の断面構造図。（実施例９） ＡＭ−ＬＣＤの外観を示す図。(実施例１０) アクティブマトリクス型ＥＬ表示装置の構成を示す図。 アクティブマトリクス型ＥＬ表示装置の構成を示す図。 アクティブマトリクス型ＥＬ表示装置の構成を示す図。 アクティブマトリクス型ＥＬ表示装置の外観を示す図。 非単結晶珪素膜に対する光の吸収率を示す図。 アクティブマトリクス基板を示す図。 アクティブマトリクス基板を示す図。 アクティブマトリクス基板を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。

Claims (13)

  1. 第１の基板の一方の面上の駆動回路部に設けられた第１の薄膜トランジスタと、
    前記第１の薄膜トランジスタ上に設けられた第１のカラーフィルタと、
    前記第１の基板の前記一方の面上の画素部に設けられた第２の薄膜トランジスタと、
    前記第２の薄膜トランジスタ上に設けられた絶縁膜と、
    前記絶縁膜上に設けられた第２のカラーフィルタと、
    前記第２のカラーフィルタ上に設けられ、前記第２の薄膜トランジスタと電気的に接続された画素電極と、
    前記第１の基板の前記一方の面に対向するように設けられた第２の基板と、
    前記第１の基板と前記第２の基板の間隔を保持する柱状スペーサと、
    前記第１の基板と前記第２の基板の間に設けられた液晶と、を有し、
    前記第１のカラーフィルタは赤のカラーフィルタであり、
    前記第２の薄膜トランジスタのゲート電極の上方には、前記第２のカラーフィルタが形成されていることを特徴とする液晶表示装置。
  2. 第１の基板の一方の面上の駆動回路部に設けられた第１の薄膜トランジスタと、
    前記第１の薄膜トランジスタ上に設けられた第１のカラーフィルタと、
    前記第１の基板の前記一方の面上の画素部に設けられた第２の薄膜トランジスタと、
    前記第２の薄膜トランジスタ上に設けられた第１の絶縁膜と、
    前記第１の絶縁膜上に設けられた第２のカラーフィルタと、
    前記第２のカラーフィルタ上に設けられた第２の絶縁膜と、
    前記第２の絶縁膜上に設けられ、前記第２の薄膜トランジスタと電気的に接続された画素電極と、
    前記第１の基板の前記一方の面に対向するように設けられた第２の基板と、
    前記第１の基板と前記第２の基板の間隔を保持する柱状スペーサと、
    前記第１の基板と前記第２の基板の間に設けられた液晶と、を有し、
    前記第１のカラーフィルタは赤のカラーフィルタであり、
    前記第２の薄膜トランジスタのゲート電極の上方には、前記第２のカラーフィルタが形成されていることを特徴とする液晶表示装置。
  3. 請求項２において、
    前記第２の絶縁膜は平坦化膜であることを特徴とする液晶表示装置。
  4. 第１の基板の一方の面上の駆動回路部に設けられた第１の薄膜トランジスタと、
    前記第１の薄膜トランジスタ上に設けられた第１のカラーフィルタと、
    前記第１の基板の前記一方の面上の画素部に設けられた第２の薄膜トランジスタと、
    前記第２の薄膜トランジスタ上に設けられた窒化珪素膜と、
    前記窒化珪素膜上に設けられた第２のカラーフィルタと、
    前記第２のカラーフィルタ上に設けられ、前記第２の薄膜トランジスタと電気的に接続された画素電極と、
    前記第１の基板の前記一方の面に対向するように設けられた第２の基板と、
    前記第１の基板と前記第２の基板の間隔を保持する柱状スペーサと、
    前記第１の基板と前記第２の基板の間に設けられた液晶と、を有し、
    前記第１のカラーフィルタは赤のカラーフィルタであり、
    前記第２の薄膜トランジスタのゲート電極の上方には、前記第２のカラーフィルタが形成されていることを特徴とする液晶表示装置。
  5. 第１の基板の一方の面上の駆動回路部に設けられた第１の薄膜トランジスタと、
    前記第１の薄膜トランジスタ上に設けられた第１のカラーフィルタと、
    前記第１の基板の前記一方の面上の画素部に設けられた第２の薄膜トランジスタと、
    前記第２の薄膜トランジスタ上に設けられた窒化珪素膜と、
    前記窒化珪素膜上に設けられた第２のカラーフィルタと、
    前記第２のカラーフィルタ上に設けられた絶縁膜と、
    前記絶縁膜上に設けられ、前記第２の薄膜トランジスタと電気的に接続された画素電極と、
    前記第１の基板の前記一方の面に対向するように設けられた第２の基板と、
    前記第１の基板と前記第２の基板の間隔を保持する柱状スペーサと、
    前記第１の基板と前記第２の基板の間に設けられた液晶と、を有し、
    前記第１のカラーフィルタは赤のカラーフィルタであり、
    前記第２の薄膜トランジスタのゲート電極の上方には、前記第２のカラーフィルタが形成されていることを特徴とする液晶表示装置。
  6. 請求項５において、
    前記絶縁膜は平坦化膜であることを特徴とする液晶表示装置。
  7. 請求項１乃至６のいずれか一項において、
    前記第２の薄膜トランジスタのゲート電極の上方に設けられた前記第２のカラーフィルタは一層からなることを特徴とする液晶表示装置。
  8. 請求項１乃至７のいずれか一項において、
    前記第１の基板と前記第２の基板はシール剤で貼り合わせられていることを特徴とする液晶表示装置。
  9. 請求項８において、
    前記シール剤には、フィラーが混入されていることを特徴とする液晶表示装置。
  10. 請求項１乃至９のいずれか一項において、
    前記第１及び前記第２の薄膜トランジスタは、逆スタガ型の薄膜トランジスタであることを特徴とする液晶表示装置。
  11. 請求項１乃至１０のいずれか一項において、
    前記第１及び前記第２の薄膜トランジスタの半導体層はポリシリコンを有することを特徴とする液晶表示装置。
  12. 請求項１乃至１１のいずれか一項において、
    前記第２の薄膜トランジスタの半導体層はアモルファスシリコンを有することを特徴とする液晶表示装置。
  13. 請求項１乃至１２のいずれか一項において、
    前記第２のカラーフィルタの画素配列は、ストライプパターン、斜めモザイク配列、三角モザイク配列、ＲＧＢＧ４画素配列またはＲＧＢＷ４画素配列のいずれかであることを特徴とする液晶表示装置。
JP2006144553A 2006-05-24 2006-05-24 液晶表示装置 Expired - Fee Related JP4494369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006144553A JP4494369B2 (ja) 2006-05-24 2006-05-24 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006144553A JP4494369B2 (ja) 2006-05-24 2006-05-24 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP35520599A Division JP2001175198A (ja) 1999-12-14 1999-12-14 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2006317955A JP2006317955A (ja) 2006-11-24
JP4494369B2 true JP4494369B2 (ja) 2010-06-30

Family

ID=37538625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006144553A Expired - Fee Related JP4494369B2 (ja) 2006-05-24 2006-05-24 液晶表示装置

Country Status (1)

Country Link
JP (1) JP4494369B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113148B1 (ko) 2009-09-04 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101789309B1 (ko) * 2009-10-21 2017-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
JP2011113736A (ja) * 2009-11-25 2011-06-09 Toshiba Mobile Display Co Ltd 有機ｅｌ装置及びその製造方法
JP2012163651A (ja) * 2011-02-04 2012-08-30 Sony Corp 有機ｅｌ表示装置及び電子機器
JP6582417B2 (ja) * 2015-01-19 2019-10-02 東レ株式会社 カラーフィルターオンアレイ基板及び表示装置
JP6907008B2 (ja) * 2017-04-17 2021-07-21 キヤノン株式会社 有機発光装置、有機発光装置の製造方法、及び撮像装置
CN109411519A (zh) * 2018-10-23 2019-03-01 云谷（固安）科技有限公司 显示面板及其制备方法、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186379A (ja) * 1996-12-25 1998-07-14 Casio Comput Co Ltd 液晶表示装置
JPH10197877A (ja) * 1996-12-28 1998-07-31 Casio Comput Co Ltd 液晶表示装置
JPH11190838A (ja) * 1997-09-30 1999-07-13 Toshiba Electronic Engineering Corp 液晶表示装置および液晶表示装置の製造方法
JP2000122071A (ja) * 1998-10-13 2000-04-28 Toshiba Corp 液晶表示素子及び液晶表示素子の製造方法
JP2000122074A (ja) * 1998-10-12 2000-04-28 Toshiba Electronic Engineering Corp 液晶表示装置
JP2000187229A (ja) * 1998-12-24 2000-07-04 Toshiba Corp 液晶表示装置
JP2000338525A (ja) * 1999-05-31 2000-12-08 Toshiba Corp マトリクスアレイ基板及びその製造方法
JP2001142077A (ja) * 1999-11-15 2001-05-25 Toshiba Corp 液晶表示装置
JP2001154205A (ja) * 1999-11-24 2001-06-08 Toshiba Corp アクティブマトリクス型の液晶表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186379A (ja) * 1996-12-25 1998-07-14 Casio Comput Co Ltd 液晶表示装置
JPH10197877A (ja) * 1996-12-28 1998-07-31 Casio Comput Co Ltd 液晶表示装置
JPH11190838A (ja) * 1997-09-30 1999-07-13 Toshiba Electronic Engineering Corp 液晶表示装置および液晶表示装置の製造方法
JP2000122074A (ja) * 1998-10-12 2000-04-28 Toshiba Electronic Engineering Corp 液晶表示装置
JP2000122071A (ja) * 1998-10-13 2000-04-28 Toshiba Corp 液晶表示素子及び液晶表示素子の製造方法
JP2000187229A (ja) * 1998-12-24 2000-07-04 Toshiba Corp 液晶表示装置
JP2000338525A (ja) * 1999-05-31 2000-12-08 Toshiba Corp マトリクスアレイ基板及びその製造方法
JP2001142077A (ja) * 1999-11-15 2001-05-25 Toshiba Corp 液晶表示装置
JP2001154205A (ja) * 1999-11-24 2001-06-08 Toshiba Corp アクティブマトリクス型の液晶表示装置

Also Published As

Publication number Publication date
JP2006317955A (ja) 2006-11-24

Similar Documents

Publication Publication Date Title
JP2001175198A (ja) 半導体装置およびその作製方法
KR100794154B1 (ko) 반도체 장치의 제작방법
US8957424B2 (en) Electroluminescence display device
JP4294622B2 (ja) 半導体装置の作製方法
JP4666723B2 (ja) 半導体装置の作製方法
JP2006126855A (ja) 表示装置
JP4494369B2 (ja) 液晶表示装置
JP2006313363A (ja) 表示装置
JP2006293385A (ja) 表示装置
JP4536187B2 (ja) 半導体装置およびその作製方法
JP4076720B2 (ja) 半導体装置の作製方法
JP4939689B2 (ja) 半導体装置およびその作製方法
JP4801249B2 (ja) 半導体装置の作製方法
JP3983460B2 (ja) 半導体装置の作製方法
JP5019677B2 (ja) 半導体装置およびその作製方法
JP4472082B2 (ja) 半導体装置の作製方法
JP2001053286A (ja) 半導体膜およびその作製方法
JP2001015764A (ja) 半導体装置およびその作製方法
JP5159005B2 (ja) 半導体装置の作製方法
JP4302357B2 (ja) 半導体装置の作製方法
JP2003303833A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees