RU2670219C1 - Пиксельный блок с тонкопленочным транзистором из низкотемпературного поликристаллического кремния и способ его изготовления - Google Patents

Пиксельный блок с тонкопленочным транзистором из низкотемпературного поликристаллического кремния и способ его изготовления Download PDF

Info

Publication number
RU2670219C1
RU2670219C1 RU2017125766A RU2017125766A RU2670219C1 RU 2670219 C1 RU2670219 C1 RU 2670219C1 RU 2017125766 A RU2017125766 A RU 2017125766A RU 2017125766 A RU2017125766 A RU 2017125766A RU 2670219 C1 RU2670219 C1 RU 2670219C1
Authority
RU
Russia
Prior art keywords
layer
semiconductor structure
insulating layer
forming
silicon nitride
Prior art date
Application number
RU2017125766A
Other languages
English (en)
Inventor
Цзую ЯН
Original Assignee
Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. filed Critical Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Application granted granted Critical
Publication of RU2670219C1 publication Critical patent/RU2670219C1/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Element Separation (AREA)

Abstract

Использование: для изготовления пиксельного блока с тонкопленочным транзистором из низкотемпературного поликристаллического кремния. Сущность изобретения заключается в том, что способ изготовления пиксельного блока с тонкопленочным транзистором из низкотемпературного поликристаллического кремния содержит: подготовку подложки и формирование буферного слоя на подложке; формирование слоя полупроводниковой структуры и первого изоляционного слоя, имеющих одинаковую толщину, и с расположением их в одном и том же слое; причем этап формирования буферного слоя на подложке включает этап: на подложке последовательно формируют слой нитрида кремния и слой оксида кремния; этап формирования на буферном слое слоя полупроводниковой структуры и первого изоляционного слоя, расположенных в одном и том же слое и имеющих одинаковую толщину, включает этапы, на которых: формируют аморфный кремниевый слой на буферном слое и осуществляют процесс кристаллизации аморфного слоя для формирования поликристаллического кремниевого слоя; структурируют аморфный кремниевый слой с помощью первого процесса фотолитографии для формирования слоя полупроводниковой структуры; формируют слой нитрида кремния, толщина которого совпадает с толщиной слоя полупроводниковой структуры, на слое полупроводниковой структуры и буферном слое там, где не сформирован слой полупроводниковой структуры; наносят негативный фоторезист на слой нитрида кремния в местах, не совпадающих с расположением слоя полупроводниковой структуры; структурируют слой нитрида кремния с помощью второго процесса фотолитографии; далее травят слой нитрида кремния на слое полупроводниковой структуры, чтобы травлением удалить слой нитрида кремния со слоя полупроводниковой структуры для формирования первого изоляционного слоя, толщина которого совпадает с толщиной слоя полупроводниковой структуры на обоих краях слоя полупроводниковой структуры. Технический результат: обеспечение возможности уменьшения побочного эффекта и улучшения электрических свойств. 3 н. и 7 з.п. ф-лы, 3 ил.

Description

ОБЛАСТЬ ТЕХНИКИ ИЗОБРЕТЕНИЯ
[0001] Настоящее изобретение относится к области техники воспроизведения изображений, а в частности, к пиксельному блоку с тонкопленочным транзистором из низкотемпературного поликристаллического кремния и способу его изготовления.
ПРЕДШЕСТВУЮЩИЙ УРОВЕНЬ ТЕХНИКИ ИЗОБРЕТЕНИЯ
[0002] Процедура формирования тонкопленочного транзистора (TFT - Thin-Film Transistor) из низкотемпературного поликристаллического кремния (LTPS - Low Temperature Poly-silicon) в соответствии с предшествующим уровнем техники состоит в следующем: сначала осаждают буферный слой, а затем формируют слой полупроводниковой структуры. Кроме того, другие элементы пиксельного блока с тонкопленочным транзистором из низкотемпературного поликристаллического кремния, такие как изоляционный слой, затвор и т.д., формируют на слое полупроводниковой структуры.
[0003] В соответствии с предшествующим уровнем техники слой полупроводниковой структуры формируют на буферном слое пиксельного блока с тонкопленочным транзистором из низкотемпературного поликристаллического кремния, в результате этого слой полупроводниковой структуры является выпуклым вверх относительно буферного слоя, и формируемый затем изоляционный слой образует ступенчатые выпуклые структуры на обоих краях слоя полупроводниковой структуры. Так, зазоры между затвором и слоем полупроводниковой структуры, формируемом на буферном слое, еще не приводят к возникновению побочного эффекта. Но с другой стороны, существуют ступенчатые структуры буферного слоя, и в процессе передачи сигналы становятся нестабильными и тем самым влияют на электрические свойства пиксельного блока с тонкопленочным транзистором из низкотемпературного поликристаллического кремния.
СУЩНОСТЬ ИЗОБРЕТЕНИЯ
[0004] Цель настоящего изобретения состоит в том, чтобы предложить пиксельный блок с тонкопленочным транзистором из низкотемпературного поликристаллического кремния, позволяющий уменьшить побочный эффект и улучшить его электрические свойства.
[0005] Для достижения вышеуказанных целей в настоящем изобретении используется следующее техническое решение: предложен способ изготовления пиксельного блока с тонкопленочным транзистором из низкотемпературного поликристаллического кремния, причем способ содержит этапы, на которых: подготавливают подложку и формируют буферный слой на подложке; на буферном слое формируют слой полупроводниковой структуры и первый изоляционный слой, имеющие одинаковую толщину, и с расположением их в одном и том же слое; причем этап формирования буферного слоя на подложке включает этап, когда последовательно формируют слой нитрида кремния и слой оксида кремния на подложке; этап формирования на буферном слое слоя полупроводниковой структуры и первого изоляционного слоя, имеющих одинаковую толщину, и с расположением их в одном и том же слое включает этапы, на которых формируют аморфный кремниевый слой на буферном слое и осуществляют процесс кристаллизации аморфного кремниевого слоя для формирования поликристаллического кремниевого слоя; структурируют аморфный кремниевый слой с помощью первого процесса фотолитографии для формирования слоя полупроводниковой структуры; формируют слой нитрида кремния на слое полупроводниковой структуры и буферном слое там, где слой полупроводниковой структуры не сформирован, при этом толщина слоя нитрида кремния совпадает с толщиной слоя полупроводниковой структуры; наносят негативный фоторезист на слой нитрида кремния в местах, не совпадающих с расположением слоя полупроводниковой структуры; структурируют слой нитрида кремния с помощью второго процесса фотолитографии; затем травят слой нитрида кремния на слое полупроводниковой структуры, чтобы удалить травлением слой нитрида кремния со слоя полупроводниковой структуры, для формирования первого изоляционного слоя, при этом толщина первого изоляционного слоя совпадает с толщиной слоя полупроводниковой структуры на обоих краях слоя полупроводниковой структуры.
[0006] Предлагаемый способ также включает этапы, на которых формируют нормальную область и сильнолегированные области с двух сторон нормальной области на слое полупроводниковой структуры с помощью третьего процесса фотолитографии и первого процесса легирования; затем формируют слаболегированную область между нормальной областью и сильнолегированными областями на слое полупроводниковой структуры с помощью четвертого процесса фотолитографии и второго процесса легирования.
[0007] Предлагаемый способ также включает этапы, на которых формируют второй изоляционный слой на слое полупроводниковой структуры и первом изоляционном слое; формируют слой затвора на втором изоляционном слое и структурируют слой затвора с помощью пятого процесса фотолитографии для формирования затвора; формируют третий изоляционный слой на затворе; формируют исток и сток блока тонкопленочного транзистора из низкотемпературного поликристаллического кремния на третьем изоляционном слое, причем исток и сток подсоединяют к слою полупроводниковой структуры, используя первые сквозные отверстия, выполненные во втором изоляционном слое и третьем изоляционном слое, соответственно; формируют четвертый изоляционный слой поверх истока и стока, формируют пиксельный электрод на четвертом изоляционном слое, который электрически подсоединяют к истоку или стоку, используя второе сквозное отверстие, выполненное в четвертом изоляционном слое.
[0008] Далее способ включает этапы, на которых формируют пятый изоляционный слой между четвертым изоляционным слоем и истоком и стоком; затем формируют общий электрод между пятым изоляционным слоем и четвертым изоляционным слоем, используемый вместе с пиксельным электродом для формирования жидкокристаллического конденсатора.
[0009] Для достижения вышеуказанных целей в настоящем изобретении используется еще одно техническое решение: предложен способ изготовления пиксельного блока с тонкопленочным транзистором из низкотемпературного поликристаллического кремния, причем способ включает этапы, на которых подготавливают подложку и формируют буферный слой на подложке; на буферном слое формируют слой полупроводниковой структуры и первый изоляционный слой, имеющие одинаковую толщину, и с расположением их в одном и том же слое.
[0010] Этап формирования буферного слоя на подложке включает этапы, когда последовательно формируют слой нитрида кремния и слой оксида кремния на подложке.
[0011] Этап формирования на буферном слое слоя полупроводниковой структуры и первого изоляционного слоя, имеющих одинаковую толщину, и с расположением их в одном и том же слое включает этапы, на которых формируют аморфный кремниевый слой на буферном слое и осуществляют процесс кристаллизации аморфного кремниевого слоя для формирования поликристаллического кремниевого слоя; структурируют аморфный кремниевый слой с помощью первого процесса фотолитографии для формирования слоя полупроводниковой структуры; формируют слой нитрида кремния на слое полупроводниковой структуры и буферном слое там, где слой полупроводниковой структуры не сформирован, при этом толщина слоя нитрида кремния совпадает с толщиной слоя полупроводниковой структуры; наносят негативный фоторезист на слой нитрида кремния в местах, не совпадающих с расположением слоя полупроводниковой структуры; структурируют слой нитрида кремния с помощью второго процесса фотолитографии; затем травят слой нитрида кремния на слое полупроводниковой структуры, чтобы удалить травлением слой нитрида кремния со слоя полупроводниковой структуры, для формирования первого изоляционного слоя, при этом толщина первого изоляционного слоя совпадает с толщиной слоя полупроводниковой структуры на обоих краях слоя полупроводниковой структуры.
[0012] Предлагаемый способ также включает этапы, на которых формируют нормальную область и сильнолегированные области с двух сторон нормальной области на слое полупроводниковой структуры с помощью третьего процесса фотолитографии и первого процесса легирования; затем формируют слаболегированную область между нормальной областью и сильнолегированными областями на слое полупроводниковой структуры с помощью четвертого процесса фотолитографии и второго процесса легирования.
[0013] Предлагаемый способ также включает этапы, на которых формируют второй изоляционный слой на слое полупроводниковой структуры и первом изоляционном слое; формируют слой затвора на втором изоляционном слое и структурируют слой затвора с помощью пятого процесса фотолитографии для формирования затвора; формируют третий изоляционный слой на затворе; формируют исток и сток блока тонкопленочного транзистора из низкотемпературного поликристаллического кремния на третьем изоляционном слое, причем исток и сток подсоединяют к слою полупроводниковой структуры, используя первые сквозные отверстия, выполненные во втором изоляционном слое и третьем изоляционном слое, соответственно; формируют четвертый изоляционный слой на истоке и стоке, формируют пиксельный электрод на четвертом изоляционном слое, который электрически подсоединяют к истоку или стоку, используя второе сквозное отверстие, выполненное в четвертом изоляционном слое.
[0014] Далее способ включает этапы, на которых формируют пятый изоляционный слой между четвертым изоляционным слоем и истоком и стоком; затем формируют общий электрод между пятым изоляционным слоем и четвертым изоляционным слоем, используемый вместе с пиксельным электродом для формирования жидкокристаллического конденсатора.
[0015] Для достижения вышеуказанных целей в настоящем изобретении используется еще одно техническое решение: предложен пиксельный блок с тонкопленочным транзистором из низкотемпературного поликристаллического кремния, причем пиксельный блок с тонкопленочным транзистором из низкотемпературного поликристаллического кремния содержит: подложку; буферный слой, расположенный на подложке; слой полупроводниковой структуры и первый изоляционный слой, расположенные в одном слое и имеющие одинаковую толщину.
[0016] Буферный слой содержит слой нитрида кремния и слой оксида кремния, последовательно сформированные на подложке.
[0017] Пиксельный блок с тонкопленочным транзистором из низкотемпературного поликристаллического кремния также содержит: второй изоляционный слой, расположенный на слое полупроводниковой структуры и первом изоляционном слое; затвор, расположенный на втором изоляционном слое; третий изоляционный слой, расположенный на затворе; исток и сток, расположенные на третьем изоляционном слое, причем исток и сток подсоединяют к слою полупроводниковой структуры, используя первые сквозные отверстия, выполненные во втором изоляционном слое и третьем изоляционном слое, соответственно; четвертый изоляционный слой, расположенный на истоке и стоке; пиксельный электрод, расположенный на четвертом изоляционном слое, который электрически подсоединяют к истоку или стоку, используя второе сквозное отверстие, выполненное в четвертом изоляционном слое.
[0018] Пиксельный блок с тонкопленочным транзистором из низкотемпературного поликристаллического кремния также содержит: пятый изоляционный слой, расположенный между четвертым изоляционным слоем и истоком и стоком; общий электрод, расположенный между пятым изоляционным слоем и четвертым изоляционным слоем и используемый вместе с пиксельным электродом для формирования жидкокристаллического конденсатора.
[0019] Преимущества настоящего изобретения отличаются от условий, известных из предшествующего уровня техники, в настоящем изобретении формируют слой полупроводниковой структуры и первый изоляционный слой, расположенные в одном и том же слое, при этом они имеют одинаковую толщину, для того чтобы второй изоляционный слой, формируемый позже, мог иметь плоскую форму без выпуклых структур. Таким образом, слой затвора может располагаться на плоском втором изоляционном слое, чтобы обеспечивать постоянный зазор для слоя полупроводниковой структуры и предотвратить возникновение побочных эффектов из-за неравномерного зазора между слоем затвора и слоем полупроводниковой структуры, обусловленного наличием отдельных выпуклых структур во втором изоляционном слое. При этом можно улучшить электрические свойства пиксельного блока с тонкопленочным транзистором из низкотемпературного поликристаллического кремния.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
[0020] На Фиг. 1 показана блок-схема способа изготовления пиксельного блока с тонкопленочным транзистором, предлагаемого в рассматриваемом варианте исполнения настоящего изобретения.
[0021] На Фиг. 2 показана схема процесса, соответствующая способу, представленному на Фиг. 1.
[0022] На Фиг. 3 показана структурная схема пиксельного блока с тонкопленочным транзистором, предлагаемого в рассматриваемом варианте исполнения настоящего изобретения.
ПОДРОБНОЕ ОПИСАНИЕ ЦЕЛЕСООБРАЗНЫХ ВАРИАНТОВ ИСПОЛНЕНИЯ
[0023] Обратимся к Фиг. 1 и 2. На Фиг. 1 показана блок-схема способа изготовления пиксельного блока с тонкопленочным транзистором, предлагаемого в рассматриваемом варианте исполнения настоящего изобретения, а на Фиг. 2 показана схема процесса, соответствующая способу, представленному на Фиг. 1. Как показано на Фиг. 1 и Фиг. 2, способ изготовления, предлагаемый в рассматриваемом варианте исполнения настоящего изобретения содержит следующие этапы:
[0024] этап S1, когда подготавливают подложку 11 и формируют буферный слой 12 на подложке 11.
[0025] В частности, на подложке последовательно формируют слой 121 нитрида кремния и слой 122 оксида кремния, чтобы получить буферный слой 12;
[0026] этап S2, когда формируют слой 13 полупроводниковой структуры и первый изоляционный слой 14, имеющие одинаковую толщину, и с расположением их в одном и том же слое.
[0027] Данный этап, в частности, заключается в следующем: в первую очередь формируют аморфный кремниевый слой 133 на буферном слое 12, а именно в этом варианте исполнения аморфный кремниевый слой 133 формируют на слое 122 оксида кремния. Затем осуществляют процесс кристаллизации аморфного кремниевого слоя 133 для формирования поликристаллического кремниевого слоя 134. В частности, кристаллизация может быть выполнена с помощью отжига эксимерным лазером (ELA - Excimer Laser Annealing), а затем аморфный кремниевый слой 134 структурируют с помощью первого процесса фотолитографии для формирования слоя 13 полупроводниковой структуры. Кроме того, слой 14 нитрида кремния, толщина которого совпадает с толщиной слоя 13 полупроводниковой структуры, формируют на слое 13 полупроводниковой структуры и буферном слое 12 там, где не сформирован слой 13 полупроводниковой структуры, в частности на слое 122 оксида кремния. Негативный фоторезист 141 наносят на слой 14 нитрида кремния в местах, не совпадающих с расположением слоя 13 полупроводниковой структуры, и слой 14 нитрида кремния структурируют с помощью второго процесса фотолитографии. Кроме того, травят слой 14 нитрида кремния на слое полупроводниковой структуры, чтобы травлением удалить слой 14 нитрида кремния со слоя 13 полупроводниковой структуры для формирования первого изоляционного слоя 142, при этом толщина первого изоляционного слоя совпадает с толщиной слоя 13 полупроводниковой структуры на обоих краях слоя 13 полупроводниковой структуры.
[0028] Этап структуризации аморфного кремниевого слоя 134 с помощью первого процесса фотолитографии, в частности, включает этапы, на которых в первую очередь на аморфный кремниевый слой 134 наносят фоторезист, а затем осуществляют экспонирование и проявление и т.д. для удаления лишнего аморфного кремниевого слоя 134. Вполне понятно, что принцип последующих процессов фотолитографии такой же, как и первый процесс фотолитографии, за исключением отдельных пунктов.
[0029] После того, как сформируют первый изоляционный слой 142, далее на слое 13 полупроводниковой структуры формируют нормальную область 130 и сильнолегированные области 131 с двух сторон нормальной области 130 с помощью третьего процесса фотолитографии и первого процесса легирования; затем на слое 13 полупроводниковой структуры формируют слаболегированную область 132 между нормальной областью 130 и сильнолегированными областями 131 с помощью четвертого процесса фотолитографии и второго процесса легирования.
[0030] Сильнолегированные области 131 и слаболегированная область 132 обе относятся к N-типу, вводимому с помощью ионного легирования. Различия вносятся за счет разных соотношений.
[0031] Способ в данном варианте исполнения также включает этапы, на которых формируют второй изоляционный слой 15 на слое 13 полупроводниковой структуры и первом изоляционном слое 142; формируют слой 16 затвора на втором изоляционном слое 15. Поскольку толщина слоя 13 полупроводниковой структуры и первого изоляционного слоя 142 одинаковая, поверхность второго изоляционного слоя 15 может иметь плоскую форму. Таким образом, можно устранить неравномерность поверхности второго изоляционного слоя 15. Например, побочные эффекты могут возникать из-за отдельных выпуклых структур, которые делают неравномерным зазор между слоем 16 затвора и слоем 13 полупроводниковой структуры. Соответственно, можно обеспечить более стабильную последующую передачу сигналов и улучшить электрические свойства пиксельного блока с тонкопленочным транзистором из низкотемпературного поликристаллического кремния.
[0032] В этом варианте исполнения настоящего изобретения слой 16 затвора также обрабатывают с помощью процесса фотолитографии для формирования затвора 161. Кроме того, формируют третий изоляционный слой 17 поверх затвора 161, причем в этом варианте исполнения третий изоляционный слой 17 содержит слой 171 оксида кремния и слой 172 нитрида кремния.
[0033] Кроме того, на третьем изоляционном слое 17 формируют исток 18 и сток 19 блока 10 тонкопленочного транзистора из низкотемпературного поликристаллического кремния, причем процедура формирования истока 18 и стока 19 аналогична процедуре формирования затвора 161. Повторное описание здесь не приводится. В этом варианте исполнения исток 18 и сток 19 подсоединяют к слою 13 полупроводниковой структуры с помощью первых сквозных отверстий М1, выполненных во втором изоляционном слое 15 и в третьем изоляционном слое 17, соответственно.
[0034] Кроме того, поверх истока 18 и стока 19 формируют четвертый изоляционный слой 110, а на четвертом изоляционном слое 110 формируют пиксельный электрод 100, который электрически подсоединяют к истоку 18 или стоку 19 с помощью второго сквозного отверстия М2, выполненного в четвертом изоляционном слое 110. В этом варианте исполнения пиксельный электрод 100 электрически соединен со стоком 19. В других вариантах исполнения пиксельный электрод 100 может быть электрически соединен с истоком 18.
[0035] Кроме того, между четвертым изоляционным слоем 110 и истоком 18 и стоком 19 формируют пятый изоляционный слой 120. Кроме того, между пятым изоляционным слоем 120 и четвертым изоляционным слоем 110 формируют общий электрод 130, используемый вместе с пиксельным электродом 100 для формирования жидкокристаллического конденсатора.
[0036] Следовательно, пиксельный блок 10 с тонкопленочным транзистором из низкотемпературного поликристаллического кремния, изготовленный в соответствии со способом, предлагаемым в рассмотренном варианте исполнения настоящего изобретения, обладает меньшим побочным эффектом и лучшими электрическими свойствами.
[0037] На основе вышеуказанного способа, в данном варианте исполнения настоящего изобретения также предлагается пиксельный блок с тонкопленочным транзистором из низкотемпературного
поликристаллического кремния. Обратимся к Фиг. 3 для описания изобретения.
[0038] Как показано на Фиг. 3, пиксельный блок 10 с тонкопленочным транзистором из низкотемпературного поликристаллического кремния, предлагаемый в рассматриваемом варианте исполнения настоящего изобретения, содержит подложку 11, буферный слой 12, слой 13 полупроводниковой структуры и первый изоляционный слой 142.
[0039] Буферный слой 12 содержит слой 121 нитрида кремния и слой 122 оксида кремния, при этом слой 121 нитрида кремния и слой 122 оксида кремния последовательно формируют на подложке 11.
[0040] Слой 13 полупроводниковой структуры и первый изоляционный слой 142 расположены в одном и том же слое, формируемом на слое 122 оксида кремния, при этом толщина слоя 13 полупроводниковой структуры и первого изоляционного слоя 142 одинаковая. Изготовление слоя 13 полупроводниковой структуры и первого изоляционного слоя 142 раскрыто выше. Повторное описание здесь не приводится.
[0041] В этом варианте исполнения слой 13 полупроводниковой структуры также содержит нормальную область 130 и сильнолегированные области 131 с двух сторон нормальной области 130. Кроме того, слой 13 полупроводниковой структуры также содержит слаболегированную область 132 между нормальной областью 131 и сильнолегированными областями 132.
[0042] Кроме того, пиксельный блок 10 с тонкопленочным транзистором из низкотемпературного поликристаллического кремния также содержит второй изоляционный слой 15, затвор 161, третий изоляционный слой 17, исток 18, сток 19, четвертый изоляционный слой 110 и пиксельный электрод 100.
[0043] Второй изоляционный слой 15 расположен на слое 13 полупроводниковой структуры и первом изоляционном слое 142. Затвор 161 расположен на втором изоляционном слое 15. Третий изоляционный слой 17 включает в себя слой 171 оксида кремния и слой 172 нитрида кремния, последовательно расположенные сверху затвора 161. Исток 18 и сток 19 расположены на третьем изоляционном слое 17, при этом исток 18 и сток 19 подсоединены к слою 13 полупроводниковой структуры с помощью первых сквозных отверстий М1, выполненных во втором изоляционном слое 15 и третьем изоляционном слое 17, соответственно. Четвертый изоляционный слой 110 расположен сверху истока 18 и стока 19. Пиксельный электрод 100 расположен на четвертом изоляционном слое 110 и электрически соединен с истоком 18 или стоком 19 с помощью второго сквозного отверстия М2, выполненного в четвертом изоляционном слое 110.
[0044] Кроме того, пиксельный блок 10 с тонкопленочным транзистором из низкотемпературного поликристаллического кремния также содержит пятый изоляционный слой 120 и общий электрод 130. Пятый изоляционный слой 120 расположен между четвертым изоляционным слоем 110 и истоком 18 и стоком 19. Общий электрод 130 расположен между пятым изоляционным слоем 120 и четвертым изоляционным слоем 110 и используется вместе с пиксельным электродом 100 для формирования жидкокристаллического конденсатора.
[0045] В заключение следует отметить, что настоящее изобретение может уменьшить побочный эффект пиксельного блока 10 с тонкопленочным транзистором из низкотемпературного поликристаллического кремния и улучшить его электрические свойства.
[0046] Выше раскрыты конкретные варианты исполнения настоящего изобретения, однако объем настоящего изобретения не ограничивается ими, а изменение или замена, легко производимые любыми специалистами в данной области техники, входят в объем правовой охраны изобретения. Таким образом, объем правовой охраны изобретения должен определяться формулой изобретения.

Claims (60)

1. Способ изготовления пиксельного блока с тонкопленочным транзистором из низкотемпературного поликристаллического кремния, в котором: подготавливают подложку и формируют буферный слой на подложке; формируют слой полупроводниковой структуры и первый изоляционный слой, имеющие одинаковую толщину, и с расположением их в одном и том же слое;
причем этап формирования буферного слоя на подложке включает этап: на подложке последовательно формируют слой нитрида кремния и слой оксида кремния;
этап формирования на буферном слое слоя полупроводниковой структуры и первого изоляционного слоя, расположенных в одном и том же слое и имеющих одинаковую толщину, включает этапы, на которых: формируют аморфный кремниевый слой на буферном слое и осуществляют процесс кристаллизации аморфного слоя для формирования поликристаллического кремниевого слоя;
структурируют аморфный кремниевый слой с помощью первого процесса фотолитографии для формирования слоя полупроводниковой структуры;
формируют слой нитрида кремния, толщина которого совпадает с толщиной слоя полупроводниковой структуры, на слое полупроводниковой структуры и буферном слое там, где не сформирован слой полупроводниковой структуры;
наносят негативный фоторезист на слой нитрида кремния в местах, не совпадающих с расположением слоя полупроводниковой структуры;
структурируют слой нитрида кремния с помощью второго процесса фотолитографии;
далее травят слой нитрида кремния на слое полупроводниковой структуры, чтобы травлением удалить слой нитрида кремния со слоя полупроводниковой структуры для формирования первого изоляционного слоя, толщина которого совпадает с толщиной слоя полупроводниковой структуры на обоих краях слоя полупроводниковой структуры.
2. Способ по п. 1, в котором дополнительно:
формируют нормальную область и сильнолегированные области по двум сторонам нормальной области на слое полупроводниковой структуры с помощью третьего процесса фотолитографии и первого процесса легирования;
затем формируют слаболегированную область между нормальной областью и сильнолегированными областями на слое полупроводниковой структуры с помощью четвертого процесса фотолитографии и второго процесса легирования.
3. Способ по п. 2, в котором дополнительно:
формируют второй изоляционный слой на слое полупроводниковой структуры и первом изоляционном слое;
формируют слой затвора на втором изоляционном слое и структурируют слой затвора с помощью пятого процесса фотолитографии для формирования затвора;
формируют третий изоляционный слой поверх затвора;
формируют исток и сток блока тонкопленочного транзистора из низкотемпературного поликристаллического кремния на третьем изоляционном слое, причем исток и сток подсоединяют к слою полупроводниковой структуры с помощью первых сквозных отверстий, выполненных во втором изоляционном слое и третьем изоляционном слое соответственно;
формируют четвертый изоляционный слой поверх истока и стока, а на четвертом изоляционном слое формируют пиксельный электрод, который электрически подсоединен к истоку или стоку с помощью второго сквозного отверстия, выполненного в четвертом изоляционном слое.
4. Способ по п. 3, в котором дополнительно:
формируют пятый изоляционный слой между четвертым изоляционным слоем и истоком и стоком;
затем формируют общий электрод между пятым изоляционным слоем и четвертым изоляционным слоем, используемый вместе с пиксельным электродом для формирования жидкокристаллического конденсатора.
5. Способ изготовления пиксельного блока с тонкопленочным транзистором из низкотемпературного поликристаллического кремния, в котором:
подготавливают подложку и формируют буферный слой на подложке;
формируют слой полупроводниковой структуры и первый изоляционный слой, имеющие одинаковую толщину, и с расположением их в одном и том же слое,
этап формирования буферного слоя на подложке включает этап, на котором:
на подложке последовательно формируют слой нитрида кремния и слой оксида кремния, а
этап формирования на буферном слое слоя полупроводниковой структуры и первого изоляционного слоя, расположенных в одном и том же слое и имеющих одинаковую толщину, включает этапы, на которых:
формируют аморфный кремниевый слой на буферном слое и осуществляют процесс кристаллизации аморфного слоя для формирования поликристаллического кремниевого слоя;
структурируют аморфный кремниевый слой с помощью первого процесса фотолитографии для формирования слоя полупроводниковой структуры;
формируют слой нитрида кремния, толщина которого совпадает с толщиной слоя полупроводниковой структуры, на слое полупроводниковой структуры и буферном слое там, где не сформирован слой полупроводниковой структуры;
наносят негативный фоторезист на слой нитрида кремния в местах, не совпадающих с расположением слоя полупроводниковой структуры;
структурируют слой нитрида кремния с помощью второго процесса фотолитографии;
далее травят слой нитрида кремния на слое полупроводниковой структуры, чтобы травлением удалить слой нитрида кремния со слоя полупроводниковой структуры для формирования первого изоляционного слоя, толщина которого совпадает с толщиной слоя полупроводниковой структуры на обоих краях слоя полупроводниковой структуры.
6. Способ по п. 5, в котором дополнительно:
формируют нормальную область и сильнолегированные области по двум сторонам нормальной области на слое полупроводниковой структуры с помощью третьего процесса фотолитографии и первого процесса легирования;
затем формируют слаболегированную область между нормальной областью и сильнолегированными областями на слое полупроводниковой структуры с помощью четвертого процесса фотолитографии и второго процесса легирования.
7. Способ по п. 6, в котором дополнительно:
формируют второй изоляционный слой на слое полупроводниковой структуры и первом изоляционном слое;
формируют слой затвора на втором изоляционном слое и структурируют слой затвора с помощью пятого процесса фотолитографии для формирования затвора;
формируют третий изоляционный слой поверх затвора;
формируют исток и сток блока тонкопленочного транзистора из низкотемпературного поликристаллического кремния на третьем изоляционном слое, причем исток и сток подсоединены к слою полупроводниковой структуры с помощью первых сквозных отверстий, выполненных во втором изоляционном слое и третьем изоляционном слое соответственно;
формируют четвертый изоляционный слой поверх истока и стока, а на четвертом изоляционном слое формируют пиксельный электрод, который электрически подсоединен к истоку или стоку с помощью второго сквозного отверстия, выполненного в четвертом изоляционном слое.
8. Способ по п. 7, в котором дополнительно:
формируют пятый изоляционный слой между четвертым изоляционным слоем и истоком и стоком;
затем формируют общий электрод между пятым изоляционным слоем и четвертым изоляционным слоем, используемый вместе с пиксельным электродом для формирования жидкокристаллического конденсатора.
9. Пиксельный блок с тонкопленочным транзистором из низкотемпературного поликристаллического кремния, содержащий:
подложку;
буферный слой, расположенный на подложке;
слой полупроводниковой структуры и первый изоляционный слой, расположенные в одном и том же слое и имеющие одинаковую толщину,
причем
буферный слой включает слой нитрида кремния и слой оксида кремния, последовательно сформированные на подложке,
отличающийся тем, что дополнительно содержит:
второй изоляционный слой, расположенный на слое полупроводниковой структуры и первом изоляционном слое;
затвор, расположенный на втором изоляционном слое;
третий изоляционный слой, расположенный поверх затвора;
исток и сток, расположенные на третьем изоляционном слое, причем исток и сток подсоединены к слою полупроводниковой структуры с помощью первых сквозных отверстий, выполненных во втором изоляционном слое и третьем изоляционном слое соответственно;
четвертый изоляционный слой, расположенный поверх истока и стока;
пиксельный электрод, расположенный на четвертом изоляционном слое и электрически подсоединенный к истоку или стоку с помощью второго сквозного отверстия, выполненного в четвертом изоляционном слое.
10. Пиксельный блок с тонкопленочным транзистором из низкотемпературного поликристаллического кремния по п. 9, который содержит:
пятый изоляционный слой, расположенный между четвертым изоляционным слоем и истоком и стоком;
общий электрод, расположенный между пятым изоляционным слоем и четвертым изоляционным слоем, используемый вместе с пиксельным электродом для формирования жидкокристаллического конденсатора.
RU2017125766A 2014-12-31 2015-01-28 Пиксельный блок с тонкопленочным транзистором из низкотемпературного поликристаллического кремния и способ его изготовления RU2670219C1 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410856610.1A CN104538354B (zh) 2014-12-31 2014-12-31 一种ltps tft像素单元及其制造方法
CN201410856610.1 2014-12-31
PCT/CN2015/071708 WO2016106923A1 (zh) 2014-12-31 2015-01-28 一种ltps tft像素单元及其制造方法

Publications (1)

Publication Number Publication Date
RU2670219C1 true RU2670219C1 (ru) 2018-10-19

Family

ID=52853858

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017125766A RU2670219C1 (ru) 2014-12-31 2015-01-28 Пиксельный блок с тонкопленочным транзистором из низкотемпературного поликристаллического кремния и способ его изготовления

Country Status (7)

Country Link
US (1) US9589999B2 (ru)
JP (1) JP6542897B2 (ru)
KR (1) KR101963066B1 (ru)
CN (1) CN104538354B (ru)
GB (1) GB2548732B (ru)
RU (1) RU2670219C1 (ru)
WO (1) WO2016106923A1 (ru)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355632A (zh) * 2015-10-14 2016-02-24 深圳市华星光电技术有限公司 一种ltps阵列基板以及液晶显示面板
CN105527771A (zh) * 2016-02-18 2016-04-27 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN106653686B (zh) * 2016-11-28 2020-04-28 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制备方法、阵列基板、显示设备
CN116454097A (zh) * 2020-03-31 2023-07-18 群创光电股份有限公司 电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078274B2 (en) * 2001-03-30 2006-07-18 Sanyo Electric Co., Ltd. Method of forming active matrix type display including a metal layer having a light shield function
US20100047975A1 (en) * 2008-08-22 2010-02-25 Innolux Display Corp. Method for fabricating low temperature poly-silicon thin film transistor substrate background
CN102709284A (zh) * 2011-05-27 2012-10-03 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法
CN103489828A (zh) * 2013-09-30 2014-01-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
CN103943630A (zh) * 2013-12-24 2014-07-23 厦门天马微电子有限公司 Tft基板及其制作方法、显示面板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173648A (ja) * 1987-12-28 1989-07-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
JPH02132831A (ja) * 1988-11-14 1990-05-22 Casio Comput Co Ltd 配線形成基板面の平坦化方法
JP2003298065A (ja) * 2002-04-02 2003-10-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4610982B2 (ja) * 2003-11-11 2011-01-12 シャープ株式会社 半導体装置の製造方法
JP3949650B2 (ja) * 2003-12-09 2007-07-25 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の作製方法
CN100335955C (zh) * 2003-12-24 2007-09-05 友达光电股份有限公司 透射反射式液晶显示板
JP4449076B2 (ja) * 2004-04-16 2010-04-14 セイコーエプソン株式会社 半導体装置の製造方法
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
US7745268B2 (en) 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
KR101223417B1 (ko) * 2007-12-18 2013-01-17 삼성전자주식회사 반도체 소자 및 이의 제조방법
CN102197485B (zh) * 2008-10-23 2013-07-17 夏普株式会社 半导体装置及其制造方法以及显示装置
JP2010139600A (ja) * 2008-12-10 2010-06-24 Seiko Epson Corp 液晶表示装置の製造方法
JP5261268B2 (ja) 2009-04-02 2013-08-14 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
JP2013030467A (ja) * 2011-06-24 2013-02-07 Semiconductor Energy Lab Co Ltd 発光装置および発光装置の作製方法
KR101811703B1 (ko) * 2011-08-04 2017-12-26 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
CN103018974B (zh) * 2012-11-30 2016-05-25 京东方科技集团股份有限公司 液晶显示装置、多晶硅阵列基板及制作方法
CN103268855B (zh) * 2012-12-19 2015-12-09 上海天马微电子有限公司 多晶硅形成方法、tft阵列基板制造方法及显示装置
KR20150044327A (ko) 2013-10-16 2015-04-24 삼성디스플레이 주식회사 전계 완화 박막트랜지스터, 이의 제조 방법 및 이를 포함하는 표시장치
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
CN103972050A (zh) * 2014-05-14 2014-08-06 京东方科技集团股份有限公司 多晶硅薄膜、多晶硅薄膜晶体管及阵列基板的制备方法
CN104022076B (zh) * 2014-05-27 2017-01-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN203871327U (zh) * 2014-05-28 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR20160053001A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078274B2 (en) * 2001-03-30 2006-07-18 Sanyo Electric Co., Ltd. Method of forming active matrix type display including a metal layer having a light shield function
US20100047975A1 (en) * 2008-08-22 2010-02-25 Innolux Display Corp. Method for fabricating low temperature poly-silicon thin film transistor substrate background
CN102709284A (zh) * 2011-05-27 2012-10-03 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法
CN103489828A (zh) * 2013-09-30 2014-01-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
CN103943630A (zh) * 2013-12-24 2014-07-23 厦门天马微电子有限公司 Tft基板及其制作方法、显示面板

Also Published As

Publication number Publication date
GB201708786D0 (en) 2017-07-19
CN104538354B (zh) 2018-01-09
CN104538354A (zh) 2015-04-22
JP6542897B2 (ja) 2019-07-10
KR20170101978A (ko) 2017-09-06
US9589999B2 (en) 2017-03-07
JP2018503981A (ja) 2018-02-08
GB2548732A (en) 2017-09-27
KR101963066B1 (ko) 2019-07-31
WO2016106923A1 (zh) 2016-07-07
GB2548732B (en) 2020-09-23
US20160343749A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
US9964854B2 (en) Doping method for array substrate and manufacturing equipment of the same
GB2548279B (en) Method of forming an low temperature Poly-Silicon Thin-Film Transistor LTPS TFT Having Dual Gate Structure
US10249734B2 (en) Poly-silicon thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
US9935177B2 (en) Manufacturing methods of thin film transistor having an ohmic contact region and array substrate including the same
US9437435B2 (en) LTPS TFT having dual gate structure and method for forming LTPS TFT
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
WO2015180269A1 (zh) 一种阵列基板、其制作方法及显示装置
WO2016106899A1 (zh) 阵列基板及阵列基板制造方法
RU2670219C1 (ru) Пиксельный блок с тонкопленочным транзистором из низкотемпературного поликристаллического кремния и способ его изготовления
US9634121B2 (en) Method of manufacturing display panel
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
JP2015514321A (ja) Ｔｆｔ、該ｔｆｔを製造するマスク、アレイ基板及び表示装置
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
US9627543B2 (en) Thin film transistor and method for manufacturing the same, array substrate including the thin film transistor and display device including the array substrate
US10340365B2 (en) Method of manufacturing a thin film transistor
US20160322388A1 (en) Array substrate, its manufacturing method and display device
CN101740524A (zh) 薄膜晶体管阵列基板的制造方法
CN107425011B (zh) 阵列基板及其制作方法、显示装置
JP2008042218A (ja) 薄膜トランジスタパネルの製造方法
CN106252277B (zh) 低温多晶硅薄膜晶体管阵列基板、制作方法以及显示装置
US8766270B2 (en) Pixel structure and manufacturing method thereof
KR101291896B1 (ko) 표시장치용 박막트랜지스터 제조방법
JP2014033136A (ja) 表示装置およびその製造方法
WO2015188542A1 (zh) 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法
CN113113428A (zh) 一种阵列基板及其制备方法