CN106653686B - 薄膜晶体管及其制备方法、阵列基板、显示设备 - Google Patents
薄膜晶体管及其制备方法、阵列基板、显示设备 Download PDFInfo
- Publication number
- CN106653686B CN106653686B CN201611061662.5A CN201611061662A CN106653686B CN 106653686 B CN106653686 B CN 106653686B CN 201611061662 A CN201611061662 A CN 201611061662A CN 106653686 B CN106653686 B CN 106653686B
- Authority
- CN
- China
- Prior art keywords
- layer
- active layer
- insulating layer
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Abstract
本发明实施例公开了一种薄膜晶体管的制备方法、由该方法制备所得的薄膜晶体管、应用该薄膜晶体管的阵列基板以及应用该阵列基板的显示设备。该方法包括：提供基板，在所述基板一侧的表面形成预设形状的有源层，所述有源层的表面具有刻蚀用的光刻胶层；在所述有源层的周侧形成辅助绝缘层；在所述辅助绝缘层和有源层的表面形成栅绝缘层。本发明通过在有源层的周侧增加辅助绝缘层，使得栅绝缘层在有源层的周侧的覆盖性较好，有效改善由于栅极绝缘层覆盖性差导致的器件可靠性差的问题。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管的制备方法、由该方法制备所得的薄膜晶体管、应用该薄膜晶体管的阵列基板以及应用该阵列基板的显示设备。
背景技术
薄膜晶体管(Thin-film transistor，TFT)由于其良好的开关特性，目前被广泛应用于显示设备之中。
如图1所示，现有的薄膜晶体管的结构一般包括基板11、有源层12和栅极绝缘层13，有源层12形成于基板上侧的表面，栅绝缘层13覆盖有源层12以及部分的基板11。
然而，在图1所示的薄膜晶体管内，由于栅绝缘层13在有源层的边缘的覆盖性较差，有源层12边缘上的膜层比位于中间的主沟道区域上的膜层要薄。在薄膜晶体管使用时，有源层12内膜层较薄的边缘区域首先达到饱和电流，此时有源层12边缘区域会被开启；后续，随着有源层12中间的主沟道区域的电流的持续上升，主沟道区域也达到饱和电流，主沟道区域也被开启，使得整个薄膜晶体管开启。这种情况导致现有薄膜晶体管的开关可靠性较差。
发明内容
本发明实施例的目的是提供一种薄膜晶体管的制备方法、由该方法制备所得的薄膜晶体管、应用该薄膜晶体管的阵列基板以及应用该阵列基板的显示设备，以解决上述问题。
为解决上述技术问题，本发明实施例提供一种薄膜晶体管的制备方法，包括：
提供基板，在所述基板一侧的表面形成预设形状的有源层，所述有源层的表面具有刻蚀用的光刻胶层；
在所述有源层的周侧形成辅助绝缘层；
在所述辅助绝缘层和有源层的表面形成栅绝缘层。
在本发明实施例中，在所述基板一侧的表面形成预设形状的有源层，具体包括：
在基板一侧的表面沉积非晶硅材料；
对所沉积的非晶硅材料进行晶化，得到多晶硅材料；
在所述多晶硅材料的表面形成光刻胶层；
图案化所述光刻胶层，以得到用于形成所述预设形状的有源层的图案；
基于所述光刻胶层刻蚀所述多晶硅材料，得到预设形状的多晶硅材料，以作为有源层。
在本发明实施例中，图案化所述光刻胶，以得到用于形成所述预设形状的有源层的图案，具体包括：
图案化所述光刻胶层，以得到周侧为斜坡状的有源层的图案。
在本发明实施例中，对所沉积的非晶硅材料进行晶化，具体包括：
通过激光晶化工艺、固相晶化工艺或快速热退火工艺对所沉积的非晶硅材料进行晶化。
在本发明实施例中，在所述有源层的周侧形成辅助绝缘层，具体包括：
在位于所述有源层表面的光刻胶层和所述基板的表面沉积绝缘层；
去除位于所述有源层表面的光刻胶层以及位于所述该光刻胶层上的绝缘层，得到位于所述有源层周侧的辅助绝缘层。
在本发明实施例中，去除位于所述有源层表面的光刻胶层以及位于所述该光刻胶层上的绝缘层时，所述方法还包括：
去除位于所述有源层周侧的预设厚度的绝缘层，以得到厚度小于所述有源层的辅助绝缘层。
在本发明实施例中，去除位于所述有源层表面的光刻胶层、位于所述该光刻胶层上的绝缘层以及位于所述有源层周侧的预设厚度的绝缘层，具体包括：
通过湿法刻蚀的方式去除位于所述有源层表面的光刻胶层、位于所述该光刻胶层上的绝缘层以及位于所述有源层周侧的预设厚度的绝缘层。
为解决上述技术问题，本发明实施例提供一种薄膜晶体管，所述薄膜晶体管是通过前述发明内容内制备方法所制备得到。
为解决上述技术问题，本发明实施例提供一种阵列基板，其特征在于，所述阵列基板包括前述发明内容所述的薄膜晶体管。
为解决上述技术问题，本发明实施例提供一种显示设备，其特征在于，所述显示设备包括前述发明内容所述的阵列基板。
由以上本发明实施例提供的技术方案可见，本发明实施例所提供的薄膜晶体管的制备方法、由该方法制备所得的薄膜晶体管、应用该薄膜晶体管的阵列基板以及应用该阵列基板的显示设备，通过在有源层的周侧增加辅助绝缘层，使得栅绝缘层在有源层的周侧的覆盖性较好，有效改善由于栅极绝缘层覆盖性差导致的器件可靠性差的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中薄膜晶体管的示意图。
图2为本发明实施例中薄膜晶体管的制备方法的流程图。
图3为本发明实施例中薄膜晶体管的制备方法内提供基板，在所述基板一侧的表面形成预设形状的有源层，所述有源层的表面具有刻蚀用的光刻胶层的具体流程图。
图4为本发明实施例中薄膜晶体管的制备方法内在所述有源层的周侧形成辅助绝缘层的具体流程图。
图5至图11为本发明实施例中薄膜晶体管的制备方法的各个阶段内器件示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
其次，在详述本发明实施例中，为便于说明，表示薄膜晶体管结构的剖面图不会依照一般比例做局部放大，而且所述附图仅为示例，在此不应限定本发明所保护的范围。此外，在实际制造过程中，该器件应该包括长度、宽度和深度的三维空间尺寸。
图2为本发明实施例中薄膜晶体管的制备方法的流程图。该制备方法具体包括步骤101至103。
步骤101：提供基板，在所述基板一侧的表面形成预设形状的有源层，所述有源层的表面具有刻蚀用的光刻胶层；
步骤102：在所述有源层的周侧形成辅助绝缘层；
步骤103：在所述辅助绝缘层和有源层的表面形成栅绝缘层。
本发明实施例所提供的薄膜晶体管的制备方法、由该方法制备所得的薄膜晶体管、应用该薄膜晶体管的阵列基板以及应用该阵列基板的显示设备，通过在有源层的周侧增加辅助绝缘层，使得栅绝缘层在有源层的周侧的覆盖性较好，有效改善由于栅极绝缘层覆盖性差导致的器件可靠性差的问题。
具体地，在执行步骤101时，基板一般为平整板状，可以通过在基板一侧的表面通过沉积等工艺手段形成有源层，有源层具有预设形状，例如可以周侧呈斜坡的块状。初始，有源层平铺于整个基板的一侧表面，后续通过光刻胶层来刻蚀，得到预设形状的有源层，所保留的有源层的顶端仍保留遮挡该有源层的光刻胶层。
以下结合图3所示的该步骤的具体流程图以及图5至8所示的各阶段的示意图来详细描述步骤101的具体过程。
步骤111、提供基板21，在基板21的一侧的表面沉积非晶硅材料。
步骤112、这个非晶硅材料经过例如激光晶化工艺、固相晶化工艺或快速热退火工艺等工艺处理后，得到多晶硅材料22，如图5所示。
步骤113、在多晶硅材料22的表面形成光刻胶层23，如图6所示。
步骤114、对光刻胶层23进行图案化，以得到用于形成预设形状的有源层的图案，如图7所示。
在实际应用中，光刻胶23采用负性胶，可以通过掩膜板覆盖于光刻胶层23，再通过对光刻胶层23进行曝光和显影，从而去除待开口区域的光刻胶层23，暴露出后续需处理的多晶硅材料22，仅保留后续用于形成有源层的光刻胶层23。在本发明实施例中，此时光刻胶23的Tape角为钝角，光刻胶层23的开口用于形成周侧为斜坡状的有源层。
步骤115、基于所述光刻胶层刻蚀所述多晶硅材料，得到预设形状的多晶硅材料，以作为有源层，如图8所示。
在实际应用中，可以采用里干法刻蚀、湿法刻蚀或激光刻蚀等多种工艺，来将未被光刻胶23覆盖的多晶硅材料去除，从而得到预设形状的多晶硅材料作为有源层22，此时的有源层22的周侧大致呈斜坡状。
具体地，在执行步骤102时，有源层位于基板的一侧表面并呈块状，利用沉积等工艺手段在有源层的周侧的基板上形成辅助绝缘层，该辅助绝缘层的材料可以采用氧化硅或/或氮化硅材料制得。
以下结合图4所示的该步骤的具体流程图以及图9至10所示的各阶段的剖视图来详细描述步骤102的具体过程。
步骤121、在位于所述有源层表面的光刻胶层和所述基板的表面沉积绝缘层24，如图9所示。
在实际应用中，绝缘层24可以是氧化硅或/或氮化硅材料，这两种材料可以混用也可以层叠，在此不做赘述。
步骤122、去除位于所述有源层表面的光刻胶层以及位于所述该光刻胶层上的绝缘层，得到位于所述有源层周侧的辅助绝缘层，如图10所示。
在实际应用中，可以通过例如湿法刻蚀的去除沉积在光刻胶层23侧壁表面的绝缘层24，再通过对光刻胶层23暴露出来的侧壁进行曝光，从而将光刻胶层23、位于光刻胶层23上的绝缘层24以及位于有源层22周侧的预设厚度的绝缘层24一并去除，仅保留厚度小于所述有源层的辅助绝缘层24。
具体地，在执行步骤103时，通过前述步骤，基板的表面具有有源层以及位于有源层周侧的辅助绝缘层，通过沉积等工艺手段在有源层和辅助绝缘层的表面形成栅极绝缘层，栅极绝缘层的材料为业内公知技术，在此不做赘述。
结合图11所示，在有源层22和辅助绝缘层24的表面形成栅绝缘层25并使得栅绝缘层25与有源层22形成直接接触，从而得到薄膜晶体管。
后续可以在通过前述方法制备所得薄膜晶体管的栅绝缘层25上形成栅极(未图示)，以得到完整的阵列基板。当然，还可以通过这种阵列基板得到显示设备，此为本领域普通技术人员所熟知的技术，在此不做赘述。
综上，本发明实施例所提供的薄膜晶体管的制备方法、由该方法制备所得的薄膜晶体管、应用该薄膜晶体管的阵列基板以及应用该阵列基板的显示设备，通过在有源层的周侧增加辅助绝缘层，使得栅绝缘层在有源层的周侧的覆盖性较好，有效改善由于栅极绝缘层覆盖性差导致的器件可靠性差的问题。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的实施例而已，并不用于限制本发明。对于本领域技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
Claims (8)
1.一种薄膜晶体管的制备方法，其特征在于，包括：
提供基板，在所述基板一侧的表面形成预设形状的有源层，所述有源层的表面具有刻蚀用的光刻胶层；
在所述有源层的周侧形成辅助绝缘层，所述有源层的周侧为斜坡状，所述辅助绝缘层的厚度小于所述有源层的厚度；
在所述辅助绝缘层和有源层的表面形成栅绝缘层;
其中，在所述基板一侧的表面形成预设形状的有源层，具体包括：
在基板一侧的表面沉积非晶硅材料；
对所沉积的非晶硅材料进行晶化，得到多晶硅材料；
在所述多晶硅材料的表面形成光刻胶层；
图案化所述光刻胶层，以得到用于形成周侧为斜坡状的有源层的图案，且所述光刻胶层朝向所述基板的顶角为钝角；
基于所述光刻胶层刻蚀所述多晶硅材料，得到周侧为斜坡状的多晶硅材料，以作为有源层。
2.如权利要求1所述的薄膜晶体管的制备方法，其特征在于，对所沉积的非晶硅材料进行晶化，具体包括：
通过激光晶化工艺、固相晶化工艺或快速热退火工艺对所沉积的非晶硅材料进行晶化。
3.如权利要求1所述的薄膜晶体管的制备方法，其特征在于，在所述有源层的周侧形成辅助绝缘层，具体包括：
在位于所述有源层表面的光刻胶层和所述基板一侧的表面沉积绝缘层；
去除位于所述有源层表面的光刻胶层以及位于所述光刻胶层上的绝缘层，得到位于所述有源层周侧的辅助绝缘层。
4.如权利要求3所述的薄膜晶体管的制备方法，其特征在于，去除位于所述有源层表面的光刻胶层以及位于所述光刻胶层上的绝缘层时，所述方法还包括：
去除位于所述有源层周侧的预设厚度的绝缘层。
5.如权利要求4所述的薄膜晶体管的制备方法，其特征在于，去除位于所述有源层表面的光刻胶层、位于所述光刻胶层上的绝缘层以及位于所述有源层周侧的预设厚度的绝缘层，具体包括：
通过湿法刻蚀的方式去除位于所述有源层表面的光刻胶层、位于所述光刻胶层上的绝缘层以及位于所述有源层周侧的预设厚度的绝缘层。
6.一种薄膜晶体管，其特征在于，所述薄膜晶体管是通过前述权利要求1至5中任一项方法所制备得到。
7.一种阵列基板，其特征在于，所述阵列基板包括前述权利要求6所述的薄膜晶体管。
8.一种显示设备，其特征在于，所述显示设备包括前述权利要求7所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611061662.5A CN106653686B (zh) | 2016-11-28 | 2016-11-28 | 薄膜晶体管及其制备方法、阵列基板、显示设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611061662.5A CN106653686B (zh) | 2016-11-28 | 2016-11-28 | 薄膜晶体管及其制备方法、阵列基板、显示设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106653686A CN106653686A (zh) | 2017-05-10 |
| CN106653686B true CN106653686B (zh) | 2020-04-28 |
Family
ID=58812643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611061662.5A Active CN106653686B (zh) | 2016-11-28 | 2016-11-28 | 薄膜晶体管及其制备方法、阵列基板、显示设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106653686B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943630A (zh) * | 2013-12-24 | 2014-07-23 | 厦门天马微电子有限公司 | Tft基板及其制作方法、显示面板 |
| CN104538354A (zh) * | 2014-12-31 | 2015-04-22 | 深圳市华星光电技术有限公司 | 一种ltps tft像素单元及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101947808B1 (ko) * | 2012-02-29 | 2019-04-25 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| CN103489918A (zh) * | 2012-06-08 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种薄膜晶体管和阵列基板及其制造方法 |
| KR102023937B1 (ko) * | 2012-12-21 | 2019-09-23 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그의 제조방법 |
-
2016
- 2016-11-28 CN CN201611061662.5A patent/CN106653686B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943630A (zh) * | 2013-12-24 | 2014-07-23 | 厦门天马微电子有限公司 | Tft基板及其制作方法、显示面板 |
| CN104538354A (zh) * | 2014-12-31 | 2015-04-22 | 深圳市华星光电技术有限公司 | 一种ltps tft像素单元及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106653686A (zh) | 2017-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10607890B2 (en) | Selective removal of semiconductor fins | |
| US9035430B2 (en) | Semiconductor fin on local oxide | |
| US9559009B2 (en) | Gate structure cut after formation of epitaxial active regions | |
| US9935177B2 (en) | Manufacturing methods of thin film transistor having an ohmic contact region and array substrate including the same | |
| US10192874B2 (en) | Nonvolatile memory cell and fabrication method thereof | |
| US9922834B2 (en) | Semiconductor device and fabrication method thereof | |
| CN105047723A (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| CN104425220A (zh) | 图案的形成方法 | |
| US20170062586A1 (en) | Method for manufacturing split-gate power device | |
| US11456367B2 (en) | Trench gate structure and method of forming a trench gate structure | |
| US9287397B2 (en) | Semiconductor device and method of fabricating same | |
| CN106373967A (zh) | 阵列基板及其制备方法、显示装置 | |
| RU2670219C1 (ru) | Пиксельный блок с тонкопленочным транзистором из низкотемпературного поликристаллического кремния и способ его изготовления | |
| US10043675B2 (en) | Semiconductor device and method for fabricating the same | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| US10297595B2 (en) | Fin-FET devices and fabrication methods thereof | |
| CN106653686B (zh) | 薄膜晶体管及其制备方法、阵列基板、显示设备 | |
| KR20150044645A (ko) | 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| US10497724B2 (en) | Manufacturing method of a thin film transistor and manufacturing method of an array substrate | |
| US20190245064A1 (en) | Semiconductor device and fabrication method thereof | |
| CN101976685B (zh) | 具有蚀刻停止层的晶体管结构及其制作方法 | |
| US10170369B1 (en) | Semiconductor device and fabrication method thereof | |
| TW201417165A (zh) | 利用板氧化物層來增加半導體元件中塊氧化物厚度之技術 | |
| CN104409347A (zh) | 薄膜晶体管的制备方法和阵列基板的制备方法 | |
| CN107833890A (zh) | Sonos存储器栅极结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201210 Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd. Address before: No. 188, CHENFENG Road, Kunshan high tech Zone, Kunshan City, Suzhou City, Jiangsu Province Patentee before: Kunshan New Flat Panel Display Technology Center Co.,Ltd. |
|
| TR01 | Transfer of patent right |