WO2020077861A1 - 一种阵列基板及其制备方法 - Google Patents

一种阵列基板及其制备方法 Download PDF

Info

Publication number
WO2020077861A1
WO2020077861A1 PCT/CN2018/124436 CN2018124436W WO2020077861A1 WO 2020077861 A1 WO2020077861 A1 WO 2020077861A1 CN 2018124436 W CN2018124436 W CN 2018124436W WO 2020077861 A1 WO2020077861 A1 WO 2020077861A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate insulating
insulating layer
metal pattern
layer
oxide semiconductor
Prior art date
Application number
PCT/CN2018/124436
Other languages
English (en)
French (fr)
Inventor
葛世民
Original Assignee
深圳市华星光电半导体显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电半导体显示技术有限公司 filed Critical 深圳市华星光电半导体显示技术有限公司
Publication of WO2020077861A1 publication Critical patent/WO2020077861A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

提供一种阵列基板及其制备方法，所述方法包括以下步骤：在衬底基板（20）上依次形成第一金属图案（211）、栅极绝缘层（22）、氧化物半导体层（23），分别采用湿蚀刻和干蚀刻在对应第一金属图案（211）的位置对氧化物半导体层（23）及栅极绝缘层（22）蚀刻，形成栅极绝缘层过孔（26）；在氧化物半导体层（23）上形成第二金属图案（270）且通过栅极绝缘层过孔（26）与第一金属图案（211）接触。

Description

一种阵列基板及其制备方法 技术领域
本申请涉及面板制造技术领域，尤其涉及一种阵列基板及其制备方法。
 背景技术
在有源矩阵驱动的LCD显示技术中，为了提高氧化物TFT稳定性，刻蚀阻挡层(ESL)结构的TFT被广泛采用，该结构可有效降低外界环境因素与源漏电极的刻蚀损伤对背沟道的影响。然而，ESL结构的阵列制造方法需要更多的光罩次数，且显著增加TFT Size和寄生电容。背沟道蚀刻型（BCE）结构的TFT无需蚀刻阻挡层，沟道较ESL结构可显著缩小，但常规的BCE IGZO LCD Array flow需要6道光罩，即栅极（M1）、栅极绝缘层过孔（GI Viahole）、半导体IGZO层、源漏极（M2）、钝化层过孔（PV Viahole）、像素电极（Pixel ITO）等，仍存在光罩次数较多，生产成本较高的问题。
因此，现有技术存在缺陷，急需改进。
 技术问题
本申请提供一种阵列基板及其制备方法，能够减少在制备阵列基板中的光罩次数，简化工艺，节约成本。
 技术解决方案
为实现上述目的，本申请提供的技术方案如下：
本申请提供一种阵列基板的制备方法，所述方法包括以下步骤：
步骤S10，在衬底基板上沉积第一金属层，并图案化形成栅极与第一金属图案；
步骤S11，在所述栅极上依次形成栅极绝缘层、氧化物半导体层，并采用湿法蚀刻工艺在对应所述第一金属图案的相应位置对所述氧化物半导体层以及部分所述栅极绝缘层进行蚀刻，形成中间孔；
步骤S12，采用干法蚀刻工艺对对应所述中间孔的所述栅极绝缘层的剩余部分进行蚀刻，形成栅极绝缘层过孔；
步骤S13，在所述氧化物半导体层上形成第二金属层，图案化后形成薄膜晶体管与第二金属图案，所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。
在本申请的阵列基板的制备方法中，所述栅极绝缘层包括层叠设置于所述栅极上的第一栅极绝缘层与第二栅极绝缘层，所述步骤S11中包括以下步骤：
步骤S110，采用湿法蚀刻工艺对所述氧化物半导体层以及所述第二栅极绝缘层进行蚀刻形成中间孔。
在本申请的阵列基板的制备方法中，在对应所述中间孔的位置，所述氧化物半导体层的蚀刻面积大于所述栅极绝缘层的蚀刻面积。
在本申请的阵列基板的制备方法中，所述步骤S12中包括以下步骤：
步骤S120，采用干法蚀刻工艺对对应所述中间孔的所述第一栅极绝缘层进行蚀刻，形成所述栅极绝缘层过孔。
在本申请的阵列基板的制备方法中，所述步骤S13中包括以下步骤：
步骤S130，采用半色调掩膜板进行光罩制程，去除对应所述半色调掩膜板完全透光区域的所述第二金属层与所述氧化物半导体层，形成对应所述栅极与所述第一金属图案的氧化物半导体图案；去除对应所述半色调掩膜板部分透光区域的所述第二金属层，形成所述薄膜晶体管的源漏极以及对应所述第一金属图案的所述第二金属图案。
在本申请的阵列基板的制备方法中，一部分所述第二金属图案与对应的所述氧化物半导体图案接触，剩余部分所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。
在本申请的阵列基板的制备方法中，在所述步骤S11中，在进行湿法蚀刻工艺之前，所述方法还包括以下步骤：在所述氧化物半导体层上形成金属氧化物层。
在本申请的阵列基板的制备方法中，在所述步骤S11中，所述湿法蚀刻工艺包括以下步骤：采用湿法蚀刻工艺在对应所述第一金属图案的相应位置对所述金属氧化物层、所述氧化物半导体层以及部分所述栅极绝缘层进行蚀刻，形成所述中间孔。
在本申请的阵列基板的制备方法中，所述步骤S13包括以下步骤：
在所述金属氧化物层上形成第二金属层，图案化后形成薄膜晶体管与第二金属图案，所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。
为实现上述目的，本申请还提供一种采用上述制备方法制备的阵列基板。
为实现上述目的，本申请还提供一种阵列基板，包括：
衬底基板；
第一金属图案，制备于所述衬底基板上；
栅极绝缘层，制备于所述第一金属图案上；
氧化物半导体层，制备于所述栅极绝缘层上；
栅极绝缘层过孔，贯穿所述氧化物半导体层与所述栅极绝缘层并与所述第一金属图案接触；
第二金属图案，对应所述第一金属图案制备于所述氧化物半导体层上；
其中，所述栅极绝缘层过孔是分别通过湿法蚀刻工艺和干法蚀刻工艺形成的，且所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。
在本申请的阵列基板中，还包括与所述第一金属图案同层制备的栅极，所述栅极与所述第一金属图案间隔设置。
在本申请的阵列基板中，所述氧化物半导体层上还制备有金属氧化物层，所述栅极绝缘层过孔分别贯穿所述金属氧化物层、所述氧化物半导体层以及所述栅极绝缘层。
在本申请的阵列基板中，通过所述湿法蚀刻工艺形成贯穿所述氧化物半导体层与部分所述栅极绝缘层的中间孔。
在本申请的阵列基板中，通过所述干法蚀刻工艺形成接触所述第一金属图案的所述栅极绝缘层过孔。
在本申请的阵列基板中，在对应所述中间孔的位置，所述氧化物半导体层的蚀刻面积大于所述栅极绝缘层的蚀刻面积。
在本申请的阵列基板中，所述栅极绝缘层为含有氮化硅和氧化硅的复合膜层。
 有益效果
本申请的有益效果为：相较于现有的阵列基板的制造工艺，本申请提供的阵列基板及其制备方法，通过使用5道光罩工艺，即通过对栅极、栅极绝缘层过孔、源漏极、钝化层过孔、像素电极的光罩工艺来完成阵列基板的制程，从而缩减了光罩的使用次数。其中，在制备栅极绝缘层过孔的制程中，通过使用1次湿刻和1次干刻得到该栅极绝缘层过孔，优化了制备工艺，并能达到优化栅极绝缘层与氧化物半导体层的界面，在简化工艺的同时保证了第一金属图案与第二金属图案的直接低阻抗接触，从而保证基板良好的导电性能。
 附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的制备方法流程图；
图2A~2H为本申请实施例提供的阵列基板的制备流程示意图；
图3为本申请又一实施例提供的阵列基板的制备方法流程图;
图4A~4F为本申请又一实施例提供的阵列基板的制备流程示意图。
 本发明的实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
本申请针对现有技术的背沟道蚀刻结构的阵列基板，制备工艺中存在光罩次数较多，生产成本较高的技术问题，本实施例能够解决该缺陷。
如图1所示，为本申请实施例提供的阵列基板的制备方法流程图。结合图2A~2H所示，为本申请实施例提供的阵列基板的制备流程示意图。所述方法包括以下步骤：
步骤S10，在衬底基板上沉积第一金属层，并图案化形成栅极与第一金属图案。
具体参照图2A所示，在衬底基板20上沉积一层第一金属层21，所述第一金属层21图案化后形成栅极210与第一金属图案211。所述栅极210与所述第一金属图案211间隔分布。
步骤S11，在所述栅极上依次形成栅极绝缘层、氧化物半导体层，并采用湿法蚀刻工艺在对应所述第一金属图案的相应位置对所述氧化物半导体层以及部分所述栅极绝缘层进行蚀刻，形成中间孔。
结合图2B所示，在所述栅极210上依次形成栅极绝缘层22、氧化物半导体层23以及第一光刻胶层24。其中，所述栅极绝缘层22包括层叠设置于所述栅极210上的第一栅极绝缘层220与第二栅极绝缘层221；所述氧化物半导体层23的材料可以为铟镓锌氧化物（IGZO）。
在一种实施例中，所述第一栅极绝缘层220与所述第二栅极绝缘层221的材料分别为SiOx与SiNx中的一种。当然，所述栅极绝缘层22的材料并不限于以上两种材料。上述方法由于可以实现所述栅极绝缘层22与所述氧化物半导体层23的连续沉膜，因此可以降低界面的污染和缺陷数量。
其中，所述步骤S11中包括以下步骤：
步骤S110，采用湿法蚀刻工艺对所述氧化物半导体层以及所述第二栅极绝缘层进行蚀刻形成中间孔。
结合图2C所示，在黄光制程后，采用湿法蚀刻工艺通过HF酸等可同时蚀刻所述氧化物半导体层23与所述第二栅极绝缘层221的蚀刻液，在对应所述第一金属图案211的位置形成所述中间孔25。
在一种实施例中，在对应所述中间孔25的位置，所述氧化物半导体层23的蚀刻面积大于所述第二栅极绝缘层221的蚀刻面积。
步骤S12，采用干法蚀刻工艺对对应所述中间孔的所述栅极绝缘层的剩余部分进行蚀刻，形成栅极绝缘层过孔。
在本实施例中，所述步骤S12包括以下步骤：
步骤S120，采用干法蚀刻工艺对对应所述中间孔的所述第一栅极绝缘层进行蚀刻，形成所述栅极绝缘层过孔。
结合图2D所示，采用干法蚀刻工艺对所述第一栅极绝缘层220进行蚀刻，将所述第一栅极绝缘层220对应所述中间孔25的部分去除掉，形成连通所述第一金属图案211的栅极绝缘层过孔26。之后，去除所述氧化物半导体层23表面剩余的所述第一光刻胶24。
步骤S13，在所述氧化物半导体层上形成第二金属层，图案化后形成薄膜晶体管与第二金属图案，所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。
结合图2E~2F所示，在所述氧化物半导体层23上形成第二金属层27，在所述第二金属层27上形成第二光刻胶层28，采用半色调掩膜板29进行光罩制程。
具体地，所述步骤S13包括以下步骤：
步骤S130，采用半色调掩膜板进行光罩制程，去除对应所述半色调掩膜板完全透光区域的所述第二金属层与所述氧化物半导体层，形成对应所述栅极与所述第一金属图案的氧化物半导体图案；去除对应所述半色调掩膜板部分透光区域的所述第二金属层，形成所述薄膜晶体管的源漏极以及对应所述第一金属图案的所述第二金属图案。
光罩工艺完成后，对应所述半色调掩膜板29的完全透光区域291处的所述第二金属层27与所述氧化物半导体层23被蚀刻，形成氧化物半导体图案230；对应所述半色调掩膜板29的部分透光区域292的所述第二金属层27被蚀刻，保留对应所述半色调掩膜板29的不透光区域290处的所述第二金属层27与所述氧化物半导体层23，形成第二金属图案270与源漏极271。
其中，一部分所述第二金属图案270与对应的所述氧化物半导体图案230接触，另部分所述第二金属图案270通过所述栅极绝缘层过孔26与所述第一金属图案211接触。
当所述第二金属层27沉积后，由于所述栅极绝缘层过孔26内的所述氧化物半导体层23已提前在所述栅极绝缘层过孔26形成的过程中被蚀刻，因此，保证了所述第二金属图案270与所述第一金属图案211的直接低阻抗接触；同时能达到优化所述栅极绝缘层22与所述氧化物半导体层23的界面。
结合图2G~2H所示，所述方法还包括以下步骤：在所述源漏极271上形成钝化层30并进行图案化，形成对应所述源漏极271的钝化层过孔301；在所述钝化层30上形成图案化的像素电极31，所述像素电极31通过所述钝化层过孔301与所述源漏极271电连接。
如图3所示，为本申请又一实施例提供的阵列基板的制备方法流程图。结合图4A~4F所示，为本申请又一实施例提供的阵列基板的制备流程示意图。所述方法包括以下步骤：
步骤S30，在衬底基板上沉积第一金属层，并图案化形成栅极与第一金属图案。
本实施例中的所述步骤S30与上述实施例中的所述步骤S10中的描述一致，具体请参照图2A所示，此处不再赘述。
步骤S31，在所述栅极上依次形成栅极绝缘层、氧化物半导体层以及金属氧化物层，并采用湿法蚀刻工艺在对应所述第一金属图案的相应位置对所述金属氧化物层、所述氧化物半导体层以及部分所述栅极绝缘层进行蚀刻，形成中间孔。
具体参照图4A~4B所示，衬底基板40上设置有第一金属层41，所述第一金属层41包括图案化的栅极410与第一金属图案411。栅极绝缘层42制备于所述第一金属层41上；氧化物半导体层43制备于所述栅极绝缘层42上；金属氧化物层44制备于所述氧化物半导体层43上；第一光刻胶层45制备于所述金属氧化物层44上。
在一种实施例中，所述栅极绝缘层42包括但不限于层叠设置的氮化硅无机层与氧化硅无机层（图中未标示）。在黄光制程后，采用湿法蚀刻工艺通过HF酸等可同时蚀刻所述金属氧化物层44、所述氧化物半导体层43与所述氧化硅无机层的蚀刻液，在对应所述第一金属图案411的位置形成所述中间孔46。
步骤S32，采用干法蚀刻工艺对对应所述中间孔的所述栅极绝缘层的剩余部分进行蚀刻，形成栅极绝缘层过孔。
结合图4C所示，采用干法蚀刻工艺对对应所述中间孔46的所述栅极绝缘层42的剩余部分进行蚀刻，形成栅极绝缘层过孔47。之后，去除所述金属氧化物层44表面剩余的所述第一光刻胶层45。
在一种实施例中，采用干法蚀刻工艺蚀刻掉的所述栅极绝缘层42的部分为氮化硅无机层。
在一种实施例中，所述栅极绝缘层过孔47的截面形状为阶梯状。
步骤S33，在所述金属氧化物层上形成第二金属层，图案化后形成薄膜晶体管与第二金属图案，所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。
结合图4D~4E所示，在所述金属氧化物层44上形成第二金属层48，在所述第二金属层48上形成第二光刻胶层49，采用半色调掩膜板50进行光罩制程。
具体地，所述步骤S33包括以下步骤：
步骤S330，采用半色调掩膜板进行光罩制程，去除对应所述半色调掩膜板完全透光区域的所述第二金属层、所述金属氧化物层以及所述氧化物半导体层，形成对应所述栅极与所述第一金属图案的氧化物半导体图案；去除对应所述半色调掩膜板部分透光区域的所述第二金属层与所述金属氧化物层，形成所述薄膜晶体管的源漏极以及对应所述第一金属图案的所述第二金属图案。
光罩工艺完成后，对应所述半色调掩膜板50的完全透光区域502处的所述第二金属层48、所述金属氧化物层44以及所述氧化物半导体层43被蚀刻，形成氧化物半导体图案430；对应所述半色调掩膜板50的部分透光区域503的所述第二金属层48与所述金属氧化物层44被蚀刻，保留对应所述半色调掩膜板50的不透光区域501处的所述第二金属层48、所述金属氧化物层44以及所述氧化物半导体层43，形成第二金属图案480与源漏极481。其中，所述第二金属图案480通过所述栅极绝缘层过孔47与所述第一金属图案411接触。
结合图4F所示，所述方法还包括以下步骤：在所述源漏极481上形成钝化层51并进行图案化，形成对应所述源漏极481的钝化层过孔510；在所述钝化层51上形成图案化的像素电极52，所述像素电极52通过所述钝化层过孔510与所述源漏极481电连接。
本申请还提供一种采用上述制备方法制备的阵列基板，所述阵列基板的结构如图2A~2H所示，或者如图4A~4F所示，具体请参照上述实施例中的描述，此处不再赘述。
本申请提供的阵列基板及其制备方法，通过使用5道光罩工艺，即通过对栅极、栅极绝缘层过孔、源漏极、钝化层过孔、像素电极的光罩工艺来完成阵列基板的制程，从而缩减了光罩的使用次数。其中，在制备栅极绝缘层过孔的制程中，通过使用1次湿刻和1次干刻得到该栅极绝缘层过孔，优化了制备工艺，并能达到优化栅极绝缘层与氧化物半导体层的界面，在简化工艺的同时保证了第一金属图案与第二金属图案的直接低阻抗接触，从而保证基板良好的导电性能。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (17)

  1. 一种阵列基板的制备方法，其中，所述方法包括以下步骤：
    步骤S10，在衬底基板上沉积第一金属层，并图案化形成栅极与第一金属图案；
    步骤S11，在所述栅极上依次形成栅极绝缘层、氧化物半导体层，并采用湿法蚀刻工艺在对应所述第一金属图案的相应位置对所述氧化物半导体层以及部分所述栅极绝缘层进行蚀刻，形成中间孔；
    步骤S12，采用干法蚀刻工艺对对应所述中间孔的所述栅极绝缘层的剩余部分进行蚀刻，形成栅极绝缘层过孔；
    步骤S13，在所述氧化物半导体层上形成第二金属层，图案化后形成薄膜晶体管与第二金属图案，所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。
  2. 根据权利要求1所述的制备方法，其中，所述栅极绝缘层包括层叠设置于所述栅极上的第一栅极绝缘层与第二栅极绝缘层，所述步骤S11中包括以下步骤：
    步骤S110，采用湿法蚀刻工艺对所述氧化物半导体层以及所述第二栅极绝缘层进行蚀刻形成中间孔。
  3. 根据权利要求2所述的制备方法，其中，在对应所述中间孔的位置，所述氧化物半导体层的蚀刻面积大于所述栅极绝缘层的蚀刻面积。
  4. 根据权利要求2所述的制备方法，其中，所述步骤S12中包括以下步骤：
    步骤S120，采用干法蚀刻工艺对对应所述中间孔的所述第一栅极绝缘层进行蚀刻，形成所述栅极绝缘层过孔。
  5. 根据权利要求1所述的制备方法，其中，所述步骤S13中包括以下步骤：
    步骤S130，采用半色调掩膜板进行光罩制程，去除对应所述半色调掩膜板完全透光区域的所述第二金属层与所述氧化物半导体层，形成对应所述栅极与所述第一金属图案的氧化物半导体图案；去除对应所述半色调掩膜板部分透光区域的所述第二金属层，形成所述薄膜晶体管的源漏极以及对应所述第一金属图案的所述第二金属图案。
  6. 根据权利要求5所述的制备方法，其中，一部分所述第二金属图案与对应的所述氧化物半导体图案接触，剩余部分所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。
  7. 根据权利要求1所述的制备方法，其中，在所述步骤S11中，在进行湿法蚀刻工艺之前，所述方法还包括以下步骤：在所述氧化物半导体层上形成金属氧化物层。
  8. 根据权利要求7所述的制备方法，其中，在所述步骤S11中，所述湿法蚀刻工艺包括以下步骤：采用湿法蚀刻工艺在对应所述第一金属图案的相应位置对所述金属氧化物层、所述氧化物半导体层以及部分所述栅极绝缘层进行蚀刻，形成所述中间孔。
  9. 根据权利要求8所述的制备方法，其中，所述步骤S13包括以下步骤：
    在所述金属氧化物层上形成第二金属层，图案化后形成薄膜晶体管与第二金属图案，所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。
  10. 一种如权利要求1所述的制备方法制备的阵列基板。
  11. 一种阵列基板，其包括：
    衬底基板；
    第一金属图案，制备于所述衬底基板上；
    栅极绝缘层，制备于所述第一金属图案上；
    氧化物半导体层，制备于所述栅极绝缘层上；
    栅极绝缘层过孔，贯穿所述氧化物半导体层与所述栅极绝缘层并与所述第一金属图案接触；
    第二金属图案，对应所述第一金属图案制备于所述氧化物半导体层上；
    其中，所述栅极绝缘层过孔是分别通过湿法蚀刻工艺和干法蚀刻工艺形成的，且所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。
  12. 根据权利要求11所述的阵列基板，其中，还包括与所述第一金属图案同层制备的栅极，所述栅极与所述第一金属图案间隔设置。
  13. 根据权利要求11所述的阵列基板，其中，所述氧化物半导体层上还制备有金属氧化物层，所述栅极绝缘层过孔分别贯穿所述金属氧化物层、所述氧化物半导体层以及所述栅极绝缘层。
  14. 根据权利要求11所述的阵列基板，其中，通过所述湿法蚀刻工艺形成贯穿所述氧化物半导体层与部分所述栅极绝缘层的中间孔。
  15. 根据权利要求14所述的阵列基板，其中，通过所述干法蚀刻工艺形成接触所述第一金属图案的所述栅极绝缘层过孔。
  16. 根据权利要求14所述的阵列基板，其中，在对应所述中间孔的位置，所述氧化物半导体层的蚀刻面积大于所述栅极绝缘层的蚀刻面积。
  17. 根据权利要求11所述的阵列基板，其中，所述栅极绝缘层为含有氮化硅和氧化硅的复合膜层。
PCT/CN2018/124436 2018-10-15 2018-12-27 一种阵列基板及其制备方法 WO2020077861A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811194117.2 2018-10-15
CN201811194117.2A CN109659312B (zh) 2018-10-15 2018-10-15 一种阵列基板及其制备方法

Publications (1)

Publication Number Publication Date
WO2020077861A1 true WO2020077861A1 (zh) 2020-04-23

Family

ID=66110282

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/124436 WO2020077861A1 (zh) 2018-10-15 2018-12-27 一种阵列基板及其制备方法

Country Status (2)

Country Link
CN (1) CN109659312B (zh)
WO (1) WO2020077861A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783321B (zh) * 2019-10-15 2021-03-19 福建省福联集成电路有限公司 一种制作smim电容结构的方法及电容结构
CN110634795B (zh) 2019-10-23 2022-12-02 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
CN111261644B (zh) * 2020-03-10 2023-05-02 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN115360141B (zh) * 2022-08-23 2024-05-03 昆山龙腾光电股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070105393A1 (en) * 2005-11-04 2007-05-10 Hsi-Ming Cheng Method for forming patterns and thin film transistors
CN103035568A (zh) * 2012-12-21 2013-04-10 北京京东方光电科技有限公司 一种tft阵列基板及制作方法、显示装置
CN103050438A (zh) * 2012-12-18 2013-04-17 深圳深爱半导体股份有限公司 接触孔的刻蚀方法
CN103500730A (zh) * 2013-10-17 2014-01-08 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN106298813A (zh) * 2016-09-30 2017-01-04 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN108198819A (zh) * 2017-12-21 2018-06-22 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007040194A1 (ja) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN101330062B (zh) * 2008-07-25 2010-08-18 友达光电股份有限公司 薄膜晶体管阵列基板的制作方法
CN103021944A (zh) * 2012-12-21 2013-04-03 北京京东方光电科技有限公司 Tft阵列基板及制作方法、显示装置
CN103456746B (zh) * 2013-09-10 2016-04-13 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN104392991B (zh) * 2014-12-04 2018-09-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104576542B (zh) * 2015-01-26 2018-12-18 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN106206603A (zh) * 2016-07-19 2016-12-07 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN106783894B (zh) * 2017-03-09 2021-03-16 合肥京东方光电科技有限公司 一种阵列基板及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070105393A1 (en) * 2005-11-04 2007-05-10 Hsi-Ming Cheng Method for forming patterns and thin film transistors
CN103050438A (zh) * 2012-12-18 2013-04-17 深圳深爱半导体股份有限公司 接触孔的刻蚀方法
CN103035568A (zh) * 2012-12-21 2013-04-10 北京京东方光电科技有限公司 一种tft阵列基板及制作方法、显示装置
CN103500730A (zh) * 2013-10-17 2014-01-08 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN106298813A (zh) * 2016-09-30 2017-01-04 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN108198819A (zh) * 2017-12-21 2018-06-22 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Also Published As

Publication number Publication date
CN109659312A (zh) 2019-04-19
CN109659312B (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
WO2020077861A1 (zh) 一种阵列基板及其制备方法
US10205027B2 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
WO2017054384A1 (zh) 一种阵列基板及其制作方法、显示面板
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
WO2016106899A1 (zh) 阵列基板及阵列基板制造方法
CN105428243B (zh) 一种薄膜晶体管及制作方法、阵列基板和显示装置
WO2013026360A1 (zh) 有机薄膜晶体管阵列基板及其制作方法和显示装置
WO2016000342A1 (zh) 阵列基板及其制作方法、显示装置
WO2018090482A1 (zh) 阵列基板及其制备方法、显示装置
WO2019205333A1 (zh) 阵列基板及其制作方法
WO2020024345A1 (zh) Tft 阵列基板的制造方法及 tft 阵列基板
US20180114854A1 (en) Metal oxide thin film transistor and method of preparing the same
WO2015149482A1 (zh) 阵列基板及其制作方法、显示装置
WO2020228499A1 (zh) 晶体管器件及其制造方法、显示基板、显示装置
WO2021027059A1 (zh) 一种阵列基板及其制备方法、触控显示面板
WO2021031312A1 (zh) 有机发光显示面板及其制备方法
US20160027919A1 (en) Thin film transistor, method for manufacturing the same, display device and electronic product
WO2018188388A1 (zh) 阵列基板的制备方法、阵列基板、显示面板和显示装置
WO2020082623A1 (zh) 薄膜晶体管及其制造方法
WO2021031374A1 (zh) 阵列基板的制备方法及阵列基板
WO2016026207A1 (zh) 阵列基板及其制作方法和显示装置
WO2022027741A1 (zh) 阵列基板、其制备方法以及显示面板
WO2016065780A1 (zh) 显示基板及其制作方法、显示装置
WO2018077239A1 (zh) 显示基板及其制造方法、显示装置
WO2019205334A1 (zh) 阵列基板及其制作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18936914

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18936914

Country of ref document: EP

Kind code of ref document: A1