WO2013073090A1 - 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置 - Google Patents

薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置 Download PDF

Info

Publication number
WO2013073090A1
WO2013073090A1 PCT/JP2012/006007 JP2012006007W WO2013073090A1 WO 2013073090 A1 WO2013073090 A1 WO 2013073090A1 JP 2012006007 W JP2012006007 W JP 2012006007W WO 2013073090 A1 WO2013073090 A1 WO 2013073090A1
Authority
WO
WIPO (PCT)
Prior art keywords
opening
layer
drain electrode
source electrode
lyophilic
Prior art date
Application number
PCT/JP2012/006007
Other languages
English (en)
French (fr)
Inventor
有子 奥本
宮本　明人
受田　高明
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN201280008787.5A priority Critical patent/CN103370775B/zh
Publication of WO2013073090A1 publication Critical patent/WO2013073090A1/ja
Priority to US13/968,559 priority patent/US8907344B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Definitions

  • the present invention relates to a thin film transistor device and a manufacturing method thereof, an organic EL display element, and an organic EL display device.
  • a thin film transistor device in which a thin film transistor (TFT) element is formed for each subpixel is employed in order to control light emission in units of subpixels.
  • TFT thin film transistor
  • the organic TFT device includes, for example, a gate electrode 9012a and 9012b, an insulating layer 9013, source electrodes 9014a and 9014b, and a drain electrode (not shown) on a substrate 9011.
  • Organic semiconductor layers 9017a and 9017b are sequentially stacked.
  • the organic semiconductor layers 9017a and 9017b are formed on the insulating layer 9013 by applying and drying an organic semiconductor ink so as to fill the space between the source electrodes 9014a and 9014b and the drain electrode and to cover them. Is formed.
  • a partition wall 9016 is provided on the insulating layer 9013 in order to partition adjacent elements.
  • a plurality of openings 9016a to 9016c are opened in the partition wall 9016.
  • a connection wiring 9015 connected to the drain electrode is exposed at the bottom of the opening 9016a, and an organic semiconductor layer is formed. Absent.
  • the connection wiring 9015 is an electrode for connecting an electrode of a light emitting element formed above the TFT element.
  • organic semiconductor layers 9017 a and 9017 b partitioned from each other are formed in the openings 9016 b and 9016 c of the partition wall 9016.
  • Each thin film transistor element of an organic TFT device used for a liquid crystal display panel or an organic EL display panel performs light emission control of the light emitting element by inputting a signal to the gate electrodes 9012a and 9012b.
  • the ink dropped on the opening 9016b and the ink dropped on the adjacent opening 9016c Can be mixed.
  • the organic semiconductor inks 90170a and 90170b are dropped into the openings 9016b and 9016c opened in the partition wall 9016, the organic semiconductor inks 90170a and 90170b are indicated by arrows. May mix with each other.
  • the organic semiconductor layers 9017a and 9017b have an undesired thickness, and when semiconductor layers having different components are to be formed, mixing of the ink causes a decrease in transistor performance. .
  • the present invention has been made to solve the above-described problems, and when semiconductor ink is dropped into adjacent openings, a thin film transistor device having high quality that suppresses mixing of each other's ink and a method for manufacturing the same
  • An object of the present invention is to provide an organic EL display element and an organic EL display device.
  • the thin film transistor device according to one embodiment of the present invention has the following characteristics.
  • a thin film transistor device includes first and second thin film transistor elements arranged adjacent to each other with a space therebetween, and each thin film transistor element is stacked over a gate electrode and the gate electrode.
  • a source electrode and a drain electrode arranged in parallel with each other in a direction crossing the stacking direction, an insulating layer interposed between the gate electrode, the source electrode and the drain electrode, and the source electrode and the drain A gap between the electrode and a semiconductor layer formed on the source electrode and the drain electrode and in close contact with the source electrode and the drain electrode; and an insulating layer formed separately from the source electrode and the drain electrode; A lyophilic layer having higher lyophilicity than the insulating layer.
  • a partition wall is formed between the semiconductor layer in the first thin film transistor element and the semiconductor layer in the second thin film transistor element.
  • the partition separates at least a part of each of the source and drain electrodes and the lyophilic layer in the first thin film transistor element and at least a part of each of the source and drain electrodes and the lyophilic layer in the second thin film transistor element.
  • the surface has liquid repellency.
  • an opening formed by surrounding at least a part of each of the source electrode, the drain electrode, and the lyophilic layer in the first thin film transistor element is defined as a first opening, and the source electrode in the second thin film transistor element and
  • an opening formed by surrounding at least a part of each of the drain electrode and the lyophilic layer is a second opening
  • the first opening The center position of the surface area of the lyophilic layer at the bottom is farther away from the side adjacent to the second opening than the center position of the area at the bottom of the first opening, and the bottom of the second opening is In a plan view, the center position of the surface area of the lyophilic layer at the bottom of the second opening is closer to the side where the first opening is adjacent than the center position of the area at the bottom of the second opening.
  • Away on the opposite side characterized in that.
  • the center position of the surface area of the lyophilic layer at the bottom of the first opening is smaller than the center position at the bottom of the first opening.
  • the central position of the surface area of the lyophilic layer at the bottom of the second opening is at the bottom of the second opening.
  • the first opening is arranged away from the side opposite to the side adjacent to the center position.
  • the semiconductor ink applied (dropped) is undesirably mixed with the first opening and the second opening at the time of manufacture. The situation can be suppressed.
  • the thin film transistor device has high quality by suppressing the mixing of the semiconductor inks when the semiconductor ink is applied (dropped) to each of the adjacent openings.
  • FIG. 1 is a schematic block diagram showing a schematic configuration of an organic EL display device 1 according to Embodiment 1 of the present invention.
  • 3 is a schematic cross-sectional view showing a part of the configuration of the organic EL display panel 10.
  • FIG. (A) is a schematic plan view showing a partial configuration of the TFT substrate 101, and (b) is a schematic cross-sectional view thereof.
  • (A) is a process flow diagram which shows the outline of the manufacturing method of the organic electroluminescent display panel 10
  • (b) is a process flowchart which shows the outline of the formation method of the TFT substrate 101.
  • FIG. 10 is a schematic process diagram showing a part of the manufacturing process of the TFT substrate 101.
  • FIG. 10 is a schematic process diagram showing a part of the manufacturing process of the TFT substrate 101.
  • FIG. 10 is a schematic process diagram showing a part of the manufacturing process of the TFT substrate 101.
  • FIG. 10 is a schematic process diagram showing a part of the manufacturing process of the TFT substrate 101.
  • A) is a schematic top view which shows a partial structure of a TFT substrate among the structures of the organic electroluminescence display panel which concerns on Embodiment 2 of this invention
  • (b) is Embodiment 3 of this invention.
  • It is a schematic plan view which shows a part structure of a TFT substrate among the structures of the organic EL display panel which concerns
  • (c) is a TFT substrate among the structures of the organic EL display panel which concerns on Embodiment 4 of this invention.
  • FIG. 1 It is a schematic plan view which shows a partial structure.
  • A is a schematic top view which shows a partial structure of a TFT substrate among the structures of the organic electroluminescence display panel which concerns on Embodiment 5 of this invention
  • (b) is Embodiment 6 of this invention.
  • (c) is a TFT substrate among the structures of the organic EL display panel which concerns on Embodiment 7 of this invention.
  • FIG. (A) is a schematic top view which shows the opening shape of the opening part prescribed
  • (b) is prescribed
  • FIG. 6C is a schematic plan view showing the opening shape of the opening defined by the partition wall in the TFT substrate according to Modification 3.
  • FIG. (A) is sectional drawing which shows a part of structure of the organic TFT apparatus based on a prior art
  • (b) is a process which concerns on application
  • a thin film transistor device includes first and second thin film transistor elements arranged adjacent to each other with a space therebetween, and each thin film transistor element is stacked over a gate electrode and the gate electrode.
  • a source electrode and a drain electrode arranged in parallel with each other in a direction crossing the stacking direction, an insulating layer interposed between the gate electrode, the source electrode and the drain electrode, and the source electrode and the drain A gap between the electrode and a semiconductor layer formed on the source electrode and the drain electrode and in close contact with the source electrode and the drain electrode; and an insulating layer formed separately from the source electrode and the drain electrode; A lyophilic layer having higher lyophilicity than the insulating layer.
  • a partition wall is formed between the semiconductor layer in the first thin film transistor element and the semiconductor layer in the second thin film transistor element.
  • the partition separates at least a part of each of the source and drain electrodes and the lyophilic layer in the first thin film transistor element and at least a part of each of the source and drain electrodes and the lyophilic layer in the second thin film transistor element.
  • the surface has liquid repellency.
  • an opening formed by surrounding at least a part of each of the source electrode, the drain electrode, and the lyophilic layer in the first thin film transistor element is defined as a first opening, and the source electrode in the second thin film transistor element and
  • an opening formed by surrounding at least a part of each of the drain electrode and the lyophilic layer is a second opening
  • the first opening The center position of the surface area of the lyophilic layer at the bottom is farther away from the side adjacent to the second opening than the center position of the area at the bottom of the first opening, and the bottom of the second opening is In a plan view, the center position of the surface area of the lyophilic layer at the bottom of the second opening is closer to the side where the first opening is adjacent than the center position of the area at the bottom of the second opening.
  • Away on the opposite side characterized in that.
  • the center position of the surface area of the lyophilic layer at the bottom of the first opening is smaller than the center position at the bottom of the first opening.
  • the central position of the surface area of the lyophilic layer at the bottom of the second opening is at the bottom of the second opening.
  • the first opening is arranged away from the side opposite to the side adjacent to the center position.
  • the semiconductor ink applied (dropped) is undesirably mixed with the first opening and the second opening at the time of manufacture. The situation can be suppressed.
  • the thin film transistor device has high quality by suppressing the mixing of the semiconductor inks when the semiconductor ink is applied (dropped) to each of the adjacent openings.
  • the insulating layer and the semiconductor layer are formed on the side where the second opening at the bottom of the first opening is adjacent, without any of the source electrode, the drain electrode, and the lyophilic layer. And the insulating layer and the semiconductor layer without any source electrode, drain electrode, or lyophilic layer on the side where the first opening at the bottom of the second opening adjoins. There is a place where there is a direct contact. In the case of adopting such a configuration, when the semiconductor ink is applied to the first opening and the second opening, respectively, due to the relative difference in liquid repellency between the insulating layer and the lyophilic layer.
  • the portion having the highest height in the surface profile of the semiconductor ink is separated from the side opposite to the side where the second opening is adjacent in the first opening, and similarly, the first opening is adjacent in the second opening. It is possible to more surely realize the state of moving away from the side opposite to the side. For this reason, mixing of the ink dropped into the first opening and the ink dropped into the second opening can be more reliably suppressed.
  • a portion where the insulating layer and the semiconductor layer are in direct contact with each other without the source electrode, the drain electrode, and the lyophilic layer is interposed at the bottom of the first opening. 2
  • the opening is also present on the side opposite to the adjacent side, and the bottom of the first opening is viewed in plan, the area of the portion where the insulating layer and the semiconductor layer are in direct contact is the bottom of the first opening ,
  • the second opening side is larger than the side opposite to the side adjacent to the second opening, and the source electrode, the drain electrode, and the lyophilic liquid are formed at the bottom of the second opening.
  • the area of the portion where the insulating layer and the semiconductor layer are in direct contact with each other at the bottom of the first opening and the bottom of the second opening is defined as described above, it is the highest in the surface profile of the semiconductor ink.
  • the second opening portion is separated from the side opposite to the adjacent side, and similarly, in the second opening portion, the first opening portion is separated from the adjacent side. The state can be realized more reliably. For this reason, mixing of the ink dropped into the first opening and the ink dropped into the second opening can be more reliably suppressed.
  • the lyophilic layer in each of the first and second thin film transistor elements, is formed of the same material as the source electrode and the drain electrode, It is characterized by being formed in a state of being separated from each other.
  • the lyophilic layer is formed of the same material as the source electrode and the drain electrode, so that the lyophilic layer, the source electrode, and the drain are formed in the same process.
  • An electrode can be formed and an increase in the manufacturing process can be suppressed. For this reason, an increase in manufacturing cost can be suppressed.
  • the performance of the thin film transistor device can be maintained high by separating the lyophilic layer from the source electrode and the drain electrode. it can.
  • the center position of the surface area of each of the source electrode and the drain electrode matches the center position of the bottom of the first opening.
  • the center position of the surface area of each of the source electrode and the drain electrode matches the center position of the bottom of the first opening.
  • the center position of the sum of the surface areas of the source electrode, the drain electrode, and the lyophilic layer is at the bottom of the first opening.
  • the sum of the surface areas of the source electrode, the drain electrode, and the lyophilic layer when the second opening is away from the adjacent side from the center position of the area and the bottom of the second opening is viewed in plan.
  • the center position of the first opening is away from the center position of the area at the bottom of the first opening on the side opposite to the side where the first opening is adjacent.
  • the relative relationship between the lyophilic layer, the source electrode, the drain electrode, and the insulating layer when the semiconductor ink is applied to each of the first opening and the second opening in the manufacturing process Due to the liquid repellency relationship, the ink in the first opening has a surface profile that is biased to the side opposite to the side where the second opening is adjacent, and the ink in the second opening is on the side where the first opening is adjacent. The surface profile is biased to the opposite side.
  • the surface area of the source electrode is A S
  • the distance from any one point to the center of the area of the source electrode is x S
  • D D is the surface area of the drain electrode
  • x D is the distance from any one point to the center of the drain electrode area
  • a H is the surface area of the lyophilic layer
  • the area center of the lyophilic layer is from any one point.
  • X H is “the center position of the sum of the surface areas of the source electrode, the drain electrode, and the lyophilic layer” z can be expressed by the following equation.
  • the lyophilic layer is in contact with the side surface facing the first opening on the side opposite to the side adjacent to the second opening at the bottom of the first opening. In the bottom of the second opening, the lyophilic layer is in contact with the side surface facing the second opening on the side opposite to the side where the first opening is adjacent. As described above, the above-described effect can be obtained also when the specific arrangement of the lyophilic layer in each of the first opening and the second opening is adopted.
  • the liquid repellency on the surface of the partition wall is higher than the contact surface of the insulating layer of each of the first and second thin film transistor elements with the semiconductor layer, and the first and second The liquid repellency of the contact surface between the insulating layer and the semiconductor layer in each of the two thin film transistor elements is higher than that of each surface of the source electrode, the drain electrode, and the lyophilic layer in each of the first and second thin film transistor elements. It is characterized by. By adopting such a configuration, the surface profile of the semiconductor ink in each opening when the semiconductor ink is applied to the inside of each of the first opening and the second opening is more reliably described above. Such a profile can be used. Therefore, mixing of the ink dropped into the first opening and the ink dropped into the second opening can be reliably suppressed.
  • the thin film transistor device according to any one of the above aspects of the present invention, a planarization film provided above the thin film transistor device and formed with a contact hole, and the planarization film And a lower electrode formed on the side surface of the planarizing film facing the contact hole and electrically connected to the drain electrode or the source electrode in the first thin film transistor element, and an upper electrode formed above the lower electrode; And an organic light emitting layer interposed between the lower electrode and the upper electrode.
  • the effect exerted by the thin film transistor device according to any one aspect of the present invention can be exhibited as it is. Therefore, high display quality is provided.
  • An organic EL display device includes the organic EL display element according to an aspect of the present invention. Accordingly, the organic EL display device according to one embodiment of the present invention can have high display quality and can ensure a high yield during manufacturing.
  • the method for manufacturing a thin film transistor device according to one embodiment of the present invention includes the following steps.
  • the second source electrode and the second drain electrode are juxtaposed in a state of being spaced apart from each other in the direction intersecting the layer thickness direction of the insulating layer.
  • a second lyophilic layer having a higher lyophilic property than the insulating layer is formed in a state of being separated from both the second source electrode and the second drain electrode.
  • a photosensitive resist material is laminated on the insulating layer so as to cover the first and second source electrodes and the first and second drain electrodes.
  • the second The partition wall is such that the center position of the surface area of the second lyophilic layer at the bottom of the opening is away from the side where the first opening is adjacent to the center of the area at the bottom of the second opening. Is formed.
  • the first lyophilic layer is disposed on the side opposite to the side adjacent to the second opening at the bottom of the first opening by executing the fifth step.
  • the second lyophilic layer is disposed on the side opposite to the side adjacent to the first opening at the bottom of the second opening.
  • the source electrode, the drain electrode, and the lyophilic layer are interposed at the bottom of the first opening on the side adjacent to the second opening.
  • the insulating layer and the first semiconductor layer are in direct contact with each other, and at the bottom of the second opening, on the side adjacent to the first opening, the source electrode, the drain electrode, and the lyophilic layer
  • a partition wall is formed so that there is a portion where the insulating layer and the second semiconductor layer are in direct contact with each other without any interposition.
  • the liquid repellency between the insulating layer and the lyophilic layer is determined. Due to the relative difference, the highest point in the surface profile of the semiconductor ink is separated to the side opposite to the side where the second opening is adjacent in the first opening, and similarly, the first opening is the first in the second opening. It is possible to more reliably realize a state in which the opening is separated from the side opposite to the adjacent side. For this reason, mixing of the ink dropped into the first opening and the ink dropped into the second opening can be more reliably suppressed.
  • the insulating layer and the first layer are formed without any source electrode, drain electrode, or lyophilic layer interposed at the bottom of the first opening.
  • the semiconductor layer is in direct contact with the side where the second opening is adjacent to the side where the second opening is adjacent, the insulating layer and the first semiconductor layer are The area of the directly contacting portion is larger on the side of the second opening than on the side opposite to the side on which the second opening is adjacent, with reference to the center position at the bottom of the first opening.
  • the portion where the insulating layer and the second semiconductor layer are in direct contact with each other without the source electrode, the drain electrode, and the lyophilic layer at the bottom of the portion is opposite to the side where the first opening is adjacent
  • the insulating layer and the second half The area where the body layer is in direct contact with the area where the first opening is adjacent to the side opposite to the side where the first opening is adjacent is based on the center position at the bottom of the second opening.
  • a partition wall is formed to be large.
  • the area of the portion in direct contact between the insulating layer and the semiconductor layer at each of the bottom of the first opening and the bottom of the second opening is defined as described above.
  • the portion having the highest height in the surface profile of the semiconductor ink is separated from the side opposite to the side where the second opening is adjacent in the first opening, and similarly, the first opening is adjacent in the second opening. It is possible to more surely realize the state of moving away from the side opposite to the side. For this reason, mixing of the ink dropped into the first opening and the ink dropped into the second opening can be more reliably suppressed.
  • the third step includes a sub-step of forming a metal film over the insulating layer and a sub-step of etching the metal film.
  • Forming a first source electrode, a first drain electrode, and a first lyophilic layer, and a second source electrode, a second drain electrode, and a second lyophilic layer by performing, It is characterized by.
  • the lyophilic layer is formed of the same material as the source electrode and the drain electrode, it is possible to suppress an increase in the number of processes, and to obtain the above effect while suppressing an increase in manufacturing cost.
  • the liquid repellency on the surface of the partition wall is more than the contact surfaces of the insulating layer with the first and second semiconductor layers.
  • the liquid repellency of the contact surface of the insulating layer with the first and second semiconductor layers is increased, and the first and second source electrodes, the first and second drain electrodes, and the first and second It is characterized by being higher than each surface of the lyophilic layer.
  • the term “upward” does not indicate the upward direction (vertically upward) in absolute space recognition, but is defined by the relative positional relationship based on the stacking order in the stacking configuration. Further, the term “upward” is applied not only when there is a gap between each other but also when they are in close contact with each other.
  • the organic EL display device 1 includes an organic EL display panel 10 and a drive control circuit unit 20 connected thereto.
  • the organic EL display panel 10 is a panel using an electroluminescence phenomenon of an organic material, and a plurality of organic EL elements are arranged in a matrix, for example.
  • the drive control circuit unit 20 includes four drive circuits 21 to 24 and a control circuit 25.
  • the arrangement of the drive control circuit unit 20 with respect to the organic EL display panel 10 is not limited to this.
  • the organic EL display panel 10 includes a TFT (thin film transistor) substrate 101.
  • the TFT substrate 101 is laminated on a substrate 1011 with gate electrodes 1012a and 1012b spaced from each other, and an insulating layer 1013 is laminated so as to cover the gate electrodes 1012a and 1012b.
  • source electrodes 1014a and 1014b are provided corresponding to the gate electrodes 1012a and 1012b, respectively, and as shown in FIG. Drain electrodes 1014c and 1014d are provided at intervals in the axial direction.
  • a lyophilic layer 1019a corresponding to the source electrode 1014a and the drain electrode 1014c is formed on the insulating layer 1013, and a lyophilic layer corresponding to the source electrode 1014b and the drain electrode 1014d. 1019b is formed.
  • connection wiring 1015 is formed on the insulating layer 1013 with a space leftward in the X-axis direction with respect to the source electrode 1014a. Note that the connection wiring 1015 extends from the source electrode 1014a or the drain electrode 1014c, or is electrically connected to one of them.
  • the connection wiring 1015, the source electrode 1014a, the drain electrode 1014c, the lyophilic layer 1019a, the source electrode 1014b, the drain electrode 1014d, and the lyophilic layer 1019b are provided.
  • the partition walls 1016 are formed so as to surround each. In other words, as shown in FIG. 3A, of the three openings 1016a, 1016b, and 1016c opened in the partition wall 1016, the opening 1016a on the left side in the X-axis direction where the connection wiring 1015 is exposed at the bottom is a channel. It is a part different from the part and functions as a contact part with the anode.
  • an opening 1016b from which the source electrode 1014a, the drain electrode 1014c and the lyophilic layer 1019a are exposed at the bottom, and an opening 1016c from which the source electrode 1014b, the drain electrode 1014d and the lyophilic layer 1019b are exposed at the bottom, respectively, serve as channel portions. It is a functional part.
  • the center of each area of the source electrode 1014a and the drain electrode 1014c is the area center (center L 1 ) in the X-axis direction at the bottom of the opening 1016b.
  • the center of each area of the source electrode 1014b and the drain electrode 1014d is the center of the area in the X-axis direction (center L) at the bottom of the opening 1016c. 2 ) It is arranged so as to match.
  • the area center of the lyophilic layer 1019a in the bottom of the opening 1016b compared X axis direction of the center of area in the bottom of the opening 1016b (center L 1), X on the opposite side to the side where the opening 1016c is adjacent It is spaced apart on the left side in the axial direction.
  • Centroid of the lyophilic layer 1019b on the bottom of the opening 1016c compared X axis direction of the center of area in the bottom of the opening 1016c (center L 2), X-axis direction of the side opposite to the side where the opening 1016b is adjacent Disposed on the right side.
  • the region corresponding to the source electrode 1014 a and the drain electrode 1014 c and the region corresponding to the source electrode 1014 b and the drain electrode 1014 d are respectively organic.
  • Semiconductor layers 1017a and 1017b are stacked.
  • the organic semiconductor layer 1017a is formed so as to fill the gap between the source electrode 1014a and the drain electrode 1014c and the source electrode 1014a and the drain electrode 1014c, and is in close contact with the electrodes 1014a and 1014c.
  • the organic semiconductor layer 1017b is formed in close contact with the electrodes 1014b and 1014d.
  • the organic semiconductor layers 1017a and 1017b are partitioned from each other by a partition wall 1016.
  • the exposed portions 1013a and 1013b of the insulating layer 1013 shown in FIG. 3B are organic without any intervening source electrodes 1014a and 1014b, drain electrodes 1014c and 1014d, and lyophilic layers 1019a and 1019b.
  • the semiconductor layers 1017a and 1017b are in direct contact (see FIG. 2).
  • a passivation film 1018 is laminated so as to cover the organic semiconductor layers 1017a and 1017b and the insulating layer 1013. However, the portion corresponding to the connection wiring 1015 is opened.
  • the TFT substrate 101 of the organic EL display panel 10 according to the present embodiment has the above-described configuration.
  • the TFT substrate 101 is covered with a planarizing film 102.
  • a contact hole 102 a is opened on the connection wiring 1015.
  • the contact hole 102a communicates with the opening 1016a in the TFT substrate 101.
  • an anode 103 On the main surface of the planarizing film 102, an anode 103, a transparent conductive film 104, and a hole injection layer 105 are sequentially stacked.
  • the anode 103, the transparent conductive film 104, and the hole injection layer 105 are also formed along the side surface of the planarization film 102 facing the contact hole 102a.
  • the anode 103 is in contact with the connection wiring 1015 and is electrically It is connected to the.
  • a bank 106 is formed on the hole injection layer 105 so as to surround a portion corresponding to a light emitting portion (subpixel).
  • a hole transport layer 107, an organic light emitting layer 108, and an electron transport layer 109 are sequentially stacked.
  • a cathode 110 and a sealing layer 111 are sequentially stacked so as to cover the electron transport layer 109 and the exposed surface of the bank 106, and a CF (color filter) substrate 113 is disposed so as to face the sealing layer 111.
  • the adhesive layer 112 is filled in between and bonded to each other.
  • the CF substrate 113 is configured by forming a color filter 1132 and a black matrix 1133 on the lower main surface in the Z-axis direction of the substrate 1131.
  • each part can be formed using the following materials.
  • the substrate 1011 is, for example, a glass substrate, a quartz substrate, a silicon substrate, molybdenum sulfide, copper, zinc, aluminum, stainless steel, magnesium, iron, nickel, gold, silver or other metal substrate, a gallium arsenide based semiconductor substrate, A plastic substrate or the like can be used.
  • thermoplastic resin such as polyethylene, polypropylene, ethylene-propylene copolymer, ethylene-vinyl acetate copolymer (EVA), cyclic polyolefin, modified polyolefin, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide (PI), Polyamideimide, polycarbonate, poly- (4-methylbenten-1), ionomer, acrylic resin, polymethyl methacrylate, acrylic-styrene copolymer (AS resin), butadiene-styrene copolymer, polio copolymer (EVOH) ), Polyesters such as polyethylene terephthalate (PET), polybutylene terephthalate, polyethylene naphthalate (PEN), precyclohexane terephthalate (PCT), polyethers, polyether ketones Polyethers
  • Gate electrodes 1012a and 1012b are not particularly limited as long as they are conductive materials, for example.
  • Specific materials include, for example, chromium, aluminum, tantalum, molybdenum, niobium, copper, silver, gold, platinum, platinum, palladium, indium, nickel, neodymium, or an alloy thereof, or zinc oxide or tin oxide.
  • Conductive metal oxides such as indium oxide and gallium oxide or indium tin complex oxide (hereinafter abbreviated as “ITO”), indium zinc complex oxide (hereinafter abbreviated as “IZO”), aluminum zinc complex oxide (AZO), conductive metal composite oxides such as gallium zinc composite oxide (GZO), or conductive polymers such as polyaniline, polypyrrole, polythiophene, polyacetylene, and acids such as hydrochloric acid, sulfuric acid, sulfonic acid, etc.
  • ITO indium oxide and gallium oxide or indium tin complex oxide
  • IZO indium zinc complex oxide
  • AZO aluminum zinc complex oxide
  • GZO gallium zinc composite oxide
  • conductive polymers such as polyaniline, polypyrrole, polythiophene, polyacetylene, and acids such as hydrochloric acid, sulfuric acid, sulfonic acid, etc.
  • Lewis acids such as phosphorus hexafluoride, arsenic pentafluoride, iron chloride, Those obtained by adding a dopant such as a halogen atom, sodium, metal atom such as potassium, such as iodine, or the like dispersed conductive composite material of carbon black or metal particles.
  • a dopant such as a halogen atom, sodium, metal atom such as potassium, such as iodine, or the like dispersed conductive composite material of carbon black or metal particles.
  • a polymer mixture containing fine metal particles and conductive particles such as graphite may be used. These may be used alone or in combination of two or more.
  • Insulating layer 1013 functions as a gate insulating layer and is not particularly limited as long as it is an insulating material, for example, and any known organic material or inorganic material can be used.
  • an acrylic resin for example, an acrylic resin, a phenol resin, a fluorine resin, an epoxy resin, an imide resin, a novolac resin, or the like can be used.
  • inorganic materials include silicon oxide, aluminum oxide, tantalum oxide, zirconium oxide, cerium oxide, zinc oxide, cobalt oxide and other metal oxides, silicon nitride, aluminum nitride, zirconium nitride, cerium nitride, zinc nitride, Examples thereof include metal nitrides such as cobalt nitride, titanium nitride, and tantalum nitride, and metal composite oxides such as barium strontium titanate and lead zirconium titanate. These can be used in combination of 1 species or 2 species or more.
  • ODTS OTS ⁇ HMDS ⁇ PTS surface treatment agent
  • Source electrodes 1014a and 1014b and drain electrodes 1014c and 1014d can be formed using the above materials for forming the gate electrodes 1012a and 1012b.
  • Organic semiconductor layers 1017a and 1017b are not particularly limited as long as they have, for example, semiconductor characteristics and are soluble in a solvent.
  • the passivation film 1018 can be formed using, for example, a water-soluble resin such as polyvinyl alcohol (PVA), a fluorine resin, or the like.
  • PVA polyvinyl alcohol
  • Planarizing film 102 is formed using an organic compound such as polyimide, polyamide, or acrylic resin material.
  • the anode 103 is made of a metal material containing silver (Ag) or aluminum (Al). In the case of the organic EL display panel 10 according to this embodiment of the top emission type, it is preferable that the surface portion has high reflectivity.
  • the transparent conductive film 104 is formed using, for example, ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).
  • the hole injection layer 105 may be formed of, for example, an oxide such as silver (Ag), molybdenum (Mo), chromium (Cr), vanadium (V), tungsten (W), nickel (Ni), iridium (Ir), or PEDOT. It is a layer made of a conductive polymer material such as (mixture of polythiophene and polystyrene sulfonic acid). In the organic EL display panel 10 according to the present embodiment shown in FIG. 2, it is assumed that the hole injection layer 105 made of a metal oxide is formed. In this case, a conductive polymer such as PEDOT is used. Compared to the case where a material is used, the hole has a function of injecting holes into the organic light emitting layer 108 stably or by assisting the generation of holes, and has a large work function.
  • an oxide such as silver (Ag), molybdenum (Mo), chromium (Cr), vanadium (V), tungsten (W), nickel
  • the hole injection layer 105 is composed of an oxide of a transition metal, a plurality of levels can be obtained by taking a plurality of oxidation numbers. As a result, hole injection is facilitated and the drive voltage is increased. Can be reduced. In particular, it is desirable to use tungsten oxide (WO X ) from the viewpoint of stably injecting holes and assisting the generation of holes.
  • WO X tungsten oxide
  • the bank 106 is formed using an organic material such as resin and has an insulating property.
  • the organic material used for forming the bank 106 include acrylic resin, polyimide resin, and novolac type phenol resin.
  • the bank 106 preferably has organic solvent resistance.
  • the bank 106 since the bank 106 may be subjected to an etching process, a baking process, or the like during the manufacturing process, the bank 106 should be formed of a highly resistant material that does not excessively deform or alter the process. Is preferred.
  • the surface can be treated with fluorine.
  • the bank 106 When the bank 106 is formed using a lyophilic material, the difference in lyophilicity / liquid repellency between the surface of the bank 106 and the surface of the light emitting layer 108 is reduced, and the organic light emitting layer 108 is formed. For this reason, it is difficult to selectively hold the ink containing the organic substance in the opening defined by the bank 106.
  • the structure of the bank 106 not only a single layer structure as shown in FIG. 2, but also a multilayer structure of two or more layers can be adopted.
  • the above materials can be combined for each layer, and an inorganic material and an organic material can be used for each layer.
  • the hole transport layer 107 is formed using a polymer compound having no hydrophilic group.
  • a polymer compound having no hydrophilic group for example, polyfluorene or a derivative thereof, or a polymer compound such as polyarylamine or a derivative thereof that does not have a hydrophilic group can be used.
  • the light-emitting layer 108 has a function of emitting light by generating an excited state when holes and electrons are injected and recombined.
  • a material used for forming the organic light emitting layer 108 it is necessary to use a light emitting organic material that can be formed by a wet printing method.
  • the oxinoid compound, perylene compound, coumarin compound, azacoumarin compound, oxazole compound, oxadiazole compound, perinone compound, pyrrolopyrrole described in Japanese Patent Publication (JP-A-5-163488) Compound, naphthalene compound, anthracene compound, fluorene compound, fluoranthene compound, tetracene compound, pyrene compound, coronene compound, quinolone compound and azaquinolone compound, pyrazoline derivative and pyrazolone derivative, rhodamine compound, chrysene compound, phenanthrene compound, cyclopentadiene compound, stilbene compound , Diphenylquinone compound, styryl compound, butadiene compound, dicyanomethylenepyran compound, dicyanomethylenethiopyran compound, fluoro Cein compound, pyrylium compound, thiapyrylium compound, seren
  • Electron transport layer 109 has a function of transporting electrons injected from the cathode 110 to the light emitting layer 108.
  • an oxadiazole derivative (OXD), a triazole derivative (TAZ), a phenanthroline derivative (BCP, Bphen) Etc. are formed.
  • the cathode 110 is formed using, for example, ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).
  • ITO Indium Tin Oxide
  • IZO Indium Zinc Oxide
  • permeability shall be 80 [%] or more.
  • the material used for forming the cathode 110 includes, for example, a layer structure containing an alkali metal, an alkaline earth metal, or a halide thereof, or a layer containing silver in any one of the above layers.
  • a structure in which the layers are stacked in this order can also be used.
  • the layer containing silver may be formed of silver alone, or may be formed of a silver alloy.
  • a highly transparent refractive index adjusting layer can be provided on the silver-containing layer.
  • the sealing layer 111 has a function of suppressing exposure of an organic layer such as the light emitting layer 108 to moisture or exposure to air.
  • an organic layer such as the light emitting layer 108
  • SiN silicon nitride
  • SiON silicon oxynitride
  • a sealing resin layer made of a resin material such as an acrylic resin or a silicone resin may be provided on a layer formed using a material such as SiN (silicon nitride) or SiON (silicon oxynitride).
  • the sealing layer 111 needs to be formed of a light transmissive material.
  • the source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d are arranged in the X-axis direction.
  • the centers are arranged so as to coincide with the area centers (centers L 1 and L 2 ) in the X-axis direction of the bottoms of the openings 1016b and 1016c, respectively.
  • Each of the source electrodes 1014 a and 1014 b and the drain electrodes 1014 c and 1014 d is in a state where both ends in the X-axis direction are separated from the side surface portion of the partition wall 1016.
  • the lyophilic layers 1019a and 1019b are separated from the area centers (centers L 1 and L 2 ) in the X-axis direction at the bottoms of the openings 1016b and 1016c, respectively. It is formed in an (offset) state. Specifically, the lyophilic layer 1019a is formed at the bottom of the opening 1016b and is offset to the left in the X-axis direction. The lyophilic layer 1019b is formed at the bottom of the opening 1016c in the X-axis direction. It is formed in a state offset to the right side.
  • the lyophilic layer 1019a is separated from both the source electrode 1014a and the drain electrode 1014c, and abuts against the side surface facing the opening 1016b of the partition wall 1016. Yes. Similarly, the lyophilic layer 1019b is separated from both the source electrode 1014b and the drain electrode 1014d and is in contact with a side surface facing the opening 1016c of the partition wall 1016.
  • the center of the sum of the surface areas of the source electrode 1014a, the drain electrode 1014c, and the lyophilic layer 1019a is separated to the left in the X-axis direction with respect to the area center (center L 1 ) in the X-axis direction at the bottom of the opening 1016b.
  • the center of the sum of the surface areas of the source electrode 1014b, the drain electrode 1014d, and the lyophilic layer 1019b is separated to the right in the X-axis direction with respect to the area center (center L 2 ) in the X-axis direction at the bottom of the opening 1016c. Will be.
  • the exposed area of the insulating layer 1013 at the right side in the X-axis direction at the bottom of the opening 1016b is on the right side at the bottom portion of the opening 1016c at the left side in the X-axis direction. It is larger than that.
  • a substrate 1011 serving as a base of the TFT substrate 101 is prepared (step S1). Then, TFT (thin film transistor) elements are formed on the substrate 1011 to form the TFT substrate 101 (step S2).
  • a planarizing film 102 made of an insulating material is formed on the TFT substrate 101 (step S3).
  • a contact hole 102 a is formed in a portion corresponding to the upper side of the connection wiring 1015 in the TFT substrate 101, and the other portion in the Z-axis direction upper surface is substantially planarized.
  • the anode 103 is formed on the planarizing film 102 (step S4).
  • the anode 103 is divided and formed by light emitting units (subpixels), and a part thereof is connected to the connection wiring 1015 of the TFT substrate 101 along the side wall of the contact hole 102a. .
  • the anode 103 can be formed by, for example, forming a metal film by a sputtering method, a vacuum deposition method, or the like, and then etching in units of subpixels.
  • a transparent conductive film 104 is formed so as to cover the upper surface of the anode 103 (step S5). As shown in FIG. 2, the transparent conductive film 104 covers not only the upper surface of the anode 103 but also the side end surface, and also covers the upper surface of the anode 103 in the contact hole 102a. Note that, as described above, the transparent conductive film 104 is formed by forming a film using a sputtering method, a vacuum evaporation method, or the like, and then partitioning into sub-pixel units by etching.
  • the hole injection layer 105 is formed on the transparent conductive film 104 (step S6). As shown in FIG. 2, the hole injection layer 105 is formed so as to cover the entire surface of the transparent conductive film 104. However, the hole injection layer 105 may be formed in a state of being divided for each subpixel.
  • the metal oxide film is formed using, for example, a gas composed of argon gas and oxygen gas as a gas in the chamber of the sputtering apparatus.
  • the total pressure of the gas exceeds 2.7 [Pa] and is 7.0 [Pa] or less, and the ratio of the oxygen gas partial pressure to the total pressure is 50 [%] or more and 70 [%] or less.
  • the input power density per target unit area is 1 [W / cm 2 ] or more and 2.8 [W / cm 2 ] or less.
  • step S7 a bank 106 that defines each subpixel is formed. As shown in FIG. 2, the bank 106 is stacked on the hole injection layer 105.
  • the bank 106 is formed by laminating the material layer of the bank 106 on the hole injection layer 105.
  • This material layer is formed by a spin coating method or the like using a material including a photosensitive resin component and a fluorine component, such as an acrylic resin, a polyimide resin, and a novolac type phenol resin.
  • a photosensitive resin material a negative photosensitive material (product number: ZPN1168) manufactured by Nippon Zeon can be used.
  • the material layer is patterned to form openings corresponding to the respective subpixels. The opening can be formed by arranging a mask on the surface of the material layer, performing exposure, and then developing.
  • a hole transport layer 107, an organic light emitting layer 108, and an electron transport layer 109 are sequentially stacked in each recess defined by the bank 106 on the hole injection layer 105 (steps S8 to S10).
  • the hole transport layer 107 is formed by baking a film made of an organic compound, which is a constituent material, by a printing method.
  • the organic light emitting layer 108 is formed by baking after being formed by a printing method.
  • the cathode 110 and the sealing layer 111 are sequentially laminated on the electron transport layer 109 (steps S11 and S12). As shown in FIG. 2, the cathode 110 and the sealing layer 111 are formed so as to cover the top surface of the bank 106, and are formed on the entire surface.
  • an adhesive resin material is applied on the sealing layer 111, and a previously prepared CF (color filter) panel is joined (step S13).
  • the CF panel 113 bonded by the adhesive layer 112 has a color filter 1132 and a black matrix 1133 formed on the lower surface of the substrate 1031 in the Z-axis direction.
  • the organic EL display panel 10 as an organic EL display element is completed.
  • the organic EL display is subjected to an aging process.
  • the display device 1 is completed.
  • the aging process is performed, for example, by energizing the hole injectability before the process until the hole mobility becomes 1/10 or less. Specifically, the aging process is more than the luminance in actual use.
  • the energization process is executed for a predetermined time so that the luminance is three times or less.
  • gate electrodes 1012a and 1012b are formed on the main surface of the substrate 1011 (step S21 in FIG. 4B). Regarding the formation of the gate electrodes 1012a and 1012b, a method similar to the method of forming the anode 103 can be used.
  • an insulating layer 1013 is formed so as to cover the gate electrodes 1012a and 1012b and the substrate 1011 (step S22 in FIG. 4B).
  • source electrodes 1014a and 1014b and drain electrodes 1014c and 1014d as well as connection wiring 1015 and lyophilic layers 1019a and 1019b are formed on the main surface of the insulating layer 1013 (FIG. 5C).
  • Step S23 of 4 (b) the source electrodes 1014a and 1014b are arranged so that the lyophilic layers 1019a and 1019b are arranged as described above (see FIG. 3A) in relation to the partition wall 1016 formed in a later step.
  • the positions of the lyophilic layers 1019a and 1019b with respect to the drain electrodes 1014c and 1014d are defined.
  • an exposed portion 1013a of the insulating layer 1013 is formed on the right side in the X-axis direction of the source electrode 1014a and the drain electrode 1014c, and an exposed portion of the insulating layer 1013 is on the left side in the X-axis direction of the source electrode 1014b and the drain electrode 1014d. 1013b is formed.
  • the source electrodes 1014a and 1014b, the drain electrodes 1014c and 1014d, and the connection wiring 1015 and the lyophilic layers 1019a and 1019b are formed by first a sub-process of forming a metal film over the entire surface of the insulating layer 1013, and etching. Can be executed through a sub-process for dividing each. That is, in this embodiment mode, the source electrodes 1014a and 1014b, the drain electrodes 1014c and 1014d, and the lyophilic layers 1019a and 1019b are formed using the same material.
  • the source electrodes 1014a and 1014b, the drain electrodes 1014c and 1014d, the connection wiring 1015, the lyophilic layers 1019a and 1019b, and the exposed portions 1013a and 1013b of the insulating layer 1013 are covered.
  • a photosensitive resist material film 10160 for forming the partition wall 1016 is deposited (step S24 in FIG. 4B).
  • a mask 501 is placed on the deposited photosensitive resist material film 10160, and mask exposure and patterning are performed (step S25 in FIG. 4B).
  • windows 501a, 501b, 501c, and 501d are formed in portions where the partition wall 1016 is to be formed.
  • the partition wall 1016 is not formed in the mask 501 except for the region where the window portions 501a, 501b, 501c, and 501d are opened. The part is opened.
  • the partition wall 1016 shown in FIG. 6C can be formed (step S26 in FIG. 4B).
  • the partition wall 1016 defines a plurality of openings including the openings 1016a, 1016b, and 1016c.
  • the opening 1016a surrounds the connection wiring 1015 at the bottom
  • the opening 1016b surrounds the source electrode 1014a and the drain electrode 1014c (not shown in FIG. 6C) and the lyophilic layer 1019a at the bottom.
  • the opening 1016c surrounds the source electrode 1014b and the drain electrode 1014d (not shown in FIG. 6C) and the lyophilic layer 1019b at the bottom.
  • the lyophilic layers 1019a and 1019b are separated from any of the source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d (not shown in FIG. 6C).
  • One end of the lyophilic layers 1019a and 1019b is in contact with the side surface of the partition wall 1016.
  • organic semiconductor inks 10170a and 10170b for forming the organic semiconductor layers 1017a and 1017b are applied to the openings 1016b and 1016c defined by the partition wall 1016 (FIG. 7).
  • Step S27 of 4 (b) the organic semiconductor ink 10170a applied to the inside of the opening 1016b does not have a symmetrical surface profile in the X-axis direction, but the left side in the X-axis direction (indicated by the arrow F 1 illustrated on the organic semiconductor ink 10170a). (Surface direction) of the surface profile.
  • the organic semiconductor ink 10170B applied to the inside of the opening 1016c has a surface profile shape biased (the direction of arrow F 2 illustrated on the organic semiconductor ink 10170b) X-axis direction right.
  • the highest portions of the surface profiles of the organic semiconductor inks 10170a and 10170b are located away from each other with respect to the area centers (centers L 1 and L 2 ) of the respective openings 1016b and 1016c. It will be.
  • the organic semiconductor inks 10170a and 10170b can be prevented from mixing with each other. The reason for this will be described later.
  • step S28 in FIG. 4B After drying the organic semiconductor inks 10170a and 10170b (step S28 in FIG. 4B), as shown in FIG. 8A, the organic semiconductor layers 1017a and 1017b with respect to the openings 1016b and 1016c. Can be formed (step S29 in FIG. 4B).
  • a passivation film 1018 is formed so as to cover the whole except for the contact region including the opening 1016a (step S30 in FIG. 4B), and the TFT substrate 101 is formed. Complete.
  • the organic EL display panel 10 including the TFT substrate 101, and the organic EL display device 1 including the organic EL display panel 10 in the configuration the quality is high for the following reason. In addition, the production yield is high.
  • the TFT substrate 101 according to the present embodiment as shown in FIG. 7, when organic semiconductor inks 10170a and 10170b for forming the organic semiconductor layer 1017 are applied (dropped) inside the openings 1016b and 1016c, respectively,
  • the height of the surface profile of the organic semiconductor inks 10170a and 10170b is higher on the opposite side of each opening 1016b and 1016c than on the side of the partition wall 1016 interposed between the opening 1016b and the opening 1016c.
  • the TFT substrate 101 according to the present embodiment is mixed with the organic semiconductor ink 10170a dropped into the opening 1016b and the organic semiconductor ink 10170b dropped into the opening 1016c at the time of manufacture. Can be reliably suppressed.
  • the organic semiconductor layer 1017a formed inside the opening 1016b and the organic semiconductor layer 1017b formed inside the opening 1016c are formed with high accuracy as designed. be able to.
  • the thicknesses of the organic semiconductor layers 1017a and 1017b can be controlled with high accuracy.
  • the TFT substrate 101 according to the present embodiment, the organic EL display panel 10 including the TFT substrate 101, and the organic EL display device 1 including the organic EL display panel 10 in the configuration include the organic semiconductor layers 1017a and 1017b in the TFT substrate 101. In the formation, the mixing of the organic semiconductor inks 10170a and 10170b is suppressed, and high quality is provided.
  • the above effect is obtained by disposing the lyophilic layers 1019a and 1019b at the bottoms of the openings 1016b and 1016c, and the sum of the surface areas of the lyophilic layers 1019a and 1019b, the source electrodes 1014a and 1014b, and the drain electrodes 1014c and 1014d. Between the center position of each of the openings 1016b and 1016c, and the surface area of the partition 1016, the surface of the insulating layer 1013, and the source electrodes 1014a and 1014b, the drain electrodes 1014c and 1014d, and the lyophilic layer 1019a. , 1019b.
  • each of the liquid repellency R W , R I and R E is for the organic semiconductor inks 10170a and 10170b.
  • the characteristics of the surface of the partition wall 1016, the surface of the insulating layer 1013, and the source electrodes 1014a and 1014b, the drain electrodes 1014c and 1014d, and the lyophilic layers 1019a and 1019b are viewed from the opposite viewpoint, that is, from the viewpoint of wettability. And satisfy the following relationship.
  • W W is the wettability of the surface of the partition wall 1016
  • W I is the surface wettability of the insulating layer 1013
  • W E is the source electrode 1014a, 1014b and the drain electrode 1014c and 1014d and the wettability of the surface of the lyophilic layers 1019a and 1019b.
  • the surface of the insulating layer 1013, the surface of the insulating layer 1013, and the lyophobic relationship between the source electrodes 1014a and 1014b, the drain electrodes 1014c and 1014d, and the lyophilic layers 1019a and 1019b are controlled.
  • the organic semiconductor ink 10170a When the organic semiconductor inks 10170a and 10170b are applied, the organic semiconductor ink 10170a has a surface profile as shown in FIG. 7, and the organic semiconductor ink 10170a dropped into the opening 1016b and the organic dropped into the opening 1016c. Semiconductor ink 10170b and Mixing that can be effectively suppressed.
  • the organic semiconductor layer 1017a and the organic semiconductor layer 1017b can be individually formed based on the design, and mixing of components and a change in layer thickness between each other can be suppressed. Therefore, the high-quality TFT substrate 101, the organic EL display panel 10, and the organic EL display device 1 can be manufactured with a high yield.
  • exposed portions 1013a and 1013b of the insulating layer 1013 are formed at the bottoms of the openings 1016b and 1016c as shown in FIG. 3B, and at the bottoms of the openings 1016b.
  • the exposed area of the insulating layer 1013 on the right side in the X-axis direction (the area of the exposed portion 1013a) is larger than that on the left side in the X-axis direction, and the insulating layer 1013 is exposed on the left side in the X-axis direction at the bottom of the opening 1016c.
  • the area (the area of the exposed portion 1013b) is larger than that on the right side in the X-axis direction. This relationship is also effective in obtaining the above effect.
  • FIG. 9 (a) is a diagram corresponding to FIG. 3 (a) in the first embodiment, and other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted. .
  • source electrodes 2014a, 2014b and drain electrodes 2014c, 2014d are formed at the bottoms of the openings 2016a, 2016b, 2016c defined by the partition wall 2016.
  • the lyophilic layer 2019a is further arranged at the bottom of the opening 2016b, and the lyophilic layer 2019b is further arranged at the bottom of the opening 2016c.
  • the lyophilic layers 2019a and 2019b are formed using the same material as the source electrodes 2014a and 2014b and the drain electrodes 2014c and 2014d as in the first embodiment.
  • the source electrode 2014a and the drain electrode 2014c at the bottom of the opening 2016b, and the source electrode 2014b and the drain electrode 2014d at the bottom of the opening 2016c have a T-shaped planar shape, respectively, and the source electrodes 2014a and 2014b and the drain electrode The portions extending in the respective X-axis directions are opposed to 2014c and 2014d.
  • the center of each surface area of the source electrode 2014a and the drain electrode 2014c matches the area center (center L 3 ) in the X-axis direction at the bottom of the opening 2016b, and the lyophilic layer 2019a has the X-axis. It is arranged in a state of being separated toward the left side of the direction.
  • each surface area of the source electrode 2014b and the drain electrode 2014d matches the area center (center L 4 ) in the X-axis direction at the bottom of the opening 2016c, and the lyophilic layer 2019b They are arranged in a state of being separated toward the right side in the axial direction.
  • the source electrodes 2014a and 2014b and the drain electrodes 2014c and 2014d are arranged in a state of being separated from the side surface facing the openings 2016b and 2014c of the partition wall 2016 in the X-axis direction.
  • the lyophilic layer 2019a is in contact with the side surface portion on the left side in the X-axis direction
  • the lyophilic layer 2019b is in contact with the side surface portion on the right side in the X-axis direction.
  • the area of the exposed portion 2013a of the insulating layer 2013 at the right portion in the X-axis direction at the bottom of the opening portion 2016b before the formation of the organic semiconductor layer is larger than that at the left side. ing.
  • the area of the exposed portion 2013b of the insulating layer 2013 on the left side in the X-axis direction is larger than that on the right.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • FIG. 9B is also a diagram corresponding to FIG. 3A in the first embodiment, and the other configurations are the same as those in the first and second embodiments. Is omitted.
  • the source electrode 3014a, the drain electrode 3014c, and the lyophilic layer 3019a are arranged at the bottom of the opening 3016b defined by the partition wall 3016.
  • a source electrode 3014b, a drain electrode 3014d, and a lyophilic layer 3019b are provided at the bottom of the opening 3016c.
  • the lyophilic layers 3019a and 3019b are formed using the same material as the source electrodes 3014a and 3014b and the drain electrodes 3014c and 3014d.
  • the source electrodes 3014a and 3014b and the drain electrodes 3014c and 3014d at the bottoms of the openings 3016b and 3016c have comb-like planar shapes, respectively, and the comb tooth portions face each other.
  • the center of the sum of the surface areas of the source electrode 3014a and the drain electrode 3014c matches the area center (center L 5 ) in the X-axis direction at the bottom of the opening 3016b, and the lyophilic layer 3019a They are arranged in a state of being separated toward the left side in the axial direction.
  • the center of the sum of the surface areas of the source electrode 3014b and the drain electrode 3014d matches the center of the area (center L 6 ) in the X-axis direction at the bottom of the opening 3016c, and the lyophilic layer 3019b is in the X-axis direction. It is arranged in a state of being separated toward the right side.
  • each of the source electrode 3014a and the drain electrode 3014c is separated from both the right side in the X-axis direction and the left side in the X-axis direction with respect to the side surface facing the opening 3016b.
  • Each of the source electrode 3014b and the drain electrode 3014d is disposed in a state of being separated from both the right side in the X-axis direction and the left side in the X-axis direction with respect to the side surface facing the opening 3016c.
  • the lyophilic layer 3019a is in contact with the side surface facing the opening 3016b of the partition wall 3016 on the left side in the X-axis direction, and the lyophilic layer 3019b is in contact with the side surface facing the opening portion 3016c of the partition wall 3016 in the X-axis direction. It touches on the right side.
  • the exposed area of the insulating layer 3013 (the area of the exposed portion 3013a) in the portion on the right side in the X-axis direction is lower than that on the left side at the bottom of the opening 3016b before the organic semiconductor layer is formed. Is getting bigger.
  • the exposed area of the insulating layer 3013 (the area of the exposed part 3013b) is larger at the left side in the X-axis direction than at the right side.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • the source electrodes 3014a and 3014b and the drain electrodes 3014c and 3014d have a comb shape, and the comb tooth portions face each other, so that the facing region can be made large. The characteristics as a transistor can be improved.
  • FIG. 9C is also a diagram corresponding to FIG. 3A in the first embodiment, and the other configurations are the same as those in the first, second, and third embodiments. The description is omitted.
  • the openings 4016a, 4016b, and 4016c defined by the partition wall 4016 are both substantially circular in shape and bottom.
  • the outer shape of the source electrode 4014a and the drain electrode 4014c arranged at the bottom of the opening 4016b and the outer side of the source electrode 4014b and the drain electrode 4014d arranged at the bottom of the opening 4016c are circular or arcuate.
  • an arc-shaped lyophilic layer 4019a is disposed at the bottom of the opening 4016b
  • an arc-shaped lyophilic layer 4019b is disposed at the bottom of the opening 4016c.
  • Both the source electrode 4014a and the drain electrode 4014c arranged at the bottom of the opening 4016b have their respective area centers in the X-axis direction aligned with the area center (center L 7 ) of the bottom of the opening 4016b.
  • the lyophilic layer 4019a is arranged in a state of being separated to the left in the X-axis direction.
  • Both the source electrode 4014b and the drain electrode 4014d arranged at the bottom of the opening 4016c have their respective area centers in the X-axis direction aligned with the area center (center L 8 ) of the bottom of the opening 4016c.
  • the lyophilic layer 4019b is arranged in a state of being separated to the right in the X-axis direction.
  • the center of the sum of the surface area of the source electrode 4014a and the drain electrode 4014c and the lyophilic layer 4019a is directed in the X axis direction the left
  • the center of the sum of the surface areas of the source electrode 4014b, the drain electrode 4014d, and the lyophilic layer 4019b is directed to the right in the X-axis direction with respect to the center of the area (center L 8 ) in the X-axis direction at the bottom of the opening 4016c.
  • each of the source electrodes 4014a and 4014b and the drain electrodes 4014c and 4014d has both the right side in the X-axis direction and the left side in the X-axis direction with respect to the side surface facing the openings 4016b and 4016c. It is arranged in a state of being separated from the part.
  • the lyophilic layer 4019a is in contact with the side surface facing the opening 4016b of the partition wall 4016 on the left side in the X-axis direction
  • the lyophilic layer 4019b is in contact with the side surface facing the opening portion 4016c of the partition wall 4016 in the X-axis direction. It touches on the right side.
  • the exposed area (exposed portion 4013a) of the insulating layer 4013 at the right side in the X-axis direction at the bottom of the opening 4016b before the formation of the organic semiconductor layer is compared with that on the left side. Is getting bigger.
  • the exposed area (exposed portion 4013b) of the insulating layer 4013 in the left portion in the X-axis direction is larger than that on the right side.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • the TFT substrate according to the present embodiment by using the source electrodes 4014a and 4014b and the drain electrodes 4014c and 4014d having the shapes as shown in FIG. Furthermore, the “sneak current” can be reduced.
  • FIG. 10 (a) is also a diagram corresponding to FIG. 3 (a) in the first embodiment, and other configurations are the same as those in the first, second, third, fourth, etc. Therefore, illustration and description are omitted.
  • the opening shape and bottom shape of the openings 5016a, 5016b, 5016c defined by the partition wall 5016 are the same as those in the first, second, and second embodiments. Like 3, it is a rectangle.
  • the outer sides of the source electrode 5014a and the drain electrode 5014c arranged at the bottom of the opening 5016b are substantially square or rectangular, and the outer sides of the source electrode 5014b and the drain electrode 5014d arranged at the bottom of the opening 5016c.
  • the shape is also substantially square or rectangular.
  • the source electrodes 5014a and 5014b and the drain electrodes 5014c and 5014d arranged at the bottoms of the openings 5016b and 5016c have respective area centers in the X-axis direction, and the area centers (centers) of the bottoms of the openings 5016b and 5016c. L 9 and L 10 ).
  • the lyophilic layer 5019a is provided at the bottom of the opening 5016b, and the lyophilic layer 5019b is provided at the bottom of the opening 5016c.
  • the lyophilic layer 5019a is disposed in a state of being separated to the left in the X-axis direction with respect to the area center (center L 9 ) at the bottom of the opening 5016b, and the lyophilic layer 5019b is located at the bottom of the opening 5016c. With respect to the center of the area (center L 10 ), it is arranged in a state of being separated to the right in the X-axis direction.
  • the lyophilic layer 5019a is in contact with the side surface facing the opening 5016b of the partition wall 5016 only on the left side in the X-axis direction, and is spaced apart vertically in the Y-axis direction.
  • the lyophilic layer 5019b is in contact only with the side surface facing the opening 5016c of the partition wall 5016 on the right side in the X-axis direction, and is spaced apart in the vertical direction in the Y-axis direction.
  • the source electrode 5014a and the drain electrode 5014c are formed at the bottom of the opening 5016b with respect to the area center (center L 9 ) in the X-axis direction at the bottom of the opening 5016b.
  • the center of the sum of the surface areas of the lyophilic layer 5019a is separated toward the left side in the X-axis direction.
  • the center of the sum of the surface area of the source electrode 5014b and the drain electrode 5014d and the lyophilic layer 5019b is, It is separated toward the right side in the X-axis direction.
  • the exposed area of the insulating layer 5013 (the area of the exposed part 5013a) is larger at the right side in the X-axis direction than at the left side. It has become.
  • the exposed area of the insulating layer 5013 (the area of the exposed part 5013b) is larger at the left side in the X-axis direction than at the right side.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • the lyophilic layers 5019a and 5019b are formed using the same material as the source electrodes 5014a and 5014b and the drain electrodes 5014c and 5014d.
  • FIG. 10B is also a diagram corresponding to FIG. 3A in the first embodiment, and the other configurations are the same as those in the first, second, third, fourth, and fifth embodiments. Therefore, illustration and description are omitted.
  • the opening shape and bottom shape of the opening portions 6016a, 6016b, and 6016c defined by the partition wall 6016 are the same as those in the first, second, and second embodiments. Like 3 and 5, it is a rectangle.
  • the drain electrodes 6014c and 6014d arranged at the bottoms of the openings 6016b and 6016c are rectangular.
  • the source electrodes 6014a and 6014b arranged at the bottoms of the openings 6016b and 6016c have a U-shaped planar shape so as to surround a part of the drain electrodes 6014c and 6014d, respectively.
  • the center of the area in the X-axis direction of the source electrode 6014a arranged at the bottom of the opening 6016b is offset to the left in the X-axis direction with respect to the area center (center L 11 ) in the X-axis direction at the bottom of the opening 6016b. Is arranged.
  • Source electrode 6014b which is disposed at the bottom of the opening 6016C is, X-axis direction right to offset the center of the area in the X-axis direction relative to the center of area X-axis direction of the bottom portion of the opening 6016C (center L 12) Is arranged.
  • drain electrode 6014c is arranged such that the center of the area in the X-axis direction is offset to the right in the X-axis direction with respect to the area center (center L 11 ) in the X-axis direction at the bottom of the opening 6016b.
  • Drain electrode 6014d is the center of the area in the X-axis direction is arranged offset in the X axis direction the left of the area center in the X-axis direction of the bottom portion of the opening 6016C (center L 12).
  • a lyophilic layer 6019a is provided at the bottom of the opening 6016b, and a lyophilic layer 6019b is provided at the bottom of the opening 6016c.
  • the lyophilic layer 6019a is disposed in a state of being separated to the left in the X-axis direction with respect to the area center (center L 11 ) at the bottom of the opening 6016b, and the lyophilic layer 6019b is located at the bottom of the opening 6016c. With respect to the center of the area (center L 12 ), it is arranged in a state of being separated to the right in the X-axis direction.
  • the lyophilic layer 6019a is in contact with the side surface facing the opening 6016b of the partition wall 6016 only on the left side in the X-axis direction, and is spaced apart vertically in the Y-axis direction.
  • the lyophilic layer 6019b is in contact with the side surface facing the opening 6016c of the partition wall 6016 only on the right side in the X-axis direction, and is spaced apart in the vertical direction in the Y-axis direction.
  • the surface areas of the source electrode 6014a, the drain electrode 6014c, and the lyophilic layer 6019a with respect to the area center (center L 11 ) in the X-axis direction at the bottom of the opening 6016b. are separated toward the left side in the X-axis direction.
  • the center of the sum of the surface areas of the source electrode 6014b, the drain electrode 6014d, and the lyophilic layer 6019b is located on the right side in the X-axis direction with respect to the area center (center L 12 ) in the X-axis direction at the bottom of the opening 6016c. It is separated toward.
  • the source electrode 6014a is in contact with the side surface facing the opening 6016b at each of the upper and lower portions in the Y-axis direction and the left side in the X-axis direction.
  • the drain electrode 6014c is in contact with the side surface facing the opening 6016b on the right side in the X-axis direction and is separated on the left side in the X-axis direction.
  • the source electrode 6014b is in contact with the side surface facing the opening 6016c on the upper and lower portions in the Y-axis direction and on the right side in the X-axis direction, and is separated on the left side in the X-axis direction.
  • the drain electrode 6014d is in contact with the side surface facing the opening 6016c on the left side in the X-axis direction and is separated on the right side in the X-axis direction.
  • the exposed area (exposed portion 6013a) of the insulating layer 6013 at the right portion in the X-axis direction at the bottom of the opening 6016b before the formation of the organic semiconductor layer. Area) is larger than the left side.
  • the exposed area of the insulating layer 6013 is larger at the left side in the X-axis direction than at the right side.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • the lyophilic layers 6019a and 6019b are formed using the same material as the source electrodes 6014a and 6014b and the drain electrodes 6014c and 6014d.
  • FIG. 10C is also a diagram corresponding to FIG. 3A in the first embodiment, and the other configurations are the same as those in the first, second, third, fourth, fifth, and the like. Since it is the same as that, illustration and description are omitted.
  • the opening shape and bottom shape of the openings 7016a, 7016b, and 7016c defined by the partition wall 7016 are the same as those in the first, second, and second embodiments. Like 3, 5 and 6, it is square.
  • the source electrode 7014a and the drain electrode 7014c disposed on the bottom of the opening 7016b are substantially square or rectangular, and the source electrode 7014b and the drain electrode 7014d disposed on the bottom of the opening 7016c are also approximately square or rectangular. It is a rectangle.
  • lyophilic layers 7019a and 7019b are disposed at the bottoms of the openings 7016b and 7016c. These lyophilic layers 7016a and 7016b are formed using the same material as the source electrodes 7014a and 7014b and the drain electrodes 7014c and 7014d as described above.
  • the source electrode 7014b disposed at the bottom of the opening 7016c has an area center offset from the center of the area in the X-axis direction (center L 14 ) at the bottom of the opening 7016c on the left side in the X-axis direction.
  • the drain electrode 7014d is offset from the center of the area of the bottom of the opening 7016c in the X-axis direction (center L 14 ) on the right side in the X-axis direction.
  • the source electrode 7014b and the drain electrode 7014d and it is arranged me than in the X-axis direction across the line of the center L 14 a relationship axisymmetric.
  • a lyophilic layer 7019a is provided at the bottom of the opening 7016b, and a lyophilic layer 7019b is provided at the bottom of the opening 7016c.
  • the lyophilic layer 7019a is disposed in a state of being spaced apart to the left in the X-axis direction with respect to the area center (center L 13 ) in the X-axis direction at the bottom of the opening 7016b.
  • the bottom portion of the portion 7016c is disposed in a state of being separated to the right in the X-axis direction with respect to the center of the area in the X-axis direction (center L 14 ).
  • the lyophilic layer 7019a is in contact with the side surface facing the opening 7016b of the partition wall 7016 on the left side in the X-axis direction and vertically in the Y-axis direction.
  • the lyophilic layer 7019b is in contact with the side surface facing the opening 7016c of the partition wall 7016 on the right side in the X-axis direction and up and down in the Y-axis direction.
  • the center of the sum of the surface areas of the source electrode 7014b, the drain electrode 7014d, and the lyophilic layer 7019b is the X-axis direction with respect to the area center (center L 14 ) in the X-axis direction at the bottom of the opening 7016c. It is separated toward the right side.
  • the exposed area (exposed portion) of the insulating layer 7013 in the right portion in the X-axis direction at the bottom of the opening 7016b before the formation of the organic semiconductor layer. 7013a) is larger than the left side.
  • the exposed area of the insulating layer 7013 (the area of the exposed portion 7013b) at the left portion in the X-axis direction is larger than that on the right.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • the lyophilic layers 7019a and 7019b are formed using the same material as the source electrodes 7014a and 7014b and the drain electrodes 7014c and 7014d.
  • the insulating layer and the organic semiconductor layer are directly connected to each other at the bottom of the opening, on the other side opposite to the one side, without any source electrode or drain electrode.
  • the present invention is not limited to this, but the center position of the sum of the surface areas of the source electrode and the drain electrode at the bottom of one of the two adjacent openings is an opening. If the other opening is arranged away from the center position (center position of the surface area) at the bottom of the part, the other opening is the side adjacent to the bottom of the opening.
  • the present invention can also be applied to a configuration in which a portion where both the source electrode and the drain electrode are present exists between the insulating layer and the organic semiconductor layer.
  • the TFT substrate used in the organic EL display panel 10 is taken as an example, but the application target is not limited to this.
  • it can be applied to a liquid crystal display panel, a field emission display panel, or the like.
  • the present invention can be applied to electronic paper.
  • each constituent material in the above-described first to seventh embodiments is shown as an example, and can be appropriately changed.
  • a top emission type configuration is taken as an example, but a bottom emission type may be adopted. In that case, appropriate changes can be made to each material used and layout design.
  • FIG. 11 (a) the opening corresponding to the channel portion is square, or as shown in FIG. 11 (b), one side is arcuate and the remaining three sides are straight lines. It can also be set as the opening part of such a shape.
  • FIG.9 (c) both a channel part and a non-channel part can also be made circular, The circular opening part as shown in FIG.11 (c) is applied to a non-channel part, An arc-shaped opening that surrounds a part of the periphery can be used as a channel portion.
  • the shapes of the openings of the channel portion and the non-channel portion can be interchanged.
  • the configuration for suppressing the mixing of the organic semiconductor ink between two adjacent openings is adopted.
  • the above-described configuration can be adopted as appropriate.
  • a configuration including an organic semiconductor layer formed using an organic semiconductor ink is used as an example.
  • a similar configuration is employed for a configuration including an inorganic semiconductor layer formed using a facing semiconductor ink. be able to.
  • an amorphous metal oxide semiconductor can be used as the inorganic semiconductor material.
  • Such semiconductors are expected to be applied to displays and electronic paper because of their transparency.
  • such a semiconductor is a material that can realize 3 to 20 [cm 2 / Vs] required for high performance liquid crystal, organic EL (Electro-Luminescence), and the like.
  • an amorphous In—Zn—O oxide semiconductor a-InZnO
  • a-InZnO amorphous In—Zn—O oxide semiconductor
  • a-InGaZnO amorphous In—Ga—Zn—O oxide semiconductor
  • the present invention is used for a display device including a panel such as an organic EL display panel, and is useful for realizing a high-quality TFT device even with high definition.
  • Organic EL display device 10. Organic EL display panel 20. Drive control circuit unit 21-24. Drive circuit 25. Control circuit 101. TFT substrate 102. Planarization film 102a. Contact hole 103. Anode 104. Transparent conductive film 105. Hole injection layer 106. Bank 107. Hole transport layer 108. Organic light emitting layer 109. Electron transport layer 110. Cathode 111. Sealing layer 112. Adhesive layer 113. CF substrate 501. Mask 1011, 1131. Substrate 1012a, 1012b. Gate electrode 1013.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

　隔壁の囲繞により構成された第１および第２開口部内には、それぞれ薄膜トランジスタ素子が形成されている。ここで、第１開口部の底部を平面視する場合、その底部における親液層の表面積の中心位置が、当該底部における面積の中心位置よりも、第２開口部が隣接する側とは反対側に離れており、また、第２開口部の底部を平面視する場合、その底部における親液層の表面積の中心位置が、当該底部における面積の中心位置よりも、第１開口部が隣接する側とは反対側に離れている。

Description

薄膜トランジスタ装置とその製造方法、有機ＥＬ表示素子、および有機ＥＬ表示装置
　本発明は、薄膜トランジスタ装置とその製造方法、有機ＥＬ表示素子、および有機ＥＬ表示装置に関する。
　液晶表示パネルや有機ＥＬ表示パネルでは、サブピクセル単位で発光制御するため、サブピクセル毎に薄膜トランジスタ（ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ））素子が形成されてなる薄膜トランジスタ装置が採用されている。そして、特に半導体層として有機半導体材料を用いた薄膜トランジスタ装置の開発が進められている。
　図１２（ａ）に示すように、従来技術に係る有機ＴＦＴ装置は、例えば、基板９０１１上に、ゲート電極９０１２ａ，９０１２ｂ、絶縁層９０１３、ソース電極９０１４ａ，９０１４ｂおよびドレイン電極（図示を省略。）、有機半導体層９０１７ａ，９０１７ｂが順に積層形成されている。有機半導体層９０１７ａ，９０１７ｂは、絶縁層９０１３上において、有機半導体インクを塗布して乾燥させることにより形成され、ソース電極９０１４ａ，９０１４ｂとドレイン電極との間を埋めるとともに、それらの上を覆うように形成されている。
　また、図１２（ａ）に示すように、絶縁層９０１３上には、隣接する素子間を区画するために隔壁９０１６が設けられている。隔壁９０１６には、複数の開口部９０１６ａ～９０１６ｃが開けられており、開口部９０１６ａには、その底部に、ドレイン電極に接続された接続配線９０１５が露出しており、有機半導体層が形成されていない。接続配線９０１５は、当該ＴＦＴ素子の上方に形成される発光素子の電極を接続するための電極である。そして、隔壁９０１６の開口部９０１６ｂ，９０１６ｃには、互いに区画された有機半導体層９０１７ａ，９０１７ｂが形成されている。
　液晶表示パネルや有機ＥＬ表示パネルに用いられる有機ＴＦＴ装置の各薄膜トランジスタ素子は、ゲート電極９０１２ａ，９０１２ｂへの信号の入力により、発光素子の発光制御を行う。
特開２００９－７６７９１号公報
　しかしながら、従来技術に係る有機ＴＦＴ装置では、有機半導体層９０１７ａ，９０１７ｂの形成に係るインク塗布に際して、開口部９０１６ｂに対して滴下されたインクと、隣接する開口部９０１６ｃに対して滴下されたインクとが混合されてしまうという事態が生じ得る。具体的には、図１２（ｂ）に示すように、隔壁９０１６に開けられた開口部９０１６ｂ，９０１６ｃに有機半導体インク９０１７０ａ，９０１７０ｂを滴下するとき、矢印で示すように、有機半導体インク９０１７０ａ，９０１７０ｂが、互いに混合してしまうことがある。この場合に、有機半導体層９０１７ａ，９０１７ｂの層厚が不所望な厚みとなり、また、互いに異なる成分の半導体層を形成しようとする場合には、インクの混合によりトランジスタ性能の低下をもたらすことになる。
　特に、液晶表示パネルや有機ＥＬ表示パネルでは、精細化の要望から各サブピクセルの小型化も要望され、各サブピクセルの小型化に伴って開口部９０１６ｂと開口部９０１６ｃとの間の距離が短くなり、インク９０１７０ａとインク９０１７０ｂとが混合され易くなり、上記のような問題を生じ易いと考えられる。
　なお、上記のような問題は、塗布法を用い無機半導体層を形成する場合についても同様である。
　本発明は、上記問題の解決を図ろうとなされたものであって、隣接する開口部へ半導体インクを滴下した際に、互いのインクの混合を抑制し、高い品質を備える薄膜トランジスタ装置とその製造方法、有機ＥＬ表示素子、および有機ＥＬ表示装置を提供することを目的とする。
　そこで、本発明の一態様に係る薄膜トランジスタ装置では、次のような特徴を有する。
　本発明の一態様に係る薄膜トランジスタ装置は、互いに間隔をあけた状態で隣接配置された第１および第２の薄膜トランジスタ素子を備え、各薄膜トランジスタ素子が、ゲート電極と、ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されたソース電極およびドレイン電極と、ゲート電極とソース電極およびドレイン電極との間に介挿された絶縁層と、ソース電極とドレイン電極との間の間隙、およびソース電極およびドレイン電極の上に形成され、ソース電極およびドレイン電極に対して密に接する半導体層と、絶縁層上において、ソース電極およびドレイン電極とは別に形成され、絶縁層よりも高い親液性を有する親液層と、を備える。
　また、本発明の一態様に係る薄膜トランジスタ装置では、第１の薄膜トランジスタ素子における半導体層と、第２の薄膜トランジスタ素子における半導体層との間には、互いの間を区画する隔壁が形成されており、隔壁は、第１の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部と、第２の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部とを別々に囲繞し、且つ、表面が撥液性を有している。
　ここで、第１の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部を囲繞することで構成される開口部を第１開口部とし、第２の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部を囲繞することで構成される開口部を第２開口部とするとき、第１開口部の底部を平面視する場合において、当該第１開口部の底部における親液層の表面積の中心位置が、第１開口部の底部における面積の中心位置よりも、第２開口部が隣接する側とは反対側に離れており、第２開口部の底部を平面視する場合において、当該第２開口部の底部における親液層の表面積の中心位置が、第２開口部の底部における面積の中心位置よりも、第１開口部が隣接する側とは反対側に離れている、ことを特徴とする。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部において、当該第１開口部の底部における親液層の表面積の中心位置が、第１開口部の底部における中心位置よりも、第２開口部が隣接する側とは反対側に離れて配されており、また、第２開口部において、当該第２開口部の底部における親液層の表面積の中心位置が、第２開口部の底部における中心位置よりも、第１開口部が隣接する側とは反対側に離れて配されている。このため、薄膜トランジスタ装置の製造時における、半導体層を形成するための半導体インクの塗布（滴下）時に、第１開口部の内部に塗布したインクと第２開口部の内部に塗布したインクとは、互いの表面プロファイルにおける最も高い部分が、それぞれの開口部における中心に対して、互いに離れた位置に存在することになる。
　これは、絶縁層の表面に比べて、親液層の濡れ性が高く、各開口部の底部における親液層をフセットして配置することにより、第１開口部の内部に塗布されたインクの表面プロファイルは、第２開口部から離れる側に偏り、同様に、第２開口部の内部に塗布されたインクの表面プロファイルは、第１開口部から離れる側に偏る。以上より、本発明の一態様に係る薄膜トランジスタ装置は、その製造時において、第１開口部と第２開口部とに対して、それぞれ塗布（滴下）された半導体インクが不所望に混合されるという事態を抑制することができる。
　従って、本発明の一態様に係る薄膜トランジスタ装置は、隣接する開口部の各々へ半導体インクを塗布（滴下）した際に、半導体インク同士の混合を抑制し、高い品質を備える。
本発明の実施の形態１に係る有機ＥＬ表示装置１の概略構成を示す模式ブロック図である。 有機ＥＬ表示パネル１０の構成の一部を示す模式断面図である。 （ａ）は、ＴＦＴ基板１０１の一部構成を示す模式平面図であり、（ｂ）は、その模式断面図である。 （ａ）は、有機ＥＬ表示パネル１０の製造方法の概略を示す工程フロー図であり、（ｂ）は、ＴＦＴ基板１０１の形成方法の概略を示す工程フロー図である。 ＴＦＴ基板１０１の製造過程のうち、一部工程を示す模式工程図である。 ＴＦＴ基板１０１の製造過程のうち、一部工程を示す模式工程図である。 ＴＦＴ基板１０１の製造過程のうち、一部工程を示す模式工程図である。 ＴＦＴ基板１０１の製造過程のうち、一部工程を示す模式工程図である。 （ａ）は、本発明の実施の形態２に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｂ）は、本発明の実施の形態３に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｃ）は、本発明の実施の形態４に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図である。 （ａ）は、本発明の実施の形態５に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｂ）は、本発明の実施の形態６に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｃ）は、本発明の実施の形態７に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図である。 （ａ）は、変形例１に係るＴＦＴ基板での隔壁で規定される開口部の開口形状を示す模式平面図であり、（ｂ）は、変形例２に係るＴＦＴ基板での隔壁で規定される開口部の開口形状を示す模式平面図であり、（ｃ）は、変形例３に係るＴＦＴ基板での隔壁で規定される開口部の開口形状を示す模式平面図である。 （ａ）は、従来技術に係る有機ＴＦＴ装置の構成の一部を示す断面図であり、（ｂ）は、従来技術に係る有機ＴＦＴ装置の製造過程のうち、半導体インクの塗布に係る工程を示す断面図である。
　［本発明の態様の概要］
　本発明の一態様に係る薄膜トランジスタ装置は、互いに間隔をあけた状態で隣接配置された第１および第２の薄膜トランジスタ素子を備え、各薄膜トランジスタ素子が、ゲート電極と、ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されたソース電極およびドレイン電極と、ゲート電極とソース電極およびドレイン電極との間に介挿された絶縁層と、ソース電極とドレイン電極との間の間隙、およびソース電極およびドレイン電極の上に形成され、ソース電極およびドレイン電極に対して密に接する半導体層と、絶縁層上において、ソース電極およびドレイン電極とは別に形成され、絶縁層よりも高い親液性を有する親液層と、を備える。
　また、本発明の一態様に係る薄膜トランジスタ装置では、第１の薄膜トランジスタ素子における半導体層と、第２の薄膜トランジスタ素子における半導体層との間には、互いの間を区画する隔壁が形成されており、隔壁は、第１の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部と、第２の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部とを別々に囲繞し、且つ、表面が撥液性を有している。
　ここで、第１の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部を囲繞することで構成される開口部を第１開口部とし、第２の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部を囲繞することで構成される開口部を第２開口部とするとき、第１開口部の底部を平面視する場合において、当該第１開口部の底部における親液層の表面積の中心位置が、第１開口部の底部における面積の中心位置よりも、第２開口部が隣接する側とは反対側に離れており、第２開口部の底部を平面視する場合において、当該第２開口部の底部における親液層の表面積の中心位置が、第２開口部の底部における面積の中心位置よりも、第１開口部が隣接する側とは反対側に離れている、ことを特徴とする。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部において、当該第１開口部の底部における親液層の表面積の中心位置が、第１開口部の底部における中心位置よりも、第２開口部が隣接する側とは反対側に離れて配されており、また、第２開口部において、当該第２開口部の底部における親液層の表面積の中心位置が、第２開口部の底部における中心位置よりも、第１開口部が隣接する側とは反対側に離れて配されている。このため、薄膜トランジスタ装置の製造時における、半導体層を形成するための半導体インクの塗布（滴下）時に、第１開口部の内部に塗布したインクと第２開口部の内部に塗布したインクとは、互いの表面プロファイルにおける最も高い部分が、それぞれの開口部における中心に対して、互いに離れた位置に存在することになる。
　これは、絶縁層の表面に比べて、親液層の濡れ性が高く、各開口部の底部における親液層をフセットして配置することにより、第１開口部の内部に塗布されたインクの表面プロファイルは、第２開口部から離れる側に偏り、同様に、第２開口部の内部に塗布されたインクの表面プロファイルは、第１開口部から離れる側に偏る。以上より、本発明の一態様に係る薄膜トランジスタ装置は、その製造時において、第１開口部と第２開口部とに対して、それぞれ塗布（滴下）された半導体インクが不所望に混合されるという事態を抑制することができる。
　従って、本発明の一態様に係る薄膜トランジスタ装置は、隣接する開口部の各々へ半導体インクを塗布（滴下）した際に、半導体インク同士の混合を抑制し、高い品質を備える。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部の第２開口部が隣接する側において、ソース電極およびドレイン電極および親液層の何れも介在せずに、絶縁層と半導体層とが直に接する箇所が存在し、第２開口部の底部の第１開口部が隣接する側において、ソース電極およびドレイン電極および親液層の何れも介在せずに、絶縁層と半導体層とが直に接する箇所が存在する、ことを特徴とする。このような構成を採用する場合には、第１開口部および第２開口部に対して、それぞれ半導体インクを塗布した際に、絶縁層と親液層との撥液性の相対的な差異により、半導体インクの表面プロファイルにおける最も高さが高い箇所が、第１開口部では第２開口部が隣接する側とは反対側に離れ、同様に、第２開口部では第１開口部が隣接する側とは反対側に離れる、という状態をさらに確実に実現することができる。このため、第１開口部の内部に滴下されたインクと第２開口部に滴下されたインクとの混合を、より確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部において、ソース電極およびドレイン電極および親液層の何れも介在せずに、絶縁層と半導体層とが直に接する箇所が、第２開口部が隣接する側とは反対側にも存在し、第１開口部の底部を平面視する場合において、絶縁層と半導体層とが直に接する箇所の面積が、第１開口部の底部における中心位置を基準として、第２開口部が隣接する側とは反対側よりも第２開口部の側の方が大きく、また、第２開口部の底部において、ソース電極およびドレイン電極および親液層の何れも介在せずに、絶縁層と半導体層とが直に接する箇所が、第１開口部が隣接する側とは反対側にも存在し、第２開口部の底部を平面視する場合において、絶縁層と半導体層とが直に接する箇所の面積が、第２開口部の底部における中心位置を基準として、第１開口部が隣接する側とは反対側よりも第１開口部が隣接する側の方が大きい、ことを特徴とする。
　第１開口部の底部および第２開口部の底部の各々における絶縁層と半導体層との直に接触する部分の面積を、上記のように規定する場合には、半導体インクの表面プロファイルにおける最も高さが高い箇所が、第１開口部では第２開口部が隣接する側とは反対側に離れ、同様に、第２開口部では第１開口部が隣接する側とは反対側に離れる、という状態をさらに確実に実現することができる。このため、第１開口部の内部に滴下されたインクと第２開口部に滴下されたインクとの混合を、より確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１および第２の薄膜トランジスタ素子の各々において、親液層が、ソース電極およびドレイン電極と同一の材料を以って構成され、ソース電極およびドレイン電極の何れに対しても離間した状態で形成されている、ことを特徴とする。このように、第１および第２の薄膜トランジスタ素子の各々において、ソース電極およびドレイン電極と同一の材料を以って親液層を構成することで、同一の工程で親液層とソース電極およびドレイン電極とを形成することができ、製造工程の増加を招くことを抑制することができる。このため、製造コストの上昇を抑えることができる。また、第１および第２の開口部の各々の底部において、親液層とソース電極およびドレイン電極の何れに対しても離間させた状態とすることにより、薄膜トランジスタ装置の性能を高く維持することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部を平面視する場合において、ソース電極およびドレイン電極の各々における表面積の中心位置が、第１開口部の底部における中心位置に合致しており、第２開口部の底部を平面視する場合において、ソース電極およびドレイン電極の各々における表面積の中心位置が、第１開口部の底部における中心位置に合致している、ことを特徴とする。このように、第１開口部の底部および第２開口部の底部の各々におけるソース電極およびドレイン電極の配置を、上記のようにする場合にも、各開口部内に塗布された半導体インクの表面プロファイルを上記に様に制御することができ、第１開口部に滴下されたインクと第２開口部に滴下されたインクとの混合を、抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部を平面視する場合において、ソース電極とドレイン電極と親液層との表面積の和の中心位置が、第１開口部の底部における面積の中心位置から、第２開口部が隣接する側とは反対側に離れており、第２開口部の底部を平面視する場合において、ソース電極とドレイン電極と親液層との表面積の和の中心位置が、第１開口部の底部における面積の中心位置から、第１開口部が隣接する側とは反対側に離れている、ことを特徴とする。このような構成を採用する場合には、その製造過程で第１開口部および第２開口部の各々に半導体インクを塗布した際に、親液層およびソース電極およびドレイン電極と絶縁層との相対的な撥液性の関係により、第１開口部内のインクは第２開口部が隣接する側とは反対側に偏った表面プロファイルとなり、第２開口部内のインクは第１開口部が隣接する側とは反対側に偏った表面プロファイルとなる。
　よって、第１開口部に滴下されたインクと第２開口部に滴下されたインクとの混合を、抑制することができる。
　なお、上記において、「ソース電極とドレイン電極と親液層との表面積の和の中心位置」について、ソース電極の表面積をＡS、任意の一点からのソース電極の面積中心までの距離をｘSとし、ドレイン電極の表面積をＡD、上記任意の一点からのドレイン電極の面積中心までの距離をｘDとし、親液層の表面積をＡH、任意の一点からの親液層の面積中心までの距離をｘHとするとき、「ソース電極とドレイン電極と親液層との表面積の和の中心位置」ｚは、次式のように表すことができる。
　［数１］　ｚ＝（ＡS×ｘS＋ＡD×ｘD＋ＡH×ｘH）／（ＡS＋ＡD＋ＡH）
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部において、親液層が、第１開口部を臨む側面部に対し、第２開口部が隣接する側とは反対側で接しており、第２開口部の底部において、親液層が、第２開口部を臨む側面部に対し、第１開口部が隣接する側とは反対側で接している、ことを特徴とする。このように、第１開口部および第２開口部の各々における親液層の具体的配置を採用する場合にも、上記効果を得ることができる。
　本発明の一態様に係る薄膜トランジスタ装置では、隔壁の表面における撥液性が、第１および第２の薄膜トランジスタ素子の各々における絶縁層の半導体層との接触面よりも高く、且つ、第１および第２の薄膜トランジスタ素子の各々における絶縁層の半導体層との接触面の撥液性が、第１および第２の薄膜トランジスタ素子の各々におけるソース電極およびドレイン電極および親液層の各表面よりも高い、ことを特徴とする。このような構成を採用することにより、第１開口部および第２開口部の各内部に対して半導体インクを塗布した際の、各開口部における半導体インクの表面プロファイルを、より一層確実に上記のようなプロファイルとすることができる。よって、第１開口部に滴下されたインクと第２開口部に滴下されたインクとの混合を、確実に抑制することができる。
　本発明の一態様に係る有機ＥＬ表示素子では、上記本発明の何れかの態様に係る薄膜トランジスタ装置と、薄膜トランジスタ装置の上方に設けられ、コンタクトホールが形成された平坦化膜と、平坦化膜上、および平坦化膜のコンタクトホールを臨む側面上に形成され、第１の薄膜トランジスタ素子におけるドレイン電極またはソース電極と電気的に接続された下部電極と、下部電極の上方に形成された上部電極と、下部電極と前記上部電極との間に介挿された有機発光層と、を備える、ことを特徴とする。
　このような構成を備える本発明の一態様に係る有機ＥＬ表示素子では、上記本発明の何れかの態様に係る薄膜トランジスタ装置が奏する効果をそのまま奏することができる。よって、高い表示品質を備える。
　本発明の一態様に係る有機ＥＬ表示装置は、上記本発明の一態様に係る有機ＥＬ表示素子を備える、　ことを特徴とする。これにより、本発明の一態様に係る有機ＥＬ表示装置についても、高い表示品質を備えるとともに、製造時における高い歩留まりを確保することができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法は、次の工程を備える。
　（ｉ）　第１工程；基板上に互いに間隔をあけた状態で隣接した第１および第２のゲート電極を形成する。
　（ｉｉ）　第２工程；第１および第２のゲート電極の上方を覆うように、絶縁層を形成する。
　（ｉｉｉ）　第３工程；絶縁層上において、第１のゲート電極に対応して、絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第１のソース電極および第１のドレイン電極を並設するとともに、当該第１のソース電極および第１のドレイン電極の何れに対しても離間した状態で、絶縁層よりも親液性が高い第１の親液層を形成し、且つ、第２のゲート電極に対応して、絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第２のソース電極および第２のドレイン電極を並設するとともに、当該第２のソース電極および第２のドレイン電極の何れに対しても離間した状態で、絶縁層よりも親液性が高い第２の親液層を形成する。
　（ｉｖ）　第４工程；絶縁層上において、第１および第２のソース電極上および第１および第２のドレイン電極上を覆う状態で、感光性レジスト材料を積層する。
　（ｖ）　第５工程；積層された感光性レジスト材料をマスク露光してパターニングすることにより、第１のソース電極および第１のドレイン電極および第１の親液層の各々の少なくとも一部と、第２のソース電極および第２のドレイン電極および第２の親液層の各々の少なくとも一部とを、別々に囲繞し、且つ、表面が撥液性を有する隔壁を形成する。
　（ｖｉ）　第６工程；第１のソース電極および第１のドレイン電極および第１の親液層の各々の少なくとも一部を囲繞することにより構成される第１開口部の内部と、第２のソース電極および第２のドレイン電極および第２の親液層の各々の少なくとも一部を囲繞することにより構成される第２開口部の内部との各々に対し、半導体材料を塗布して乾燥させ、第１のソース電極および第１のドレイン電極に対して密に接する第１の半導体層と、第２のソース電極および第２のドレイン電極に対して密に接する第２の半導体層とを形成する。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、上記第５工程で、第１開口部の底部を平面視する場合において、当該第１開口部の底部における第１の親液層との表面積の中心位置が、第１開口部の底部における面積の中心位置よりも、第２開口部が隣接する側とは反対側に離れ、第２開口部の底部を平面視する場合において、当該第２開口部の底部における第２の親液層の表面積の中心位置が、第２開口部の底部における面積の中心位置よりも、第１開口部が隣接する側とは反対側に離れるように、隔壁を形成する、ことを特徴とする。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第５工程の実行により、第１開口部の底部において、第１の親液層が第２開口部が隣接する側とは反対側に配設され、第２開口部の底部において、第２の親液層が第１開口部が隣接する側とは反対側に配設されることになる。このため、第６工程で、第１開口部および第２開口部の各内部に対して半導体材料（半導体インク）を塗布（滴下）した際に、半導体インクの表面プロファイルにおける最も高さが高い箇所が、第１開口部では第２開口部が隣接する側とは反対側に離れ、同様に、第２開口部では第１開口部が隣接する側とは反対側に離れる、という状態を確実に実現することができる。よって、第１開口部の内部に滴下されたインクと第２開口部に滴下されたインクとの混合を抑制するという効果を得ることができる。
　従って、第１開口部の内部に滴下したインクと第２開口部の内部に滴下したインクとの混合を確実に抑制し、高い品質の薄膜トランジスタ装置を製造することができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第５工程において、第１開口部の底部では、第２開口部が隣接する側において、ソース電極およびドレイン電極および親液層の何れも介在せずに、絶縁層と第１の半導体層とが直に接する箇所が存在し、第２開口部の底部では、第１開口部が隣接する側において、ソース電極およびドレイン電極および親液層の何れも介在せずに、絶縁層と第２の半導体層とが直に接する箇所が存在するように、隔壁を形成する、ことを特徴とする。このような方法を採用する場合には、第６工程で、第１開口部および第２開口部に対して、それぞれ半導体インクを塗布した際に、絶縁層と親液層との撥液性の相対的な差異により、半導体インクの表面プロファイルにおける最も高さが高い箇所が、第１開口部では第２開口部が隣接する側とは反対側に離れ、同様に、第２開口部では第１開口部が隣接する側とは反対側に離れる、という状態をさらに確実に実現することができる。このため、第１開口部の内部に滴下されたインクと第２開口部に滴下されたインクとの混合を、より確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第５工程において、第１開口部の底部に、ソース電極およびドレイン電極および親液層の何れも介在せずに、絶縁層と第１の半導体層とが直に接する箇所が、第２開口部が隣接する側とは反対側にも存在し、第１開口部の底部を平面視する場合に、絶縁層と第１の半導体層とが直に接する箇所の面積が、第１開口部の底部における中心位置を基準として、第２開口部が隣接する側とは反対側よりも前記第２開口部の側の方が大きく、第２開口部の底部で、ソース電極およびドレイン電極および親液層の何れも介在せずに、絶縁層と第２の半導体層とが直に接する箇所が、第１開口部が隣接する側とは反対側にも存在し、第２開口部の底部を平面視する場合に、絶縁層と第２の半導体層とが直に接する箇所の面積が、第２開口部の底部における中心位置を基準として、第１開口部が隣接する側とは反対側よりも第１開口部が隣接する側の方が大きくなるように、隔壁を形成する、ことを特徴とする。
　このような方法を採用する場合には、第１開口部の底部および第２開口部の底部の各々における絶縁層と半導体層との直に接触する部分の面積を、上記のように規定するので、半導体インクの表面プロファイルにおける最も高さが高い箇所が、第１開口部では第２開口部が隣接する側とは反対側に離れ、同様に、第２開口部では第１開口部が隣接する側とは反対側に離れる、という状態をさらに確実に実現することができる。このため、第１開口部の内部に滴下されたインクと第２開口部に滴下されたインクとの混合を、より確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第３工程に、絶縁層上に金属膜を成膜するサブ工程と、金属膜をエッチングするサブ工程と、を含み、これらのサブ工程を実行することにより、第１のソース電極および第１のドレイン電極および第１の親液層と、第２のソース電極および第２のドレイン電極および第２の親液層と、を形成する、ことを特徴とする。このように、親液層をソース電極およびドレイン電極と同一材料から形成することとすれば、工程増加を抑制することができ、製造コストの上昇を抑えながら、上記効果を得ることができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第２工程から第６工程において、隔壁の表面における撥液性を、絶縁層における第１および第２の半導体層との各接触面よりも高くし、且つ、絶縁層における第１および第２の半導体層との接触面の撥液性を、第１および第２のソース電極と第１および第２のドレイン電極と第１および第２の親液層の各表面よりも高くする、ことを特徴とする。このように各部材における撥液性を制御することにより、第１開口部の内部に塗布した半導体インクと、第２開口部に塗布した半導体インクとの混合を、更に確実に防止することができる。よって、高い品質を有する薄膜トランジスタ装置を確実に製造することができる。
　なお、上記において「上方」という用語は、絶対的な空間認識における上方向（鉛直上方）を指すものではなく、積層構成における積層順を基に、相対的な位置関係により規定されるものである。また、「上方」との用語は、互いの間に間隔をあけた場合のみならず、互いに密着する場合にも適用するものである。
　以下では、幾つかの具体例を用い、本発明に係る態様の特徴、および作用・効果について説明する。なお、本発明は、その本質的な特徴的構成要素を除き、以下の実施の形態に何ら限定を受けるものではない。
　［実施の形態１］
　１．有機ＥＬ表示装置１の全体構成
　以下では、本発明の実施の形態１に係る有機ＥＬ表示装置１の構成について図１を用い説明する。
　図１に示すように、有機ＥＬ表示装置１は、有機ＥＬ表示パネル１０と、これに接続された駆動制御回路部２０とを有し構成されている。
　有機ＥＬ表示パネル１０は、有機材料の電界発光現象を利用したパネルであり、複数の有機ＥＬ素子が、例えば、マトリクス状に配列され構成されている。駆動制御回路部２０は、４つの駆動回路２１～２４と制御回路２５とから構成されている。
　なお、本実施の形態に係る有機ＥＬ表示装置１では、有機ＥＬ表示パネル１０に対する駆動制御回路部２０の配置については、これに限られない。
　２．有機ＥＬ表示パネル１０の構成
　有機ＥＬ表示パネル１０の構成について、図２の模式断面図および図３を用い説明する。
　図２に示すように、有機ＥＬ表示パネル１０は、ＴＦＴ（薄膜トランジスタ）基板１０１を備える。ＴＦＴ基板１０１は、基板１０１１の上に、ゲート電極１０１２ａ，１０１２ｂが互いに間隔をあけた状態で積層され、その上を覆うように、絶縁層１０１３が積層形成されている。絶縁層１０１３の上には、ソース電極１０１４ａ，１０１４ｂがそれぞれゲート電極１０１２ａ，１０１２ｂに対応して設けられ、また、図３（ａ）に示すように、ソース電極１０１４ａ，１０１４ｂのそれぞれに対してＹ軸方向に間隔をあけてドレイン電極１０１４ｃ，１０１４ｄが設けられている。
　図３（ａ）に示すように、絶縁層１０１３上には、ソース電極１０１４ａおよびドレイン電極１０１４ｃに対応して親液層１０１９ａが形成され、ソース電極１０１４ｂおよびドレイン電極１０１４ｄに対応して親液層１０１９ｂが形成されている。
　また、図２および図３（ａ）に示すように、絶縁層１０１３上には、ソース電極１０１４ａに対してＸ軸方向左側に間隔をあけて、接続配線１０１５が形成されている。なお、接続配線１０１５は、ソース電極１０１４ａまたはドレイン電極１０１４ｃから延出形成され、あるいは、これらの一方と電気的に接続されている。
　図２および図３（ａ）に示すように、絶縁層１０１３上には、接続配線１０１５、ソース電極１０１４ａとドレイン電極１０１４ｃと親液層１０１９ａ、ソース電極１０１４ｂとドレイン電極１０１４ｄと親液層１０１９ｂを、それぞれ囲繞するよう隔壁１０１６が形成されている。換言すると、図３（ａ）に示すように、隔壁１０１６に開けられた３つの開口部１０１６ａ，１０１６ｂ，１０１６ｃのうち、接続配線１０１５が底部に露出するＸ軸方向左側の開口部１０１６ａが、チャネル部とは異なる部分であり、アノードとのコンタクト部として機能する。一方、底部にソース電極１０１４ａとドレイン電極１０１４ｃと親液層１０１９ａが露出する開口部１０１６ｂ、および底部にソース電極１０１４ｂとドレイン電極１０１４ｄと親液層１０１９ｂが露出する開口部１０１６ｃが、それぞれチャネル部として機能する部分である。
　なお、図３（ａ）に示すように、開口部１０１６ｂの底部においては、ソース電極１０１４ａおよびドレイン電極１０１４ｃの各面積中心が、開口部１０１６ｂの底部におけるＸ軸方向の面積中心（中心Ｌ1）と合致するように配設されており、同様に、開口部１０１６ｃの底部においては、ソース電極１０１４ｂおよびドレイン電極１０１４ｄの各面積中心が、開口部１０１６ｃの底部におけるＸ軸方向の面積中心（中心Ｌ2）と合致するように配設されている。
　一方、開口部１０１６ｂの底部における親液層１０１９ａの面積中心は、開口部１０１６ｂの底部におけるＸ軸方向の面積中心（中心Ｌ1）に対し、開口部１０１６ｃが隣接する側とは反対側のＸ軸方向左側に離れて配設されている。開口部１０１６ｃの底部における親液層１０１９ｂの面積中心は、開口部１０１６ｃの底部におけるＸ軸方向の面積中心（中心Ｌ2）に対し、開口部１０１６ｂが隣接する側とは反対側のＸ軸方向右側に離れて配設されている。
　図２に戻って、隔壁１０１６で囲繞された各領域のうち、ソース電極１０１４ａおよびドレイン電極１０１４ｃの上に相当する領域、およびソース電極１０１４ｂおよびドレイン電極１０１４ｄの上に相当する領域には、それぞれ有機半導体層１０１７ａ，１０１７ｂが積層形成されている。有機半導体層１０１７ａは、ソース電極１０１４ａとドレイン電極１０１４ｃとの間の間隙、およびソース電極１０１４ａ、ドレイン電極１０１４ｃの各上を充填するように形成され、これら電極１０１４ａ，１０１４ｃと密に接している。有機半導体層１０１７ｂについても、同様に、電極１０１４ｂ，１０１４ｄと密に接するよう形成されている。そして、有機半導体層１０１７ａ，１０１７ｂは、隔壁１０１６により互いに区画されている。
　なお、図３（ｂ）に示す絶縁層１０１３の各露出部１０１３ａ，１０１３ｂは、間にソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄおよび親液層１０１９ａ，１０１９ｂの何れも介在することなく、有機半導体層１０１７ａ，１０１７ｂが直に接することになる（図２を参照）。
　図２に示すように、有機半導体層１０１７ａ，１０１７ｂおよび絶縁層１０１３の上を覆うように、パッシベーション膜１０１８が積層形成されている。ただし、接続配線１０１５の上に相当する箇所は、開口されている。
　本実施の形態に係る有機ＥＬ表示パネル１０のＴＦＴ基板１０１は、以上のような構成を有する。
　次に、図２に示すように、ＴＦＴ基板１０１上は、平坦化膜１０２で被覆されている。ただし、接続配線１０１５の上は、コンタクトホール１０２ａが開けられている。コンタクトホール１０２ａは、ＴＦＴ基板１０１における開口部１０１６ａと連通している。
　平坦化膜１０２の主面上には、アノード１０３、透明導電膜１０４、およびホール注入層１０５が順に積層形成されている。これら、アノード１０３、透明導電膜１０４、およびホール注入層１０５は、平坦化膜１０２におけるコンタクトホール１０２ａを臨む側面に沿っても形成されており、アノード１０３は、接続配線１０１５と接触し、電気的に接続されている。
　ホール注入層１０５の上には、発光部（サブピクセル）に相当する箇所を囲繞するようにバンク１０６が形成されている。バンク１０６が囲繞することで形成される開口部には、ホール輸送層１０７、有機発光層１０８、および電子輸送層１０９が順に積層形成されている。
　さらに、電子輸送層１０９の上、およびバンク１０６の露出面を覆うように、カソード１１０および封止層１１１が順に積層形成され、封止層１１１に対向するようにＣＦ（カラーフィルタ）基板１１３が配され、間に接着層１１２が充填されて互いに接合されている。ＣＦ基板１１３は、基板１１３１のＺ軸方向下側主面にカラーフィルタ１１３２およびブラックマトリクス１１３３が形成され構成されている。
　３．有機ＥＬ表示パネル１０の構成材料
　有機ＥＬ表示パネル１０では、例えば、各部位を次のような材料を用い形成することができる。
　（ｉ）　基板１０１１
　基板１０１１は、例えば、例えば、ガラス基板、石英基板、シリコン基板、硫化モリブデン、銅、亜鉛、アルミニウム、ステンレス、マグネシウム、鉄、ニッケル、金、銀などの金属基板、ガリウム砒素基などの半導体基板、プラスチック基板等を用いることができる。
　プラスチック基板としては、熱可塑性樹脂、熱硬化性樹脂いずれの樹脂を用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン－プロピレン共重合体、エチレン－酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド（ＰＩ）、ポリアミドイミド、ポリカーボネート、ポリ－（４－メチルベンテン－１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル－スチレン共重合体（ＡＳ樹脂）、ブタジエン－スチレン共重合体、ポリオ共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）、プリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち１種、または２種以上を積層した積層体を用いることができる。
　（ｉｉ）　ゲート電極１０１２ａ，１０１２ｂ
　ゲート電極１０１２ａ，１０１２ｂは、例えば、導電性を有する材料であれば特に限定されない。
　具体的な材料として、たとえば、クロム、アルミニウム、タンタル、モリブデン、ニオブ、銅、銀、金、白金、プラチナ、パラジウム、インジウム、ニッケル、ネオジウムなどの金属もしくはそれらの合金、または、酸化亜鉛、酸化スズ、酸化インジウム、酸化ガリウムなどの導電性金属酸化物もしくはインジウムスズ複合酸化物（以下、「ＩＴＯ」と略す。）、インジウム亜鉛複合酸化物（以下、「ＩＺＯ」と略す。）、アルミニウム亜鉛複合酸化物（ＡＺＯ）、ガリウム亜鉛複合酸化物（ＧＺＯ）などの導電性金属複合酸化物、または、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレンなどの導電性高分子もしくはそれらに、塩酸、硫酸、スルホン酸などの酸、六フッ化リン、五フッ化ヒ素、塩化鉄などのルイス酸、ヨウ素などのハロゲン原子、ナトリウム、カリウムなどの金属原子などのドーパントを添加したもの、もしくは、カーボンブラックや金属粒子を分散した導電性の複合材料などが挙げられる。また、金属微粒子とグラファイトのような導電性粒子を含むポリマー混合物を用いてもよい。これらは、１種または２種以上を組み合わせて用いることもできる。
　（ｉｉｉ）　絶縁層１０１３
　絶縁層１０１３は、ゲート絶縁層として機能するものであって、例えば、絶縁性を有する材料であれば特に限定されず、公知の有機材料や無機材料のいずれも用いることができる。
　有機材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、イミド系樹脂、ノボラック系樹脂などを用い形成することができる。
　また、無機材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化ジルコニウム、酸化セリウム、酸化亜鉛、酸化コバルトなどの金属酸化物、窒化ケイ素、窒化アルミニウム、窒化ジルコニウム、窒化セリウム、窒化亜鉛、窒化コバルト、窒化チタン、窒化タンタルなどの金属窒化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛などの金属複合酸化物が挙げられる。これらは、１ 種または２ 種以上組み合わせて用いることができる。
　さらに、表面処理剤（ODTS OTS HMDS βPTS）などでその表面を処理したものも含まれる。
　（ｉｖ）　ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄ
　ソース電極１０１４ａ，１０１４ｂ、ドレイン電極１０１４ｃ，１０１４ｄは、ゲート電極１０１２ａ，１０１２ｂを形成するための上記材料を用い形成することができる。
　（ｖ）　有機半導体層１０１７ａ，１０１７ｂ
　有機半導体層１０１７ａ，１０１７ｂは、例えば、半導体特性を有し、溶媒に可溶であれば特に限定されない。例えば、ポリ（３－アルキルチオフェン）、ポリ（３－ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３－オクチルチオフェン）、ポリ（２，５－チエニレンビニレン） （ＰＴＶ ） もしくはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）およびオクタチオフェンなどのα－オリゴチオフェン類もしくは２,５－ビス（５'－ビフェニル－２'－チエニル）－チオフェン（ＢＰＴ３）、２,５－［２,２'－（５,５'－ジフェニル）ジチエニル］－チオフェンなどのチオフェン誘導体、ポリ（パラ－フェニレンビニレン） （ＰＰＶ） などのフェニレンビニレン誘導体、ポリ（９，９－ジオクチルフルオレン） （ＰＦＯ） などのフルオレン誘導体、トリアリルアミン系ポリマー、アントラセン、テトラセン、ペンタセンおよびヘキサセン等のアセン化合物、１，３，５－トリス［（３－フェニル－６－トリ－フルオロメチル）キノキサリン－２－イル］ベンゼン（ＴＰＱ１） および１，３，５－トリス［｛３－（４－ｔ－ブチルフェニル）－６－トリスフルオロメチル｝キノキサリン－２－イル］ベンゼン（ＴＰＱ２）などのベンゼン誘導体、フタロシアニン、銅フタロシアニン（ＣｕＰｃ）および鉄フタロシアニンのようなフタロシアニン誘導体、トリス（８－ヒドロキシキノリノレート）アルミニウム（Ａｌｑ３）、およびファクトリス（２－フェニルピリジン）イリジウム（Ｉｒ（ｐｐｙ）３）のような有機金属化合物、Ｃ６０、オキサジアゾール系高分子、トリアゾール系高分子、カルバゾール系高分子およびフルオレン系高分子のような高分子系化合物ならびにポリ（９，９－ジオクチルフルオレン－コ－ビス－Ｎ，Ｎ’－（４－メトキシフェニル）－ビス－Ｎ，Ｎ’－フェニル－１，４－フェニレンジアミン） （ＰＦＭＯ）、ポリ（９，９－ジオクチルフルオレン－コ－ベンゾチアジアゾール） （ＢＴ） 、フルオレン－トリアリルアミン共重合体およびポリ（９，９－ジオクチルフルオレン－コ－ジチオフェン） （Ｆ８Ｔ２）などのフルオレンとの共重合体などが挙げられる。これらは、１種または２種以上組み合わせて用いることができる。
　また、溶媒に可溶な無機材料も使用することが可能である。
　（ｖｉ）　パッシベーション膜１０１８
　パッシベーション膜１０１８は、例えば、ポリビニルアルコール（ＰＶＡ）などの水溶性樹脂や、フッ素系樹脂などを用い形成することができる。
　（ｖｉｉ）　平坦化膜１０２
　平坦化膜１０２は、例えば、ポリイミド、ポリアミド、アクリル系樹脂材料などの有機化合物を用い形成されている。
　（ｖｉｉｉ）　アノード１０３
　アノード１０３は、銀（Ａｇ）またはアルミニウム（Ａｌ）を含む金属材料から構成されている。トップエミッション型の本実施の形態に係る有機ＥＬ表示パネル１０の場合には、その表面部が高い反射性を有することが好ましい。
　（ｉｘ）　透明導電膜１０４
　透明導電膜１０４は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）若しくはＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）などを用い形成される。
　（ｘ）　ホール注入層１０５
　ホール注入層１０５は、例えば、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）などの酸化物、あるいは、ＰＥＤＯＴ（ポリチオフェンとポリスチレンスルホン酸との混合物）などの導電性ポリマー材料からなる層である。なお、図２に示す本実施の形態に係る有機ＥＬ表示パネル１０では、金属酸化物からなるホール注入層１０５を構成することを想定しているが、この場合には、ＰＥＤＯＴなどの導電性ポリマー材料を用いる場合に比べて、ホールを安定的に、またはホールの生成を補助して、有機発光層１０８に対しホールを注入する機能を有し、大きな仕事関数を有する。
　ここで、ホール注入層１０５を遷移金属の酸化物から構成する場合には、複数の酸化数をとるためこれにより複数の準位をとることができ、その結果、ホール注入が容易になり駆動電圧を低減することができる。特に、酸化タングステン（ＷＯX）を用いることが、ホールを安定的に注入し、且つ、ホールの生成を補助するという機能を有するという観点から望ましい。
　（ｘｉ）　バンク１０６
　バンク１０６は、樹脂等の有機材料を用い形成されており絶縁性を有する。バンク１０６の形成に用いる有機材料の例としては、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等があげられる。バンク１０６は、有機溶剤耐性を有することが好ましい。さらに、バンク１０６は、製造工程中において、エッチング処理、ベーク処理など施されることがあるので、それらの処理に対して過度に変形、変質などをしないような耐性の高い材料で形成されることが好ましい。また、表面に撥水性をもたせるために、表面をフッ素処理することもできる。
　なお、バンク１０６を親液性の材料を用い形成した場合には、バンク１０６の表面と発光層１０８の表面との親液性／撥液性の差異が小さくなり、有機発光層１０８を形成するために有機物質を含んだインクを、バンク１０６が規定する開口部内に選択的に保持させることが困難となってしまうためである。
　さらに、バンク１０６の構造については、図２に示すような一層構造だけでなく、二層以上の多層構造を採用することもできる。この場合には、層毎に上記材料を組み合わせることもできるし、層毎に無機材料と有機材料とを用いることもできる。
　（ｘｉｉ）　ホール輸送層１０７
　ホール輸送層１０７は、親水基を備えない高分子化合物を用い形成されている。例えば、ポリフルオレンやその誘導体、あるいはポリアリールアミンやその誘導体などの高分子化合物であって、親水基を備えないものなどを用いることができる。
　（ｘｉｉｉ）　有機発光層１０８
　発光層１０８は、上述のように、ホールと電子とが注入され再結合されることにより励起状態が生成され発光する機能を有する。有機発光層１０８の形成に用いる材料は、湿式印刷法を用い製膜できる発光性の有機材料を用いることが必要である。
　具体的には、例えば、特許公開公報（日本国・特開平５－１６３４８８号公報）に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、アンスラセン化合物、シアニン化合物、アクリジン化合物、８－ヒドロキシキノリン化合物の金属錯体、２－ビピリジン化合物の金属錯体、シッフ塩とＩＩＩ族金属との錯体、オキシン金属錯体、希土類錯体などの蛍光物質で形成されることが好ましい。
　（ｘｉｖ）　電子輸送層１０９
　電子輸送層１０９は、カソード１１０から注入された電子を発光層１０８へ輸送する機能を有し、例えば、オキサジアゾール誘導体（ＯＸＤ）、トリアゾール誘導体（ＴＡＺ）、フェナンスロリン誘導体（ＢＣＰ、Ｂｐｈｅｎ）などを用い形成されている。
　（ｘｖ）　カソード１１０
　カソード１１０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）若しくはＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）などを用い形成される。本実施の形態のように、トップエミッション型の本実施の形態に係る有機ＥＬ表示パネル１０の場合においては、光透過性の材料で形成されることが必要となる。光透過性については、透過率が８０［％］以上とすることが好ましい。
　カソード１１０の形成に用いる材料としては、上記の他に、例えば、アルカリ金属、アルカリ土類金属、またはそれらのハロゲン化物を含む層の構造、あるいは、前記いずれかの層に銀を含む層とをこの順で積層した構造を用いることもできる。上記において、銀を含む層は、銀単独で形成されていてもよいし、銀合金で形成されていてもよい。また、光取出し効率の向上を図るためには、当該銀を含む層の上から透明度の高い屈折率調整層を設けることもできる。
　（ｘｖｉ）　封止層１１１
　封止層１１１は、発光層１０８などの有機層が水分に晒されたり、空気に晒されたりすることを抑制する機能を有し、例えば、ＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）などの材料を用い形成される。また、ＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）などの材料を用い形成された層の上に、アクリル樹脂、シリコーン樹脂などの樹脂材料からなる封止樹脂層を設けてもよい。
　封止層１１１は、トップエミッション型である本実施の形態に係る有機ＥＬ表示パネル１０の場合においては、光透過性の材料で形成されることが必要となる。
　４．ＴＦＴ基板１０１におけるソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄおよび親液層１０１９ａ，１０１９ｂの配置
　ＴＦＴ基板１０１におけるソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄおよび親液層１０１９ａ，１０１９ｂの配置について、図３（ａ）および図３（ｂ）を用い説明する。
　図３（ａ）および図３（ｂ）に示すように、隔壁１０１６により規定される開口部１０１６ｂ，１０１６ｃの各々の底部においては、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄのＸ軸方向の中心が、開口部１０１６ｂ，１０１６ｃの各底部のＸ軸方向の面積中心（中心Ｌ1，Ｌ2）に各々合致するように配置されている。そして、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄの各々は、Ｘ軸方向の両端が隔壁１０１６の側面部から離間した状態となっている。
　次に、図３（ａ）に示すように、親液層１０１９ａ，１０１９ｂは、それぞれ各開口部１０１６ｂ，１０１６ｃの底部におけるＸ軸方向の面積中心（中心Ｌ1，Ｌ2）に対して離間した（オフセットされた）状態で形成されている。具体的には、親液層１０１９ａについては、開口部１０１６ｂの底部において、Ｘ軸方向左側にオフセットした状態で形成されており、親液層１０１９ｂについては、開口部１０１６ｃの底部において、Ｘ軸方向右側にオフセットした状態で形成されている。
　図３（ｂ）に示すように、親液層１０１９ａは、ソース電極１０１４ａおよびドレイン電極１０１４ｃの何れに対しても離間し、且つ、隔壁１０１６の開口部１０１６ｂを臨む側面部に対して当接している。同様に、親液層１０１９ｂは、ソース電極１０１４ｂおよびドレイン電極１０１４ｄの何れに対しても離間し、且つ、隔壁１０１６の開口部１０１６ｃを臨む側面部に対して当接している。
　このため、開口部１０１６ｂの底部におけるＸ軸方向の面積中心（中心Ｌ1）に対し、ソース電極１０１４ａとドレイン電極１０１４ｃと親液層１０１９ａの表面積の和の中心が、Ｘ軸方向左側に離れていることになる。同様に、開口部１０１６ｃの底部におけるＸ軸方向の面積中心（中心Ｌ2）に対し、ソース電極１０１４ｂとドレイン電極１０１４ｄと親液層１０１９ｂの表面積の和の中心が、Ｘ軸方向右側に離れていることになる。
　なお、上記において、「ソース電極１０１４ａとドレイン電極１０１４ｃと親液層１０１９ａの表面積の和の中心」および「ソース電極１０１４ｂとドレイン電極１０１４ｄと親液層１０１９ｂの表面積の和の中心」については、上記［数１］の規定に基づき求めることができる。
　また、図３（ａ）および図３（ｂ）に示すように、有機半導体層１０１７ａ，１０１７ｂの形成前においては、開口部１０１６ｂの底部において、Ｘ軸方向右側の部分で絶縁層１０１３の露出面積（露出部１０１３ａの面積）が左側に比べて大きくなっており、同様に、開口部１０１６ｃの底部において、Ｘ軸方向左側の部分で絶縁層１０１３の露出面積（露出部１０１３ｂの面積）が右側に比べて大きくなっている。
　５．有機ＥＬ表示装置１の製造方法
　（ｉ）有機ＥＬ表示パネル１０の製造方法の概要
　有機ＥＬ表示装置１の製造方法、特に、有機ＥＬ表示パネル１０の製造方法について、図２と図４を用い説明する。
　図２および図４（ａ）に示すように、先ず、ＴＦＴ基板１０１のベースとなる基板１０１１を準備する（ステップＳ１）。そして、当該基板１０１１にＴＦＴ（薄膜トランジスタ）素子を形成し、ＴＦＴ基板１０１を形成する（ステップＳ２）。
　次に、図２および図４（ａ）に示すように、ＴＦＴ基板１０１上に絶縁材料からなる平坦化膜１０２を形成する（ステップＳ３）。図２に示すように、平坦化膜１０２では、ＴＦＴ基板１０１における接続配線１０１５の上方に相当する箇所にコンタクトホール１０２ａがあけられ、その他の部分のＺ軸方向上面は略平坦化されている。
　次に、平坦化膜１０２上にアノード１０３を形成する（ステップＳ４）。ここで、図２に示すように、アノード１０３は、発光単位（サブピクセル）で区画され形成されており、コンタクトホール１０２ａの側壁に沿って一部がＴＦＴ基板１０１の接続配線１０１５に接続される。
　なお、アノード１０３は、例えば、スパッタリング法や真空蒸着法などにより金属膜を成膜した後、サブピクセル単位にエッチングすることで形成できる。
　次に、アノード１０３の上面を覆うように透明導電膜１０４を形成する（ステップＳ５）。図２に示すように、透明導電膜１０４は、アノード１０３の上面のみならず側端面も覆っており、また、コンタクトホール１０２ａ内においてもアノード１０３の上面を覆っている。なお、透明導電膜１０４は、上記同様に、スパッタリング法や真空蒸着法などを用い成膜した後、エッチングによりサブピクセル単位に区画することにより形成される。
　次に、透明導電膜１０４上にホール注入層１０５を形成する（ステップＳ６）。図２に示すように、ホール注入層１０５は、透明導電膜１０４上の全面を覆うように形成されているが、サブピクセル毎に区画した状態で形成することもできる。
　金属酸化物（例えば、酸化タングステン）からホール注入層１０５を形成する場合には、金属酸化膜の形成は、例えば、アルゴンガスと酸素ガスにより構成されたガスをスパッタ装置のチャンバー内のガスとして用い、当該ガスの全圧が２．７［Ｐａ］を超え７．０［Ｐａ］以下であり、且つ、酸素ガス分圧の全圧に対する比が５０［％］以上７０［％］以下であって、さらにターゲット単位面積当たりの投入電力密度が１［Ｗ／ｃｍ2］以上２．８［Ｗ／ｃｍ2］以下となる成膜条件を採用することができる。
　次に、各サブピクセルを規定するバンク１０６を形成する（ステップＳ７）。図２に示すように、バンク１０６は、ホール注入層１０５の上に積層形成される。
　バンク１０６の形成は、先ず、ホール注入層１０５の上に、バンク１０６の材料層を積層形成する。この材料層は、例えば、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂などの感光性樹脂成分とフッ素成分を含む材料を用い、スピンコート法等により形成される。なお、本実施の形態においては、感光性樹脂材料の一例として、日本ゼオン製ネガ型感光性材料（品番：ＺＰＮ１１６８）を用いることができる。次に、材料層をパターニングして、各サブピクセルに対応する開口部を形成する。開口部の形成には、材料層の表面にマスクを配して露光を行い、その後で現像を行うことにより形成できる。
　次に、ホール注入層１０５上におけるバンク１０６で規定された各凹部内に対し、ホール輸送層１０７、有機発光層１０８、および電子輸送層１０９を順に積層形成する（ステップＳ８～Ｓ１０）。
　ホール輸送層１０７は、その構成材料である有機化合物からなる膜を印刷法で成膜した後、焼成することで形成される。有機発光層１０８についても、同様に、印刷法で成膜した後、焼成することで形成される。
　次に、電子輸送層１０９上にカソード１１０および封止層１１１を順に積層する（ステップＳ１１，Ｓ１２）。図２に示すように、カソード１１０および封止層１１１は、バンク１０６の頂面も被覆するように形成されており、全面に形成されている。
　次に、封止層１１１上に接着樹脂材を塗布し、予め準備しておいたＣＦ（カラーフィルタ）パネルを接合する（ステップＳ１３）。図２に示すように、接着層１１２により接合されるＣＦパネル１１３は、基板１０３１のＺ軸方向下面にカラーフィルタ１１３２およびブラックマトリクス１１３３が形成されてなる。
　以上のように、有機ＥＬ表示素子としての有機ＥＬ表示パネル１０が完成する。
　なお、図示を省略しているが、有機ＥＬ表示パネル１０に対して駆動制御部２０を付設して有機ＥＬ表示装置１を形成した後（図１を参照）、エージング処理を施すことにより有機ＥＬ表示装置１が完成する。エージング処理は、例えば、処理前におけるホール注入性に対して、ホールの移動度が１／１０以下となるまで通電を行うことでなされ、具体的には、実際の使用時における輝度以上であって、且つ、その３倍以下の輝度となるように、予め規定された時間、通電処理を実行する。
　（ｉｉ）ＴＦＴ基板１０１の形成方法
　次に、ＴＦＴ基板１０１の形成方法について、図４（ｂ）および図５から図８を用い説明する。
　図５（ａ）に示すように、基板１０１１の主面上にゲート電極１０１２ａ，１０１２ｂを形成する（図４（ｂ）のステップＳ２１）。ゲート電極１０１２ａ，１０１２ｂの形成に関しては、上記アノード１０３の形成方法と同様の方法とすることができる。
　次に、図５（ｂ）に示すように、ゲート電極１０１２ａ，１０１２ｂおよび基板１０１１の上を覆うように、絶縁層１０１３を積層形成する（図４（ｂ）のステップＳ２２）。そして、図５（ｃ）に示すように、絶縁層１０１３の主面上に、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄ、さらには接続配線１０１５および親液層１０１９ａ，１０１９ｂを形成する（図４（ｂ）のステップＳ２３）。なお、このとき、後の工程で形成する隔壁１０１６との関係で親液層１０１９ａ，１０１９ｂが、それぞれ上記のような配置（図３（ａ）を参照）となるように、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄに対する親液層１０１９ａ，１０１９ｂの各位置が規定される。
　このため、ソース電極１０１４ａおよびドレイン電極１０１４ｃのＸ軸方向右横には絶縁層１０１３の露出部１０１３ａが形成され、ソース電極１０１４ｂおよびドレイン電極１０１４ｄのＸ軸方向左横には絶縁層１０１３の露出部１０１３ｂが形成される。
　ここで、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄ、さらには接続配線１０１５および親液層１０１９ａ，１０１９ｂの形成は、先ず、絶縁層１０１３上の全面に金属膜を形成するサブ工程と、エッチングにより各々を区分けするサブ工程とを経ることで実行することができる。即ち、本実施の形態においては、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄと親液層１０１９ａ，１０１９ｂとが、同一材料を用い形成されている。
　次に、図６（ａ）に示すように、ソース電極１０１４ａ，１０１４ｂ、ドレイン電極１０１４ｃ，１０１４ｄ、接続配線１０１５、親液層１０１９ａ，１０１９ｂ、さらには絶縁層１０１３の露出部１０１３ａ，１０１３ｂ上を覆うように、隔壁１０１６を形成するための感光性レジスト材料膜１０１６０を堆積させる（図４（ｂ）のステップＳ２４）。
　次に、図６（ｂ）に示すように、堆積させた感光性レジスト材料膜１０１６０に対し、上方にマスク５０１を配し、マスク露光およびパターニングを施す（図４（ｂ）のステップＳ２５）。ここで、マスク５０１には、隔壁１０１６を形成しようとする部分に窓部５０１ａ，５０１ｂ，５０１ｃ，５０１ｄがあけられている。なお、図６（ｂ）では、図示を省略しているが、マスク５０１には、窓部５０１ａ，５０１ｂ，５０１ｃ，５０１ｄがあけられた領域以外にも隔壁１０１６を形成しようとするか部分に窓部があけられている。
　上記のようにして、図６（ｃ）に示す隔壁１０１６を形成することができる（図４（ｂ）のステップＳ２６）。隔壁１０１６は、開口部１０１６ａ，１０１６ｂ，１０１６ｃを含む複数の開口部を規定する。開口部１０１６ａでは、その底部で接続配線１０１５が囲繞され、開口部１０１６ｂでは、その底部でソース電極１０１４ａおよびドレイン電極１０１４ｃ（図６（ｃ）では、図示を省略）および親液層１０１９ａが囲繞され、開口部１０１６ｃでは、その底部でソース電極１０１４ｂおよびドレイン電極１０１４ｄ（図６（ｃ）では、図示を省略）および親液層１０１９ｂが囲繞されている。そして、開口部１０１６ｂ，１０１６ｃの各々においては、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄ（図６（ｃ）では、図示を省略）の何れに対しても親液層１０１９ａ，１０１９ｂが離れ、親液層１０１９ａ，１０１９ｂの一方の端部が隔壁１０１６の側面部に接する。
　図７に示すように、隔壁１０１６を形成した後、隔壁１０１６により規定される開口部１０１６ｂ，１０１６ｃに対し、有機半導体層１０１７ａ，１０１７ｂを形成するための有機半導体インク１０１７０ａ，１０１７０ｂを塗布する（図４（ｂ）のステップＳ２７）。ここで、開口部１０１６ｂの内部に塗布された有機半導体インク１０１７０ａは、Ｘ軸方向に対称な表面プロファイルとなるのではなく、Ｘ軸方向左側（有機半導体インク１０１７０ａの上に図示した矢印Ｆ1の方向）に偏った形状の表面プロファイルを有する。一方、開口部１０１６ｃの内部に塗布された有機半導体インク１０１７０ｂは、Ｘ軸方向右側（有機半導体インク１０１７０ｂの上に図示した矢印Ｆ2の方向）に偏った形状の表面プロファイルを有する。換言すると、互いの有機半導体インク１０１７０ａ，１０１７０ｂの各表面プロファイルにおける最も高い部分が、それぞれの開口部１０１６ｂ，１０１６ｃにおける面積中心（中心Ｌ1，Ｌ2）に対して、互いに離れた位置に存在することになる。
　上記効果については、親液層１０１９ａ，１０１９ｂを形成したことに起因するものである。
　上記のように、有機半導体インク１０１７０ａ，１０１７０ｂの表面プロファイルを制御することにより、各有機半導体インク１０１７０ａ，１０１７０ｂは、互いに混合することを抑制できる。この理由については、後述する。
　次に、有機半導体インク１０１７０ａ，１０１７０ｂを乾燥させることにより（図４（ｂ）のステップＳ２８）、図８（ａ）に示すように、開口部１０１６ｂ，１０１６ｃに対して、有機半導体層１０１７ａ，１０１７ｂを各々形成することができる（図４（ｂ）のステップＳ２９）。
　最後に、図８（ｂ）に示すように、開口部１０１６ａを含むコンタクト領域など除く全体を覆うように、パッシベーション膜１０１８を形成して（図４（ｂ）のステップＳ３０）、ＴＦＴ基板１０１が完成する。
　６．得られる効果
　本実施の形態に係るＴＦＴ基板１０１およびこれを備える有機ＥＬ表示パネル１０、さらには、有機ＥＬ表示パネル１０を構成に含む有機ＥＬ表示装置１では、次のような理由から高品質であって、且つ、その生産における歩留まりが高いという効果を有する。
　本実施の形態に係るＴＦＴ基板１０１では、図７に示すように、有機半導体層１０１７を形成するための有機半導体インク１０１７０ａ，１０１７０ｂを開口部１０１６ｂ，１０１６ｃの内部にそれぞれ塗布（滴下）した際、開口部１０１６ｂと開口部１０１６ｃとの間に介在する隔壁１０１６の側よりも、各々の開口部１０１６ｂ，１０１６ｃにおける反対側で、有機半導体インク１０１７０ａ，１０１７０ｂの表面プロファイルの高さが、高くなる。これより、本実施の形態に係るＴＦＴ基板１０１は、その製造時において、開口部１０１６ｂの内部に滴下された有機半導体インク１０１７０ａと、開口部１０１６ｃの内部に滴下された有機半導体インク１０１７０ｂとの混合を確実に抑制することができる。
　よって、本実施の形態に係るＴＦＴ基板１０１は、開口部１０１６ｂの内部に形成する有機半導体層１０１７ａと、開口部１０１６ｃの内部に形成する有機半導体層１０１７ｂとが、設計通りに高精度に形成することができる。また、有機半導体層１０１７ａ，１０１７ｂの各層厚についても、高精度に制御することができる。
　従って、本実施の形態に係るＴＦＴ基板１０１およびこれを備える有機ＥＬ表示パネル１０、さらには、有機ＥＬ表示パネル１０を構成に含む有機ＥＬ表示装置１は、ＴＦＴ基板１０１における有機半導体層１０１７ａ，１０１７ｂの形成に際して、有機半導体インク１０１７０ａ，１０１７０ｂの互いの混合が抑制され、高い品質を備える。
　なお、上記効果は、各開口部１０１６ｂ，１０１６ｃの各底部における親液層１０１９ａ，１０１９ｂの配設と、それら親液層１０１９ａ，１０１９ｂとソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄの表面積の和の中心位置と各開口部１０１６ｂ，１０１６ｃの底部における面積中心との関係、さらには、隔壁１０１６の表面、絶縁層１０１３の表面、およびソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄと親液層１０１９ａ，１０１９ｂの撥液性の関係により奏される。
　ここで、各部材の撥液性に関して、隔壁１０１６の表面の撥液性をＲWとし、絶縁層１０１３の表面の撥液性をＲIとし、ソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄと親液層１０１９ａ，１０１９ｂの表面の撥液性をＲEとするとき、次の関係を満足する。
　［数２］　ＲW＞ＲI＞ＲE
　上記において、上記各撥液性ＲW，ＲI，ＲEは、有機半導体インク１０１７０ａ，１０１７０ｂに対するものである。
　上記のような隔壁１０１６の表面、絶縁層１０１３の表面、およびソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄと親液層１０１９ａ，１０１９ｂの各特性を逆の観点、即ち、濡れ性という観点から見ると、次のような関係を満足する。
　［数３］　ＷW＜ＷI＜ＷE
　なお、上記［数３］において、ＷWは、隔壁１０１６の表面の濡れ性であり、ＷIは、絶縁層１０１３の表面の濡れ性であり、ＷEは、ソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄと親液層１０１９ａ，１０１９ｂの表面の濡れ性である。
　以上のように、各開口部１０１６ｂ，１０１６ｃの底部における親液層１０１９ａ，１０１９ｂの配設、および、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄと親液層１０１９ａ，１０１９ｂの配置と、隔壁１０１６の表面、絶縁層１０１３の表面、およびソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄと親液層１０１９ａ，１０１９ｂの撥液性の関係を制御する本実施の形態では、ＴＦＴ基板１０１の製造時の有機半導体インク１０１７０ａ，１０１７０ｂを塗布した際に、図７に示すような表面プロファイルを有し、これにより、開口部１０１６ｂの内部に滴下した有機半導体インク１０１７０ａと、開口部１０１６ｃの内部に滴下した有機半導体インク１０１７０ｂとが混合することを効果的に抑制することができる。そして、これより、有機半導体層１０１７ａと有機半導体層１０１７ｂとを設計に基づいて個別に形成することができ、互いの間での成分の混合や層厚の変化を抑えることが可能となる。このため、高品質なＴＦＴ基板１０１、有機ＥＬ表示パネル１０、および有機ＥＬ表示装置１を高い歩留まりを以って製造することができる。
　なお、図３（ａ）に示すように、開口部１０１６ｂ，１０１６ｃの底部において、図３（ｂ）に示すように、絶縁層１０１３の露出部１０１３ａ，１０１３ｂが生じ、開口部１０１６ｂの底部においては、Ｘ軸方向右側での絶縁層１０１３の露出面積（露出部１０１３ａの面積）が、Ｘ軸方向左側に比べて大きく、開口部１０１６ｃの底部においては、Ｘ軸方向左側での絶縁層１０１３の露出面積（露出部１０１３ｂの面積）が、Ｘ軸方向右側に比べて大きくなる。この関係についても、上記効果を得る上で有効である。
　［実施の形態２］
　本発明の実施の形態２に係るＴＦＴ基板の構成について、図９（ａ）を用い説明する。なお、図９（ａ）は、上記実施の形態１における図３（ａ）に相当する図であり、他の構成については、上記実施の形態１と同様であるので、図示および説明を省略する。
　図９（ａ）に示すように、本実施の形態に係るＴＦＴ基板では、隔壁２０１６で規定される開口部２０１６ａ，２０１６ｂ，２０１６ｃの各底部に、ソース電極２０１４ａ，２０１４ｂおよびドレイン電極２０１４ｃ，２０１４ｄがそれぞれ配されており、開口部２０１６ｂの底部には、さらに親液層２０１９ａが配され、開口部２０１６ｃの底部には、さらに親液層２０１９ｂが配されている。親液層２０１９ａ，２０１９ｂについては、上記実施の形態１と同様に、ソース電極２０１４ａ，２０１４ｂおよびドレイン電極２０１４ｃ，２０１４ｄと同一材料を用い形成されている。
　開口部２０１６ｂの底部におけるソース電極２０１４ａとドレイン電極２０１４ｃ、および開口部２０１６ｃの底部におけるソース電極２０１４ｂとドレイン電極２０１４ｄとは、それぞれＴ字状の平面形状を有し、ソース電極２０１４ａ，２０１４ｂとドレイン電極２０１４ｃ，２０１４ｄとは、各Ｘ軸方向に延伸する部分同士が対向している。そして、開口部２０１６ｂの底部におけるＸ軸方向の面積中心（中心Ｌ3）に対し、ソース電極２０１４ａとドレイン電極２０１４ｃとの各表面積の中心は、合致しており、親液層２０１９ａは、Ｘ軸方向左側に向けて離間した状態で配されている。
　同様に、開口部２０１６ｃの底部におけるＸ軸方向の面積中心（中心Ｌ4）に対し、ソース電極２０１４ｂとドレイン電極２０１４ｄとの各表面積の中心は、合致しており、親液層２０１９ｂは、Ｘ軸方向右側に向けて離間した状態で配されている。
　本実施の形態に係るＴＦＴ基板では、ソース電極２０１４ａ，２０１４ｂおよびドレイン電極２０１４ｃ，２０１４ｄの各々が、隔壁２０１６の開口部２０１６ｂ，２０１４ｃを臨む側面部に対し、そのＸ軸方向において離間した状態で配されており、親液層２０１９ａはＸ軸方向左側で側面部に接し、親液層２０１９ｂはＸ軸方向右側で側面部に接している。
　また、図９（ａ）に示すように、有機半導体層の形成前における開口部２０１６ｂの底部において、Ｘ軸方向右側の部分での絶縁層２０１３の露出部２０１３ａの面積が左側に比べて大きくなっている。同様に、有機半導体層の形成前における開口部２０１６ｃの底部において、Ｘ軸方向左側の部分での絶縁層２０１３の露出部２０１３ｂの面積が右側に比べて大きくなっている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　［実施の形態３］
　本発明の実施の形態３に係るＴＦＴ基板の構成について、図９（ｂ）を用い説明する。なお、図９（ｂ）についても、上記実施の形態１における図３（ａ）に相当する図であり、他の構成については、上記実施の形態１，２と同様であるので、図示および説明を省略する。
　図９（ｂ）に示すように、本実施の形態に係るＴＦＴ基板においても、隔壁３０１６で規定される開口部３０１６ｂの底部にソース電極３０１４ａおよびドレイン電極３０１４ｃおよび親液層３０１９ａが配されている。また、開口部３０１６ｃの底部にはソース電極３０１４ｂおよびドレイン電極３０１４ｄおよび親液層３０１９ｂが配されている。本実施の形態においても、親液層３０１９ａ，３０１９ｂは、ソース電極３０１４ａ，３０１４ｂおよびドレイン電極３０１４ｃ，３０１４ｄと同一材料を用い形成されている。
　開口部３０１６ｂ，３０１６ｃのそれぞれの底部におけるソース電極３０１４ａ，３０１４ｂとドレイン電極３０１４ｃ，３０１４ｄとは、それぞれ櫛状の平面形状を有し、櫛歯部分同士が対向している。そして、開口部３０１６ｂの底部におけるＸ軸方向の面積中心（中心Ｌ5）に対し、ソース電極３０１４ａとドレイン電極３０１４ｃとの表面積の和の中心は、合致しており、親液層３０１９ａは、Ｘ軸方向左側に向けて離間した状態で配されている。
　開口部３０１６ｃの底部におけるＸ軸方向の面積中心（中心Ｌ6）に対し、ソース電極３０１４ｂとドレイン電極３０１４ｄとの表面積の和の中心は、合致しており、親液層３０１９ｂは、Ｘ軸方向右側に向けて離間した状態で配されている。
　本実施の形態に係るＴＦＴ基板においても、ソース電極３０１４ａおよびドレイン電極３０１４ｃの各々が、開口部３０１６ｂを臨む側面部に対し、そのＸ軸方向右側およびＸ軸方向左側の両部分に対して離間した状態で配され、ソース電極３０１４ｂおよびドレイン電極３０１４ｄの各々が、開口部３０１６ｃを臨む側面部に対し、そのＸ軸方向右側およびＸ軸方向左側の両部分に対して離間した状態で配されている。親液層３０１９ａは、隔壁３０１６の開口部３０１６ｂを臨む側面部に対して、Ｘ軸方向左側で接し、親液層３０１９ｂは、隔壁３０１６の開口部３０１６ｃを臨む側面部に対して、Ｘ軸方向右側で接している。
　また、図９（ｂ）に示すように、有機半導体層の形成前における開口部３０１６ｂの底部において、Ｘ軸方向右側の部分で絶縁層３０１３の露出面積（露出部３０１３ａの面積）が左側に比べて大きくなっている。同様に、有機半導体層の形成前における開口部３０１６ｃの底部において、Ｘ軸方向左側の部分で絶縁層３０１３の露出面積（露出部３０１３ｂの面積）が右側に比べて大きくなっている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　また、本実施の形態では、ソース電極３０１４ａ，３０１４ｂおよびドレイン電極３０１４ｃ，３０１４ｄが、それぞれ櫛状をしており、互いの櫛歯部分が対向しているので、対向領域を大きくとることができ、トランジスタとしての特性を向上させることができる。
　［実施の形態４］
　本発明の実施の形態４に係るＴＦＴ基板の構成について、図９（ｃ）を用い説明する。なお、図９（ｃ）についても、上記実施の形態１における図３（ａ）に相当する図であり、他の構成については、上記実施の形態１，２，３と同様であるので、図示および説明を省略する。
　図９（ｃ）に示すように、本実施の形態に係るＴＦＴ基板においては、隔壁４０１６で規定される開口部４０１６ａ，４０１６ｂ，４０１６ｃの開口形状および底部形状が、ともに略円形をしている。そして、開口部４０１６ｂの底部に配されたソース電極４０１４ａとドレイン電極４０１４ｃ、および、開口部４０１６ｃの底部に配されたソース電極４０１４ｂとドレイン電極４０１４ｄの外辺形状が円形または円弧状となっている。さらに、開口部４０１６ｂの底部には、円弧状の親液層４０１９ａが配設されており、開口部４０１６ｃの底部には、同じく円弧状の親液層４０１９ｂが配設されている。
　開口部４０１６ｂの底部に配されているソース電極４０１４ａおよびドレイン電極４０１４ｃは、ともに開口部４０１６ｂの底部の面積中心（中心Ｌ7）に対して、Ｘ軸方向における各面積中心が合致しており、親液層４０１９ａは、Ｘ軸方向左側に離間した状態で配されている。
　開口部４０１６ｃの底部に配されているソース電極４０１４ｂおよびドレイン電極４０１４ｄは、ともに開口部４０１６ｃの底部の面積中心（中心Ｌ8）に対して、Ｘ軸方向における各面積中心が合致しており、親液層４０１９ｂは、Ｘ軸方向右側に離間した状態で配されている。
　上記配置により、開口部４０１６ｂの底部におけるＸ軸方向の面積中心（中心Ｌ7）に対し、ソース電極４０１４ａとドレイン電極４０１４ｃと親液層４０１９ａの表面積の和の中心が、Ｘ軸方向左側に向けて離間し、開口部４０１６ｃの底部におけるＸ軸方向の面積中心（中心Ｌ8）に対し、ソース電極４０１４ｂとドレイン電極４０１４ｄと親液層４０１９ｂの表面積の和の中心が、Ｘ軸方向右側に向けて離間している。
　本実施の形態に係るＴＦＴ基板においても、ソース電極４０１４ａ，４０１４ｂおよびドレイン電極４０１４ｃ，４０１４ｄの各々が、開口部４０１６ｂ，４０１６ｃを臨む側面部に対し、そのＸ軸方向右側およびＸ軸方向左側の両部分に対して離間した状態で配されている。親液層４０１９ａは、隔壁４０１６の開口部４０１６ｂを臨む側面部に対して、Ｘ軸方向左側で接し、親液層４０１９ｂは、隔壁４０１６の開口部４０１６ｃを臨む側面部に対して、Ｘ軸方向右側で接している。
　また、図９（ｃ）に示すように、有機半導体層の形成前における開口部４０１６ｂの底部において、Ｘ軸方向右側の部分での絶縁層４０１３の露出面積（露出部４０１３ａ）が、左側に比べて大きくなっている。有機半導体層の形成前における開口部４０１６ｃの底部において、Ｘ軸方向左側の部分での絶縁層４０１３の露出面積（露出部４０１３ｂ）が、右側に比べて大きくなっている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　また、本実施の形態に係るＴＦＴ基板においても、図９（ｃ）のような形状のソース電極４０１４ａ，４０１４ｂおよびドレイン電極４０１４ｃ，４０１４ｄを採用することにより、互いの対向領域を大きくとることができ、さらに“回り込み電流”を少なくすることができる。
　［実施の形態５］
　本発明の実施の形態５に係るＴＦＴ基板の構成について、図１０（ａ）を用い説明する。なお、図１０（ａ）についても、上記実施の形態１における図３（ａ）に相当する図であり、他の構成については、上記実施の形態１，２，３，４などと同様であるので、図示および説明を省略する。
　図１０（ａ）に示すように、本実施の形態に係るＴＦＴ基板においては、隔壁５０１６で規定される開口部５０１６ａ，５０１６ｂ，５０１６ｃの開口形状および底部形状は、上記実施の形態１，２，３と同様に、四角形となっている。そして、開口部５０１６ｂの底部に配されたソース電極５０１４ａおよびドレイン電極５０１４ｃの外辺形状が略正方形または長方形なっており、開口部５０１６ｃの底部に配されたソース電極５０１４ｂおよびドレイン電極５０１４ｄの外辺形状も略正方形または長方形なっている。
　開口部５０１６ｂ，５０１６ｃのそれぞれの底部に配されているソース電極５０１４ａ，５０１４ｂおよびドレイン電極５０１４ｃ，５０１４ｄは、そのＸ軸方向における各面積中心が、開口部５０１６ｂ，５０１６ｃの各底部の面積中心（中心Ｌ9，Ｌ10）に略合致するように配されている。
　本実施の形態においても、開口部５０１６ｂの底部には親液層５０１９ａが配設されており、開口部５０１６ｃの底部には親液層５０１９ｂが配設されている。親液層５０１９ａは、開口部５０１６ｂの底部における面積中心（中心Ｌ9）に対して、Ｘ軸方向左側に離間した状態で配設されており、親液層５０１９ｂは、開口部５０１６ｃの底部における面積中心（中心Ｌ10）に対して、Ｘ軸方向右側に離間した状態で配設されている。そして、親液層５０１９ａは、隔壁５０１６の開口部５０１６ｂを臨む側面部に対してＸ軸方向左側でのみ接しており、Ｙ軸方向の上下には離間している。同様に、親液層５０１９ｂは、隔壁５０１６の開口部５０１６ｃを臨む側面部に対してＸ軸方向右側でのみ接しており、Ｙ軸方向の上下には離間している。
　上記のような構成を採用する本実施の形態においても、開口部５０１６ｂの底部において、開口部５０１６ｂの底部におけるＸ軸方向の面積中心（中心Ｌ9）に対し、ソース電極５０１４ａとドレイン電極５０１４ｃと親液層５０１９ａの表面積の和の中心が、Ｘ軸方向左側に向けて離間している。また、開口部５０１６ｃの底部においては、開口部５０１６ｃの底部におけるＸ軸方向の面積中心（中心Ｌ10）に対し、ソース電極５０１４ｂとドレイン電極５０１４ｄと親液層５０１９ｂの表面積の和の中心が、Ｘ軸方向右側に向けて離間している。
　図１０（ａ）に示すように、有機半導体層の形成前における開口部５０１６ｂの底部において、Ｘ軸方向右側の部分で絶縁層５０１３の露出面積（露出部５０１３ａの面積）が左側に比べて大きくなっている。有機半導体層の形成前における開口部５０１６ｃの底部において、Ｘ軸方向左側の部分で絶縁層５０１３の露出面積（露出部５０１３ｂの面積）が右側に比べて大きくなっている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　なお、本実施の形態においても、親液層５０１９ａ，５０１９ｂは、ソース電極５０１４ａ，５０１４ｂおよびドレイン電極５０１４ｃ，５０１４ｄと同一材料を用い形成されている。
　［実施の形態６］
　本発明の実施の形態６に係るＴＦＴ基板の構成について、図１０（ｂ）を用い説明する。なお、図１０（ｂ）についても、上記実施の形態１における図３（ａ）に相当する図であり、他の構成については、上記実施の形態１，２，３，４，５などと同様であるので、図示および説明を省略する。
　図１０（ｂ）に示すように、本実施の形態に係るＴＦＴ基板においては、隔壁６０１６で規定される開口部６０１６ａ，６０１６ｂ，６０１６ｃの開口形状および底部形状は、上記実施の形態１，２，３，５と同様に、四角形となっている。そして、開口部６０１６ｂ，６０１６ｃの各底部に配されたドレイン電極６０１４ｃ，６０１４ｄが長方形となっている。
　一方、開口部６０１６ｂ，６０１６ｃの各底部に配されたソース電極６０１４ａ，６０１４ｂは、それぞれドレイン電極６０１４ｃ，６０１４ｄの一部を取り囲むようにコの字状の平面形状を有する。
　開口部６０１６ｂの底部に配されているソース電極６０１４ａは、そのＸ軸方向における面積の中心が開口部６０１６ｂの底部におけるＸ軸方向の面積中心（中心Ｌ11）に対してＸ軸方向左側にオフセット配置されている。開口部６０１６ｃの底部に配されているソース電極６０１４ｂは、そのＸ軸方向における面積の中心が開口部６０１６ｃの底部のＸ軸方向における面積中心（中心Ｌ12）に対してＸ軸方向右側にオフセット配置されている。
　一方、ドレイン電極６０１４ｃは、そのＸ軸方向における面積の中心が開口部６０１６ｂの底部におけるＸ軸方向における面積中心（中心Ｌ11）に対してＸ軸方向右側にオフセット配置されている。ドレイン電極６０１４ｄは、そのＸ軸方向における面積の中心が開口部６０１６ｃの底部のＸ軸方向における面積中心（中心Ｌ12）に対してＸ軸方向左側にオフセット配置されている。
　本実施の形態においても、開口部６０１６ｂの底部には親液層６０１９ａが配設されており、開口部６０１６ｃの底部には親液層６０１９ｂが配設されている。親液層６０１９ａは、開口部６０１６ｂの底部における面積中心（中心Ｌ11）に対して、Ｘ軸方向左側に離間した状態で配設されており、親液層６０１９ｂは、開口部６０１６ｃの底部における面積中心（中心Ｌ12）に対して、Ｘ軸方向右側に離間した状態で配設されている。そして、親液層６０１９ａは、隔壁６０１６の開口部６０１６ｂを臨む側面部に対してＸ軸方向左側でのみ接しており、Ｙ軸方向の上下には離間している。同様に、親液層６０１９ｂは、隔壁６０１６の開口部６０１６ｃを臨む側面部に対してＸ軸方向右側でのみ接しており、Ｙ軸方向の上下には離間している。
　上記構成により、本実施の形態に係る開口部６０１６ｂにおいては、開口部６０１６ｂの底部におけるＸ軸方向の面積中心（中心Ｌ11）に対し、ソース電極６０１４ａとドレイン電極６０１４ｃと親液層６０１９ａの表面積の和の中心が、Ｘ軸方向左側に向けて離間している。開口部６０１６ｃにおいては、開口部６０１６ｃの底部におけるＸ軸方向の面積中心（中心Ｌ12）に対し、ソース電極６０１４ｂとドレイン電極６０１４ｄと親液層６０１９ｂの表面積の和の中心が、Ｘ軸方向右側に向けて離間している。
　また、本実施の形態に係るＴＦＴ基板においては、ソース電極６０１４ａは、開口部６０１６ｂを臨む側面部に対して、Ｙ軸方向上下の各一部およびＸ軸方向左側で接しており、Ｘ軸方向右側で離間しており、ドレイン電極６０１４ｃは、開口部６０１６ｂを臨む側面部に対して、Ｘ軸方向右側で接しており、Ｘ軸方向左側で離間している。開口部６０１３ｃの底部において、ソース電極６０１４ｂは、開口部６０１６ｃを臨む側面部に対して、Ｙ軸方向上下の各一部およびＸ軸方向右側で接しており、Ｘ軸方向左側で離間しており、ドレイン電極６０１４ｄは、開口部６０１６ｃを臨む側面部に対して、Ｘ軸方向左側で接しており、Ｘ軸方向右側で離間している。
　また、図１０（ｂ）に示すように、本実施の形態においても、有機半導体層の形成前における開口部６０１６ｂの底部において、Ｘ軸方向右側の部分で絶縁層６０１３の露出面積（露出部６０１３ａの面積）が左側に比べて大きくなっている。また、有機半導体層の形成前における開口部６０１６ｃの底部において、Ｘ軸方向左側の部分で絶縁層６０１３の露出面積（露出部６０１３ｂの面積）が右側に比べて大きくなっている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　なお、本実施の形態においても、親液層６０１９ａ，６０１９ｂは、ソース電極６０１４ａ，６０１４ｂおよびドレイン電極６０１４ｃ，６０１４ｄと同一材料を用い形成されている。
　［実施の形態７］
　本発明の実施の形態７に係るＴＦＴ基板の構成について、図１０（ｃ）を用い説明する。なお、図１０（ｃ）についても、上記実施の形態１における図３（ａ）に相当する図であり、他の構成については、上記実施の形態１，２，３，４，５，６などと同様であるので、図示および説明を省略する。
　図１０（ｃ）に示すように、本実施の形態に係るＴＦＴ基板においては、隔壁７０１６で規定される開口部７０１６ａ，７０１６ｂ，７０１６ｃの開口形状および底部形状は、上記実施の形態１，２，３，５，６と同様に、四角形となっている。そして、開口部７０１６ｂの底部に配されたソース電極７０１４ａとドレイン電極７０１４ｃが略正方形または長方形となっており、開口部７０１６ｃの底部に配されたソース電極７０１４ｂとドレイン電極７０１４ｄとについても略正方形または長方形となっている。
　また、開口部７０１６ｂ，７０１６ｃの各底部には、親液層７０１９ａ，７０１９ｂが配設されている。これら親液層７０１６ａ，７０１６ｂは、上記同様に、ソース電極７０１４ａ，７０１４ｂおよびドレイン電極７０１４ｃ，７０１４ｄと同一材料を用い形成されている。
　開口部７０１６ｂの底部に配されているソース電極７０１４ａは、その面積の中心が開口部７０１６ｂの底部のＸ軸方向における面積中心（中心Ｌ13）に対してＸ軸方向左側にオフセット配置され、ドレイン電極７０１４ｃは、その面積の中心が開口部７０１６ｂの底部のＸ軸方向における面積中心（中心Ｌ13）に対してＸ軸方向右側にオフセット配置されており、ソース電極７０１４ａとドレイン電極７０１４ｃとは、中心Ｌ13の線を挟んでＸ軸方向に線対称の関係を以って配されている。
　同様に、開口部７０１６ｃの底部に配されているソース電極７０１４ｂは、その面積の中心が開口部７０１６ｃの底部のＸ軸方向における面積中心（中心Ｌ14）に対してＸ軸方向左側にオフセット配置され、ドレイン電極７０１４ｄは、その面積の中心が開口部７０１６ｃの底部のＸ軸方向における面積中心（中心Ｌ14）に対してＸ軸方向右側にオフセット配置されており、ソース電極７０１４ｂとドレイン電極７０１４ｄとは、中心Ｌ14の線を挟んでＸ軸方向に線対称の関係を以って配されている。
　また、本実施の形態においても、開口部７０１６ｂの底部には親液層７０１９ａが配設されており、開口部７０１６ｃの底部には親液層７０１９ｂが配設されている。親液層７０１９ａは、開口部７０１６ｂの底部におけるＸ軸方向での面積中心（中心Ｌ13）に対して、Ｘ軸方向左側に離間した状態で配設されており、親液層７０１９ｂは、開口部７０１６ｃの底部におけるＸ軸方向での面積中心（中心Ｌ14）に対して、Ｘ軸方向右側に離間した状態で配設されている。そして、親液層７０１９ａは、隔壁７０１６の開口部７０１６ｂを臨む側面部に対してＸ軸方向左側とＹ軸方向上下で接している。同様に、親液層７０１９ｂは、隔壁７０１６の開口部７０１６ｃを臨む側面部に対してＸ軸方向右側とＹ軸方向上下で接している。
　本実施の形態に係る開口部７０１６ｂにおいては、開口部７０１６ｂの底部におけるＸ軸方向での面積中心（中心Ｌ13）に対し、ソース電極７０１４ａとドレイン電極７０１４ｃと親液層７０１９ａの表面積の和の中心が、Ｘ軸方向左側に向けて離間している。開口部７０１６ｃにおいては、開口部７０１６ｃの底部におけるＸ軸方向での面積中心（中心Ｌ14）に対し、ソース電極７０１４ｂとドレイン電極７０１４ｄと親液層７０１９ｂの表面積の和の中心が、Ｘ軸方向右側に向けて離間している。
　また、図１０（ｃ）に示すように、本実施の形態においても、有機半導体層の形成前における開口部７０１６ｂの底部において、Ｘ軸方向右側の部分での絶縁層７０１３の露出面積（露出部７０１３ａの面積）が左側に比べて大きくなっている。また、有機半導体層の形成前における開口部７０１６ｃの底部において、Ｘ軸方向左側の部分での絶縁層７０１３の露出面積（露出部７０１３ｂの面積）が右側に比べて大きくなっている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　なお、本実施の形態においても、親液層７０１９ａ，７０１９ｂは、ソース電極７０１４ａ，７０１４ｂおよびドレイン電極７０１４ｃ，７０１４ｄと同一材料を用い形成されている。
　　［その他の事項］
　上記実施の形態１～７では、開口部の底部で、一方の側とは反対側の他方の側において、ソース電極およびドレイン電極の何れも介在せずに、絶縁層と有機半導体層とが直に接する箇所が存在する形態を一例として採用したが、これに限らず、隣接する２つの開口部において、一方の開口部の底部で、ソース電極およびドレイン電極の表面積の和の中心位置が、開口部の底部における中心位置（表面積の中心位置）よりも、他方の開口部が隣接する側に離れて配されていれば、当該開口部の底部においては、他方の開口部が隣接する側とは反対側において、絶縁層と有機半導体層との間に、ソース電極およびドレイン電極の何れもが介在する箇所が存在する形態についても適用することができる。
　上記実施の形態１～７では、有機ＥＬ表示パネル１０に用いるＴＦＴ基板を一例としたが、適用対象はこれに限定されるものではない。例えば、液晶表示パネルや電界放出表示パネルなどに適用することもできる。さらに、電子ペーパなどにも適用することができる。
　また、上記実施の形態１～７の各構成材料は、一例として示したものであって、適宜変更が可能である。
　また、図２に示すように、上記実施の形態１に係る有機ＥＬ表示パネル１０では、トップエミッション型の構成を一例としたが、ボトムエミッション型を採用することもできる。その場合には、各使用材料およびレイアウト設計について、適宜の変更が可能である。
　また、上記では、隔壁が規定する開口部の開口形状について、２つの形状を一例として示したが、これ以外にも、種々の開口形状のものを採用することができる。例えば、図１１（ａ）に示すように、チャネル部に相当する開口部を正方形とすることや、図１１（ｂ）に示すように、一辺が円弧状で、残りの３辺が直線であるような形状の開口部とすることもできる。また、図９（ｃ）に示すように、チャネル部および非チャネル部の両方を円形にすることもできるし、図１１（ｃ）に示すような円形の開口部を非チャネル部に適用し、その周囲の一部を取り囲む円弧状の開口部をチャネル部とすることもできる。勿論、チャネル部と非チャネル部の開口部の形状を相互に入れ替えることもできる。
　また、上記では、隣接する２つの開口部の間で、有機半導体インクを互いに混合することを抑制しようとするための構成を採用したが、３つ以上の開口部が隣接する場合においても、それらの間でのインクの混合を抑制するために、適宜、上記構成を採用することができる。
　また、上記では、有機半導体インクを用い形成する有機半導体層を備える構成を一例に用いたが、本発明では向き半導体インクを用い形成する無機半導体層を備える構成についても、同様の構成を採用することができる。そして、上記同様の効果を得ることができる。例えば、無機半導体材料としては、アモルファス金属酸化物半導体を用いることができる。このような半導体は、その透明性という点から、ディスプレイおよび電子ペーパなどへの応用が期待されている。
　移動度の面でも、このような半導体は、高性能液晶および有機ＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）などで要求される３～２０［ｃｍ2／Ｖｓ］を実現し得る材料である。
　アモルファス金属酸化物半導体の代表的なものとしては、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含むアモルファスＩｎ－Ｚｎ－Ｏ酸化物半導体（ａ－ＩｎＺｎＯ）並びにそれに更にもう一種類の金属成分としてガリウム（Ｇａ）を含むアモルファスＩｎ－Ｇａ－Ｚｎ－Ｏ酸化物半導体（ａ－ＩｎＧａＺｎＯ）などが知られている。
　また、このような無機半導体については、例えば、国際出願ＷＯ２０１２／０３５２８１の記載を参照することもできる。
　本発明は、有機ＥＬ表示パネルなどのパネルを備える表示装置に用いられ、高精細化によっても高品質なＴＦＴ装置を実現するのに有用である。
　　　　１．有機ＥＬ表示装置
　　　１０．有機ＥＬ表示パネル
　　　２０．駆動制御回路部
　　　２１～２４．駆動回路
　　　２５．制御回路
　　１０１．ＴＦＴ基板
　　１０２．平坦化膜
　　１０２ａ．コンタクトホール
　　１０３．アノード
　　１０４．透明導電膜
　　１０５．ホール注入層
　　１０６．バンク
　　１０７．ホール輸送層
　　１０８．有機発光層
　　１０９．電子輸送層
　　１１０．カソード
　　１１１．封止層
　　１１２．接着層
　　１１３．ＣＦ基板
　　５０１．マスク
　１０１１，１１３１．基板
　１０１２ａ，１０１２ｂ．ゲート電極
　１０１３．絶縁層
　１０１４ａ，１０１４ｂ，２０１４ａ，２０１４ｂ，３０１４ａ，３０１４ｂ，４０１４ａ，４０１４ｂ，５０１４ａ，５０１４ｂ，６０１４ａ，６０１４ｂ，７０１４ａ，７０１４ｂ．ソース電極
　１０１４ｃ，１０１４ｄ，２０１４ｃ，２０１４ｄ，３０１４ｃ，３０１４ｄ，４０１４ｃ，４０１４ｄ，５０１４ｃ，５０１４ｄ，６０１４ｃ，６０１４ｄ，７０１４ｃ，７０１４ｄ．ドレイン電極
　１０１５，２０１５，３０１５，４０１５，５０１５，６０１５，７０１５．接続配線
　１０１６，２０１６，３０１６，４０１６，５０１６，６０１６，７０１６．隔壁
　１０１６ａ，１０１６ｂ，１０１６ｃ，２０１６ａ，２０１６ｂ，２０１６ｃ，３０１６ａ，３０１６ｂ，３０１６ｃ，４０１６ａ，４０１６ｂ，４０１６ｃ，５０１６ａ，５０１６ｂ，５０１６ｃ，６０１６ａ，６０１６ｂ，６０１６ｃ，７０１６ａ，７０１６ｂ，７０１６ｃ．開口部
　１０１７ａ，１０１７ｂ．有機半導体層
　１０１８．パッシベーション膜
　１１３２．カラーフィルタ
　１１３３．ブラックマトリクス
１０１６０．感光性レジスト材料膜
１０１７０ａ，１０１７０ｂ．有機半導体インク

Claims (15)

  1. 　互いに間隔をあけた状態で隣接配置された第１および第２の薄膜トランジスタ素子を備え、
    　各薄膜トランジスタ素子が、
    　ゲート電極と、
    　前記ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されたソース電極およびドレイン電極と、
    　前記ゲート電極と前記ソース電極および前記ドレイン電極との間に介挿された絶縁層と、
    　前記ソース電極と前記ドレイン電極との間の間隙、および前記ソース電極および前記ドレイン電極の上に形成され、前記ソース電極および前記ドレイン電極に対して密に接する半導体層と、
    　前記絶縁層上において、前記ソース電極および前記ドレイン電極とは別に形成され、前記絶縁層よりも高い親液性を有する親液層と、
    　を備え、
    　前記第１の薄膜トランジスタ素子における前記半導体層と、前記第２の薄膜トランジスタ素子における前記半導体層との間には、互いの間を区画する隔壁が形成されており、
    　前記隔壁は、前記第１の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極および前記親液層の各々の少なくとも一部と、前記第２の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極および前記親液層の各々の少なくとも一部とを別々に囲繞し、且つ、表面が撥液性を有しており、
    　前記第１の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極および前記親液層の各々の少なくとも一部を囲繞することで構成される開口部を第１開口部とし、前記第２の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極および前記親液層の各々の少なくとも一部を囲繞することで構成される開口部を第２開口部とするとき、
    　前記第１開口部の底部を平面視する場合において、当該第１開口部の底部における前記親液層の表面積の中心位置が、前記第１開口部の底部における面積の中心位置よりも、前記第２開口部が隣接する側とは反対側に離れており、
    　前記第２開口部の底部を平面視する場合において、当該第２開口部の底部における前記親液層の表面積の中心位置が、前記第２開口部の底部における面積の中心位置よりも、前記第１開口部が隣接する側とは反対側に離れている
    　ことを特徴とする薄膜トランジスタ装置。
  2. 　前記第１開口部の底部では、前記第２開口部が隣接する側において、前記ソース電極および前記ドレイン電極および前記親液層の何れも介在せずに、前記絶縁層と前記半導体層とが直に接する箇所が存在し、
    　前記第２開口部の底部では、前記第１開口部が隣接する側において、前記ソース電極および前記ドレイン電極および前記親液層の何れも介在せずに、前記絶縁層と前記半導体層とが直に接する箇所が存在する
    　ことを特徴とする請求項１に記載の薄膜トランジスタ装置。
  3. 　前記第１開口部の底部において、前記ソース電極および前記ドレイン電極および前記親液層の何れも介在せずに、前記絶縁層と前記半導体層とが直に接する箇所は、前記第２開口部が隣接する側とは反対側にも存在し、
    　前記第１開口部の底部を平面視する場合において、前記絶縁層と前記半導体層とが直に接する箇所の面積は、前記第１開口部の底部における中心位置を基準として、前記第２開口部が隣接する側とは反対側よりも前記第２開口部の側の方が大きく、
    　前記第２開口部の底部において、前記ソース電極および前記ドレイン電極および前記親液層の何れも介在せずに、前記絶縁層と前記半導体層とが直に接する箇所は、前記第１開口部が隣接する側とは反対側にも存在し、
    　前記第２開口部の底部を平面視する場合において、前記絶縁層と前記半導体層とが直に接する箇所の面積は、前記第２開口部の底部における中心位置を基準として、前記第１開口部が隣接する側とは反対側よりも前記第１開口部が隣接する側の方が大きい
    　ことを特徴とする請求項２に記載の薄膜トランジスタ装置。
  4. 　前記第１および前記第２の薄膜トランジスタ素子の各々において、前記親液層は、前記ソース電極および前記ドレイン電極と同一の材料を以って構成され、前記ソース電極および前記ドレイン電極の何れに対しても離間した状態で形成されている
    　ことを特徴とする請求項１から請求項３の何れかに記載の薄膜トランジスタ装置。
  5. 　前記第１開口部の底部を平面視する場合において、
    　前記ソース電極および前記ドレイン電極の各々における表面積の中心位置は、前記第１開口部の底部における中心位置に合致しており、
    　前記第２開口部の底部を平面視する場合において、
    　前記ソース電極および前記ドレイン電極の各々における表面積の中心位置は、前記第１開口部の底部における中心位置に合致している
    　ことを特徴とする請求項１から請求項４の何れかに記載の薄膜トランジスタ装置。
  6. 　前記第１開口部の底部を平面視する場合において、
    　前記ソース電極と前記ドレイン電極と前記親液層との表面積の和の中心位置が、前記第１開口部の底部における面積の中心位置から、前記第２開口部が隣接する側とは反対側に離れており、
    　前記第２開口部の底部を平面視する場合において、
    　前記ソース電極と前記ドレイン電極と前記親液層との表面積の和の中心位置が、前記第１開口部の底部における面積の中心位置から、前記第１開口部が隣接する側とは反対側に離れている
    　ことを特徴とする請求項１から請求項５の何れかに記載の薄膜トランジスタ装置。
  7. 　前記第１開口部の底部において、前記親液層は、前記第１開口部を臨む側面部に対し、前記第２開口部が隣接する側とは反対側で接しており、
    　前記第２開口部の底部において、前記親液層は、前記第２開口部を臨む側面部に対し、前記第１開口部が隣接する側とは反対側で接している
    　ことを特徴とする請求項１から請求項６の何れかに記載の薄膜トランジスタ装置。
  8. 　前記隔壁の表面における撥液性は、前記第１および第２の薄膜トランジスタ素子の各々における前記絶縁層の前記半導体層との接触面よりも高く、且つ、前記第１および第２の薄膜トランジスタ素子の各々における前記絶縁層の前記半導体層との接触面の撥液性は、前記第１および第２の薄膜トランジスタ素子の各々における前記ソース電極および前記ドレイン電極および前記親液層の各表面よりも高い
    　ことを特徴とする請求項１から請求項７の何れかに記載の薄膜トランジスタ装置。
  9. 　請求項１から請求項８の何れかに記載の薄膜トランジスタ装置と、
    　前記薄膜トランジスタ装置の上方に設けられ、コンタクトホールが形成された平坦化膜と、
    　前記平坦化膜上、および前記平坦化膜の前記コンタクトホールを臨む側面上に形成され、前記第１の薄膜トランジスタ素子における前記ドレイン電極または前記ソース電極と電気的に接続された下部電極と、
    　前記下部電極の上方に形成された上部電極と、
    　前記下部電極と前記上部電極との間に介挿された有機発光層と、
    を備える
    　ことを特徴とする有機ＥＬ表示素子。
  10. 　請求項９に記載の有機ＥＬ表示素子を備える
    　ことを特徴とする有機ＥＬ表示装置。
  11. 　基板上に互いに間隔をあけた状態で隣接した第１および第２のゲート電極を形成する第１工程と、
    　前記第１および第２のゲート電極の上方を覆うように、絶縁層を形成する第２工程と、
    　前記絶縁層上において、前記第１のゲート電極に対応して、前記絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第１のソース電極および第１のドレイン電極を並設するとともに、当該第１のソース電極および第１のドレイン電極の何れに対しても離間した状態で、前記絶縁層よりも親液性が高い第１の親液層を形成し、且つ、前記第２のゲート電極に対応して、前記絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第２のソース電極および第２のドレイン電極を並設するとともに、当該第２のソース電極および第２のドレイン電極の何れに対しても離間した状態で、前記絶縁層よりも親液性が高い第２の親液層を形成する第３工程と、
    　前記絶縁層上において、前記第１および第２のソース電極上および前記第１および第２のドレイン電極上を覆う状態で、感光性レジスト材料を積層する第４工程と、
    　前記積層された感光性レジスト材料をマスク露光してパターニングすることにより、前記第１のソース電極および前記第１のドレイン電極および前記第１の親液層の各々の少なくとも一部と、前記第２のソース電極および前記第２のドレイン電極および前記第２の親液層の各々の少なくとも一部とを、別々に囲繞し、且つ、表面が撥液性を有する隔壁を形成する第５工程と、
    　前記第１のソース電極および前記第１のドレイン電極および前記第１の親液層の各々の少なくとも一部を囲繞することにより構成される第１開口部の内部と、前記第２のソース電極および前記第２のドレイン電極および前記第２の親液層の各々の少なくとも一部を囲繞することにより構成される第２開口部の内部との各々に対し、半導体材料を塗布して乾燥させ、前記第１のソース電極および前記第１のドレイン電極に対して密に接する第１の半導体層と、前記第２のソース電極および前記第２のドレイン電極に対して密に接する第２の導体層とを形成する第６工程と、
    を備え、
    　前記第５工程では、
    　前記第１開口部の底部を平面視する場合において、当該第１開口部の底部における前記第１の親液層との表面積の中心位置が、前記第１開口部の底部における面積の中心位置よりも、前記第２開口部が隣接する側とは反対側に離れ、
    　前記第２開口部の底部を平面視する場合において、当該第２開口部の底部における前記第２の親液層の表面積の中心位置が、前記第２開口部の底部における面積の中心位置よりも、前記第１開口部が隣接する側とは反対側に離れるように、
    　前記隔壁を形成する
    　ことを特徴とする薄膜トランジスタ装置の製造方法。
  12. 　前記第５工程では、
    　前記第１開口部の底部では、前記第２開口部が隣接する側において、前記ソース電極および前記ドレイン電極および前記親液層の何れも介在せずに、前記絶縁層と前記第１の半導体層とが直に接する箇所が存在し、
    　前記第２開口部の底部では、前記第１開口部が隣接する側において、前記ソース電極および前記ドレイン電極および前記親液層の何れも介在せずに、前記絶縁層と前記第２の半導体層とが直に接する箇所が存在するように、
    　前記隔壁を形成する
    　ことを特徴とする請求項１１に記載の薄膜トランジスタ装置の製造方法。
  13. 　前記第５工程では、
    　前記第１開口部の底部において、前記ソース電極および前記ドレイン電極および前記親液層の何れも介在せずに、前記絶縁層と前記第１の半導体層とが直に接する箇所は、前記第２開口部が隣接する側とは反対側にも存在し、
    　前記第１開口部の底部を平面視する場合において、前記絶縁層と前記第１の半導体層とが直に接する箇所の面積は、前記第１開口部の底部における中心位置を基準として、前記第２開口部が隣接する側とは反対側よりも前記第２開口部の側の方が大きく、
    　前記第２開口部の底部において、前記ソース電極および前記ドレイン電極および前記親液層の何れも介在せずに、前記絶縁層と前記第２の半導体層とが直に接する箇所は、前記第１開口部が隣接する側とは反対側にも存在し、
    　前記第２開口部の底部を平面視する場合において、前記絶縁層と前記第２の半導体層とが直に接する箇所の面積は、前記第２開口部の底部における中心位置を基準として、前記第１開口部が隣接する側とは反対側よりも前記第１開口部が隣接する側の方が大きくなるように、
    　前記隔壁を形成する
    　ことを特徴とする請求項１２に記載の薄膜トランジスタ装置の製造方法。
  14. 　前記第３工程では、前記絶縁層上に金属膜を成膜するサブ工程と、前記金属膜をエッチングするサブ工程と、を経ることにより、前記第１のソース電極および前記第１のドレイン電極および前記第１の親液層と、前記第２のソース電極および前記第２のドレイン電極および前記第２の親液層と、を形成する
    　ことを特徴とする請求項１１から請求項１３の何れかに記載の薄膜トランジスタ装置の製造方法。
  15. 　前記第２工程から前記第６工程では、
    　前記隔壁の表面における撥液性を、前記絶縁層における前記第１および第２の半導体層との各接触面よりも高くし、且つ、前記絶縁層における前記第１および第２の有機半導体層との接触面の撥液性を、前記第１および第２のソース電極と前記第１および第２のドレイン電極と前記第１および第２の親液層の各表面よりも高くする
    　ことを特徴とする請求項１１から請求項１４の何れかに記載の薄膜トランジスタ装置の製造方法。
PCT/JP2012/006007 2011-11-14 2012-09-21 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置 WO2013073090A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201280008787.5A CN103370775B (zh) 2011-11-14 2012-09-21 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
US13/968,559 US8907344B2 (en) 2011-11-14 2013-08-16 Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011248805 2011-11-14
JP2011-248805 2011-11-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/968,559 Continuation US8907344B2 (en) 2011-06-21 2013-08-16 Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device

Publications (1)

Publication Number Publication Date
WO2013073090A1 true WO2013073090A1 (ja) 2013-05-23

Family

ID=48429195

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/006007 WO2013073090A1 (ja) 2011-11-14 2012-09-21 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置

Country Status (4)

Country Link
US (1) US8907344B2 (ja)
JP (1) JPWO2013073090A1 (ja)
CN (1) CN103370775B (ja)
WO (1) WO2013073090A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014156134A1 (ja) * 2013-03-26 2014-10-02 パナソニック株式会社 電子デバイス及び電子デバイスの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013073088A1 (ja) 2011-11-14 2015-04-02 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
KR101970539B1 (ko) * 2012-11-13 2019-08-14 삼성디스플레이 주식회사 유기전계발광 표시장치 및 이의 제조 방법
KR102295584B1 (ko) * 2014-10-31 2021-08-27 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 표시 장치
KR20160055519A (ko) * 2014-11-10 2016-05-18 삼성디스플레이 주식회사 유기발광 표시패널 및 그 제조방법
EP3740594A1 (en) 2018-01-19 2020-11-25 Chr. Hansen A/S Bacillus subtilis for animal feed
CN113809234B (zh) * 2021-09-18 2024-01-19 东北师范大学 一种柔性液相有机薄膜场效应晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142305A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JP2008227141A (ja) * 2007-03-13 2008-09-25 Konica Minolta Holdings Inc 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法
JP2009272523A (ja) * 2008-05-09 2009-11-19 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2010093093A (ja) * 2008-10-09 2010-04-22 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5443922A (en) 1991-11-07 1995-08-22 Konica Corporation Organic thin film electroluminescence element
JPH05163488A (ja) 1991-12-17 1993-06-29 Konica Corp 有機薄膜エレクトロルミネッセンス素子
JP4517583B2 (ja) 2003-05-09 2010-08-04 セイコーエプソン株式会社 線パターン形成方法およびデバイスの製造方法
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20070033144A (ko) 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
KR20070052067A (ko) 2005-11-16 2007-05-21 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4961819B2 (ja) * 2006-04-26 2012-06-27 株式会社日立製作所 電界効果トランジスタ及びその製造方法
JP5216237B2 (ja) 2007-05-16 2013-06-19 パナソニック株式会社 半導体素子及びその製造方法
EP2077698B1 (en) 2007-05-31 2011-09-07 Panasonic Corporation Organic el device and method for manufacturing the same
JP5256676B2 (ja) * 2007-09-21 2013-08-07 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5417732B2 (ja) * 2008-03-31 2014-02-19 住友化学株式会社 親液撥液パターンの形成方法および有機エレクトロルミネッセンス素子の製造方法
JP4561934B2 (ja) 2008-11-19 2010-10-13 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ
WO2011001614A1 (ja) 2009-06-29 2011-01-06 パナソニック株式会社 有機ｅｌディスプレイパネル
KR101653844B1 (ko) 2010-04-19 2016-09-02 가부시키가이샤 제이올레드 유기 ｅｌ 표시 패널 및 이를 구비한 유기 ｅｌ 표시 장치 및 유기 ｅｌ 표시 패널의 제조 방법
JP5552547B2 (ja) 2010-09-13 2014-07-16 パナソニック株式会社 金属酸化物半導体の製造方法
JPWO2013073088A1 (ja) * 2011-11-14 2015-04-02 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142305A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JP2008227141A (ja) * 2007-03-13 2008-09-25 Konica Minolta Holdings Inc 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法
JP2009272523A (ja) * 2008-05-09 2009-11-19 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2010093093A (ja) * 2008-10-09 2010-04-22 Hitachi Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014156134A1 (ja) * 2013-03-26 2014-10-02 パナソニック株式会社 電子デバイス及び電子デバイスの製造方法
US9112162B2 (en) 2013-03-26 2015-08-18 Panasonic Corporation Electronic device and electronic device manufacturing method

Also Published As

Publication number Publication date
US8907344B2 (en) 2014-12-09
CN103370775B (zh) 2016-03-23
CN103370775A (zh) 2013-10-23
US20140034933A1 (en) 2014-02-06
JPWO2013073090A1 (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
WO2013073088A1 (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
WO2013073089A1 (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
US8921867B2 (en) Thin-film transistor, display panel, and method for producing a thin-film transistor
WO2013073090A1 (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
WO2013073087A1 (ja) 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
KR101441159B1 (ko) 유기 박막 트랜지스터 기판 및 그의 제조 방법, 및 화상 표시 패널 및 그의 제조 방법
JP5806309B2 (ja) 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子とその製造方法、および有機ｅｌ表示装置
JP5809266B2 (ja) 薄膜トランジスタ素子、有機ｅｌ表示素子、および有機ｅｌ表示装置
WO2013073086A1 (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
US10020323B2 (en) Thin-film transistor device and display device using same
US9876061B2 (en) Organic light-emitting device and organic display apparatus
JP2013105895A (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JP6779839B2 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
JP2013105894A (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280008787.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12849585

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013544097

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12849585

Country of ref document: EP

Kind code of ref document: A1