JP5806309B2 - 薄膜トランジスタ素子とその製造方法、有機el表示素子とその製造方法、および有機el表示装置 - Google Patents
薄膜トランジスタ素子とその製造方法、有機el表示素子とその製造方法、および有機el表示装置 Download PDFInfo
- Publication number
- JP5806309B2 JP5806309B2 JP2013521295A JP2013521295A JP5806309B2 JP 5806309 B2 JP5806309 B2 JP 5806309B2 JP 2013521295 A JP2013521295 A JP 2013521295A JP 2013521295 A JP2013521295 A JP 2013521295A JP 5806309 B2 JP5806309 B2 JP 5806309B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- organic
- thin film
- film transistor
- partition wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Description
本発明の一態様に係る薄膜トランジスタ素子は、ゲート電極と、ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されたソース電極およびドレイン電極と、ゲート電極とソース電極およびドレイン電極との間に介挿された絶縁層と、底部にソース電極およびドレイン電極の各々の少なくとも一部を囲繞し、且つ、表面が撥液性を有する隔壁と、隔壁の囲繞により構成される第1開口部の内部において、ソース電極とドレイン電極との間の間隙、およびソース電極およびドレイン電極の上に形成され、ソース電極およびドレイン電極に対して密に接する有機半導体層と、備え、隔壁の第1開口部を臨む側面部は、その一部が、他の部分よりも、その傾斜が相対的に緩やかな斜面(以下では、「緩傾斜側面部」という。)になっている、ことを特徴とする。
1.有機EL表示装置1の全体構成
以下では、本発明の実施の形態1に係る有機EL表示装置1の構成について図1を用い説明する。
有機EL表示パネル10の構成について、図2の模式断面図および図3(a)を用い説明する。
有機EL表示パネル10では、例えば、各部位を次のような材料を用い形成することができる。
基板1011は、例えば、ガラス基板、石英基板、シリコン基板、硫化モリブデン、銅、亜鉛、アルミニウム、ステンレス、マグネシウム、鉄、ニッケル、金、銀などの金属基板、ガリウム砒素基などの半導体基板、プラスチック基板等を用いることができる。
ゲート電極1012a,1012bは、例えば、導電性を有する材料であれば特に限定されない。
絶縁層1013は、ゲート絶縁層として機能するものであって、例えば、絶縁性を有する材料であれば特に限定されず、公知の有機材料や無機材料のいずれも用いることができる。
ソース電極1014a,1014b、ドレイン電極1014c,1014d、および接続配線1015は、ゲート電極1012a,1012bを形成するための上記材料を用い形成することができる。
有機半導体層1017a,1017bは、例えば、半導体特性を有し、溶媒に可溶であれば特に限定されない。例えば、ポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン)(P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン) (PTV)もしくはクォーターチオフェン(4T)、セキシチオフェン(6T)およびオクタチオフェンなどのα−オリゴチオフェン類もしくは2,5−ビス(5'−ビフェニル−2'−チエニル)−チオフェン(BPT3)、2,5−[2,2'−(5,5'−ジフェニル)ジチエニル]−チオフェンなどのチオフェン誘導体、ポリ(パラ−フェニレンビニレン) (PPV) などのフェニレンビニレン誘導体、ポリ(9,9−ジオクチルフルオレン) (PFO) などのフルオレン誘導体、トリアリルアミン系ポリマー、アントラセン、テトラセン、ペンタセンおよびヘキサセン等のアセン化合物、1,3,5−トリス[(3−フェニル−6−トリ−フルオロメチル)キノキサリン−2−イル]ベンゼン(TPQ1)および1,3,5−トリス[{3−(4−t−ブチルフェニル)−6−トリスフルオロメチル}キノキサリン−2−イル]ベンゼン(TPQ2)などのベンゼン誘導体、フタロシアニン、銅フタロシアニン(CuPc)および鉄フタロシアニンのようなフタロシアニン誘導体、トリス(8−ヒドロキシキノリノレート)アルミニウム(Alq3)、およびファクトリス(2−フェニルピリジン)イリジウム(Ir(ppy)3) のような有機金属化合物、C60、オキサジアゾール系高分子、トリアゾール系高分子、カルバゾール系高分子およびフルオレン系高分子のような高分子系化合物ならびにポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N’−(4−メトキシフェニル)−ビス−N,N’−フェニル−1,4−フェニレンジアミン) (PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール) (BT) 、フルオレン−トリアリルアミン共重合体およびポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン) (F8T2)などのフルオレンとの共重合体などが挙げられる。これらは、1種または2種以上組み合わせて用いることができる。
パッシベーション膜1018は、例えば、ポリビニルアルコール(PVA)などの水溶性樹脂や、フッ素系樹脂などを用い形成することができる。
平坦化膜102は、例えば、ポリイミド、ポリアミド、アクリル系樹脂材料などの有機化合物を用い形成されている。
アノード103は、銀(Ag)またはアルミニウム(Al)を含む金属材料から構成されている。トップエミッション型の本実施の形態に係る有機EL表示パネル10の場合には、その表面部が高い反射性を有することが好ましい。
透明導電膜104は、例えば、ITO(Indium Tin Oxide)若しくはIZO(Indium Zinc Oxide)などを用い形成される。
ホール注入層105は、例えば、銀(Ag)、モリブデン(Mo)、クロム(Cr)、バナジウム(V)、タングステン(W)、ニッケル(Ni)、イリジウム(Ir)などの酸化物、あるいは、PEDOT(ポリチオフェンとポリスチレンスルホン酸との混合物)などの導電性ポリマー材料からなる層である。なお、図2に示す本実施の形態に係る有機EL表示パネル10では、金属酸化物からなるホール注入層105を構成することを想定しているが、この場合には、PEDOTなどの導電性ポリマー材料を用いる場合に比べて、ホールを安定的に、またはホールの生成を補助して、有機発光層108に対しホールを注入する機能を有し、大きな仕事関数を有する。
バンク106は、樹脂等の有機材料を用い形成されており絶縁性を有する。バンク106の形成に用いる有機材料の例としては、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等があげられる。バンク106は、有機溶剤耐性を有することが好ましい。さらに、バンク106は、製造工程中において、エッチング処理、ベーク処理など施されることがあるので、それらの処理に対して過度に変形、変質などをしないような耐性の高い材料で形成されることが好ましい。また、表面に撥水性をもたせるために、表面をフッ素処理することもできる。
ホール輸送層107は、親水基を備えない高分子化合物を用い形成されている。例えば、ポリフルオレンやその誘導体、あるいはポリアリールアミンやその誘導体などの高分子化合物であって、親水基を備えないものなどを用いることができる。
発光層108は、上述のように、ホールと電子とが注入され再結合されることにより励起状態が生成され発光する機能を有する。有機発光層108の形成に用いる材料は、湿式印刷法を用い製膜できる発光性の有機材料を用いることが必要である。
電子輸送層109は、カソード110から注入された電子を発光層108へ輸送する機能を有し、例えば、オキサジアゾール誘導体(OXD)、トリアゾール誘導体(TAZ)、フェナンスロリン誘導体(BCP、Bphen)などを用い形成されている。
カソード110は、例えば、ITO(Indium Tin Oxide)若しくはIZO(Indium Zinc Oxide)などを用い形成される。本実施の形態のように、トップエミッション型の本実施の形態に係る有機EL表示パネル10の場合においては、光透過性の材料で形成されることが必要となる。光透過性については、透過率が80[%]以上とすることが好ましい。
封止層111は、発光層108などの有機層が水分に晒されたり、空気に晒されたりすることを抑制する機能を有し、例えば、SiN(窒化シリコン)、SiON(酸窒化シリコン)などの材料を用い形成される。また、SiN(窒化シリコン)、SiON(酸窒化シリコン)などの材料を用い形成された層の上に、アクリル樹脂、シリコーン樹脂などの樹脂材料からなる封止樹脂層を設けてもよい。
有機EL表示パネル10の構成のうち、TFT基板101における隔壁1016およびその周辺の構成について、図3を用い説明する。
[数2] θh>θe
[数3] θi>θe
また、下地層である絶縁層1013、ソース電極1014bおよびドレイン電極1014dの表面に対する側面部1016fの傾斜角度を角度θfとし、同様に、側面部1016gの傾斜角度を角度θg、側面部1016jの傾斜角度を角度θj、側面部1016kの傾斜角度を角度θkとするとき、次の関係も満足する。
[数5] θj>θf
[数6] θk>θf
ここで、傾斜が緩やかな側面部(緩傾斜側面部)1016e,1016fの傾斜角度θe,θfが、他の側面部(急傾斜側面部)1016d,1016g,1016h,1016i,1016j,1016kの傾斜角度θd,θg,θh,θi,θj,θkに対して、5[deg.]以上小さくなっていることが好ましい。
有機EL表示装置1の製造方法、特に、有機EL表示パネル10の製造方法について、図2と図4を用い説明する。
上記ステップS27において塗布された有機半導体インクの表面プロファイルについて、図5を用い説明する。
本実施の形態に係る有機EL表示パネル10では、TFT基板101において、隔壁1016の開口部1016b,1016cを臨む側面部のうち、側面部1016e,1016fの傾斜を、その他の側面部1016d,1016g〜1016kよりも緩やかなものとしている。このため、図5に示すように、有機半導体インク10170,10171を塗布した際には、緩傾斜側面部である側面部1016e,1016fの側へと偏った表面プロファイルとなる。
TFT基板101における隔壁1016の形成方法について、図6および図7を用い説明する。
実施の形態2に係る有機EL表示パネルの製造方法について、図8を用い説明する。なお、本実施の形態に係る有機EL表示パネルは、その構造は上記実施の形態1と同様であり、また、TFT基板101における隔壁1016の形成方法を除く、有機EL表示パネルの製造方法についても上記実施の形態1と同様である。
次に、図9および図10を用い、有機EL表示装置1の製造方法の別の実施形態について説明する。図9および図10は、図6(b)から図7(b)に示す工程に対応する工程を示す。
本発明の実施の形態4に係る有機EL表示装置の構成について、図11を用い説明する。なお、以下では、上記実施の形態1との相違点である、TFT基板における隔壁3016の構成だけを説明する。
本発明の実施の形態5に係る有機EL表示装置の構成について、図12を用い説明する。なお、以下では、上記実施の形態1との相違点である、TFT基板における隔壁3016の構成だけを説明する。
上記実施の形態1〜5では、有機EL表示パネル10に用いるTFT基板を一例としたが、適用対象はこれに限定されるものではない。例えば、液晶表示パネルや電界放出表示パネルなどに適用することもできる。さらに、電子ペーパなどにも適用することができる。
10.有機EL表示パネル
20.駆動制御回路部
21〜24.駆動回路
25.制御回路
101.TFT基板
102.平坦化膜
102a.コンタクトホール
103.アノード
104.透明導電膜
105.ホール注入層
106.バンク
107.ホール輸送層
108.有機発光層
109.電子輸送層
110.カソード
111.封止層
112.接着層
113.CF基板
501,502,503,504,505.マスク
1011,1131.基板
1012a,1012b.ゲート電極
1013.絶縁層
1014a,1014b,3014a,3014b,4014a,4014b.ソース電極
1014c,1014d,3014c,3014d,4014c,4014d.ドレイン電極
1015,3015,4015.接続配線
1016,3016,4016.隔壁
1016a,1016b,1016c,3016a,3016b,3016c,4016a,4016b,4016c.開口部
1016d,1016e,1016f,1016g,1016h,1016i,1016j,1016k,3016d,3016e,3016f,3016g,4016d,4016e,4016f,4016g.側面部
1017a,1017b.有機半導体層
1018.パッシベーション膜
1132.カラーフィルタ
1133.ブラックマトリクス
10160,10161,10162.感光性レジスト材料膜
10170,10171.有機半導体インク
Claims (17)
- ゲート電極と、
前記ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されたソース電極およびドレイン電極と、
前記ゲート電極と前記ソース電極および前記ドレイン電極との間に介挿された絶縁層と、
前記ソース電極および前記ドレイン電極の各々の少なくとも一部を囲繞するように設けられ、且つ、表面が撥液性を有する隔壁と、
前記隔壁の囲繞により構成される第1開口部の内部において、前記ソース電極と前記ドレイン電極との間の間隙、および前記ソース電極および前記ドレイン電極の上に形成され、前記ソース電極および前記ドレイン電極に対して密に接する有機半導体層と、
備え、
前記隔壁の前記第1開口部を臨む側面部における一部は、前記隔壁の前記第1開口部を臨む側面部における前記一部を除く他の部分よりも、その傾斜が相対的に緩やかな斜面になっている
ことを特徴とする薄膜トランジスタ素子。 - 前記第1開口部の内部は、前記有機半導体層の形成を以ってチャネル部として機能する部分であり、
前記隔壁においては、前記第1開口部に対して間隔をあけた状態で、チャネル部ではない第2開口部があけられており、
前記隔壁の前記第1開口部を臨む側面部のうち、前記傾斜が相対的に緩やかな斜面である前記一部は、前記第2開口部側に相当する部分を除く部分に設けられている
ことを特徴とする請求項1に記載の薄膜トランジスタ素子。 - 前記隔壁において、
前記隔壁の前記第1開口部を臨む側面部のうち、前記傾斜が相対的に緩やかな斜面である前記一部は、前記第2開口部側に相当する部分に対し、前記開口部を挟んで対向する側の部分に設けられている
ことを特徴とする請求項2に記載の薄膜トランジスタ素子。 - 前記第2開口部の内部には、前記ソース電極または前記ドレイン電極の少なくとも一部、もしくは前記ソース電極、および前記ドレイン電極と電気的に接続される配線が形成されている
ことを特徴とする請求項2に記載の薄膜トランジスタ素子。 - 前記隔壁において、
前記隔壁の前記第1開口部を臨む側面部のうち、前記第2開口部側に相当する部分は、前記隔壁の前記第1開口部を臨む側面部のうち、前記第2開口部側に相当する部分を除く他の何れの部分よりも、その傾斜が相対的に急峻な斜面である
ことを特徴とする請求項2に記載の薄膜トランジスタ素子。 - 前記傾斜の緩急は、前記隔壁の側面と、前記隔壁が設けられる下地層の上面とのなす角度の大小を以って規定されている
ことを特徴とする請求項1に記載の薄膜トランジスタ素子。 - 前記隔壁の前記第1開口部を臨む側面部のうち、前記傾斜が相対的に緩やかな斜面である前記一部は、前記他の部分よりも、その傾斜角度が5度以上小さい
ことを特徴とする請求項1に記載の薄膜トランジスタ素子。 - 請求項1から請求項7の何れかに記載の薄膜トランジスタ素子と、
前記薄膜トランジスタ素子の上方に設けられ、コンタクトホールが形成された平坦化膜と、
前記平坦化膜上、および前記平坦化膜の前記コンタクトホールを臨む側面上に形成され、前記ドレイン電極または前記ソース電極と電気的に接続された下部電極と、
前記下部電極の上方に形成された上部電極と、
前記下部電極と前記上部電極との間に介挿された有機発光層と、
を備える
ことを特徴とする有機EL表示素子。 - 請求項2から請求項5の何れかに記載の薄膜トランジスタ素子と、
前記薄膜トランジスタ素子の上方に設けられ、コンタクトホールが形成された平坦化膜と、
前記平坦化膜上、および前記コンタクトホールの側面上に沿って形成され、前記ドレイン電極または前記ソース電極と電気的に接続された下部電極と、
前記下部電極の上方に形成された上部電極と、
前記下部電極と前記上部電極との間に介挿された有機発光層と、
を備え、
前記コンタクトホールは、その底部において、前記第2開口部と連通している
ことを特徴とする有機EL表示素子。 - 請求項8または請求項9に記載の有機EL表示素子を備える
ことを特徴とする有機EL表示装置。 - 基板上にゲート電極を形成する第1工程と、
ゲート電極の上方に、絶縁層を形成する第2工程と、
前記絶縁層上に、前記絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、ソース電極およびドレイン電極を並設する第3工程と、
前記絶縁層上において、前記ソース電極上および前記ドレイン電極上を覆う状態で、感光性レジスト材料を積層する第4工程と、
前記積層された感光性レジスト材料をマスク露光してパターニングすることにより、前記ソース電極および前記ドレイン電極の各々の少なくとも一部を囲繞し、表面が撥液性を有する隔壁を形成する第5工程と、
前記隔壁の囲繞により構成される第1開口部の内部に有機半導体材料を塗布して乾燥させ、前記ソース電極および前記ドレイン電極に対して密に接する有機半導体層を形成する第6工程と、
を備え、
前記第5工程では、
前記第1開口部を臨む側面部における一部が、前記第1開口部を臨む側面部における前記一部を除く他の部分よりも、その傾斜が相対的に緩やかな斜面となるように、前記隔壁を形成する
ことを特徴とする薄膜トランジスタ素子の製造方法。 - 前記第5工程では、
前記第1開口部を、その内部に対して前記有機半導体層の形成によりチャネル部として機能する部分として形成し、
さらに、前記第1開口部に対して、間隔をあけた状態でチャネル部ではない第2開口部も形成するものであって、
前記隔壁の前記第1開口部を臨む側面部のうち、前記傾斜が相対的に緩やかな斜面である前記一部を、前記第2開口部側に相当する部分を除く部分に設ける
ことを特徴とする請求項11に記載の薄膜トランジスタ素子の製造方法。 - 前記第5工程では、
前記隔壁の前記第1開口部を臨む側面部のうち、前記傾斜が相対的に急峻な斜面である前記他の部分を形成しようとする箇所に対する露光量を、前記傾斜が相対的に緩やかな斜面である前記一部を形成しようとする箇所に対する露光量よりも大きくする
ことを特徴とする請求項11に記載の薄膜トランジスタ素子の製造方法。 - 前記第5工程では、
前記隔壁の前記第1開口部を臨む側面部を形成しようとする箇所に対して、前記感光性レジスト材料を露光した後に、
前記隔壁の前記第1開口部を臨む側面部のうち、前記傾斜が相対的に急峻な斜面である前記他の部分を形成しようとする箇所に対して、露光処理を追加して行う
ことを特徴とする請求項11に記載の薄膜トランジスタ素子の製造方法。 - 前記第5工程では、
前記隔壁の前記第1開口部を臨む側面部のうち、前記傾斜が相対的に急峻な斜面である前記他の部分を形成しようとする箇所の光透過率が、前記傾斜が相対的に緩やかな斜面である前記一部を形成しようとする箇所の光透過率よりも大きいマスクを用い、露光を行う
ことを特徴とする請求項11に記載の薄膜トランジスタ素子の製造方法。 - 薄膜トランジスタ素子を形成する工程と、
前記薄膜トランジスタ素子上に、コンタクトホールがあけられた平坦化膜を形成する工程と、
前記平坦化膜上および、前記平坦化膜の前記コンタクトホールを臨む側面上に、前記薄膜トランジスタ 素子と電気的に接続される下部電極を形成する工程と、
前記下部電極の上方に有機発光層を形成する工程と、
前記有機発光層の上方に上部電極を形成する工程と、
を備え、
前記薄膜トランジスタ素子を形成する工程は、
基板上にゲート電極を形成する第1工程と、
ゲート電極の上方に、絶縁層を形成する第2工程と、
前記絶縁層上に、前記絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、ソース電極およびドレイン電極を並設する第3工程と、
前記絶縁層上において、前記ソース電極上および前記ドレイン電極上を覆う状態で、感光性レジスト材料を積層する第4工程と、
前記積層された感光性レジスト材料をマスク露光してパターニングすることにより、底部に前記ソース電極および前記ドレイン電極の各々の少なくとも一部を囲繞し、表面が撥液性を有する隔壁を形成する第5工程と、
前記隔壁の囲繞により構成される第1開口部の内部に半導体材料を塗布して乾燥させ、前記ソース電極および前記ドレイン電極に対して密に接する有機半導体層を形成する第6工程と、
を備え、
前記第5工程では、
前記第1開口部を臨む側面部における一部が、前記第1開口部を臨む側面部における前記一部を除く他の部分よりも、その傾斜が緩やかな斜面となるように、前記隔壁を形成する
ことを特徴とする有機EL表示素子の製造方法。 - 前記薄膜トランジスタ素子を形成する工程の前記第5工程では、
前記第1開口部を、その内部に対して前記有機半導体層の形成によりチャネル部として機能する部分として形成し、
さらに、前記第1開口部に対して、間隔をあけた状態でチャネル部ではない第2開口部も形成するものであって、
前記隔壁の前記第1開口部を臨む側面部のうち、前記傾斜が相対的に緩やかな斜面である前記一部を、前記第2開口部側に相当する部分を除く部分に設ける
ことを特徴とする請求項16に記載の有機EL表示素子の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/003549 WO2012176232A1 (ja) | 2011-06-21 | 2011-06-21 | 薄膜トランジスタ素子とその製造方法、有機el表示素子とその製造方法、および有機el表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012176232A1 JPWO2012176232A1 (ja) | 2015-02-23 |
JP5806309B2 true JP5806309B2 (ja) | 2015-11-10 |
Family
ID=47422117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013521295A Active JP5806309B2 (ja) | 2011-06-21 | 2011-06-21 | 薄膜トランジスタ素子とその製造方法、有機el表示素子とその製造方法、および有機el表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9024449B2 (ja) |
JP (1) | JP5806309B2 (ja) |
CN (1) | CN103503124B (ja) |
WO (1) | WO2012176232A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103503153B (zh) * | 2011-06-21 | 2016-09-21 | 松下电器产业株式会社 | 薄膜晶体管元件及其制造方法、有机el显示元件和有机el显示装置 |
JPWO2013073088A1 (ja) | 2011-11-14 | 2015-04-02 | パナソニック株式会社 | 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置 |
US10304994B2 (en) | 2017-04-10 | 2019-05-28 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd | Organic light emitting display panel |
CN107134532B (zh) * | 2017-04-10 | 2019-07-12 | 深圳市华星光电半导体显示技术有限公司 | 一种有机发光显示面板 |
JP6731895B2 (ja) | 2017-08-28 | 2020-07-29 | 株式会社Joled | 自発光表示パネルの製造方法および自発光表示パネル |
US10964750B2 (en) | 2018-02-12 | 2021-03-30 | International Business Machines Corporation | Steep-switch field effect transistor with integrated bi-stable resistive system |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5443922A (en) | 1991-11-07 | 1995-08-22 | Konica Corporation | Organic thin film electroluminescence element |
JPH05163488A (ja) | 1991-12-17 | 1993-06-29 | Konica Corp | 有機薄膜エレクトロルミネッセンス素子 |
JP4517583B2 (ja) | 2003-05-09 | 2010-08-04 | セイコーエプソン株式会社 | 線パターン形成方法およびデバイスの製造方法 |
KR20070033144A (ko) | 2005-09-21 | 2007-03-26 | 삼성전자주식회사 | 표시장치와 표시장치의 제조방법 |
KR20070052067A (ko) * | 2005-11-16 | 2007-05-21 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
JP4996846B2 (ja) | 2005-11-22 | 2012-08-08 | 株式会社日立製作所 | 電界効果トランジスタ及びその製造方法 |
JP4961819B2 (ja) | 2006-04-26 | 2012-06-27 | 株式会社日立製作所 | 電界効果トランジスタ及びその製造方法 |
JP5103957B2 (ja) | 2007-03-13 | 2012-12-19 | コニカミノルタホールディングス株式会社 | 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法 |
JP5216237B2 (ja) | 2007-05-16 | 2013-06-19 | パナソニック株式会社 | 半導体素子及びその製造方法 |
EP2141964B1 (en) * | 2007-05-31 | 2011-09-07 | Panasonic Corporation | Organic EL element and manufacturing method thereof |
JP5256676B2 (ja) | 2007-09-21 | 2013-08-07 | 大日本印刷株式会社 | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ |
JP5417732B2 (ja) | 2008-03-31 | 2014-02-19 | 住友化学株式会社 | 親液撥液パターンの形成方法および有機エレクトロルミネッセンス素子の製造方法 |
KR101534007B1 (ko) * | 2008-04-14 | 2015-07-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
JP2009272523A (ja) | 2008-05-09 | 2009-11-19 | Konica Minolta Holdings Inc | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
JP2010093093A (ja) | 2008-10-09 | 2010-04-22 | Hitachi Ltd | 半導体装置およびその製造方法 |
US8420465B2 (en) | 2008-11-19 | 2013-04-16 | Konica Minolta Holdings, Inc. | Organic thin film transistor manufacturing method and organic thin film transistor |
JP4951151B2 (ja) | 2009-06-29 | 2012-06-13 | パナソニック株式会社 | 有機elディスプレイパネル |
KR102172343B1 (ko) * | 2010-02-05 | 2020-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제조 방법 |
EP2563097B1 (en) | 2010-04-19 | 2016-11-23 | Joled Inc. | Organic el display panel and organic el display device equipped with same, and production method for organic el display panel |
EP2534673B1 (en) | 2010-09-13 | 2015-02-18 | Panasonic Corporation | Method for manufacturing a metal oxide semiconductor |
WO2013073089A1 (ja) * | 2011-11-14 | 2013-05-23 | パナソニック株式会社 | 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置 |
JPWO2013073088A1 (ja) * | 2011-11-14 | 2015-04-02 | パナソニック株式会社 | 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置 |
-
2011
- 2011-06-21 WO PCT/JP2011/003549 patent/WO2012176232A1/ja active Application Filing
- 2011-06-21 CN CN201180070586.3A patent/CN103503124B/zh active Active
- 2011-06-21 JP JP2013521295A patent/JP5806309B2/ja active Active
-
2013
- 2013-10-22 US US14/059,559 patent/US9024449B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2012176232A1 (ja) | 2015-02-23 |
CN103503124A (zh) | 2014-01-08 |
US9024449B2 (en) | 2015-05-05 |
US20140042417A1 (en) | 2014-02-13 |
CN103503124B (zh) | 2016-06-01 |
WO2012176232A1 (ja) | 2012-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013073088A1 (ja) | 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置 | |
WO2013183289A1 (ja) | 薄膜トランジスタ、表示パネルおよび薄膜トランジスタの製造方法 | |
WO2013073089A1 (ja) | 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置 | |
JP5806309B2 (ja) | 薄膜トランジスタ素子とその製造方法、有機el表示素子とその製造方法、および有機el表示装置 | |
US8941115B2 (en) | Thin-film transistor element and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device | |
US8907344B2 (en) | Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device | |
JP5809266B2 (ja) | 薄膜トランジスタ素子、有機el表示素子、および有機el表示装置 | |
US8969884B2 (en) | Thin-film transistor device and method for manufacturing same, organic electroluminescent display elements and organic electroluminescent display device | |
US9876061B2 (en) | Organic light-emitting device and organic display apparatus | |
JP2013105895A (ja) | 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置 | |
JP2013105894A (ja) | 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150811 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150903 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5806309 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |