WO2013073086A1 - 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置 - Google Patents

薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置 Download PDF

Info

Publication number
WO2013073086A1
WO2013073086A1 PCT/JP2012/005995 JP2012005995W WO2013073086A1 WO 2013073086 A1 WO2013073086 A1 WO 2013073086A1 JP 2012005995 W JP2012005995 W JP 2012005995W WO 2013073086 A1 WO2013073086 A1 WO 2013073086A1
Authority
WO
WIPO (PCT)
Prior art keywords
opening
layer
film transistor
drain electrode
source electrode
Prior art date
Application number
PCT/JP2012/005995
Other languages
English (en)
French (fr)
Inventor
有子 奥本
宮本　明人
受田　高明
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN201280009472.2A priority Critical patent/CN103384911B/zh
Publication of WO2013073086A1 publication Critical patent/WO2013073086A1/ja
Priority to US13/968,571 priority patent/US8969884B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission

Definitions

  • the present invention relates to a thin film transistor device and a manufacturing method thereof, an organic EL display element, and an organic EL display device.
  • a thin film transistor device in which a thin film transistor (TFT) element is formed for each subpixel is employed in order to control light emission in units of subpixels.
  • TFT thin film transistor
  • the organic TFT device includes, for example, a gate electrode 9012a, 9012b, an insulating layer 9013, source electrodes 9014a, 9014b, and a drain electrode (not shown) on a substrate 9011.
  • Organic semiconductor layers 9017a and 9017b are sequentially stacked.
  • the organic semiconductor layers 9017a and 9017b are formed on the insulating layer 9013 by applying and drying an organic semiconductor ink so as to fill the space between the source electrodes 9014a and 9014b and the drain electrode and to cover them. Is formed.
  • a partition wall 9016 is provided on the insulating layer 9013 in order to partition the organic semiconductor layers 9017a and 9017b in the adjacent thin film transistor elements.
  • a plurality of openings 9016a to 9016c are opened in the partition wall 9016.
  • a connection wiring 9015 connected to the drain electrode is exposed at the bottom of the opening 9016a, and an organic semiconductor layer is formed. Absent.
  • the connection wiring 9015 is an electrode for connecting an electrode of a light emitting element formed above the organic TFT device.
  • organic semiconductor layers 9017 a and 9017 b partitioned from each other are formed in the openings 9016 b and 9016 c of the partition wall 9016.
  • a TFT device used in a liquid crystal display panel or an organic EL display panel performs light emission control of a light emitting element portion by inputting a signal to the gate electrodes 9012a and 9012b.
  • the organic semiconductor layer is formed up to the portion where the organic semiconductor layer is not desired (in the opening 9016a in FIG. 15A), and other elements (for example, light emission)
  • the organic semiconductor inks 90170a and 90170b are applied (dropped) to the openings 9016a and 9016b opened in the partition wall 9016, the organic semiconductor inks 90170a and 90170b overflow.
  • the opening 9016a may enter (arrow F 91 in FIG. 15B).
  • the connection wiring 9015 provided for electrical connection is covered with the organic semiconductor layer.
  • the organic semiconductor ink 90170a and 90170b are applied to the inside of the openings 9016b and 9016c so as to rise more than the top surface of the partition wall 9016.
  • the semiconductor ink 90170a and the organic semiconductor ink 90170b are mixed (arrow F 92 in FIG. 15B).
  • the organic semiconductor layers 9017a and 9017b have an undesired thickness, and when semiconductor layers having different components are to be formed, mixing of the ink causes a decrease in transistor performance. .
  • the present invention has been made to solve the above-described problems.
  • the formation of the semiconductor layer in an undesired region is suppressed, and mixing of ink between adjacent openings is suppressed.
  • An object of the present invention is to provide a thin film transistor device having high quality, a manufacturing method thereof, an organic EL display element, and an organic EL display device by suppressing the above.
  • the thin film transistor device according to one embodiment of the present invention has the following characteristics.
  • a thin film transistor device includes first and second thin film transistor elements arranged adjacent to each other with a space therebetween, and each thin film transistor element is stacked over a gate electrode and the gate electrode.
  • a source electrode and a drain electrode arranged in parallel with each other in a direction crossing the stacking direction, an insulating layer interposed between the gate electrode, the source electrode and the drain electrode, and the source electrode and the drain A gap between the electrode and a semiconductor layer formed on the source electrode and the drain electrode and in close contact with the source electrode and the drain electrode; and an insulating layer formed separately from the source electrode and the drain electrode; A lyophilic layer having higher lyophilicity than the insulating layer.
  • a partition partitioning each other is formed between the semiconductor layer in the first thin film transistor element and the semiconductor layer in the second thin film transistor element. Separately surrounding at least a portion of each of the source and drain electrodes and the lyophilic layer in the first thin film transistor element and at least a portion of each of the source and drain electrodes and the lyophilic layer in the second thin film transistor element. And the surface has liquid repellency.
  • An opening formed by surrounding at least a part of each of the source electrode, the drain electrode, and the lyophilic layer in the first thin film transistor element is defined as a first opening, and the source electrode, the drain electrode in the second thin film transistor element, and When the opening formed by surrounding at least a part of each of the lyophilic layers is a second opening, the partition wall is adjacent to the first opening with a space therebetween, and A third opening is provided on a side different from the side on which the second opening is adjacent.
  • the third opening provided in the partition wall does not have a semiconductor layer formed therein, and does not function as a channel portion.
  • the center position of the surface area of the lyophilic layer in the first opening is the center of the area at the bottom of the first opening.
  • the first opening and the second opening when the third opening is separated from the position on a side different from the adjacent side, and the bottom of the first opening and the bottom of the second opening are viewed in plan.
  • the center position of the surface area of the lyophilic layer at the bottom part is separated from the center position of the area at the bottom part of the opening part on a side different from the side on which the other opening part is adjacent.
  • the lyophilic layer is provided at the bottom of the first opening, and the center position of the surface area of the lyophilic layer at the bottom of the first opening is the first opening.
  • the third opening is arranged on a different side from the adjacent side than the center position at the bottom. Therefore, when the semiconductor ink for forming the semiconductor layer is applied to the inside of the first opening during the manufacture of the thin film transistor device, the surface height of the ink on the side different from the side on which the third opening is adjacent. However, it has a surface profile that the third opening is higher than the surface height of the ink on the adjacent side.
  • the surface height of the semiconductor ink on the side where the third opening is adjacent is equal to the side on which the lyophilic layer is disposed. It can be made lower than the surface height of the semiconductor ink.
  • the semiconductor ink can be prevented from overflowing with respect to the third opening at the time of manufacture, and the semiconductor layer can be formed in a portion that does not function as a channel. Can be prevented.
  • the layer thickness of the semiconductor layer formed inside the first opening can also be controlled with high accuracy by suppressing the overflow of the semiconductor ink.
  • the semiconductor ink for forming the semiconductor layer is applied (dropped) inside each of the first opening and the second opening during the manufacture of the thin film transistor device, the semiconductor ink applied to the one opening.
  • the semiconductor ink applied to the one opening Has a surface profile that the other opening is relatively high on the side opposite to the adjacent side.
  • the thin film transistor device it is possible to suppress a situation in which the semiconductor inks applied to the insides of the first opening and the second opening are undesirably mixed during manufacture. be able to. Therefore, the first thin film transistor element and the second thin film transistor element can be formed with high accuracy from the viewpoint of the constituent material of the semiconductor layer and the thickness of the layer.
  • the thin film transistor device suppresses the formation of the semiconductor layer in an undesired region and the mixing of the semiconductor ink between adjacent openings when forming the semiconductor layer. , With high quality.
  • FIG. 1 is a schematic block diagram showing a schematic configuration of an organic EL display device 1 according to Embodiment 1 of the present invention.
  • 3 is a schematic cross-sectional view showing a part of the configuration of the organic EL display panel 10.
  • FIG. 2 is a schematic plan view showing a partial configuration of a TFT substrate 101.
  • FIG. (A) is a process flow diagram which shows the outline of the manufacturing method of the organic electroluminescent display panel 10
  • (b) is a process flowchart which shows the outline of the formation method of the TFT substrate 101.
  • FIG. 10 is a schematic process diagram showing a part of the manufacturing process of the TFT substrate 101.
  • FIG. 10 is a schematic process diagram showing a part of the manufacturing process of the TFT substrate 101.
  • FIG. 10 is a schematic process diagram showing a part of the manufacturing process of the TFT substrate 101.
  • (A) is a schematic top view which shows a partial structure of a TFT substrate among the structures of the organic electroluminescence display panel which concerns on Embodiment 2 of this invention, (b) is Embodiment 3 of this invention.
  • FIG. 6C is a schematic plan view showing the opening shape of the opening defined by the partition wall in the TFT substrate according to Modification 3.
  • (A) is sectional drawing which shows a part of structure of a TFT substrate among the structures of the organic electroluminescent display apparatus which concerns on a prior art
  • (b) is organic in the manufacturing process of the TFT substrate which concerns on a prior art. It is sectional drawing which shows the process which concerns on application
  • a thin film transistor device includes first and second thin film transistor elements arranged adjacent to each other with a space therebetween, and each thin film transistor element is stacked over a gate electrode and the gate electrode.
  • a source electrode and a drain electrode arranged in parallel with each other in a direction crossing the stacking direction, an insulating layer interposed between the gate electrode, the source electrode and the drain electrode, and the source electrode and the drain A gap between the electrode and a semiconductor layer formed on the source electrode and the drain electrode and in close contact with the source electrode and the drain electrode; and an insulating layer formed separately from the source electrode and the drain electrode; A lyophilic layer having higher lyophilicity than the insulating layer.
  • a partition partitioning each other is formed between the semiconductor layer in the first thin film transistor element and the semiconductor layer in the second thin film transistor element. Separately surrounding at least a portion of each of the source and drain electrodes and the lyophilic layer in the first thin film transistor element and at least a portion of each of the source and drain electrodes and the lyophilic layer in the second thin film transistor element. And the surface has liquid repellency.
  • An opening formed by surrounding at least a part of each of the source electrode, the drain electrode, and the lyophilic layer in the first thin film transistor element is defined as a first opening, and the source electrode, the drain electrode in the second thin film transistor element, and When the opening formed by surrounding at least a part of each of the lyophilic layers is a second opening, the partition wall is adjacent to the first opening with a space therebetween, and A third opening is provided on a side different from the side on which the second opening is adjacent.
  • the third opening provided in the partition wall does not have a semiconductor layer formed therein, and does not function as a channel portion.
  • the center position of the surface area of the lyophilic layer in the first opening is the center of the area at the bottom of the first opening.
  • the first opening and the second opening when the third opening is separated from the position on a side different from the adjacent side, and the bottom of the first opening and the bottom of the second opening are viewed in plan.
  • the center position of the surface area of the lyophilic layer at the bottom part is separated from the center position of the area at the bottom part of the opening part on a side different from the side on which the other opening part is adjacent.
  • the lyophilic layer having higher wettability than the insulating layer is arranged at the bottom of the first opening with the third opening being offset to a side different from the adjacent side, and the first opening
  • the lyophilic layer at one of the bottom of the second opening and the bottom of the second opening is offset from the central position at the bottom of the opening and is offset and arranged on a side different from the adjacent side.
  • the lyophilic layer is provided at the bottom of the first opening, and the center position of the surface area of the lyophilic layer at the bottom of the first opening is the first opening.
  • the third opening is arranged on a different side from the adjacent side than the center position at the bottom. Therefore, when the semiconductor ink for forming the semiconductor layer is applied to the inside of the first opening during the manufacture of the thin film transistor device, the surface height of the ink on the side different from the side on which the third opening is adjacent. However, it has a surface profile that the third opening is higher than the surface height of the ink on the adjacent side.
  • the surface height of the semiconductor ink on the side where the third opening is adjacent is equal to the side on which the lyophilic layer is disposed. It can be made lower than the surface height of the semiconductor ink.
  • the semiconductor ink can be prevented from overflowing with respect to the third opening at the time of manufacture, and the semiconductor layer can be formed in a portion that does not function as a channel. Can be prevented.
  • the layer thickness of the semiconductor layer formed inside the first opening can also be controlled with high accuracy by suppressing the overflow of the semiconductor ink.
  • the semiconductor ink for forming the semiconductor layer is applied (dropped) inside each of the first opening and the second opening during the manufacture of the thin film transistor device, the semiconductor ink applied to the one opening.
  • the semiconductor ink applied to the one opening Has a surface profile that the other opening is relatively high on the side opposite to the adjacent side.
  • the thin film transistor device it is possible to suppress a situation in which the semiconductor inks applied to the insides of the first opening and the second opening are undesirably mixed during manufacture. be able to. Therefore, the first thin film transistor element and the second thin film transistor element can be formed with high accuracy from the viewpoint of the constituent material of the semiconductor layer and the thickness of the layer.
  • the thin film transistor device suppresses the formation of the semiconductor layer in an undesired region and the mixing of the semiconductor ink between adjacent openings when forming the semiconductor layer. , With high quality.
  • the insulating layer and the semiconductor are provided without any source, drain, or lyophilic layers. It is characterized in that there is a place where the layer is in direct contact.
  • the surface profile of the semiconductor ink is such that the surface height of the ink on the side different from the side on which the third opening is adjacent is high. Can be realized more reliably. For this reason, it can suppress reliably that a semiconductor ink overflows the inside of a 3rd opening part, and has high quality.
  • the portion where the insulating layer and the semiconductor layer are in direct contact with each other without any of the source electrode, the drain electrode, and the lyophilic layer at the bottom of the first opening is
  • the third opening is also present on a side different from the adjacent side, and when the first opening is viewed in plan, the area where the insulating layer and the semiconductor layer are in direct contact with each other is the area at the bottom of the first opening.
  • the side on which the third opening is adjacent is larger than the side different from the side on which the third opening is adjacent.
  • the opening when the bottom of the first opening and the bottom of the second opening are viewed in plan, the opening is different from the one of the first opening and the second opening.
  • the center position of the surface area of the lyophilic layer provided at the bottom is different from the side where the one opening is adjacent to the center position of the area at the bottom of the opening. It is separated to the side.
  • the third opening, the first opening, and the second opening are arranged in series in this order in plan view, and the lyophilic layer provided in the first opening
  • the center position of the surface area of the first opening is farther from one side in the direction intersecting the arrangement direction of the openings than the center position of the area at the bottom of the first opening, and is the parent provided in the second opening.
  • the center position of the surface area of the liquid layer is characterized in that it is farther to one side in the direction intersecting the arrangement direction of the openings than the center position of the area at the bottom of the second opening.
  • the semiconductor ink is formed in both the inside of the first opening and the inside of the second opening at the time of manufacturing.
  • the overflow of the semiconductor ink into the third opening and the mixing of the semiconductor ink applied into the first opening and the semiconductor ink applied into the second opening are both suppressed. It becomes possible.
  • the center position of the surface area of the lyophilic layer provided in the first opening is away from the center position of the area at the bottom of the first opening, and in the second opening.
  • the center position of the surface area of the lyophilic layer provided in is opposite to the direction away from the center position of the area at the bottom of the second opening.
  • the lyophilic layer in each of the first and second thin film transistor elements, is composed of the same material as the source electrode and the drain electrode, It is characterized by being formed in a state of being separated from each other.
  • the lyophilic layer can be formed in the same process as the source electrode and the drain electrode, and the manufacturing process is not increased. Therefore, an effect can be obtained from the viewpoint of reducing the manufacturing cost.
  • the lyophilic layer is formed in a state of being separated from both the source electrode and the drain electrode, so that the transistor performance is improved even when the lyophilic layer is formed using the same material as the source electrode and the drain electrode. Can be adversely affected.
  • the center position of the surface area of each of the source electrode and the drain electrode matches the center position of the bottom of the first opening.
  • the center position of the surface area of each of the source electrode and the drain electrode matches the center position of the bottom of the second opening.
  • both the source electrode and the drain electrode are arranged such that the center of each area matches the center of the area at the bottom of the first opening.
  • Maintaining high transistor performance by arranging both the source electrode and the drain electrode at the bottom of the first opening so that each area center coincides with the area center at the bottom of the first opening. Can do. Then, by arranging the lyophilic layer as described above, it is possible to reliably suppress the overflow of the semiconductor ink into the third opening and the mixing of the semiconductor inks with each other. .
  • the center position of the sum of the surface areas of the source electrode, the drain electrode, and the lyophilic layer is at the bottom of the first opening.
  • the sum of the surface areas of the source electrode, the drain electrode, and the lyophilic layer when the third opening is separated from the side different from the adjacent side from the center position of the area and the bottom of the second opening is viewed in plan view.
  • the center position of the first opening is away from the center position of the area at the bottom of the second opening to a side different from the side where the first opening is adjacent.
  • the relative relationship between the lyophilic layer, the source electrode, the drain electrode, and the insulating layer when the semiconductor ink is applied to each of the first opening and the second opening in the manufacturing process Due to the liquid repellency relationship, the semiconductor ink in the first opening has a surface profile that is biased toward a side different from the side where the third opening is adjacent, and the semiconductor ink in the first opening and the semiconductor in the second opening The surface profile is biased toward different sides from the ink. Therefore, the semiconductor ink dropped into the first opening is suppressed from overflowing into the third opening, and mixing of the semiconductor ink in the first opening and the semiconductor ink in the second opening can be suppressed.
  • the surface area of the source electrode is A S
  • the distance from any one point to the center of the area of the source electrode is x S
  • D D is the surface area of the drain electrode
  • x D is the distance from any one point to the center of the drain electrode area
  • a H is the surface area of the lyophilic layer
  • the area center of the lyophilic layer is from any one point.
  • X H is “the center position of the sum of the surface areas of the source electrode, the drain electrode, and the lyophilic layer” z can be expressed by the following equation.
  • the lyophilic layer is separated from the side surface facing the first opening of the partition wall on the side where the third opening is adjacent, and The third opening is in contact with a side different from the adjacent side.
  • the above effect can also be obtained by disposing the lyophilic layer in the first opening.
  • the liquid repellency on the surface of the partition wall is higher than the contact surface of the insulating layer of each of the first and second thin film transistor elements with the semiconductor layer, and the first and second The liquid repellency of the contact surface between the insulating layer and the semiconductor layer in each of the two thin film transistor elements is higher than that of each surface of the source electrode, the drain electrode, and the lyophilic layer in each of the first and second thin film transistor elements. It is characterized by. If such a relationship is satisfied, the surface profile of the ink applied to each of the first opening and the second opening at the time of application of the semiconductor ink at the time of manufacture is as described above, and the relationship is ensured. The above effects can be obtained.
  • one of the source electrode and the drain electrode in the first thin film transistor element, or one of the source electrode and the pre-rain electrode in the second thin film transistor element is formed at the bottom of the third opening.
  • a wiring for electrical connection is formed.
  • An organic EL display element includes a thin film transistor device according to any one of the above aspects of the present invention, a planarization film provided above the thin film transistor device, in which a contact hole is formed, and the planarization film A lower electrode electrically connected to the drain electrode or the source electrode, an upper electrode formed above the lower electrode, a lower electrode and an upper electrode; And an organic light emitting layer interposed between the contact holes and the third opening.
  • the organic EL display element according to one aspect of the present invention includes the thin film transistor device according to any one aspect of the present invention. Therefore, the organic EL display element has high quality and secures a high yield during manufacturing. can do.
  • An organic EL display device includes the organic EL display element according to an aspect of the present invention. Accordingly, the organic EL display device according to one embodiment of the present invention can also have high quality and a high yield at the time of manufacturing.
  • the method for manufacturing a thin film transistor device according to one embodiment of the present invention includes the following steps.
  • the second source electrode and the second drain electrode are juxtaposed in a state of being spaced apart from each other in the direction intersecting the layer thickness direction of the insulating layer.
  • a second lyophilic layer having a higher lyophilic property than the insulating layer is formed in a state of being separated from both the second source electrode and the second drain electrode.
  • a photosensitive resist material is laminated on the insulating layer so as to cover the first and second source electrodes, the first and second drain electrodes, and the peripheral region thereof.
  • the first opening is adjacent to the first opening and spaced apart from the second opening.
  • the center position of the surface area of the first lyophilic layer provided in the first opening is the center of the area at the bottom of the first opening.
  • the partition wall is arranged so that the center position of the surface area of the lyophilic layer provided at the bottom part is separated from the center position of the area at the bottom part of the opening part to the side different from the side where the other opening part is adjacent. Forming.
  • the semiconductor layer is formed by disposing the first lyophilic layer provided at the bottom of the first opening as described above.
  • the surface height of the semiconductor ink on the side different from the side on which the third opening is adjacent is equal to the surface height of the semiconductor ink on the side on which the third opening is adjacent. It has a surface profile that is higher than the surface height.
  • the semiconductor ink is applied (dropped) inside the first opening, the surface height of the semiconductor ink on the side adjacent to the third opening is biased by the first lyophilic layer. It can be made lower than the surface height of the semiconductor ink on the arranged side.
  • the semiconductor ink can be prevented from overflowing from the third opening, and the semiconductor layer can be formed in a portion that does not function as a channel. Can be prevented. Further, the thickness of the first semiconductor layer formed inside the first opening can also be controlled with high accuracy by suppressing the overflow of the semiconductor ink.
  • the center position of the surface area of the lyophilic layer provided on the bottom of one of the first opening and the second opening is A configuration is adopted in which the other opening is separated from a side different from the adjacent side with respect to the center position of the area at the bottom of the opening. Therefore, when the semiconductor ink for forming the semiconductor layer is applied (dropped) inside each of the first opening and the second opening during the manufacture of the thin film transistor device, the semiconductor ink applied to the one opening. Has a surface profile that the other opening is relatively high on the side opposite to the adjacent side.
  • the thin film transistor device it is possible to suppress a situation in which the semiconductor inks applied to the insides of the first opening and the second opening are undesirably mixed during manufacture. be able to. Therefore, the first thin film transistor element and the second thin film transistor element can be formed with high accuracy from the viewpoint of the constituent material of the semiconductor layer and the thickness of the layer.
  • the method for manufacturing a thin film transistor device when forming a semiconductor layer, the formation of the semiconductor layer in an undesired region is suppressed, and the mixing of the semiconductor ink between adjacent openings is suppressed.
  • a thin film transistor device having high quality can be manufactured.
  • any of the source electrode, the drain electrode, and the lyophilic layer is interposed.
  • the partition wall is formed so that there is a portion where the insulating layer and the first semiconductor layer are in direct contact with each other.
  • the insulating layer and the first layer are formed at the bottom of the first opening without any of the source electrode, the drain electrode, and the lyophilic layer.
  • the portion in direct contact with the semiconductor layer is also present on the side different from the side where the third opening is adjacent.
  • the insulating layer and the first semiconductor layer are directly
  • the area of the contacting portion is such that the side where the third opening is adjacent is larger than the side different from the side where the third opening is adjacent, with reference to the center position at the bottom of the first opening. Forming partition walls.
  • the first source is obtained by performing a sub-step of forming a metal film over the insulating layer and a sub-step of etching the metal film.
  • An electrode, a first drain electrode and a first lyophilic layer, and a second source electrode, a second drain electrode and a second lyophilic layer are formed.
  • the liquid repellency on the surface of the partition wall is more than the contact surfaces of the insulating layer with the first and second semiconductor layers.
  • the liquid repellency of the contact surface of the insulating layer with the first and second semiconductor layers is increased, and the first and second source electrodes, the first and second drain electrodes, and the first and second It is characterized by being higher than each surface of the lyophilic layer. If such a relationship is satisfied, the surface profile of the ink applied to each of the first opening and the second opening at the time of applying the semiconductor ink in the sixth step becomes the above-mentioned profile, so that The above effects can be obtained.
  • the term “upward” does not indicate the upward direction (vertically upward) in absolute space recognition, but is defined by the layered positional relationship based on the stacking order in the stacking direction. Is. Further, the term “upward” is applied not only when there is a gap between them but also when they are in close contact with each other.
  • the organic EL display device 1 includes an organic EL display panel 10 and a drive control circuit unit 20 connected thereto.
  • the organic EL display panel 10 is a panel using an electroluminescence phenomenon of an organic material, and a plurality of organic EL elements are arranged in a matrix, for example.
  • the drive control circuit unit 20 includes four drive circuits 21 to 24 and a control circuit 25.
  • the arrangement of the drive control circuit unit 20 with respect to the organic EL display panel 10 is not limited to this.
  • the organic EL display panel 10 includes a TFT (thin film transistor) substrate 101.
  • the TFT substrate 101 is laminated on a substrate 1011 with gate electrodes 1012a and 1012b spaced from each other, and an insulating layer 1013 is laminated so as to cover the gate electrodes 1012a and 1012b.
  • a source electrode 1014a and a drain electrode 1014c are provided corresponding to the gate electrode 1012a, and similarly, a source electrode 1014b and a drain electrode 1014d are provided corresponding to the gate electrode 1012b.
  • the source electrode 1014a and the drain electrode 1014c, and the source electrode 1014b and the drain electrode 1014d are arranged side by side in the X-axis direction.
  • connection wiring 1015 is formed on the insulating layer 1013 with a space leftward in the X-axis direction with respect to the source electrode 1014a. Note that the connection wiring 1015 extends from either the source electrode 1014a or the drain electrode 1014c, or the source electrode 1014b or the drain electrode 1014d, or is electrically connected to any of these.
  • a lyophilic layer 1019a is formed on the insulating layer 1013 with the source electrode 1014a and the drain electrode 1014c spaced apart from each other on the upper side in the Y-axis direction.
  • a lyophilic layer 1019b is formed in a state of being separated from the source electrode 1014b and the drain electrode 1014d on the lower side in the Y-axis direction.
  • the lyophilic layers 1019a and 1019b are made of the same material as the source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d.
  • a partition wall 1016 is formed so as to surround it.
  • the opening 1016a on the left side in the X-axis direction where the connection wiring 1015 is exposed at the bottom functions as a channel part. It functions as a contact part with the anode, not as a part to perform.
  • an opening 1016b from which the source electrode 1014a, the drain electrode 1014c and the lyophilic layer 1019a are exposed at the bottom, and an opening 1016c from which the source electrode 1014b, the drain electrode 1014d and the lyophilic layer 1019b are exposed at the bottom, respectively, serve as channel portions. It is a functional part.
  • the source electrode 1014a is in contact with the portion on the left side in the X-axis direction and the drain electrode 1014c is in contact with the portion on the right side in the X-axis direction with respect to the side surface facing the opening 1016b of the partition wall 1016. .
  • the remaining three sides are separated from the side surface portion.
  • the lyophilic layer 1019a is in contact with the side surface facing the opening 1016b of the partition wall 1016 at the X-axis direction both sides and the Y-axis direction upper side.
  • the source electrode 1014b is in contact with the side portion facing the opening 1016c of the partition wall 1016 at the left portion in the X-axis direction, and the drain electrode 1014d is in contact with the right portion in the X-axis direction. .
  • the remaining three sides are separated from the side surface portion.
  • the lyophilic layer 1019b is in contact with the side surface facing the opening 1016c of the partition wall 1016 at three sides on both sides in the X axis direction and on the lower side in the Y axis direction.
  • the region corresponding to the source electrode 1014 a and the drain electrode 1014 c and the region corresponding to the source electrode 1014 b and the drain electrode 1014 d are respectively organic.
  • Semiconductor layers 1017a and 1017b are stacked.
  • the organic semiconductor layer 1017a is formed so as to fill the gap between the source electrode 1014a and the drain electrode 1014c and the source electrode 1014a and the drain electrode 1014c, and is in close contact with the electrodes 1014a and 1014c.
  • the organic semiconductor layer 1017b is formed in close contact with the electrodes 1014b and 1014d.
  • the organic semiconductor layers 1017a and 1017b are partitioned from each other by a partition wall 1016.
  • the exposed portions 1013a and 1013b of the insulating layer 1013 shown in FIG. 3 are in direct contact with the organic semiconductor layers 1017a and 1017b without the source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d interposed therebetween. (See FIG. 2).
  • a passivation film 1018 is laminated so as to cover the organic semiconductor layers 1017a and 1017b and the insulating layer 1013. However, the portion corresponding to the connection wiring 1015 is opened.
  • the TFT substrate 101 of the organic EL display panel 10 according to the present embodiment has the above-described configuration.
  • the TFT substrate 101 is covered with a planarizing film 102.
  • a contact hole 102 a is opened on the connection wiring 1015.
  • the contact hole 102a communicates with the opening 1016a in the TFT substrate 101.
  • an anode 103 On the main surface of the planarizing film 102, an anode 103, a transparent conductive film 104, and a hole injection layer 105 are sequentially stacked.
  • the anode 103, the transparent conductive film 104, and the hole injection layer 105 are also formed along the side surface of the planarization film 102 facing the contact hole 102a.
  • the anode 103 is in contact with the connection wiring 1015 and is electrically It is connected to the.
  • a bank 106 is formed on the hole injection layer 105 so as to surround a portion corresponding to a light emitting portion (subpixel).
  • a hole transport layer 107, an organic light emitting layer 108, and an electron transport layer 109 are sequentially stacked.
  • a cathode 110 and a sealing layer 111 are sequentially stacked so as to cover the electron transport layer 109 and the exposed surface of the bank 106, and a CF (color filter) substrate 113 is disposed so as to face the sealing layer 111.
  • the adhesive layer 112 is filled in between and bonded to each other.
  • the CF substrate 113 is configured by forming a color filter 1132 and a black matrix 1133 on the lower main surface in the Z-axis direction of the substrate 1131.
  • each part can be formed using the following materials.
  • the substrate 1011 is, for example, a glass substrate, a quartz substrate, a silicon substrate, molybdenum sulfide, copper, zinc, aluminum, stainless steel, magnesium, iron, nickel, gold, silver or other metal substrate, a gallium arsenide based semiconductor substrate, A plastic substrate or the like can be used.
  • thermoplastic resin such as polyethylene, polypropylene, ethylene-propylene copolymer, ethylene-vinyl acetate copolymer (EVA), cyclic polyolefin, modified polyolefin, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide (PI), Polyamideimide, polycarbonate, poly- (4-methylbenten-1), ionomer, acrylic resin, polymethyl methacrylate, acrylic-styrene copolymer (AS resin), butadiene-styrene copolymer, polio copolymer (EVOH) ), Polyesters such as polyethylene terephthalate (PET), polybutylene terephthalate, polyethylene naphthalate (PEN), precyclohexane terephthalate (PCT), polyethers, polyether ketones Polyethers
  • Gate electrodes 1012a and 1012b are not particularly limited as long as they are conductive materials, for example.
  • Specific materials include, for example, chromium, aluminum, tantalum, molybdenum, niobium, copper, silver, gold, platinum, platinum, palladium, indium, nickel, neodymium, or an alloy thereof, or zinc oxide or tin oxide.
  • Conductive metal oxides such as indium oxide and gallium oxide or indium tin complex oxide (hereinafter abbreviated as “ITO”), indium zinc complex oxide (hereinafter abbreviated as “IZO”), aluminum zinc complex oxide (AZO), conductive metal composite oxides such as gallium zinc composite oxide (GZO), or conductive polymers such as polyaniline, polypyrrole, polythiophene, polyacetylene, and acids such as hydrochloric acid, sulfuric acid, sulfonic acid, etc.
  • ITO indium oxide and gallium oxide or indium tin complex oxide
  • IZO indium zinc complex oxide
  • AZO aluminum zinc complex oxide
  • GZO gallium zinc composite oxide
  • conductive polymers such as polyaniline, polypyrrole, polythiophene, polyacetylene, and acids such as hydrochloric acid, sulfuric acid, sulfonic acid, etc.
  • Lewis acids such as phosphorus hexafluoride, arsenic pentafluoride, iron chloride, Those obtained by adding a dopant such as a halogen atom, sodium, metal atom such as potassium, such as iodine, or the like dispersed conductive composite material of carbon black or metal particles.
  • a dopant such as a halogen atom, sodium, metal atom such as potassium, such as iodine, or the like dispersed conductive composite material of carbon black or metal particles.
  • a polymer mixture containing fine metal particles and conductive particles such as graphite may be used. These may be used alone or in combination of two or more.
  • Insulating layer 1013 functions as a gate insulating layer and is not particularly limited as long as it is an insulating material, for example, and any known organic material or inorganic material can be used.
  • an acrylic resin for example, an acrylic resin, a phenol resin, a fluorine resin, an epoxy resin, an imide resin, a novolac resin, or the like can be used.
  • inorganic materials include silicon oxide, aluminum oxide, tantalum oxide, zirconium oxide, cerium oxide, zinc oxide, cobalt oxide and other metal oxides, silicon nitride, aluminum nitride, zirconium nitride, cerium nitride, zinc nitride, Examples thereof include metal nitrides such as cobalt nitride, titanium nitride, and tantalum nitride, and metal composite oxides such as barium strontium titanate and lead zirconium titanate. These can be used in combination of 1 species or 2 species or more.
  • ODTS OTS ⁇ HMDS ⁇ PTS surface treatment agent
  • Source electrodes 1014a and 1014b and drain electrodes 1014c and 1014d can be formed using the above materials for forming the gate electrodes 1012a and 1012b.
  • Organic semiconductor layers 1017a and 1017b are not particularly limited as long as they have, for example, semiconductor characteristics and are soluble in a solvent.
  • the passivation film 1018 can be formed using, for example, a water-soluble resin such as polyvinyl alcohol (PVA), a fluorine resin, or the like.
  • PVA polyvinyl alcohol
  • Planarizing film 102 is formed using an organic compound such as polyimide, polyamide, or acrylic resin material.
  • the anode 103 is made of a metal material containing silver (Ag) or aluminum (Al). In the case of the organic EL display panel 10 according to this embodiment of the top emission type, it is preferable that the surface portion has high reflectivity.
  • the transparent conductive film 104 is formed using, for example, ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).
  • the hole injection layer 105 may be formed of, for example, an oxide such as silver (Ag), molybdenum (Mo), chromium (Cr), vanadium (V), tungsten (W), nickel (Ni), iridium (Ir), or PEDOT. It is a layer made of a conductive polymer material such as (mixture of polythiophene and polystyrene sulfonic acid). In the organic EL display panel 10 according to the present embodiment shown in FIG. 2, it is assumed that the hole injection layer 105 made of a metal oxide is formed. In this case, a conductive polymer such as PEDOT is used. Compared to the case where a material is used, the hole has a function of injecting holes into the organic light emitting layer 108 stably or by assisting the generation of holes, and has a large work function.
  • an oxide such as silver (Ag), molybdenum (Mo), chromium (Cr), vanadium (V), tungsten (W), nickel
  • the hole injection layer 105 is composed of an oxide of a transition metal, a plurality of levels can be obtained by taking a plurality of oxidation numbers. As a result, hole injection is facilitated and the drive voltage is increased. Can be reduced. In particular, it is desirable to use tungsten oxide (WO X ) from the viewpoint of stably injecting holes and assisting the generation of holes.
  • WO X tungsten oxide
  • the bank 106 is formed using an organic material such as resin and has an insulating property.
  • the organic material used for forming the bank 106 include acrylic resin, polyimide resin, and novolac type phenol resin.
  • the bank 106 preferably has organic solvent resistance.
  • the bank 106 since the bank 106 may be subjected to an etching process, a baking process, or the like during the manufacturing process, the bank 106 should be formed of a highly resistant material that does not excessively deform or alter the process. Is preferred.
  • the surface can be treated with fluorine.
  • the bank 106 When the bank 106 is formed using a lyophilic material, the difference in lyophilicity / liquid repellency between the surface of the bank 106 and the surface of the light emitting layer 108 is reduced, and the organic light emitting layer 108 is formed. For this reason, it is difficult to selectively hold the ink containing the organic substance in the opening defined by the bank 106.
  • the structure of the bank 106 not only a single layer structure as shown in FIG. 2, but also a multilayer structure of two or more layers can be adopted.
  • the above materials can be combined for each layer, and an inorganic material and an organic material can be used for each layer.
  • the hole transport layer 107 is formed using a polymer compound having no hydrophilic group.
  • a polymer compound having no hydrophilic group for example, polyfluorene or a derivative thereof, or a polymer compound such as polyarylamine or a derivative thereof that does not have a hydrophilic group can be used.
  • the light-emitting layer 108 has a function of emitting light by generating an excited state when holes and electrons are injected and recombined.
  • a material used for forming the organic light emitting layer 108 it is necessary to use a light emitting organic material that can be formed by a wet printing method.
  • the oxinoid compound, perylene compound, coumarin compound, azacoumarin compound, oxazole compound, oxadiazole compound, perinone compound, pyrrolopyrrole described in Japanese Patent Publication (JP-A-5-163488) Compound, naphthalene compound, anthracene compound, fluorene compound, fluoranthene compound, tetracene compound, pyrene compound, coronene compound, quinolone compound and azaquinolone compound, pyrazoline derivative and pyrazolone derivative, rhodamine compound, chrysene compound, phenanthrene compound, cyclopentadiene compound, stilbene compound , Diphenylquinone compound, styryl compound, butadiene compound, dicyanomethylenepyran compound, dicyanomethylenethiopyran compound, fluoro Cein compound, pyrylium compound, thiapyrylium compound, seren
  • Electron transport layer 109 has a function of transporting electrons injected from the cathode 110 to the light emitting layer 108.
  • an oxadiazole derivative (OXD), a triazole derivative (TAZ), a phenanthroline derivative (BCP, Bphen) Etc. are formed.
  • the cathode 110 is formed using, for example, ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).
  • ITO Indium Tin Oxide
  • IZO Indium Zinc Oxide
  • permeability shall be 80 [%] or more.
  • the material used for forming the cathode 110 includes, for example, a layer structure containing an alkali metal, an alkaline earth metal, or a halide thereof, or a layer containing silver in any one of the above layers.
  • a structure in which the layers are stacked in this order can also be used.
  • the layer containing silver may be formed of silver alone, or may be formed of a silver alloy.
  • a highly transparent refractive index adjusting layer can be provided on the silver-containing layer.
  • the sealing layer 111 has a function of suppressing exposure of an organic layer such as the light emitting layer 108 to moisture or exposure to air.
  • an organic layer such as the light emitting layer 108
  • SiN silicon nitride
  • SiON silicon oxynitride
  • a sealing resin layer made of a resin material such as an acrylic resin or a silicone resin may be provided on a layer formed using a material such as SiN (silicon nitride) or SiON (silicon oxynitride).
  • the sealing layer 111 needs to be formed of a light transmissive material.
  • the source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d are in the Y-axis direction of the openings 1016b and 1016c. It is arranged so that the center position in each Y-axis direction matches the center L 1 .
  • the lyophilic layer 1019a is offset with respect to the source electrode 1014a and the drain electrode 1014c in a state of being spaced apart upward in the Y-axis direction.
  • the center position of the surface area of the lyophilic layer 1019a in the opening 1016b is separated from the left side in the X axis direction adjacent to the opening 1016a.
  • the lyophilic layer 1019b is offset from the source electrode 1014b and the drain electrode 1014d in a state of being separated downward in the Y-axis direction.
  • the central position of the surface area of the lyophilic layer 1019b in the opening 1016c is separated from the side different from the left side in the X-axis direction where the opening 1016b is adjacent.
  • the lyophilic layer 1019a is provided at each bottom of the opening 1016b, so that the center position of the sum of the surface areas of the source electrode 1014a, the drain electrode 1014c, and the lyophilic layer 1019a is provided in the opening 1016b.
  • the state is separated to the upper side in the Y-axis direction, which is different from the side where the opening 1016a is adjacent.
  • the center position of the sum of the surface areas of the source electrode 1014b, the drain electrode 1014d, and the lyophilic layer 1019b is set in the opening 1016c.
  • the opening 1016b is separated from the adjacent side to the upper side in the Y-axis direction.
  • the center position of the exposed area of the insulating layer 1013 (the area of the exposed part 1013a) is lower in the Y-axis direction at the bottom of the opening 1016b.
  • the center position of the exposed area of the insulating layer 1013 (the area of the exposed portion 1013b) is biased upward in the Y-axis direction.
  • a substrate 1011 serving as a base of the TFT substrate 101 is prepared (step S1). Then, a TFT (thin film transistor) device is formed on the substrate 1011 to form the TFT substrate 101 (step S2).
  • a planarizing film 102 made of an insulating material is formed on the TFT substrate 101 (step S3).
  • a contact hole 102 a is formed in a portion corresponding to the upper side of the connection wiring 1015 in the TFT substrate 101, and the other portion in the Z-axis direction upper surface is substantially planarized.
  • the anode 103 is formed on the planarizing film 102 (step S4).
  • the anode 103 is divided and formed by light emitting units (subpixels), and a part thereof is connected to the connection wiring 1015 of the TFT substrate 101 along the side wall of the contact hole 102a. .
  • the anode 103 can be formed by, for example, forming a metal film by a sputtering method, a vacuum deposition method, or the like, and then etching in units of subpixels.
  • a transparent conductive film 104 is formed so as to cover the upper surface of the anode 103 (step S5). As shown in FIG. 2, the transparent conductive film 104 covers not only the upper surface of the anode 103 but also the side end surface, and also covers the upper surface of the anode 103 in the contact hole 102a. Note that, as described above, the transparent conductive film 104 is formed by forming a film using a sputtering method, a vacuum evaporation method, or the like, and then partitioning into sub-pixel units by etching.
  • the hole injection layer 105 is formed on the transparent conductive film 104 (step S6). As shown in FIG. 2, the hole injection layer 105 is formed so as to cover the entire surface of the transparent conductive film 104. However, the hole injection layer 105 may be formed in a state of being divided for each subpixel.
  • the metal oxide film is formed using, for example, a gas composed of argon gas and oxygen gas as a gas in the chamber of the sputtering apparatus.
  • the total pressure of the gas exceeds 2.7 [Pa] and is 7.0 [Pa] or less, and the ratio of the oxygen gas partial pressure to the total pressure is 50 [%] or more and 70 [%] or less.
  • the input power density per target unit area is 1 [W / cm 2 ] or more and 2.8 [W / cm 2 ] or less.
  • step S7 a bank 106 that defines each subpixel is formed. As shown in FIG. 2, the bank 106 is stacked on the hole injection layer 105.
  • the bank 106 is formed by laminating the material layer of the bank 106 on the hole injection layer 105.
  • This material layer is formed by a spin coating method or the like using a material including a photosensitive resin component and a fluorine component, such as an acrylic resin, a polyimide resin, and a novolac type phenol resin.
  • a photosensitive resin material a negative photosensitive material (product number: ZPN1168) manufactured by Nippon Zeon can be used.
  • the material layer is patterned to form openings corresponding to the respective subpixels. The opening can be formed by arranging a mask on the surface of the material layer, performing exposure, and then developing.
  • a hole transport layer 107, an organic light emitting layer 108, and an electron transport layer 109 are sequentially stacked in each recess defined by the bank 106 on the hole injection layer 105 (steps S8 to S10).
  • the hole transport layer 107 is formed by baking a film made of an organic compound, which is a constituent material, by a printing method.
  • the organic light emitting layer 108 is formed by baking after being formed by a printing method.
  • the cathode 110 and the sealing layer 111 are sequentially laminated on the electron transport layer 109 (steps S11 and S12). As shown in FIG. 2, the cathode 110 and the sealing layer 111 are formed so as to cover the top surface of the bank 106, and are formed on the entire surface.
  • an adhesive resin material is applied on the sealing layer 111, and a previously prepared CF (color filter) panel is joined (step S13).
  • the CF panel 113 bonded by the adhesive layer 112 has a color filter 1132 and a black matrix 1133 formed on the lower surface of the substrate 1031 in the Z-axis direction.
  • the organic EL display panel 10 as an organic EL display element is completed.
  • the organic EL display is subjected to an aging process.
  • the display device 1 is completed.
  • the aging process is performed, for example, by energizing the hole injectability before the process until the hole mobility becomes 1/10 or less. Specifically, the aging process is more than the luminance in actual use.
  • the energization process is executed for a predetermined time so that the luminance is three times or less.
  • gate electrodes 1012a and 1012b are formed on the main surface of the substrate 1011 (step S21 in FIG. 4B). Regarding the formation of the gate electrodes 1012a and 1012b, a method similar to the method of forming the anode 103 can be used.
  • an insulating layer 1013 is formed so as to cover the gate electrodes 1012a and 1012b and the substrate 1011 (step S22 in FIG. 4B).
  • source electrodes 1014a and 1014b, drain electrodes 1014c and 1014d, and a connection wiring 1015 are formed on the main surface of the insulating layer 1013 (step S23 in FIG. 4B).
  • the lyophilic layers 1019a and 1019b are also formed in the same process with the arrangement relationship shown in FIG.
  • the arrangement of the lyophilic layer 1019a for the source electrode 1014a and the drain electrode 1014c and the lyophilic layer 1019b for the source electrode 1014b and the drain electrode 1014d are shown in FIG.
  • the positions of the source electrodes 1014a and 1014b, the drain electrodes 1014c and 1014d, and the lyophilic layers 1019a and 1019b with respect to the insulating layer 1013 are defined so that the relationship shown in FIG.
  • an exposed portion 1013a of the insulating layer 1013 is formed on the lower side in the Y-axis direction in the opening 1016b, and an exposed portion 1013b of the insulating layer 1013 is on the upper side in the Y-axis direction in the opening 1016c. It is formed.
  • a photosensitive resist material film 10160 for forming the partition wall 1016 is deposited so as to cover the exposed portions 1013a and 1013b of the layer 1013 (step S24 in FIG. 4B). Then, as shown in FIG. 6B, a mask 501 is disposed on the deposited photosensitive resist material film 10160, and mask exposure and patterning are performed (step S25 in FIG. 4B).
  • windows 501a, 501b, 501c, and 501d are formed in portions where the partition wall 1016 is to be formed.
  • the partition wall 1016 is not formed in the mask 501 except for the region where the window portions 501a, 501b, 501c, and 501d are opened. The part is opened.
  • the partition wall 1016 shown in FIG. 6C can be formed (step S26 in FIG. 4B).
  • the partition wall 1016 defines a plurality of openings including the openings 1016a, 1016b, and 1016c.
  • the opening 1016a surrounds the connection wiring 1016
  • the opening 1016b surrounds the source electrode 1014a and the drain electrode 1014c and the lyophilic layer 1019a
  • the opening 1016c surrounds the source electrode 1014b and the drain electrode 1014d and the parent electrode.
  • a liquid layer 1019b is surrounded.
  • the source electrodes 1014a and 1014b, the drain electrodes 1014c and 1014d, and the lyophilic layers 1019a and 1019b are respectively arranged with a positional relationship as shown in FIG.
  • the organic semiconductor inks 10170a and 10170b for forming the organic semiconductor layers 1017a and 1017b are applied to the openings 1016b and 1016c defined by the partition wall 1016.
  • the organic semiconductor inks 10170a and 10170b applied to the inside of the opening 1016b do not have a symmetric surface profile in the X-axis direction, but are on one side (respectively arrows F 1 and F 2 ). Has a biased surface profile.
  • the organic semiconductor ink 10170a applied to the inside of the opening 1016b is one in the Y-axis direction (indicated by the arrow F 1 shown above the organic semiconductor ink 10170a). Side) (a portion having a high surface height is biased).
  • the organic semiconductor ink 10170B applied to the inside of the opening 1016c is biased in the Y-axis direction of the other (side of the arrow F 2 illustrated on the organic semiconductor ink 10170B) Having a surface profile of different shapes.
  • the organic semiconductor inks 10170a and 10170b do not overflow to undesired locations including the opening 1016a and are mixed with each other. It is suppressed. The reason for this will be described later.
  • step S28 in FIG. 4B After drying the organic semiconductor inks 10170a and 10170b (step S28 in FIG. 4B), as shown in FIG. 8A, the organic semiconductor layers 1017a and 1017b with respect to the openings 1016b and 1016c. Can be formed (step S29 in FIG. 4B).
  • a passivation film 1018 is formed so as to cover the whole except for the contact region including the opening 1016a (step S30 in FIG. 4B), and the TFT substrate 101 is formed. Complete.
  • the organic EL display panel 10 including the TFT substrate 101, and the organic EL display device 1 including the organic EL display panel 10 in its configuration it is high for the following reason. It has the effect of high quality and high yield in its production.
  • the organic semiconductor inks 10170a and 10170b for forming the organic semiconductor layer 1017 are provided inside the openings 1016b and 1016c.
  • the organic semiconductor ink 10170a applied to the inside of the opening 1016b is applied to a side different from the side adjacent to the opening 1016a that is not a channel portion, specifically, FIG. 7A and FIG. A portion having a high surface height exists on the arrow F 1 side of 7 (b). For this reason, the ink 10170a is unlikely to overflow into the opening 1016a.
  • the portion having a high surface height is located on the opposite side in the Y-axis direction. For this reason, the organic semiconductor ink 10170a and the organic semiconductor ink 10170b are unlikely to be mixed.
  • the organic semiconductor layers 1017a and 1017b can be formed only at desired locations (channel portions), and the overflow of the organic semiconductor inks 10170a and 10170b is suppressed.
  • the layer thickness of the organic semiconductor layer 1017 can be controlled with high accuracy. Further, each performance of the thin film transistor element formed in the region of the opening 1016b and the thin film transistor element formed in the region of the opening 1016c can be ensured.
  • the TFT substrate 101 according to the present embodiment, the organic EL display panel 10 including the TFT substrate 101, and the organic EL display device 1 including the organic EL display panel 10 in the configuration include the formation of the organic semiconductor layer 1017 in the TFT substrate 101. At this time, formation of the organic semiconductor layer 1017 in an undesired region is suppressed, and mixing of the organic semiconductor inks 10170a and 10170b between each other is suppressed, so that high quality is provided.
  • the above effect is obtained by arranging the source electrodes 1014a and 1014b, the drain electrodes 1014c and 1014d, and the lyophilic layers 1019a and 1019b at the bottoms of the openings 1016b and 1016c, the surface of the partition wall 1016, the surface of the insulating layer 1013, and the source. This is achieved by the lyophobic relationship between the electrodes 1014a and 1014b, the drain electrodes 1014c and 1014d, and the lyophilic layers 1019a and 1019b.
  • the characteristics of the surface of the partition 1016, the surface of the insulating layer 1013, and the characteristics of the source electrodes 1014a and 1014b, the drain electrodes 1014c and 1014d, and the lyophilic layers 1019a and 1019b are viewed from the opposite viewpoint, that is, from the viewpoint of wettability. And satisfy the following relationship.
  • W W is the wettability of the surface of the partition wall 1016
  • W I is the surface wettability of the insulating layer 1013
  • W E is the source electrode 1014a, 1014b and the drain electrode 1014c, 1014d and wettability of each surface of the lyophilic layers 1019a, 1019b.
  • the exposed portions 1013a and 1013b of the insulating layer 1013 are generated by the arrangement of the lyophilic layers 1019a and 1019b at the bottoms of the openings 1016b and 1016c.
  • the exposed area of the insulating layer 1013 on the lower side in the Y-axis direction becomes relatively large at the bottom of the opening 1016b, and the insulating layer on the upper side in the Y-axis direction at the bottom of the opening 1016c.
  • the exposed area of 1013 becomes relatively large. This relationship is also effective in obtaining the above effect.
  • FIG. 9A is a diagram corresponding to FIG. 3 in the first embodiment, and other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted.
  • connection openings 2015a and 2015d are arranged at the bottoms of the openings 2016a and 2016d, respectively, and do not function as channel parts.
  • both the opening 2016a and the opening 2016d are not portions that function as channel portions, but one opening, for example, the opening 2016d.
  • the openings 2016a to 2016c belong to TFT elements corresponding to adjacent subpixels different from the corresponding subpixels.
  • a source electrode 2014a, a drain electrode 2014c, and lyophilic layers 2019a and 2019b are provided at the bottom of the opening 2016b, and a source electrode 2014b, a drain electrode 2014d, and a lyophilic layer 2019c are provided at the bottom of the opening 2016c. , 2019d.
  • the source electrode 2014a and the drain electrode 2014c at the bottom of the opening 2016b, and the source electrode 2014b and the drain electrode 2014d at the bottom of the opening 2016c are both square or rectangular.
  • the source electrode 2014a and the drain electrode 2014c face each other, and the source electrode 2014b and the drain electrode 2014d face each other.
  • the lyophilic layer 2019a is disposed at the bottom of the opening 2016b in a state of being spaced apart from the drain electrode 2014c in the Y-axis direction, and the lyophilic layer 2019b is Y with respect to the drain electrode 2014c. It is arranged in a state of being separated downward in the axial direction. Note that the lyophilic layers 2019a and 2019b at the bottom of the opening portion 2016b are both arranged on the right side in the X-axis direction.
  • the lyophilic layer 2019c is disposed in a state spaced apart from the source electrode 2014b and the drain electrode 2014d in the Y-axis direction, and the lyophilic layer 2019d is disposed on the source electrode 2014b and the drain electrode 2014d. On the other hand, they are arranged in a state of being separated downward in the Y-axis direction.
  • the lyophilic layers 2019c and 2019d at the bottom of the opening 2016c are arranged such that the center of each area matches the area center in the X-axis direction at the bottom of the opening 2016c.
  • the arrow F in the opening 2016b is different from the side on which the opening 2016a is adjacent.
  • surface profile of the organic semiconductor ink is a bias in 3 side, the opening 2016C, the surface profile of the organic semiconductor ink to both sides of the arrow F 4, F 5 biased.
  • the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
  • the lyophilic layers 2019a, 2019b, 2019c, and 2019d are made of the same material as the source electrodes 2014a and 2014b and the drain electrodes 2014c and 2014d.
  • the lyophilicity is higher than that of the insulating layer.
  • FIG. 9B is a diagram corresponding to FIG. 3 in the first embodiment, and the other configurations are the same as those in the first and second embodiments, and thus illustration and description thereof are omitted.
  • openings 2116a, 2116b, 2116c, and 2116d are defined by the partition 2116.
  • the opening portions 2116a and 2116d are provided with connection wirings 2115a and 2115d at the bottom portions, respectively, and are not portions that function as channel portions.
  • both the opening 2116a and the opening 2116d are not portions that function as channel portions, but one opening, for example, the opening 2116d.
  • the openings 2116a to 2116c belong to TFT elements corresponding to adjacent subpixels, which are different from the corresponding subpixels.
  • a source electrode 2114a, a drain electrode 2114c, and lyophilic layers 2119a, 2119b are arranged at the bottom of the opening 2116b, and a source electrode 2114b, a drain electrode 2114d, and a lyophilic layer 2119c are arranged at the bottom of the opening 2116c. , 2119d.
  • the source electrode 2114a and the drain electrode 2114c at the bottom of the opening 2116b, and the source electrode 2114b and the drain electrode 2114d at the bottom of the opening 2116c are both square or rectangular.
  • the source electrode 2114a and the drain electrode 2114c face each other, and the source electrode 2114b and the drain electrode 2114d face each other.
  • the lyophilic layer 2119a is disposed at the bottom of the opening 2116b so as to be spaced apart from the source electrode 2114a and the drain electrode 2114c in the Y-axis direction, and the lyophilic layer 2119c is the source electrode 2114a.
  • the drain electrode 2114c is spaced apart from the lower side in the Y-axis direction.
  • the lyophilic layers 2119a and 2119c at the bottom of the opening 2116b are arranged in a state where each area center matches the area center in the X-axis direction at the bottom of the opening 2116b.
  • the lyophilic layer 2119c is disposed so as to be spaced apart from the source electrode 2114b in the Y-axis direction, and the lyophilic layer 2119d is positioned below the source electrode 2114b in the Y-axis direction. They are arranged in a separated state. Note that the lyophilic layers 2119c and 2119d at the bottom of the opening 2116c are both arranged on the left side in the X-axis direction.
  • the openings 2116a and 2116c are adjacent to the side adjacent to the openings 2116b and 2116c.
  • the surface profile of the organic semiconductor ink is biased on both sides of different arrows F 6 and F 7 , and the surface profile of the organic semiconductor ink is different on the side of the arrow F 8 different from the side adjacent to the opening 2116 d in the opening 2116 c. Biased.
  • the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
  • the lyophilic layers 2119a, 2119b, 2119c, and 2119d are formed of the same material as the source electrodes 2114a and 2114b and the drain electrodes 2114c and 2114d.
  • the lyophilicity is higher than that of the insulating layer.
  • FIG. 9C is a diagram corresponding to FIG. 3 in the first embodiment, and the other configurations are the same as those in the first, second, and third embodiments. To do.
  • connection portions 2215a and 2215d are arranged at the bottoms of the openings 2216a and 2216d, respectively, and do not function as channel portions.
  • the opening 2216a and the opening 2216d are not portions that function as channel portions, but one opening, for example, the opening 2216d.
  • the openings 2216a to 2216c belong to TFT elements corresponding to adjacent subpixels different from the corresponding subpixels.
  • a source electrode 2214a, a drain electrode 2214c, and lyophilic layers 2219a and 2219b are arranged at the bottom of the opening 2216b, and a source electrode 2214b, a drain electrode 2214d, and a lyophilic layer 2219c are arranged at the bottom of the opening 2216c. , 2219d.
  • the source electrode 2214a and the drain electrode 2214c at the bottom of the opening 2216b and the source electrode 2214b and the drain electrode 2214d at the bottom of the opening 2216c are both square or rectangular.
  • the source electrode 2214a and the drain electrode 2214c face each other, and the source electrode 2214b and the drain electrode 2214d face each other.
  • the lyophilic layer 2219a is provided at the bottom of the opening 2216b so as to be spaced apart from the source electrode 2214a and the drain electrode 2214c in the Y-axis direction, and the lyophilic layer 2219c is the source electrode 2214a.
  • the drain electrode 2214c is spaced apart from the lower side in the Y-axis direction.
  • the lyophilic layers 2219a and 2219c at the bottom of the opening 2216b are arranged in a state where each area center matches the area center in the X-axis direction at the bottom of the opening 2216b, and each length in the X-axis direction is It is approximately half (for example, 40 to 60%) of the length in the X-axis direction at the bottom of the opening 2216b.
  • the lyophilic layer 2219c is arranged in a state of being spaced apart from the source electrode 2214b and the drain electrode 2214d in the Y-axis direction, and the lyophilic layer 2219d is separated from the source electrode 2214b and the drain electrode 2214d.
  • the lyophilic layers 2219c and 2219d at the bottom of the opening 2216c are also arranged in a state where the center of each area matches the area center in the X-axis direction at the bottom of the opening 2216c.
  • the length of the bottom of the opening 2216c is approximately half (for example, 40 to 60%) with respect to the length in the X-axis direction.
  • the opening 2216b has a side adjacent to the openings 2216a and 2216c.
  • the surface profile of the organic semiconductor ink is biased on both sides of different arrows F 9 and F 10
  • the opening 2216 c has both the arrows F 11 and F 12 different from the side on which the opening 2216 b and the opening 2216 d are adjacent.
  • the surface profile of the organic semiconductor ink is biased to the side.
  • the lengths of the lyophilic layers 2219a, 2219b, 2219c, and 2219d in the X-axis direction are shorter than those of the second and third embodiments as shown in FIG. The mixing of the organic semiconductor ink applied inside and the organic semiconductor ink applied inside the opening 2216c can be effectively suppressed.
  • the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
  • the lyophilic layers 2219a, 2219b, 2219c, and 2219d are made of the same material as the source electrodes 2214a and 2214b and the drain electrodes 2214c and 2214d.
  • the lyophilicity is higher than that of the insulating layer.
  • FIG. 10A is a diagram corresponding to a part of the TFT substrate 101 in the first embodiment.
  • the opening 3016a is provided with a connection wiring 3015 at the bottom thereof, and is not a portion functioning as a channel portion.
  • source electrodes 3014a and 3014b and drain electrodes 3014c and 3014d are arranged at the bottoms of the openings 3016b and 3016c, respectively.
  • the source electrodes 3014a and 3014b and the drain electrodes 3014c and 3014d each have a T-shaped planar shape, and the portions extending in the X-axis direction face each other in the openings 3016b and 3016c.
  • the lyophilic layers 3019a and 3019b are disposed above the portion of the drain electrode 3014c extending in the X-axis direction and in the Y-axis direction.
  • lyophilic layers 3019c and 3019d are disposed on the lower side in the Y-axis direction than the portion of the source electrode 3014b extending in the X-axis direction.
  • the organic semiconductor ink applied to the openings 3016b and 3016c has the arrows F 13 and F 14 has a biased surface profile on each side, so that undesired overflow of the organic semiconductor ink and mixing with the organic semiconductor ink applied to the adjacent openings can be suppressed.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • the lyophilic layers 3019a, 3019b, 3019c, and 3019d are made of the same material as the source electrodes 3014a and 3014b and the drain electrodes 3014c and 3014d.
  • the lyophilicity is higher than that of the insulating layer.
  • FIG. 10B corresponds to a part of the TFT substrate 101 in the first embodiment.
  • the opening 3116a is provided with a connection wiring 3115 at the bottom thereof, and is not a portion functioning as a channel portion.
  • source electrodes 3114a and 3114b and drain electrodes 3114c and 3114d are arranged at the bottoms of the openings 3116b and 3116c, respectively.
  • the source electrodes 3114a and 3114b and the drain electrodes 3114c and 3114d have a comb-like planar shape, and the comb-tooth portions are opposed to each other.
  • lyophilic layers 3119a and 3119b are disposed above the comb-tooth portion of the drain electrode 3114c in the Y-axis direction.
  • lyophilic layers 3119c and 3119d are disposed below the comb-tooth portion of the source electrode 3114b in the Y-axis direction.
  • the organic semiconductor ink applied to the openings 3116b and 3116c is indicated by the arrows F 15 and F. Since the surface profile is biased on each side of 15, the undesired overflow of the organic semiconductor ink and the mixing with the organic semiconductor ink applied to the adjacent openings can be suppressed.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • the source electrodes 3114a and 3114b and the drain electrodes 3114c and 3114d are comb-shaped, and the comb-tooth portions are opposed to each other.
  • the characteristics as a transistor can be improved.
  • the lyophilic layers 3119a, 3119b, 3119c, and 3119d are made of the same material as the source electrodes 3114a and 3114b and the drain electrodes 3114c and 3114d. However, there is no limitation to this as long as the lyophilicity is higher than that of the insulating layer.
  • FIG. 10C corresponds to a part of the TFT substrate 101 in the first embodiment.
  • three openings 3216a, 3216b, and 3216c are defined by the partition 3216.
  • the openings 3216a, 3216b, 3216c have a substantially circular opening shape and a bottom shape.
  • the opening 3216a is provided with a connection wiring 3215 at the bottom thereof, and is not a part functioning as a channel part.
  • source electrodes 3214a and 3214b and drain electrodes 3214c and 3214d are arranged at the bottoms of the openings 3216b and 3216c, respectively.
  • the source electrodes 3214a and 3214b arranged at the bottoms of the openings 3216b and 3216c have a circular shape with rectangular portions added together, and the drain electrodes 3214c and 3216d have arc shapes. Yes.
  • lyophilic layers 3219a and 3219b are disposed above the arc portion of the drain electrode 3214c in the Y-axis direction. Similarly, at the bottom of the opening 3216c, lyophilic layers 3219c and 3219d are disposed on both sides of the base of the rectangular portion of the source electrode 3214b.
  • the organic semiconductor ink applied to the openings 3216b and 3216c is indicated by the arrows F 17 and F. 18 has a biased surface profile on each side, and undesired overflow of the organic semiconductor ink and mixing with the organic semiconductor ink applied to the adjacent opening can be suppressed.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • the source electrodes 3214a and 3214b and the drain electrodes 3214c and 3214d having the shapes as shown in FIG. Furthermore, the “sneak current” can be reduced.
  • the lyophilic layers 3219a, 3219b, 3219c, and 3219d are made of the same material as the source electrodes 3214a and 3214b and the drain electrodes 3214c and 3214d. However, there is no limitation to this as long as the lyophilicity is higher than that of the insulating layer.
  • FIG. 11A is a diagram corresponding to FIG. 3 in the first embodiment, and the other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted.
  • the opening 4016a is provided with a connection wiring 4015 at the bottom thereof, and is not a portion functioning as a channel portion.
  • a source electrode 4014a, a drain electrode 4014c, and lyophilic layers 4019a and 4019b are arranged at the bottom of the opening 4016b, and a source electrode 4014b, a drain electrode 4014d, and a lyophilic layer 4019c are arranged at the bottom of the opening 4016c. , 4019d.
  • the source electrode 4014a and the drain electrode 4014c at the bottom of the opening 4016b, and the source electrode 4014b and the drain electrode 4014d at the bottom of the opening 4016c are both square or rectangular.
  • the source electrode 4014a and the drain electrode 4014c face each other, and the source electrode 4014b and the drain electrode 4014d face each other.
  • the lyophilic layer 4019a is disposed on the left side in the X-axis direction with respect to the drain electrode 4014c and above the Y-axis in the bottom of the opening 4016b.
  • the layer 4019b is disposed on the right side in the X-axis direction with respect to the drain electrode 4014c and on the upper side in the Y-axis direction at the bottom of the opening 4016b. Note that the lyophilic layers 4019a and 4019b are both separated from both the source electrode 4014a and the drain electrode 4014c.
  • the lyophilic layer 4019c is disposed on the left side in the X-axis direction with respect to the source electrode 4014b and on the lower side in the Y-axis direction at the bottom of the opening 4016c. It is disposed on the right side in the X-axis direction with respect to the electrode 4014b and on the lower side in the Y-axis direction at the bottom of the opening 4016c. Note that the lyophilic layers 4019c and 4019d are both separated from both the source electrode 4014b and the drain electrode 4014d.
  • the arrow 40F in the opening 4016b is different from the side adjacent to the opening 4016a.
  • the surface profile of the organic semiconductor ink is biased to the 19 side, and the surface profile of the organic semiconductor ink is biased to the side of the arrow F 20 that is different from the side to which the opening 4016 b is adjacent.
  • the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
  • the lyophilic layers 4019a, 4019b, 4019c, and 4019d are made of the same material as the source electrodes 4014a and 4014b and the drain electrodes 4014c and 4014d. However, there is no limitation to this as long as the lyophilicity is higher than that of the insulating layer.
  • FIG. 11B is a diagram corresponding to FIG. 3 in the first embodiment, and the other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted.
  • the opening 4116a is provided with the connection wiring 4115 at the bottom thereof, and does not function as a channel portion.
  • a source electrode 4114a, a drain electrode 4114c, and lyophilic layers 4119a and 4119b are arranged at the bottom of the opening 4116b, and a source electrode 4114b, a drain electrode 4114d, and a lyophilic layer 4119c are arranged at the bottom of the opening 4116c. , 4119d.
  • Both the drain electrode 4114c disposed in the opening 4116b and the drain electrode 4114d disposed in the opening 4116c have an elongated rectangular shape in the X-axis direction.
  • the drain electrode 4114c is in contact with the side surface facing the opening 4116b of the partition wall 4116 at a portion on the right side in the X-axis direction, and the drain electrode 4114d is X with respect to the side surface facing the opening 4116c of the partition wall 4116. It touches at the left part in the axial direction.
  • the source electrode 4114a disposed in the opening 4116b and the source electrode 4114b disposed in the opening 4116c have a U-shaped planar shape so as to surround a part of the drain electrode 4114c and the drain electrode 4114d, respectively.
  • Have The source electrodes 4114c and 411d are in contact with the side surfaces facing the openings 4116b and 4116c of the partition wall 4116 in the vertical direction in the Y-axis direction.
  • the lyophilic layer 4119a is disposed on the left side in the X-axis direction with respect to the source electrode 4114a at the bottom of the opening 4116b and above the Y-axis in the bottom of the opening 4116b.
  • the layer 4119b is disposed on the right side in the X-axis direction with respect to the source electrode 4114a and on the upper side in the Y-axis direction at the bottom of the opening 4116b. Note that the lyophilic layers 4119a and 4119b are both separated from both the source electrode 4114a and the drain electrode 4114c.
  • the lyophilic layer 4119c is disposed on the left side in the X-axis direction with respect to the source electrode 4114b and below the Y-axis in the bottom of the opening 4116c. It is disposed on the right side in the X-axis direction with respect to the electrode 4114b and on the lower side in the Y-axis direction at the bottom of the opening 4116c. Note that the lyophilic layers 4119c and 4119d are both separated from both the source electrode 4114b and the drain electrode 4114d.
  • the arrow 4F in the opening 4116b is different from the side adjacent to the opening 4116a.
  • surface profile of the organic semiconductor ink is biased 21 side, the opening 4116C, biased surface profile of the organic semiconductor ink to the side of different arrow F 22 to the side where the opening 4116b are adjacent.
  • the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
  • the lyophilic layers 4119a, 4119b, 4119c, and 4119d are made of the same material as the source electrodes 4114a and 4114b and the drain electrodes 4114c and 4114d.
  • the lyophilicity is higher than that of the insulating layer.
  • FIG. 11C is a diagram corresponding to FIG. 3 in the first embodiment, and the other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted.
  • the opening 4216a is provided with a connection wiring 4215 at the bottom thereof, and is not a portion functioning as a channel portion.
  • a source electrode 4214a, a drain electrode 4214c, and lyophilic layers 4219a and 4219b are arranged at the bottom of the opening 4216b, and a source electrode 4214b, a drain electrode 4214d, and a lyophilic layer 4219c are arranged at the bottom of the opening 4216c. , 4219d.
  • the source electrode 4214a and the drain electrode 4214c disposed in the opening 4216b, and the source electrode 4214b and the drain electrode 4214d disposed in the opening 4116c each have an elongated rectangular shape in the Y-axis direction.
  • the source electrode 4214a and the drain electrode 4214c are in contact with the side surface facing the opening 4216b of the partition 4216 at the upper and lower portions in the Y-axis direction, and the source electrode 4214b and the drain electrode 4214d are the openings of the partition 4216.
  • the upper and lower portions in the Y-axis direction are in contact with the side surface facing the portion 4216c.
  • the lyophilic layer 4219a is disposed on the left side in the X-axis direction with respect to the source electrode 4214a at the bottom of the opening 4216b and above the Y-axis in the bottom of the opening 4216b.
  • the layer 4219b is disposed on the right side in the X-axis direction with respect to the drain electrode 4214c and on the upper side in the Y-axis direction at the bottom of the opening 4216b. Note that the lyophilic layers 4219a and 4219b are both separated from the source electrode 4214a and the drain electrode 4214c.
  • the lyophilic layer 4219a has a narrower width in the X-axis direction than the lyophilic layer 4219b, and the X axis is the side on which the opening 4216a is adjacent to the side surface facing the opening 4216b of the partition wall 4216. Separated on the left side of the direction.
  • the lyophilic layer 4219c is disposed on the left side in the X-axis direction with respect to the source electrode 4214b and on the bottom of the opening 4216c in the Y-axis direction, and the lyophilic layer 4219b is disposed on the drain electrode 4214d. Is located on the right side in the X-axis direction and below the Y-axis direction at the bottom of the opening 4216c. Note that the lyophilic layers 4219c and 4219d are both separated from both the source electrode 4214b and the drain electrode 4214d.
  • the arrow 4F in the opening 4216b is different from the side adjacent to the opening 4216a.
  • surface profile of the organic semiconductor ink is biased 23 side, the opening 4216C, biased surface profile of the organic semiconductor ink to the side of different arrow F 24 to the side where the opening 4216b are adjacent.
  • the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
  • the lyophilic layers 4219a, 4219b, 4219c, and 4219d are made of the same material as the source electrodes 4214a and 4214b and the drain electrodes 4214c and 4214d.
  • the lyophilicity is higher than that of the insulating layer.
  • FIG. 12A is a diagram corresponding to FIG. 3 in the first embodiment, and other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted.
  • connection openings 5015a and 5015e are arranged at the bottoms of the openings 5016a and 5016e, respectively, and do not function as channel portions.
  • the opening 5016a and the opening 5016e are not portions that function as channel portions, but one opening, for example, the opening 5016e.
  • the openings 5016a to 5016d belong to TFT elements corresponding to adjacent subpixels different from the corresponding subpixels.
  • a source electrode 5014a, a drain electrode 5014d, and a lyophilic layer 5019a are disposed at the bottom of the opening 5016b
  • a source electrode 5014b, a drain electrode 5014e, and a lyophilic layer 5019b are disposed at the bottom of the opening 5016c
  • a source electrode 5014c, a drain electrode 5014f, and a lyophilic layer 5019c are disposed at the bottom of the opening 5016d.
  • the source electrode 5014a and the drain electrode 5014d at the bottom of the opening 5016b, the source electrode 5014b and the drain electrode 5014e at the bottom of the opening 5016c, and the source electrode 5014c and the drain electrode 5014f at the bottom of the opening 5016d are each square or rectangular. I am doing.
  • the source electrode 5014a and the drain electrode 5014d face each other, the source electrode 5014b and the drain electrode 5014e face each other, and the source electrode 5014c and the drain electrode 5014f face each other. is doing.
  • the lyophilic layer 5019a is disposed at the bottom of the opening 5016b in a state of being separated from the source electrode 5014a and the drain electrode 5014d in the Y-axis direction upper side.
  • the lyophilic layer 5019b at the bottom of the opening 5016c is disposed in a state of being separated downward in the Y-axis direction with respect to the source electrode 5014b and the drain electrode 5014e.
  • the lyophilic layer 5019c at the bottom of the opening 5016d is disposed in a state of being separated from the source electrode 5014c and the drain electrode 5014f in the Y-axis direction upper side.
  • the openings 5016a and 5016c are adjacent to each other in the openings 5016b.
  • the surface profile of the organic semiconductor ink is biased to the side of the arrow F 25 different from the side, and the surface profile of the organic semiconductor ink is different from the side of the arrow F 26 different from the side where the opening 5016b and the opening 5016d are adjacent.
  • the surface profile of the organic semiconductor ink is biased to the side of the arrow F 27 different from the side where the opening 5016c and the opening 5016e are adjacent to each other.
  • the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
  • the lyophilic layers 5019a, 5019b, 5019c are made of the same material as the source electrodes 5014a, 5014b, 5014c and the drain electrodes 5014d, 5014e, 5014f.
  • the lyophilicity is higher than that of the insulating layer.
  • FIG. 12B is a diagram corresponding to FIG. 3 in the first embodiment, and the other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted.
  • openings 5116a, 5116b, 5116c, 5116d, 5116e, and 5116f are defined by the partition wall 5116.
  • the opening portions 5116a and 5116f are respectively provided with connection wirings 5115a and 5115f at the bottom thereof, and are not portions that function as channel portions.
  • both the opening 5116a and the opening 5116f are not portions that function as channel portions, but one opening portion, for example, the opening portion 5116f.
  • the openings 5116a to 5116e belong to TFT elements corresponding to adjacent subpixels, which are different from the corresponding subpixels.
  • a source electrode 5114a, a drain electrode 5114e, and a lyophilic layer 5119a are provided at the bottom of the opening 5116b, and a source electrode 5114b, a drain electrode 5114f, and a lyophilic layer 5119b are provided at the bottom of the opening 5116c.
  • a source electrode 5114c, a drain electrode 5114g, and a lyophilic layer 5119c are provided at the bottom of the opening 5116d, and a source electrode 5114d, a drain electrode 5114h, and a lyophilic layer 5119d are provided at the bottom of the opening 5116e. Is arranged.
  • the source electrode 5114d and the drain electrode 5114h are opposite to each other.
  • the lyophilic layer 5119a is disposed at the bottom of the opening 5116b so as to be spaced apart from the source electrode 5114a and the drain electrode 5114e in the upper side in the Y-axis direction.
  • the lyophilic layer 5119b at the bottom of the opening 5116c is disposed in a state of being separated downward in the Y-axis direction with respect to the source electrode 5114b and the drain electrode 5114f.
  • the lyophilic layer 5119c at the bottom of the opening 5116d is disposed in a state of being separated upward in the Y-axis direction with respect to the source electrode 5114c and the drain electrode 5114g.
  • the lyophilic layer 5119d at the bottom of the opening 5116e is disposed in a state of being separated downward in the Y-axis direction with respect to the source electrode 5114d and the drain electrode 5114h.
  • the openings 5116b, 5116c, 5116d, and 5116e when organic semiconductor ink is applied to the openings 5116b, 5116c, 5116d, and 5116e, the openings 5116a and 5116c and The surface profile of the organic semiconductor ink is biased to the side of the arrow F 28 that is different from the side to which the opening 5116d is adjacent.
  • the arrow F In the opening 5116c, the arrow F is different from the side to which the opening 5116a, the opening 5116b, and the opening 5116e are adjacent.
  • opening 5116D surface profile of the organic semiconductor ink is biased 29 side, the opening 5116D, surface profile of the organic semiconductor ink is biased to the side of different arrow F 30 to the side where the opening 5116b and the opening portions 5116e and openings 5116f is adjacent In the opening 5116e, the opening 5116 is formed. And openings 5116d and openings 5116f is biased surface profile of the organic semiconductor ink to the side of different arrow F 31 and the adjacent side.
  • the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
  • the lyophilic layers 5119a, 5119b, 5119c, and 5119d are made of the same material as the source electrodes 5114a, 5114b, 5114c, and 5114d and the drain electrodes 5114e, 5114f, 5114g, and 5114h.
  • the lyophilicity is higher than that of the insulating layer.
  • FIG. 13 is a diagram corresponding to FIG. 3 in the first embodiment, and the other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted.
  • connection portions 6015a and 6015g are arranged at the bottoms of the openings 6016a and 6016g, respectively, and do not function as channel portions.
  • both the opening 6016a and the opening 6016g are not portions that function as channel portions, but one opening, for example, the opening 6016g,
  • the openings 6016a to 6016f belong to TFT elements corresponding to adjacent subpixels different from the corresponding subpixels.
  • a source electrode 6014a, a drain electrode 6014f, and a lyophilic layer 6019a are disposed at the bottom of the opening 6016b, and a source electrode 6014b, a drain electrode 6014g, and a lyophilic layer 6019b are disposed at the bottom of the opening 6016c.
  • the source electrode 6014c, the drain electrode 6014h, and the lyophilic layers 6019c, 6019d are disposed at the bottom of the opening 6016d, and the source electrode 6014d, the drain electrode 6014i, and the lyophilic liquid are disposed at the bottom of the opening 6016e.
  • a layer 6019e is provided, and a source electrode 6014e, a drain electrode 6014j, and a lyophilic layer 6019f are provided at the bottom of the opening 6016f.
  • the source electrode 6014d and the drain electrode 6014i in FIG. 5 and the source electrode 6014e and the drain electrode 6014j in the bottom of the opening 6016f have a square or rectangular shape, respectively.
  • the lyophilic layer 6019a is disposed at the bottom of the opening 6016b so as to be spaced apart from the source electrode 6014a and the drain electrode 6014f in the Y-axis direction.
  • the lyophilic layer 6019b at the bottom of the opening 6016c is disposed in a state of being separated downward in the Y-axis direction with respect to the source electrode 6014b and the drain electrode 6014g.
  • the lyophilic layer 6019c at the bottom of the opening 6016d is disposed in a state spaced apart from the source electrode 6014c and the drain electrode 6014h in the Y-axis direction, and the lyophilic layer 6019d is Y with respect to the source electrode 6014c and the drain electrode 6014h.
  • the lyophilic layer 6019e at the bottom of the opening 6016e is disposed in a state of being separated from the source electrode 6014d and the drain electrode 6014i in the Y-axis direction upper side.
  • the lyophilic layer 6019f at the bottom of the opening 6016f is disposed in a state of being separated downward in the Y-axis direction with respect to the source electrode 6014e and the drain electrode 6014j.
  • the openings 6016a and the openings are formed in the openings 6016b.
  • the surface profile of the organic semiconductor ink is biased to the side of the arrow F 32 different from the side on which 6016c and the opening 6016d are adjacent, and the opening 6016c is different from the side on which the opening 6016a, the opening 6016b and the opening 6016d are adjacent.
  • the surface profile of the organic semiconductor ink is biased toward the arrow F 33 , and in the opening 6016 d, the sides of the arrows F 34 and F 35 that are different from the side where the opening 6016 b and the opening 6016 c and the opening 6016 e and the opening 6016 f are adjacent to each other.
  • the surface profile of the organic semiconductor ink is thus, in the opening 6016e, the surface profile of the organic semiconductor ink is biased to the side of the arrow F 36 different from the side to which the opening 6016d, the opening 6016f, and the opening 6016g are adjacent, and in the opening 6016f, the opening 6016d and the opening The surface profile of the organic semiconductor ink is biased to the arrow F 37 side that is different from the side where the portion 6016e and the opening 6016g are adjacent.
  • the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
  • the lyophilic layers 6019a, 6019b, 6019c, 6019d, 6019e, and 6019f are the same as the source electrodes 6014a, 6014b, 6014c, 6014d, and 6014e and the drain electrodes 6014f, 6014g, 6014h, 6014i, and 6014j. It is composed of materials. However, there is no limitation to this as long as the lyophilicity is higher than that of the insulating layer.
  • the insulating layer and the organic semiconductor layer are formed on the bottom of the opening and on the other side opposite to the one without any source electrode or drain electrode.
  • the present invention is not limited to this, and it is only necessary that the exposed insulating layer has a relatively large surface area in relation to the surface profile of the ink.
  • the TFT substrate used in the organic EL display panel 10 is taken as an example, but the application target is not limited to this.
  • it can be applied to a liquid crystal display panel, a field emission display panel, or the like.
  • the present invention can be applied to electronic paper.
  • each constituent material in the above-described first to seventh embodiments is shown as an example, and can be appropriately changed.
  • a top emission type configuration is taken as an example, but a bottom emission type may be adopted. In that case, appropriate changes can be made to each material used and layout design.
  • the rectangular shape or the circular shape is shown as an example of the opening shape of the opening portion defined by the partition wall, but various other opening shapes can be employed.
  • the opening corresponding to the channel portion is square, or as shown in FIG. 14 (b), one side is arcuate and the remaining three sides are straight lines. It can also be set as the opening part of such a shape.
  • a circular opening as shown in FIG. 14C can be applied to the channel part or the non-channel part, and an arcuate opening surrounding a part of the periphery can be provided.
  • the shapes of the openings of the channel portion and the non-channel portion can be interchanged.
  • an opening for contact with the anode or the like is used as an example of an opening where it is not desired to overflow the organic semiconductor ink.
  • various other openings can be used.
  • a repair opening for repairing by newly forming a TFT can be employed only in the defective cell.
  • the stress of the partition wall in the TFT substrate is very large, there may be a case where the stress is relaxed by making a hole. In such a case, it is preferable to prevent ink from overflowing into the stress relaxation hole.
  • the formation of the organic semiconductor layer is not a problem for the stress relaxation hole, but the organic semiconductor to the place where the organic semiconductor layer is originally formed is equivalent to the amount overflowing the hole.
  • the amount of ink decreases, which is not desirable from the viewpoint of controlling the thickness of the organic semiconductor layer. That is, the overflow of the organic semiconductor ink may affect the TFT performance. From such a viewpoint, it is desirable to prevent the organic semiconductor ink from overflowing into the stress relaxation hole.
  • a material from which fluorine is removed can be used for an insulating layer (a gate insulating layer) formed using a fluororesin.
  • the manufacturing process is not increased and the manufacturing process is not increased. This is advantageous from the viewpoint of cost reduction.
  • a configuration including an organic semiconductor layer formed using an organic semiconductor ink is used as an example.
  • a similar configuration is employed for a configuration including an inorganic semiconductor layer formed using a facing semiconductor ink. be able to.
  • an amorphous metal oxide semiconductor can be used as the inorganic semiconductor material.
  • Such semiconductors are expected to be applied to displays and electronic paper because of their transparency.
  • such a semiconductor is a material that can realize 3 to 20 [cm 2 / Vs] required for high performance liquid crystal, organic EL (Electro-Luminescence), and the like.
  • an amorphous In—Zn—O oxide semiconductor a-InZnO
  • a-InZnO amorphous In—Zn—O oxide semiconductor
  • a-InGaZnO amorphous In—Ga—Zn—O oxide semiconductor
  • the present invention can be applied not only to the above-described form having an opening in which the organic semiconductor ink is not desired to overflow, but also to a form having no opening in which the organic semiconductor ink is not desired to overflow.
  • the partition in the form in which two or more openings in which the organic semiconductor layer is formed are arranged adjacent to each other, the partition may be configured so that the organic semiconductor ink does not overflow into the adjacent openings.
  • the organic semiconductor ink can be formed separately for each opening, the film can be formed for each opening as compared to the case where the organic semiconductor ink is formed in a state where the organic semiconductor ink exists between the openings. It becomes easy to reduce the variation in the thickness of the organic semiconductor layer, and as a result, good semiconductor characteristics and improvement in yield are expected.
  • the present invention is used for a display device including a panel such as an organic EL display panel, and is useful for realizing a high-quality TFT device even with high definition.
  • Organic EL display device 10. Organic EL display panel 20. Drive control circuit unit 21-24. Drive circuit 25. Control circuit 101. TFT substrate 102. Planarization film 102a. Contact hole 103. Anode 104. Transparent conductive film 105. Hole injection layer 106. Bank 107. Hole transport layer 108. Organic light emitting layer 109. Electron transport layer 110. Cathode 111. Sealing layer 112. Adhesive layer 113. CF substrate 501. Mask 1011, 1131. Substrate 1012a, 1012b. Gate electrode 1013.
  • Organic semiconductor layer 1018. Passivation films 1019a, 1019b, 2019a, 2019b, 2019c, 2019d, 2119a, 2119b, 2119c, 2119d, 2219a, 2219b, 2219c, 2219d, 3019a, 3019b, 3019c, 3019d, 3119a, 3119b, 3119c, 3119d, 1919 3219c, 3219d, 4019a, 4019b, 4019c, 4019d, 4119a, 4119b, 4119c, 4119d, 4219a, 4219b, 4219c, 4219d, 5019a, 5019b, 5019c, 5119a, 5119b, 5119c, 5119d, 6019a, 6019b, 6019c 6019e, 6019f. Lyophilic layer 1132. Color filter 1133. Black matrix 10160. Photosensitive resist material films 10170a, 10170b. Organic semiconductor ink

Abstract

　隔壁の囲繞により構成された第１および第２開口部内には、それぞれ薄膜トランジスタ素子が形成されている。隔壁には、第１開口部に対して間隔をあけた状態で隣接し、且つ、第２開口部が隣接する側とは異なる側に、第３開口部が設けられている。ここで、第１開口部の底部を平面視する場合、当該第１開口部内の親液層の表面積の中心位置が、底部における面積の中心位置よりも、第３開口部が隣接する側とは異なる側に離れており、また、第１開口部の底部と第２開口部の底部を平面視する場合、第１開口部および第２開口部の一方では、その底部の親液層の表面積の中心位置が、当該開口部の底部における面積の中心位置よりも、他方の開口部が隣接する側とは異なる側に離れている。

Description

薄膜トランジスタ装置とその製造方法、有機ＥＬ表示素子、および有機ＥＬ表示装置
　本発明は、薄膜トランジスタ装置とその製造方法、有機ＥＬ表示素子、および有機ＥＬ表示装置に関する。
　液晶表示パネルや有機ＥＬ表示パネルでは、サブピクセル単位で発光制御するため、サブピクセル毎に薄膜トランジスタ（ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ））素子が形成されてなる薄膜トランジスタ装置が採用されている。そして、特に半導体層として有機半導体材料を用いた薄膜トランジスタ装置の開発が進められている。
　図１５（ａ）に示すように、従来技術に係る有機ＴＦＴ装置は、例えば、基板９０１１上に、ゲート電極９０１２ａ，９０１２ｂ、絶縁層９０１３、ソース電極９０１４ａ，９０１４ｂおよびドレイン電極（図示を省略。）、有機半導体層９０１７ａ，９０１７ｂが順に積層形成されている。有機半導体層９０１７ａ，９０１７ｂは、絶縁層９０１３上において、有機半導体インクを塗布して乾燥させることにより形成され、ソース電極９０１４ａ，９０１４ｂとドレイン電極との間を埋めるとともに、それらの上を覆うように形成されている。
　また、図１５（ａ）に示すように、絶縁層９０１３上には、隣接する薄膜トランジスタ素子における有機半導体層９０１７ａ，９０１７ｂ間を区画するために隔壁９０１６が設けられている。隔壁９０１６には、複数の開口部９０１６ａ～９０１６ｃが開けられており、開口部９０１６ａには、その底部に、ドレイン電極に接続された接続配線９０１５が露出しており、有機半導体層が形成されていない。接続配線９０１５は、当該有機ＴＦＴ装置の上方に形成される発光素子の電極を接続するための電極である。そして、隔壁９０１６の開口部９０１６ｂ，９０１６ｃには、互いに区画された有機半導体層９０１７ａ，９０１７ｂが形成されている。
　液晶表示パネルや有機ＥＬ表示パネルに用いられるＴＦＴ装置は、ゲート電極９０１２ａ，９０１２ｂへの信号の入力により、発光素子部の発光制御を行う。
特開２００９－７６７９１号公報
　しかしながら、従来技術に係るＴＦＴ装置では、有機半導体層を形成したくない部分（図１５（ａ）では、開口部９０１６ａ内部）にまで有機半導体層が形成されてしまい、他の素子（例えば、発光素子部）との間での電気的接続の不良を生じるという問題がある。具体的には、図１５（ｂ）に示すように、隔壁９０１６に開けられた開口部９０１６ａ，９０１６ｂに有機半導体インク９０１７０ａ，９０１７０ｂを塗布（滴下）するとき、有機半導体ンク９０１７０ａ，９０１７０ｂが溢れて開口部９０１６ａに入り込むことがある（図１５（ｂ）における矢印Ｆ91）。この場合に、電気的な接続を図るために設けた接続配線９０１５上が有機半導体層で覆われてしまうことになる。
　特に、液晶表示パネルや有機ＥＬ表示パネルでは、精細化の要望から各サブピクセルの小型化も要望され、各サブピクセルの小型化に伴って開口部間の距離が短くなり、開口部から溢れたインクが他の開口部にまで入り込み易くなることから、上記のような問題を生じ易いと考えられる。
　また、図１５（ｂ）に示すように、各開口部９０１６ｂ，９０１６ｃの内部への有機半導体インク９０１７０ａ，９０１７０ｂの塗布は、隔壁９０１６の頂面よりも盛り上がるようになされるため、場合によっては有機半導体インク９０１７０ａと有機半導体インク９０１７０ｂとが混合する惧れがある（図１５（ｂ）における矢印Ｆ92）。この場合に、有機半導体層９０１７ａ，９０１７ｂの層厚が不所望な厚みとなり、また、互いに異なる成分の半導体層を形成しようとする場合には、インクの混合によりトランジスタ性能の低下をもたらすことになる。
　特に、液晶表示パネルや有機ＥＬ表示パネルでは、精細化の要望から各サブピクセルの小型化も要望され、各サブピクセルの小型化に伴って開口部９０１６ｂと開口部９０１６ｃとの間の距離が短くなり、インク９０１７０ａとインク９０１７０ｂとが混合され易くなり、上記のような問題を生じ易いと考えられる。
　なお、上記のような問題は、塗布法を用い無機半導体層を形成する場合についても同様である。
　本発明は、上記問題の解決を図ろうとなされたものであって、半導体層の形成に際して、不所望の領域への半導体層の形成を抑制するとともに、隣接する開口部間でのインクの混合を抑制することにより、高い品質を備える薄膜トランジスタ装置とその製造方法、有機ＥＬ表示素子、および有機ＥＬ表示装置を提供することを目的とする。
　そこで、本発明の一態様に係る薄膜トランジスタ装置では、次のような特徴を有する。
　本発明の一態様に係る薄膜トランジスタ装置は、互いに間隔をあけた状態で隣接配置された第１および第２の薄膜トランジスタ素子を備え、各薄膜トランジスタ素子が、ゲート電極と、ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されたソース電極およびドレイン電極と、ゲート電極とソース電極およびドレイン電極との間に介挿された絶縁層と、ソース電極とドレイン電極との間の間隙、およびソース電極およびドレイン電極の上に形成され、ソース電極およびドレイン電極に対して密に接する半導体層と、絶縁層上において、ソース電極およびドレイン電極とは別に形成され、絶縁層よりも高い親液性を有する親液層と、を備える。
　本発明の一態様に係る薄膜トランジスタ装置では、第１の薄膜トランジスタ素子における半導体層と、第２の薄膜トランジスタ素子における半導体層との間に、互いの間を区画する隔壁が形成されており、隔壁は、第１の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部と、第２の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部とを別々に囲繞し、且つ、表面が撥液性を有している。第１の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部を囲繞することで構成される開口部を第１開口部とし、第２の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部を囲繞することで構成される開口部を第２開口部とするとき、隔壁には、第１開口部に対して間隔をあけた状態で隣接し、且つ、第２開口部が隣接する側とは異なる側に、第３開口部が設けられている。
　隔壁に設けられた第３開口部は、その内部に半導体層が形成されておらず、チャネル部として機能する部分ではない。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部を平面視する場合において、当該第１開口部内の親液層の表面積の中心位置が、第１開口部の底部における面積の中心位置よりも、第３開口部が隣接する側とは異なる側に離れており、第１開口部の底部と第２開口部の底部を平面視する場合において、第１開口部および第２開口部の一方では、その底部の親液層の表面積の中心位置が、当該開口部の底部における面積の中心位置よりも、他方の開口部が隣接する側とは異なる側に離れている、ことを特徴とする。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部に親液層が設けられており、当該第１開口部の底部における親液層の表面積の中心位置が、第１開口部の底部における中心位置よりも、第３開口部が隣接する側とは異なる側に離れて配されている。このため、薄膜トランジスタ装置の製造時において、半導体層を形成するための半導体インクを第１開口部の内部に塗布した際、上記第３開口部が隣接する側とは異なる側におけるインクの表面高さが、第３開口部が隣接する側におけるインクの表面高さに比べて高い、という表面プロファイルを有することになる。逆にいえば、第１開口部の内部にインクを塗布（滴下）した場合において、第３開口部が隣接する側での半導体インクの表面高さが、親液層が配設された側における半導体インクの表面高さよりも低くすることができる。
　よって、本発明の一態様に係る薄膜トランジスタ装置では、その製造時において、半導体インクが第３開口部に対して溢れ出すことを抑制することができ、チャネルとして機能しない箇所への半導体層の形成を防ぐことができる。また、第１開口部の内部に形成される半導体層の層厚についても、半導体インクの溢れ出しを抑制することにより、高精度に制御することができる。
　また、本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部と第２開口部の底部を平面視する場合において、第１開口部および第２開口部の一方では、その底部に設けられた親液層の表面積の中心位置が、当該開口部の底部における面積の中心位置よりも、他方の開口部が隣接する側とは異なる側に離れている。このため、薄膜トランジスタ装置の製造時において、半導体層を形成するための半導体インクを第１開口部および第２開口部の各内部に塗布（滴下）した際、上記一方の開口部に塗布した半導体インクの表面高さが、他方の開口部が隣接する側とは反対側で相対的に高い、という表面プロファイルを有することになる。
　よって、本発明の一態様に係る薄膜トランジスタ装置では、その製造時において、第１開口部と第２開口部との各内部に塗布した半導体インク同士が、不所望に混合されるという事態を抑制することができる。よって、第１の薄膜トランジスタ素子と第２の薄膜トランジスタ素子とについて、半導体層の構成材料という観点およびその層厚という観点から、高精度に形成することができる。
　従って、本発明の一態様に係る薄膜トランジスタ装置は、半導体層の形成に際して、不所望の領域への半導体層の形成を抑制するとともに、隣接する開口部間での半導体インクの混合を抑制することにより、高い品質を備える。
本発明の実施の形態１に係る有機ＥＬ表示装置１の概略構成を示す模式ブロック図である。 有機ＥＬ表示パネル１０の構成の一部を示す模式断面図である。 ＴＦＴ基板１０１の一部構成を示す模式平面図である。 （ａ）は、有機ＥＬ表示パネル１０の製造方法の概略を示す工程フロー図であり、（ｂ）は、ＴＦＴ基板１０１の形成方法の概略を示す工程フロー図である。 ＴＦＴ基板１０１の製造過程のうち、一部工程を示す模式工程図である。 ＴＦＴ基板１０１の製造過程のうち、一部工程を示す模式工程図である。 （ａ）は、ＴＦＴ基板１０１の製造過程のうち、一部工程を示す模式平面図であり、（ｂ）は、Ａ－Ａ’断面の構成を示す模式断面図であり、（ｃ）は、Ｂ－Ｂ’断面の構成を示す模式断面図である。 ＴＦＴ基板１０１の製造過程のうち、一部工程を示す模式工程図である。 （ａ）は、本発明の実施の形態２に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｂ）は、本発明の実施の形態３に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｂ）は、本発明の実施の形態４に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図である。 （ａ）は、本発明の実施の形態５に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｂ）は、本発明の実施の形態６に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｃ）は、本発明の実施の形態７に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図である。 （ａ）は、本発明の実施の形態１１に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｂ）は、本発明の実施の形態１２に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｃ）は、本発明の実施の形態１３に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図である。 （ａ）は、本発明の実施の形態１４に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｂ）は、本発明の実施の形態１５に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図である。 本発明の実施の形態１６に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図である。 （ａ）は、変形例１に係るＴＦＴ基板での隔壁で規定される開口部の開口形状を示す模式平面図であり、（ｂ）は、変形例２に係るＴＦＴ基板での隔壁で規定される開口部の開口形状を示す模式平面図であり、（ｃ）は、変形例３に係るＴＦＴ基板での隔壁で規定される開口部の開口形状を示す模式平面図である。 （ａ）は、従来技術に係る有機ＥＬ表示装置の構成のうち、ＴＦＴ基板の構成の一部を示す断面図であり、（ｂ）は、従来技術に係るＴＦＴ基板の製造過程のうち、有機半導体インクの塗布に係る工程を示す断面図である。
　［本発明の態様の概要］
　本発明の一態様に係る薄膜トランジスタ装置は、互いに間隔をあけた状態で隣接配置された第１および第２の薄膜トランジスタ素子を備え、各薄膜トランジスタ素子が、ゲート電極と、ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されたソース電極およびドレイン電極と、ゲート電極とソース電極およびドレイン電極との間に介挿された絶縁層と、ソース電極とドレイン電極との間の間隙、およびソース電極およびドレイン電極の上に形成され、ソース電極およびドレイン電極に対して密に接する半導体層と、絶縁層上において、ソース電極およびドレイン電極とは別に形成され、絶縁層よりも高い親液性を有する親液層と、を備える。
　本発明の一態様に係る薄膜トランジスタ装置では、第１の薄膜トランジスタ素子における半導体層と、第２の薄膜トランジスタ素子における半導体層との間に、互いの間を区画する隔壁が形成されており、隔壁は、第１の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部と、第２の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部とを別々に囲繞し、且つ、表面が撥液性を有している。第１の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部を囲繞することで構成される開口部を第１開口部とし、第２の薄膜トランジスタ素子におけるソース電極およびドレイン電極および親液層の各々の少なくとも一部を囲繞することで構成される開口部を第２開口部とするとき、隔壁には、第１開口部に対して間隔をあけた状態で隣接し、且つ、第２開口部が隣接する側とは異なる側に、第３開口部が設けられている。
　隔壁に設けられた第３開口部は、その内部に半導体層が形成されておらず、チャネル部として機能する部分ではない。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部を平面視する場合において、当該第１開口部内の親液層の表面積の中心位置が、第１開口部の底部における面積の中心位置よりも、第３開口部が隣接する側とは異なる側に離れており、第１開口部の底部と第２開口部の底部を平面視する場合において、第１開口部および第２開口部の一方では、その底部の親液層の表面積の中心位置が、当該開口部の底部における面積の中心位置よりも、他方の開口部が隣接する側とは異なる側に離れている、ことを特徴とする。
　換言すると、絶縁層よりも濡れ性の高い親液層が、第１開口部の底部においては、第３開口部が隣接する側とは異なる側にオフセットされて配され、また、第１開口部の底部および第２開口部の底部の一方における親液層が、その開口部の底部における中心位置よりも、他方の開口部が隣接する側とは異なる側にオフセットされ配されている、ということになる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部に親液層が設けられており、当該第１開口部の底部における親液層の表面積の中心位置が、第１開口部の底部における中心位置よりも、第３開口部が隣接する側とは異なる側に離れて配されている。このため、薄膜トランジスタ装置の製造時において、半導体層を形成するための半導体インクを第１開口部の内部に塗布した際、上記第３開口部が隣接する側とは異なる側におけるインクの表面高さが、第３開口部が隣接する側におけるインクの表面高さに比べて高い、という表面プロファイルを有することになる。逆にいえば、第１開口部の内部にインクを塗布（滴下）した場合において、第３開口部が隣接する側での半導体インクの表面高さが、親液層が配設された側における半導体インクの表面高さよりも低くすることができる。
　よって、本発明の一態様に係る薄膜トランジスタ装置では、その製造時において、半導体インクが第３開口部に対して溢れ出すことを抑制することができ、チャネルとして機能しない箇所への半導体層の形成を防ぐことができる。また、第１開口部の内部に形成される半導体層の層厚についても、半導体インクの溢れ出しを抑制することにより、高精度に制御することができる。
　また、本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部と第２開口部の底部を平面視する場合において、第１開口部および第２開口部の一方では、その底部に設けられた親液層の表面積の中心位置が、当該開口部の底部における面積の中心位置よりも、他方の開口部が隣接する側とは異なる側に離れている。このため、薄膜トランジスタ装置の製造時において、半導体層を形成するための半導体インクを第１開口部および第２開口部の各内部に塗布（滴下）した際、上記一方の開口部に塗布した半導体インクの表面高さが、他方の開口部が隣接する側とは反対側で相対的に高い、という表面プロファイルを有することになる。
　よって、本発明の一態様に係る薄膜トランジスタ装置では、その製造時において、第１開口部と第２開口部との各内部に塗布した半導体インク同士が、不所望に混合されるという事態を抑制することができる。よって、第１の薄膜トランジスタ素子と第２の薄膜トランジスタ素子とについて、半導体層の構成材料という観点およびその層厚という観点から、高精度に形成することができる。
　従って、本発明の一態様に係る薄膜トランジスタ装置は、半導体層の形成に際して、不所望の領域への半導体層の形成を抑制するとともに、隣接する開口部間での半導体インクの混合を抑制することにより、高い品質を備える。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部で、第３開口部が隣接する側において、ソース電極およびドレイン電極および親液層の何れも介在せずに、絶縁層と半導体層とが直に接する箇所が存在する、ことを特徴とする。これにより、第１開口部の内部に半導体インクを塗布（滴下）した際の、上記第３開口部が隣接する側とは異なる側のインクの表面高さが高い、という半導体インクの表面プロファイルを、より確実に実現することができる。このため、第３開口部の内部に半導体インクが溢れることを確実に抑制することができ、高い品質を有する。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部において、ソース電極およびドレイン電極および親液層の何れも介在せずに、絶縁層と半導体層とが直に接する箇所は、上記第３開口部が隣接する側とは異なる側にも存在し、第１開口部を平面視する場合において、絶縁層と半導体層とが直に接する箇所の面積は、第１開口部の底部における中心位置を基準として、第３開口部が隣接する側の方が、上記第３開口部が隣接する側とは異なる側よりも大きい、ことを特徴とする。このような構成を採用することにより、第１開口部の内部に塗布されたインクの表面プロファイルが、より上記のようなプロファイルとなる。よって、第３開口部の内部に半導体インクが溢れることを確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部と第２開口部の底部を平面視する場合において、第１開口部および第２開口部のうちの上記一方とは異なる開口部（他方の開口部）についても、その底部に設けられた親液層の表面積の中心位置が、当該開口部の底部における面積の中心位置よりも、上記一方の開口部が隣接する側とは異なる側に離れている、ことを特徴とする。このような構成を採用すれば、その製造時に第１開口部と第２開口部の双方に半導体インクを塗布した際に、互いの間での半導体インクの混合をより確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第３開口部および第１開口部および第２開口部は、平面視において、この順に直列配置されており、第１開口部内に設けられた親液層の表面積の中心位置は、第１開口部の底部における面積の中心位置よりも、開口部の配列方向に対して交差する方向における一方の側に離れており、第２開口部内に設けられた親液層の表面積の中心位置は、第２開口部の底部における面積の中心位置よりも、開口部の配列方向に対して交差する方向における一方の側に離れている、ことを特徴とする。このように、第１開口部内の親液層、および第２開口部内の親液層を配置することにより、製造時において、第１開口部の内部および第２開口部の内部の双方に半導体インクを塗布した際に、第３開口部への半導体インクの溢れ出しと、第１開口部内へ塗布した半導体インクと第２開口部内へ塗布した半導体インクとが混合すること、をともに抑制することが可能となる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部内に設けられた親液層の表面積の中心位置が、第１開口部の底部における面積の中心位置よりも離れる方向と、第２開口部内に設けられた親液層の表面積の中心位置が、第２開口部の底部における面積の中心位置よりも離れる方向とは、反対向きである、ことを特徴とする。このような構成を採用すれば、第１開口部へ塗布した半導体インクと第２開口部へ塗布した半導体インクとが、不所望に混合することを、更に確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１および前記第２の薄膜トランジスタ素子の各々において、親液層はソース電極およびドレイン電極と同一の材料を以って構成され、ソース電極およびドレイン電極の何れに対しても離間した状態で形成されている、ことを特徴とする。このような構成を採用することにより、親液層を、ソース電極およびドレイン電極と同じ工程で形成することができ、製造工程の増加を招くことがない。よって、製造コストの低減という観点から効果を得ることができる。
　なお、親液層については、ソース電極およびドレイン電極の何れに対しても離間した状態で形成することにより、ソース電極およびドレイン電極と同一材料を用い親液層を形成する場合においても、トランジスタ性能に悪影響を及ぼすことを防止することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部を平面視する場合において、ソース電極およびドレイン電極の各々における表面積の中心位置が、第１開口部の底部における中心位置に合致しており、また、第２開口部の底部を平面視する場合において、ソース電極およびドレイン電極の各々における表面積の中心位置が、第２開口部の底部における中心位置に合致している、ことを特徴とする。このように、本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部において、ソース電極およびドレイン電極の双方を、各面積中心が第１開口部の底部における面積中心と合致するように配し、第１開口部の底部において、ソース電極およびドレイン電極の双方を、各面積中心が第１開口部の底部における面積中心と合致するように配することにより、高いトランジスタ性能を維持することができる。そして、親液層を上記のようにオフセット配置することにより、第３開口部への半導体インクの溢れ出しの抑制と、相互間での半導体インク同士の混合の抑制とを確実に行うことができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部を平面視する場合において、ソース電極とドレイン電極と親液層との表面積の和の中心位置が、第１開口部の底部における面積の中心位置から、第３開口部が隣接する側とは異なる側に離れており、第２開口部の底部を平面視する場合において、ソース電極とドレイン電極と親液層との表面積の和の中心位置が、第２開口部の底部における面積の中心位置から、前記第１開口部が隣接する側とは異なる側に離れている、ことを特徴とする。このような構成を採用する場合には、その製造過程で第１開口部および第２開口部の各々に半導体インクを塗布した際に、親液層およびソース電極およびドレイン電極と絶縁層との相対的な撥液性の関係により、第１開口部内の半導体インクは第３開口部が隣接する側とは異なる側に偏った表面プロファイルとなり、第１開口部内の半導体インクと第２開口部内の半導体インクとは互いに異なる側に偏った表面プロファイルとなる。よって、第１開口部に滴下された半導体インクは、第３開口部内に溢れ出すことが抑制され、第１開口部内の半導体インクと第２開口部内の半導体インクとの混合が抑制できる。
　なお、上記において、「ソース電極とドレイン電極と親液層との表面積の和の中心位置」について、ソース電極の表面積をＡS、任意の一点からのソース電極の面積中心までの距離をｘSとし、ドレイン電極の表面積をＡD、上記任意の一点からのドレイン電極の面積中心までの距離をｘDとし、親液層の表面積をＡH、任意の一点からの親液層の面積中心までの距離をｘHとするとき、「ソース電極とドレイン電極と親液層との表面積の和の中心位置」ｚは、次式のように表すことができる。
　［数１］　ｚ＝（ＡS×ｘS＋ＡD×ｘD＋ＡH×ｘH）／（ＡS＋ＡD＋ＡH）
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部において、親液層が、隔壁の第１開口部を臨む側面部に対し、第３開口部が隣接する側で離間し、且つ、第３開口部が隣接する側とは異なる側で接している、ことを特徴とする。
　上記のように、第１開口部内の親液層を配置することによっても、上記効果を得ることができる。
　本発明の一態様に係る薄膜トランジスタ装置では、隔壁の表面における撥液性が、第１および第２の薄膜トランジスタ素子の各々における絶縁層の半導体層との接触面よりも高く、且つ、第１および第２の薄膜トランジスタ素子の各々における絶縁層の半導体層との接触面の撥液性が、第１および第２の薄膜トランジスタ素子の各々におけるソース電極およびドレイン電極および親液層の各表面よりも高い、ことを特徴とする。このような関係を満足することとすれば、その製造時における半導体インクの塗布の際に、第１開口部内および第２開口部内のそれぞれに塗布したインクの表面プロファイルが、上記の関係となり、確実に上記効果を得ることができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第３開口部の底部に、第１の薄膜トランジスタ素子におけるソース電極もしくはドレイン電極の一方、または、第２の薄膜トランジスタ素子におけるソース電極もしくは前レイン電極の一方に対して、電気的に接続する配線が形成されている、ことを特徴とする。このように、第３開口部を薄膜トランジスタ素子から信号を外部に出力するためのコンタクト領域とする場合には、接続配線の上に半導体層が形成されることを抑制しなければならないが、上記構成を採用することにより、インク塗布時におけるインクの溢れ出しを確実に抑制することができ、コンタクト領域としての機能を確保することができる。
　本発明の一態様に係る有機ＥＬ表示素子は、上記本発明の何れかに態様に係る薄膜トランジスタ装置と、薄膜トランジスタ装置の上方に設けられ、コンタクトホールが形成された平坦化膜と、平坦化膜上、および平坦化膜のコンタクトホールを臨む側面上に形成され、ドレイン電極またはソース電極と電気的に接続された下部電極と、下部電極の上方に形成された上部電極と、下部電極と上部電極との間に介挿された有機発光層と、を備え、コンタクトホールが第３開口部と連通している、ことを特徴とする。
　このように、本発明の一態様に係る有機ＥＬ表示素子では、上記本発明の何れかの態様に係る薄膜トランジスタ装置を備えているので、高品質であって、且つ、製造時における高い歩留まりを確保することができる。
　本発明の一態様に係る有機ＥＬ表示装置は、上記本発明の一態様に係る有機ＥＬ表示素子を備える、ことを特徴とする。これにより、本発明の一態様に係る有機ＥＬ表示装置についても、高品質であって、且つ、製造時における高い歩留まりを確保することができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法は、次の工程を備える。
　（ｉ）　第１工程；基板上に互いに間隔をあけた状態で隣接した第１および第２のゲート電極を形成する。
　（ｉｉ）　第２工程；第１および第２のゲート電極の上方を覆うように、絶縁層を形成する。
　（ｉｉｉ）　第３工程；絶縁層上において、第１のゲート電極に対応して、絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第１のソース電極および第１のドレイン電極を並設するとともに、当該第１のソース電極および第１のドレイン電極の何れに対しても離間した状態で、絶縁層よりも親液性が高い第１の親液層を形成し、且つ、第２のゲート電極に対応して、絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第２のソース電極および第２のドレイン電極を並設するとともに、当該第２のソース電極および第２のドレイン電極の何れに対しても離間した状態で、絶縁層よりも親液性が高い第２の親液層を形成する。
　（ｉｖ）　第４工程；絶縁層上において、第１および第２のソース電極上と第１および第２のドレイン電極上とその周辺領域を覆う状態で、感光性レジスト材料を積層する。
　（ｖ）　第５工程；積層された感光性レジスト材料をマスク露光してパターニングすることにより、第１のソース電極および第１のドレイン電極および第１の親液層の各々の少なくとも一部と、第２のソース電極および第２のドレイン電極および第２の親液層の各々の少なくとも一部とを、別々に囲繞し、且つ、表面が撥液性を有する隔壁を形成する。
　（ｖｉ）　第６工程；第１のソース電極および第１のドレイン電極および第１の親液層の各々の少なくとも一部を囲繞することにより構成される第１開口部の内部と、第２のソース電極および第２のドレイン電極および第２の親液層の各々の少なくとも一部を囲繞することにより構成される第２開口部の内部との各々に対し、半導体材料を塗布して乾燥させ、第１のソース電極および第１のドレイン電極に対して密に接する第１の半導体層と、第２のソース電極および第２のドレイン電極に対して密に接する第２の半導体層とを形成する。
　そして、本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第５工程において、第１開口部に対して間隔をあけた状態で隣接し、且つ、第２開口部とは異なる側に、第３開口部も設け、第１開口部の底部を平面視する場合に、当該第１開口部内に設けた第１の親液層の表面積の中心位置が、第１開口部の底部における面積の中心位置よりも、第３開口部が隣接する側とは異なる側に離れ、第１開口部の底部と第２開口部の底部を平面視する場合において、第１開口部および第２開口部の一方で、その底部に設けられた親液層の表面積の中心位置が、当該開口部の底部における面積の中心位置よりも、他方の開口部が隣接する側とは異なる側に離れるように、隔壁を形成する、ことを特徴とする。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第５工程において、第１開口部の底部に設けられた第１の親液層を上記のように配置することにより、半導体層を形成するための半導体インクを第１開口部の内部に塗布した際、上記第３開口部が隣接する側とは異なる側における半導体インクの表面高さが、第３開口部が隣接する側における半導体インクの表面高さに比べて高い、という表面プロファイルを有することになる。逆にいえば、第１開口部の内部に半導体インクを塗布（滴下）した場合において、第３開口部が隣接する側での半導体インクの表面高さが、第１の親液層が偏って配された側における半導体インクの表面高さよりも低くすることができる。
　よって、本発明の一態様に係る薄膜トランジスタ装置の製造方法を用いれば、半導体インクが第３開口部に対して溢れ出すことを抑制することができ、チャネルとして機能しない箇所への半導体層の形成を防ぐことができる。また、第１開口部の内部に形成される第１の半導体層の層厚についても、半導体インクの溢れ出しを抑制することにより、高精度に制御することができる。
　また、本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第５工程において、第１開口部および第２開口部の一方で、その底部に設けられた親液層の表面積の中心位置が、当該開口部の底部における面積の中心位置よりも、他方の開口部が隣接する側とは異なる側に離れている、という構成を採用している。このため、薄膜トランジスタ装置の製造時において、半導体層を形成するための半導体インクを第１開口部および第２開口部の各内部に塗布（滴下）した際、上記一方の開口部に塗布した半導体インクの表面の高さが、他方の開口部が隣接する側とは反対側で相対的に高い、という表面プロファイルを有することになる。
　よって、本発明の一態様に係る薄膜トランジスタ装置では、その製造時において、第１開口部と第２開口部との各内部に塗布した半導体インク同士が、不所望に混合されるという事態を抑制することができる。よって、第１の薄膜トランジスタ素子と第２の薄膜トランジスタ素子とについて、半導体層の構成材料という観点およびその層厚という観点から、高精度に形成することができる。
　従って、本発明の一態様に係る薄膜トランジスタ装置の製造方法では、半導体層の形成に際して、不所望の領域への半導体層の形成を抑制するとともに、隣接する開口部間での半導体インクの混合を抑制することにより、高い品質を備える薄膜トランジスタ装置を製造することができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第５工程において、第１開口部の底部では、第３開口部が隣接する側において、ソース電極およびドレイン電極および親液層の何れも介在せずに、絶縁層と第１の半導体層とが直に接する箇所が存在するように、隔壁を形成する、ことを特徴とする。これにより、上記のようなインクの表面プロファイルを得ることができ、第３開口部の内部へのインクの溢れ出しを確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第５工程において、第１開口部の底部では、ソース電極およびドレイン電極および親液層の何れも介在せずに、絶縁層と第１の半導体層とが直に接する箇所は、第３開口部が隣接する側とは異なる側にも存在し、第１開口部を平面視する場合において、絶縁層と第１の半導体層とが直に接する箇所の面積は、第１開口部の底部における中心位置を基準として、第３開口部が隣接する側の方が、上記第３開口部が隣接する側とは異なる側よりも大きくなるように、隔壁を形成する、ことを特徴とする。これにより、第１開口部の内部に塗布されたインクの表面プロファイルが、より上記のようなプロファイルとなる。よって、第３開口部の内部に半導体インクが溢れることを確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第３工程において、絶縁層上に金属膜を形成するサブ工程と、金属膜をエッチングするサブ工程と、を経ることにより、第１のソース電極および第１のドレイン電極および第１の親液層と、第２のソース電極および第２のドレイン電極および第２の親液層と、を形成することを特徴とする。このような方法を採用すれば、第１および第２の親液層を、第１および第２のソース電極、第１および第２のドレイン電極の形成に係る工程で併せて形成することができ、製造工程の増加を抑制することができる。よって、製造コストの上昇を抑えながら、上記効果を得ることができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第２工程から第６工程において、隔壁の表面における撥液性を、絶縁層における第１および第２の半導体層との各接触面よりも高くし、且つ、絶縁層における第１および第２の半導体層との接触面の撥液性を、第１および第２のソース電極と第１および第２のドレイン電極と第１および第２の親液層の各表面よりも高くする、ことを特徴とする。このような関係を満足することとすれば、第６工程における半導体インクの塗布の際に、第１開口部内および第２開口部内のそれぞれに塗布したインクの表面プロファイルが、上記プロファイルとなり、確実に上記効果を得ることができる。
　なお、上記において、「上方」という用語は、絶対的な空間認識における上方向（鉛直上方）を指すものではなく、積層方向における積層順を基に、層尾体的な位置関係により規定されるものである。また、「上方」との用語は、互いの間に間隙をあけた場合のみならず、互いに密着する場合にも適用するものである。
　以下では、幾つかの具体例を用い、本発明に係る態様の特徴、および作用・効果について説明する。なお、本発明は、その本質的な特徴的構成要素を除き、以下の実施の形態に何ら限定を受けるものではない。
　［実施の形態１］
　１．有機ＥＬ表示装置１の全体構成
　以下では、本発明の実施の形態１に係る有機ＥＬ表示装置１の構成について図１を用い説明する。
　図１に示すように、有機ＥＬ表示装置１は、有機ＥＬ表示パネル１０と、これに接続された駆動制御回路部２０とを有し構成されている。
　有機ＥＬ表示パネル１０は、有機材料の電界発光現象を利用したパネルであり、複数の有機ＥＬ素子が、例えば、マトリクス状に配列され構成されている。駆動制御回路部２０は、４つの駆動回路２１～２４と制御回路２５とから構成されている。
　なお、本実施の形態に係る有機ＥＬ表示装置１では、有機ＥＬ表示パネル１０に対する駆動制御回路部２０の配置については、これに限られない。
　２．有機ＥＬ表示パネル１０の構成
　有機ＥＬ表示パネル１０の構成について、図２の模式断面図および図３の模式平面図を用い説明する。
　図２に示すように、有機ＥＬ表示パネル１０は、ＴＦＴ（薄膜トランジスタ）基板１０１を備える。ＴＦＴ基板１０１は、基板１０１１の上に、ゲート電極１０１２ａ，１０１２ｂが互いに間隔をあけた状態で積層され、その上を覆うように、絶縁層１０１３が積層形成されている。絶縁層１０１３の上には、ゲート電極１０１２ａに対応して、ソース電極１０１４ａおよびドレイン電極１０１４ｃが設けられ、同様に、ゲート電極１０１２ｂに対応して、ソース電極１０１４ｂおよびドレイン電極１０１４ｄが設けられている。図３に示すように、ソース電極１０１４ａとドレイン電極１０１４ｃ、ソース電極１０１４ｂとドレイン電極１０１４ｄは、それぞれＸ軸方向に並んだ状態で配設されている。
　また、図２および図３に示すように、絶縁層１０１３上には、ソース電極１０１４ａに対してＸ軸方向左側に間隔をあけて、接続配線１０１５が形成されている。なお、接続配線１０１５は、ソース電極１０１４ａまたはドレイン電極１０１４ｃ、あるいは、ソース電極１０１４ｂまたはドレイン電極１０１４ｄの何れかから延出形成され、あるいは、これらの何れかと電気的に接続されている。
　さらに、図３に示すように、絶縁層１０１３上には、ソース電極１０１４ａおよびドレイン電極１０１４ｃに対して、Ｙ軸方向上側にこれらと離間した状態で、親液層１０１９ａが形成されている。同様に、ソース電極１０１４ｂおよびドレイン電極１０１４ｄに対して、Ｙ軸方向下側にこれら離間した状態で、親液層１０１９ｂが形成されている。本実施の形態においては、親液層１０１９ａ，１０１９ｂは、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄと同一材料により構成されている。
　図２および図３に示すように、絶縁層１０１３上には、接続配線１０１５、ソース電極１０１４ａとドレイン電極１０１４ｃと親液層１０１９ａ，ソース電極１０１４ｂとドレイン電極１０１４ｄと親液層１０１９ｂを、それぞれ別々に囲繞するよう隔壁１０１６が形成されている。換言すると、図３に示すように、隔壁１０１６に開けられた３つの開口部１０１６ａ，１０１６ｂ，１０１６ｃのうち、接続配線１０１５が底部に露出するＸ軸方向左側の開口部１０１６ａが、チャネル部として機能する部分ではなく、アノードとのコンタクト部として機能する。一方、底部にソース電極１０１４ａとドレイン電極１０１４ｃと親液層１０１９ａが露出する開口部１０１６ｂ、および底部にソース電極１０１４ｂとドレイン電極１０１４ｄと親液層１０１９ｂが露出する開口部１０１６ｃが、それぞれチャネル部として機能する部分である。
　開口部１０１６ｂの底部において、隔壁１０１６の開口部１０１６ｂを臨む側面部に対して、ソース電極１０１４ａはＸ軸方向左側の部分で接しており、ドレイン電極１０１４ｃはＸ軸方向右側の部分で接している。ソース電極１０１４ａおよびドレイン電極１０１４ｃの各々においては、残りの３辺が側面部から離間している。そして、親液層１０１９ａは、隔壁１０１６の開口部１０１６ｂを臨む側面部に対して、Ｘ軸方向両側とＹ軸方向上側の３辺で接している。
　開口部１０１６ｃの底部において、隔壁１０１６の開口部１０１６ｃを臨む側面部に対して、ソース電極１０１４ｂはＸ軸方向左側の部分で接しており、ドレイン電極１０１４ｄはＸ軸方向右側の部分で接している。ソース電極１０１４ｂおよびドレイン電極１０１４ｄの各々においては、残りの３辺が側面部から離間している。そして、親液層１０１９ｂは、隔壁１０１６の開口部１０１６ｃを臨む側面部に対して、Ｘ軸方向両側とＹ軸方向下側の３辺で接している。
　なお、図３に示すように、開口部１０１６ｂの底部では、Ｙ軸方向下側で絶縁層１０１３の一部が露出し（露出部１０１３ａ）、同様に、開口部１０１６ｃの底部では、Ｙ軸方向上側で絶縁層１０１３の一部が露出している（露出部１０１３ｂ）。
　図２に戻って、隔壁１０１６で囲繞された各領域のうち、ソース電極１０１４ａおよびドレイン電極１０１４ｃの上に相当する領域、およびソース電極１０１４ｂおよびドレイン電極１０１４ｄの上に相当する領域には、それぞれ有機半導体層１０１７ａ，１０１７ｂが積層形成されている。有機半導体層１０１７ａは、ソース電極１０１４ａとドレイン電極１０１４ｃとの間の間隙、およびソース電極１０１４ａ、ドレイン電極１０１４ｃの各上を充填するように形成され、これら電極１０１４ａ，１０１４ｃと密に接している。有機半導体層１０１７ｂについても、同様に、電極１０１４ｂ，１０１４ｄと密に接するよう形成されている。そして、有機半導体層１０１７ａ，１０１７ｂは、隔壁１０１６により互いに区画されている。
　なお、図３に示す絶縁層１０１３の各露出部１０１３ａ，１０１３ｂは、間にソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄが介在することなく、有機半導体層１０１７ａ，１０１７ｂが直に接することになる（図２を参照）。
　図２に示すように、有機半導体層１０１７ａ，１０１７ｂおよび絶縁層１０１３の上を覆うように、パッシベーション膜１０１８が積層形成されている。ただし、接続配線１０１５の上に相当する箇所は、開口されている。
　本実施の形態に係る有機ＥＬ表示パネル１０のＴＦＴ基板１０１は、以上のような構成を有する。
　次に、図２に示すように、ＴＦＴ基板１０１上は、平坦化膜１０２で被覆されている。ただし、接続配線１０１５の上は、コンタクトホール１０２ａが開けられている。コンタクトホール１０２ａは、ＴＦＴ基板１０１における開口部１０１６ａと連通している。
　平坦化膜１０２の主面上には、アノード１０３、透明導電膜１０４、およびホール注入層１０５が順に積層形成されている。これら、アノード１０３、透明導電膜１０４、およびホール注入層１０５は、平坦化膜１０２におけるコンタクトホール１０２ａを臨む側面に沿っても形成されており、アノード１０３は、接続配線１０１５と接触し、電気的に接続されている。
　ホール注入層１０５の上には、発光部（サブピクセル）に相当する箇所を囲繞するようにバンク１０６が形成されている。バンク１０６が囲繞することで形成される開口部には、ホール輸送層１０７、有機発光層１０８、および電子輸送層１０９が順に積層形成されている。
　さらに、電子輸送層１０９の上、およびバンク１０６の露出面を覆うように、カソード１１０および封止層１１１が順に積層形成され、封止層１１１に対向するようにＣＦ（カラーフィルタ）基板１１３が配され、間に接着層１１２が充填されて互いに接合されている。ＣＦ基板１１３は、基板１１３１のＺ軸方向下側主面にカラーフィルタ１１３２およびブラックマトリクス１１３３が形成され構成されている。
　３．有機ＥＬ表示パネル１０の構成材料
　有機ＥＬ表示パネル１０では、例えば、各部位を次のような材料を用い形成することができる。
　（ｉ）　基板１０１１
　基板１０１１は、例えば、例えば、ガラス基板、石英基板、シリコン基板、硫化モリブデン、銅、亜鉛、アルミニウム、ステンレス、マグネシウム、鉄、ニッケル、金、銀などの金属基板、ガリウム砒素基などの半導体基板、プラスチック基板等を用いることができる。
　プラスチック基板としては、熱可塑性樹脂、熱硬化性樹脂いずれの樹脂を用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン－プロピレン共重合体、エチレン－酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド（ＰＩ）、ポリアミドイミド、ポリカーボネート、ポリ－（４－メチルベンテン－１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル－スチレン共重合体（ＡＳ樹脂）、ブタジエン－スチレン共重合体、ポリオ共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）、プリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち１種、または２種以上を積層した積層体を用いることができる。
　（ｉｉ）　ゲート電極１０１２ａ，１０１２ｂ
　ゲート電極１０１２ａ，１０１２ｂは、例えば、導電性を有する材料であれば特に限定されない。
　具体的な材料として、たとえば、クロム、アルミニウム、タンタル、モリブデン、ニオブ、銅、銀、金、白金、プラチナ、パラジウム、インジウム、ニッケル、ネオジウムなどの金属もしくはそれらの合金、または、酸化亜鉛、酸化スズ、酸化インジウム、酸化ガリウムなどの導電性金属酸化物もしくはインジウムスズ複合酸化物（以下、「ＩＴＯ」と略す。）、インジウム亜鉛複合酸化物（以下、「ＩＺＯ」と略す。）、アルミニウム亜鉛複合酸化物（ＡＺＯ）、ガリウム亜鉛複合酸化物（ＧＺＯ）などの導電性金属複合酸化物、または、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレンなどの導電性高分子もしくはそれらに、塩酸、硫酸、スルホン酸などの酸、六フッ化リン、五フッ化ヒ素、塩化鉄などのルイス酸、ヨウ素などのハロゲン原子、ナトリウム、カリウムなどの金属原子などのドーパントを添加したもの、もしくは、カーボンブラックや金属粒子を分散した導電性の複合材料などが挙げられる。また、金属微粒子とグラファイトのような導電性粒子を含むポリマー混合物を用いてもよい。これらは、１種または２種以上を組み合わせて用いることもできる。
　（ｉｉｉ）　絶縁層１０１３
　絶縁層１０１３は、ゲート絶縁層として機能するものであって、例えば、絶縁性を有する材料であれば特に限定されず、公知の有機材料や無機材料のいずれも用いることができる。
　有機材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、イミド系樹脂、ノボラック系樹脂などを用い形成することができる。
　また、無機材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化ジルコニウム、酸化セリウム、酸化亜鉛、酸化コバルトなどの金属酸化物、窒化ケイ素、窒化アルミニウム、窒化ジルコニウム、窒化セリウム、窒化亜鉛、窒化コバルト、窒化チタン、窒化タンタルなどの金属窒化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛などの金属複合酸化物が挙げられる。これらは、１ 種または２ 種以上組み合わせて用いることができる。
　さらに、表面処理剤（ODTS OTS HMDS βPTS）などでその表面を処理したものも含まれる。
　（ｉｖ）　ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄ
　ソース電極１０１４ａ，１０１４ｂ、ドレイン電極１０１４ｃ，１０１４ｄは、ゲート電極１０１２ａ，１０１２ｂを形成するための上記材料を用い形成することができる。
　（ｖ）　有機半導体層１０１７ａ，１０１７ｂ
　有機半導体層１０１７ａ，１０１７ｂは、例えば、半導体特性を有し、溶媒に可溶であれば特に限定されない。例えば、ポリ（３－アルキルチオフェン）、ポリ（３－ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３－オクチルチオフェン）、ポリ（２，５－チエニレンビニレン） （ＰＴＶ ） もしくはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）およびオクタチオフェンなどのα－オリゴチオフェン類もしくは２,５－ビス（５'－ビフェニル－２'－チエニル）－チオフェン（ＢＰＴ３）、２,５－［２,２'－（５,５'－ジフェニル）ジチエニル］－チオフェンなどのチオフェン誘導体、ポリ（パラ－フェニレンビニレン） （ＰＰＶ） などのフェニレンビニレン誘導体、ポリ（９，９－ジオクチルフルオレン） （ＰＦＯ） などのフルオレン誘導体、トリアリルアミン系ポリマー、アントラセン、テトラセン、ペンタセンおよびヘキサセン等のアセン化合物、１，３，５－トリス［（３－フェニル－６－トリ－フルオロメチル）キノキサリン－２－イル］ベンゼン（ＴＰＱ１） および１，３，５－トリス［｛３－（４－ｔ－ブチルフェニル）－６－トリスフルオロメチル｝キノキサリン－２－イル］ベンゼン（ＴＰＱ２）などのベンゼン誘導体、フタロシアニン、銅フタロシアニン（ＣｕＰｃ）および鉄フタロシアニンのようなフタロシアニン誘導体、トリス（８－ヒドロキシキノリノレート）アルミニウム（Ａｌｑ３）、およびファクトリス（２－フェニルピリジン）イリジウム（Ｉｒ（ｐｐｙ）３）のような有機金属化合物、Ｃ６０、オキサジアゾール系高分子、トリアゾール系高分子、カルバゾール系高分子およびフルオレン系高分子のような高分子系化合物ならびにポリ（９，９－ジオクチルフルオレン－コ－ビス－Ｎ，Ｎ’－（４－メトキシフェニル）－ビス－Ｎ，Ｎ’－フェニル－１，４－フェニレンジアミン） （ＰＦＭＯ）、ポリ（９，９－ジオクチルフルオレン－コ－ベンゾチアジアゾール） （ＢＴ） 、フルオレン－トリアリルアミン共重合体およびポリ（９，９－ジオクチルフルオレン－コ－ジチオフェン） （Ｆ８Ｔ２）などのフルオレンとの共重合体などが挙げられる。これらは、１種または２種以上組み合わせて用いることができる。
　また、溶媒に可溶な無機材料も使用することが可能である。
　（ｖｉ）　パッシベーション膜１０１８
　パッシベーション膜１０１８は、例えば、ポリビニルアルコール（ＰＶＡ）などの水溶性樹脂や、フッ素系樹脂などを用い形成することができる。
　（ｖｉｉ）　平坦化膜１０２
　平坦化膜１０２は、例えば、ポリイミド、ポリアミド、アクリル系樹脂材料などの有機化合物を用い形成されている。
　（ｖｉｉｉ）　アノード１０３
　アノード１０３は、銀（Ａｇ）またはアルミニウム（Ａｌ）を含む金属材料から構成されている。トップエミッション型の本実施の形態に係る有機ＥＬ表示パネル１０の場合には、その表面部が高い反射性を有することが好ましい。
　（ｉｘ）　透明導電膜１０４
　透明導電膜１０４は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）若しくはＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）などを用い形成される。
　（ｘ）　ホール注入層１０５
　ホール注入層１０５は、例えば、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）などの酸化物、あるいは、ＰＥＤＯＴ（ポリチオフェンとポリスチレンスルホン酸との混合物）などの導電性ポリマー材料からなる層である。なお、図２に示す本実施の形態に係る有機ＥＬ表示パネル１０では、金属酸化物からなるホール注入層１０５を構成することを想定しているが、この場合には、ＰＥＤＯＴなどの導電性ポリマー材料を用いる場合に比べて、ホールを安定的に、またはホールの生成を補助して、有機発光層１０８に対しホールを注入する機能を有し、大きな仕事関数を有する。
　ここで、ホール注入層１０５を遷移金属の酸化物から構成する場合には、複数の酸化数をとるためこれにより複数の準位をとることができ、その結果、ホール注入が容易になり駆動電圧を低減することができる。特に、酸化タングステン（ＷＯX）を用いることが、ホールを安定的に注入し、且つ、ホールの生成を補助するという機能を有するという観点から望ましい。
　（ｘｉ）　バンク１０６
　バンク１０６は、樹脂等の有機材料を用い形成されており絶縁性を有する。バンク１０６の形成に用いる有機材料の例としては、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等があげられる。バンク１０６は、有機溶剤耐性を有することが好ましい。さらに、バンク１０６は、製造工程中において、エッチング処理、ベーク処理など施されることがあるので、それらの処理に対して過度に変形、変質などをしないような耐性の高い材料で形成されることが好ましい。また、表面に撥水性をもたせるために、表面をフッ素処理することもできる。
　なお、バンク１０６を親液性の材料を用い形成した場合には、バンク１０６の表面と発光層１０８の表面との親液性／撥液性の差異が小さくなり、有機発光層１０８を形成するために有機物質を含んだインクを、バンク１０６が規定する開口部内に選択的に保持させることが困難となってしまうためである。
　さらに、バンク１０６の構造については、図２に示すような一層構造だけでなく、二層以上の多層構造を採用することもできる。この場合には、層毎に上記材料を組み合わせることもできるし、層毎に無機材料と有機材料とを用いることもできる。
　（ｘｉｉ）　ホール輸送層１０７
　ホール輸送層１０７は、親水基を備えない高分子化合物を用い形成されている。例えば、ポリフルオレンやその誘導体、あるいはポリアリールアミンやその誘導体などの高分子化合物であって、親水基を備えないものなどを用いることができる。
　（ｘｉｉｉ）　有機発光層１０８
　発光層１０８は、上述のように、ホールと電子とが注入され再結合されることにより励起状態が生成され発光する機能を有する。有機発光層１０８の形成に用いる材料は、湿式印刷法を用い製膜できる発光性の有機材料を用いることが必要である。
　具体的には、例えば、特許公開公報（日本国・特開平５－１６３４８８号公報）に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、アンスラセン化合物、シアニン化合物、アクリジン化合物、８－ヒドロキシキノリン化合物の金属錯体、２－ビピリジン化合物の金属錯体、シッフ塩とＩＩＩ族金属との錯体、オキシン金属錯体、希土類錯体などの蛍光物質で形成されることが好ましい。
　（ｘｉｖ）　電子輸送層１０９
　電子輸送層１０９は、カソード１１０から注入された電子を発光層１０８へ輸送する機能を有し、例えば、オキサジアゾール誘導体（ＯＸＤ）、トリアゾール誘導体（ＴＡＺ）、フェナンスロリン誘導体（ＢＣＰ、Ｂｐｈｅｎ）などを用い形成されている。
　（ｘｖ）　カソード１１０
　カソード１１０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）若しくはＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）などを用い形成される。本実施の形態のように、トップエミッション型の本実施の形態に係る有機ＥＬ表示パネル１０の場合においては、光透過性の材料で形成されることが必要となる。光透過性については、透過率が８０［％］以上とすることが好ましい。
　カソード１１０の形成に用いる材料としては、上記の他に、例えば、アルカリ金属、アルカリ土類金属、またはそれらのハロゲン化物を含む層の構造、あるいは、前記いずれかの層に銀を含む層とをこの順で積層した構造を用いることもできる。上記において、銀を含む層は、銀単独で形成されていてもよいし、銀合金で形成されていてもよい。また、光取出し効率の向上を図るためには、当該銀を含む層の上から透明度の高い屈折率調整層を設けることもできる。
　（ｘｖｉ）　封止層１１１
　封止層１１１は、発光層１０８などの有機層が水分に晒されたり、空気に晒されたりすることを抑制する機能を有し、例えば、ＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）などの材料を用い形成される。また、ＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）などの材料を用い形成された層の上に、アクリル樹脂、シリコーン樹脂などの樹脂材料からなる封止樹脂層を設けてもよい。
　封止層１１１は、トップエミッション型である本実施の形態に係る有機ＥＬ表示パネル１０の場合においては、光透過性の材料で形成されることが必要となる。
　４．ＴＦＴ基板１０１におけるソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄおよび親液層１０１９ａ，１０１９ｂの配置
　ＴＦＴ基板１０１におけるソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄの配置について、図３を用い説明する。
　図３に示すように、隔壁１０１６により規定される開口部１０１６ｂ，１０１６ｃの各々の底部においては、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄは、各開口部１０１６ｂ，１０１６ｃのＹ軸方向での中心Ｌ1に対し、各Ｙ軸方向での中心位置が合致するように配設されている。
　開口部１０１６ｂ内において、親液層１０１９ａは、ソース電極１０１４ａおよびドレイン電極１０１４ｃに対して、Ｙ軸方向上側に離間した状態で、オフセット配置されている。換言すると、開口部１０１６ｂ内における親液層１０１９ａは、その表面積の中心位置が、開口部１０１６ａが隣接するＸ軸方向左側とは異なる側に離れている。
　同様に、開口部１０１６ｃ内において、親液層１０１９ｂは、ソース電極１０１４ｂおよびドレイン電極１０１４ｄに対して、Ｙ軸方向下側に離間した状態で、オフセット配置されている。換言すると、開口部１０１６ｃ内における親液層１０１９ｂは、その表面積の中心位置が、開口部１０１６ｂが隣接するＸ軸方向左側とは異なる側に離れている。
　本実施の形態では、開口部１０１６ｂの各底部に親液層１０１９ａを配設することにより、開口部１０１６ｂ内において、ソース電極１０１４ａとドレイン電極１０１４ｃと親液層１０１９ａとの表面積の和の中心位置が、開口部１０１６ｂの底部における面積中心に対して、開口部１０１６ａが隣接する側とは異なるＹ軸方向上側へと離れた状態となる。同様に、開口部１０１６ｃの各底部に親液層１０１９ｂを配設することにより、開口部１０１６ｃ内において、ソース電極１０１４ｂとドレイン電極１０１４ｄと親液層１０１９ｂとの表面積の和の中心位置が、開口部１０１６ｃの底部における面積中心に対して、開口部１０１６ｂが隣接する側とは異なるＹ軸方向上側へと離れた状態となる。
　なお、上記において、「ソース電極１０１４ａとドレイン電極１０１４ｃと親液層１０１９ａの表面積の和の中心位置」および「ソース電極１０１４ｂとドレイン電極１０１４ｄと親液層１０１９ｂの表面積の和の中心位置」については、上記［数１］の規定に基づきそれぞれ求めることができる。
　また、図３に示すように、有機半導体層１０１７ａ，１０１７ｂの形成前においては、開口部１０１６ｂの底部において、絶縁層１０１３の露出面積（露出部１０１３ａの面積）の中心位置は、Ｙ軸方向下側に偏っており、同様に、開口部１０１６ｃの底部において、絶縁層１０１３の露出面積（露出部１０１３ｂの面積）の中心位置は、Ｙ軸方向上側に偏っている。
　５．有機ＥＬ表示装置１の製造方法
　（ｉ）有機ＥＬ表示パネル１０の製造方法の概要
　有機ＥＬ表示装置１の製造方法、特に、有機ＥＬ表示パネル１０の製造方法について、図２と図４を用い説明する。
　図２および図４（ａ）に示すように、先ず、ＴＦＴ基板１０１のベースとなる基板１０１１を準備する（ステップＳ１）。そして、当該基板１０１１にＴＦＴ（薄膜トランジスタ）装置を形成し、ＴＦＴ基板１０１を形成する（ステップＳ２）。
　次に、図２および図４（ａ）に示すように、ＴＦＴ基板１０１上に絶縁材料からなる平坦化膜１０２を形成する（ステップＳ３）。図２に示すように、平坦化膜１０２では、ＴＦＴ基板１０１における接続配線１０１５の上方に相当する箇所にコンタクトホール１０２ａがあけられ、その他の部分のＺ軸方向上面を略平坦化されている。
　次に、平坦化膜１０２上にアノード１０３を形成する（ステップＳ４）。ここで、図２に示すように、アノード１０３は、発光単位（サブピクセル）で区画され形成されており、コンタクトホール１０２ａの側壁に沿って一部がＴＦＴ基板１０１の接続配線１０１５に接続される。
　なお、アノード１０３は、例えば、スパッタリング法や真空蒸着法などにより金属膜を成膜した後、サブピクセル単位にエッチングすることで形成できる。
　次に、アノード１０３の上面を覆うように透明導電膜１０４を形成する（ステップＳ５）。図２に示すように、透明導電膜１０４は、アノード１０３の上面のみならず側端面も覆っており、また、コンタクトホール１０２ａ内においてもアノード１０３の上面を覆っている。なお、透明導電膜１０４は、上記同様に、スパッタリング法や真空蒸着法などを用い成膜した後、エッチングによりサブピクセル単位に区画することにより形成される。
　次に、透明導電膜１０４上にホール注入層１０５を形成する（ステップＳ６）。図２に示すように、ホール注入層１０５は、透明導電膜１０４上の全面を覆うように形成されているが、サブピクセル毎に区画した状態で形成することもできる。
　金属酸化物（例えば、酸化タングステン）からホール注入層１０５を形成する場合には、金属酸化膜の形成は、例えば、アルゴンガスと酸素ガスにより構成されたガスをスパッタ装置のチャンバー内のガスとして用い、当該ガスの全圧が２．７［Ｐａ］を超え７．０［Ｐａ］以下であり、且つ、酸素ガス分圧の全圧に対する比が５０［％］以上７０［％］以下であって、さらにターゲット単位面積当たりの投入電力密度が１［Ｗ／ｃｍ2］以上２．８［Ｗ／ｃｍ2］以下となる成膜条件を採用することができる。
　次に、各サブピクセルを規定するバンク１０６を形成する（ステップＳ７）。図２に示すように、バンク１０６は、ホール注入層１０５の上に積層形成される。
　バンク１０６の形成は、先ず、ホール注入層１０５の上に、バンク１０６の材料層を積層形成する。この材料層は、例えば、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂などの感光性樹脂成分とフッ素成分を含む材料を用い、スピンコート法等により形成される。なお、本実施の形態においては、感光性樹脂材料の一例として、日本ゼオン製ネガ型感光性材料（品番：ＺＰＮ１１６８）を用いることができる。次に、材料層をパターニングして、各サブピクセルに対応する開口部を形成する。開口部の形成には、材料層の表面にマスクを配して露光を行い、その後で現像を行うことにより形成できる。
　次に、ホール注入層１０５上におけるバンク１０６で規定された各凹部内に対し、ホール輸送層１０７、有機発光層１０８、および電子輸送層１０９を順に積層形成する（ステップＳ８～Ｓ１０）。
　ホール輸送層１０７は、その構成材料である有機化合物からなる膜を印刷法で成膜した後、焼成することで形成される。有機発光層１０８についても、同様に、印刷法で成膜した後、焼成することで形成される。
　次に、電子輸送層１０９上にカソード１１０および封止層１１１を順に積層する（ステップＳ１１，Ｓ１２）。図２に示すように、カソード１１０および封止層１１１は、バンク１０６の頂面も被覆するように形成されており、全面に形成されている。
　次に、封止層１１１上に接着樹脂材を塗布し、予め準備しておいたＣＦ（カラーフィルタ）パネルを接合する（ステップＳ１３）。図２に示すように、接着層１１２により接合されるＣＦパネル１１３は、基板１０３１のＺ軸方向下面にカラーフィルタ１１３２およびブラックマトリクス１１３３が形成されてなる。
　以上のように、有機ＥＬ表示素子としての有機ＥＬ表示パネル１０が完成する。
　なお、図示を省略しているが、有機ＥＬ表示パネル１０に対して駆動制御部２０を付設して有機ＥＬ表示装置１を形成した後（図１を参照）、エージング処理を施すことにより有機ＥＬ表示装置１が完成する。エージング処理は、例えば、処理前におけるホール注入性に対して、ホールの移動度が１／１０以下となるまで通電を行うことでなされ、具体的には、実際の使用時における輝度以上であって、且つ、その３倍以下の輝度となるように、予め規定された時間、通電処理を実行する。
　（ｉｉ）ＴＦＴ基板１０１の形成方法
　次に、ＴＦＴ基板１０１の形成方法について、図４（ｂ）および図３と図５から図８を用い説明する。
　図５（ａ）に示すように、基板１０１１の主面上にゲート電極１０１２ａ，１０１２ｂを形成する（図４（ｂ）のステップＳ２１）。ゲート電極１０１２ａ，１０１２ｂの形成に関しては、上記アノード１０３の形成方法と同様の方法とすることができる。
　次に、図５（ｂ）に示すように、ゲート電極１０１２ａ，１０１２ｂおよび基板１０１１の上を覆うように、絶縁層１０１３を積層形成する（図４（ｂ）のステップＳ２２）。そして、図５（ｃ）に示すように、絶縁層１０１３の主面上に、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄ、接続配線１０１５を形成する（図４（ｂ）のステップＳ２３）。さらに、図３に示す配置関係を以って、親液層１０１９ａ，１０１９ｂも同じ工程で形成する。
　なお、このとき、後の工程で形成する隔壁１０１６との関係で、ソース電極１０１４ａおよびドレイン電極１０１４ｃに対する親液層１０１９ａ、ソース電極１０１４ｂおよびドレイン電極１０１４ｄに対する親液層１０１９ｂの各配置が、図３に示すような関係となるように、絶縁層１０１３に対するソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄおよび親液層１０１９ａ，１０１９ｂの各位置が規定される。加えて、図３に示すように、開口部１０１６ｂ内のＹ軸方向下側に絶縁層１０１３の露出部１０１３ａが形成され、開口部１０１６ｃ内のＹ軸方向上側に絶縁層１０１３の露出部１０１３ｂが形成される。
　次に、図６（ａ）に示すように、ソース電極１０１４ａ，１０１４ｂ、ドレイン電極１０１４ｃ，１０１４ｄ、接続配線１０１５、親液層１０１９ａ，１０１９ｂ（図６（ａ）では図示を省略）、さらには絶縁層１０１３の露出部１０１３ａ，１０１３ｂ上を覆うように、隔壁１０１６を形成するための感光性レジスト材料膜１０１６０を堆積させる（図４（ｂ）のステップＳ２４）。そして、図６（ｂ）に示すように、堆積させた感光性レジスト材料膜１０１６０に対し、上方にマスク５０１を配し、マスク露光およびパターニングを施す（図４（ｂ）のステップＳ２５）。ここで、マスク５０１には、隔壁１０１６を形成しようとする部分に窓部５０１ａ，５０１ｂ，５０１ｃ，５０１ｄがあけられている。なお、図６（ｂ）では、図示を省略しているが、マスク５０１には、窓部５０１ａ，５０１ｂ，５０１ｃ，５０１ｄがあけられた領域以外にも隔壁１０１６を形成しようとするか部分に窓部があけられている。
　上記のようにして、図６（ｃ）に示す隔壁１０１６を形成することができる（図４（ｂ）のステップＳ２６）。隔壁１０１６は、開口部１０１６ａ，１０１６ｂ，１０１６ｃを含む複数の開口部を規定する。開口部１０１６ａでは、接続配線１０１６が囲繞され、開口部１０１６ｂでは、ソース電極１０１４ａおよびドレイン電極１０１４ｃおよび親液層１０１９ａが囲繞され、開口部１０１６ｃでは、その底部でソース電極１０１４ｂおよびドレイン電極１０１４ｄおよび親液層１０１９ｂが囲繞されている。そして、開口部１０１６ｂ，１０１６ｃの各々においては、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄおよび親液層１０１９ａ，１０１９ｂが、それぞれ図３に示すように位置関係を以って配置されている。
　図７（ａ）に示すように、隔壁１０１６を形成した後、隔壁１０１６により規定される開口部１０１６ｂ，１０１６ｃに対し、有機半導体層１０１７ａ，１０１７ｂを形成するための有機半導体インク１０１７０ａ，１０１７０ｂを塗布する（図４（ｂ）のステップＳ２７）。ここで、開口部１０１６ｂの内部に塗布された有機半導体インク１０１７０ａ，１０１７０ｂは、Ｘ軸方向に対称な表面プロファイルとなるのではなく、各一方の側（それぞれ矢印Ｆ1，Ｆ2の側）に偏った表面プロファイルを有する。
　具体的には、図７（ｂ）に示すように、開口部１０１６ｂの内部に塗布された有機半導体インク１０１７０ａは、そのＹ軸方向の一方（有機半導体インク１０１７０ａの上に図示した矢印Ｆ1の側）に偏った（表面高さの高い部分が偏った）形状の表面プロファイルを有する。一方、図７（ｃ）に示すように、開口部１０１６ｃの内部に塗布された有機半導体インク１０１７０ｂは、Ｙ軸方向の他方（有機半導体インク１０１７０ｂの上に図示した矢印Ｆ2の側）に偏った形状の表面プロファイルを有する。
　上記のように、有機半導体インク１０１７０ａ，１０１７０ｂの表面プロファイルを制御することにより、各有機半導体インク１０１７０ａ，１０１７０ｂは、開口部１０１６ａを含む不所望の箇所へ溢れ出すことがなく、また、互いに混合することが抑制される。この理由については、後述する。
　次に、有機半導体インク１０１７０ａ，１０１７０ｂを乾燥させることにより（図４（ｂ）のステップＳ２８）、図８（ａ）に示すように、開口部１０１６ｂ，１０１６ｃに対して、有機半導体層１０１７ａ，１０１７ｂを各々形成することができる（図４（ｂ）のステップＳ２９）。
　最後に、図８（ｂ）に示すように、開口部１０１６ａを含むコンタクト領域など除く全体を覆うように、パッシベーション膜１０１８を形成して（図４（ｂ）のステップＳ３０）、ＴＦＴ基板１０１が完成する。
　６．奏することができる効果
　本実施の形態に係るＴＦＴ基板１０１およびこれを備える有機ＥＬ表示パネル１０、さらには、有機ＥＬ表示パネル１０を構成に含む有機ＥＬ表示装置１では、次のような理由から高品質であって、且つ、その生産における歩留まりが高いという効果を有する。
　本実施の形態に係るＴＦＴ基板１０１では、図７（ａ）から図７（ｃ）に示すように、有機半導体層１０１７を形成するための有機半導体インク１０１７０ａ，１０１７０ｂを開口部１０１６ｂ，１０１６ｃの内部にそれぞれ塗布した際、開口部１０１６ｂの内部に塗布された有機半導体インク１０１７０ａは、チャネル部ではない開口部１０１６ａが隣接する側とは異なる側に、具体的には、図７（ａ）および図７（ｂ）の矢印Ｆ1の側に、表面高さが高い部分が存在する。このため、インク１０１７０ａは、開口部１０１６ａへと溢れ出しにくくなる。
　また、開口部１０１６ｂの内部に塗布された有機半導体インク１０１７０ａと開口部１０１６ｃの内部に塗布された有機半導体インク１０１７０ｂとは、図７（ａ）から図７（ｃ）の矢印Ｆ1と矢印Ｆ2で示すように、各表面高さが高い部分がＹ軸方向における反対側に位置する。このため、有機半導体インク１０１７０ａと有機半導体インク１０１７０ｂとは、混合を生じ難い。
　よって、本実施の形態に係るＴＦＴ基板１０１は、所望の箇所（チャネル部）にだけ有機半導体層１０１７ａ，１０１７ｂを形成することができ、また、有機半導体インク１０１７０ａ，１０１７０ｂの溢れ出しを抑制することにより、有機半導体層１０１７の層厚も高精度に制御することができる。さらに、開口部１０１６ｂの領域に形成される薄膜トランジスタ素子と開口部１０１６ｃの領域に形成される薄膜トランジスタ素子の各性能を確保することができる。
　従って、本実施の形態に係るＴＦＴ基板１０１およびこれを備える有機ＥＬ表示パネル１０、さらには、有機ＥＬ表示パネル１０を構成に含む有機ＥＬ表示装置１は、ＴＦＴ基板１０１における有機半導体層１０１７の形成に際して、不所望の領域への有機半導体層１０１７の形成を抑制し、また、互いの間での有機半導体インク１０１７０ａ，１０１７０ｂの混合を抑制することで、高い品質を備える。
　なお、上記効果は、各開口部１０１６ｂ，１０１６ｃの底部におけるソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄおよび親液層１０１９ａ，１０１９ｂの配置と、隔壁１０１６の表面、絶縁層１０１３の表面、およびソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄと親液層１０１９ａ，１０１９ｂの撥液性の関係により奏される。即ち、隔壁１０１６の表面の撥液性をＲWとし、絶縁層１０１３の表面の撥液性をＲIとし、ソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄと親液層１０１９ａ，１０１９ｂの各表面の撥液性をＲEとするとき、次の関係を満足する。
　［数２］　ＲW＞ＲI＞ＲE
　なお、上記各撥液性ＲW，ＲI，ＲEは、有機半導体インク１０１７０ａ，１０１７０ｂに対するものである。
　上記のような隔壁１０１６の表面、絶縁層１０１３の表面、およびソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄおよび親液層１０１９ａ，１０１９ｂの各特性を逆の観点、即ち、濡れ性という観点から見ると、次のような関係を満足する。
　［数３］　ＷW＜ＷI＜ＷE
　なお、上記［数３］において、ＷWは、隔壁１０１６の表面の濡れ性であり、ＷIは、絶縁層１０１３の表面の濡れ性であり、ＷEは、ソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄと親液層１０１９ａ，１０１９ｂの各表面の濡れ性である。
　以上のように、各開口部１０１６ｂ，１０１６ｃの底部におけるソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄの配置と、隔壁１０１６の表面、絶縁層１０１３の表面、およびソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄと親液層１０１９ａ，１０１９ｂの各表面の撥液性の関係を制御する本実施の形態では、ＴＦＴ基板１０１の製造時の有機半導体インク１０１７０ａ，１０１７０ｂを塗布した際に、図７（ａ）から図７（ｃ）に示すような表面プロファイルを有し、これにより、開口部１０１６ａの内部などの不所望の箇所への有機半導体インクの溢れ出し、および有機半導体インク１０１７０ａ，１０１７０ｂの混合を、効果的に抑制することができる。そして、これより、不所望の箇所への有機半導体層１０１７ａ，１０１７ｂの形成を抑制し、且つ、薄膜トランジスタ素子間での有機半導体インクの混合による特性低下を防ぎ、高品質なＴＦＴ基板１０１、有機ＥＬ表示パネル１０、および有機ＥＬ表示装置１を高い歩留まりを以って製造することができる。
　なお、図３に示すように、開口部１０１６ｂ，１０１６ｃの底部における親液層１０１９ａ，１０１９ｂの配設により、絶縁層１０１３の露出部１０１３ａ，１０１３ｂが生じる。そして、これより、開口部１０１６ｂの底部においては、Ｙ軸方向下側での絶縁層１０１３の露出面積が、相対的に大きくなり、開口部１０１６ｃの底部においては、Ｙ軸方向上側での絶縁層１０１３の露出面積が、相対的に大きくなる。この関係についても、上記効果を得る上で有効である。
　［実施の形態２］
　本発明の実施の形態２に係るＴＦＴ基板の構成について、図９（ａ）を用い説明する。なお、図９（ａ）は、上記実施の形態１における図３に相当する図であり、他の構成については、上記実施の形態１と同様であるので、図示および説明を省略する。
　図９（ａ）に示すように、本実施の形態に係るＴＦＴ基板では、隔壁２０１６により４つの開口部２０１６ａ，２０１６ｂ，２０１６ｃ，２０１６ｄが規定されている。この内、開口部２０１６ａ，２０１６ｄには、その底部に接続配線２０１５ａ，２０１５ｄがそれぞれ配されており、チャネル部として機能する部分ではない。
　なお、本実施の形態においては、図９（ａ）に示すように、開口部２０１６ａと開口部２０１６ｄとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部２０１６ｄについては、開口部２０１６ａ～２０１６ｃが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するＴＦＴ素子に属するものである。
　また、開口部２０１６ｂの底部には、ソース電極２０１４ａおよびドレイン電極２０１４ｃおよび親液層２０１９ａ，２０１９ｂが配されており、開口部２０１６ｃの底部には、ソース電極２０１４ｂおよびドレイン電極２０１４ｄおよび親液層２０１９ｃ，２０１９ｄが配されている。
　開口部２０１６ｂの底部におけるソース電極２０１４ａとドレイン電極２０１４ｃ、および開口部２０１６ｃの底部におけるソース電極２０１４ｂおよびドレイン電極２０１４ｄは、ともに正方形あるいは長方形状をしている。そして、ソース電極２０１４ａとドレイン電極２０１４ｃとは、各一辺同士が対向し、ソース電極２０１４ｂとドレイン電極２０１４ｄとも、各一辺同士が対向している。
　本実施の形態においては、開口部２０１６ｂの底部において、親液層２０１９ａはドレイン電極２０１４ｃに対してＹ軸方向上側に離間した状態で配設され、親液層２０１９ｂはドレイン電極２０１４ｃに対してＹ軸方向下側に離間した状態で配設されている。なお、開口部２０１６ｂの底部における親液層２０１９ａ，２０１９ｂは、ともにＸ軸方向右側に偏って配されている。
　一方、開口部２０１６ｃの底部において、親液層２０１９ｃはソース電極２０１４ｂおよびドレイン電極２０１４ｄに対してＹ軸方向上側に離間した状態で配設され、親液層２０１９ｄはソース電極２０１４ｂおよびドレイン電極２０１４ｄに対してＹ軸方向下側に離間した状態で配設されている。開口部２０１６ｃの底部における親液層２０１９ｃ，２０１９ｄは、各面積中心が、開口部２０１６ｃの底部におけるＸ軸方向における面積中心に合致した状態で配されている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、開口部２０１６ｂ，２０１６ｃに対して有機半導体インクを塗布した場合、開口部２０１６ｂでは、開口部２０１６ａが隣接する側とは異なる矢印Ｆ3の側に有機半導体インクの表面プロファイルが偏り、開口部２０１６ｃでは、矢印Ｆ4，Ｆ5の両方の側に有機半導体インクの表面プロファイルが偏る。
　従って、本実施の形態の構成においても、上記実施の形態１と同様の効果を得ることができ、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　なお、本実施の形態においても、親液層２０１９ａ，２０１９ｂ，２０１９ｃ，２０１９ｄは、ソース電極２０１４ａ，２０１４ｂおよびドレイン電極２０１４ｃ，２０１４ｄと同一材料により構成されている。ただし、絶縁層よりも親液性が高ければ、これに限定されない。
　［実施の形態３］
　本発明の実施の形態３に係るＴＦＴ基板の構成について、図９（ｂ）を用い説明する。なお、図９（ｂ）は、上記実施の形態１における図３に相当する図であり、他の構成については、上記実施の形態１，２と同様であるので、図示および説明を省略する。
　図９（ｂ）に示すように、本実施の形態に係るＴＦＴ基板では、隔壁２１１６により４つの開口部２１１６ａ，２１１６ｂ，２１１６ｃ，２１１６ｄが規定されている。この内、開口部２１１６ａ，２１１６ｄには、その底部に接続配線２１１５ａ，２１１５ｄがそれぞれ配されており、チャネル部として機能する部分ではない。
　なお、本実施の形態においても、図９（ｂ）に示すように、開口部２１１６ａと開口部２１１６ｄとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部２１１６ｄについては、開口部２１１６ａ～２１１６ｃが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するＴＦＴ素子に属するものである。
　また、開口部２１１６ｂの底部には、ソース電極２１１４ａおよびドレイン電極２１１４ｃおよび親液層２１１９ａ，２１１９ｂが配されており、開口部２１１６ｃの底部には、ソース電極２１１４ｂおよびドレイン電極２１１４ｄおよび親液層２１１９ｃ，２１１９ｄが配されている。
　開口部２１１６ｂの底部におけるソース電極２１１４ａとドレイン電極２１１４ｃ、および開口部２１１６ｃの底部におけるソース電極２１１４ｂおよびドレイン電極２１１４ｄは、ともに正方形あるいは長方形状をしている。そして、ソース電極２１１４ａとドレイン電極２１１４ｃとは、各一辺同士が対向し、ソース電極２１１４ｂとドレイン電極２１１４ｄとも、各一辺同士が対向している。
　本実施の形態においては、開口部２１１６ｂの底部において、親液層２１１９ａはソース電極２１１４ａおよびドレイン電極２１１４ｃに対してＹ軸方向上側に離間した状態で配設され、親液層２１１９ｃはソース電極２１１４ａおよびドレイン電極２１１４ｃに対してＹ軸方向下側に離間した状態で配設されている。開口部２１１６ｂの底部における親液層２１１９ａ，２１１９ｃは、各面積中心が、開口部２１１６ｂの底部におけるＸ軸方向における面積中心に合致した状態で配されている。
　一方、開口部２１１６ｃの底部において、親液層２１１９ｃはソース電極２１１４ｂに対してＹ軸方向上側に離間した状態で配設され、親液層２１１９ｄはソース電極２１１４ｂに対してＹ軸方向下側に離間した状態で配設されている。なお、開口部２１１６ｃの底部における親液層２１１９ｃ，２１１９ｄは、ともにＸ軸方向左側に偏って配されている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、開口部２１１６ｂ，２１１６ｃに対して有機半導体インクを塗布した場合、開口部２１１６ｂでは、開口部２１１６ａおよび開口部２１１６ｃが隣接する側とは異なる矢印Ｆ6，Ｆ7の両方の側に有機半導体インクの表面プロファイルが偏り、開口部２１１６ｃでは、開口部２１１６ｄが隣接する側とは異なる矢印Ｆ8の側に有機半導体インクの表面プロファイルが偏る。
　従って、本実施の形態の構成においても、上記実施の形態１と同様の効果を得ることができ、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　なお、本実施の形態においても、親液層２１１９ａ，２１１９ｂ，２１１９ｃ，２１１９ｄは、ソース電極２１１４ａ，２１１４ｂおよびドレイン電極２１１４ｃ，２１１４ｄと同一材料により構成されている。ただし、絶縁層よりも親液性が高ければ、これに限定されない。
［実施の形態４］
　本発明の実施の形態４に係るＴＦＴ基板の構成について、図９（ｃ）を用い説明する。なお、図９（ｃ）は、上記実施の形態１における図３に相当する図であり、他の構成については、上記実施の形態１，２，３と同様であるので、図示および説明を省略する。
　図９（ｃ）に示すように、本実施の形態に係るＴＦＴ基板では、隔壁２２１６により４つの開口部２２１６ａ，２２１６ｂ，２２１６ｃ，２２１６ｄが規定されている。この内、開口部２２１６ａ，２２１６ｄには、その底部に接続配線２２１５ａ，２２１５ｄがそれぞれ配されており、チャネル部として機能する部分ではない。
　なお、本実施の形態においても、図９（ｃ）に示すように、開口部２２１６ａと開口部２２１６ｄとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部２２１６ｄについては、開口部２２１６ａ～２２１６ｃが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するＴＦＴ素子に属するものである。
　また、開口部２２１６ｂの底部には、ソース電極２２１４ａおよびドレイン電極２２１４ｃおよび親液層２２１９ａ，２２１９ｂが配されており、開口部２２１６ｃの底部には、ソース電極２２１４ｂおよびドレイン電極２２１４ｄおよび親液層２２１９ｃ，２２１９ｄが配されている。
　開口部２２１６ｂの底部におけるソース電極２２１４ａとドレイン電極２２１４ｃ、および開口部２２１６ｃの底部におけるソース電極２２１４ｂおよびドレイン電極２２１４ｄは、ともに正方形あるいは長方形状をしている。そして、ソース電極２２１４ａとドレイン電極２２１４ｃとは、各一辺同士が対向し、ソース電極２２１４ｂとドレイン電極２２１４ｄとも、各一辺同士が対向している。
　本実施の形態においては、開口部２２１６ｂの底部において、親液層２２１９ａはソース電極２２１４ａおよびドレイン電極２２１４ｃに対してＹ軸方向上側に離間した状態で配設され、親液層２２１９ｃはソース電極２２１４ａおよびドレイン電極２２１４ｃに対してＹ軸方向下側に離間した状態で配設されている。開口部２２１６ｂの底部における親液層２２１９ａ，２２１９ｃは、各面積中心が、開口部２２１６ｂの底部におけるＸ軸方向における面積中心に合致した状態で配され、また、Ｘ軸方向における各長さが、開口部２２１６ｂの底部におけるＸ軸方向の長さに対して略半分程度（例えば、４０～６０％）になっている。
　開口部２２１６ｃの底部においても、親液層２２１９ｃはソース電極２２１４ｂおよびドレイン電極２２１４ｄに対してＹ軸方向上側に離間した状態で配設され、親液層２２１９ｄはソース電極２２１４ｂおよびドレイン電極２２１４ｄに対してＹ軸方向下側に離間した状態で配設されている。開口部２２１６ｃの底部における親液層２２１９ｃ，２２１９ｄについても、各面積中心が、開口部２２１６ｃの底部におけるＸ軸方向における面積中心に合致した状態で配され、また、Ｘ軸方向における各長さが、開口部２２１６ｃの底部におけるＸ軸方向の長さに対して略半分程度（例えば、４０～６０％）になっている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、開口部２２１６ｂ，２２１６ｃに対して有機半導体インクを塗布した場合、開口部２２１６ｂでは、開口部２２１６ａおよび開口部２２１６ｃが隣接する側とは異なる矢印Ｆ9，Ｆ10の両方の側に有機半導体インクの表面プロファイルが偏り、開口部２２１６ｃでは、開口部２２１６ｂおよび開口部２２１６ｄが隣接する側とは異なる矢印Ｆ11，Ｆ12の両方の側に有機半導体インクの表面プロファイルが偏る。また、親液層２２１９ａ，２２１９ｂ，２２１９ｃ，２２１９ｄのＸ軸方向における各長さを図９（ｃ）に示すように、実施の形態２、３等に比べて短くしているので、開口部２２１６ｂ内に塗布した有機半導体インクと開口部２２１６ｃ内に塗布した有機半導体インクとが混合することを効果的に抑制することができる。
　従って、本実施の形態の構成においても、上記実施の形態１と同様の効果を得ることができ、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　なお、本実施の形態においても、親液層２２１９ａ，２２１９ｂ，２２１９ｃ，２２１９ｄは、ソース電極２２１４ａ，２２１４ｂおよびドレイン電極２２１４ｃ，２２１４ｄと同一材料により構成されている。ただし、絶縁層よりも親液性が高ければ、これに限定されない。
　［実施の形態５］
　本発明の実施の形態５に係るＴＦＴ基板の構成について、図１０（ａ）を用い説明する。なお、図１０（ａ）は、上記実施の形態１におけるＴＦＴ基板１０１の一部に相当する図である。
　図１０（ａ）に示すように、本実施の形態に係るＴＦＴ基板では、隔壁３０１６により３つの開口部３０１６ａ，３０１６ｂ，３０１６ｃが規定されている。この内、開口部３０１６ａには、その底部に接続配線３０１５が配されており、チャネル部として機能する部分ではない。
　一方、開口部３０１６ｂ，３０１６ｃの各底部に、ソース電極３０１４ａ，３０１４ｂおよびドレイン電極３０１４ｃ，３０１４ｄがそれぞれ配されている。ソース電極３０１４ａ，３０１４ｂとドレイン電極３０１４ｃ，３０１４ｄとは、それぞれＴ字状の平面形状を有し、それぞれの開口部３０１６ｂ，３０１６ｃ内においてＸ軸方向に延伸する部分同士が対向している。そして、開口部３０１６ｂの底部においては、ドレイン電極３０１４ｃのＸ軸方向に延伸する部分よりもＹ軸方向上側に、親液層３０１９ａ，３０１９ｂが配設されている。同様に、開口部３０１６ｃの底部においては、ソース電極３０１４ｂのＸ軸方向に延伸する部分よりもＹ軸方向下側に、親液層３０１９ｃ，３０１９ｄが配設されている。
　このように、開口部３０１６ｂ，３０１６ｃのそれぞれに親液層３０１９ａ，３０１９ｂ，３０１９ｃ，３０１９ｄを配設することにより、開口部３０１６ｂ，３０１６ｃのそれぞれに塗布された有機半導体インクは、矢印Ｆ13，Ｆ14の各々の側に偏った表面プロファイルを有することになり、有機半導体インクの不所望な溢れ出し、および隣接する開口部に塗布された有機半導体インクとの混合を抑制することができる。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　なお、本実施の形態においても、親液層３０１９ａ，３０１９ｂ，３０１９ｃ，３０１９ｄは、ソース電極３０１４ａ，３０１４ｂおよびドレイン電極３０１４ｃ，３０１４ｄと同一材料により構成されている。ただし、絶縁層よりも親液性が高ければ、これに限定されない。
　［実施の形態６］
　本発明の実施の形態６に係るＴＦＴ基板の構成について、図１０（ｂ）を用い説明する。なお、図１０（ｂ）は、上記実施の形態１におけるＴＦＴ基板１０１の一部に相当する図である。
　図１０（ｂ）に示すように、本実施の形態に係るＴＦＴ基板では、隔壁３１１６により３つの開口部３１１６ａ，３１１６ｂ，３１１６ｃが規定されている。この内、開口部３１１６ａには、その底部に接続配線３１１５が配されており、チャネル部として機能する部分ではない。
　一方、開口部３１１６ｂ，３１１６ｃの各底部には、ソース電極３１１４ａ，３１１４ｂおよびドレイン電極３１１４ｃ，３１１４ｄがそれぞれ配されている。ソース電極３１１４ａ，３１１４ｂとドレイン電極３１１４ｃ，３１１４ｄは、それぞれ櫛状の平面形状を有し、各櫛歯部分同士が対向している。そして、開口部３１１６ｂの底部においては、ドレイン電極３１１４ｃの櫛歯部分よりもＹ軸方向上側に、親液層３１１９ａ，３１１９ｂが配設されている。同様に、開口部３１１６ｃの底部においては、ソース電極３１１４ｂの櫛歯部分よりもＹ軸方向下側に、親液層３１１９ｃ，３１１９ｄが配設されている。
　このように、開口部３１１６ｂ，３１１６ｃのそれぞれに親液層３１１９ａ，３１１９ｂ，３１１９ｃ，３１１９ｄを配設することにより、開口部３１１６ｂ，３１１６ｃのそれぞれに塗布された有機半導体インクは、矢印Ｆ15，Ｆ15の各々の側に偏った表面プロファイルを有することになり、有機半導体インクの不所望な溢れ出し、および隣接する開口部に塗布された有機半導体インクとの混合を抑制することができる。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　また、本実施の形態では、ソース電極３１１４ａ，３１１４ｂおよびドレイン電極３１１４ｃ，３１１４ｄが、それぞれ櫛歯状をしており、互いの櫛歯部分が対向しているので、対向領域を大きくとることができ、トランジスタとしての特性を向上させることができる。
　なお、本実施の形態においても、親液層３１１９ａ，３１１９ｂ，３１１９ｃ，３１１９ｄは、ソース電極３１１４ａ，３１１４ｂおよびドレイン電極３１１４ｃ，３１１４ｄと同一材料により構成されている。ただし、絶縁層よりも親液性が高ければ、これに限定されない。
　［実施の形態７］
　本発明の実施の形態７に係るＴＦＴ基板の構成について、図１０（ｃ）を用い説明する。なお、図１０（ｃ）は、上記実施の形態１におけるＴＦＴ基板１０１の一部に相当する図である。
　図１０（ｃ）に示すように、本実施の形態に係るＴＦＴ基板では、隔壁３２１６により３つの開口部３２１６ａ，３２１６ｂ，３２１６ｃが規定されている。開口部３２１６ａ，３２１６ｂ，３２１６ｃは略円形の開口形状および底部形状を有する。３つの開口部３２１６ａ，３２１６ｂ，３２１６ｃの内、開口部３２１６ａには、その底部に接続配線３２１５が配されており、チャネル部として機能する部分ではない。
　一方、開口部３２１６ｂ，３２１６ｃの各底部には、ソース電極３２１４ａ，３２１４ｂおよびドレイン電極３２１４ｃ，３２１４ｄがそれぞれ配されている。開口部３２１６ｂ，３２１６ｃの各底部に配されたソース電極３２１４ａ，３２１４ｂは、それぞれ円形状に矩形状の部分が足し合わされた形状をしており、ドレイン電極３２１４ｃ，３２１６ｄは、それぞれ円弧状となっている。
　開口部３２１６ｂの底部においては、ドレイン電極３２１４ｃの円弧部分よりもＹ軸方向上側に、親液層３２１９ａ，３２１９ｂが配設されている。同様に、開口部３２１６ｃの底部においては、ソース電極３２１４ｂの矩形部分の根元部の両脇に、親液層３２１９ｃ，３２１９ｄが配設されている。
　このように、開口部３２１６ｂ，３２１６ｃのそれぞれに親液層３２１９ａ，３２１９ｂ，３２１９ｃ，３２１９ｄを配設することにより、開口部３２１６ｂ，３２１６ｃのそれぞれに塗布された有機半導体インクは、矢印Ｆ17，Ｆ18の各々の側に偏った表面プロファイルを有することになり、有機半導体インクの不所望な溢れ出し、および隣接する開口部に塗布された有機半導体インクとの混合を抑制することができる。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　また、本実施の形態に係るＴＦＴ基板においても、図１０（ｃ）のような形状のソース電極３２１４ａ，３２１４ｂおよびドレイン電極３２１４ｃ，３２１４ｄを採用することにより、互いの対向領域を大きくとることができ、さらに“回り込み電流”を少なくすることができる。
　なお、本実施の形態においても、親液層３２１９ａ，３２１９ｂ，３２１９ｃ，３２１９ｄは、ソース電極３２１４ａ，３２１４ｂおよびドレイン電極３２１４ｃ，３２１４ｄと同一材料により構成されている。ただし、絶縁層よりも親液性が高ければ、これに限定されない。
　［実施の形態８］
　本発明の実施の形態８に係るＴＦＴ基板の構成について、図１１（ａ）を用い説明する。なお、図１１（ａ）は、上記実施の形態１における図３に相当する図であり、他の構成については、上記実施の形態１と同様であるので、図示および説明を省略する。
　図１１（ａ）に示すように、本実施の形態に係るＴＦＴ基板では、隔壁４０１６により３つの開口部４０１６ａ，４０１６ｂ，４０１６ｃが規定されている。この内、開口部４０１６ａには、その底部に接続配線４０１５が配されており、チャネル部として機能する部分ではない。
　また、開口部４０１６ｂの底部には、ソース電極４０１４ａおよびドレイン電極４０１４ｃおよび親液層４０１９ａ，４０１９ｂが配されており、開口部４０１６ｃの底部には、ソース電極４０１４ｂおよびドレイン電極４０１４ｄおよび親液層４０１９ｃ，４０１９ｄが配されている。
　開口部４０１６ｂの底部におけるソース電極４０１４ａとドレイン電極４０１４ｃ、および開口部４０１６ｃの底部におけるソース電極４０１４ｂおよびドレイン電極４０１４ｄは、ともに正方形あるいは長方形状をしている。そして、ソース電極４０１４ａとドレイン電極４０１４ｃとは、各一辺同士が対向し、ソース電極４０１４ｂとドレイン電極４０１４ｄとも、各一辺同士が対向している。
　本実施の形態においては、開口部４０１６ｂの底部において、親液層４０１９ａはドレイン電極４０１４ｃに対してＸ軸方向左側であって、開口部４０１６ｂの底部におけるＹ軸方向上側に配設され、親液層４０１９ｂはドレイン電極４０１４ｃに対してＸ軸方向右側であって、開口部４０１６ｂの底部におけるＹ軸方向上側に配設されている。なお、親液層４０１９ａ，４０１９ｂは、ともにソース電極４０１４ａおよびドレイン電極４０１４ｃの何れに対しても離間している。
　一方、開口部４０１６ｃの底部において、親液層４０１９ｃはソース電極４０１４ｂに対してＸ軸方向左側であって、開口部４０１６ｃの底部におけるＹ軸方向下側に配設され、親液層４０１９ｄはソース電極４０１４ｂに対してＸ軸方向右側であって、開口部４０１６ｃの底部におけるＹ軸方向下側に配設されている。なお、親液層４０１９ｃ，４０１９ｄについても、ともにソース電極４０１４ｂおよびドレイン電極４０１４ｄの何れに対しても離間している。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、開口部４０１６ｂ，４０１６ｃに対して有機半導体インクを塗布した場合、開口部４０１６ｂでは、開口部４０１６ａが隣接する側とは異なる矢印Ｆ19の側に有機半導体インクの表面プロファイルが偏り、開口部４０１６ｃでは、開口部４０１６ｂが隣接する側とは異なる矢印Ｆ20の側に有機半導体インクの表面プロファイルが偏る。
　従って、本実施の形態の構成においても、上記実施の形態１と同様の効果を得ることができ、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　なお、本実施の形態においても、親液層４０１９ａ，４０１９ｂ，４０１９ｃ，４０１９ｄは、ソース電極４０１４ａ，４０１４ｂおよびドレイン電極４０１４ｃ，４０１４ｄと同一材料により構成されている。ただし、絶縁層よりも親液性が高ければ、これに限定されない。
　［実施の形態９］
　本発明の実施の形態９に係るＴＦＴ基板の構成について、図１１（ｂ）を用い説明する。なお、図１１（ｂ）は、上記実施の形態１における図３に相当する図であり、他の構成については、上記実施の形態１と同様であるので、図示および説明を省略する。
　図１１（ｂ）に示すように、本実施の形態に係るＴＦＴ基板では、隔壁４１１６により３つの開口部４１１６ａ，４１１６ｂ，４１１６ｃが規定されている。この内、開口部４１１６ａには、その底部に接続配線４１１５が配されており、チャネル部として機能する部分ではない。
　また、開口部４１１６ｂの底部には、ソース電極４１１４ａおよびドレイン電極４１１４ｃおよび親液層４１１９ａ，４１１９ｂが配されており、開口部４１１６ｃの底部には、ソース電極４１１４ｂおよびドレイン電極４１１４ｄおよび親液層４１１９ｃ，４１１９ｄが配されている。
　開口部４１１６ｂ内に配設されたドレイン電極４１１４ｃ、および開口部４１１６ｃ内に配設されたドレイン電極４１１４ｄは、ともにＸ軸方向に細長い長方形状をしている。ドレイン電極４１１４ｃは、隔壁４１１６の開口部４１１６ｂを臨む側面部に対して、Ｘ軸方向右側の部分で接しており、ドレイン電極４１１４ｄは、隔壁４１１６の開口部４１１６ｃを臨む側面部に対して、Ｘ軸方向左側の部分で接している。
　開口部４１１６ｂ内に配設されたソース電極４１１４ａ、および開口部４１１６ｃ内に配設されたソース電極４１１４ｂは、それぞれドレイン電極４１１４ｃおよびドレイン電極４１１４ｄの一部を取り囲むように、コの字の平面形状を有する。そして、ソース電極４１１４ｃ，４１１ｄは、隔壁４１１６の開口部４１１６ｂ，４１１６ｃを臨む各側面部に対して、Ｙ軸方向の上下で接している。
　本実施の形態においては、開口部４１１６ｂの底部において、親液層４１１９ａはソース電極４１１４ａに対してＸ軸方向左側であって、開口部４１１６ｂの底部におけるＹ軸方向上側に配設され、親液層４１１９ｂはソース電極４１１４ａに対してＸ軸方向右側であって、開口部４１１６ｂの底部におけるＹ軸方向上側に配設されている。なお、親液層４１１９ａ，４１１９ｂは、ともにソース電極４１１４ａおよびドレイン電極４１１４ｃの何れに対しても離間している。
　一方、開口部４１１６ｃの底部において、親液層４１１９ｃはソース電極４１１４ｂに対してＸ軸方向左側であって、開口部４１１６ｃの底部におけるＹ軸方向下側に配設され、親液層４１１９ｂはソース電極４１１４ｂに対してＸ軸方向右側であって、開口部４１１６ｃの底部におけるＹ軸方向下側に配設されている。なお、親液層４１１９ｃ，４１１９ｄについても、ともにソース電極４１１４ｂおよびドレイン電極４１１４ｄの何れに対しても離間している。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、開口部４１１６ｂ，４１１６ｃに対して有機半導体インクを塗布した場合、開口部４１１６ｂでは、開口部４１１６ａが隣接する側とは異なる矢印Ｆ21の側に有機半導体インクの表面プロファイルが偏り、開口部４１１６ｃでは、開口部４１１６ｂが隣接する側とは異なる矢印Ｆ22の側に有機半導体インクの表面プロファイルが偏る。
　従って、本実施の形態の構成においても、上記実施の形態１と同様の効果を得ることができ、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　なお、本実施の形態においても、親液層４１１９ａ，４１１９ｂ，４１１９ｃ，４１１９ｄは、ソース電極４１１４ａ，４１１４ｂおよびドレイン電極４１１４ｃ，４１１４ｄと同一材料により構成されている。ただし、絶縁層よりも親液性が高ければ、これに限定されない。
　［実施の形態１０］
　本発明の実施の形態１０に係るＴＦＴ基板の構成について、図１１（ｃ）を用い説明する。なお、図１１（ｃ）は、上記実施の形態１における図３に相当する図であり、他の構成については、上記実施の形態１と同様であるので、図示および説明を省略する。
　図１１（ｃ）に示すように、本実施の形態に係るＴＦＴ基板では、隔壁４２１６により３つの開口部４２１６ａ，４２１６ｂ，４２１６ｃが規定されている。この内、開口部４２１６ａには、その底部に接続配線４２１５が配されており、チャネル部として機能する部分ではない。
　また、開口部４２１６ｂの底部には、ソース電極４２１４ａおよびドレイン電極４２１４ｃおよび親液層４２１９ａ，４２１９ｂが配されており、開口部４２１６ｃの底部には、ソース電極４２１４ｂおよびドレイン電極４２１４ｄおよび親液層４２１９ｃ，４２１９ｄが配されている。
　開口部４２１６ｂ内に配設されたソース電極４２１４ａおよびドレイン電極４２１４ｃ、開口部４１１６ｃ内に配設されたソース電極４２１４ｂおよびドレイン電極４２１４ｄは、それぞれＹ軸方向に細長い長方形状をしている。そして、ソース電極４２１４ａおよびドレイン電極４２１４ｃは、隔壁４２１６の開口部４２１６ｂを臨む側面部に対して、Ｙ軸方向の上下の部分で接しており、ソース電極４２１４ｂおよびドレイン電極４２１４ｄは、隔壁４２１６の開口部４２１６ｃを臨む側面部に対して、Ｙ軸方向の上下の部分で接している。
　本実施の形態においては、開口部４２１６ｂの底部において、親液層４２１９ａはソース電極４２１４ａに対してＸ軸方向左側であって、開口部４２１６ｂの底部におけるＹ軸方向上側に配設され、親液層４２１９ｂはドレイン電極４２１４ｃに対してＸ軸方向右側であって、開口部４２１６ｂの底部におけるＹ軸方向上側に配設されている。なお、親液層４２１９ａ，４２１９ｂは、ともにソース電極４２１４ａおよびドレイン電極４２１４ｃの何れに対しても離間している。また、親液層４２１９ａは、親液層４２１９ｂよりもＸ軸方向における幅が狭くなっており、隔壁４２１６の開口部４２１６ｂを臨む側面部に対して、開口部４２１６ａが隣接する側であるＸ軸方向左側で離間している。
　開口部４２１６ｃの底部において、親液層４２１９ｃはソース電極４２１４ｂに対してＸ軸方向左側であって、開口部４２１６ｃの底部におけるＹ軸方向下側に配設され、親液層４２１９ｂはドレイン電極４２１４ｄに対してＸ軸方向右側であって、開口部４２１６ｃの底部におけるＹ軸方向下側に配設されている。なお、親液層４２１９ｃ，４２１９ｄについても、ともにソース電極４２１４ｂおよびドレイン電極４２１４ｄの何れに対しても離間している。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、開口部４２１６ｂ，４２１６ｃに対して有機半導体インクを塗布した場合、開口部４２１６ｂでは、開口部４２１６ａが隣接する側とは異なる矢印Ｆ23の側に有機半導体インクの表面プロファイルが偏り、開口部４２１６ｃでは、開口部４２１６ｂが隣接する側とは異なる矢印Ｆ24の側に有機半導体インクの表面プロファイルが偏る。
　従って、本実施の形態の構成においても、上記実施の形態１と同様の効果を得ることができ、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　なお、本実施の形態においても、親液層４２１９ａ，４２１９ｂ，４２１９ｃ，４２１９ｄは、ソース電極４２１４ａ，４２１４ｂおよびドレイン電極４２１４ｃ，４２１４ｄと同一材料により構成されている。ただし、絶縁層よりも親液性が高ければ、これに限定されない。
　［実施の形態１１］
　本発明の実施の形態１１に係るＴＦＴ基板の構成について、図１２（ａ）を用い説明する。なお、図１２（ａ）は、上記実施の形態１における図３に相当する図であり、他の構成については、上記実施の形態１などと同様であるので、図示および説明を省略する。
　図１２（ａ）に示すように、本実施の形態に係るＴＦＴ基板では、隔壁５０１６により５つの開口部５０１６ａ，５０１６ｂ，５０１６ｃ，５０１６ｄ，５０１６ｅが規定されている。この内、開口部５０１６ａ，５０１６ｅには、その底部に接続配線５０１５ａ，５０１５ｅがそれぞれ配されており、チャネル部として機能する部分ではない。
　なお、本実施の形態においても、図１２（ａ）に示すように、開口部５０１６ａと開口部５０１６ｅとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部５０１６ｅについては、開口部５０１６ａ～５０１６ｄが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するＴＦＴ素子に属するものである。
　また、開口部５０１６ｂの底部には、ソース電極５０１４ａおよびドレイン電極５０１４ｄおよび親液層５０１９ａが配されており、開口部５０１６ｃの底部には、ソース電極５０１４ｂおよびドレイン電極５０１４ｅおよび親液層５０１９ｂが配されており、開口部５０１６ｄの底部には、ソース電極５０１４ｃおよびドレイン電極５０１４ｆおよび親液層５０１９ｃが配されている。
　開口部５０１６ｂの底部におけるソース電極５０１４ａとドレイン電極５０１４ｄ、および開口部５０１６ｃの底部におけるソース電極５０１４ｂおよびドレイン電極５０１４ｅ、および開口部５０１６ｄの底部におけるソース電極５０１４ｃおよびドレイン電極５０１４ｆは、それぞれ正方形あるいは長方形状をしている。そして、ソース電極５０１４ａとドレイン電極５０１４ｄとは、各一辺同士が対向し、ソース電極５０１４ｂとドレイン電極５０１４ｅとも、各一辺同士が対向し、ソース電極５０１４ｃとドレイン電極５０１４ｆとは、各一辺同士が対向している。
　本実施の形態においては、開口部５０１６ｂの底部において、親液層５０１９ａはソース電極５０１４ａおよびドレイン電極５０１４ｄに対してＹ軸方向上側に離間した状態で配設されている。開口部５０１６ｃの底部における親液層５０１９ｂはソース電極５０１４ｂおよびドレイン電極５０１４ｅに対してＹ軸方向下側に離間した状態で配設されている。開口部５０１６ｄの底部における親液層５０１９ｃはソース電極５０１４ｃおよびドレイン電極５０１４ｆに対してＹ軸方向上側に離間した状態で配設されている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、開口部５０１６ｂ，５０１６ｃ，５０１６ｄに対して有機半導体インクを塗布した場合、開口部５０１６ｂでは、開口部５０１６ａおよび開口部５０１６ｃが隣接する側とは異なる矢印Ｆ25の側に有機半導体インクの表面プロファイルが偏り、開口部５０１６ｃでは、開口部５０１６ｂおよび開口部５０１６ｄが隣接する側とは異なる矢印Ｆ26の側に有機半導体インクの表面プロファイルが偏り、開口部５０１６ｄでは、開口部５０１６ｃおよび開口部５０１６ｅが隣接する側とは異なる矢印Ｆ27の側に有機半導体インクの表面プロファイルが偏る。
　従って、本実施の形態の構成においても、上記実施の形態１と同様の効果を得ることができ、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　なお、本実施の形態においても、親液層５０１９ａ，５０１９ｂ，５０１９ｃは、ソース電極５０１４ａ，５０１４ｂ，５０１４ｃおよびドレイン電極５０１４ｄ，５０１４ｅ，５０１４ｆと同一材料により構成されている。ただし、絶縁層よりも親液性が高ければ、これに限定されない。
　［実施の形態１２］
　本発明の実施の形態１２に係るＴＦＴ基板の構成について、図１２（ｂ）を用い説明する。なお、図１２（ｂ）は、上記実施の形態１における図３に相当する図であり、他の構成については、上記実施の形態１などと同様であるので、図示および説明を省略する。
　図１２（ｂ）に示すように、本実施の形態に係るＴＦＴ基板では、隔壁５１１６により６つの開口部５１１６ａ，５１１６ｂ，５１１６ｃ，５１１６ｄ，５１１６ｅ，５１１６ｆが規定されている。この内、開口部５１１６ａ，５１１６ｆには、その底部に接続配線５１１５ａ，５１１５ｆがそれぞれ配されており、チャネル部として機能する部分ではない。
　なお、本実施の形態においても、図１２（ｂ）に示すように、開口部５１１６ａと開口部５１１６ｆとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部５１１６ｆについては、開口部５１１６ａ～５１１６ｅが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するＴＦＴ素子に属するものである。
　また、開口部５１１６ｂの底部には、ソース電極５１１４ａおよびドレイン電極５１１４ｅおよび親液層５１１９ａが配されており、開口部５１１６ｃの底部には、ソース電極５１１４ｂおよびドレイン電極５１１４ｆおよび親液層５１１９ｂが配されており、開口部５１１６ｄの底部には、ソース電極５１１４ｃおよびドレイン電極５１１４ｇおよび親液層５１１９ｃが配されており、開口部５１１６ｅの底部には、ソース電極５１１４ｄおよびドレイン電極５１１４ｈおよび親液層５１１９ｄが配されている。
　開口部５１１６ｂの底部におけるソース電極５１１４ａとドレイン電極５１１４ｅ、および開口部５１１６ｃの底部におけるソース電極５１１４ｂおよびドレイン電極５１１４ｆ、および開口部５１１６ｄの底部におけるソース電極５１１４ｃおよびドレイン電極５１１４ｇ、および開口部５１１６ｅの底部におけるソース電極５１１４ｄおよびドレイン電極５１１４ｈは、それぞれ正方形あるいは長方形状をしている。そして、ソース電極５１１４ａとドレイン電極５１１４ｅとは、各一辺同士が対向し、ソース電極５１１４ｂとドレイン電極５１１４ｆとも、各一辺同士が対向し、ソース電極５１１４ｃとドレイン電極５１１４ｇとは、各一辺同士が対向し、ソース電極５１１４ｄとドレイン電極５１１４ｈとも、各一辺同士が対向している。
　本実施の形態においては、開口部５１１６ｂの底部において、親液層５１１９ａはソース電極５１１４ａおよびドレイン電極５１１４ｅに対してＹ軸方向上側に離間した状態で配設されている。開口部５１１６ｃの底部における親液層５１１９ｂはソース電極５１１４ｂおよびドレイン電極５１１４ｆに対してＹ軸方向下側に離間した状態で配設されている。開口部５１１６ｄの底部における親液層５１１９ｃはソース電極５１１４ｃおよびドレイン電極５１１４ｇに対してＹ軸方向上側に離間した状態で配設されている。開口部５１１６ｅの底部における親液層５１１９ｄはソース電極５１１４ｄおよびドレイン電極５１１４ｈに対してＹ軸方向下側に離間した状態で配設されている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、開口部５１１６ｂ，５１１６ｃ，５１１６ｄ，５１１６ｅに対して有機半導体インクを塗布した場合、開口部５１１６ｂでは、開口部５１１６ａおよび開口部５１１６ｃおよび開口部５１１６ｄが隣接する側とは異なる矢印Ｆ28の側に有機半導体インクの表面プロファイルが偏り、開口部５１１６ｃでは、開口部５１１６ａおよび開口部５１１６ｂおよび開口部５１１６ｅが隣接する側とは異なる矢印Ｆ29の側に有機半導体インクの表面プロファイルが偏り、開口部５１１６ｄでは、開口部５１１６ｂおよび開口部５１１６ｅおよび開口部５１１６ｆが隣接する側とは異なる矢印Ｆ30の側に有機半導体インクの表面プロファイルが偏り、開口部５１１６ｅでは、開口部５１１６ｃおよび開口部５１１６ｄおよび開口部５１１６ｆが隣接する側とは異なる矢印Ｆ31の側に有機半導体インクの表面プロファイルが偏る。
　従って、本実施の形態の構成においても、上記実施の形態１と同様の効果を得ることができ、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　なお、本実施の形態においても、親液層５１１９ａ，５１１９ｂ，５１１９ｃ，５１１９ｄは、ソース電極５１１４ａ，５１１４ｂ，５１１４ｃ，５１１４ｄおよびドレイン電極５１１４ｅ，５１１４ｆ，５１１４ｇ，５１１４ｈと同一材料により構成されている。ただし、絶縁層よりも親液性が高ければ、これに限定されない。
　［実施の形態１３］
　本発明の実施の形態１３に係るＴＦＴ基板の構成について、図１３を用い説明する。なお、図１３は、上記実施の形態１における図３に相当する図であり、他の構成については、上記実施の形態１などと同様であるので、図示および説明を省略する。
　図１３に示すように、本実施の形態に係るＴＦＴ基板では、隔壁６０１６により７つの開口部６０１６ａ，６０１６ｂ，６０１６ｃ，６０１６ｄ，６０１６ｅ，６０１６ｆ，６０１６ｇが規定されている。この内、開口部６０１６ａ，６０１６ｇには、その底部に接続配線６０１５ａ，６０１５ｇがそれぞれ配されており、チャネル部として機能する部分ではない。
　なお、本実施の形態においては、図１３に示すように、開口部６０１６ａと開口部６０１６ｇとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部６０１６ｇについては、開口部６０１６ａ～６０１６ｆが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するＴＦＴ素子に属するものである。
　また、開口部６０１６ｂの底部には、ソース電極６０１４ａおよびドレイン電極６０１４ｆおよび親液層６０１９ａが配されており、開口部６０１６ｃの底部には、ソース電極６０１４ｂおよびドレイン電極６０１４ｇおよび親液層６０１９ｂが配されており、開口部６０１６ｄの底部には、ソース電極６０１４ｃおよびドレイン電極６０１４ｈおよび親液層６０１９ｃ，６０１９ｄが配されており、開口部６０１６ｅの底部には、ソース電極６０１４ｄおよびドレイン電極６０１４ｉおよび親液層６０１９ｅが配されており、開口部６０１６ｆの底部には、ソース電極６０１４ｅおよびドレイン電極６０１４ｊおよび親液層６０１９ｆが配されている。
　開口部６０１６ｂの底部におけるソース電極６０１４ａとドレイン電極６０１４ｆ、および開口部６０１６ｃの底部におけるソース電極６０１４ｂおよびドレイン電極６０１４ｇ、および開口部６０１６ｄの底部におけるソース電極６０１４ｃおよびドレイン電極６０１４ｈ、および開口部６０１６ｅの底部におけるソース電極６０１４ｄおよびドレイン電極６０１４ｉ、および開口部６０１６ｆの底部におけるソース電極６０１４ｅおよびドレイン電極６０１４ｊは、それぞれ正方形あるいは長方形状をしている。そして、ソース電極６０１４ａとドレイン電極６０１４ｆとは、各一辺同士が対向し、ソース電極６０１４ｂとドレイン電極６０１４ｇとも、各一辺同士が対向し、ソース電極６０１４ｃとドレイン電極６０１４ｈとも、各一辺同士が対向し、ソース電極６０１４ｄとドレイン電極６０１４ｉとも、各一辺同士が対向し、ソース電極６０１４ｅとドレイン電極６０１４ｊとも、各一辺同士が対向している。
　本実施の形態においては、開口部６０１６ｂの底部において、親液層６０１９ａはソース電極６０１４ａおよびドレイン電極６０１４ｆに対してＹ軸方向上側に離間した状態で配設されている。開口部６０１６ｃの底部における親液層６０１９ｂはソース電極６０１４ｂおよびドレイン電極６０１４ｇに対してＹ軸方向下側に離間した状態で配設されている。開口部６０１６ｄの底部における親液層６０１９ｃはソース電極６０１４ｃおよびドレイン電極６０１４ｈに対してＹ軸方向上側に離間した状態で配設され、親液層６０１９ｄはソース電極６０１４ｃおよびドレイン電極６０１４ｈに対してＹ軸方向下側に離間した状態で配設されている。開口部６０１６ｅの底部における親液層６０１９ｅはソース電極６０１４ｄおよびドレイン電極６０１４ｉに対してＹ軸方向上側に離間した状態で配設されている。開口部６０１６ｆの底部における親液層６０１９ｆはソース電極６０１４ｅおよびドレイン電極６０１４ｊに対してＹ軸方向下側に離間した状態で配設されている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、開口部６０１６ｂ，６０１６ｃ，６０１６ｄ，６０１６ｅ，６０１６ｆに対して有機半導体インクを塗布した場合、開口部６０１６ｂでは、開口部６０１６ａおよび開口部６０１６ｃおよび開口部６０１６ｄが隣接する側とは異なる矢印Ｆ32の側に有機半導体インクの表面プロファイルが偏り、開口部６０１６ｃでは、開口部６０１６ａおよび開口部６０１６ｂおよび開口部６０１６ｄが隣接する側とは異なる矢印Ｆ33の側に有機半導体インクの表面プロファイルが偏り、開口部６０１６ｄでは、開口部６０１６ｂおよび開口部６０１６ｃおよび開口部６０１６ｅおよび開口部６０１６ｆが隣接する側とは異なる矢印Ｆ34、Ｆ35の側に有機半導体インクの表面プロファイルが偏り、開口部６０１６ｅでは、開口部６０１６ｄおよび開口部６０１６ｆおよび開口部６０１６ｇが隣接する側とは異なる矢印Ｆ36の側に有機半導体インクの表面プロファイルが偏り、開口部６０１６ｆでは、開口部６０１６ｄおよび開口部６０１６ｅおよび開口部６０１６ｇが隣接する側とは異なる矢印Ｆ37の側に有機半導体インクの表面プロファイルが偏る。
　従って、本実施の形態の構成においても、上記実施の形態１と同様の効果を得ることができ、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　なお、本実施の形態においても、親液層６０１９ａ，６０１９ｂ，６０１９ｃ，６０１９ｄ，６０１９ｅ，６０１９ｆは、ソース電極６０１４ａ，６０１４ｂ，６０１４ｃ，６０１４ｄ，６０１４ｅおよびドレイン電極６０１４ｆ，６０１４ｇ，６０１４ｈ，６０１４ｉ，６０１４ｊと同一材料により構成されている。ただし、絶縁層よりも親液性が高ければ、これに限定されない。
　［その他の事項］
　上記実施の形態１～１３の一部では、開口部の底部で、一方の側とは反対側の他方の側において、ソース電極およびドレイン電極の何れも介在せずに、絶縁層と有機半導体層とが直に接する箇所が存在する形態を一例として採用したが、これに限らず、インクの表面プロファイルとの関係で、露出する絶縁層の表面積が相対的に大小の関係になればよい。
　上記実施の形態１～１３では、有機ＥＬ表示パネル１０に用いるＴＦＴ基板を一例としたが、適用対象はこれに限定されるものではない。例えば、液晶表示パネルや電界放出表示パネルなどに適用することもできる。さらに、電子ペーパなどにも適用することができる。
　また、上記実施の形態１～７の各構成材料は、一例として示したものであって、適宜変更が可能である。
　また、図２に示すように、上記実施の形態１に係る有機ＥＬ表示パネル１０では、トップエミッション型の構成を一例としたが、ボトムエミッション型を採用することもできる。その場合には、各使用材料およびレイアウト設計について、適宜の変更が可能である。
　また、上記では、隔壁が規定する開口部の開口形状について、長方形あるいは円形を一例として示したが、これ以外にも、種々の開口形状のものを採用することができる。例えば、図１４（ａ）に示すように、チャネル部に相当する開口部を正方形とすることや、図１４（ｂ）に示すように、一辺が円弧状で、残りの３辺が直線であるような形状の開口部とすることもできる。また、図１４（ｃ）に示すような円形の開口部をチャネル部あるいは非チャネル部に適用し、その周囲の一部を取り囲む円弧状の開口部を設けることもできる。勿論、チャネル部と非チャネル部の開口部の形状を相互に入れ替えることもできる。
　また、上記では、有機半導体インクを溢れ出させたくない開口部として、アノードなどとのコンタクトのための開口部を一例として採用したが、これ以外にも種々の開口部を採用することができる。例えば、形成したＴＦＴに不良が発見された場合に、不良セルにのみ、新たにＴＦＴを形成してリペアを行うリペア用の開口部を採用することができる。
　また、ＴＦＴ基板における隔壁の応力が非常に大きい場合などには、穴をあけて応力を緩和する場合が生じ得る。このような場合には、当該応力緩和用の穴には、インクを溢れ出さないようにすることが好ましい。なお、応力緩和用の穴については、有機半導体層が形成されることは特に問題とはならないが、当該穴に溢れ出した分だけ、本来、有機半導体層を形成しようとする箇所への有機半導体インクの量が減少することになり、有機半導体層の層厚みの制御という観点から望ましくない。即ち、有機半導体インクの溢れ出しにより、ＴＦＴの性能に影響を与えてしまう場合も考えられる。このような観点から、応力緩和用の穴にも有機半導体インクが溢れ出さないようにしておくことが望ましい。
　また、上記実施の形態１～１３では、親液層１０１９ａ，１０１９ｂ，２０１９ａ，２０１９ｂ，２０１９ｃ，２０１９ｄ，２１１９ａ，２１１９ｂ，２１１９ｃ，２１１９ｄ，２２１９ａ，２２１９ｂ，２２１９ｃ，２２１９ｄ，３０１９ａ，３０１９ｂ，３０１９ｃ，３０１９ｄ，３１１９ａ，３１１９ｂ，３１１９ｃ，３１１９ｄ，３２１９ａ，３２１９ｂ，３２１９ｃ，３２１９ｄ，４０１９ａ,４０１９ｂ,４０１９ｃ，４０１９ｄ，４１１９ａ,４１１９ｂ，４１１９ｃ，４１１９ｄ，４２１９ａ,４２１９ｂ，４２１９ｃ，４２１９ｄ，５０１９ａ,５０１９ｂ，５０１９ｃ，５１１９ａ，５１１９ｂ，５１１９ｃ，５１１９ｄ，６０１９ａ，６０１９ｂ，６０１９ｃ，６０１９ｄ，６０１９ｅ，６０１９ｆについて、ソース電極１０１４ａ，１０１４ｂ，２０１４ａ，２０１４ｂ，２１１４ａ，２１１４ｂ，２２１４ａ，２２１４ｂ，３０１４ａ，３０１４ｂ，３１１４ａ，３１１４ｂ，３２１４ａ，３２１４ｂ，４０１４ａ，４０１４ｂ，４１１４ａ，４１１４ｂ，４２１４ａ，４２１４ｂ，５０１４ａ，５０１４ｂ，５０１４ｃ，５１１４ａ，５１１４ｂ，５１１４ｃ，５１１４ｄ，６０１４ａ，６０１４ｂ，６０１４ｃ，６０１４ｄ，６０１４ｅおよびドレイン電極１０１４ｃ，１０１４ｄ，２０１４ｃ，２０１４ｄ，２１１４ｃ，２１１４ｄ，２２１４ｃ，２２１４ｄ，３０１４ｃ，３０１４ｄ，３１１４ｃ，３１１４ｄ，３２１４ｃ，３２１４ｄ，４０１４ｃ，４０１４ｄ，４１１４ｃ，４１１４ｄ，４２１４ｃ，４２１４ｄ，５０１４ｄ，５０１４ｅ，５０１４ｆ，５１１４ｅ，５１１４ｆ，５１１４ｇ，５１１４ｈ，６０１４ｆ，６０１４ｇ，６０１４ｈ，６０１４ｉ，６０１４ｊと同一の金属材料を用い形成することとしたが、使用材料については、これに限定されるものではない。異なる金属材料を用いてもよいし、金属以外の材料、例えば、樹脂材料を用いることも可能である。樹脂材料を用い親液層を形成する場合には、例えば、フッ素樹脂を用い形成される絶縁層（ゲート絶縁層）に対して、フッ素を抜いた材料を用いることも可能である。
　なお、親液層を、上記実施の形態１～１３のように、ソース電極およびドレイン電極と同一の金属材料を用い形成することとすれば、製造時における工程の増加を招くことがなく、製造コストの低減という観点から優位である。
　また、上記では、有機半導体インクを用い形成する有機半導体層を備える構成を一例に用いたが、本発明では向き半導体インクを用い形成する無機半導体層を備える構成についても、同様の構成を採用することができる。そして、上記同様の効果を得ることができる。例えば、無機半導体材料としては、アモルファス金属酸化物半導体を用いることができる。このような半導体は、その透明性という点から、ディスプレイおよび電子ペーパなどへの応用が期待されている。
　移動度の面でも、このような半導体は、高性能液晶および有機ＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）などで要求される３～２０［ｃｍ2／Ｖｓ］を実現し得る材料である。
　アモルファス金属酸化物半導体の代表的なものとしては、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含むアモルファスＩｎ－Ｚｎ－Ｏ酸化物半導体（ａ－ＩｎＺｎＯ）並びにそれに更にもう一種類の金属成分としてガリウム（Ｇａ）を含むアモルファスＩｎ－Ｇａ－Ｚｎ－Ｏ酸化物半導体（ａ－ＩｎＧａＺｎＯ）などが知られている。
　また、このような無機半導体については、例えば、国際出願ＷＯ２０１２／０３５２８１の記載を参照することもできる。
　さらに、本発明は、上記した有機半導体インクを溢れ出させたくない開口部を有する形態に限らず、有機半導体インクを溢れ出させたくない開口部を有しない形態にも適用することができる。具体的には、有機半導体層が形成される２以上の開口部が隣接して配置される形態において、隣接する開口部に有機半導体インクを溢れ出させないように隔壁を構成することとしてもよい。この場合、各開口部ごとに有機半導体インクを分離して存在させて成膜できるので、有機半導体インクが開口部間に跨って存在した状態で成膜させる場合に比べて、各開口部ごとの有機半導体層の層厚のバラツキを低減させ易くなり、この結果、良好な半導体特性や、歩留まりの向上が見込まれる。
　本発明は、有機ＥＬ表示パネルなどのパネルを備える表示装置に用いられ、高精細化によっても高品質なＴＦＴ装置を実現するのに有用である。
　　　　１．有機ＥＬ表示装置
　　　１０．有機ＥＬ表示パネル
　　　２０．駆動制御回路部
　　　２１～２４．駆動回路
　　　２５．制御回路
　　１０１．ＴＦＴ基板
　　１０２．平坦化膜
　　１０２ａ．コンタクトホール
　　１０３．アノード
　　１０４．透明導電膜
　　１０５．ホール注入層
　　１０６．バンク
　　１０７．ホール輸送層
　　１０８．有機発光層
　　１０９．電子輸送層
　　１１０．カソード
　　１１１．封止層
　　１１２．接着層
　　１１３．ＣＦ基板
　　５０１．マスク
　１０１１，１１３１．基板
　１０１２ａ，１０１２ｂ．ゲート電極
　１０１３．絶縁層
　１０１４ａ，１０１４ｂ，２０１４ａ，２０１４ｂ，２１１４ａ，２１１４ｂ，２２１４ａ，２２１４ｂ，３０１４ａ，３０１４ｂ，３１１４ａ，３１１４ｂ，３２１４ａ，３２１４ｂ，４０１４ａ，４０１４ｂ，４１１４ａ，４１１４ｂ，４２１４ａ，４２１４ｂ，５０１４ａ，５０１４ｂ，５０１４ｃ，５１１４ａ，５１１４ｂ，５１１４ｃ，５１１４ｄ，６０１４ａ，６０１４ｂ，６０１４ｃ，６０１４ｄ，６０１４ｅ．ソース電極
　１０１４ｃ，１０１４ｄ，２０１４ｃ，２０１４ｄ，２１１４ｃ，２１１４ｄ，２２１４ｃ，２２１４ｄ，３０１４ｃ，３０１４ｄ，３１１４ｃ，３１１４ｄ，３２１４ｃ，３２１４ｄ，４０１４ｃ，４０１４ｄ，４１１４ｃ，４１１４ｄ，４２１４ｃ，４２１４ｄ，５０１４ｄ，５０１４ｅ，５０１４ｆ，５１１４ｅ，５１１４ｆ，５１１４ｇ，５１１４ｈ，６０１４ｆ，６０１４ｇ，６０１４ｈ，６０１４ｉ，６０１４ｊ．ドレイン電極
　１０１５，２０１５ａ，２０１５ｄ，２１１５ａ，５１１５ｄ，２２１５ａ，２２１５ｄ，３０１５，３１１５，３２１５，４０１５，４１１５，４２１５，５０１５ａ，５０１５ｅ，５１１５ａ，５１１５ｆ，６０１５ａ，６０１５ｇ．接続配線
　１０１６，２０１６，２１１６，２２１６，３０１６，３１１６，３２１６，４０１６，４１１６，４２１６，５０１６，５１１６，６０１６．隔壁
　１０１６ａ，１０１６ｂ，１０１６ｃ，２０１６ａ，２０１６ｂ，２０１６ｃ，２０１６ｄ，２１１６ａ，２１１６ｂ，２１１６ｃ，２１１６ｄ，２２１６ａ，２２１６ｂ，２２１６ｃ，２２１６ｄ，３０１６ａ，３０１６ｂ，３０１６ｃ，３１１６ａ，３１１６ｂ，３１１６ｃ，３２１６ａ，３２１６ｂ，３２１６ｃ，４０１６ａ，４０１６ｂ，４０１６ｃ，４１１６ａ，４１１６ｂ，４１１６ｃ，４２１６ａ，４２１６ｂ，４２１６ｃ，５０１６ａ，５０１６ｂ，５０１６ｃ，５０１６ｄ，５０１６ｅ，５１１６ａ，５１１６ｂ，５１１６ｃ，５１１６ｄ，５１１６ｅ，５１１６ｆ，６０１６ａ，６０１６ｂ，６０１６ｃ，６０１６ｄ，６０１６ｅ，６０１６ｆ，６０１６ｇ．開口部
　１０１７ａ，１０１７ｂ．有機半導体層
　１０１８．パッシベーション膜
　１０１９ａ，１０１９ｂ，２０１９ａ，２０１９ｂ，２０１９ｃ，２０１９ｄ，２１１９ａ，２１１９ｂ，２１１９ｃ，２１１９ｄ，２２１９ａ，２２１９ｂ，２２１９ｃ，２２１９ｄ，３０１９ａ，３０１９ｂ，３０１９ｃ，３０１９ｄ，３１１９ａ，３１１９ｂ，３１１９ｃ，３１１９ｄ，３２１９ａ，３２１９ｂ，３２１９ｃ，３２１９ｄ，４０１９ａ,４０１９ｂ,４０１９ｃ、４０１９ｄ、４１１９ａ,４１１９ｂ，４１１９ｃ，４１１９ｄ，４２１９ａ,４２１９ｂ，４２１９ｃ，４２１９ｄ，５０１９ａ,５０１９ｂ，５０１９ｃ，５１１９ａ,５１１９ｂ，５１１９ｃ，５１１９ｄ，６０１９ａ，６０１９ｂ，６０１９ｃ，６０１９ｄ，６０１９ｅ，６０１９ｆ．親液層
　１１３２．カラーフィルタ
　１１３３．ブラックマトリクス
１０１６０．感光性レジスト材料膜
１０１７０ａ，１０１７０ｂ．有機半導体インク

Claims (19)

  1. 　互いに間隔をあけた状態で隣接配置された第１および第２の薄膜トランジスタ素子を備え、
    　各薄膜トランジスタ素子が、
    　ゲート電極と、
    　前記ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されたソース電極およびドレイン電極と、
    　前記ゲート電極と前記ソース電極および前記ドレイン電極との間に介挿された絶縁層と、
    　前記ソース電極と前記ドレイン電極との間の間隙、および前記ソース電極および前記ドレイン電極の上に形成され、前記ソース電極および前記ドレイン電極に対して密に接する半導体層と、
    　前記絶縁層上において、前記ソース電極および前記ドレイン電極とは別に形成され、前記絶縁層よりも高い親液性を有する親液層と、
    　を備え、
    　前記第１の薄膜トランジスタ素子における前記半導体層と、前記第２の薄膜トランジスタ素子における前記半導体層との間には、互いの間を区画する隔壁が形成されており、
    　前記隔壁は、前記第１の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極および前記親液層の各々の少なくとも一部と、第２の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極および前記親液層の各々の少なくとも一部とを別々に囲繞し、且つ、表面が撥液性を有しており、
    　前記第１の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極および前記親液層の各々の少なくとも一部を囲繞することで構成される開口部を第１開口部とし、前記第２の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極および前記親液層の各々の少なくとも一部を囲繞することで構成される開口部を第２開口部とするとき、
    　前記隔壁には、前記第１開口部に対して間隔をあけた状態で隣接し、且つ、前記第２開口部が隣接する側とは異なる側に、第３開口部が設けられており、
    　前記第３開口部は、その内部に半導体層が形成されておらず、チャネル部として機能する部分ではなく、
    　前記第１開口部の底部を平面視する場合において、当該第１開口部内の前記親液層の表面積の中心位置が、前記第１開口部の底部における面積の中心位置よりも、前記第３開口部が隣接する側とは異なる側に離れており、
    　前記第１開口部の底部と前記第２開口部の底部を平面視する場合において、前記第１開口部および前記第２開口部の一方では、その底部の前記親液層の表面積の中心位置が、当該開口部の底部における面積の中心位置よりも、他方の開口部が隣接する側とは異なる側に離れている
    　ことを特徴とする薄膜トランジスタ装置。
  2. 　前記第１開口部の底部では、前記第３開口部が隣接する側において、前記ソース電極および前記ドレイン電極および前記親液層の何れも介在せずに、前記絶縁層と前記半導体層とが直に接する箇所が存在する
    　ことを特徴とする請求項１に記載の薄膜トランジスタ装置。
  3. 　前記第１開口部の底部において、前記ソース電極および前記ドレイン電極および前記親液層の何れも介在せずに、前記絶縁層と前記半導体層とが直に接する箇所は、前記第３開口部が隣接する側とは異なる側にも存在し、
    　前記第１開口部を平面視する場合において、前記絶縁層と前記半導体層とが直に接する箇所の面積は、前記第１開口部の底部における中心位置を基準として、前記第３開口部が隣接する側の方が、前記第３開口部が隣接する側とは異なる側よりも大きい
    　ことを特徴とする請求項２に記載の薄膜トランジスタ装置。
  4. 　前記第１開口部の底部と前記第２開口部の底部を平面視する場合において、前記第１開口部および前記第２開口部の他方についても、その底部の前記親液層の表面積の中心位置が、当該開口部の底部における面積の中心位置よりも、前記一方の開口部が隣接する側とは異なる側に離れている
    　ことを特徴とする請求項１から請求項３の何れかに記載の薄膜トランジスタ装置。
  5. 　前記第３開口部および前記第１開口部および前記第２開口部は、平面視において、この順に直列配置されており、
    　前記第１開口部内の前記親液層の表面積の中心位置は、当該第１開口部の底部における面積の中心位置よりも、前記配列の方向に対して交差する方向の一方に向けて離れており、
    　前記第２開口部内の前記親液層の表面積の中心位置は、当該第２開口部の底部における面積の中心位置よりも、前記配列の方向に対して交差する方向の一方に向けて離れている
    　ことを特徴とする請求項１から請求項４の何れかに記載の薄膜トランジスタ装置。
  6. 　前記第１開口部内における前記親液層の表面積の中心位置が、前記第１開口部の底部における面積の中心位置よりも離れる方向と、前記第２開口部内における前記親液層の表面積の中心位置が、前記第２開口部の底部における面積の中心位置よりも離れる方向とは、反対向きである
    　ことを特徴とする請求項５に記載の薄膜トランジスタ装置。
  7. 　前記第１および前記第２の薄膜トランジスタ素子の各々において、前記親液層は、前記ソース電極および前記ドレイン電極と同一の材料を以って構成され、前記ソース電極および前記ドレイン電極の何れに対しても離間した状態で形成されている
    　ことを特徴とする請求項１から請求項６の何れかに記載の薄膜トランジスタ装置。
  8. 　前記第１開口部の底部を平面視する場合において、
    　前記ソース電極および前記ドレイン電極の各々における表面積の中心位置は、前記第１開口部の底部における中心位置に合致しており、
    　前記第２開口部の底部を平面視する場合において、
    　前記ソース電極および前記ドレイン電極の各々における表面積の中心位置は、前記第２開口部の底部における中心位置に合致している
    　ことを特徴とする請求項１から請求項７の何れかに記載の薄膜トランジスタ装置。
  9. 　前記第１開口部の底部を平面視する場合において、
    　前記ソース電極と前記ドレイン電極と前記親液層との表面積の和の中心位置が、前記第１開口部の底部における面積の中心位置から、前記第３開口部が隣接する側とは異なる側に離れており、
    　前記第２開口部の底部を平面視する場合において、
    　前記ソース電極と前記ドレイン電極と前記親液層との表面積の和の中心位置が、前記第２開口部の底部における面積の中心位置から、前記第１開口部が隣接する側とは異なる側に離れている
    　ことを特徴とする請求項１から請求項８の何れかに記載の薄膜トランジスタ装置。
  10. 　前記第１開口部の底部において、前記親液層は、当該第１開口部を臨む前記隔壁の側面部に対し、前記第３開口部が隣接する側で離間し、且つ、前記第３開口部が隣接する側とは異なる側で接している
    　ことを特徴とする請求項１から請求項９の何れかに記載の薄膜トランジスタ装置。
  11. 　前記隔壁の表面における撥液性は、前記第１および前記第２の薄膜トランジスタ素子の各々における前記絶縁層の前記半導体層との接触面よりも高く、且つ、前記第１および前記第２の薄膜トランジスタ素子の各々における前記絶縁層の前記半導体層との接触面の撥液性は、前記第１および前記第２の薄膜トランジスタ素子の各々における前記ソース電極および前記ドレイン電極および前記親液層の各表面よりも高い
    　ことを特徴とする請求項１から請求項１０の何れかに記載の薄膜トランジスタ装置。
  12. 　前記第３開口部の底部には、前記第１の薄膜トランジスタ素子における前記ソース電極もしくは前記ドレイン電極の一方、または、前記第２の薄膜トランジスタ素子における前記ソース電極もしくは前記ドレイン電極の一方に対して、電気的に接続する配線が形成されている
    　ことを特徴とする請求項１から請求項１１の何れかに記載の薄膜トランジスタ装置。
  13. 　請求項１から請求項１２の何れかに記載の薄膜トランジスタ装置と、
    　前記薄膜トランジスタ装置の上方に設けられ、コンタクトホールが形成された平坦化膜と、
    　前記平坦化膜上、および前記平坦化膜の前記コンタクトホールを臨む側面上に形成され、前記ドレイン電極または前記ソース電極と電気的に接続された下部電極と、
    　前記下部電極の上方に形成された上部電極と、
    　前記下部電極と前記上部電極との間に介挿された有機発光層と、
    を備え、
    　前記コンタクトホールは、前記第３開口部と連通している
    　ことを特徴とする有機ＥＬ表示素子。
  14. 　請求項１３に記載の有機ＥＬ表示素子を備える
    　ことを特徴とする有機ＥＬ表示装置。
  15. 　基板上に互いに間隔をあけた状態で隣接した第１および第２のゲート電極を形成する第１工程と、
    　前記第１および第２のゲート電極の上方を覆うように、絶縁層を形成する第２工程と、
    　前記絶縁層上において、前記第１のゲート電極に対応して、前記絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第１のソース電極および第１のドレイン電極を並設するとともに、当該第１のソース電極および第１のドレイン電極の何れに対しても離間した状態で、前記絶縁層よりも親液性が高い第１の親液層を形成し、且つ、前記第２のゲート電極に対応して、前記絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第２のソース電極および第２のドレイン電極を並設するとともに、当該第２のソース電極および第２のドレイン電極の何れに対しても離間した状態で、前記絶縁層よりも親液性が高い第２の親液層を形成する第３工程と、
    　前記絶縁層上において、前記第１および第２のソース電極上と前記第１および第２のドレイン電極上とその周辺領域を覆う状態で、感光性レジスト材料を積層する第４工程と、
    　前記積層された感光性レジスト材料をマスク露光してパターニングすることにより、前記第１のソース電極および前記第１のドレイン電極および前記第１の親液層の各々の少なくとも一部と、前記第２のソース電極および前記第２のドレイン電極および前記第２の親液層の各々の少なくとも一部とを、別々に囲繞し、且つ、表面が撥液性を有する隔壁を形成する第５工程と、
    　前記第１のソース電極および前記第１のドレイン電極および前記第１の親液層の各々の少なくとも一部を囲繞することにより構成される第１開口部の内部と、前記第２のソース電極および前記第２のドレイン電極および前記第２の親液層の各々の少なくとも一部を囲繞することにより構成される第２開口部の内部との各々に対し、半導体材料を塗布して乾燥させ、前記第１のソース電極および前記第１のドレイン電極に対して密に接する第１の半導体層と、前記第２のソース電極および前記第２のドレイン電極に対して密に接する第２の半導体層とを形成する第６工程と、
    を備え、
    　前記第５工程では、
    　前記第１開口部に対して間隔をあけた状態で隣接し、且つ、前記第２開口部とは異なる側に、第３開口部も設け、
    　前記第１開口部の底部を平面視する場合において、当該第１開口部内の前記第１の親液層の表面積の中心位置が、前記第１開口部の底部における面積の中心位置よりも、前記第３開口部が隣接する側とは異なる側に離れ、
    　前記第１開口部の底部と前記第２開口部の底部を平面視する場合において、前記第１開口部および前記第２開口部の一方では、その底部の親液層の表面積の中心位置が、当該開口部の底部における面積の中心位置よりも、他方の開口部が隣接する側とは異なる側に離れるように、
    　前記隔壁を形成する
    　ことを特徴とする薄膜トランジスタ装置の製造方法。
  16. 　前記第３工程では、
    　前記絶縁層上に金属膜を形成するサブ工程と、前記金属膜をエッチングするサブ工程と、を経ることにより、前記第１のソース電極および前記第１のドレイン電極および前記第１の親液層と、前記第２のソース電極および前記第２のドレイン電極および前記第２の親液層と、を形成する
    　ことを特徴とする請求項１５に記載の薄膜トランジスタ装置の製造方法。
  17. 　前記第５工程では、
    　前記第１開口部の底部では、前記第３開口部が隣接する側において、前記ソース電極および前記ドレイン電極および前記親液層の何れも介在せずに、前記絶縁層と前記第１の半導体層とが直に接する箇所が存在するように、
    　前記隔壁を形成する
    　ことを特徴とする請求項１５または請求項１６に記載の薄膜トランジスタ装置の製造方法。
  18. 　前記第５工程では、
    　前記第１開口部の底部において、前記ソース電極および前記ドレイン電極および前記親液層の何れも介在せずに、前記絶縁層と前記第１の半導体層とが直に接する箇所は、前記第３開口部が隣接する側とは異なる側にも存在し、
    　前記第１開口部を平面視する場合において、前記絶縁層と前記第１の半導体層とが直に接する箇所の面積は、前記第１開口部の底部における中心位置を基準として、前記第３開口部が隣接する側の方が、前記第３開口部が隣接する側とは異なる側よりも大きくなるように、
    　前記隔壁を形成する
    　ことを特徴とする請求項１７に記載の薄膜トランジスタ装置の製造方法。
  19. 　前記第２工程から前記第６工程では、
    　前記隔壁の表面における撥液性を、前記絶縁層における前記第１および第２の半導体層との各接触面よりも高くし、且つ、前記絶縁層における前記第１および第２の半導体層との接触面の撥液性を、前記第１および第２のソース電極と前記第１および第２のドレイン電極と前記第１および第２の親液層の各表面よりも高くする
    　ことを特徴とする請求項１５から請求項１８の何れかに記載の薄膜トランジスタ装置の製造方法。
PCT/JP2012/005995 2011-11-14 2012-09-21 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置 WO2013073086A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201280009472.2A CN103384911B (zh) 2011-11-14 2012-09-21 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
US13/968,571 US8969884B2 (en) 2011-11-14 2013-08-16 Thin-film transistor device and method for manufacturing same, organic electroluminescent display elements and organic electroluminescent display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-248804 2011-11-14
JP2011248804 2011-11-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/968,571 Continuation US8969884B2 (en) 2011-06-21 2013-08-16 Thin-film transistor device and method for manufacturing same, organic electroluminescent display elements and organic electroluminescent display device

Publications (1)

Publication Number Publication Date
WO2013073086A1 true WO2013073086A1 (ja) 2013-05-23

Family

ID=48429191

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/005995 WO2013073086A1 (ja) 2011-11-14 2012-09-21 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置

Country Status (4)

Country Link
US (1) US8969884B2 (ja)
JP (1) JPWO2013073086A1 (ja)
CN (1) CN103384911B (ja)
WO (1) WO2013073086A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017038372A1 (ja) * 2015-09-02 2017-03-09 日本写真印刷株式会社 能動素子、および能動素子の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073088A1 (ja) 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
WO2014156134A1 (ja) 2013-03-26 2014-10-02 パナソニック株式会社 電子デバイス及び電子デバイスの製造方法
KR102295584B1 (ko) * 2014-10-31 2021-08-27 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 표시 장치
KR20160055519A (ko) * 2014-11-10 2016-05-18 삼성디스플레이 주식회사 유기발광 표시패널 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142305A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JP2009272523A (ja) * 2008-05-09 2009-11-19 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05163488A (ja) 1991-12-17 1993-06-29 Konica Corp 有機薄膜エレクトロルミネッセンス素子
US5443922A (en) 1991-11-07 1995-08-22 Konica Corporation Organic thin film electroluminescence element
JP4517583B2 (ja) 2003-05-09 2010-08-04 セイコーエプソン株式会社 線パターン形成方法およびデバイスの製造方法
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20070033144A (ko) 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
KR20070052067A (ko) 2005-11-16 2007-05-21 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4961819B2 (ja) 2006-04-26 2012-06-27 株式会社日立製作所 電界効果トランジスタ及びその製造方法
JP5103957B2 (ja) * 2007-03-13 2012-12-19 コニカミノルタホールディングス株式会社 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法
JP5216237B2 (ja) 2007-05-16 2013-06-19 パナソニック株式会社 半導体素子及びその製造方法
EP2141964B1 (en) 2007-05-31 2011-09-07 Panasonic Corporation Organic EL element and manufacturing method thereof
JP5256676B2 (ja) * 2007-09-21 2013-08-07 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5417732B2 (ja) 2008-03-31 2014-02-19 住友化学株式会社 親液撥液パターンの形成方法および有機エレクトロルミネッセンス素子の製造方法
KR101534007B1 (ko) 2008-04-14 2015-07-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2010093093A (ja) * 2008-10-09 2010-04-22 Hitachi Ltd 半導体装置およびその製造方法
US8420465B2 (en) 2008-11-19 2013-04-16 Konica Minolta Holdings, Inc. Organic thin film transistor manufacturing method and organic thin film transistor
JP4951151B2 (ja) 2009-06-29 2012-06-13 パナソニック株式会社 有機ｅｌディスプレイパネル
KR102581069B1 (ko) 2010-02-05 2023-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
WO2011132215A1 (ja) 2010-04-19 2011-10-27 パナソニック株式会社 有機ｅｌ表示パネルおよびそれを備えた有機ｅｌ表示装置並びに有機ｅｌ表示パネルの製造方法
WO2012035281A1 (en) 2010-09-13 2012-03-22 Panasonic Corporation Method for manufacturing a metal oxide semiconductor
WO2013073088A1 (ja) 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
WO2013073089A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142305A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JP2009272523A (ja) * 2008-05-09 2009-11-19 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017038372A1 (ja) * 2015-09-02 2017-03-09 日本写真印刷株式会社 能動素子、および能動素子の製造方法
JP2017050432A (ja) * 2015-09-02 2017-03-09 日本写真印刷株式会社 能動素子、および能動素子の製造方法
US10008604B2 (en) 2015-09-02 2018-06-26 Nissha Printing Co., Ltd. Active device and method for manufacturing active device
TWI678799B (zh) * 2015-09-02 2019-12-01 日商日寫股份有限公司 主動元件及主動元件之製造方法

Also Published As

Publication number Publication date
CN103384911B (zh) 2016-09-28
US8969884B2 (en) 2015-03-03
JPWO2013073086A1 (ja) 2015-04-02
CN103384911A (zh) 2013-11-06
US20130334513A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
WO2013073088A1 (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
WO2013073089A1 (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
US8921867B2 (en) Thin-film transistor, display panel, and method for producing a thin-film transistor
WO2013073087A1 (ja) 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
WO2013073090A1 (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JP5806309B2 (ja) 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子とその製造方法、および有機ｅｌ表示装置
WO2013073086A1 (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JP5809266B2 (ja) 薄膜トランジスタ素子、有機ｅｌ表示素子、および有機ｅｌ表示装置
US10020323B2 (en) Thin-film transistor device and display device using same
JP2013105895A (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JP6779839B2 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
JP2013105894A (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12849876

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013544093

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12849876

Country of ref document: EP

Kind code of ref document: A1