WO2017038372A1 - 能動素子、および能動素子の製造方法 - Google Patents

能動素子、および能動素子の製造方法 Download PDF

Info

Publication number
WO2017038372A1
WO2017038372A1 PCT/JP2016/072945 JP2016072945W WO2017038372A1 WO 2017038372 A1 WO2017038372 A1 WO 2017038372A1 JP 2016072945 W JP2016072945 W JP 2016072945W WO 2017038372 A1 WO2017038372 A1 WO 2017038372A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
organic semiconductor
active element
partition wall
partition
Prior art date
Application number
PCT/JP2016/072945
Other languages
English (en)
French (fr)
Inventor
秀明 灘
Original Assignee
日本写真印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本写真印刷株式会社 filed Critical 日本写真印刷株式会社
Priority to KR1020177037875A priority Critical patent/KR101914898B1/ko
Priority to CN201680043593.7A priority patent/CN107851582B/zh
Priority to US15/542,910 priority patent/US10008604B2/en
Publication of WO2017038372A1 publication Critical patent/WO2017038372A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Definitions

  • the present invention relates to an active element using an organic semiconductor for a semiconductor layer.
  • a bank (partition) surrounding the ink is formed of an insulating material having liquid repellency by containing, for example, a fluorine component.
  • a bank is formed by, for example, a photolithography method or a printing method (see, for example, paragraphs 0028 and 0033 of Patent Document 1).
  • An insulator material containing a fluorine component such as polytetrafluoroethylene (PTFE) is suitable as a material for the partition wall because it has low wettability with respect to the organic semiconductor ink.
  • PTFE polytetrafluoroethylene
  • the displacement of the partition relative to the electrode is likely to occur.
  • the dimensions of the base material may change due to stretching or shrinkage of the base material as the thermal process such as film formation or heat treatment is repeatedly performed. Deviation is more likely to occur.
  • an object of the present invention is to provide an active element capable of suppressing the spread of wetting of the organic semiconductor ink and the positional deviation of the partition wall with respect to the electrode, and a method for manufacturing the active element.
  • the active element of the present invention that has achieved the above-described object includes a base material, a first electrode and a second electrode that are formed adjacent to each other on one main surface of the base material, and one main surface of the base material.
  • An organic semiconductor layer formed so as to cover at least a region between the first electrode and the second electrode, on one main surface of the substrate, on the outer side in the plane direction than the organic semiconductor layer, and And a partition formed in a region different from the region where the first electrode and the second electrode are formed, and the summary is that the partition is a conductive material.
  • the partition walls are made of a conductive material, the partition walls can be formed together in the step of forming the electrodes, and the step of separately providing the partition walls can be omitted.
  • the positional displacement of the partition wall with respect to the first electrode and the second electrode is suppressed, it becomes easy to control the wetting spread of the organic semiconductor ink.
  • a plurality of partition walls are formed, and an organic semiconductor layer is formed between one partition wall and another partition wall. Thereby, wetting of the organic semiconductor ink can be blocked while considering various electrode shapes.
  • One side of the first electrode and one side of the second electrode are arranged to face each other, one partition and the other partition are arranged to face each other, and the second of one side of the first electrode is arranged. It is preferable that the facing direction of one side of the electrode is orthogonal to the facing direction of one partition and the other partition. With the first electrode, the second electrode, one partition, and the other partition, wetting of the organic semiconductor ink can be blocked from four directions.
  • the conductive material of the partition wall is Cu. Since the wettability of Cu is lower than that of other conductive materials, if Cu is used as the material of the partition wall, the organic semiconductor ink can be prevented from spreading outward in the plane direction.
  • It preferably has an insulating layer formed on the organic semiconductor layer and a third electrode formed on the insulating layer, and the wettability of the partition wall is smaller than the wettability of the substrate.
  • the wettability of the partition wall is smaller than the wettability of the insulating layer.
  • a third electrode formed on the other main surface of the substrate, and the wettability of the partition wall is preferably smaller than the wettability of the substrate.
  • the wettability of the partition wall is smaller than the wettability of the first electrode and the second electrode. Thereby, it is suppressed that an organic semiconductor ink spreads out on a surface direction outer side across a partition.
  • the first electrode has a lower first electrode formed on one main surface of the substrate and an upper first electrode formed on the lower first electrode
  • the second electrode is The lower second electrode formed on the one main surface of the base material and the upper second electrode formed on the lower second electrode have wettability of the upper first electrode. It is preferable that the wettability of the lower first electrode is smaller than that of the lower second electrode, and the wettability of the upper second electrode is smaller than that of the lower second electrode. If the wettability of the electrode disposed on the lower side is higher than that of the electrode disposed on the upper side, the organic semiconductor ink is more likely to come into contact with the lower electrode than the upper electrode. As the contact area between the electrode and the organic semiconductor layer increases, the carrier injection efficiency from the lower electrode to the organic semiconductor layer, or from the organic semiconductor layer to the lower electrode increases, and the operation speed of the device improves.
  • the partition walls are preferably formed higher in the thickness direction of the substrate than at least a part of the first electrode and the second electrode. Thereby, it is further suppressed that the organic semiconductor ink spreads across the partition wall to the outside in the surface direction.
  • the method for manufacturing an active element of the present invention includes: a step of forming a first conductive layer on one main surface of a substrate; and a formation of a second conductive layer on the first conductive layer.
  • Forming a mask layer on the second conductive layer bringing the first conductive layer and the second conductive layer into contact with an etching solution and being covered with the mask layers of the first conductive layer and the second conductive layer
  • the first electrode and the second electrode adjacent on the one main surface of the base material and the region where the first electrode and the second electrode on the one main surface of the base material are formed by removing the non-existing region Forming a partition wall in a different region, outside the region between the first electrode and the second electrode; on one main surface of the substrate, at least between the first electrode and the second electrode
  • a step of forming an organic semiconductor layer so as to cover the region.
  • the partition walls are made of a conductive material, the partition walls can be formed together in the step of forming the first electrode and the second electrode, and the step of separately providing the partition walls is omitted. Can do.
  • the positional displacement of the partition wall with respect to the first electrode and the second electrode is suppressed, it becomes easy to control the wetting spread of the organic semiconductor ink.
  • the active element manufacturing method of the present invention includes: before forming the organic semiconductor layer; removing the mask layer covering the first electrode and the second electrode and the partition; and a portion constituting at least the partition on the second conductive layer Forming another mask layer on the first conductive layer; contacting the first electrode and the second electrode with another etching solution to remove a region not covered with the other mask layer of the second conductive layer; And exposing at least a part of the first electrode and the second electrode. Since at least a part of the first electrode and the second electrode is exposed, the partition is formed higher in the thickness direction than at least a part of the first electrode and the second electrode. Spreading of the organic semiconductor ink is further suppressed.
  • the material of the first conductive layer is ITO and the material of the second conductive layer is Cu.
  • ITO has a low energy barrier between the organic semiconductor layer and the carrier injection efficiency into the organic semiconductor layer is high.
  • Cu has a high conductivity, it contributes to an improvement in the operating speed of the active element. Further, since Cu is inexpensive, the productivity of active elements can be increased.
  • the partition is made of a conductive material, it is possible to form the partition together in the step of forming the electrode, and the step of separately providing the partition can be omitted.
  • the positional displacement of the partition wall with respect to the first electrode and the second electrode is suppressed, it becomes easy to control the wetting spread of the organic semiconductor ink.
  • the present invention when a film is used as the base material, even when a thermal process such as film formation or heat treatment is repeatedly performed, the position of the partition wall with respect to the electrode hardly occurs.
  • FIG. 1 represents a plan view of an active device of the present invention.
  • FIG. 2 is a sectional view of the active element shown in FIG. 1 taken along the line II-II.
  • the modification of the top view of the active element of this invention is represented.
  • 4 represents a cross-sectional view of the active element shown in FIG. 3 taken along the line IV-IV.
  • 5 shows a modification of the cross-sectional view of the active element shown in FIG. 5 shows a modification of the cross-sectional view of the active element shown in FIG. 5 shows a modification of the cross-sectional view of the active element shown in FIG.
  • the modification of the top view of the active element shown in FIG. 1 is represented.
  • Process sectional drawing which shows the manufacturing method of the active element of this invention is represented.
  • the schematic diagram which shows the evaluation method of the wetting spread width of the organic-semiconductor ink with respect to a conductive material is represented.
  • the photograph which shows the result of the wetting spread of the organic semiconductor ink with respect to Cu is represented.
  • the photograph which shows the result of the wetting spread of the organic semiconductor ink with respect to Au is represented.
  • the photograph which shows the result of the wetting spread of the organic semiconductor ink with respect to ITO is represented.
  • the photograph which shows the result of the wetting spread of the organic semiconductor ink with respect to IGZO is represented.
  • an active element is an element that performs signal amplification and rectification, and is, for example, an element such as a transistor, a thyristor, or a diode. Examples of these applications include displays, touch panels, solar cells, semiconductor lasers, pressure sensors, and biosensors.
  • the active element has a thickness direction and a surface direction.
  • the thickness direction of the active element is a direction in which the base material, the first electrode, the second electrode, and the organic semiconductor layer are laminated, and the surface direction of the active element is a direction orthogonal to the thickness direction.
  • FIG. 1 shows a plan view of the active element of the present invention
  • FIG. 2 shows a II-II cross-sectional view of the active element shown in FIG.
  • the active element 1 of the present invention includes a base material 2, a first electrode 5, a second electrode 6, an organic semiconductor layer 9, and a partition wall 12.
  • the base material 2 has one main surface and the other main surface, and is provided to support the first electrode 5, the second electrode 6, and the organic semiconductor layer 9.
  • a flexible substrate made of a polymer film such as polyethylene naphthalate (PEN), polyethylene terephthalate (PET), polyimide (PI), or a rigid substrate such as a glass substrate is preferably used.
  • PEN polyethylene naphthalate
  • PET polyethylene terephthalate
  • PI polyimide
  • a rigid substrate such as a glass substrate
  • the thickness of the base material 2 is preferably, for example, 5 ⁇ m or more, more preferably 10 ⁇ m or more, and further preferably 18 ⁇ m or more.
  • the thickness of the substrate 2 is preferably 200 ⁇ m or less, more preferably 150 ⁇ m or less, and further preferably 125 ⁇ m or less.
  • the thickness of the substrate 2 is preferably 10 ⁇ m or less, more preferably 7 ⁇ m or less, and further preferably 5 ⁇ m or less. Preferably, it is 0.1 ⁇ m or more, more preferably 0.5 ⁇ m or more, and further preferably 1 ⁇ m or more.
  • the active element 1 of the present invention has a first electrode 5 and a second electrode 6 that are formed adjacent to each other on one main surface of a substrate 2.
  • the first electrode 5, the second electrode 6, and a third electrode 11 (hereinafter also referred to collectively as “electrode”) to be described later are electrically connected to operate the active element 1.
  • the active element 1 is a transistor
  • the first electrode 5 corresponds to a source electrode
  • the second electrode 6 corresponds to a drain electrode
  • the third electrode 11 corresponds to a gate electrode.
  • the electrode material for example, conductive materials such as Cu, Al, Ag, C, Ni, Au, ITO, ZnO, IGO, IGZO, carbon nanotubes, graphene, and graphite can be used.
  • the electrode can be formed by, for example, a photolithography method or a printing method. From the viewpoint of improving the accuracy of the relative positions of the first electrode 5 and the second electrode 6, the first electrode 5 and the second electrode 6 are preferably formed by a photolithography method.
  • the thickness of the electrode is, for example, preferably 5 nm or more, more preferably 10 nm or more, and further preferably 20 nm or more in order to ensure the necessary electrical conductivity.
  • the upper limit of the thickness of the electrode is not particularly limited, but is preferably 1 ⁇ m or less, for example, from the viewpoint of suppressing an increase in the entire thickness of the active element 1 and shortening the etching time when using a photolithography method, It is more preferably 700 nm or less, and further preferably 500 nm or less.
  • the first electrode and the second electrode need only be formed adjacent to each other, and one side of the first electrode and one side of the second electrode may be arranged to face each other.
  • one side 5C of the first electrode 5 and the one side 6C of the second electrode are arranged to face each other.
  • the first electrode 5 or the second electrode 6 may be laminated.
  • the first electrode 5 includes a lower first electrode 5A formed on one main surface of the substrate 2 and an upper first electrode 5B formed on the lower first electrode 5A. You may have.
  • the second electrode 6 includes a lower second electrode 6A formed on one main surface of the substrate 2 and an upper second electrode formed on the lower second electrode 6A. You may have the electrode 6B.
  • the performance of the active element 1 can be enhanced by appropriately selecting the electrode material disposed on the lower side and the electrode material disposed on the upper side.
  • the wettability of the upper first electrode 5B is smaller than the wettability of the lower first electrode 5A, and the wettability of the upper second electrode 6B is smaller than the wettability of the lower second electrode 6A. If the wettability of the electrode disposed on the lower side is higher than that of the electrode disposed on the upper side, the organic semiconductor ink is more likely to come into contact with the lower electrode than the upper electrode. Depending on the size of the energy barrier between the electrode and the organic semiconductor layer 9, the larger the contact area between the electrode and the organic semiconductor layer 9, the greater the injection from the lower electrode to the organic semiconductor layer, or the organic semiconductor layer 9 to the lower electrode. The ratio of the generated charge (carrier injection efficiency) is increased, and the operation speed of the device is improved. The “wetting property” will be described later.
  • a material having high wettability to the organic semiconductor layer 9 and high carrier injection efficiency for example, ITO is preferably used.
  • the electrode disposed on the upper side in order to increase the operation speed of the active element 1, it is preferable to use a material having high conductivity and mobility, for example, Cu.
  • the area of the upper first electrode 5B may be larger than the area of the lower first electrode 5A (not shown).
  • the operation speed of the active element 1 can be increased by adopting a material having high conductivity and mobility as the material of the upper first electrode 5B.
  • the area of the upper second electrode 6B may be larger than the area of the lower second electrode 6A (not shown).
  • FIG. 3 shows a modification of the plan view of the active element shown in FIG. 1
  • FIG. 4 shows a IV-IV sectional view of the active element shown in FIG.
  • the area of the upper first electrode 5B may be smaller than the area of the lower first electrode 5A.
  • a material with high carrier injection efficiency is selected as the material of the lower first electrode 5A, carriers are efficiently injected from the electrode into the organic semiconductor layer 9, so that the performance of the active element 1 is improved. be able to.
  • the contact area between the lower first electrode 5A and the organic semiconductor layer 9 can be increased, and therefore further. Carrier injection efficiency is improved.
  • the area of the upper second electrode 6B may be smaller than the area of the lower second electrode 6A as shown in FIG.
  • the lower limit of the difference in electrode width between the lower first electrode 5A and the upper first electrode 5B is not particularly limited, and is preferably, for example, 1 ⁇ m or more, more preferably 3 ⁇ m or more, and further preferably 5 ⁇ m or more.
  • the upper limit of the difference between the electrode widths of the lower first electrode 5A and the upper first electrode 5B is not particularly limited, and is preferably 20 ⁇ m or less, more preferably 18 ⁇ m or less, and even more preferably 15 ⁇ m or less.
  • the difference in electrode width between the lower second electrode 6A and the upper second electrode 6B is also preferably set in the above range.
  • the distance between the first electrode 5 and the second electrode 6 is not particularly limited.
  • the first electrode 5 and the second electrode 6 is a drain electrode
  • the channel length, which is a length between 6, is preferably 20 ⁇ m or less, more preferably 15 ⁇ m or less, and even more preferably 10 ⁇ m or less. The shorter the channel length, the higher the transistor processing speed and integration.
  • the active element 1 of the present invention includes an insulating layer 10 formed on the organic semiconductor layer 9 and a third electrode 11 formed on the insulating layer 10. It is preferable.
  • the first electrode 5 is a source electrode
  • the second electrode 6 is a drain electrode
  • the third electrode 11 is a gate electrode
  • a top-gate transistor in which the gate electrode is disposed above the source electrode and the drain electrode. Can be configured.
  • the active element 1 of the present invention includes a third electrode 11 formed on one main surface of the base 2 and an insulating layer 10 formed on the third electrode 11. You may have.
  • the first electrode 5 is a source electrode
  • the second electrode 6 is a drain electrode
  • the third electrode 11 is a gate electrode
  • the gate electrode is below the source electrode and the drain electrode (side closer to the base material 2).
  • a bottom-gate transistor disposed in the gate can be configured.
  • the insulating layer 10 functions as a gate insulating film.
  • the insulating layer 10 is preferably formed from an insulating material such as SiO 2 or SiON.
  • the thickness of the insulating layer 10 is preferably 200 nm or more, more preferably 250 nm or more, and further preferably 300 nm or more.
  • the thickness of the insulating layer 10 is preferably 600 nm or less, more preferably 550 nm or less, and further preferably 500 nm or less.
  • the active element 1 of the present invention may have a third electrode 11 formed on the other main surface of the substrate 2.
  • the first electrode 5 is a source electrode
  • the second electrode 6 is a drain electrode
  • the third electrode 11 is a gate electrode
  • a transistor in which the substrate 2 also serves as a gate insulating film can be configured.
  • the organic semiconductor layer 9 is formed on one main surface of the substrate 2 so as to cover at least a region between the first electrode and the second electrode.
  • the organic semiconductor layer 9 functions as a channel region.
  • a material of the organic semiconductor layer 9 for example, pentacene, anthracene, tetracene, rubrene, polyacetylene, polythiophene, fullerene, carbon nanotube, or the like can be used.
  • the upper limit of the thickness of the organic semiconductor layer 9 is not particularly limited, but in order to obtain a thin active element 1, the thickness of the organic semiconductor layer 9 is preferably 200 nm or less, and more preferably 150 nm or less, for example. Preferably, it is 100 nm or less.
  • the organic semiconductor layer 9 is preferably formed by a printing method. More specifically, it is formed by applying a liquid mixture (hereinafter referred to as “organic semiconductor ink”) in which organic semiconductor molecules are dispersed in an organic solvent for application to the substrate 2 and then drying.
  • organic semiconductor ink a liquid mixture
  • organic semiconductor ink in which organic semiconductor molecules are dispersed in an organic solvent for application to the substrate 2 and then drying.
  • the organic semiconductor layer 9 is formed by a printing method, for example, mesitylene, toluene, chloroform, p-diisopropylbenzene, benzyl alcohol, or a mixed solvent thereof can be used as the organic solvent.
  • the partition wall 12 is provided to control the wetting and spreading of the organic semiconductor ink. As shown in FIG. 1, the partition wall 12 is on one main surface of the substrate 2, outside the organic semiconductor layer 9 in the surface direction, and in a region where the first electrode 5 and the second electrode 6 are formed. Are formed in different regions.
  • the position at which the partition wall 12 is formed is not particularly limited, but from the viewpoint of insulating the partition wall 12 from the first electrode 5 and the second electrode 6 to ensure the operating speed of the active element 1, as shown in FIG. 12 is not in contact with the first electrode 5 and the second electrode 6. That is, the partition wall 12 is preferably arranged outside the first electrode 5 and the second electrode 6 in the surface direction of the substrate 2.
  • the partition wall 12 is preferably arranged so as to surround the organic semiconductor layer 9 as much as possible except for the wiring. Thereby, wetting of the organic semiconductor ink can be reliably stopped.
  • the partition wall 12 is disposed so as to surround the organic semiconductor layer 9 in a range not in contact with the first electrode 5 and the second electrode 6.
  • FIG. 1 In the plan view of FIG. 1, two U-shaped partition walls 12 are shown. However, from the viewpoint of simplifying the shape of the partition wall 12, as shown in FIG. 8, the upper and lower sides of the channel region where the partition walls 12 ⁇ / b> A and 12 ⁇ / b> B are formed from the first electrode 5 and the second electrode 6 in plan view. It may be provided in a strip shape parallel to.
  • partition walls 12 are provided, and a plurality of partition walls 12 may be provided.
  • a plurality of partition walls 12 are formed as shown in FIGS. 1 and 3, and one partition wall 12A and another partition wall 12B It is preferable that the organic semiconductor layer 9 is formed between them. 1 and 3, the first electrode 5 and the second electrode 6 are formed so as to protrude outward in the plane direction (the left side of the first electrode 5 and the right side of the second electrode 6). (Not shown). Accordingly, the wetting and spreading of the organic semiconductor ink is blocked while avoiding portions protruding outward in the surface direction of the first electrode 5 and the second electrode 6.
  • one partition wall 12A and another partition wall 12B are formed, the arrangement relationship between one partition wall 12A and another partition wall 12B is not limited.
  • one partition wall 12A and another partition wall 12B can be disposed to face each other.
  • one side 5C of the first electrode 5 and one side 6C of the second electrode 6 are arranged to face each other, and one partition 12A and the other partition 12B are arranged to face each other.
  • the facing direction of one side 5C of the first electrode 5 and one side 6C of the second electrode 6 is preferably orthogonal to the facing direction of one partition 12A and the other partition 12B.
  • the partition wall 12 may be formed on the inner side in the left-right direction with respect to the first electrode 5 and the second electrode 6 as shown in FIG.
  • the partition wall 12 is a conductive material. Conventionally, when an insulating material is used as the material of the partition wall 12, a step of providing the partition wall 12 is necessary in addition to the step of forming electrodes. On the other hand, in the present invention, since the partition wall 12 is made of a conductive material, the partition wall 12 can be formed together in the step of forming the electrode, and the step of providing the partition wall 12 can be omitted. In addition, in the present invention, since the positional deviation of the partition wall 12 with respect to the first electrode 5 and the second electrode 6 is suppressed, it is easy to control the wetting spread of the organic semiconductor ink.
  • the conductive material of the partition wall 12 is, for example, Cu, Al, Ag, C, Ni, Au, ITO, ZnO, IGO, IGZO, carbon nanotube, graphene, graphite or the like.
  • the conductive material of the partition wall 12 is Cu. According to the verification described later, the wettability of Cu is very low compared to other conductive materials (Au, ITO, IGZO). Therefore, if Cu is used as the material of the partition wall 12, the organic semiconductor layer 9 is placed outward in the plane direction. Excessive spreading is suppressed.
  • the wettability of the partition wall 12 means the wettability of the organic semiconductor ink that forms the organic semiconductor layer 9 with respect to the partition wall 12.
  • the wettability of the base material 2 means the wettability of the organic semiconductor ink that forms the organic semiconductor layer 9 with respect to the base material 2
  • the wettability of the electrode means the organic semiconductor ink that forms the organic semiconductor layer 9.
  • the wettability can be evaluated by the following index.
  • the contact angle is an angle formed by a liquid surface and a solid surface, and is measured based on a wettability test method for the surface of a JIS R 3257: 1999 substrate glass. Although it is desirable that the contact angle of the liquid organic semiconductor ink is directly measured, in order to more easily evaluate the wettability, it is assumed that the contact angle of the organic semiconductor ink is proportional to the contact angle of water. The contact angle may be measured.
  • the contact angle between the partition wall 12 and the organic semiconductor ink is preferably 70 degrees or more, and more preferably 90 degrees or more. 110 degrees or more is more preferable.
  • the surface free energy can be obtained from the following extended Fowkes equation (1) and Young equation (2) using the contact angle and the surface tension value of the measurement liquid.
  • the contact angle measurement solution can be selected from pure water, liquid paraffin, glycerin, methylene iodide, n-hexadecane, ⁇ -bromonaphthalene, and the like.
  • the surface free energy of the partition wall 12 is small, the adhesive force of the organic semiconductor ink to the partition wall 12 is small, so that the organic semiconductor ink is difficult to spread in the surface direction. Therefore, the surface free energy of the partition wall 12 is preferably small.
  • the active element 1 has an insulating layer 10 formed on the organic semiconductor layer 9 and a third electrode 11 formed on the insulating layer 10.
  • the organic semiconductor ink that forms the organic semiconductor layer 9 is desirably disposed on the inner side in the plane direction than the partition wall 12 while spreading moderately on the substrate 2. For this reason, it is preferable that the wettability of the partition wall 12 is smaller than the wettability of the substrate 2.
  • the active element 1 has a third electrode 11 formed on one main surface of the substrate 2 and an insulating layer 10 formed on the third electrode 11.
  • the organic semiconductor ink that forms the organic semiconductor layer 9 spreads moderately on the insulating layer 10.
  • the organic semiconductor ink forming the organic semiconductor layer 9 is not formed on the substrate 2. Since it is desirable that the partition wall 12 is appropriately spread and disposed on the inner side in the plane direction than the partition wall 12, the wettability of the partition wall 12 is preferably smaller than the wettability of the substrate 2.
  • the wettability of the partition wall 12 is smaller than the wettability of the first electrode 5 and the second electrode 6. Thereby, it is suppressed that the organic semiconductor ink spreads out beyond the partition wall 12 in the surface direction.
  • the partition wall 12 may be configured by laminating a plurality of conductive materials. That is, the partition wall 12 may be a laminated body of a lower partition wall 13 formed on the main surface of the substrate 2 and an upper partition wall 14 formed on the lower partition wall 13.
  • the partition 12 when the partition 12 is formed together when the electrode is stacked using a plurality of conductive materials, the partition 12 has the same stacked structure as the electrode.
  • the wettability of the organic semiconductor ink with respect to the upper partition wall 14 is preferably lower than the wettability of the lower partition wall 13. Thereby, it is suppressed that organic-semiconductor ink spreads over the upper partition 14 to a surface direction outer side.
  • the partition wall 12 is preferably formed higher in the thickness direction of the base material than at least a part of the first electrode 5 and the second electrode 6. Thereby, it is further suppressed that the organic semiconductor ink spreads outside the partition wall 12 in the surface direction.
  • the lower limit of the height in the thickness direction of the partition wall 12 is not particularly limited, but the height of the partition wall 12 is preferably at least 1.2 times the height of the first electrode 5 and the second electrode 6, for example. It is more preferably 5 times or more, and still more preferably 1.8 times or more.
  • FIGS. 9 to 19 are process sectional views showing the active device manufacturing method of the present invention.
  • the manufacturing method of the active element of the present invention is as follows: (1) forming a first conductive layer on one main surface of the substrate; (2) forming a second conductive layer on the first conductive layer; (3) forming a mask layer on the second conductive layer; (4) By bringing the first conductive layer and the second conductive layer into contact with the etching solution, and removing the region not covered with the first conductive layer and the second conductive layer mask layer, on one main surface of the substrate The first electrode and the second electrode adjacent to each other and the region where the first electrode and the second electrode on one main surface of the substrate are formed are different regions between the first electrode and the second electrode.
  • the manufacturing method of the active element 1 of the present invention includes the step (8) of forming the organic semiconductor layer. (5) peeling the mask layer covering the first electrode, the second electrode, and the partition; (6) forming another mask layer on at least a portion constituting the partition on the second conductive layer; (7) By contacting the first electrode and the second electrode with another etching solution and removing a region not covered with the other mask layer of the second conductive layer, at least one of the first electrode and the second electrode A step of exposing a portion; May be included. By performing the steps (6) and (7), the size of the upper first electrode 5B relative to the lower first electrode 5A and the size of the upper second electrode 6B relative to the lower second electrode 6A can be adjusted. it can. Details of each step will be described.
  • Step of forming first conductive layer on one main surface of base material As shown in FIG. 9, the base material 2 is prepared. Although not shown, an adhesion layer, a planarization layer, an optical adjustment layer, and the like may be formed on the main surface of the substrate 2. Moreover, in order to form a terminal electrode and a via electrode in the base material 2, you may form the through-hole (not shown) which penetrates the base material 2 in the thickness direction. For the formation of the through hole, puncturing with a needle-like object, punching, laser processing or the like can be used.
  • the first conductive layer 3 is formed on one main surface of the substrate 2.
  • the first conductive layer 3 is for forming various electrodes such as a source electrode, a drain electrode, a gate electrode, a terminal electrode, and a via electrode.
  • the method for forming the first conductive layer 3 is not particularly limited, and for example, a vacuum deposition method or a sputtering method can be used. Moreover, when the through-hole which penetrates in the thickness direction is not formed in the base material 2, the 1st conductive layer 3 can also be formed into a film by sticking the conductive material formed in foil shape.
  • the second conductive layer 4 is formed on the first conductive layer 3. Similar to the first conductive layer 3, the second conductive layer 4 is for forming various electrodes such as a source electrode, a drain electrode, a gate electrode, a terminal electrode, and a via electrode.
  • the method for forming the second conductive layer 4 is not particularly limited, and for example, a vacuum deposition method or a sputtering method can be used in the same manner as the formation of the first conductive layer 3. Moreover, when the through-hole which penetrates in the thickness direction is not formed in the base material 2, the 2nd conductive layer 4 can also be formed into a film by sticking the conductive material formed in foil shape.
  • the material of the 1st conductive layer 3 is ITO. This is because ITO has a low energy barrier between the organic semiconductor layer 9 and high carrier injection efficiency into the organic semiconductor layer 9.
  • the material of the second conductive layer 4 is preferably Cu. Since Cu has a high conductivity, it contributes to an improvement in the operating speed of the active element 1. Further, since Cu is inexpensive, the productivity of the active element 1 can be increased.
  • mask layers 20a, 20b, and 20c are formed on the second conductive layer 4.
  • the mask layers 20a, 20b, and 20c determine the formation positions of the first electrode 5, the second electrode 6, and the partition wall 12, respectively.
  • a photosensitive resin composition such as a dry film resist or a liquid resist is applied on the second conductive layer 4.
  • the photosensitive resin includes a negative type in which the exposed portion is insoluble in the developer and a positive type in which the exposed portion is soluble in the developer.
  • a negative photosensitive resin is taken as an example. explain.
  • a resist is applied on the second conductive layer 4, and an electron beam or light (ultraviolet rays) is irradiated on the resist to draw a predetermined circuit shape on the resist.
  • the shape of the first electrode 5 and the second electrode 6 for example, a source electrode and a drain electrode in the case of a transistor
  • the partition wall 12 is drawn on the resist.
  • the circuit shape is transferred and baked on the resist.
  • resist exposed portions remain on the second conductive layer 4 as mask layers 20a, 20b, and 20c.
  • the mask layer can be formed of a dry film resist or a liquid resist, but is preferably formed of a dry film resist. Compared with the case where the mask layer is formed of a liquid resist, the solvent drying after applying the resist is unnecessary, so that productivity is improved.
  • the first conductive layer and the second conductive layer are brought into contact with the etching solution, and the first main surface of the base material is removed by removing a region not covered with the mask layer of the first conductive layer and the second conductive layer.
  • the first conductive layer 3 and the second conductive layer 4 are brought into contact with an etching solution. By this operation, as shown in FIG. 13, the regions of the first conductive layer 3 and the second conductive layer 4 that are not covered with the mask layer are removed.
  • the partition wall 12 is made of a conductive material, the partition wall 12 can be formed together in the process of forming the first electrode 5 and the second electrode 6, and the step of providing a separate partition is omitted. can do.
  • the positional shift of the partition wall 12 with respect to the first electrode 5 and the second electrode 6 is suppressed, it becomes easy to control the wetting spread of the organic semiconductor ink.
  • Step of peeling the mask layer covering the first electrode, the second electrode, and the partition wall The mask layer formed on the first electrode 5, the second electrode 6 and the partition wall 12 is brought into contact with the stripping solution and dissolved. Then, the mask layer covering the first electrode 5 and the second electrode 6 and the partition wall 12 is peeled off. As a result, as shown in FIG. 14, the first electrode 5, the second electrode 6, and the partition wall 12 are formed on one main surface of the substrate 2. The first electrode 5 and the second electrode 6 are formed adjacent to each other.
  • the partition wall 12 is a region different from the region where the first electrode 5 and the second electrode 6 are formed, and is formed outside the region between the first electrode 5 and the second electrode 6.
  • the first electrode 5 was formed from the lower first electrode 5 ⁇ / b> A formed from the first conductive layer 3 and the second conductive layer 4. And an upper first electrode 5B.
  • the second electrode 6 includes a lower second electrode 6 ⁇ / b> A formed from the second conductive layer 4 and an upper second electrode 6 ⁇ / b> B.
  • Step of forming another mask layer on at least a portion constituting the partition on the second conductive layer As shown in FIG. 15, in order to prevent the partition 12 from being etched, at least on the second conductive layer 4 Another mask layer 20 d may be formed on the portion constituting the partition wall 12.
  • the other mask layer forming method is the same as the mask layer 20a, 20b, 20c forming method described above.
  • the first electrode 5 and the second electrode 6 are brought into contact with another etching solution to remove a region not covered with another mask layer of the second conductive layer 4.
  • the upper first electrode 5B and the upper second electrode 6B are removed by bringing the first electrode 5 and the second electrode 6 into contact with another etching solution.
  • an etching solution that removes the second conductive layer 4 without removing the first conductive layer 3 is selected.
  • the other mask layer 20d is removed by bringing the other mask layer 20d into contact with the stripping solution and dissolving it.
  • the partition wall 12 is formed higher in the thickness direction than at least a part of the first electrode 5 and the second electrode 6.
  • An organic semiconductor layer 9 is formed so as to cover a region between the first electrode 5 and the second electrode 6.
  • the next step (9) can be performed.
  • Step of forming insulating layer 10 on organic semiconductor layer 9 and forming third electrode 11 on insulating layer 10 As shown in FIG. 19, insulating layer 10 is formed on organic semiconductor layer 9. Next, a third electrode 11 is formed on the insulating layer 10 as shown in FIG.
  • FIG. 5 and FIG. 19 each show an example in which steps (6) to (7) are performed.
  • a top gate type transistor in which the first electrode 5, the second electrode 6, and the third electrode 11 correspond to the source electrode, the drain electrode, and the gate electrode, respectively, is manufactured. Can do.
  • step (10) can be performed before the step (1).
  • Step of forming third electrode 11 on one main surface of base material 2 and forming insulating layer 10 on third electrode 11 Preparing base material 2, forming the first electrode on one main surface of base material 2 Three electrodes 11 are formed.
  • the third electrode 11 can be formed by a printing method or a photolithography method. When the photolithography method is used, a mask layer having a desired shape is formed on the third conductive layer after forming a third conductive layer (not shown) in the same manner as the formation of the first electrode 5 and the second electrode 6. Then, the third electrode 11 is formed by bringing the third conductive layer into contact with the etching solution.
  • the insulating layer 10 is formed on the third electrode 11.
  • FIG. 6 shows an example in which steps (6) to (7) are performed.
  • FIGS. 21, 22, 23, and 24 show how ink spreads when the conductive material is Cu, Au, ITO, or IGZO, respectively.
  • Printing device Ink-Jet (Dimatix (registered trademark) DMP-2831) manufactured by Fuji Film Co., Ltd.
  • Organic semiconductor ink Organic semiconductor; dif-TES-ADT 2wt% Solvent; mesitylene
  • the wetting spread width of the organic semiconductor ink in the vertical and horizontal directions of Cu was extremely small as compared with other conductive materials (Au, ITO, IGZO). Specifically, the wetting spread width in the lateral direction is approximately proportional to the length of the drawn line in any conductive material, whereas the wetting spread width in the vertical direction of Cu is about 1 of other conductive materials. / 4 or less. From this result, it was found that Cu is the most preferable material for the partition wall 12 because the wettability of Cu with respect to the organic semiconductor ink is lower than that of other conductive materials.
  • Active element 2 Base material 3: First conductive layer 4: Second conductive layer 5: First electrode 5A: Lower first electrode 5B: Upper first electrode 6: Second electrode 6A: Lower second electrode 6B: Upper second electrode 9: Organic semiconductor layer 10: Insulating layer 11: Third electrodes 12, 12A, 12B: Partition 13: Lower partition 14: Upper partitions 20a, 20b, 20c, 20d: Mask layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】　本発明は、電極に対する隔壁の位置ズレを抑制できる能動素子と、能動素子の製造方法を提供する。 【解決手段】　本発明の能動素子は、基材２と、基材２の一方主面上に隣り合って形成されている第１電極５および第２電極６と、基材２の一方主面上であって、少なくとも第１電極５と第２電極６の間の領域を覆うように形成されている有機半導体層９と、基材２の一方主面上であって、有機半導体層９よりも面方向外側で、かつ第１電極５および第２電極６が形成されている領域とは異なる領域に形成されている隔壁１２と、を有し、隔壁１２は導電材料である。

Description

能動素子、および能動素子の製造方法
　本発明は、半導体層に有機半導体を用いた能動素子に関するものである。
　近年、能動素子の薄型化、フレキシブル化、軽量化、大面積化等の要望が高まるにつれて、基材材料としてはポリエチレンナフタレート（ＰＥＮ）やポリイミド（ＰＩ）等の高分子フィルムが使用されている。これに伴い、半導体層として、当該フィルムの耐熱温度以下で成膜が可能な有機半導体を用いた能動素子が種々開発されている。有機半導体の成膜に印刷法を使用した場合、有機半導体を含有するインキのぬれ広がり方は能動素子の特性に直結するため、製造された素子毎に特性のバラツキが発生する可能性がある。当該インキのぬれ広がりを制御するために、インキを取り囲むバンク（隔壁）が、例えばフッ素成分を含有することにより撥液性を有する絶縁体材料によって形成される。このようなバンクは例えばフォトリソグラフィ法や印刷法によって形成される（例えば、特許文献１の段落００２８、００３３を参照）。
国際公開第２００８／１２０３５１号
　ポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素成分を含有する絶縁体材料は、有機半導体インキに対するぬれ性が低いため、隔壁の材料に適している。しかし、電極の形成工程とは別に隔壁の形成工程が必要となるため、電極に対する隔壁の位置ズレが発生しやすくなる。特に、基材としてフィルムを用いる場合には、成膜や熱処理などの熱プロセスが繰り返し行われるのに伴い、基材が延伸或いは収縮して寸法が変化することがあるため、電極に対する隔壁の位置ズレはより一層生じやすくなる。電極に対する隔壁の位置ズレを考慮して、バンクの位置や大きさの設計において余裕を設ける必要があり、これに伴い能動素子の面方向のサイズが増大する可能性がある。
　そこで本発明は、有機半導体インキのぬれ広がりと電極に対する隔壁の位置ズレを抑制できる能動素子と、能動素子の製造方法を提供することを目的とする。
　上記目的を達成し得た本発明の能動素子は、基材と、基材の一方主面上に隣り合って形成されている第１電極および第２電極と、基材の一方主面上であって、少なくとも第１電極と第２電極の間の領域を覆うように形成されている有機半導体層と、基材の一方主面上であって、有機半導体層よりも面方向外側で、かつ第１電極および第２電極が形成されている領域とは異なる領域に形成されている隔壁と、を有し、隔壁が導電材料である点に要旨を有する。本発明の能動素子は、隔壁が導電材料であるため、電極を形成する工程で隔壁を一緒に形成することが可能となり、別途隔壁を設ける工程を省略することができる。加えて、本発明では、第１電極と第２電極に対する隔壁の位置ズレが抑制されるため、有機半導体インキのぬれ広がりを制御しやすくなる。
　隔壁が複数形成されており、一の隔壁と他の隔壁との間に、有機半導体層が形成されていることが好ましい。これにより、多様な電極形状を考慮しつつ有機半導体インキのぬれ広がりを堰き止めることができる。
　第１電極の一つの辺と第２電極の一つの辺が対向して配置されており、一の隔壁と他の隔壁が対向して配置されており、第１電極の一つの辺の第２電極の一つの辺の対向方向と、一の隔壁と他の隔壁の対向方向が直交していることが好ましい。第１電極、第２電極、一の隔壁、他の隔壁によって、有機半導体インキのぬれ広がりを四方向から堰き止めることができる。
　隔壁の導電材料がＣｕであることが好ましい。Ｃｕのぬれ性は他の導電材料に比べて低いため、隔壁の材料としてＣｕを用いれば、有機半導体インキが面方向外側に広がることを抑制することができる。
　有機半導体層上に形成されている絶縁層と、絶縁層上に形成されている第３電極と、を有し、隔壁のぬれ性が、基材のぬれ性よりも小さいことが好ましい。これにより、有機半導体インキが基材上に適度に広がりつつ、隔壁よりも面方向内側に配置されやすくなる。
　基材の一方主面上に形成されている第３電極と、第３電極上に形成されている絶縁層と、を有し、第１電極、第２電極、有機半導体層が、絶縁層上に形成され、隔壁のぬれ性が、絶縁層のぬれ性よりも小さいことが好ましい。これにより、有機半導体インキが絶縁層上に適度に広がりつつ、隔壁よりも面方向内側に配置されやすくなる。
　基材の他方主面上に形成されている第３電極と、を有し、隔壁のぬれ性が、基材のぬれ性よりも小さいことが好ましい。これにより、有機半導体インキが基材上に適度に広がりつつ、隔壁よりも面方向内側に配置されやすくなる。
　隔壁のぬれ性が、第１電極および第２電極のぬれ性よりも小さいことが好ましい。これにより、隔壁を越えて面方向外側に有機半導体インキがぬれ広がることが抑制される。
　第１電極は、基材の一方主面上に形成されている下側第１電極と、下側第１電極上に形成されている上側第１電極とを有しており、第２電極は、基材の一方主面上に形成されている下側第２電極と、下側第２電極上に形成されている上側第２電極とを有しており、上側第１電極のぬれ性が、下側第１電極のぬれ性よりも小さく、上側第２電極のぬれ性が、下側第２電極のぬれ性よりも小さいことが好ましい。上側に配置される電極よりも下側に配置される電極のぬれ性が大きければ、有機半導体インキは上側の電極よりも下側の電極と接触しやすくなる。電極と有機半導体層の接触面積が大きいほど下側電極から有機半導体層、或いは有機半導体層から下側電極のキャリア注入効率が増加し、素子の動作速度が向上する。
　隔壁は、第１電極と第２電極の少なくとも一部よりも基材の厚み方向に高く形成されていることが好ましい。これにより、隔壁を越えて面方向外側に有機半導体インキが広がることがより一層抑制される。
　また、上記目的を達成し得た本発明の能動素子の製造方法は；基材の一方主面上に第１導電層を形成する工程と；第１導電層上に第２導電層を形成する工程と；第２導電層上にマスク層を形成する工程と；第１導電層および第２導電層をエッチング液に接触させて、第１導電層および第２導電層のマスク層で覆われていない領域を除去することにより、基材の一方主面上に隣り合う第１電極および第２電極と、基材の一方主面上の第１電極および第２電極が形成されている領域とは異なる領域であって、第１電極および第２電極の間の領域の外側に隔壁と、を形成する工程と；基材の一方主面上であって、少なくとも第１電極と第２電極の間の領域を覆うように有機半導体層を形成する工程と；を含む点に要旨を有する。本発明の能動素子の製造方法は、隔壁が導電材料であるため、第１電極、第２電極を形成する工程で隔壁を一緒に形成することが可能となり、別途隔壁を設ける工程を省略することができる。加えて、本発明では、第１電極と第２電極に対する隔壁の位置ズレが抑制されるため、有機半導体インキのぬれ広がりを制御しやすくなる。
　本発明の能動素子の製造方法は、有機半導体層を形成する前に；第１電極および第２電極および隔壁を覆うマスク層を剥離する工程と；第２導電層上の少なくとも隔壁を構成する部分に他のマスク層を形成する工程と；第１電極および第２電極を他のエッチング液に接触させて、第２導電層の他のマスク層で覆われていない領域を除去することにより、第１電極および第２電極の少なくとも一部を露出させる工程と；を含むことが好ましい。第１電極および第２電極の少なくとも一部が露出することにより、隔壁は、第１電極と第２電極の少なくとも一部よりも厚み方向に高く形成されるため、隔壁を越えて面方向外側に有機半導体インキが広がることがより一層抑制される。
　本発明の能動素子の製造方法において、第１導電層の材料がＩＴＯであり、第２導電層の材料がＣｕであることが好ましい。ＩＴＯは、有機半導体層との間のエネルギー障壁が低く、有機半導体層へのキャリア注入効率が高いからである。Ｃｕは導電率が高いため、能動素子の動作速度の向上に寄与する。また、Ｃｕは安価であるから、能動素子の生産性を高めることができる。
　本発明の能動素子とその製造方法は、隔壁が導電材料であるため、電極を形成する工程で隔壁を一緒に形成することが可能となり、別途隔壁を設ける工程を省略することができる。加えて、本発明では、第１電極と第２電極に対する隔壁の位置ズレが抑制されるため、有機半導体インキのぬれ広がりを制御しやすくなる。さらに、本発明は、基材としてフィルムを用いた場合に成膜や熱処理等の熱プロセスが繰り返し行われても、電極に対する隔壁の位置ズレが生じ難いものである。
本発明の能動素子の平面図を表す。 図１に示した能動素子のＩＩ－ＩＩ断面図を表す。 本発明の能動素子の平面図の変形例を表す。 図３に示した能動素子のＩＶ－ＩＶ断面図を表す。 図４に示した能動素子の断面図の変形例を表す。 図４に示した能動素子の断面図の変形例を表す。 図４に示した能動素子の断面図の変形例を表す。 図１に示した能動素子の平面図の変形例を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 導電材料に対する有機半導体インキのぬれ広がり幅の評価方法を示す概略図を表す。 Ｃｕに対する有機半導体インキのぬれ広がりの結果を示す写真を表す。 Ａｕに対する有機半導体インキのぬれ広がりの結果を示す写真を表す。 ＩＴＯに対する有機半導体インキのぬれ広がりの結果を示す写真を表す。 ＩＧＺＯに対する有機半導体インキのぬれ広がりの結果を示す写真を表す。
　以下、実施の形態に基づき本発明をより具体的に説明するが、本発明はもとより下記実施の形態によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。また、図面における種々部材の寸法比は、本発明の特徴を理解に資することを優先しているため、実際の寸法比とは異なる場合がある。
１．能動素子
　本発明において能動素子は、信号増幅や整流を行う素子であり、例えばトランジスタ、サイリスタ、ダイオード等の素子である。これらの応用例としては、例えば、ディスプレイ、タッチパネル、太陽電池、半導体レーザ、圧力センサー、生体センサー等がある。
　本発明において能動素子は、厚み方向と面方向を有する。能動素子の厚み方向は、基材、第１電極、第２電極、有機半導体層が積層される方向であり、能動素子の面方向は、厚み方向と直交する方向である。
　図１は、本発明の能動素子の平面図を表し、図２は、図１に示した能動素子のＩＩ－ＩＩ断面図を表す。図１～図２に示すように、本発明の能動素子１は、基材２と、第１電極５と、第２電極６と、有機半導体層９と、隔壁１２と、を有する。
　基材２は、一方主面と他方主面を有しており、第１電極５、第２電極６、有機半導体層９を支持するために設けられる。
　基材２は、例えば、ポリエチレンナフタレート（ＰＥＮ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）等の高分子フィルムからなるフレキシブル基板や、ガラス基板等のリジッド基板が好ましく用いられる。
　基材２の折れや破れを防止するために、基材２の厚みは、例えば５μｍ以上であることが好ましく、１０μｍ以上であることがより好ましく、１８μｍ以上であることがさらに好ましい。他方、能動素子１の薄型化の観点からは、基材２の厚みは、２００μｍ以下であることが好ましく、１５０μｍ以下であることがより好ましく、１２５μｍ以下であることがさらに好ましい。
　後述するように、基材２が絶縁層を兼ねるフィルムの場合には、基材２の厚みは、１０μｍ以下であることが好ましく、７μｍ以下であることがより好ましく、５μｍ以下であることがさらに好ましく、０．１μｍ以上であることが好ましく、０．５μｍ以上であることがより好ましく、１μｍ以上であることがさらに好ましい。
　図１に示すように、本発明の能動素子１は、基材２の一方主面上に隣り合って形成されている第１電極５および第２電極６とを有する。
　第１電極５、第２電極６、後述する第３電極１１（以下、まとめて「電極」と称することもある）は能動素子１を動作させるために電気的に接続されるものであり、例えば、能動素子１がトランジスタの場合には、第１電極５はソース電極に相当し、第２電極６はドレイン電極に相当し、第３電極１１はゲート電極に相当する。
　電極の材料は、例えば、Ｃｕ、Ａｌ、Ａｇ、Ｃ、Ｎｉ、Ａｕ、ＩＴＯ、ＺｎＯ、ＩＧＯ、ＩＧＺＯ、カーボンナノチューブ、グラフェン、グラファイト等の導電性材料を用いることができる。
　電極は、例えば、フォトリソグラフィ法や印刷法によって形成することができる。第１電極５と第２電極６の相対位置の精度を向上させる観点からは、第１電極５および第２電極６は、フォトリソグラフィ法によって形成されることが好ましい。
　電極の厚みは、必要な導電率を確保するために、例えば、５ｎｍ以上であることが好ましく、１０ｎｍ以上であることがより好ましく、２０ｎｍ以上であることがさらに好ましい。電極の厚みの上限は特に制限されないが、能動素子１全体の厚みが増大するのを抑制し、フォトリソグラフィ法を用いる場合にエッチング時間を短縮する観点から、例えば、１μｍ以下であることが好ましく、７００ｎｍ以下であることがより好ましく、５００ｎｍ以下であることがさらに好ましい。
　第１電極と第２電極は隣り合って形成されていればよく、第１電極の一つの辺と第２電極の一つの辺が対向して配置されていてもよい。例えば、図１では、第１電極５の一辺５Ｃと、第２電極の一辺６Ｃが対向するように配置されている。
　図２～図３に示すように、第１電極５または第２電極６は積層されていてもよい。詳細には、第１電極５は、基材２の一方主面上に形成されている下側第１電極５Ａと、下側第１電極５Ａ上に形成されている上側第１電極５Ｂとを有していてもよい。第１電極５と同様に、第２電極６は、基材２の一方主面上に形成されている下側第２電極６Ａと、下側第２電極６Ａ上に形成されている上側第２電極６Ｂとを有してもよい。下側に配置される電極材料と、上側に配置される電極材料を適切に選択することにより能動素子１の性能を高められる。
　上側第１電極５Ｂのぬれ性が、下側第１電極５Ａのぬれ性よりも小さく、上側第２電極６Ｂのぬれ性が、下側第２電極６Ａのぬれ性よりも小さいことが好ましい。上側に配置される電極よりも下側に配置される電極のぬれ性が大きければ、有機半導体インキは上側の電極よりも下側の電極と接触しやすくなる。電極と有機半導体層９の間のエネルギー障壁の大きさにもよるが、電極と有機半導体層９の接触面積が大きいほど下側電極から有機半導体層、或いは有機半導体層９から下側電極に注入される電荷の割合（キャリア注入効率）が増加し、素子の動作速度が向上する。なお、「ぬれ性」については後述する。
　下側に配置される下側第１電極５Ａや下側第２電極６Ａとしては、有機半導体層９に対するぬれ性が高く、キャリア注入効率が高い材料、例えばＩＴＯが好ましく用いられる。他方、上側に配置される電極としては、能動素子１の動作速度を高めるために、導電率や移動度が高い材料、例えばＣｕが用いられることが好ましい。
　上側第１電極５Ｂの面積は、下側第１電極５Ａの面積より大きくてもよい（図示せず）。この場合、上側第１電極５Ｂの材料として、導電率や移動度が高い材料を採用することにより、能動素子１の動作速度を高められる。同様の理由から、上側第２電極６Ｂの面積は、下側第２電極６Ａの面積より大きくてもよい（図示せず）。
　次に、図３～図４を用いて、上側第１電極５Ｂの面積が下側第１電極５Ａの面積より小さい例について説明する。図３は、図１に示した能動素子の平面図の変形例を表し、図４は、図３の能動素子のＩＶ－ＩＶ断面図を表す。図３～図４に示すように、上側第１電極５Ｂの面積は、下側第１電極５Ａの面積より小さくてもよい。この場合、下側第１電極５Ａの材料として、キャリア注入効率が高い材料を選択すれば、電極から有機半導体層９には効率的にキャリアが注入されるため、能動素子１の性能を向上することができる。また、下側第１電極５Ａの材料として、有機半導体インキに対するぬれ性が高い材料を採用すれば、下側第１電極５Ａと有機半導体層９の接触面積を増大することができるため、より一層キャリア注入効率が向上する。第１電極５と同様の理由から、上側第２電極６Ｂの面積は、図３に示すように、下側第２電極６Ａの面積より小さくてもよい。
　例えば、下側第１電極５Ａと上側第１電極５Ｂの電極幅の差の下限は特に制限されず、例えば、１μｍ以上が好ましく、３μｍ以上がより好ましく、５μｍ以上がさらに好ましい。他方、下側第１電極５Ａと上側第１電極５Ｂの電極幅の差の上限も特に制限されるものではなく、例えば、２０μｍ以下が好ましく、１８μｍ以下がより好ましく、１５μｍ以下がさらに好ましい。下側第２電極６Ａと上側第２電極６Ｂの電極幅の差も、上記範囲に好ましく設定される。
　第１電極５と第２電極６の間隔は特に制限されないが、例えば第１電極５がソース電極で、第２電極６がドレイン電極であるトランジスタの場合には、第１電極５と第２電極６の間の長さであるチャネル長は２０μｍ以下であることが好ましく、１５μｍ以下であることがより好ましく、１０μｍ以下であることがさらに好ましい。チャネル長が短いほど、トランジスタの処理速度と集積度を高めることができる。
　図５～図７は、図４に示した能動素子の断面図の変形例を表す。図５に示すように、本発明の能動素子１は、有機半導体層９上に形成されている絶縁層１０と、絶縁層１０上に形成されている第３電極１１と、を有していることが好ましい。この場合、第１電極５をソース電極、第２電極６をドレイン電極、第３電極１１をゲート電極とすると、ソース電極およびドレイン電極に対してゲート電極が上側に配置されるトップゲート型のトランジスタを構成することができる。
　図６に示すように、本発明の能動素子１は、基材２の一方主面上に形成されている第３電極１１と、第３電極１１上に形成されている絶縁層１０と、を有していてもよい。この場合、第１電極５をソース電極、第２電極６をドレイン電極、第３電極１１をゲート電極とすると、ソース電極およびドレイン電極に対してゲート電極は下側（基材２に近い側）に配置されるボトムゲート型のトランジスタが構成することができる。
　能動素子１がトランジスタの場合、絶縁層１０はゲート絶縁膜として機能する。絶縁層１０は、ＳｉＯ2、ＳｉＯＮ等の絶縁性材料から好ましく形成される。
　漏れ電流の抑制の観点から、絶縁層１０の厚みは、２００ｎｍ以上であることが好ましく、２５０ｎｍ以上であることがより好ましく、３００ｎｍ以上であることがさらに好ましい。他方、能動素子１の微細化の観点からは、絶縁層１０の厚みは６００ｎｍ以下であることが好ましく、５５０ｎｍ以下であることがより好ましく、５００ｎｍ以下であることがさらに好ましい。
　図７に示すように、本発明の能動素子１は、基材２の他方主面上に形成されている第３電極１１を有していてもよい。この場合、第１電極５をソース電極、第２電極６をドレイン電極、第３電極１１をゲート電極とすると、基材２がゲート絶縁膜を兼ねているトランジスタを構成することができる。
　図２に示すように、有機半導体層９は、基材２の一方主面上であって、少なくとも第１電極と第２電極の間の領域を覆うように形成されている。有機半導体層９は、トランジスタの場合にはチャネル領域として機能する。有機半導体層９の材料としては、例えば、ペンタセン、アントラセン、テトラセン、ルブレン、ポリアセチレン、ポリチオフェン、フラーレン、カーボンナノチューブ等を用いることができる。
　有機半導体層９の厚みの上限は特に制限されないが、薄型の能動素子１を得るためには、有機半導体層９の厚みは、例えば、２００ｎｍ以下であることが好ましく、１５０ｎｍ以下であることがより好ましく、１００ｎｍ以下であることがさらに好ましい。
　有機半導体層９は、印刷法によって好ましく形成される。詳細には、有機半導体の分子を塗布用の有機溶媒に分散させた混合液体（以下、「有機半導体インキ」と称する）を、基材２に塗布した後、乾燥させることにより形成される。
　印刷法によって有機半導体層９が形成される場合、有機溶媒としては、例えばメシチレン、トルエン、クロロホルム、ｐ－ジイソプロピルベンゼン、ベンジルアルコールやこれらの混合溶媒を用いることができる。
　隔壁１２は、有機半導体インキのぬれ広がりを制御するために設けられる。図１に示すように、隔壁１２は基材２の一方主面上であって、有機半導体層９よりも面方向外側で、かつ第１電極５および第２電極６が形成されている領域とは異なる領域に形成されている。
　隔壁１２が形成される位置は特に制限されないが、隔壁１２と、第１電極５および第２電極６を絶縁して能動素子１の動作速度を確保する観点から、図１に示すように、隔壁１２は、第１電極５および第２電極６と接していない。すなわち、隔壁１２は、基材２の面方向において、第１電極５および第２電極６よりも外側に配置されることが好ましい。
　図１に示すように、隔壁１２は、有機半導体層９を配線を除いて可能な限りとり囲むように配置されることが好ましい。これにより、有機半導体インキのぬれ広がりを確実に堰き止めることができる。
　図１では、第１電極５は、上側第１電極５Ｂ、上側第２電極６Ｂが、それぞれ下側第１電極５Ａ、下側第２電極６Ａよりも外側に配置されている。このため、隔壁１２は、第１電極５および第２電極６と接しない範囲で、有機半導体層９を取り囲むように配置されている。
　図１の平面図では、２つのコの字形状の隔壁１２が示されている。しかし、隔壁１２の形状を単純にする観点からは、図８に示すように、平面視において、隔壁１２Ａ、１２Ｂが第１電極５および第２電極６から形成されるチャネル領域の上側および下側に平行な帯状に設けられてもよい。
　隔壁１２は、少なくとも１つ設けられていればよく、複数設けられていてもよい。多様な電極形状を考慮しつつ有機半導体インキのぬれ広がりを堰き止めるためには、図１、図３に示すように、隔壁１２が複数形成されており、一の隔壁１２Ａと他の隔壁１２Ｂとの間に、有機半導体層９が形成されていることが好ましい。図１、図３では、第１電極５、第２電極６は面方向外側（第１電極５の左側と第２電極６の右側）に突出するように形成されており、当該突出部分が配線（図示せず）と接続される。これにより、第１電極５、第２電極６の面方向外側に突出している部分を避けつつ、有機半導体インキのぬれ広がりが堰き止められる。
　隔壁１２が複数形成されている場合、一の隔壁１２Ａと他の隔壁１２Ｂの配置関係は制限されず、例えば、一の隔壁１２Ａと他の隔壁１２Ｂを対向して配置することもできる。
　図８に示すように、第１電極５の一つの辺５Ｃと第２電極６の一つの辺６Ｃが対向して配置されており、一の隔壁１２Ａと他の隔壁１２Ｂが対向して配置されており、第１電極５の一つの辺５Ｃと第２電極６の一つの辺６Ｃの対向方向と、一の隔壁１２Ａと他の隔壁１２Ｂの対向方向が直交していることが好ましい。第１電極５、第２電極６、一の隔壁１２Ａ、他の隔壁１２Ｂの４つによって、有機半導体インキのぬれ広がりを四方向から堰き止めることができる。
　また、能動素子１の面方向のサイズを小さくするためには、図８に示すように、隔壁１２は第１電極５および第２電極６よりも左右方向の内側に形成されてもよい。
　隔壁１２は、導電材料である。従来、隔壁１２の材料として絶縁性材料を用いる場合には、電極を形成する工程とは別に隔壁１２を設ける工程が必要であった。これに対して本発明では、隔壁１２が導電材料であるため、電極を形成する工程で隔壁１２を一緒に形成することが可能となり、別途隔壁１２を設ける工程を省略することができる。加えて、本発明では、第１電極５と第２電極６に対する隔壁１２の位置ズレが抑制されるため、有機半導体インキのぬれ広がりを制御しやすい。
　隔壁１２の導電材料は、例えば、Ｃｕ、Ａｌ、Ａｇ、Ｃ、Ｎｉ、Ａｕ、ＩＴＯ、ＺｎＯ、ＩＧＯ、ＩＧＺＯ、カーボンナノチューブ、グラフェン、グラファイト等である。
　隔壁１２の導電材料がＣｕであることが好ましい。後述する検証によれば、Ｃｕのぬれ性は他の導電材料（Ａｕ、ＩＴＯ、ＩＧＺＯ）に非常に比べて低いため、隔壁１２の材料としてＣｕを用いれば、有機半導体層９が面方向外側に過度に広がることが抑制される。
　本発明において、隔壁１２のぬれ性とは、有機半導体層９を形成する有機半導体インキの隔壁１２に対するぬれ性を意味する。隔壁１２のぬれ性が高いほど、隔壁１２上にある有機半導体インキは面方向に広がりやすくなる。同様に、基材２のぬれ性とは、有機半導体層９を形成する有機半導体インキの基材２に対するぬれ性を意味し、電極のぬれ性とは、有機半導体層９を形成する有機半導体インキの電極に対するぬれ性を意味する。
　ぬれ性は、具体的には以下の指標によって評価することができる。
（１）接触角
　接触角は、液体面と固体面のなす角度であり、ＪＩＳ　Ｒ　３２５７：１９９９　基板ガラス表面のぬれ性試験方法に基づき測定される。液体の有機半導体インキの接触角が直接的に測定されることが望ましいが、より簡便にぬれ性を評価するために、有機半導体インキの接触角が水の接触角に比例するとみなして、水の接触角を測定してもよい。
　隔壁１２上にある有機半導体インキが面方向に広がり過ぎることを抑止するために、隔壁１２と有機半導体インキの接触角は、７０度以上であることが好ましく、９０度以上であることがより好ましく、１１０度以上であることがさらに好ましい。
（２）表面自由エネルギー
　ぬれ性の指標として固体表面の分子間力を数値化した表面自由エネルギーγＳ（単位：Ｎ／ｍ）を用いることもできる。表面自由エネルギーは接触角と測定液の表面張力の値を用いて、以下の拡張Ｆｏｗｋｅｓ式（１）式とＹｏｕｎｇ式（２）式から求めることができる。なお、接触角の測定液は純水、流動パラフィン、グリセリン、ヨウ化メチレン、ｎ－ヘキサデカン、α－ブロモナフタレンなどから選択することができる。
　γＬ（１＋ｃｏｓθ）／２＝（γＳｄ×γＬｄ）1/2＋（γＳｐ×γＬｐ）1/2＋（γＳｈ×γＬｈ）1/2・・・（１）
　γＳ＝γＳｄ＋γＳｐ＋γＳｈ・・・（２）
　γＬ：測定液の表面張力
　γＬｄ：測定液の表面張力分散成分
　γＬｐ：測定液の表面張力極性成分
　γＬｈ：測定液の表面張力水素結合成分
　γＳ：表面自由エネルギー
　γＳｄ：表面自由エネルギー分散成分
　γＳｐ：表面自由エネルギー極性成分
　γＳｈ：表面自由エネルギー水素結合成分
　隔壁１２の表面自由エネルギーが小さければ、有機半導体インキの隔壁１２に対する接着力は小さくなるため、有機半導体インキは面方向に広がりにくくなる。したがって、隔壁１２の表面自由エネルギーは小さいことが好ましい。
　図５に示すように、能動素子１が、有機半導体層９上に形成されている絶縁層１０と、絶縁層１０上に形成されている第３電極１１と、を有している場合には、有機半導体層９を形成する有機半導体インキは基材２上では適度に広がりつつ、隔壁１２よりも面方向内側に配置されることが望まれる。このため、隔壁１２のぬれ性が、基材２のぬれ性よりも小さいことが好ましい。
　他方、図６に示すように、能動素子１が、基材２の一方主面上に形成されている第３電極１１と、第３電極１１上に形成されている絶縁層１０と、を有し、第１電極５、第２電極６、有機半導体層９が、絶縁層１０上に形成される場合には、有機半導体層９を形成する有機半導体インキは、絶縁層１０上に適度に広がりつつ、隔壁１２よりも面方向内側に配置されることが望まれる。このため、隔壁１２のぬれ性が、絶縁層１０のぬれ性よりも小さいことが好ましい。
　図７に示すように、能動素子１が基材２の他方主面上に形成されている第３電極１１を有する場合には、有機半導体層９を形成する有機半導体インキは基材２上では適度に広がりつつ、隔壁１２よりも面方向内側に配置されることが望ましいため、隔壁１２のぬれ性が、基材２のぬれ性よりも小さいことが好ましい。
　隔壁１２のぬれ性が、第１電極５および第２電極６のぬれ性よりも小さいことが好ましい。これにより、隔壁１２を越えて面方向外側に有機半導体インキがぬれ広がることが抑制される。
　図２に示すように、隔壁１２は、複数の導電材料が積層されて構成されてもよい。すなわち、隔壁１２は、基材２の主面上に形成されている下側隔壁１３と、下側隔壁１３上に形成されている上側隔壁１４の積層体であってもよい。例えば、電極を複数の導電材料を用いて積層する際に隔壁１２も一緒に形成される場合には、隔壁１２は、電極と同じ積層構造を有する。この場合、有機半導体インキの上側隔壁１４に対するぬれ性が、下側隔壁１３のぬれ性よりも低いことが好ましい。これにより、上側隔壁１４を越えて面方向外側に有機半導体インキが広がることが抑制される。
　隔壁１２は、第１電極５と第２電極６の少なくとも一部よりも基材の厚み方向に高く形成されていることが好ましい。これにより、隔壁１２を越えて面方向外側に有機半導体インキが広がることがより一層抑制される。
　隔壁１２の厚み方向の高さの下限は特に制限されないが、隔壁１２の高さは、例えば、第１電極５および第２電極６の高さの１．２倍以上であることが好ましく、１．５倍以上であることがより好ましく、１．８倍以上であることがさらに好ましい。
２．能動素子の製造方法
　図９～図１９は、本発明の能動素子の製造方法を示す工程断面図を表す。
　本発明の能動素子の製造方法は、
（１）基材の一方主面上に第１導電層を形成する工程と、
（２）第１導電層上に第２導電層を形成する工程と、
（３）第２導電層上にマスク層を形成する工程と、
（４）第１導電層および第２導電層をエッチング液に接触させて、第１導電層および第２導電層マスク層で覆われていない領域を除去することにより、基材の一方主面上に隣り合う第１電極および第２電極と、基材の一方主面上の第１電極および第２電極が形成されている領域とは異なる領域であって、第１電極および第２電極の間の領域の外側に隔壁と、
を形成する工程と、
（８）基材の一方主面上であって、少なくとも第１電極と第２電極の間の領域を覆うように有機半導体層を形成する工程と、を含むものである。
　また、能動素子１の性能を高めるために、本発明の能動素子１の製造方法は、有機半導体層を形成する工程（８）の前に、
　（５）第１電極および第２電極および隔壁を覆うマスク層を剥離する工程と、
　（６）第２導電層上の少なくとも隔壁を構成する部分に他のマスク層を形成する工程と、
　（７）第１電極および第２電極を他のエッチング液に接触させて、第２導電層の他のマスク層で覆われていない領域を除去することにより、第１電極および第２電極の少なくとも一部を露出させる工程と、
を含んでいてもよい。工程（６）および（７）を実施することにより、下側第１電極５Ａに対する上側第１電極５Ｂの大きさや、下側第２電極６Ａに対する上側第２電極６Ｂの大きさを調整することができる。各工程の詳細について説明する。
（１）基材の一方主面上に第１導電層を形成する工程
　図９に示すように、基材２を準備する。図示していないが、基材２の主面上には、密着層、平坦化層、光学調整層等が形成されてもよい。また、基材２には、端子電極やビア電極を形成するために、基材２を厚み方向に貫通する貫通孔（図示せず）を形成してもよい。貫通孔の形成には、針状物による穿刺、パンチング、レーザー加工等を用いることができる。
　図１０に示すように、基材２の一方主面上に第１導電層３を形成する。第１導電層３は、ソース電極、ドレイン電極、ゲート電極、端子電極、ビア電極等の各種電極を形成するためのものである。
　第１導電層３を形成する方法は特に限定されず、例えば、真空蒸着法やスパッタリング法を用いることができる。また、基材２に厚み方向に貫通する貫通孔が形成されない場合には、箔状に形成された導電性材料を貼り付けることにより第１導電層３を成膜することもできる。
（２）第１導電層上に第２導電層を形成する工程
　図１１に示すように、第１導電層３上に第２導電層４を形成する。第１導電層３と同様に、第２導電層４もソース電極、ドレイン電極、ゲート電極、端子電極、ビア電極等の各種電極を形成するためのものである。
　第２導電層４を形成する方法は特に限定されず、第１導電層３の成膜と同様に、例えば、真空蒸着法やスパッタリング法を用いることができる。また、基材２に厚み方向に貫通する貫通孔が形成されない場合には、箔状に形成された導電性材料を貼り付けることにより第２導電層４を成膜することもできる。
　第１導電層３と第２導電層４の材料は、例えば、Ｃｕ、Ａｌ、Ａｇ、Ｃ、Ｎｉ、Ａｕ、ＩＴＯ、ＺｎＯ、ＩＧＯ、ＩＧＺＯ、カーボンナノチューブ、グラフェン、グラファイト等の導電性材料を用いることができる。中でも、第１導電層３の材料がＩＴＯであることが好ましい。ＩＴＯは、有機半導体層９との間のエネルギー障壁が低く、有機半導体層９へのキャリア注入効率が高いからである。他方、第２導電層４の材料は、Ｃｕであることが好ましい。Ｃｕは導電率が高いため、能動素子１の動作速度の向上に寄与する。また、Ｃｕは安価であるから、能動素子１の生産性を高めることができる。
（３）第２導電層上にマスク層を形成する工程
　図１２に示すように、第２導電層４上にマスク層２０ａ、２０ｂ、２０ｃを形成する。マスク層２０ａおよび２０ｂ、２０ｃはそれぞれ第１電極５および第２電極６、隔壁１２の形成位置を決める。
　マスク層の具体的な形成方法は以下のとおりである。第２導電層４の上に、ドライフィルムレジストや液体レジスト等の感光性樹脂組成物（感光性樹脂以外に硬化剤、溶剤等を含む。以下、単に「感光性樹脂」という）を塗布する。感光性樹脂には、露光部分が現像液に対して不溶性となるネガ型と、露光部分が現像液に対して可溶性となるポジ型があるが、以下ではネガ型の感光性樹脂を例にして説明する。第２導電層４上にレジストが塗布され、当該レジストの上から電子ビームや光（紫外線）を照射して、レジストに所定の回路形状を描画する。レジストには、第１電極５と第２電極６（例えば、トランジスタの場合には、ソース電極とドレイン電極）、隔壁１２の形状が描画される。
　露光装置（図示していない）を用いて、基材２の一方主面側からレジストを露光することによって、レジストに対して回路形状の転写、焼き付けを行う。
　レジストに現像液を接触させることによって、各レジストの未露光部分は現像液に対して溶解する。その結果、図１２に示すように、レジスト露光部分がマスク層２０ａ、２０ｂ、２０ｃとして第２導電層４上に残る。
　マスク層は、ドライフィルムレジストや液体レジストで形成することができるが、ドライフィルムレジストで形成されていることが好ましい。マスク層が液体レジストで形成されている場合と比較して、レジストを塗布した後の溶剤乾燥が不要なため、生産性が高められる。
（４）第１導電層および第２導電層をエッチング液に接触させて、第１導電層および第２導電層のマスク層で覆われていない領域を除去することにより、基材の一方主面上に隣り合う第１電極および第２電極と、基材の一方主面上の第１電極および第２電極が形成されている領域とは異なる領域であって、第１電極および第２電極の間の領域の外側に隔壁とを形成する工程
　第１導電層３および第２導電層４をエッチング液に接触させる。この操作によって、図１３に示すように、第１導電層３および第２導電層４のマスク層で覆われていない領域が除去される。
　このように、本発明では、隔壁１２が導電材料であるため、第１電極５、第２電極６を形成する工程で隔壁１２を一緒に形成することが可能となり、別途隔壁を設ける工程を省略することができる。加えて、本発明では、第１電極５と第２電極６に対する隔壁１２の位置ズレが抑制されるため、有機半導体インキのぬれ広がりを制御しやすくなる。
（５）第１電極および第２電極および隔壁を覆うマスク層を剥離する工程
　第１電極５、第２電極６、隔壁１２上に形成されたマスク層を剥離液に接触させて溶解することにより、第１電極５および第２電極６および隔壁１２を覆うマスク層を剥離する。その結果、図１４に示すように、基材２の一方の主面上に第１電極５と、第２電極６と、隔壁１２とが形成される。第１電極５および第２電極６は隣り合って形成されている。また、隔壁１２は、第１電極５および第２電極６が形成されている領域とは異なる領域であって、第１電極５および第２電極６の間の領域の外側に形成されている。第１導電層３上に第２導電層４を形成していたため、第１電極５は、第１導電層３から形成された下側第１電極５Ａと、第２導電層４から形成された上側第１電極５Ｂとを有している。また、第１電極５と同様に、第２電極６は、第２導電層４から形成された下側第２電極６Ａと、上側第２電極６Ｂを有している。
（６）第２導電層上の少なくとも隔壁を構成する部分に他のマスク層を形成する工程
　図１５に示すように、隔壁１２がエッチングされるのを防ぐために、第２導電層４上の少なくとも隔壁１２を構成する部分に他のマスク層２０ｄを形成してもよい。他のマスク層の形成方法は、上述したマスク層２０ａ、２０ｂ、２０ｃの形成方法と同様である。
（７）第１電極および第２電極を他のエッチング液に接触させて、第２導電層の他のマスク層で覆われていない領域を除去することにより、第１電極および第２電極の少なくとも一部を露出させる工程
　図１６に示すように、第１電極５および第２電極６を他のエッチング液に接触させて、第２導電層４の他のマスク層で覆われていない領域を除去することにより、第１電極および第２電極の少なくとも一部を露出させてもよい。具体的には、第１電極５および第２電極６を他のエッチング液に接触することにより、上側第１電極５Ｂと、上側第２電極６Ｂを除去する。ここで用いる他のエッチング液としては、第１導電層３を除去せず、第２導電層４を除去するエッチング液を選択する。
　図１７に示すように、他のマスク層２０ｄを剥離液に接触させて溶解することにより、他のマスク層２０ｄを除去する。図１４と比べると、隔壁１２が、第１電極５と第２電極６の少なくとも一部よりも厚み方向に高く形成されている。これにより、有機半導体層９を形成する工程（５）において、隔壁１２を越えて面方向外側に有機半導体インキが広がることがより一層抑制される。
（８）基材の一方主面上であって、少なくとも第１電極と第２電極の間の領域を覆うように有機半導体層を形成する工程
　基材２の一方主面上であって、少なくとも第１電極５と第２電極６の間の領域を覆うように有機半導体層９を形成する。これにより、第１導電層３および第２導電層４が除去された基材２の一方の主面上に有機半導体層９が形成された能動素子１を製造することができる。なお、工程（６）および（７）を実施しない場合には、図２に示すような能動素子１が得られ、工程（６）および（７）を実施した場合には、図１８に示す能動素子１が得られる。
　トップゲート型のトランジスタを得るために、工程（８）の後、次の工程（９）を実施することができる。
（９）有機半導体層９上に絶縁層１０を形成し、絶縁層１０上に第３電極１１を形成する工程
　図１９に示すように、有機半導体層９上に絶縁層１０を形成する。次いで、図５に示すように絶縁層１０上に第３電極１１を形成する。ここで、図５、図１９は、いずれも工程（６）～（７）を実施した場合の例を表している。
　このように、工程（９）を実施することにより、第１電極５、第２電極６、第３電極１１がそれぞれソース電極、ドレイン電極、ゲート電極に相当するトップゲート型のトランジスタを製造することができる。
　また、ボトムゲート型のトランジスタを得るために、工程（１）の前に以下の工程（１０）を実施することができる。
（１０）基材２の一方主面上に第３電極１１を形成し、第３電極１１上に絶縁層１０を形成する工程
　基材２を準備し、基材２の一方主面上に第３電極１１を形成する。第３電極１１の形成は、印刷法やフォトリソグラフィ法を用いることができる。フォトリソグラフィ法を用いる場合には、第１電極５、第２電極６の形成と同様に、第３導電層（図示せず）を形成した後、第３導電層上に所望の形状のマスク層を形成し、第３導電層をエッチング液に接触させることにより、第３電極１１を形成する。
　次いで、第３電極１１上に絶縁層１０を形成する。
　工程（１０）を実施することによって、図６に示すように、第１電極５、第２電極６、第３電極１１がそれぞれソース電極、ドレイン電極、ゲート電極に相当するボトムゲート型のトランジスタを製造することができる。ここで、図６は工程（６）～（７）を実施した場合の例を表している。
（検証）
　以下に示す印刷装置を用いて、縦方向と横方向を有するＣｕ、Ａｕ、ＩＴＯ、ＩＧＺＯの導電材料に対して、図２０に示すように、有機半導体インキを用いて長さ７５０μｍの線を印刷し、有機半導体インキのぬれ広がりが収まった後に縦方向および横方向における有機半導体インキのぬれ広がり幅をそれぞれ３回ずつ測定した。縦方向および横方向におけるインキのぬれ広がり幅の測定値（単位：μｍ）と、３回の測定値の平均（単位：μｍ）を表１に示す。また、導電材料がＣｕ、Ａｕ、ＩＴＯ、ＩＧＺＯの場合のインキのぬれ広がりの様子を、図２１、図２２、図２３、図２４にそれぞれ表す。
＜描画条件＞
印刷装置：富士フィルム株式会社製
　　　　　Ｉｎｋ－Ｊｅｔ　（Ｄｉｍａｔｉｘ（登録商標）　ＤＭＰ－２８３１）
有機半導体インキ：有機半導体；ｄｉｆ－ＴＥＳ－ＡＤＴ　２ｗｔ％
　　　　　　　　　溶媒；メシチレン
Figure JPOXMLDOC01-appb-T000001
　表１、図２１～図２４に示すように、Ｃｕの縦方向および横方向における有機半導体インキのぬれ広がり幅は、他の導電材料（Ａｕ、ＩＴＯ、ＩＧＺＯ）と比較して極めて小さかった。具体的には、横方向におけるぬれ広がり幅は、いずれの導電材料でも描画した線の長さに概ね比例するのに対して、Ｃｕの縦方向におけるぬれ広がり幅は、他の導電材料の約１／４以下であった。この結果から、Ｃｕの有機半導体インキに対するぬれ性は、他の導電材料と比較して低いことから、Ｃｕは隔壁１２の材料として最も好ましいことが分かった。
１：能動素子
２：基材
３：第１導電層
４：第２導電層
５：第１電極
５Ａ：下側第１電極
５Ｂ：上側第１電極
６：第２電極
６Ａ：下側第２電極
６Ｂ：上側第２電極
９：有機半導体層
１０：絶縁層
１１：第３電極
１２、１２Ａ、１２Ｂ：隔壁
１３：下側隔壁
１４：上側隔壁
２０ａ、２０ｂ、２０ｃ、２０ｄ：マスク層

Claims (13)

  1. 　基材と、
    　該基材の一方主面上に隣り合って形成されている第１電極および第２電極と、
    　前記基材の一方主面上であって、少なくとも前記第１電極と前記第２電極の間の領域を覆うように形成されている有機半導体層と、
    　前記基材の一方主面上であって、前記有機半導体層よりも面方向外側で、かつ前記第１電極および前記第２電極が形成されている領域とは異なる領域に形成されている隔壁と、を有し、
    　前記隔壁は、導電材料であることを特徴とする能動素子。
  2. 　前記隔壁が複数形成されており、
    　一の前記隔壁と他の前記隔壁との間に、前記有機半導体層が形成されている請求項１に記載の能動素子。
  3. 　前記第１電極の一つの辺と前記第２電極の一つの辺が対向して配置されており、
    　一の前記隔壁と他の前記隔壁が対向して配置されており、
    　前記第１電極の一つの辺の前記第２電極の一つの辺の対向方向と、一の前記隔壁と他の前記隔壁の対向方向が直交している請求項２に記載の能動素子。
  4. 　前記隔壁の前記導電材料がＣｕである請求項１～３のいずれか一項に記載の能動素子。
  5. 　前記有機半導体層上に形成されている絶縁層と、
    　該絶縁層上に形成されている第３電極と、を有し、
    　前記隔壁のぬれ性が、前記基材のぬれ性よりも小さい請求項１～４のいずれか一項に記載の能動素子。
  6. 　前記基材の一方主面上に形成されている第３電極と、
    　該第３電極上に形成されている絶縁層と、を有し、
    　前記第１電極、前記第２電極、前記有機半導体層が、前記絶縁層上に形成され、前記隔壁のぬれ性が、前記絶縁層のぬれ性よりも小さい請求項１～４のいずれか一項に記載の能動素子。
  7. 　前記基材の他方主面上に形成されている第３電極と、を有し、
    　前記隔壁のぬれ性が、前記基材のぬれ性よりも小さい請求項１～４のいずれか一項に記載の能動素子。
  8. 　前記隔壁のぬれ性が、前記第１電極および前記第２電極のぬれ性よりも小さい請求項１～７のいずれか一項に記載の能動素子。
  9. 　前記第１電極は、前記基材の一方主面上に形成されている下側第１電極と、該下側第１電極上に形成されている上側第１電極とを有しており、
    　前記第２電極は、前記基材の一方主面上に形成されている下側第２電極と、該下側第２電極上に形成されている上側第２電極とを有しており、
    　前記上側第１電極のぬれ性が、前記下側第１電極のぬれ性よりも小さく、
    　前記上側第２電極のぬれ性が、前記下側第２電極のぬれ性よりも小さい請求項１～８のいずれか一項に記載の能動素子。
  10. 　前記隔壁は、前記第１電極と前記第２電極の少なくとも一部よりも前記基材の厚み方向に高く形成されている請求項１～９のいずれか一項に記載の能動素子。
  11. 　基材の一方主面上に第１導電層を形成する工程と、
    　前記第１導電層上に第２導電層を形成する工程と、
    　前記第２導電層上にマスク層を形成する工程と、
    　前記第１導電層および前記第２導電層をエッチング液に接触させて、前記第１導電層および前記第２導電層の前記マスク層で覆われていない領域を除去することにより、前記基材の一方主面上に隣り合う第１電極および第２電極と、前記基材の一方主面上の前記第１電極および前記第２電極が形成されている領域とは異なる領域であって、前記第１電極および前記第２電極の間の領域の外側に隔壁と、を形成する工程と、
    　前記基材の一方主面上であって、少なくとも前記第１電極と前記第２電極の間の領域を覆うように有機半導体層を形成する工程と、を含むことを特徴とする能動素子の製造方法。
  12. 　前記有機半導体層を形成する前に、
    　前記第１電極および前記第２電極および前記隔壁を覆う前記マスク層を剥離する工程と、
    　前記第２導電層上の少なくとも前記隔壁を構成する部分に他のマスク層を形成する工程と、
    　前記第１電極および前記第２電極を他のエッチング液に接触させて、前記第２導電層の前記他のマスク層で覆われていない領域を除去することにより、前記第１電極および前記第２電極の少なくとも一部を露出させる工程と、を含む請求項１１に記載の能動素子の製造方法。
  13. 　前記第１導電層の材料がＩＴＯであり、前記第２導電層の材料がＣｕである請求項１１または１２に記載の能動素子の製造方法。
PCT/JP2016/072945 2015-09-02 2016-08-04 能動素子、および能動素子の製造方法 WO2017038372A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020177037875A KR101914898B1 (ko) 2015-09-02 2016-08-04 능동 소자 및 능동 소자의 제조 방법
CN201680043593.7A CN107851582B (zh) 2015-09-02 2016-08-04 有源元件及有源元件的制造方法
US15/542,910 US10008604B2 (en) 2015-09-02 2016-08-04 Active device and method for manufacturing active device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015173331A JP6088012B1 (ja) 2015-09-02 2015-09-02 能動素子、および能動素子の製造方法
JP2015-173331 2015-09-02

Publications (1)

Publication Number Publication Date
WO2017038372A1 true WO2017038372A1 (ja) 2017-03-09

Family

ID=58186056

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/072945 WO2017038372A1 (ja) 2015-09-02 2016-08-04 能動素子、および能動素子の製造方法

Country Status (6)

Country Link
US (1) US10008604B2 (ja)
JP (1) JP6088012B1 (ja)
KR (1) KR101914898B1 (ja)
CN (1) CN107851582B (ja)
TW (1) TWI678799B (ja)
WO (1) WO2017038372A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6088012B1 (ja) 2015-09-02 2017-03-01 日本写真印刷株式会社 能動素子、および能動素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146137A1 (en) * 2007-12-07 2009-06-11 Young-Min Kim Display substrate and method of manufacturing the same
WO2013008269A1 (ja) * 2011-07-11 2013-01-17 パナソニック株式会社 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
WO2013073086A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JP2013157525A (ja) * 2012-01-31 2013-08-15 Citizen Holdings Co Ltd 有機トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567373B (zh) * 2004-02-16 2011-04-13 富士电机系统株式会社 双方向元件及其制造方法
KR20080035905A (ko) * 2006-10-20 2008-04-24 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2008120351A1 (ja) 2007-03-29 2008-10-09 Pioneer Corporation 有機ｅｌ表示装置及びその製造方法
JP4678400B2 (ja) * 2007-11-16 2011-04-27 セイコーエプソン株式会社 アクティブマトリクス基板、電気光学装置、電気光学装置の製造方法、及び電子機器
CN101718801B (zh) * 2009-11-27 2011-09-07 中北大学 基于高电子迁移率晶体管hemt的微加速度计
CN102064180A (zh) * 2010-09-26 2011-05-18 友达光电股份有限公司 有源元件、像素结构以及显示面板
US8514474B2 (en) * 2011-08-30 2013-08-20 Delta Electronics, Inc. Three-dimensional display device
JP6088012B1 (ja) 2015-09-02 2017-03-01 日本写真印刷株式会社 能動素子、および能動素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146137A1 (en) * 2007-12-07 2009-06-11 Young-Min Kim Display substrate and method of manufacturing the same
WO2013008269A1 (ja) * 2011-07-11 2013-01-17 パナソニック株式会社 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
WO2013073086A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JP2013157525A (ja) * 2012-01-31 2013-08-15 Citizen Holdings Co Ltd 有機トランジスタ

Also Published As

Publication number Publication date
JP2017050432A (ja) 2017-03-09
CN107851582B (zh) 2019-02-22
KR20180041626A (ko) 2018-04-24
JP6088012B1 (ja) 2017-03-01
CN107851582A (zh) 2018-03-27
TW201719882A (zh) 2017-06-01
US10008604B2 (en) 2018-06-26
TWI678799B (zh) 2019-12-01
KR101914898B1 (ko) 2018-11-02
US20180090609A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
US8436356B2 (en) Thin film transistor substrate, method of fabricating the same and flat display having the same
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
US20130015444A1 (en) Evaporation mask, method of manufacturing evaporation mask, electronic device, and method of manufacturing electronic device
JP2007311377A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
JP6323055B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP2013165175A (ja) 三次元構造を有する薄膜トランジスタ及びその製造方法
US8785263B2 (en) Thin-film transistor substrate and method of manufacturing the same
JP6088012B1 (ja) 能動素子、および能動素子の製造方法
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
US10361313B2 (en) Electronic device and methods of fabricating the same
WO2011058611A1 (ja) 薄膜トランジスタの製造方法
WO2017056720A1 (ja) 能動素子、および能動素子の製造方法
TWI469224B (zh) 有機薄膜電晶體及其製造方法
WO2017217080A1 (ja) 能動素子、および能動素子の製造方法
JP6005204B1 (ja) 薄膜トランジスタの製造方法、および薄膜トランジスタ
WO2019100438A1 (zh) Tft基板及其制造方法
TWI553880B (zh) 薄膜電晶體基板及其製作方法及顯示器
JP4501444B2 (ja) トランジスタにおける配線構造の形成方法及び電界効果型トランジスタの製造方法
JP2017108040A (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP2017208488A (ja) 半導体装置の製造方法
JP2020161523A (ja) 有機半導体薄膜トランジスタ素子
CN117293160A (zh) 薄膜晶体管、显示面板、显示装置和制备方法
JP2013211356A (ja) 電界効果型トランジスタおよびその製造方法
Lau Fully Printed, Flexible, High Performance Carbon Nanotube Top-gated Thin-film Transistors

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16841404

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15542910

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20177037875

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16841404

Country of ref document: EP

Kind code of ref document: A1