CN117293160A - 薄膜晶体管、显示面板、显示装置和制备方法 - Google Patents
薄膜晶体管、显示面板、显示装置和制备方法 Download PDFInfo
- Publication number
- CN117293160A CN117293160A CN202210693304.5A CN202210693304A CN117293160A CN 117293160 A CN117293160 A CN 117293160A CN 202210693304 A CN202210693304 A CN 202210693304A CN 117293160 A CN117293160 A CN 117293160A
- Authority
- CN
- China
- Prior art keywords
- region
- drain
- source
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 74
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 230000007704 transition Effects 0.000 claims abstract description 56
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 101100296545 Caenorhabditis elegans pbo-6 gene Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
本申请实施例提供一种薄膜晶体管、显示面板、显示装置和制备方法,其中,薄膜晶体管包括:衬底;有源层,设置于衬底的一侧,有源层包括沟道区、源区、漏区和两个过渡区,源区和漏区分别位于沟道区的两端,两个过渡区中的其中一个位于沟道区与源区之间,两个过渡区中的另一个位于沟道区与漏区之间,沟道区的载流子浓度为C1,各过渡区的载流子浓度为C2,源区和漏区的载流子浓度为C3,其中,C1≤C2<C3;栅极,设置于有源层的背离衬底的一侧,栅极在衬底上的正投影与沟道区在衬底上的正投影重叠;源漏层,包括源极和漏极,源极与源区接触,漏极与漏区接触。本申请实施例的技术方案可以增大沟道的实际有效长度,避免薄膜晶体管产生阈值电压负偏。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种薄膜晶体管、显示面板、显示装置和薄膜晶体管的制备方法。
背景技术
相关技术中,薄膜晶体管的有源层具有与栅极正对的沟道,沟道两侧的区域通常需要进行导体化。然而,在导体化过程中,载流子可能会向沟道扩散,使沟道长度小于栅极的长度,从而使氧化物薄膜晶体管尤其是高迁移率的薄膜晶体管的阈值电压容易出现负偏。
发明内容
本申请实施例提供一种薄膜晶体管、显示面板、显示装置和制备方法,以解决或缓解现有技术中的一项或更多项技术问题。
作为本申请实施例的第一方面,本申请实施例提供一种薄膜晶体管,包括:
衬底;
有源层,设置于衬底的一侧,有源层包括沟道区、源区、漏区和两个过渡区,源区和漏区分别位于沟道区的两端,两个过渡区中的其中一个位于沟道区与源区之间,两个过渡区中的另一个位于沟道区与漏区之间,沟道区的载流子浓度为C1,各过渡区的载流子浓度为C2,源区和漏区的载流子浓度为C3,其中,C1≤C2<C3;
栅极,设置于有源层的背离衬底的一侧,栅极在衬底上的正投影与沟道区在衬底上的正投影重叠;
源漏层,包括源极和漏极,源极与源区接触,漏极与漏区接触。
在一种实施方式中,C1、C3满足:
在一种实施方式中,C1、C2、C3分别满足:C1<E19cm-3,C2<E19cm-3,C3>E19cm-3。
在一种实施方式中,C1、C2、C3进一步满足:C1<E17cm-3,C2<E17cm-3,C3>E20cm-3。
在一种实施方式中,沟道区的氧含量为N1,各过渡区的氧含量为N2,源区和漏区的氧含量为N3,其中,N1≥N2>N3。
在一种实施方式中,N1、N2、N3分别满足:N1>40%,N2>40%,N3<40%。
在一种实施方式中,沿沟道区朝向源区或漏区的方向,各过渡区的长度为La,其中,0μm≤La≤3μm。
在一种实施方式中,La进一步满足:0μm≤La≤1μm。
在一种实施方式中,沿沟道区朝向源区或漏区的方向,各过渡区的长度为La,源区和漏区的长度分别为Lb,沟道区的长度为Lc,有源层的长度为Ld,其中,0≤La/Ld≤46%,0<Lb/Ld≤49%,0<Lc/Ld≤96%。
在一种实施方式中,栅极的长度小于等于6μm。
作为本申请实施例的第二方面,本申请实施例提供一种显示面板,包括根据本申请上述第一方面任一实施方式的薄膜晶体管。
作为本申请实施例的第三方面,本申请实施例提供一种显示装置,包括根据本申请上述第二方面任一实施方式的显示面板。
作为本申请实施例的第四方面,本申请实施例提供一种薄膜晶体管的制备方法,包括:
提供衬底;
在衬底的一侧形成有源层,有源层包括沟道区、源区、漏区和两个过渡区,源区和漏区分别位于沟道区的两端,两个过渡区中的其中一个位于沟道区与源区之间,两个过渡区中的另一个位于沟道区与漏区之间,沟道区的载流子浓度为C1,各过渡区的载流子浓度为C2,源区和漏区的载流子浓度为C3,其中,C1≤C2<C3;
在有源层的背离衬底的一侧形成栅极,栅极在衬底上的正投影与沟道区在衬底上的正投影重叠;
形成源漏层,源漏层包括源极和漏极,源极与源区接触,漏极与漏区接触。
在一种实施方式中,在有源层的背离衬底的一侧形成栅极,包括:
在有源层的背离衬底的一侧形成栅金属层和图形化光刻胶;
以图形化光刻胶为掩模,采用湿法刻蚀对栅金属层进行湿刻,以形成栅极。
在一种实施方式中,图形化光刻胶的边缘超出栅极的对应边缘,方法还包括:
以图形化光刻胶为掩模,对有源层进行离子注入,以使有源层未被图形化光刻胶覆盖的区域形成源区和漏区,有源层被图形化光刻胶覆盖且未被栅极覆盖的区域形成过渡区,以及有源层被栅极覆盖的区域形成沟道区。
本申请实施例采用上述技术方案可以增大沟道的实际有效长度,避免薄膜晶体管例如高迁移率薄膜晶体管产生阈值电压负偏。
上述概述仅仅是为了说明书的目的,并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外,通过参考附图和以下的详细描述,本申请进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中,除非另外规定,否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解,这些附图仅描绘了根据本申请公开的一些实施方式,而不应将其视为是对本申请范围的限制。
图1示出相关技术中一种薄膜晶体管的示意图;
图2示出图1中所示的薄膜晶体管的沟道长度和电阻值的关系图;
图3示出图1中所示的薄膜晶体管的沟道长度与阈值电压的关系图;
图4示出相关技术中另一种薄膜晶体管的示意图;
图5示出图4中所示的薄膜晶体管的沟道长度和电阻值的关系图;
图6示出图4中所示的薄膜晶体管的I-V曲线图;
图7示出相关技术中的薄膜晶体管的局部微观图;
图8示出根据本申请实施例的薄膜晶体管的示意图;
图9示出根据本申请实施例的薄膜晶体管的局部微观图;
图10示出根据本申请实施例的薄膜晶体管的制备过程示意图;
图11示出根据本申请实施例的薄膜晶体管的沟道长度和电阻值的关系图;
图12示出根据本申请实施例的薄膜晶体管的I-V曲线图。
附图标记说明:
100:薄膜晶体管;
110:衬底;120:有源层;121:沟道区;122:过渡区;123:导体化区;130:栅极;140:源漏层;150:金属层;160:栅极绝缘层;170:介质层;180:阻隔层;
200:图形化光刻胶。
具体实施方式
在下文中,仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样,在不脱离本申请的精神或范围的情况下,可通过各种不同方式修改所描述的实施例。因此,附图和描述被认为本质上是示例性的而非限制性的。
相关技术中,如图1所示,沟道1的预定长度为L1,沟道1的实际有效长度为L2,单侧实际导体化区2超出预定导体化区的长度为L3,其中,L1=L2+2×L3。薄膜晶体管的微观图如图7所示,图7中的虚线部分为沟道1中有源层的下表面。对沟道两侧的区域进行导体化处理的薄膜晶体管结构包括以下两种:
第一种、如图1和图2所示,在制备过程中刻掉部分栅极绝缘层,而得到图案化的栅极绝缘层3,之后对沟道1两侧的区域进行导体化处理。这种结构的L3尺寸较大,例如,在图2的示例中,各关系线的交点的横坐标为实际导体化区2超出预定导体化区的长度(即2×L3),图2中示出的(2×L3)为1.5μm,从而导致沟道1的实际有效长度L2过小。结合图3,在沟道1的预定长度L1小于6μm的情况下,容易出现阈值电压负偏。
第二种、如图4-图6所示,在制备过程中保留栅极绝缘层3,通过离子注入工艺对沟道1两侧的目标区域进行导体化处理。这种结构的L3尺寸同样较大,例如,在图5的示例中,(2×L3)为3.75μm,L3为1.87μm,沟道1的实际有效长度L2过小。图6为沟道1的预定长度L1=3μm的情况下薄膜晶体管的I-V曲线图,其中,横坐标为栅极电压,纵坐标为源漏极的电流。从图6中可以明显看出,沟道1的预定长度为L1=3μm的情况下,呈现电流开启状态,源漏极始终保持导通,无法关断。
下面结合图8-图12描述根据本申请第一方面实施例的薄膜晶体管。
如图8所示,根据本申请实施例的薄膜晶体管100包括:衬底110、有源层120、栅极130和源漏层140。
具体而言,有源层120设置于衬底110的一侧,有源层120包括沟道区121、两个过渡区122和两个导体化区123,两个导体化区123中的其中一个为源区,两个导体化区123中的另一个为漏区。源区和漏区分别位于沟道区121的两端,两个过渡区122中的其中一个位于沟道区121与源区之间,两个过渡区122中的另一个位于沟道区121与漏区之间。栅极130设置于有源层120的背离衬底110的一侧,栅极130在衬底110上的正投影与沟道区121在衬底110上的正投影重叠。
这里,需要说明的是,上述“重叠”在本申请中应当作广义理解,指的是栅极130在衬底110上的正投影与沟道区121在衬底110上的正投影在一定误差范围内重叠,而不限于完全重叠。
源漏层140包括源极和漏极,源极与源区接触,漏极与漏区接触。其中,源极可以连接于数据线,以输入信号,漏极可以连接于像素电极。
示例性地,衬底110的一侧表面上(例如,图8中的衬底110的上表面)可以设置有金属层150,金属层150的背离衬底110的一侧可以设置有介质层170,介质层170覆盖衬底110。有源层120位于介质层170的背离衬底110的一侧表面上。有源层120的背离衬底110的一侧表面上可以设置有栅极绝缘层160,栅极130位于栅极绝缘层160的背离衬底110的一侧表面上。栅极130的背离衬底110的一侧表面上设置有阻隔层180。源极的至少部分位于阻隔层180的背离衬底110的一侧表面上,且源极与栅极130通过阻隔层180隔开。漏极的至少部分位于阻隔层180的背离衬底110的一侧表面上,且漏极与栅极130通过阻隔层180隔开。
薄膜晶体管100还可以包括间隔设置的第一过孔、第二过孔和第三过孔,第一过孔和第二过孔沿厚度方向贯穿阻隔层180和栅极绝缘层160,以露出两个导体化区123,第三过孔沿厚度方向贯穿阻隔层180、栅极绝缘层160和介质层170,以露出金属层150。源极和漏极中的其中一个通过第一过孔与其中一个导体化区123接触,源极和漏极中的另外一个的一端通过第二过孔与另一个导体化区123接触,源极和漏极中的另外一个的另一端通过第三过孔与金属层150接触。
沟道区121可以为有机半导体区。在薄膜晶体管100应用于显示面板的情况下,在显示面板的显示阶段,在外加电压时,控制栅极130打开,使沟道区121导通,外加电信号可以从源极和漏极中的其中一个传递至有源层120,然后通过有源层120传递至源极和漏极中的另一个,并最终传递至像素电极层,从而实现显示面板的显示功能。
沟道区121的载流子浓度为C1,各过渡区122的载流子浓度为C2,各导体化区123的载流子浓度为C3,其中,C1≤C2<C3。例如,C1可以小于C2。结合图9中的局部微观图,虚线部分为有源层120的下膜层。箭头部分表示导体化区123与沟道区121的边缘之间具有一定的距离(即过渡区122长度)。在薄膜晶体管100导通的情况下,载流子可以在两个导体化区123之间迁移,以保证薄膜晶体管100快速且正常地工作。
根据本申请实施例的薄膜晶体管100,通过设置上述的过渡区122,沟道区121、过渡区122和导体化区123的载流子浓度可以梯度变化,导体化区123和沟道区121可以间隔设置,从而避免在导体化的过程中由于载流子浓度过大而扩散至沟道区121,可以增大沟道区121的实际有效长度,避免薄膜晶体管100例如高迁移率薄膜晶体管产生阈值电压负偏,进而可以保证薄膜晶体管100的特性。
在一种实施方式中,C1、C2、C3分别满足:C1<E19cm-3,C2<E19cm-3,C3>E19cm-3。其中,E19为1019。这样,一方面,可以保证沟道区121、过渡区122和导体化区123的载流子浓度梯度变化,从而可以实现分区,而且导体化区123的载流子浓度相对较高,从而可以支持载流子以较快的速度迁移,进而保证薄膜晶体管100具有快速的响应速度。
在一种实施方式中,C1、C2、C3进一步满足:C1<E17cm-3,C2<E18cm-3,C3>E20cm-3。如此设置,沟道区121的载流子浓度、过渡区122的载流子浓度和导体化区123的载流子浓度梯度变化明显,保证沟道区121、过渡区122、导体化区123可以分区设置,使沟道区121与导体化区123可以间隔开,从而使沟道区121的实际有效长度更加接近栅极130长度,避免产生负偏,提升薄膜晶体管100的可靠性。
在一种实施方式中,C1、C3满足:例如,在C1=E16cm-3且C3=E21cm-3的情况下,lgC3=21,lgC1=16,此时/>由此,通过使/>沟道区121的载流子浓度和导体化区123的载流子浓度合理,进一步保证沟道区121和导体化区123可以分区设置,从而进一步避免产生阈值电压负偏。进一步地,C1、C3可以满足:/> 但不限于此。
在一种实施方式中,沟道区121的氧含量为N1,各过渡区122的氧含量为N2,源区和漏区的氧含量为N3,其中,N1≥N2>N3。由于膜层的载流子浓度大小与膜层中的氧含量多少成反比关系,氧含量越高,载流子浓度越低。通过使N1≥N2>N3,能够进一步保证C1≤C2<C3,从而能够进一步增大沟道区121的实际有效长度,避免薄膜晶体管100产生阈值电压负偏,进而可以保证薄膜晶体管100的特性。进一步地,N1、N2、N3可以满足:N1>40%,N2>40%,N3<40%,但不限于此。
在一种可选的实施方式中,沿沟道区121朝向源区或漏区的方向,各过渡区122的长度为La,其中,0μm≤La≤3μm。具体地,例如,当La>3μm时,各过渡区122的长度过大,使导体化区123的长度过小,可能影响源漏层140与有源层120的导通,导致源极和漏极的电压无法通过导体化区123有效作用到有源层120。
由此,通过使0μm≤La≤3μm,各过渡区122的长度合理,在有效提升沟道区121的实际长度,从而避免薄膜晶体管100产生阈值电压负偏的同时,保证源漏层140与有源层120导通的可靠性。进一步可选地,La可以满足:0μm≤La≤1μm,例如,La可以为0.2μm、0.5μm等,但不限于此。
在一种实施方式中,沿沟道区121朝向源区或漏区的方向,各过渡区122的长度为La,各导体化区123的长度为Lb,沟道区121的长度为Lc,有源层120的长度为Ld,其中,0≤La/Ld≤46%,0<Lb/Ld≤49%,0<Lc/Ld≤96%。其中,沟道区121的长度可以为0.5μm~50μm(包括端点值),各导体化区123的长度可以为0~300μm。
在一种可选的实施方式中,栅极130的长度可以小于等于6μm。这样,在避免出现阈值电压负偏的同时,栅极130的长度更小,从而可以减小薄膜晶体管100的体积和占用空间,使芯片上能够集成更多的薄膜晶体管,进而提升显示面板的分辨率,满足大尺寸显示面板对分辨率的要求。
根据本申请第二方面实施例的显示面板,包括根据本申请上述第一方面任一实施方式的薄膜晶体管100。
根据本申请的显示面板,通过采用上述的薄膜晶体管100,避免在栅极130尺寸较小的情况下出现阈值电压负偏,从而可以提升显示面板的整体性能。
根据本申请第三方面实施例的显示装置,包括根据本申请上述第二方面实施例的显示面板。
根据本申请的显示装置,通过采用上述的显示面板,显示装置的整体性能优异,可以具有较好的显示效果,从而有效提升用户体验。
根据本申请第四方面实施例的薄膜晶体管100的制备方法,参照图8、图10-图12,包括:
提供衬底110;
在衬底110的一侧形成有源层120,有源层120包括沟道区121、源区、漏区和两个过渡区122和两个导体化区123,两个导体化区123中的其中一个为源区,两个导体化区123中的另一个为漏区。源区和漏区分别位于沟道区121的两端,两个过渡区122中的其中一个位于沟道区121与源区之间,两个过渡区122中的另一个位于沟道区121与漏区之间,沟道区121的载流子浓度为C1,各过渡区122的载流子浓度为C2,源区和漏区的载流子浓度为C3,其中,C1≤C2<C3;
在有源层120的背离衬底110的一侧形成栅极130,在衬底110上的正投影与沟道区121在衬底110上的正投影重叠;
形成源漏层140,源漏层140包括源极和漏极,源极与源区接触,漏极与漏区接触。
示例性地,在制备过程中,沟道区121的载流子浓度为C1可以控制为小于等于5E17cm-3,各过渡区122的载流子浓度为C2可以控制为小于等于E18cm-3,各导体化区123的载流子浓度为C3可以控制为5E20cm-3,以实现沟道区121、过渡区122、导体化区123的分区。结合图11中薄膜晶体管100的沟道长度和电阻值的关系图,此时各过渡区122的长度La可以为2.25μm,过渡区122在衬底110上的正投影位于栅极130在衬底110上的正投影范围外。从图12中可以明显看出,在沟道区121的预定长度为3μm的情况下,可以有效控制源极和漏极的导通和关断。
根据本申请实施例的薄膜晶体管100的制备方法,可以提升薄膜晶体管100器件的特性,可以增大沟道区121的实际有效长度,避免薄膜晶体管100例如高迁移率薄膜晶体管产生阈值电压负偏,进而可以保证薄膜晶体管100的特性。
在一种实施方式中,结合图8和图10,在有源层120的背离衬底110的一侧形成栅极130,包括:
在有源层120的背离衬底110的一侧形成栅金属层和图形化光刻胶200;
以图形化光刻胶200为掩模,采用湿法刻蚀对栅金属层进行湿刻,以形成栅极130。
示例性地,可以首先在衬底110的一侧表面上形成介质层170,在介质层170的背离衬底110的一侧表面形成有机半导体薄膜层,然后对机半导体薄膜层进行图形化,形成有源层120。然后在有源层120的背离衬底110的一侧依次形成叠层设置的栅极绝缘层160和栅金属层,并在栅金属层上涂覆光刻胶层,并进行图形化形成图形化光刻胶200,最后对栅金属层进行湿刻形成栅极130。
在一种实施方式中,结合图8和图10,图形化光刻胶200的边缘超出栅极130的对应边缘,方法还包括:
以图形化光刻胶200为掩模,对有源层120进行离子注入,以使有源层120未被图形化光刻胶200覆盖的区域形成导体化区123,有源层120被图形化光刻胶200覆盖且未被栅极130覆盖的区域形成过渡区122,以及有源层120被栅极130覆盖的区域形成沟道区121。
示例性地,栅极130会产生缩进,从而使图形化光刻胶200的边缘超出栅极130的边缘。在进行离子注入工艺后,栅极130在有源层120上的正投影区域为A区域,图形化光刻胶200在有源层120上的正投影区域为B区域,其中,有源层120的与A区域重合的区域为沟道区121,有源层120的位于B区域与A区域之间的区域为过渡区122,有源层120的位于B区域以外的区域为导体化区123(即源区和漏区)。可选地,B区域与A区域之间的区域的总长度(两个过渡区122的长度)可以为1μm~3μm(包括端点值),进一步地,可以为1.5μm~3μm(包括端点值),例如可以为2μm。在注入完成后,进行图形化光刻胶200的剥离,然后沉积后续膜层。
通过上述设置,能够有效实现沟道区121、过渡区122和导体化区123的分区设置,从而保证沟道区121的实际有效长度接近栅极130的长度,避免阈值电压负偏。
上述实施例的薄膜晶体管100、显示面板、显示装置和薄膜晶体管100的制备方法的其他构成可以采用于本领域普通技术人员现在和未来知悉的各种技术方案,这里不再详细描述。
在本说明书的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接,还可以是通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,上文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到其各种变化或替换,这些都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (15)
1.一种薄膜晶体管,其特征在于,包括:
衬底;
有源层,设置于所述衬底的一侧,所述有源层包括沟道区、源区、漏区和两个过渡区,所述源区和所述漏区分别位于所述沟道区的两端,两个所述过渡区中的其中一个位于所述沟道区与所述源区之间,两个所述过渡区中的另一个位于所述沟道区与所述漏区之间,所述沟道区的载流子浓度为C1,各所述过渡区的载流子浓度为C2,所述源区和所述漏区的载流子浓度为C3,其中,C1≤C2<C3;
栅极,设置于所述有源层的背离所述衬底的一侧,所述栅极在所述衬底上的正投影与所述沟道区在所述衬底上的正投影重叠;
源漏层,包括源极和漏极,所述源极与源区接触,所述漏极与所述漏区接触。
2.根据权利要求1所述的薄膜晶体管,其特征在于,所述C1、C3满足:
3.根据权利要求1所述的薄膜晶体管,其特征在于,所述C1、C2、C3分别满足:C1<E19cm-3,C2<E19cm-3,C3>E19cm-3。
4.根据权利要求2所述的薄膜晶体管,其特征在于,所述C1、C2、C3进一步满足:C1<E17cm-3,C2<E17cm-3,C3>E20cm-3。
5.根据权利要求1所述的薄膜晶体管,其特征在于,所述沟道区的氧含量为N1,各所述过渡区的氧含量为N2,所述源区和所述漏区的氧含量为N3,其中,N1≥N2>N3。
6.根据权利要求5所述的薄膜晶体管,其特征在于,所述N1、N2、N3分别满足:N1>40%,N2>40%,N3<40%。
7.根据权利要求1-6中任一项所述的薄膜晶体管,其特征在于,沿所述沟道区朝向所述源区或所述漏区的方向,各所述过渡区的长度为La,其中,0μm≤La≤3μm。
8.根据权利要求7所述的薄膜晶体管,其特征在于,所述La进一步满足:0μm≤La≤1μm。
9.根据权利要求1-6中任一项所述的薄膜晶体管,其特征在于,沿所述沟道区朝向所述源区或所述漏区的方向,各所述过渡区的长度为La,所述源区和所述漏区的长度分别为Lb,所述沟道区的长度为Lc,所述有源层的长度为Ld,其中,0≤La/Ld≤46%,0<Lb/Ld≤49%,0<Lc/Ld≤96%。
10.根据权利要求1-6中任一项所述的薄膜晶体管,其特征在于,所述栅极的长度小于等于6μm。
11.一种显示面板,其特征在于,包括根据权利要求1-10中任一项所述的薄膜晶体管。
12.一种显示装置,其特征在于,包括根据权利要求11所述的显示面板。
13.一种薄膜晶体管的制备方法,其特征在于,包括:
提供衬底;
在所述衬底的一侧形成有源层,所述有源层包括沟道区、源区、漏区和两个过渡区,所述源区和所述漏区分别位于所述沟道区的两端,两个所述过渡区中的其中一个位于所述沟道区与所述源区之间,两个所述过渡区中的另一个位于所述沟道区与所述漏区之间,所述沟道区的载流子浓度为C1,各所述过渡区的载流子浓度为C2,所述源区和所述漏区的载流子浓度为C3,其中,C1≤C2<C3;
在所述有源层的背离所述衬底的一侧形成栅极,所述栅极在所述衬底上的正投影与所述沟道区在所述衬底上的正投影重叠;
形成源漏层,所述源漏层包括源极和漏极,所述源极与源区接触,所述漏极与漏区接触。
14.根据权利要求13所述的制备方法,其特征在于,在所述有源层的背离所述衬底的一侧形成栅极,包括:
在所述有源层的背离衬底的一侧形成栅金属层和图形化光刻胶;
以所述图形化光刻胶为掩模,采用湿法刻蚀对所述栅金属层进行湿刻,以形成所述栅极。
15.根据权利要求14所述的制备方法,其特征在于,所述图形化光刻胶的边缘超出所述栅极的对应边缘,所述方法还包括:
以所述图形化光刻胶为掩模,对所述有源层进行离子注入,以使所述有源层未被所述图形化光刻胶覆盖的区域形成所述源区和所述漏区,所述有源层被所述图形化光刻胶覆盖且未被所述栅极覆盖的区域形成所述过渡区,以及所述有源层被所述栅极覆盖的区域形成所述沟道区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210693304.5A CN117293160A (zh) | 2022-06-17 | 2022-06-17 | 薄膜晶体管、显示面板、显示装置和制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210693304.5A CN117293160A (zh) | 2022-06-17 | 2022-06-17 | 薄膜晶体管、显示面板、显示装置和制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117293160A true CN117293160A (zh) | 2023-12-26 |
Family
ID=89246862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210693304.5A Pending CN117293160A (zh) | 2022-06-17 | 2022-06-17 | 薄膜晶体管、显示面板、显示装置和制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117293160A (zh) |
-
2022
- 2022-06-17 CN CN202210693304.5A patent/CN117293160A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8030730B2 (en) | Semiconductor device and manufacturing method thereof | |
US8803234B1 (en) | High voltage semiconductor device and method for fabricating the same | |
JP2004349411A (ja) | 半導体装置 | |
US20200144297A1 (en) | Thin film transistor and preparation method thereof, and array substrate and display device | |
US10236375B2 (en) | High voltage metal oxide semiconductor device and manufacturing method thereof | |
KR20140129686A (ko) | 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치 | |
JPH09232448A (ja) | 薄膜トランジスタ及びその製造方法 | |
US8461633B2 (en) | Thin film transistor and manufacturing method thereof | |
KR100684430B1 (ko) | 고전압 트랜지스터 및 폴리실리콘-절연체-폴리실리콘커패시터를 갖는 반도체 소자 및 그 제조 방법 | |
JP2006287084A (ja) | 薄膜トランジスタ素子およびその製造方法 | |
JPH021176A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US8598651B2 (en) | Semiconductor device with transistor having gate insulating film with various thicknesses and manufacturing method thereof | |
CN117293160A (zh) | 薄膜晶体管、显示面板、显示装置和制备方法 | |
JP3522433B2 (ja) | 薄膜半導体装置 | |
CN115394787A (zh) | 阵列基板及显示面板 | |
CN113224172A (zh) | 薄膜晶体管及其制备方法 | |
JP2018101737A (ja) | 半導体装置 | |
JP2010118419A (ja) | 半導体装置 | |
JP4068441B2 (ja) | 半導体装置のキャパシタ構造体及びその形成方法 | |
JPH09312405A (ja) | 薄膜トランジスタ及びその製造方法 | |
CN116207131B (zh) | 薄膜晶体管及其制备方法 | |
KR101919626B1 (ko) | 반도체 소자 | |
JP2000077678A (ja) | 半導体素子とその製造方法 | |
JP2004247749A (ja) | 半導体デバイスの製造方法 | |
US20220181493A1 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |