JP4068441B2 - 半導体装置のキャパシタ構造体及びその形成方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関するものであり、特に、接合領域とウェル領域との間の降伏電圧を高めることができる構造を有するＭＯＳ型キャパシタ構造体及びその形成方法に関するものである。
【０００２】
【従来の技術】
半導体装置は二つの導電体及びこれらの間に介された誘電膜（ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）で構成されるキャパシタを含む。前記半導体装置で使用されるキャパシタは二つに区分することができる。一つは、二つの離隔された金属板とこれらの間に介された絶縁膜とからなった金属−絶縁膜−金属型キャパシタ（ＭＩＭ型キャパシタ）である。他の一つは、半導体基板、その上に形成される導電膜及びこれらの間に介される絶縁膜で構成されるＭＯＳ型キャパシタである。
【０００３】
前記ＭＩＭ型キャパシタは理想的なキャパシタの望ましい特性を大部分有する。また、前記ＭＩＭ型キャパシタは前記金属板に印加される電圧の極性に関係なく、プラス電荷またはマイナス電荷を全部維持できる長所を有する。しかし、前記ＭＩＭ型キャパシタで、前記金属板の間に介される前記絶縁膜は通常、ＣＶＤ方法により形成される。したがって、前記ＭＩＭ型キャパシタの誘電膜として使用される前記絶縁膜の厚さは前記ＭＯＳ型キャパシタで使用される絶縁膜の厚さに比べて厚いだけではなく、その厚さを精密に調節することが難しいという短所を有する。
【０００４】
一方、前記ＭＯＳ型キャパシタは、通常、ＭＯＳトランジスタ製造時に形成されるゲート酸化膜を前記誘電膜として使用する。前記ゲート酸化膜は半導体基板を熱酸化させる方法を通じて形成され、これは非常に一般的であり、安定した工程技術の中の一つに該当する。これによって、前記ＭＯＳ型キャパシタの誘電膜は薄い厚さで形成することができ、同時に、優秀な絶縁特性を有することができる。
【０００５】
一方、前記キャパシタの静電領域は前記導電体の面積に比例し、それらの間の間隔、すなわち、前記誘電膜の厚さに反比例する。これによって、前記誘電膜の厚さが厚い場合に、前記キャパシタの静電容量を確保するために広い面積の導電体を形成しなければならない。この点で、前記誘電膜の厚さを薄く形成できる前記ＭＯＳ型キャパシタは、前記ＭＩＭ型キャパシタに比べて有利な長所を有する。
【０００６】
図１、図２及び図３は従来の技術によるＭＯＳ型キャパシタを説明するための平面図及び工程断面図である。図２及び図３は各々図１の１−１′及び２−２′に沿って見られる断面を示す。
【０００７】
図１、図２及び図３を参照すると、半導体基板１０の所定の領域に形成され、活性領域を限定する素子分離膜パターン１２が配置される。前記活性領域にはイオン注入工程を通じて形成される下部電極領域２０が配置される。この時に、前記下部電極領域２０は前記ＭＯＳ型キャパシタの一導電体として使用され、前記活性領域を一方向に横断する。すなわち、図３に示したように、前記下部電極領域２０は一方向（例えば、図１の２−２′方向）で前記素子分離膜パターン１２の向き合う二側壁に接する。
【０００８】
前記下部電極領域２０が形成された前記活性領域上にはゲート酸化膜１４が配置される。前記ゲート酸化膜１４を横切って前記素子分離膜パターン１２に渡る、前記ＭＯＳ型キャパシタのもう一方の導電体を構成する上部電極１６が配置される。この時、前記下部電極領域２０は、図２に示したように、前記上部電極１６の両側に突出している。前記上部電極１６の両側の活性領域には、前記上部電極１６の横の方に突出した前記下部電極２０のエッジに重畳される低濃度不純物領域２２が形成される。
【０００９】
ところで、前記下部電極領域２０は、通常のイオン注入工程により形成された不純物領域のように、ラウンドされた形のエッジ９９を有する。このような現象は、特に前記素子分離膜パターン１２と接する位置で問題になる。すなわち、前記下部電極領域２０に電圧が印加される場合に、前記ラウンドされたエッジ９９には電気場が集中する。これによって、前記下部電極領域２０は平坦な下部面に比べて前記ラウンドされたエッジ９９で、接合降伏（ｊｕｎｃｔｉｏｎ ｂｒｅａｋｄｏｗｎ）が先に発生する。その結果、前記従来の技術によるキャパシタ構造体は、前記接合降伏が発生する電圧を意味する降伏電圧が低くなる問題を有する。
【００１０】
Ａｎｄｒｅｗ Ｓ．Ｇｒｏｖｅが著述し、Ｊｏｈｎ Ｗｉｌｅｙ＆Ｓｏｎｓ出版社が出版した１９６７年版“半導体装置の物理学及び技術（ＰＨＹＳＩＣＳ ＡＮＤ ＴＥＣＨＮＯＬＯＧＹ ＯＦ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥＳ）”の１９１ページから２０１ページまでを参照すると、前記降伏電圧は前記下部電極領域２０の形及びそこに含まれる不純物濃度に影響を受ける。Ａｎｄｒｅｗ Ｓ．Ｇｒｏｖｅの著述に従う場合に、前記降伏電圧を高めるためには、前記半導体基板と接触する不純物領域の濃度を低くし、その形を緩慢に形成することが望ましい。
【００１１】
【発明が解決しようとする課題】
本発明の課題は、降伏電圧が高い接合領域を下部電極に有するＭＯＳ型キャパシタを提供することにある。
【００１２】
本発明の他の課題は、下部電極で使用される接合領域の降伏電圧を高めることができるＭＯＳ型キャパシタの形成方法を提供することにある。
【００１３】
【課題を解決するための手段】
前述の目的を達成するために、本発明は下部電極のエッジに重畳されて形成される低濃度不純物領域を含む半導体装置のキャパシタ構造体を提供する。この構造体は半導体基板の所定の領域に形成されて活性領域を限定する素子分離膜パターン、前記活性領域の上部の中央に配置されて前記活性領域のエッジを露出させる上部電極、前記上部電極の下の前記活性領域に形成される下部電極領域及び前記下部電極領域のエッジに重畳される低濃度不純物領域を含む。
【００１４】
望ましくは、前記活性領域及び前記上部電極の間にキャパシタ誘電膜が介される。また、前記低濃度不純物領域は前記下部電極領域より深いことが望ましい。
【００１５】
これに加えて、前記低濃度不純物領域内には高濃度不純物領域が配置されることが望ましい。この時に、前記低濃度不純物領域、前記下部電極領域及び前記高濃度不純物領域は前記活性領域と異なる導電型の不純物を含む。
【００１６】
前記他の技術的課題を達成するために、本発明は下部電極領域のエッジに重畳された低濃度不純物領域を形成する段階を含む半導体装置のキャパシタ構造体形成方法を提供する。この方法は、半導体基板の所定の領域に活性領域を限定する素子分離膜パターンを形成し、前記活性領域の中央部に下部電極領域を形成し、前記活性領域の上部に、前記下部電極領域のエッジを露出させる上部電極を形成した後に、前記上部電極の周辺の前記活性領域に低濃度不純物領域を形成する段階を含み、前記低濃度不純物領域は前記下部電極領域のエッジに重畳されるように形成することを特徴とする。
【００１７】
望ましくは、前記下部電極領域を形成した後に、前記活性領域にキャパシタ誘電膜を形成する段階を含み、前記キャパシタ誘電膜は前記活性領域を熱酸化させて形成する。
【００１８】
前記低濃度不純物領域は、前記下部電極領域のエッジを囲むように、前記下部電極領域より深く形成することが望ましい。前記低濃度不純物領域を形成した後に、前記低濃度不純物領域内に高濃度不純物領域を形成する段階をさらに含むことが望ましい。また、前記下部電極領域、前記低濃度不純物領域及び前記高濃度不純物領域は前記活性領域と異なる導電型の不純物を含むように形成する。
【００１９】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態で具体化することができる。むしろ、ここで紹介する実施形態は開示された内容を徹底した完全なものにし、当業者に本発明の思想を十分に伝達することができるように提供されている。図面において、層及び領域の厚さは明確性のために誇張されたものである。また、層が他の層または基板上にあると言及される場合に、それは他の層、または基板上に直接形成され得るもの、またはそれらの間に第３の層が介され得るものであることを理解されたい。
【００２０】
図４及び図５は各々本発明の望ましい実施形態によるＭＯＳ型キャパシタ構造体を説明するための平面図及び斜視図である。
【００２１】
図４及び図５を参照すると、半導体基板１００の所定の領域に形成され、活性領域を限定する素子分離膜パターン１１０が配置される。前記活性領域には前記素子分離膜パターン１１０から離隔されたエッジを有する下部電極領域１２０が配置される。これによって、前記下部電極領域は前記活性領域内で、前記活性領域より狭い面積を有する。前記下部電極領域１２０上には本発明によるＭＯＳ型キャパシタの誘電膜として使用されるキャパシタ誘電膜１３０が配置される。
【００２２】
前記キャパシタ誘電膜１３０上には、前記素子分離膜パターン１１０からエッジまでの離隔距離が前記下部電極領域１２０より長いことを特徴とする上部電極１４０が配置される。これによって、前記上部電極１４０は前記キャパシタ誘電膜１３０上で、前記下部電極領域１２０より狭い面積を有する。すなわち、前記下部電極領域１２０のエッジは、平面的に見る時に、前記上部電極１４０と前記素子分離膜パターン１１０との間で閉曲線を形成する。前記上部電極１４０は伝導性を有するように不純物を含む多結晶シリコンからなることが望ましい。
【００２３】
前記上部電極１４０の周辺の前記活性領域には、低濃度不純物領域１５０が配置される。この時に、前記低濃度不純物領域１５０は前記下部電極領域１２０のエッジと重畳されることを特徴とする。すなわち、前記低濃度不純物領域１５０は前記下部電極領域１２０と共有する重畳不純物領域１５５を備える。また、前記低濃度不純物領域１５０は前記下部電極領域１２０より前記半導体基板１００の上部面からさらに深く形成される。これによって、前記下部電極領域１２０のエッジはさらに低い不純物濃度を有する前記低濃度不純物領域１５０により囲まれることによって、電気場の集中の問題を最小化できる。また、前記低濃度不純物領域１５０内には高濃度不純物領域１６０を形成することもできる。
【００２４】
一方、前記半導体基板１００の上部領域には前記下部電極領域１２０及び前記低濃度不純物領域１５０の下部面を囲むウェル領域１０５が配置されることが望ましい。前記ウェル領域１０５は第１導電型の不純物を含み、前記下部電極領域１２０及び前記低濃度不純物領域１５０は前記第１導電型と反対の第２導電型の不純物を含むことが望ましい。また、前記高濃度不純物領域１６０は前記低濃度不純物領域１５０と同一の導電型、すなわち、第２導電型の不純物を含むことが望ましい。この時、前記低濃度不純物領域１５０、高濃度不純物領域１６０及び下部電極領域１２０に含まれる不純物の導電型は同一であっても、その種類は異なるものとすることができる。
【００２５】
一方、前記低濃度不純物領域１５０、高濃度不純物領域１６０及び下部電極領域１２０が前記ウェル領域１０５とＰＮ接合を形成するように、前記ウェル領域１０５の所定の領域に電圧を印加できるウェルバイアス領域１５２をさらに形成することもできる。前記ウェルバイアス領域１５２は前記ウェル領域１０５のような導電型すなわち、第１導電型の不純物を高濃度で含む領域であることが望ましい。
【００２６】
図６は本発明によるキャパシタ構造体の特性を説明するためのグラフとして、前記ウェル領域に対してＰＮ接合を形成するＭＯＳ型キャパシタの下部電極の降伏電圧を測定した実験結果である。
【００２７】
図６を参照すると、実験では従来の技術の場合、図１に説明したＭＯＳ型キャパシタを使用し、本発明の場合に、図４及び図５で説明したキャパシタ構造体を使用した。しかし、実験に使用された従来の技術によるＭＯＳ型キャパシタ構造体は、本発明によるＭＯＳ型キャパシタ構造体の前記ウェル領域１０５、ウェルバイアス領域１５２及び高濃度不純物領域１６０と同一のものを備えた。したがって、実験に使用された従来の技術によるＭＯＳ型キャパシタは、一方向（図１の２−２′方向）で前記下部電極領域２０のエッジが前記低濃度不純物領域２２と重畳されない領域を有する点でのみ、本発明によるＭＯＳ型キャパシタと構造的な差を有する。
【００２８】
この時に、従来の技術及び本発明によるＭＯＳ型キャパシタの下部電極領域１２０の降伏電圧は各々大略１４Ｖ及び２１Ｖで測定した。したがって、本発明によるＭＯＳ型キャパシタの下部電極領域１２０は従来の技術によるＭＯＳ型キャパシタの場合より高い降伏電圧を有することが確認できる。これは先に言及したＡｎｄｒｅｗ Ｓ．Ｇｒｏｖｅの著述による理論にも一致する。
【００２９】
図７乃至図１０は本発明の望ましい実施形態によるＭＯＳ型キャパシタ構造体の形成方法を説明するための工程断面図であり、図４の３−３′による各工程段階の断面を示す。
【００３０】
図７を参照すると、半導体基板１００の所定の領域に第１導電型のウェル領域１０５を形成する。前記ウェル領域１０５を含む半導体基板１００に第１活性領域及び第２活性領域を限定する素子分離膜パターン１１０を形成する。前記第１活性領域の中央部に下部電極領域１２０を形成する。前記第２活性領域の上部面及び前記下部電極領域１２０が形成された前記第１活性領域の上部面にキャパシタ誘電膜１３０を形成する。
【００３１】
後続工程を通じて、前記第１活性領域に本発明によるＭＯＳ型キャパシタを形成し、前記第２活性領域に前記ウェル領域１０５に電圧を印加するウェルバイアス領域を形成する。
【００３２】
前記下部電極領域１２０と前記ウェル領域１０５とがＰＮ接合を形成するように、前記下部電極領域１２０は第２導電型不純物を使用するイオン注入工程を実施して形成する。この時に、前記第１導電型と第２導電型とは互いに異なる、すなわち、反対になる導電型である。前記イオン注入工程は前記半導体基板１００上にバッファ酸化膜（図示せず）を形成した後に、これをチャネリング防止膜として利用することが望ましい。
【００３３】
前記下部電極領域１２０は前記第１活性領域の中央部に配置されることによって、前記素子分離膜パターン１１０から離隔されたエッジを有する。このために、前記下部電極領域１２０を形成するための前記イオン注入工程は前記第１活性領域の中央部を露出させるフォトレジストパターン（図示せず）を形成した後に、これをイオン注入マスクとして利用する。
【００３４】
半導体装置は本発明で説明するキャパシタ構造体以外の構造、すなわち、多様な種類のトランジスタ、抵抗構造体及び配線などを含む。この時に、本発明による前記下部電極領域１２０は前記半導体装置に含まれる前記トランジスタの製造工程と両立できる。さらに具体的には、通常、半導体装置はデプリーションモードＭＯＳトランジスタ（ｄｅｐｌｅｔｉｏｎ ｍｏｄｅ ＭＯＳＦＥＴ）を含み、前記下部電極領域１２０は前記デプリーションモードＭＯＳトランジスタ製造工程で実施されるデプリーション領域の形成のためのイオン注入工程を利用することによって、追加的な工程段階の増加なしに形成できる。このように、追加的な工程段階の増加なしに前記下部電極領域１２０を形成することによって、工程費用を節減できる。
【００３５】
前記キャパシタ誘電膜１３０を形成する前に、前記活性領域の上部面が露出するように前記バッファ酸化膜を除去する。以後、前記キャパシタ誘電膜１３０は前記バッファ酸化膜が除去された前記活性領域の上部面を熱酸化させることによって形成することが望ましい。前記キャパシタ誘電膜１３０は前記半導体装置に含まれるトランジスタのゲート酸化膜（図示せず）形成工程を通じて形成することが望ましい。このような前記キャパシタ誘電膜１３０の前記ゲート酸化膜との工程両立性により、前記下部電極領域１２０での工程両立性と同様、半導体装置の製造費用が節減できる。
【００３６】
図８を参照すると、前記キャパシタ誘電膜１３０を含む半導体基板の全面に導電膜（図示せず）を形成した後に、前記導電膜をパターニングして上部電極１４０を形成する。
【００３７】
この時に、前記上部電極１４０は、平面的に見る時に、前記下部電極領域１２０のエッジが露出するように形成することが望ましい。すなわち、前記上部電極１４０は前記下部電極領域１２０よりそのエッジから前記素子分離膜パターン１１０までの距離がさらに長い。これによって、前記上部電極１４０は前記キャパシタ誘電膜１３０上で、前記下部電極領域１２０より狭い面積を有しながら形成される。
【００３８】
前記導電膜は伝導性を有するように、不純物を含む多結晶シリコン膜であることが望ましい。前記上部電極１４０を形成する段階は前記導電膜上に第１マスクパターン（図示せず）を形成した後に、これをエッチングマスクとして利用する異方性エッチング工程を通じて形成することが望ましい。一方、前記第１マスクパターンを形成する前に、前記導電膜上に他の導電膜及び絶縁膜をさらに積層させた後に、前記上部電極１４０を形成できる。前記上部電極１４０の形成のためのエッチング工程は前記キャパシタ誘電膜１３０に対して選択性を有するエッチングレシピを使用して実施する。
【００３９】
図９を参照すると、前記上部電極１４０を含む半導体基板上に前記第２活性領域を含む所定の領域を覆う第２マスクパターンを形成する。前記第２マスクパターン及び前記上部電極１４０をマスクとして使用するイオン注入工程を実施し、前記上部電極１４０の周辺の前記第１活性領域に低濃度不純物領域１５０を形成する。
【００４０】
これによって、前記低濃度不純物領域１５０は前記下部電極領域１２０のエッジに重畳して形成される。すなわち、前記上部電極１４０の周りには、前記低濃度不純物領域１５０及び前記下部電極領域１２０が共に重畳した重畳不純物領域１５５が形成される。この時に、従来の技術で説明したように、前記下部電極領域１２０のラウンドされたエッジが前記ウェル領域１０５に直接接触することによって発生する降伏電圧の降下現象を最少とするために、前記低濃度不純物領域１５０は前記下部電極領域１２０より深く形成することが望ましい。この場合に、前記下部電極領域１２０の下部面のみが前記ウェル領域１０５に直接接触し、前記下部電極領域１２０のラウンドされたエッジは前記低濃度不純物領域１５０により覆われる。
【００４１】
また、前記低濃度不純物領域１５０及び前記ウェル領域１０５がＰＮ接合を形成するように、前記低濃度不純物領域１５０は前記ウェル領域１０５と異なる導電型、すなわち、第２導電型の不純物を含むように形成する。一方、前記ウェル領域１０５に順方向電圧を印加できるように、前記第２活性領域に前記ウェル領域１０５のような導電型の不純物を高濃度で含むウェルバイアス領域１５２を形成する。したがって、前記ウェルバイアス領域１５２は第１導電型の不純物を使用するイオン注入工程を通じて形成することが望ましい。
【００４２】
図１０を参照すると、前記低濃度不純物領域１５０内に高濃度不純物領域１６０を形成する。前記高濃度不純物領域１６０を含む半導体基板の全面に層間絶縁膜１７０を形成した後に、これをパターニングして、前記高濃度不純物領域１６０、前記上部電極１４０及び前記ウェルバイアス領域１５２の上部面を露出させる開口部１７５を形成する。前記開口部１７５を通じて、前記高濃度不純物領域１６０、前記上部電極１４０及び前記ウェルバイアス領域１５２に各々接続する下部電極用の導電パターン１８０、上部電極用の導電パターン１８５及びウェルバイアス導電パターン１８２を形成する。
【００４３】
前記高濃度不純物領域１６０は前記低濃度不純物領域１５０より薄く形成することが望ましい。これによって、前記高濃度不純物領域１６０は前記低濃度不純物領域１５０により囲まれるＤＤＤ構造を形成する。
【００４４】
前記層間絶縁膜１７０、前記開口部１７５及び前記導電パターン１８０、１８２、１８５を形成する段階は通常の方法を使用して実施することができ、したがって、これに対する説明は省略する。
【００４５】
【発明の効果】
本発明によると、下部電極領域のエッジに重畳される低濃度不純物領域を形成する。これによって、下部電極領域のエッジに電気場が集中する現象を予防する。その結果、不純物領域の形態で形成される下部電極の降伏電圧を高めることができる。
【図面の簡単な説明】
【図１】 従来の技術によるＭＯＳ型キャパシタを示す平面図である。
【図２】 従来の技術によるＭＯＳ型キャパシタを示す工程断面図である。
【図３】 従来の技術によるＭＯＳ型キャパシタを示す工程断面図である。
【図４】 本発明の望ましい実施形態によるＭＯＳ型キャパシタ構造体を説明するための平面図である。
【図５】 本発明の望ましい実施形態によるＭＯＳ型キャパシタ構造体を説明するための斜視図である。
【図６】 本発明によるＭＯＳ型キャパシタ構造体の特性を示すグラフである。
【図７】 本発明の望ましい実施形態によるＭＯＳ型キャパシタ構造体の形成方法を説明するための工程断面図である。
【図８】 本発明の望ましい実施形態によるＭＯＳ型キャパシタ構造体の形成方法を説明するための工程断面図である。
【図９】 本発明の望ましい実施形態によるＭＯＳ型キャパシタ構造体の形成方法を説明するための工程断面図である。
【図１０】 本発明の望ましい実施形態によるＭＯＳ型キャパシタ構造体の形成方法を説明するための工程断面図である。
【符号の説明】
１２ 素子分離膜パターン
１４ ゲート酸化膜
１６，１４０ 上部電極
２０，１２０ 下部電極領域
２２ 低濃度不純物領域
９９ エッジ
１００ 半導体基板
１１０ 素子分離膜パターン
１３０ キャパシタ誘電膜
１５０ 低濃度不純物領域
１５２ ウェルバイアス領域
１５５ 重畳不純物領域
１６０ 高濃度不純物領域
１７０ 層間絶縁膜
１７５ 開口部
１８０，１８２，１８５ 導電パターン

Claims (15)

1. 半導体基板の領域に活性領域を限定する素子分離膜パターンを形成する段階と、
   前記活性領域の中央部に前記素子分離膜パターンから離隔したエッジを有する下部電極領域を形成する段階と、
   前記下部電極領域を形成した後に、前記活性領域上にキャパシタ誘電膜を形成する段階と、
   前記キャパシタ誘電膜上に、前記素子分離パターンからエッジまでの離隔距離が、前記素子分離パターンから前記下部電極領域のエッジまでの離隔距離よりも長い上部電極を形成する段階と、
   前記上部電極の周辺の前記活性領域に前記下部電極領域より低い不純物濃度を有する低濃度不純物領域を形成する段階と、を含み、
   前記低濃度不純物領域は、前記半導体基板の上部面からの深さが前記下部電極領域より深く、前記下部電極領域のエッジに重畳されるように形成することを特徴とする半導体装置のキャパシタ構造体形成方法。
2. 前記キャパシタ誘電膜は前記活性領域を熱酸化させて形成することを特徴とする請求項１に記載の半導体装置のキャパシタ構造体形成方法。
3. 前記下部電極領域は前記活性領域と異なる導電型の不純物を含むように形成することを特徴とする請求項１に記載の半導体装置のキャパシタ構造体形成方法。
4. 前記低濃度不純物領域は前記活性領域と異なる導電型の不純物を含むように形成することを特徴とする請求項１に記載の半導体装置のキャパシタ構造体形成方法。
5. 前記低濃度不純物領域を形成した後、前記低濃度不純物領域内に高濃度不純物領域を形成する段階を含むことを特徴とする請求項１に記載の半導体装置のキャパシタ構造体形成方法。
6. 前記高濃度不純物領域は前記活性領域と異なる導電型の不純物を含むように形成することを特徴とする請求項５に記載の半導体装置のキャパシタ構造体形成方法。
7. 前記上部電極は不純物を含む多結晶シリコン膜で形成することを特徴とする請求項１に記載の半導体装置のキャパシタ構造体形成方法。
8. 半導体基板の領域に形成されて活性領域を限定する素子分離膜パターンと、
   前記活性領域の中央部に形成され、前記素子分離膜パターンから離隔したエッジを有する下部電極領域と、
   前記下部電極領域を含む前記活性領域上に形成されたキャパシタ誘電膜と、
   前記キャパシタ誘電膜上に形成された、前記素子分離膜パターンからエッジまでの離隔距離が、前記素子分離膜パターンから前記下部電極領域のエッジまでの離隔距離よりも長い上部電極と、
   前記上部電極の周辺の前記活性領域に、前記下部電極領域よりも低い不純物濃度で、且つ前記下部電極領域よりも前記半導体基板の上面から深く形成された低濃度不純物領域と、を含み、
   前記低濃度不純物領域は前記下部電極領域のエッジに重畳していることを特徴とする半導体装置のキャパシタ構造体。
9. 前記下部電極領域は前記上部電極より広い面積を有することを特徴とする請求項８に記載の半導体装置のキャパシタ構造体。
10. 前記低濃度不純物領域は前記素子分離膜パターンと前記上部電極との間の前記活性領域に形成されることを特徴とする請求項８に記載の半導体装置のキャパシタ構造体。
11. 前記低濃度不純物領域内に、高濃度不純物領域が配置されることを特徴とする請求項８に記載の半導体装置のキャパシタ構造体。
12. 前記低濃度不純物領域は前記活性領域と異なる導電型の不純物を含むことを特徴とする請求項８に記載の半導体装置のキャパシタ構造体。
13. 前記下部電極領域は前記活性領域と異なる導電型の不純物を含むことを特徴とする請求項８に記載の半導体装置のキャパシタ構造体。
14. 前記高濃度不純物領域は前記活性領域と異なる導電型の不純物を含むことを特徴とする請求項１１に記載の半導体装置のキャパシタ構造体。
15. 前記上部電極は不純物を含む多結晶シリコン膜であることを特徴とする請求項８に記載の半導体装置のキャパシタ構造体。

Images