JP2010118419A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010118419A
JP2010118419A JP2008289418A JP2008289418A JP2010118419A JP 2010118419 A JP2010118419 A JP 2010118419A JP 2008289418 A JP2008289418 A JP 2008289418A JP 2008289418 A JP2008289418 A JP 2008289418A JP 2010118419 A JP2010118419 A JP 2010118419A
Authority
JP
Japan
Prior art keywords
region
drain
conductivity type
semiconductor substrate
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008289418A
Other languages
English (en)
Inventor
Kimitaka Fukumi
公孝 福見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008289418A priority Critical patent/JP2010118419A/ja
Publication of JP2010118419A publication Critical patent/JP2010118419A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 従来の構造よりさらに安定した電気的特性を実現しうる横型ＭＯＳトランジスタを提供する。
【解決手段】 Ｐ型の半導体基板１０内において方向ｄ１に延伸するＰ型のボディ領域１５、ボディ領域１５と離間して形成されたＮ型のドレイン領域１１、ボディ領域１５内に形成された高濃度Ｐ型のボディコンタクト領域２１及びＮ型のソース領域１６、ドレイン領域１１内に形成された高濃度Ｎ型のドレインコンタクト領域１２、並びにソース領域１６とドレインコンタクト領域１２の間に形成されたＰ型の拡散領域１３を備え、拡散領域１３は、ドレイン領域１１内においてボディ領域１５と離間した状態で方向ｄ１に延伸して形成される主領域１３ａと、主領域１３ａ内のボディ領域１５と対向する外周端の一または離散した複数の一部領域からボディ領域１５に向かう方向にボディ領域１５または半導体基板１０と連絡する位置まで突出する突出領域１３ｂとを有する。
【選択図】 図１

Description

本発明は、半導体装置に関し、特に横型ＭＯＳトランジスタに関するものである。
図９に従来の横型ＭＯＳトランジスタを示す（下記特許文献１参照）。図９（ａ）は従来のＭＯＳトランジスタ１００の平面図を、（ｂ）はＬ１−Ｌ２線で切断したときの断面図を、（ｃ）はＬ３−Ｌ４線で切断したときの断面図をそれぞれ表している。
図９に示されるように、従来の横型ＭＯＳトランジスタ１００は、Ｐ型半導体基板１０内に、Ｎ型のドレイン領域１１が形成され、さらに、このドレイン領域１１の内部に包含されるようにＰ型の拡散領域９１と高濃度Ｎ型のドレインコンタクト領域１２が形成される。また、半導体基板１０内において、ドレイン領域１１と離間してＰ型のボディ領域１５が形成され、ボディ領域１５の内部に包含されるようにＮ型のソース領域１６と高濃度Ｐ型のボディコンタクト領域１７が形成される。
そして、ドレイン領域１１とソース領域１６に挟まれた領域の上方には、ゲート絶縁膜２１を介してゲート電極１４が形成されている。そして、ソース領域１６、ドレインコンタクト領域１２は、それぞれソース電極、ドレイン電極（不図示）と電気的に接続されている。その他、適宜フィールド絶縁膜２２や層間絶縁膜（不図示）等の絶縁膜を備えて構成される。
ボディコンタクト領域１７は、半導体基板１０の基板面に平行な方向ｄ１を長手方向として延伸するように形成されており、このボディコンタクト領域１７の外周を取り囲むようにソース領域１６が形成されている。そして、半導体基板１０内において、このボディコンタクト領域１７とソース領域１６を内部に包含するように、方向ｄ１を長手方向として延伸するボディ領域１５が形成されている。なお、図９において、前記各拡散領域１５〜１７が方向ｄ１に沿って延伸する区域を「区域Ａ１」と称し、延伸先の両端部に相当する区域を「区域Ａ２」と称している。
また、ドレイン領域１１は、半導体基板１０内において、ボディ領域１５の外周を取り囲むように離間して形成されている。そして、このドレイン領域１１内には、やはりボディ領域１５を取り囲むようにドレインコンタクト領域１２が形成されている。
さらに、図９に示すように、通常、横型ＭＯＳトランジスタ１００では、ドレイン領域１１内に、ドレイン領域１１とは反対の導電型の（ここではＰ型の）耐圧調整用の拡散領域９１を備える。この拡散領域９１は、ドレイン領域１１が方向ｄ１に延伸する区域Ａ１内においてドレイン領域１１内に完全に包含され、ドレイン領域１１と同様に方向ｄ１に延伸する構成である（図９（ｃ）参照）。しかし、拡散領域９１が全体として完全にドレイン領域１１内に包含されると、拡散領域９１とドレイン領域１１とは導電型が異なるためにこの拡散領域９１はドレイン領域１１内において孤立し、この結果、当該領域９１内に電荷が保持される可能性が生じる。かかる場合、この拡散領域９１内に保持された電荷の影響を受け、ＭＯＳトランジスタ１００の特性が変動する（特にスイッチング速度が低下する）恐れがある。このような特性の変動を防止すべく、拡散領域９１の延伸先端部（区域Ａ２）の一部において、ドレイン領域１１外部に突出させてボディ領域１５と連絡されるように形成する（図９（ｂ）参照）。
このように形成することで、拡散領域９１内に保持された電荷を、拡散領域９１と同じ導電型のボディ領域１５を介して抜き取るための電気的経路が確保される。
また、拡散領域９１内に保持された電荷を抜き取るための別の方法としては、拡散領域９１上に形成された層間絶縁膜にコンタクトホールを形成して、ソース電極と電気的に接続させることで、拡散領域９１内の電荷をソース電極の方に抜き取る例が下記特許文献２に開示されている。
特許第３１３７８４０号明細書 特開平５−３２６９４６号方向
前記特許文献１または２に記載された方法によれば、いずれも拡散領域９１がドレイン領域１１内で完全には孤立しないため、拡散領域９１内に電荷が蓄積され続けるということがない。
しかしながら、特許文献１に記載の方法の場合、横型ＭＯＳトランジスタ１００のゲート幅（方向ｄ１の幅）が大きくなると（例えば数１００μｍ以上）、延伸先の両先端部間（区域Ａ２間）の距離が長くなる。この結果、拡散領域９１内に保持された電荷の位置から、当該電荷をボディ領域１５の方向へ抜き取るための電気的連絡通路までの距離が長くなる。これにより、拡散領域９１内から電荷をボディ領域１５または半導体基板１０へ放出させるのに多くの時間が必要となり、拡散領域９１を設けてもスイッチング速度の低下を抑制する効果が十分に発揮されない。
また、特許文献２に記載の方法の場合、ソース電極を拡散領域９１に電気的に接続させる必要があるため、必然的にソース電極をドレイン領域１１側（ドレイン電極側）に延長させる必要が生じる。これにより、ソース電極側に電界が集中しやすくなり、この結果ドレイン・ソース間耐圧の低下を招来してしまう。
本発明は上記の問題点に鑑み、従来の構造よりさらに安定した電気的特性を実現しうる横型ＭＯＳトランジスタを提供することを目的とする。
上記目的を達成するための本発明に係る半導体装置は、第１導電型の半導体基板と、前記半導体基板内に形成され、前記半導体基板の基板面に平行な所定の第１方向を長手方向として延伸する前記第１導電型のボディ領域と、前記半導体基板内において、前記第１方向を長手方向として延伸し、前記ボディ領域と離間して形成された前記第１導電型とは異なる第２導電型のドレイン領域と、前記ボディ領域内に形成され、前記第１方向を長手方向として延伸する前記ボディ領域よりも高濃度の前記第１導電型のボディコンタクト領域と、前記ボディ領域内において、前記ボディコンタクト領域よりも前記ドレイン領域側の位置に形成され、前記第１方向を長手方向として延伸する前記第２導電型のソース領域と、前記ドレイン領域内に形成され、前記第１方向を長手方向として延伸する前記ドレイン領域よりも高濃度の前記第２導電型のドレインコンタクト領域と、前記ソース領域と前記ドレインコンタクト領域の間に形成された前記第１導電型の第１拡散領域と、前記半導体基板の上面において、前記ソース領域と前記ドレイン領域に狭まれた領域の上方を含む位置に、ゲート絶縁膜を介して形成されたゲート電極と、を備えてなり、前記第１拡散領域が、前記ドレイン領域内において前記ボディ領域と離間した状態で前記第１方向に延伸して形成される主領域と、前記主領域内の前記ボディ領域と対向する外周端の一または離散した複数の一部領域から前記ボディ領域に向かう方向に前記ボディ領域または前記半導体基板と連絡する位置まで突出する突出領域とを有することを特徴とする。
また、本発明に係る半導体装置は、第１導電型の半導体基板と、前記半導体基板内に形成され、前記半導体基板の基板面に平行な所定の第１方向を長手方向として延伸する前記第１導電型のボディ領域と、前記半導体基板内において、前記第１方向を長手方向として延伸し、前記ボディ領域に接して形成された前記第１導電型とは異なる第２導電型のドレイン領域と、前記ボディ領域内に形成され、前記第１方向を長手方向として延伸する前記ボディ領域よりも高濃度の前記第１導電型のボディコンタクト領域と、前記ボディ領域内において、前記ボディコンタクト領域よりも前記ドレイン領域側の位置に形成され、前記第１方向を長手方向として延伸する前記第２導電型のソース領域と、前記ドレイン領域内に形成され、前記第１方向を長手方向として延伸する前記ドレイン領域よりも高濃度の前記第２導電型のドレインコンタクト領域と、前記ソース領域と前記ドレインコンタクト領域の間に形成された前記第１導電型の第１拡散領域と、前記半導体基板の上面において、前記ソース領域と前記ドレイン領域に狭まれた領域の上方を含む位置に、ゲート絶縁膜を介して形成されたゲート電極と、を備えてなり、前記第１拡散領域が、前記ドレイン領域内において前記ボディ領域と離間した状態で前記第１方向に延伸して形成される主領域と、前記主領域内の前記ボディ領域と接する外周端の一または離散した複数の一部領域から前記ボディ領域に向かう方向に前記ボディ領域の内部位置まで突出する突出領域とを有することを特徴とする。
また、本発明に係る半導体装置は、上記特徴に加えて、前記ソース領域が、前記ボディコンタクト領域の外側において前記第１方向に直交する第２方向に前記ボディコンタクト領域を挟むように形成され、前記ドレイン領域が、前記ボディ領域の外側において前記第２方向に前記ボディ領域を挟むように形成されることで、前記第２方向に離間した第１端及び第２端それぞれの外周端で前記ボディ領域と対向するかまたは接する構成であり、前記突出領域が、前記ドレイン領域内の前記第１端及び前記第２端のそれぞれの外周端において、一または離散した複数の一部領域から前記ボディ領域に向かう方向に突出することを特徴とする。
このとき、前記ソース領域が、延伸する前記第１方向の両端部においても前記ボディコンタクト領域の外側に位置することで、前記ボディコンタクト領域の外周を取り囲むように形成され、前記ドレイン領域が、延伸する前記第１方向の両端部においても前記ボディ領域の外側に位置することで、当該両端部においても前記ボディ領域と対向するかまたは接するように前記ボディ領域の外周を取り囲むように形成され、前記第１拡散領域が、前記第１方向の両端部に位置する前記ドレイン領域内にも形成されているものとしても構わない。
さらにこのとき、前記第１拡散領域が、前記第１方向の両端部に位置する前記ドレイン領域内において、前記ボディ領域との対向面または接触面から前記ボディ領域に向かう方向に突出することで、前記ボディ領域または前記半導体基板と連絡されるものとしても構わない。
本発明の構成によれば、ドレイン領域が第１方向に延伸する区域内において、第１拡散領域は、ボディ領域側のドレイン領域端部からボディ領域に向かって突出する突出領域を備え、この突出領域によって、第１拡散領域と半導体基板あるいはボディ領域とが連絡される。第１拡散領域と半導体基板あるいはボディ領域は同じ導電型であるため、電気的に接続され、これによって、第１拡散領域内に保持された電荷を、突出領域を介して半導体基板あるいはボディ領域へ放出させることが可能となる。
従って、第１拡散領域内に、突出領域を離散して複数形成することにより、第１拡散領域内に保持された電荷を、第１拡散領域外へと放出させるための経路が複数形成されるため、第１拡散領域内に保持された電荷の当該電荷位置から、第１拡散領域外への放出経路となる突出領域までの距離が短縮化され、この結果、第１拡散領域内に保持された電荷を第１拡散領域外に短時間で放出させることが可能となる。これによって、スイッチング速度の低下が十分に抑制され、安定した電気的特性を実現することが可能となる。
さらに、本発明の構成の場合、第１拡散領域上方に形成された層間絶縁膜に対してコンタクトホールを形成してソース電極と連絡する必要がないため、ソース電極をドレイン電極（ドレイン領域）側に延長させる必要がなく、ドレイン−ソース間耐圧の低下を招くということもない。
以下において、本発明に係る半導体装置の実施形態について図面を参照して説明する。なお、図９と同一の構成要素については同一の符号及び名称を使用し、その説明を簡略化する。また、図９を含む以下の各図は、あくまで模式的に図示されたものであり、図面上の寸法比と実際の構造の寸法比は必ずしも一致しない。
図１は、本実施形態における半導体装置の平面図を示している。また、図２は、本実施形態における半導体装置の断面図であり、図２（ａ）〜（ｃ）は、それぞれ図１上のＬ１−Ｌ２線、Ｌ３−Ｌ４線、Ｌ５−Ｌ６線で切断したときの各断面図を示している。
図１に示される本発明の横型ＭＯＳトランジスタ１は、図９に示す従来の横型ＭＯＳトランジスタ１００と比較して、拡散領域９１の代わりに拡散領域１３（第１拡散領域に相当）を備える構成である。この拡散領域１３は、拡散領域９１と同様、ドレイン領域１１とは反対の導電型の（ここではＰ型の）耐圧調整用の拡散領域であり、ドレイン領域１１が方向ｄ１に延伸する区域Ａ１内において、一部領域を除きドレイン領域１１内に完全に包含されるように形成される（図２（ｃ）参照）。そして、図９と同様、内部に保持された電荷を抜き取るための電気的経路を確保すべく、延伸する先端部（区域Ａ２）の一部において、拡散領域１３は、ドレイン領域１１内からボディ領域１５側に向かって突出し、半導体基板１０と連絡されている（図２（ａ）参照）。
そして、この拡散領域１３は、区域Ａ１内の一または複数箇所において、ドレイン領域１１内からボディ領域１５側に向かって突出し、半導体基板１０と連絡されている（図２（ｂ）参照）。言い換えれば、拡散領域１３は、方向ｄ１の向きに延伸する区域Ａ１内において、ドレイン領域１１内に包含されることでボディ領域１５と離間して形成された主領域１３ａと、主領域１３ａ内のボディ領域１５と対向する外周端の一または離散した複数の一部領域からボディ領域１５に向かう方向に半導体基板１０と連絡する位置まで突出する突出領域１３ｂとを備えて構成される。
なお、図１では、拡散領域１３が、ｄ１及びｄ２（基板面に平行でｄ１に直交する向き）の方向に離散して複数の突出領域１３ｂを備える場合を図示している。
このように構成されるとき、拡散領域１３は、区域Ａ１内において、突出領域１３ｂを介して半導体基板１０と連絡される。一方、上述したように、拡散領域１３は、ｄ１方向に延伸する先端部の区域Ａ２内においても半導体基板１０と連絡される。
図９に示す従来構成の場合、ゲート幅（方向ｄ１に係るゲートの長さ）が大きくなると、両区域Ａ２間の距離が長くなるため、拡散領域９１が半導体基板１０と連絡された領域（以下、適宜「連絡領域」という）の間の距離も長くなる。この結果、拡散領域９１内に保持された電荷の電荷位置から、当該電荷をボディ領域１５または半導体基板１０の方向へ抜き取るための電気的連絡通路までの距離が長くなり、拡散領域９１内から電荷をボディ領域１５（または半導体基板１０）へ放出させるのに多くの時間を必要とする構成であった。
しかし、本実施形態に示す横型ＭＯＳトランジスタ１では、拡散領域１３に対し、ｄ１の方向に延伸する区域Ａ１内においても半導体基板１０と連絡される突出領域１３ｂを前記「連絡領域」として設ける構成とすることで、各連絡領域間の距離を一定範囲内に抑えながらｄ１方向に係るゲート幅を大きくすることが可能となる。このため、ゲート幅を大きく形成した横型ＭＯＳトランジスタであっても、拡散領域１３内に保持された電荷を半導体基板１０側に短時間で放出させることができるため、スイッチング速度の低下が十分に抑制され、安定した電気的特性を実現することが可能となる。
さらに、本実施形態の構成の場合、上記特許文献２のように、拡散領域１３上方に形成された層間絶縁膜に対してコンタクトホールを形成してソース電極と連絡する必要がないため、ソース電極をドレイン電極（ドレイン領域１１）側に延長させる必要がなく、ドレーン−ソース間耐圧の低下を招くということもない。
以下、図１に示す本実施形態の横型ＭＯＳトランジスタ１の製造方法の一例につき、簡単に説明する。なお、下記製造方法は、あくまで一例であって、例えばイオン注入の順序やイオン注入と絶縁膜の成膜順序等は一部前後しても構わない。
まず、Ｐ型半導体基板１上の所定領域にＮ型不純物イオンを注入してドレイン領域１１を形成する。同様に、Ｐ型半導体基板１上の所定領域にＰ型不純物イオンを注入してボディ領域１５を形成する。
次に、所定のマスクパターンで形成されたレジストをマスクとして、Ｐ型不純物イオンを注入して拡散領域１３を形成する。このとき、拡散領域１３が、区域Ａ１及びＡ２においてドレイン領域１１内に形成されるとともに、区域Ａ１及び区域Ａ２内の一部領域においてドレイン領域１１のボディ領域１５と対向する側の端部からボディ領域１５側に向かってドレイン領域１１外部に突出して形成されるようにパターニングされたレジストマスクを用いる。なお、本実施形態では、拡散領域１３は、区域Ａ１及びＡ２の両区域内において、ドレイン領域１１のボディ領域１５と対向する側の端部からボディ領域１５側に向かって突出する部分を有し、当該部分の端部が、ボディ領域１５のドレイン領域１１側端部と離間して対向するように形成される。
次に、公知のＬＯＣＯＳ（LOCal Oxidation of Silicon）法によりフィールド絶縁膜２２を形成する。そして、ゲート絶縁膜２１を成膜した後、ボディ領域１５よりも高濃度Ｐ型の不純物イオンを注入して、ボディ領域１５内にボディコンタクト領域１７を形成する。また、ドレイン領域１１よりも高濃度Ｎ型の不純物イオンを注入して、ドレイン領域１１内にドレインコンタクト領域１２を、ボディ領域１５内にソース領域１６をそれぞれ形成する。
その後、ドレイン領域１１とボディ領域１５に挟まれた領域の上方、並びに、ドレイン領域１１のボディ領域１５側端部上方からフィールド絶縁膜２２の一部にまたがるようにゲート電極１４を形成する。ゲート電極１４の形成方法としては、例えば、リンがドープされたポリシリコン膜をＣＶＤ法により形成し、その上にフォトエッチング技術によってレジストをパターニングした後、ドライエッチング技術等によって前記のポリシリコン膜を加工することにより形成される。
その後、表面に例えば常圧ＣＶＤ（Chemical Vapor Deposition）法によって層間絶縁膜を形成した後、平坦化処理を施して表面段差を軽減する。そして、層間絶縁膜に対し、ゲート電極１４、ドレインコンタクト領域１２、ソース領域１７、及びボディコンタクト領域１６の上方に係る領域にコンタクトホールを形成し、例えばスパッタ法によって導電性材料膜（例えばＡｌ膜）を成長させた後、フォトエッチング及びドライエッチングによってパターニングして金属電極を形成する。各金属電極は、それぞれゲート電極２２、ドレインコンタクト領域１２、ソース領域１７、及びボディコンタクト領域１６に対して電気的に接続される。このような工程を経て、本実施形態の横型ＭＯＳトランジスタ１が形成される。
なお、図１及び図２では、区域Ａ１及びＡ２内において、拡散領域１３の一部（突出領域１３ｂ）がボディ領域１５と対向するドレイン領域１１の端部からボディ領域１５側に突出して半導体基板１０と連絡することで「連絡領域」を形成するものとしたが、図９における区域Ａ２内と同様に、突出領域１３ｂの先端をボディ領域１５内に位置するまで突出させることで連絡領域を形成しても良い（図３，図４参照）。図３は突出領域１３ｂがボディ領域１５内に突出した場合の平面図、図４（ａ）〜（ｃ）は、図３におけるＬ１−Ｌ２線、Ｌ３−Ｌ４線、Ｌ５−Ｌ６線で切断したときの断面図を示している。
このように構成される場合であっても、区域Ａ１内において拡散領域１３がボディ領域１５と連絡される突出領域１３ｂを前記「連絡領域」として設ける構成となるため、拡散領域１３内に保持された電荷を、拡散領域１３と同導電型のボディ領域１５を介して放出させることが可能となる。このため、図１及び図２に示す場合と同様、各連絡領域間の距離を一定範囲内に抑えながらｄ１方向に係るゲート幅を大きくすることが可能となる。このため、ゲート幅を大きく形成した横型ＭＯＳトランジスタであっても、拡散領域１３内に保持された電荷を半導体基板１０側に短時間で放出させることができるため、スイッチング速度の低下が十分に抑制され、安定した電気的特性を実現することが可能となる。
さらに、図１及び図２では、ボディ領域１５とドレイン領域１１が離間して対向する構成としたが、図５及び図６に示すように、ボディ領域１５の外周部とドレイン領域１１の外周部が接する構成であっても良い。図５はボディ領域１５の外周部とドレイン領域１１の外周部が接する場合の平面図、図６（ａ）〜（ｃ）は、図５におけるＬ１−Ｌ２線、Ｌ３−Ｌ４線、Ｌ５−Ｌ６線で切断したときの断面図を示している。なお、この場合には、拡散領域１３が有する突出領域１３ｂの先端はボディ領域１５内に位置することとなる。この場合も、図１及び図２と同様の効果を得ることができる。
なお、図１及び図２では、ｄ１方向に延伸する区域Ａ１内において、拡散領域１３に対し、複数の領域に離散して半導体基板１０あるいはボディ領域１５と連絡された突出領域１３ｂを設けることが構造上可能となる。このため、図９に示す従来構成のように、必ずしもｄ１方向に延伸する延伸先の端部（区域Ａ２内）において、拡散領域１３を半導体基板１０あるいはボディ領域１５と連絡しなくても良い。図７及び図８は、図１及び図２に示す構造に対し、区域Ａ２内では拡散領域１３を完全にドレイン領域１１内に包含させた場合における概略構造図であり、図７が平面図を、図８（ａ）〜（ｃ）は、図７におけるＬ１−Ｌ２線、Ｌ３−Ｌ４線、Ｌ５−Ｌ６線で切断したときの断面図を示している。しかしながら、スイッチング速度のさらなる向上を図るという観点に立てば、区域Ａ１内のみならず、両先端部に係る区域Ａ２内においても、拡散領域１３を半導体基板１０あるいはボディ領域１５と連絡させることで同領域Ａ２内にも連絡領域を形成することが好ましい。
なお、上記の各実施形態では、方向ｄ１を長手方向として延伸するほぼ長方形形状の区域Ａ１と、区域Ａ１の両端部に形成されたほぼ半円形状の区域Ａ２とを備える構成としたが、各区域Ａ１，Ａ２の形状は一例であって、図示された形状に限定されるものではない。
さらに、上記の各実施形態では、ボディコンタクト領域１７の外周を取り囲むようにソース領域１６が形成され、ボディ領域１５の外周を取り囲むようにドレイン領域１１が形成されるものとしたが、少なくとも方向ｄ２の向きにボディコンタクト領域１７を挟むようにソース領域１６が形成され、同様に、少なくとも方向ｄ２の向きにボディ領域１５を挟むようにドレイン領域１１が形成されるものとしても良い。言い換えれば、区域Ａ２においては、ボディコンタクト領域１７の外側にソース領域１６が形成されていなくても構わないし、同様に、区域Ａ２においては、ボディ領域１５の外側にドレイン領域１１が形成されていなくても構わない。しかし、拡散領域の端部には電界が集中しやすいため、電界集中が起こるのを緩和するためには、各図で図示したように、区域Ａ２においても、ボディコンタクト領域１７の外側にソース領域１６が形成され、同様に、ボディ領域１５の外側にドレイン領域１１が形成される構成が望ましい。
また、上記の各実施形態では、それぞれ横型ＭＯＳトランジスタがＰ型半導体基板１０上に形成されたＮチャネル型ＭＯＳトランジスタである場合を例に挙げて説明したが、半導体基板並びに各拡散領域の導電型を反転させることでＰチャネル型ＭＯＳトランジスタであっても同様の構成で実現することができる。
本発明の横型ＭＯＳトランジスタの概略平面図 本発明の横型ＭＯＳトランジスタの概略断面図 本発明の横型ＭＯＳトランジスタの別の概略平面図 本発明の横型ＭＯＳトランジスタの別の概略断面図 本発明の横型ＭＯＳトランジスタのさらに別の概略平面図 本発明の横型ＭＯＳトランジスタのさらに別の概略断面図 本発明の横型ＭＯＳトランジスタのさらに別の概略平面図 本発明の横型ＭＯＳトランジスタのさらに別の概略断面図 従来の横型ＭＯＳトランジスタの概略構造図
符号の説明
１： 本発明の横型ＭＯＳトランジスタ
１０： 半導体基板
１１： ドレイン領域
１２： ドレインコンタクト領域
１３： 拡散領域（第１拡散領域）
１４： ゲート電極
１５： ボディ領域
１６： ソース領域
１７： ボディコンタクト領域
２１： ゲート絶縁膜
２２： フィールド絶縁膜
９１： 拡散領域
１００： 従来の横型ＭＯＳトランジスタ

Claims (5)

  1. 第１導電型の半導体基板と、
    前記半導体基板内に形成され、前記半導体基板の基板面に平行な所定の第１方向を長手方向として延伸する前記第１導電型のボディ領域と、
    前記半導体基板内において、前記第１方向を長手方向として延伸し、前記ボディ領域と離間して形成された前記第１導電型とは異なる第２導電型のドレイン領域と、
    前記ボディ領域内に形成され、前記第１方向を長手方向として延伸する前記ボディ領域よりも高濃度の前記第１導電型のボディコンタクト領域と、
    前記ボディ領域内において、前記ボディコンタクト領域よりも前記ドレイン領域側の位置に形成され、前記第１方向を長手方向として延伸する前記第２導電型のソース領域と、
    前記ドレイン領域内に形成され、前記第１方向を長手方向として延伸する前記ドレイン領域よりも高濃度の前記第２導電型のドレインコンタクト領域と、
    前記ソース領域と前記ドレインコンタクト領域の間に形成された前記第１導電型の第１拡散領域と、
    前記半導体基板の上面において、前記ソース領域と前記ドレイン領域に狭まれた領域の上方を含む位置に、ゲート絶縁膜を介して形成されたゲート電極と、を備えてなり、
    前記第１拡散領域が、
    前記ドレイン領域内において前記ボディ領域と離間した状態で前記第１方向に延伸して形成される主領域と、前記主領域内の前記ボディ領域と対向する外周端の一または離散した複数の一部領域から前記ボディ領域に向かう方向に前記ボディ領域または前記半導体基板と連絡する位置まで突出する突出領域とを有することを特徴とする半導体装置。
  2. 第１導電型の半導体基板と、
    前記半導体基板内に形成され、前記半導体基板の基板面に平行な所定の第１方向を長手方向として延伸する前記第１導電型のボディ領域と、
    前記半導体基板内において、前記第１方向を長手方向として延伸し、前記ボディ領域に接して形成された前記第１導電型とは異なる第２導電型のドレイン領域と、
    前記ボディ領域内に形成され、前記第１方向を長手方向として延伸する前記ボディ領域よりも高濃度の前記第１導電型のボディコンタクト領域と、
    前記ボディ領域内において、前記ボディコンタクト領域よりも前記ドレイン領域側の位置に形成され、前記第１方向を長手方向として延伸する前記第２導電型のソース領域と、
    前記ドレイン領域内に形成され、前記第１方向を長手方向として延伸する前記ドレイン領域よりも高濃度の前記第２導電型のドレインコンタクト領域と、
    前記ソース領域と前記ドレインコンタクト領域の間に形成された前記第１導電型の第１拡散領域と、
    前記半導体基板の上面において、前記ソース領域と前記ドレイン領域に狭まれた領域の上方を含む位置に、ゲート絶縁膜を介して形成されたゲート電極と、を備えてなり、
    前記第１拡散領域が、
    前記ドレイン領域内において前記ボディ領域と離間した状態で前記第１方向に延伸して形成される主領域と、前記主領域内の前記ボディ領域と接する外周端の一または離散した複数の一部領域から前記ボディ領域に向かう方向に前記ボディ領域の内部位置まで突出する突出領域とを有することを特徴とする半導体装置。
  3. 前記ソース領域が、前記ボディコンタクト領域の外側において前記第１方向に直交する第２方向に前記ボディコンタクト領域を挟むように形成され、
    前記ドレイン領域が、前記ボディ領域の外側において前記第２方向に前記ボディ領域を挟むように形成されることで、前記第２方向に離間した第１端及び第２端それぞれの外周端で前記ボディ領域と対向するかまたは接する構成であり、
    前記突出領域が、前記ドレイン領域内の前記第１端及び前記第２端のそれぞれの外周端において、一または離散した複数の一部領域から前記ボディ領域に向かう方向に突出することを特徴とする請求項１または２に記載の半導体装置。
  4. 前記ソース領域が、延伸する前記第１方向の両端部においても前記ボディコンタクト領域の外側に位置することで、前記ボディコンタクト領域の外周を取り囲むように形成され、
    前記ドレイン領域が、延伸する前記第１方向の両端部においても前記ボディ領域の外側に位置することで、当該両端部においても前記ボディ領域と対向するかまたは接するように前記ボディ領域の外周を取り囲むように形成され、
    前記第１拡散領域が、前記第１方向の両端部に位置する前記ドレイン領域内にも形成されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記第１拡散領域が、前記第１方向の両端部に位置する前記ドレイン領域内において、前記ボディ領域との対向面または接触面から前記ボディ領域に向かう方向に突出することで、前記ボディ領域または前記半導体基板と連絡されることを特徴とする請求項４に記載の半導体装置。
JP2008289418A 2008-11-12 2008-11-12 半導体装置 Pending JP2010118419A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008289418A JP2010118419A (ja) 2008-11-12 2008-11-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008289418A JP2010118419A (ja) 2008-11-12 2008-11-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2010118419A true JP2010118419A (ja) 2010-05-27

Family

ID=42305923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008289418A Pending JP2010118419A (ja) 2008-11-12 2008-11-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2010118419A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011161748A1 (ja) * 2010-06-21 2011-12-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2012157025A1 (ja) * 2011-05-17 2012-11-22 トヨタ自動車株式会社 半導体装置
JP2013254857A (ja) * 2012-06-07 2013-12-19 Fuji Electric Co Ltd 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204482A (ja) * 1992-05-21 1994-07-22 Philips Electron Nv 半導体装置
JPH10189964A (ja) * 1996-12-27 1998-07-21 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP3137840B2 (ja) * 1994-08-31 2001-02-26 松下電子工業株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204482A (ja) * 1992-05-21 1994-07-22 Philips Electron Nv 半導体装置
JP3137840B2 (ja) * 1994-08-31 2001-02-26 松下電子工業株式会社 半導体装置
JPH10189964A (ja) * 1996-12-27 1998-07-21 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011161748A1 (ja) * 2010-06-21 2011-12-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11114527B2 (en) 2010-06-21 2021-09-07 Renesas Electronics Corporation Semiconductor device and method for manufacturing same
WO2012157025A1 (ja) * 2011-05-17 2012-11-22 トヨタ自動車株式会社 半導体装置
JP2013254857A (ja) * 2012-06-07 2013-12-19 Fuji Electric Co Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US7977800B2 (en) Semiconductor device and fabrication method for the same
US10418480B2 (en) Semiconductor device capable of high-voltage operation
JP4768399B2 (ja) 半導体装置
US8803234B1 (en) High voltage semiconductor device and method for fabricating the same
US20070138551A1 (en) High voltage semiconductor device and method for fabricating the same
KR102449211B1 (ko) 전계 효과 트랜지스터를 포함하는 반도체 소자
US9728616B2 (en) High-voltage metal-oxide-semiconductor transistor device and manufacturing method thereof
JP2006253397A (ja) 半導体装置及びその製造方法
TWI635617B (zh) 高壓金屬氧化物半導體元件及其製造方法
JP5159828B2 (ja) 半導体装置
US7964455B2 (en) Manufacturing method of semiconductor device
JP2010118419A (ja) 半導体装置
JP5003856B2 (ja) 半導体装置
US8664063B2 (en) Method of producing a semiconductor device and semiconductor device
JP4784738B2 (ja) 半導体装置
JP4784739B2 (ja) 半導体装置
JP2007081243A (ja) 半導体装置、半導体装置の製造方法
US9257555B1 (en) Semiconductor structure
JP4784737B2 (ja) 半導体装置
JP7252094B2 (ja) 半導体装置及びトランジスタ
US9640629B1 (en) Semiconductor device and method of manufacturing the same
JP4602908B2 (ja) 半導体装置
JP5280121B2 (ja) 半導体装置およびその製造方法
JP2008288402A (ja) 半導体装置
JP2006319241A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130702