KR20180041626A - 능동 소자 및 능동 소자의 제조 방법 - Google Patents
능동 소자 및 능동 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20180041626A KR20180041626A KR1020177037875A KR20177037875A KR20180041626A KR 20180041626 A KR20180041626 A KR 20180041626A KR 1020177037875 A KR1020177037875 A KR 1020177037875A KR 20177037875 A KR20177037875 A KR 20177037875A KR 20180041626 A KR20180041626 A KR 20180041626A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- organic semiconductor
- substrate
- wettability
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 123
- 230000004888 barrier function Effects 0.000 claims abstract description 82
- 238000005192 partition Methods 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000004020 conductor Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 48
- 238000005530 etching Methods 0.000 claims description 12
- 238000000638 solvent extraction Methods 0.000 claims 2
- 238000006073 displacement reaction Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 185
- 239000000976 ink Substances 0.000 description 59
- 238000009736 wetting Methods 0.000 description 28
- 238000009792 diffusion process Methods 0.000 description 25
- 230000008569 process Effects 0.000 description 20
- 239000010408 film Substances 0.000 description 15
- 239000000243 solution Substances 0.000 description 13
- 239000007788 liquid Substances 0.000 description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910021393 carbon nanotube Inorganic materials 0.000 description 3
- 239000002041 carbon nanotube Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 2
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- DCAYPVUWAIABOU-UHFFFAOYSA-N hexadecane Chemical compound CCCCCCCCCCCCCCCC DCAYPVUWAIABOU-UHFFFAOYSA-N 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- AUHZEENZYGFFBQ-UHFFFAOYSA-N mesitylene Substances CC1=CC(C)=CC(C)=C1 AUHZEENZYGFFBQ-UHFFFAOYSA-N 0.000 description 2
- 125000001827 mesitylenyl group Chemical group [H]C1=C(C(*)=C(C([H])=C1C([H])([H])[H])C([H])([H])[H])C([H])([H])[H] 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000012085 test solution Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- SPPWGCYEYAMHDT-UHFFFAOYSA-N 1,4-di(propan-2-yl)benzene Chemical compound CC(C)C1=CC=C(C(C)C)C=C1 SPPWGCYEYAMHDT-UHFFFAOYSA-N 0.000 description 1
- DLKQHBOKULLWDQ-UHFFFAOYSA-N 1-bromonaphthalene Chemical compound C1=CC=C2C(Br)=CC=CC2=C1 DLKQHBOKULLWDQ-UHFFFAOYSA-N 0.000 description 1
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical compound C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- NZZFYRREKKOMAT-UHFFFAOYSA-N diiodomethane Chemical compound ICI NZZFYRREKKOMAT-UHFFFAOYSA-N 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910003472 fullerene Inorganic materials 0.000 description 1
- 235000011187 glycerol Nutrition 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229940057995 liquid paraffin Drugs 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000012046 mixed solvent Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- WVDDGKGOMKODPV-ZQBYOMGUSA-N phenyl(114C)methanol Chemical compound O[14CH2]C1=CC=CC=C1 WVDDGKGOMKODPV-ZQBYOMGUSA-N 0.000 description 1
- 229920001197 polyacetylene Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- YYMBJDOZVAITBP-UHFFFAOYSA-N rubrene Chemical compound C1=CC=CC=C1C(C1=C(C=2C=CC=CC=2)C2=CC=CC=C2C(C=2C=CC=CC=2)=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 YYMBJDOZVAITBP-UHFFFAOYSA-N 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
- H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
-
- H01L51/0004—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H01L51/102—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은, 전극에 대한 격벽의 위치 어긋남을 억제할 수 있는 능동 소자와 능동 소자의 제조 방법을 제공한다. 본 발명의 능동 소자는, 기재(2), 기재(2)의 일방 주면 상에 서로 인접해서 형성되어 있는 제1전극(5) 및 제2전극(6), 기재(2)의 일방 주면 상에 있고, 적어도 제1전극(5)과 제2전극(6)의 사이의 영역을 덮도록 형성되어 있는 유기 반도체층(9), 기재(2)의 일방 주면 상에 있고, 유기 반도체층(9)보다도 면 방향 외측에서, 제1전극(5) 및 제2전극(6)이 형성되어 있는 영역과는 다른 영역에 형성되어 있는 격벽(12)을 갖고, 격벽(12)은 도전재료이다.
Description
본 발명은, 반도체층에 유기 반도체를 이용한 능동 소자에 관한 것이다.
최근, 능동 소자의 박형화, 플렉서블화, 경량화, 대면적화 등의 요망이 높아지는 것에 따라, 기재 재료로서는 폴리에틸렌나프탈레이트(PEN)나 폴리이미드(PI) 등의 고분자필름이 사용되고 있다. 이것에 수반해, 반도체층으로서 상기 필름의 내열 온도 이하에서 성막이 가능한 유기 반도체를 이용한 능동 소자가 여러 가지 개발되고 있다. 유기 반도체의 성막에 인쇄법을 사용했을 경우, 유기 반도체를 함유하는 잉크의 젖음 확산 방법은 능동 소자의 특성에 직결하기 때문에, 제조된 소자마다 특성의 편차가 발생할 가능성이 있다. 상기 잉크의 젖음 확산을 제어하기 위해서, 잉크를 둘러싸는 뱅크(격벽)가, 예를 들면 불소 성분을 함유함으로써 발액성(撥液性)을 가지는 절연체 재료에 의해서 형성된다. 이러한 뱅크는 예를 들면 포토리소그래피법이나 인쇄법에 의해 형성된다(예를 들면, 특허 문헌 1의 단락 0028, 0033을 참조).
폴리테트라플루오로에틸렌(PTFE) 등의 불소 성분을 함유하는 절연체 재료는, 유기 반도체 잉크에 대한 젖음성이 낮기 때문에, 격벽의 재료에 적절하다. 그러나, 전극의 형성 공정과는 별도로 격벽의 형성 공정이 필요하기 때문에, 전극에 대한 격벽의 위치 어긋남이 발생하기 쉬워진다. 특히, 기재로서 필름을 이용하는 경우에는, 성막이나 열처리 등의 열 프로세스가 반복해서 행해짐에 따라, 기재가 연신 혹은 수축해서 치수가 변화하는 것이 있기 때문에, 전극에 대한 격벽의 위치 어긋남은 보다 한층 생기기 쉬워진다. 전극에 대한 격벽의 위치 어긋남을 고려해서, 뱅크의 위치나 크기의 설계에서 여분을 마련할 필요가 있고, 이것에 수반해 능동 소자의 면 방향의 사이즈가 증대할 가능성이 있다.
여기서 본 발명은, 유기 반도체 잉크의 젖음 확산과 전극에 대한 격벽의 위치 어긋남을 억제할 수 있는 능동 소자와, 능동 소자의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성할 수 있는 본 발명의 능동 소자는, 기재, 기재의 일방 주면(主面) 상에 서로 인접해서 형성되어 있는 제1전극 및 제2전극, 기재의 일방 주면 상에 있고, 적어도 제1전극과 제2전극의 사이의 영역을 덮도록 형성되어 있는 유기 반도체층, 기재의 일방 주면 상에 있고, 유기 반도체층보다도 면 방향 외측에서, 제1전극 및 제2전극이 형성되어 있는 영역과는 다른 영역에 형성되어 있는 격벽을 갖고, 격벽이 도전재료인 점에 요지를 갖는다. 본 발명의 능동 소자는, 격벽이 도전재료이기 때문에, 전극을 형성하는 공정으로 격벽을 함께 형성하는 것이 가능해져, 별도 격벽을 설치하는 공정을 생략할 수 있다. 또한, 본 발명에서는, 제1전극과 제2전극에 대한 격벽의 위치 어긋남이 억제되기 때문에, 유기 반도체 잉크의 젖음 확산을 제어하기 쉬워진다.
격벽이 복수 형성되어 있고, 하나의 격벽과 다른 격벽과의 사이에, 유기 반도체층이 형성되어 있는 것이 바람직하다. 이것에 의해, 다양한 전극 형상을 고려하면서 유기 반도체 잉크의 젖음 확산을 차단할 수 있다.
제1전극의 하나의 변과 제2전극의 하나의 변이 대향해서 배치되어 있고, 하나의 격벽과 다른 격벽이 대향해서 배치되어 있고, 제1전극의 하나의 변의 제2전극의 하나의 변의 대향 방향과 하나의 격벽과 다른 격벽의 대향 방향이 직교하고 있는 것이 바람직하다. 제1전극, 제2전극, 하나의 격벽, 다른 격벽에 의해서, 유기 반도체 잉크의 젖음 확산을 네방향에서 차단할 수 있다.
격벽의 도전재료가 Cu인 것이 바람직하다. Cu의 젖음성은 다른 도전재료에 비해 낮기 때문에, 격벽의 재료로서 Cu를 이용하면, 유기 반도체 잉크가 면 방향 외측으로 확산하는 것을 억제할 수 있다.
유기 반도체층 상에 형성되어 있는 절연층과 절연층 상에 형성되어 있는 제3전극을 갖고, 격벽의 젖음성이 기재의 젖음성보다도 작은 것이 바람직하다. 이것에 의해, 유기 반도체 잉크가 기재 위에 적당히 확산되면서, 격벽보다도 면 방향 내측에 배치되기 쉬워진다.
기재의 일방 주면 상에 형성되어 있는 제3전극, 및 제3전극 상에 형성되어 있는 절연층을 갖고, 제1전극, 제2전극, 유기 반도체층이, 절연층 상에 형성되고, 격벽의 젖음성이 절연층의 젖음성보다도 작은 것이 바람직하다. 이것에 의해, 유기 반도체 잉크가 절연층 상에 적당히 확산되면서, 격벽보다도 면 방향 내측에 배치되기 쉬워진다.
기재 타방 주면 상에 형성되어 있는 제3전극을 갖고, 격벽의 젖음성이 기재의 젖음성보다도 작은 것이 바람직하다. 이것에 의해, 유기 반도체 잉크가 기재 상에 적당히 확산되면서, 격벽보다도 면 방향 내측에 배치되기 쉬워진다.
격벽의 젖음성이, 제1전극 및 제2전극의 젖음성보다도 작은 것이 바람직하다. 이것에 의해, 격벽을 넘어 면 방향 외측으로 유기 반도체 잉크가 젖음 확산되는 것이 억제된다.
제1전극은, 기재의 일방 주면 상에 형성되어 있는 하측 제1전극과 하측 제1전극 상에 형성되어 있는 상측 제1전극을 가지고 있고, 제2전극은, 기재의 일방 주면 상에 형성되어 있는 하측 제2전극과, 하측 제2전극 상에 형성되어 있는 상측 제2전극을 가지고 있고, 상측 제1전극의 젖음성이 하측 제1전극의 젖음성보다도 작고, 상측 제2전극의 젖음성이 하측 제2전극의 젖음성보다도 작은 것이 바람직하다. 상측에 배치되는 전극보다도 하측에 배치되는 전극의 젖음성이 크면, 유기 반도체 잉크는 상측의 전극보다도 하측의 전극과 접촉하기 쉬워진다. 전극과 유기 반도체층의 접촉 면적이 클수록 하측 전극으로부터 유기 반도체층, 혹은 유기 반도체층에서 하측 전극의 캐리어 주입 효율이 증가해, 소자의 동작 속도가 향상한다.
격벽은, 제1전극과 제2전극의 적어도 일부보다도 기재의 두께 방향으로 높게 형성되어 있는 것이 바람직하다. 이것에 의해, 격벽을 넘어 면 방향 외측으로 유기 반도체 잉크가 확산하는 것이 보다 한층 억제된다.
또한, 상기 목적을 달성할 수 있는 본 발명의 능동 소자의 제조 방법은；기재의 일방 주면 상에 제1도전층을 형성하는 공정；제1도전층 상에 제2도전층을 형성하는 공정；제2도전층 상에 마스크층을 형성하는 공정；제1도전층 및 제2도전층을 에칭액에 접촉시키고, 제1도전층 및 제2도전층의 마스크층으로 덮이지 않은 영역을 제거함으로써, 기재의 일방 주면 상에 서로 인접하는 제1전극 및 제2전극, 및 기재의 일방 주면 상의 제1전극 및 제2전극이 형성되어 있는 영역과는 다른 영역으로, 제1전극 및 제2전극의 사이의 영역의 외측에 격벽을 형성하는 공정；기재의 일방 주면 상에 있고, 적어도 제1전극과 제2전극의 사이의 영역을 덮도록 유기 반도체층을 형성하는 공정；를 포함하는 점에 요지를 가진다. 본 발명의 능동 소자의 제조 방법은, 격벽이 도전재료이기 때문에, 제1전극, 제2전극을 형성하는 공정으로 격벽을 함께 형성하는 것이 가능해지고, 별도 격벽을 설치하는 공정을 생략할 수 있다. 또한, 본 발명에서는, 제1전극과 제2전극에 대한 격벽의 위치 어긋남이 억제되기 때문에, 유기 반도체 잉크의 젖음 확산을 제어하기 쉬워진다.
본 발명의 능동 소자의 제조 방법은, 유기 반도체층을 형성하기 전에；제1전극 및 제2전극 및 격벽을 덮은 마스크층을 박리하는 공정；제2도전층 상의 적어도 격벽을 구성하는 부분에 다른 마스크층을 형성하는 공정；제1전극 및 제2전극을 다른 에칭액에 접촉시키고, 제2도전층의 다른 마스크층으로 덮이지 않은 영역을 제거함으로써, 제1전극 및 제2전극의 적어도 일부를 노출시키는 공정；를 포함하는 것이 바람직하다. 제1전극 및 제2전극의 적어도 일부가 노출됨으로써, 격벽은, 제1전극과 제2전극의 적어도 일부보다 두께 방향으로 높게 형성되기 때문에, 격벽을 넘어 면 방향 외측으로 유기 반도체 잉크가 확산하는 것이 보다 한층 억제된다.
본 발명의 능동 소자의 제조 방법에서, 제1도전층의 재료가 ITO이고, 제2도전층의 재료가 Cu인 것이 바람직하다. ITO는, 유기 반도체층과의 사이의 에너지장벽이 낮고, 유기 반도체층에의 캐리어 주입 효율이 높기 때문이다. Cu는 도전율이 높기 때문에, 능동 소자의 동작 속도의 향상에 기여한다. 또한, Cu는 염가이기 때문에, 능동 소자의 생산성을 높일 수 있다.
본 발명의 능동 소자와 그 제조 방법은, 격벽이 도전재료이기 때문에, 전극을 형성하는 공정으로 격벽을 함께 형성하는 것이 가능해져, 별도 격벽을 설치하는 공정을 생략할 수 있다. 또한, 본 발명에서는, 제1전극과 제2전극에 대한 격벽의 위치 어긋남이 억제되기 때문에, 유기 반도체 잉크의 젖음 확산을 제어하기 쉬워진다. 또한 본 발명은, 기재로서 필름을 이용했을 경우에 성막이나 열처리 등의 열 프로세스가 반복해 행해져도, 전극에 대한 격벽의 위치 어긋남이 생기기 어려운 것이다.
도 1은 본 발명의 능동 소자의 평면도를 나타낸다.
도 2는 도 1에 나타낸 능동 소자의 II－II 단면도를 나타낸다.
도 3은 본 발명의 능동 소자의 평면도의 변형예를 나타낸다.
도 4는 도 3에 나타낸 능동 소자의 IV－IV 단면도를 나타낸다.
도 5는 도 4에 나타낸 능동 소자의 단면도의 변형예를 나타낸다.
도 6은 도 4에 나타낸 능동 소자의 단면도의 변형예를 나타낸다.
도 7은 도 4에 나타낸 능동 소자의 단면도의 변형예를 나타낸다.
도 8은 도 1에 나타낸 능동 소자의 평면도의 변형예를 나타낸다.
도 9는 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 10은 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 11은 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 12는 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 13은 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 14는 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 15는 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 16은 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 17은 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 18은 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 19는 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 20은 도전재료에 대한 유기 반도체 잉크의 젖음 확산폭의 평가방법을 나타내는 개략도를 나타낸다.
도 21은 Cu에 대한 유기 반도체 잉크의 젖음 확산의 결과를 나타내는 사진을 나타낸다.
도 22는 Au에 대한 유기 반도체 잉크의 젖음 확산의 결과를 나타내는 사진을 나타낸다.
도 23은 ITO에 대한 유기 반도체 잉크의 젖음 확산의 결과를 나타내는 사진을 나타낸다.
도 24는 IGZO에 대한 유기 반도체 잉크의 젖음 확산의 결과를 나타내는 사진을 나타낸다.
도 2는 도 1에 나타낸 능동 소자의 II－II 단면도를 나타낸다.
도 3은 본 발명의 능동 소자의 평면도의 변형예를 나타낸다.
도 4는 도 3에 나타낸 능동 소자의 IV－IV 단면도를 나타낸다.
도 5는 도 4에 나타낸 능동 소자의 단면도의 변형예를 나타낸다.
도 6은 도 4에 나타낸 능동 소자의 단면도의 변형예를 나타낸다.
도 7은 도 4에 나타낸 능동 소자의 단면도의 변형예를 나타낸다.
도 8은 도 1에 나타낸 능동 소자의 평면도의 변형예를 나타낸다.
도 9는 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 10은 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 11은 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 12는 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 13은 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 14는 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 15는 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 16은 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 17은 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 18은 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 19는 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
도 20은 도전재료에 대한 유기 반도체 잉크의 젖음 확산폭의 평가방법을 나타내는 개략도를 나타낸다.
도 21은 Cu에 대한 유기 반도체 잉크의 젖음 확산의 결과를 나타내는 사진을 나타낸다.
도 22는 Au에 대한 유기 반도체 잉크의 젖음 확산의 결과를 나타내는 사진을 나타낸다.
도 23은 ITO에 대한 유기 반도체 잉크의 젖음 확산의 결과를 나타내는 사진을 나타낸다.
도 24는 IGZO에 대한 유기 반도체 잉크의 젖음 확산의 결과를 나타내는 사진을 나타낸다.
이하, 실시 형태에 기초해 본 발명을 보다 구체적으로 설명하지만, 본 발명은 원래 하기 실시 형태에 의해 제한을 받는 것이 아니고, 전·후기의 취지에 적합할 수 있는 범위에서 변경을 가해 실시하는 것도 물론 가능하고, 이들은 모두 본 발명의 기술적 범위에 포함된다. 또한, 도면에서의 여러 가지 부재의 치수비는, 본 발명의 특징을 이해하는 데 도움이 되는 것을 우선하고 있기 때문에, 실제의 치수비와는 다른 경우가 있다.
1. 능동 소자
본 발명에서 능동 소자는, 신호 증폭이나 정류를 실시하는 소자로, 예를 들면 트랜지스터, 사이리스터(thyristor), 다이오드 등의 소자이다. 이들의 응용예로서는, 예를 들면, 디스플레이, 터치 패널, 태양전지, 반도체레이저, 압력 센서, 생체 센서 등이 있다.
본 발명에서 능동 소자는, 두께 방향과 면 방향을 가진다. 능동 소자의 두께 방향은, 기재, 제1전극, 제2전극, 유기 반도체층이 적층되는 방향이고, 능동 소자의 면 방향은, 두께 방향과 직교하는 방향이다.
도 1은, 본 발명의 능동 소자의 평면도를 나타내고, 도 2는, 도 1에 나타낸 능동 소자의 II－II 단면도를 나타낸다. 도 1~도 2에 나타낸 바와 같이, 본 발명의 능동 소자(1)는, 기재(2), 제1전극(5), 제2전극(6), 유기 반도체층(9) 및 격벽(12)을 가진다.
기재(2)는, 일방 주면과 타방 주면을 가지고 있고 제1전극(5), 제2전극(6), 유기 반도체층(9)를 지지하기 위해서 설치된다.
기재(2)는, 예를 들면, 폴리에틸렌나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 폴리이미드(PI) 등의 고분자필름으로 이루어지는 플렉서블 기판이나, 유리 기판 등의 리지드 기판이 바람직하게 이용된다.
기재(2)가 접힘이나 파괴를 방지하기 위해서, 기재(2)의 두께는, 예를 들면 5㎛ 이상인 것이 바람직하고, 10㎛ 이상인 것이 보다 바람직하고, 18㎛ 이상인 것이 더 바람직하다. 한편, 능동 소자(1)의 박형화의 관점에서는, 기재(2)의 두께는, 200㎛ 이하인 것이 바람직하고, 150㎛ 이하인 것이 보다 바람직하고, 125㎛ 이하인 것이 더 바람직하다.
후술한 바와 같이, 기재(2)가 절연층을 겸하는 필름인 경우에는, 기재(2)의 두께는, 10㎛ 이하인 것이 바람직하고, 7㎛ 이하인 것이 보다 바람직하고, 5㎛ 이하인 것이 더 바람직하고, 0.1㎛ 이상인 것이 바람직하고, 0.5㎛ 이상인 것이 보다 바람직하고, 1㎛ 이상인 것이 더 바람직하다.
도 1에 나타낸 바와 같이, 본 발명의 능동 소자(1)는, 기재(2)의 일방 주면 상에 서로 인접해서 형성되어 있는 제1전극(5) 및 제2전극(6)을 가진다.
제1전극(5), 제2전극(6), 후술하는 제3전극(11)(이하, 통합해서 「전극」이라고 칭하기도 한다)은 능동 소자(1)를 동작시키기 위해서 전기적으로 접속되는 것이고, 예를 들면, 능동 소자(1)가 트랜지스터인 경우에는, 제1전극(5)은 소스 전극에 상당하고, 제2전극(6)은 드레인 전극에 상당하고, 제3전극(11)은 게이트 전극에 상당한다.
전극의 재료는, 예를 들면, Cu, Al, Ag, C, Ni, Au, ITO, ZnO, IGO, IGZO, 카본 나노 튜브, 그라펜, 그라파이트 등의 도전성 재료를 이용할 수 있다.
전극은, 예를 들면, 포토리소그래피법이나 인쇄법에 의해 형성할 수 있다. 제1전극(5)과 제2전극(6)의 상대 위치의 정도(精度)를 향상시키는 관점에서는, 제1전극(5) 및 제2전극(6)은, 포토리소그래피법에 의해 형성되는 것이 바람직하다.
전극의 두께는, 필요한 도전율을 확보하기 위해서, 예를 들면, 5 nm 이상인 것이 바람직하고, 10 nm 이상인 것이 보다 바람직하고, 20 nm 이상인 것이 더 바람직하다. 전극의 두께의 상한은 특히 제한되지 않지만, 능동 소자(1) 전체의 두께가 증대하는 것을 억제하고, 포토리소그래피법을 이용하는 경우에 에칭 시간을 단축하는 관점에서, 예를 들면, 1㎛ 이하인 것이 바람직하고, 700 nm 이하인 것이 보다 바람직하고, 500 nm 이하인 것이 더 바람직하다.
제1전극과 제2전극은 서로 인접해서 형성되어 있으면 좋고, 제1전극의 하나의 변과 제2전극의 하나의 변이 대향해서 배치되어 있어도 좋다. 예를 들면, 도 1에서는, 제1전극(5)의 한 변(5C)과 제2전극의 한 변(6C)이 대향하도록 배치되어 있다.
도 2~도 3에 나타낸 바와 같이, 제1전극(5) 또는 제2전극(6)은 적층되어 있어도 좋다. 상세하게는, 제1전극(5)은, 기재(2)의 일방 주면 상에 형성되어 있는 하측 제1전극(5A) 와 하측 제1전극(5A) 상에 형성되어 있는 상측 제1전극(5B) 를 가지고 있어도 좋다. 제1전극(5)과 마찬가지로, 제2전극(6)은, 기재(2)의 일방 주면 상에 형성되어 있는 하측 제2전극(6A)과 하측 제2전극(6A) 상에 형성되어 있는 상측 제2전극(6B)를 가져도 좋다. 하측에 배치되는 전극 재료와 상측에 배치되는 전극 재료를 적절히 선택함으로써 능동 소자(1)의 성능을 높일 수 있다.
상측 제1전극(5B)의 젖음성이, 하측 제1전극(5A)의 젖음성보다도 작고, 상측 제2전극(6B)의 젖음성이, 하측 제2전극(6A)의 젖음성보다도 작은 것이 바람직하다. 상측에 배치되는 전극보다도 하측에 배치되는 전극의 젖음성이 크면, 유기 반도체 잉크는 상측의 전극보다도 하측의 전극과 접촉하기 쉬워진다. 전극과 유기 반도체층(9)의 사이의 에너지장벽의 크기에 따라 다르지만, 전극과 유기 반도체층(9)의 접촉 면적이 클수록 하측 전극으로부터 유기 반도체층, 혹은 유기 반도체층(9)로부터 하측 전극으로 주입되는 전하의 비율(캐리어 주입 효율)이 증가해, 소자의 동작 속도가 향상한다. 또한 「젖음성」에 대해서는 후술한다.
하측에 배치되는 하측 제1전극(5A)이나 하측 제2전극(6A)으로서는, 유기 반도체층(9)에 대한 젖음성이 높고, 캐리어 주입 효율이 높은 재료, 예를 들면 ITO가 바람직하게 이용된다. 한편, 상측에 배치되는 전극으로서는, 능동 소자(1)의 동작 속도를 높이기 위해서, 도전율이나 이동도가 높은 재료, 예를 들면 Cu가 이용되는 것이 바람직하다.
상측 제1전극(5B)의 면적은, 하측 제1전극(5A) 의 면적보다 커도 좋다(도시하지 않음). 이 경우, 상측 제1전극(5B) 의 재료로서 도전율이나 이동도가 높은 재료를 채용함으로써, 능동 소자(1)의 동작 속도를 높일 수 있다. 마찬가지의 이유로부터, 상측 제2전극(6B)의 면적은, 하측 제2전극(6A)의 면적보다 커도 좋다(도시하지 않음).
다음에, 도 3~도 4를 이용하여, 상측 제1전극(5B)의 면적이 하측 제1전극(5A)의 면적보다도 작은 예에 대해 설명한다. 도 3은 도 1에 나타낸 능동 소자의 평면도의 변형예를 나타내고, 도 4는 도 3의 능동 소자의 IV－IV단면도를 나타낸다. 도 3~도 4에 나타낸 바와 같이, 상측 제1전극(5B)의 면적은, 하측 제1전극(5A)의 면적보다 작아도 좋다. 이 경우, 하측 제1전극(5A) 의 재료로서 캐리어 주입 효율이 높은 재료를 선택하면, 전극으로부터 유기 반도체층(9)으로는 효율적으로 캐리어가 주입되기 때문에, 능동 소자(1)의 성능을 향상시킬 수 있다. 또한, 하측 제1전극(5A)의 재료로서 유기 반도체 잉크에 대한 젖음성이 높은 재료를 채용하면, 하측 제1전극(5A) 와 유기 반도체층(9)의 접촉 면적을 증대할 수 있기 때문에, 보다 한층 캐리어 주입 효율이 향상된다. 제1전극(5)과 마찬가지의 이유로부터, 상측 제2전극(6B)의 면적은, 도 3에 나타낸 바와 같이, 하측 제2전극(6A)의 면적보다 작아도 좋다.
예를 들면, 하측 제1전극(5A)과 상측 제1전극(5B)의 전극폭 차이의 하한은 특히 제한되지 않고, 예를 들면, 1㎛ 이상이 바람직하고, 3㎛ 이상이 보다 바람직하고, 5㎛ 이상이 더 바람직하다. 한편, 하측 제1전극(5A)과 상측 제1전극(5B)의 전극폭 차이의 상한도 특히 제한되는 것이 아니고, 예를 들면, 20㎛ 이하가 바람직하고, 18㎛ 이하가 보다 바람직하고, 15㎛ 이하가 더 바람직하다. 하측 제2전극(6A)와 상측 제2전극(6B)의 전극폭 차이도, 상기 범위에 바람직하게 설정된다.
제1전극(5)과 제2전극(6)의 간격은 특히 제한되지 않지만, 예를 들면 제1전극(5)이 소스 전극이고 제2전극(6)이 드레인 전극인 트랜지스터의 경우에는, 제1전극(5)과 제2전극(6)의 사이의 길이인 채널 길이(長)는 20㎛ 이하인 것이 바람직하고, 15㎛ 이하인 것이 보다 바람직하고, 10㎛ 이하인 것이 더 바람직하다. 채널 길이가 짧을 수록, 트랜지스터의 처리 속도와 집적도를 높일 수 있다.
도 5~도 7은, 도 4에 나타낸 능동 소자의 단면도의 변형예를 나타낸다. 도 5에 나타낸 바와 같이, 본 발명의 능동 소자(1)는, 유기 반도체층(9) 상에 형성되어 있는 절연층(10)과 절연층(10) 상에 형성되어 있는 제3전극(11)을 가지고 있는 것이 바람직하다. 이 경우, 제1전극(5)를 소스 전극, 제2전극(6)을 드레인 전극, 제3전극(11)을 게이트 전극으로 하면, 소스 전극 및 드레인 전극에 대해서 게이트 전극이 상측에 배치되는 톱 게이트 형의 트랜지스터를 구성할 수 있다.
도 6에 나타낸 바와 같이, 본 발명의 능동 소자(1)는, 기재(2)의 일방 주면 상에 형성되어 있는 제3전극(11)과 제3전극(11) 상에 형성되어 있는 절연층(10)을 가지고 있어도 좋다. 이 경우, 제1전극(5)를 소스 전극, 제2전극(6)을 드레인 전극, 제3전극(11)을 게이트 전극으로 하면, 소스 전극 및 드레인 전극에 대해서 게이트 전극은 하측(기재(2)에 가까운 측)에 배치되는 보텀 게이트 형의 트랜지스터를 구성할 수 있다.
능동 소자(1)가 트랜지스터인 경우, 절연층(10)은 게이트 절연막으로서 기능한다. 절연층(10)은, SiO2, SiON 등의 절연성 재료로부터 바람직하게 형성된다.
누설 전류의 억제의 관점에서, 절연층(10)의 두께는, 200 nm 이상인 것이 바람직하고, 250 nm 이상인 것이 보다 바람직하고, 300 nm 이상인 것이 더 바람직하다. 한편, 능동 소자(1)의 미세화의 관점에서는, 절연층(10)의 두께는 600 nm 이하인 것이 바람직하고, 550 nm 이하인 것이 보다 바람직하고, 500 nm 이하인 것이 더 바람직하다.
도 7에 나타낸 바와 같이, 본 발명의 능동 소자(1)는, 기재(2)의 타방 주면 상에 형성되어 있는 제3전극(11)을 가지고 있어도 좋다. 이 경우, 제1전극(5)를 소스 전극, 제2전극(6)을 드레인 전극, 제3전극(11)을 게이트 전극으로 하면, 기재(2)가 게이트 절연 막을 겸하고 있는 트랜지스터를 구성할 수 있다.
도 2에 나타낸 바와 같이, 유기 반도체층(9)은, 기재(2)의 일방 주면 상에 있고, 적어도 제1전극과 제2전극의 사이의 영역을 덮도록 형성되어 있다. 유기 반도체층(9)은, 트랜지스터인 경우에는 채널 영역으로서 기능한다. 유기 반도체층(9)의 재료로서는, 예를 들면, 펜타센, 안트라센, 테트라센, 루브렌, 폴리아세틸렌, 폴리티오펜, 풀러렌, 카본 나노 튜브 등을 이용할 수 있다.
유기 반도체층(9)의 두께의 상한은 특히 제한되지 않지만, 박형의 능동 소자(1)를 얻기 위해서는, 유기 반도체층(9)의 두께는, 예를 들면, 200 nm 이하인 것이 바람직하고, 150 nm 이하인 것이 보다 바람직하고, 100 nm 이하인 것이 더 바람직하다.
유기 반도체층(9)은, 인쇄법에 의해 바람직하게 형성된다. 상세하게는, 유기 반도체의 분자를 도포용의 유기 용매에 분산시킨 혼합 액체(이하, 「유기 반도체 잉크」라고 칭한다)를, 기재(2)에 도포한 후, 건조시킴으로써 형성된다.
인쇄법에 의해 유기 반도체층(9)이 형성되는 경우, 유기 용매로서는, 예를 들면 메시틸렌, 톨루엔, 클로로포름, p－디이소프로필 벤젠, 벤질알코올이나 이들의 혼합용매를 이용할 수 있다.
격벽(12)은, 유기 반도체 잉크의 젖음 확산을 제어하기 위해서 설치된다. 도 1에 나타낸 바와 같이, 격벽(12)은 기재(2)의 일방 주면 상에 있고, 유기 반도체층(9)보다도 면 방향 외측에서, 제1전극(5) 및 제2전극(6)이 형성되어 있는 영역과는 다른 영역에 형성되어 있다.
격벽(12)이 형성되는 위치는 특히 제한되지 않지만, 격벽(12)과 제1전극(5) 및 제2전극(6)을 절연해서 능동 소자(1)의 동작 속도를 확보하는 관점에서, 도 1에 나타낸 바와 같이, 격벽(12)은, 제1전극(5) 및 제2전극(6)과 접하지 않는다. 즉, 격벽(12)은, 기재(2)의 면 방향에서, 제1전극(5) 및 제2전극(6)보다도 외측에 배치되는 것이 바람직하다.
도 1에 나타낸 바와 같이, 격벽(12)은, 유기 반도체층(9)을 배선을 제외하고 가능한 한 둘러싸도록 배치되는 것이 바람직하다. 이것에 의해, 유기 반도체 잉크의 젖음 확산을 확실히 차단할 수 있다.
도 1에서는, 제1전극(5)은, 상측 제1전극(5B), 상측 제2전극(6B)이, 각각 하측 제1전극(5A), 하측 제2전극(6A)보다도 외측에 배치되어 있다. 이 때문에, 격벽(12)은, 제1전극(5) 및 제2전극(6)과 접하지 않는 범위에서, 유기 반도체층(9)를 둘러싸도록 배치되어 있다.
도 1의 평면도에서는, 2개의 
자 형상의 격벽(12)이 나타나 있다. 그러나, 격벽(12)의 형상을 단순하게 하는 관점에서는, 도 8에 나타낸 바와 같이, 평면시에서, 격벽(12A, 12B)가 제1전극(5) 및 제2전극(6)으로 형성되는 채널 영역의 상측 및 하측에 평행한 대(帶)상에 설치되어도 좋다.
격벽(12)은, 적어도 1개 설치되고 있으면 좋고, 복수 설치되고 있어도 좋다. 다양한 전극 형상을 고려하면서 유기 반도체 잉크의 젖음 확산을 차단하기 위해서는, 도 1, 도 3에 나타낸 바와 같이, 격벽(12)이 복수 형성되어 있고 하나의 격벽(12A)와 다른 격벽(12B)의 사이에, 유기 반도체층(9)이 형성되어 있는 것이 바람직하다. 도 1, 도 3에서는, 제1전극(5), 제2전극(6)은 면 방향 외측(제1전극(5)의 좌측과 제2전극(6)의 우측)에 돌출하도록 형성되어 있고 상기 돌출 부분이 배선(도시하지 않음)과 접속된다. 이것에 의해, 제1전극(5), 제2전극(6)의 면 방향 외측에 돌출하고 있는 부분을 피하면서, 유기 반도체 잉크의 젖음 확산이 차단된다.
격벽(12)이 복수 형성되어 있는 경우, 하나의 격벽(12A) 와 다른 격벽(12B)의 배치 관계는 제한되지 않고, 예를 들면, 하나의 격벽(12A) 와 다른 격벽(12B)를 대향해 배치할 수도 있다.
도 8에 나타낸 바와 같이, 제1전극(5)의 하나의 변(5C)과 제2전극(6)의 하나의 변(6C)이 대향해서 배치되어 있고, 하나의 격벽(12A)과 다른 격벽(12B)이 대향해서 배치되어 있고 제1전극(5)의 하나의 변(5C)과 제2전극(6)의 하나의 변(6C)의 대향 방향과 하나의 격벽(12A)과 다른 격벽(12B)의 대향 방향이 직교하고 있는 것이 바람직하다. 제1전극(5), 제2전극(6), 하나의 격벽(12A), 다른 격벽(12B)의 4개에 의해서, 유기 반도체 잉크의 젖음 확산을 네방향에서 차단할 수 있다.
또한, 능동 소자(1)의 면 방향의 사이즈를 작게 하기 위해서는, 도 8에 나타낸 바와 같이, 격벽(12)은 제1전극(5) 및 제2전극(6)보다 좌우 방향의 내측에 형성되어도 좋다.
격벽(12)은, 도전재료이다. 종래, 격벽(12)의 재료로서 절연성 재료를 이용하는 경우에는, 전극을 형성하는 공정과는 별도로 격벽(12)을 설치하는 공정이 필요했다. 이것에 대해서 본 발명에서는, 격벽(12)이 도전재료이기 때문에, 전극을 형성하는 공정으로 격벽(12)을 함께 형성하는 것이 가능해져, 별도 격벽(12)을 설치하는 공정을 생략할 수 있다. 또한, 본 발명에서는, 제1전극(5)과 제2전극(6)에 대한 격벽(12)의 위치 어긋남이 억제되기 때문에, 유기 반도체 잉크의 젖음 확산을 제어하기 쉽다.
격벽(12)의 도전재료는, 예를 들면, Cu, Al, Ag, C, Ni, Au, ITO, ZnO, IGO, IGZO, 카본 나노 튜브, 그라펜, 그래파이트 등이다.
격벽(12)의 도전재료가 Cu인 것이 바람직하다. 후술하는 검증에 의하면, Cu의 젖음성은 다른 도전재료(Au, ITO, IGZO)에 비해 매우 낮기 때문에, 격벽(12)의 재료로서 Cu를 이용하면, 유기 반도체층(9)이 면 방향 외측으로 과도하게 확산하는 것이 억제된다.
본 발명에서, 격벽(12)의 젖음성이란, 유기 반도체층(9)을 형성하는 유기 반도체 잉크의 격벽(12)에 대한 젖음성을 의미한다. 격벽(12)의 젖음성이 높을수록, 격벽(12) 상에 있는 유기 반도체 잉크는 면 방향으로 확산하기 쉬워진다. 마찬가지로, 기재(2)의 젖음성이란, 유기 반도체층(9)을 형성하는 유기 반도체 잉크의 기재(2)에 대한 젖음성을 의미하고, 전극의 젖음성이란, 유기 반도체층(9)을 형성하는 유기 반도체 잉크의 전극에 대한 젖음성을 의미한다.
젖음성은, 구체적으로는 이하의 지표에 의해서 평가할 수 있다.
(1) 접촉각
접촉각은, 액체 면과 고체 면이 이루는 각도이며, JIS R 3257：1999 기판 유리 표면의 젖음성 시험 방법에 기초해 측정된다. 액체의 유기 반도체 잉크의 접촉각이 직접적으로 측정되는 것이 바람직하지만, 보다 간편하게 젖음성을 평가하기 위해서, 유기 반도체 잉크의 접촉각이 물의 접촉각에 비례한다고 간주하고, 물의 접촉각을 측정해도 좋다.
격벽(12) 상에 있는 유기 반도체 잉크가 면 방향으로 너무 확산하는 것을 억제하기 위해서, 격벽(12)과 유기 반도체 잉크의 접촉각은, 70도 이상인 것이 바람직하고, 90도 이상인 것이 보다 바람직하고, 110도 이상인 것이 더 바람직하다.
(2) 표면 자유에너지
젖음성의 지표로서 고체 표면의 분자간력을 수치화한 표면 자유에너지 γS(단위：N/m)를 이용할 수도 있다. 표면 자유에너지는 접촉각과 측정액의 표면장력의 값을 이용하고, 이하의 확장 Fowkes식(1) 식과 Young식(2) 식으로부터 구할 수 있다. 또한 접촉각의 측정액은 순수, 유동 파라핀, 글리세린, 요오드화 메틸렌, n－헥사데칸, α－브로모나프탈렌 등에서 선택할 수 있다.
γL(1＋cosθ)/2=(γSd×γLd)1/2＋(γSp×γLp)1/2＋(γSh×γLh)1/2…(1)
γS=γSd＋γSp＋γSh…(2)
γL：측정액의 표면장력
γLd：측정액의 표면장력 분산 성분
γLp：측정액의 표면장력 극성성분
γLh：측정액의 표면장력 수소결합 성분
γS：표면 자유에너지
γSd：표면 자유에너지 분산 성분
γSp：표면 자유에너지 극성성분
γSh：표면 자유에너지 수소결합 성분
격벽(12)의 표면 자유에너지가 작으면, 유기 반도체 잉크의 격벽(12)에 대한 접착력은 작아지기 때문에, 유기 반도체 잉크는 면 방향으로 확산하기 어려워진다. 따라서, 격벽(12)의 표면 자유에너지는 작은 것이 바람직하다.
도 5에 나타낸 바와 같이, 능동 소자(1)가, 유기 반도체층(9) 상에 형성되어 있는 절연층(10)과 절연층(10) 상에 형성되어 있는 제3전극(11)을 가지고 있는 경우에는, 유기 반도체층(9)을 형성하는 유기 반도체 잉크는 기재(2) 상에서는 적당히 확산하면서, 격벽(12)보다도 면 방향 내측에 배치되는 것이 바람직하다. 이 때문에, 격벽(12)의 젖음성이, 기재(2)의 젖음성보다도 작은 것이 바람직하다.
한편, 도 6에 나타낸 바와 같이, 능동 소자(1)가, 기재(2)의 일방 주면 상에 형성되어 있는 제3전극(11)과 제3전극(11) 상에 형성되어 있는 절연층(10)을 갖고, 제1전극(5), 제2전극(6), 유기 반도체층(9)이, 절연층(10) 상에 형성되는 경우에는, 유기 반도체층(9)을 형성하는 유기 반도체 잉크는, 절연층(10) 상에 적당히 확산하면서, 격벽(12)보다도 면 방향 내측에 배치되는 것이 바람직하다. 이 때문에, 격벽(12)의 젖음성이, 절연층(10)의 젖음성보다도 작은 것이 바람직하다.
도 7에 나타낸 바와 같이, 능동 소자(1)가 기재(2)의 타방 주면 상에 형성되어 있는 제3전극(11)을 가지는 경우에는, 유기 반도체층(9)을 형성하는 유기 반도체 잉크는 기재(2) 상에서는 적당히 확산하면서, 격벽(12)보다도 면 방향 내측으로 배치되는 것이 바람직하기 때문에, 격벽(12)의 젖음성이, 기재(2)의 젖음성보다도 작은 것이 바람직하다.
격벽(12)의 젖음성이, 제1전극(5) 및 제2전극(6)의 젖음성보다도 작은 것이 바람직하다. 이것에 의해, 격벽(12)를 넘어 면 방향 외측으로 유기 반도체 잉크가 젖음 확산되는 것이 억제된다.
도 2에 나타낸 바와 같이, 격벽(12)은, 복수의 도전재료가 적층되어 구성되어도 좋다. 즉, 격벽(12)은, 기재(2)의 주면 상에 형성되어 있는 하측 격벽(13)과 하측 격벽(13) 상에 형성되어 있는 상측 격벽(14)의 적층체이어도 좋다. 예를 들면, 전극을 복수의 도전재료를 이용해 적층할 때에 격벽(12)도 함께 형성되는 경우에는, 격벽(12)은, 전극과 같은 적층 구조를 가진다. 이 경우, 유기 반도체 잉크의 상측 격벽(14)에 대한 젖음성이, 하측 격벽(13)의 젖음성보다도 낮은 것이 바람직하다. 이것에 의해, 상측 격벽(14)를 넘어 면 방향 외측으로 유기 반도체 잉크가 확산하는 것이 억제된다.
격벽(12)은, 제1전극(5)과 제2전극(6)의 적어도 일부보다도 기재의 두께 방향으로 높게 형성되어 있는 것이 바람직하다. 이것에 의해, 격벽(12)를 넘어 면 방향 외측으로 유기 반도체 잉크가 확산하는 것이 보다 한층 억제된다.
격벽(12)의 두께 방향의 높이의 하한은 특히 제한되지 않지만, 격벽(12)의 높이는, 예를 들면, 제1전극(5) 및 제2전극(6)의 높이의 1.2배 이상인 것이 바람직하고, 1.5배 이상인 것이 보다 바람직하고, 1.8배 이상인 것이 더 바람직하다.
2. 능동 소자의 제조 방법
도 9~도 19는, 본 발명의 능동 소자의 제조 방법을 나타내는 공정 단면도를 나타낸다.
본 발명의 능동 소자의 제조 방법은,
(1) 기재의 일방 주면 상에 제1도전층을 형성하는 공정,
(2) 제1도전층 상에 제2도전층을 형성하는 공정,
(3) 제2도전층 상에 마스크층을 형성하는 공정,
(4) 제1도전층 및 제2도전층을 에칭액에 접촉시키고, 제1도전층 및 제2도전층 마스크층으로 덮이지 않은 영역을 제거함으로써, 기재의 일방 주면 상에 서로 인접하는 제1전극과 제2전극, 및 기재의 일방 주면 상의 제1전극과 제2전극이 형성되어 있는 영역과는 다른 영역으로, 제1전극 및 제2전극의 사이의 영역의 외측에 격벽을 형성하는 공정,
(8) 기재의 일방 주면 상에 있고, 적어도 제1전극과 제2전극의 사이의 영역을 덮도록 유기 반도체층을 형성하는 공정을 포함하는 것이다.
또한, 능동 소자(1)의 성능을 높이기 위해서, 본 발명의 능동 소자(1)의 제조 방법은, 유기 반도체층을 형성하는 공정(8)의 전에,
(5) 제1전극 및 제2전극 및 격벽을 덮은 마스크층을 박리하는 공정,
(6) 제2도전층 상의 적어도 격벽을 구성하는 부분에 다른 마스크층을 형성하는 공정,
(7) 제1전극 및 제2전극을 다른 에칭액에 접촉시키고, 제2도전층의 다른 마스크층으로 덮이지 않은 영역을 제거함으로써, 제1전극 및 제2전극의 적어도 일부를 노출시키는 공정을 포함하고 있어도 좋다. 공정(6) 및 (7)을 실시함으로써, 하측 제1전극(5A) 에 대한 상측 제1전극(5B) 의 크기나, 하측 제2전극(6A)에 대한 상측 제2전극(6B)의 크기를 조정할 수 있다. 각 공정의 상세한 것에 대하여 설명한다.
(1) 기재의 일방 주면 상에 제1도전층을 형성하는 공정
도 9에 나타낸 바와 같이, 기재(2)를 준비한다. 도시하고 있지 않지만, 기재(2)의 주면 상에는, 밀착층, 평탄화층, 광학 조정층 등이 형성되어도 좋다. 또한, 기재(2)에는, 단자 전극이나 비아 전극을 형성하기 위해서, 기재(2)를 두께 방향으로 관통하는 관통공(도시하지 않음)을 형성해도 좋다. 관통공의 형성에는, 침 상물에 의한 동통, 펀칭, 레이저 가공처리 등을 이용할 수 있다.
도 10에 나타낸 바와 같이, 기재(2)의 일방 주면 상에 제1도전층(3)을 형성한다. 제1도전층(3)은, 소스 전극, 드레인 전극, 게이트 전극, 단자 전극, 비아 전극 등의 각종 전극을 형성하기 위한 것이다.
제1도전층(3)을 형성하는 방법은 특히 한정되지 않고, 예를 들면, 진공증착법이나 스퍼터링법을 이용할 수 있다. 또한, 기재(2)에 두께 방향으로 관통하는 관통공이 형성되지 않는 경우에는, 박상으로 형성된 도전성 재료를 붙임으로써 제1도전층(3)을 성막할 수도 있다.
(2) 제1도전층 상에 제2도전층을 형성하는 공정
도 11에 나타낸 바와 같이, 제1도전층(3) 상에 제2도전층(4)를 형성한다. 제1도전층(3)과 마찬가지로, 제2도전층(4)도 소스 전극, 드레인 전극, 게이트 전극, 단자 전극, 비아 전극 등의 각종 전극을 형성하기 위한 것이다.
제2도전층(4)을 형성하는 방법은 특히 한정되지 않고, 제1도전층(3)의 성막과 마찬가지로, 예를 들면, 진공증착법이나 스퍼터링법을 이용할 수 있다. 또한, 기재(2)에 두께 방향으로 관통하는 관통공이 형성되지 않는 경우에는, 박상으로 형성된 도전성 재료를 붙임으로써 제2도전층(4)을 성막할 수도 있다.
제1도전층(3)과 제2도전층(4)의 재료는, 예를 들면, Cu, Al, Ag, C, Ni, Au, ITO, ZnO, IGO, IGZO, 카본 나노 튜브, 그라펜, 그라파이트 등의 도전성 재료를 이용할 수 있다. 그 중에서도, 제1도전층(3)의 재료가 ITO인 것이 바람직하다. ITO는, 유기 반도체층(9)와의 사이의 에너지장벽이 낮고, 유기 반도체층(9)으로의 캐리어 주입 효율이 높기 때문이다. 한편, 제2도전층(4)의 재료는, Cu인 것이 바람직하다. Cu는 도전율이 높기 때문에, 능동 소자(1)의 동작 속도의 향상에 기여한다. 또한, Cu는 염가이기 때문에, 능동 소자(1)의 생산성을 높일 수 있다.
(3) 제2도전층 상에 마스크층을 형성하는 공정
도 12에 나타낸 바와 같이, 제2도전층(4) 상에 마스크층(20a, 20b, 20c)를 형성한다. 마스크층(20a 및 20b, 20c)는 각각 제1전극(5) 및 제2전극(6), 격벽(12)의 형성 위치를 결정한다.
마스크층의 구체적인 형성 방법은 이하와 같다. 제2도전층(4) 상에, 드라이 필름 레지스터나 액체 레지스터 등의 감광성 수지 조성물(감광성 수지 이외에 경화제, 용제 등을 포함한다. 이하, 단지 「감광성 수지」라고 한다)를 도포한다. 감광성 수지에는, 노광 부분이 현상액에 대해서 불용성이 되는 네거티브형과 노광 부분이 현상액에 대해서 가용성이 되는 포지티브형이 있지만, 이하에서는 네거티브형의 감광성 수지를 예로 해서 설명한다. 제2도전층(4) 상에 레지스터가 도포되어 상기 레지스터 상으로부터 전자빔이나 광(자외선)을 조사하고, 레지스터에 소정의 회로 형상을 묘화한다. 레지스터에는, 제1전극(5)과 제2전극(6)(예를 들면, 트랜지스터인 경우에는, 소스 전극과 드레인 전극), 격벽(12)의 형상이 묘화된다.
노광 장치(도시하고 있지 않다)를 이용하여, 기재(2)의 일방 주면측으로부터 레지스터를 노광함으로써, 레지스터에 대해서 회로 형상의 전사, 인화를 실시한다.
레지스터에 현상액을 접촉시킴으로써, 각 레지스터의 미노광 부분은 현상액에 대해서 용해한다. 그 결과, 도 12에 나타낸 바와 같이, 레지스터 노광 부분이 마스크층(20a, 20b, 20c)로서 제2도전층(4) 상에 남는다.
마스크층은, 드라이 필름 레지스터나 액체 레지스터로 형성할 수 있지만, 드라이 필름 레지스터로 형성되어 있는 것이 바람직하다. 마스크층이 액체 레지스터로 형성되어 있는 경우와 비교하고, 레지스터를 도포한 후의 용제 건조가 불필요하기 때문에, 생산성을 높일 수 있다.
(4) 제1도전층 및 제2도전층을 에칭액에 접촉시키고, 제1도전층 및 제2도전층의 마스크층으로 덮이지 않은 영역을 제거함으로써, 기재의 일방 주면 상에 서로 인접하는 제1전극 및 제2전극 및 기재의 일방 주면 상의 제1전극 및 제2전극이 형성되어 있는 영역과는 다른 영역으로, 제1전극 및 제2전극의 사이의 영역의 외측에 격벽을 형성하는 공정
제1도전층(3) 및 제2도전층(4)을 에칭액에 접촉시킨다. 이 조작에 의해서, 도 13에 나타낸 바와 같이, 제1도전층(3) 및 제2도전층(4)의 마스크층으로 덮이지 않은 영역이 제거된다.
이와 같이, 본 발명에서는, 격벽(12)이 도전재료이기 때문에 제1전극(5), 제2전극(6)을 형성하는 공정으로 격벽(12)을 함께 형성하는 것이 가능해져, 별도 격벽을 설치하는 공정을 생략할 수 있다. 또한, 본 발명에서는, 제1전극(5)과 제2전극(6)에 대한 격벽(12)의 위치 어긋남이 억제되기 때문에, 유기 반도체 잉크의 젖음 확산을 제어하기 쉬워진다.
(5) 제1전극 및 제2전극 및 격벽을 덮은 마스크층을 박리하는 공정
제1전극(5), 제2전극(6), 격벽(12) 상에 형성된 마스크층을 박리액에 접촉시켜 용해함으로써, 제1전극(5) 및 제2전극(6) 및 격벽(12)을 덮은 마스크층을 박리한다. 그 결과, 도 14에 나타낸 바와 같이, 기재(2)의 일방의 주면 상에 제1전극(5), 제2전극(6) 및 격벽(12)이 형성된다. 제1전극(5) 및 제2전극(6)은 서로 인접해서 형성되어 있다. 또한, 격벽(12)은, 제1전극(5) 및 제2전극(6)이 형성되어 있는 영역과는 다른 영역에 있고, 제1전극(5) 및 제2전극(6)의 사이의 영역의 외측에 형성되어 있다. 제1도전층(3) 상에 제2도전층(4)을 형성하고 있었기 때문에, 제1전극(5)은, 제1도전층(3)으로부터 형성된 하측 제1전극(5A)과 제2도전층(4)로부터 형성된 상측 제1전극(5B)을 가지고 있다. 또한, 제1전극(5)과 마찬가지로, 제2전극(6)은, 제2도전층(4)로부터 형성된 하측 제2전극(6A)과 상측 제2전극(6B)를 가지고 있다.
(6) 제2도전층 상의 적어도 격벽을 구성하는 부분에 다른 마스크층을 형성하는 공정
도 15에 나타낸 바와 같이, 격벽(12)이 에칭되는 것을 막기 위해서, 제2도전층(4) 상의 적어도 격벽(12)을 구성하는 부분에 다른 마스크층(20d)를 형성해도 좋다. 다른 마스크층의 형성 방법은, 상술한 마스크층(20a, 20b, 20c)의 형성 방법과 같다.
(7) 제1전극 및 제2전극을 다른 에칭액에 접촉시키고, 제2도전층의 다른 마스크층으로 덮이지 않은 영역을 제거함으로써, 제1전극 및 제2전극의 적어도 일부를 노출시키는 공정
도 16에 나타낸 바와 같이, 제1전극(5) 및 제2전극(6)을 다른 에칭액에 접촉시키고, 제2도전층(4)의 다른 마스크층으로 덮이지 않은 영역을 제거함으로써, 제1전극 및 제2전극의 적어도 일부를 노출시켜도 좋다. 구체적으로는, 제1전극(5) 및 제2전극(6)을 다른 에칭액에 접촉함으로써, 상측 제1전극(5B)과 상측 제2전극(6B)을 제거한다. 여기서 이용하는 다른 에칭액으로서는, 제1도전층(3)을 제거하지 않고, 제2도전층(4)을 제거하는 에칭액을 선택한다.
도 17에 나타낸 바와 같이, 다른 마스크층(20 d)을 박리액에 접촉시켜 용해 함으로써, 다른 마스크층(20 d)를 제거한다. 도 14와 비교하면, 격벽(12)이, 제1전극(5)과 제2전극(6)의 적어도 일부보다 두께 방향으로 높게 형성되어 있다. 이것에 의해, 유기 반도체층(9)을 형성하는 공정(5)에서, 격벽(12)을 넘어 면 방향 외측으로 유기 반도체 잉크가 확산하는 것이 보다 한층 억제된다.
(8) 기재의 일방 주면 상에 있고, 적어도 제1전극과 제2전극의 사이의 영역을 덮도록 유기 반도체층을 형성하는 공정
기재(2)의 일방 주면 상에 있고, 적어도 제1전극(5)과 제2전극(6)의 사이의 영역을 덮도록 유기 반도체층(9)을 형성한다. 이것에 의해, 제1도전층(3) 및 제2도전층(4)이 제거된 기재(2)의 일방의 주면 상에 유기 반도체층(9)이 형성된 능동 소자(1)를 제조할 수 있다. 또한 공정(6) 및 (7)을 실시하지 않는 경우에는, 도 2에 나타내는 바와 같은 능동 소자(1)가 얻어지고 공정(6) 및 (7)을 실시한 경우에는, 도 18에 나타내는 능동 소자(1)가 얻어진다.
톱 게이트 형의 트랜지스터를 얻기 위해서, 공정(8) 후, 다음의 공정(9)을 실시할 수 있다.
(9) 유기 반도체층(9) 상에 절연층(10)을 형성하고, 절연층(10) 상에 제3전극(11)을 형성하는 공정
도 19에 나타낸 바와 같이, 유기 반도체층(9) 상에 절연층(10)을 형성한다. 그 다음에, 도 5에 나타낸 바와 같이 절연층(10) 상에 제3전극(11)을 형성한다. 여기서, 도 5, 도 19는, 모두 공정(6)~(7)을 실시했을 경우의 예를 나타내고 있다.
이와 같이, 공정(9)을 실시함으로써, 제1전극(5), 제2전극(6), 제3전극(11)이 각각 소스 전극, 드레인 전극, 게이트 전극에 상당하는 톱 게이트 형의 트랜지스터를 제조할 수 있다.
또한, 보텀 게이트 형의 트랜지스터를 얻기 위해서, 공정(1)의 전에 이하의 공정(10)을 실시할 수 있다.
(10) 기재(2)의 일방 주면 상에 제3전극(11)을 형성해, 제3전극(11) 상에 절연층(10)을 형성하는 공정
기재(2)를 준비하고, 기재(2)의 일방 주면 상에 제3전극(11)을 형성한다. 제3전극(11)의 형성은, 인쇄법이나 포토리소그래피법을 이용할 수 있다. 포토리소그래피법을 이용하는 경우에는, 제1전극(5), 제2전극(6)의 형성과 마찬가지로, 제3도전층(도시하지 않음)을 형성한 후, 제3도전층 상에 소망한 형상의 마스크층을 형성하고, 제3도전층을 에칭액에 접촉시킴으로써, 제3전극(11)을 형성한다.
그 다음에, 제3전극(11) 상에 절연층(10)을 형성한다.
공정(10)을 실시함으로써, 도 6에 나타낸 바와 같이, 제1전극(5), 제2전극(6), 제3전극(11)이 각각 소스 전극, 드레인 전극, 게이트 전극에 상당하는 보텀 게이트 형의 트랜지스터를 제조할 수 있다. 여기서, 도 6은 공정(6)~(7)을 실시했을 경우의 예를 나타내고 있다.
(검증)
이하에 나타내는 인쇄 장치를 이용하고, 종방향과 횡방향을 가지는 Cu, Au, ITO, IGZO의 도전재료에 대해서, 도 20에 나타낸 바와 같이, 유기 반도체 잉크를 이용해 길이 750㎛의 선을 인쇄하고, 유기 반도체 잉크의 젖음 확산이 들어간 후에 종방향 및 횡방향에서의 유기 반도체 잉크의 젖음 확산폭을 각각 3회씩 측정했다. 종방향 및 횡방향에서의 잉크의 젖음 확산폭의 측정값(단위：㎛)과 3회의 측정값의 평균(단위：㎛)을 표 1에 나타낸다. 또한, 도전재료가 Cu, Au, ITO, IGZO인 경우의 잉크의 젖음 확산의 모습을, 도 21, 도 22, 도 23, 도 24에 각각 나타낸다.
＜묘화 조건＞
인쇄 장치：후지 필름 주식회사제
Ink－Jet (Dimatix(등록 상표) DMP－2831)
유기 반도체 잉크：유기 반도체；dif－TES－ADT 2wt%
용매；메시틸렌
표 1, 도 21~도 24에 나타낸 바와 같이, Cu의 종방향 및 횡방향에 있어서의 유기 반도체 잉크의 젖음 확산폭은, 다른 도전재료(Au, ITO, IGZO)와 비교해 매우 작았다. 구체적으로는, 횡방향에서의 젖음 확산폭은, 어느 도전재료에서도 묘화한 선의 길이에 대체로 비례하는 데 대하여, Cu의 종방향에서의 젖음 확산폭은, 다른 도전재료의 약 1/4 이하이었다. 이 결과로부터, Cu의 유기 반도체 잉크에 대한 젖음성은, 다른 도전재료와 비교해 낮기 때문에, Cu는 격벽(12)의 재료로서 가장 바람직한 것을 알 수 있었다.
1：능동 소자
2：기재
3：제1도전층
4：제2도전층
5：제1전극
5A：하측 제1전극
5B：상측 제1전극
6：제2전극
6A：하측 제2전극
6B：상측 제2전극
9：유기 반도체층
10：절연층
11：제3전극
12, 12 A, 12 B：격벽
13：하측 격벽
14：상측 격벽
20 a, 20 b, 20 c, 20 d：마스크층
2：기재
3：제1도전층
4：제2도전층
5：제1전극
5A：하측 제1전극
5B：상측 제1전극
6：제2전극
6A：하측 제2전극
6B：상측 제2전극
9：유기 반도체층
10：절연층
11：제3전극
12, 12 A, 12 B：격벽
13：하측 격벽
14：상측 격벽
20 a, 20 b, 20 c, 20 d：마스크층
Claims (13)
- 기재,
상기 기재의 일방 주면 상에 서로 인접해서 형성되어 있는 제1전극 및 제2전극,
상기 기재의 일방 주면 상에 있고, 적어도 상기 제1전극과 상기 제2전극의 사이의 영역을 덮도록 형성되어 있는 유기 반도체층, 및
상기 기재의 일방 주면 상에 있고, 상기 유기 반도체층보다도 면 방향 외측에서, 상기 제1전극 및 상기 제2전극이 형성되어 있는 영역과는 다른 영역에 형성되어 있는 격벽을 갖고,
상기 격벽은 도전재료인 것을 특징으로 하는 능동 소자. - 제1항에 있어서,
상기 격벽이 복수 형성되어 있고,
하나의 상기 격벽과 다른 상기 격벽과의 사이에, 상기 유기 반도체층이 형성되어 있는, 능동 소자. - 제2항에 있어서,
상기 제1전극의 하나의 변과 상기 제2전극의 하나의 변이 대향해서 배치되어 있고,
하나의 상기 격벽과 다른 상기 격벽이 대향해서 배치되어 있고,
상기 제1전극의 하나의 변의 상기 제2전극의 하나의 변의 대향 방향과 하나의 상기 격벽과 다른 상기 격벽의 대향 방향이 직교하고 있는, 능동 소자. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 격벽의 상기 도전재료가 Cu인, 능동 소자. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 유기 반도체층 상에 형성되어 있는 절연층, 및
상기 절연층 상에 형성되어 있는 제3전극을 갖고,
상기 격벽의 젖음성이 상기 기재의 젖음성보다도 작은, 능동 소자. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 기재의 일방 주면 상에 형성되어 있는 제3전극, 및
상기 제3전극 상에 형성되어 있는 절연층을 갖고,
상기 제1전극, 상기 제2전극, 상기 유기 반도체층이 상기 절연층 상에 형성되고, 상기 격벽의 젖음성이 상기 절연층의 젖음성보다도 작은, 능동 소자. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 기재 타방 주면 상에 형성되어 있는 제3전극을 갖고,
상기 격벽의 젖음성이 상기 기재의 젖음성보다도 작은, 능동 소자. - 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 격벽의 젖음성이 상기 제1전극 및 상기 제2전극의 젖음성보다도 작은, 능동 소자. - 제1항 내지 제8항 중 어느 한 항에 있어서,
상기 제1전극은, 상기 기재의 일방 주면 상에 형성되어 있는 하측 제1전극과, 상기 하측 제1전극 상에 형성되어 있는 상측 제1전극을 가지고 있고,
상기 제2전극은, 상기 기재의 일방 주면 상에 형성되어 있는 하측 제2전극과, 상기 하측 제2전극 상에 형성되어 있는 상측 제2전극을 가지고 있고,
상기 상측 제1전극의 젖음성이 상기 하측 제1전극의 젖음성보다도 작고,
상기 상측 제2전극의 젖음성이 상기 하측 제2전극의 젖음성보다도 작은, 능동 소자. - 제1항 내지 제9항 중 어느 한 항에 있어서,
상기 격벽은, 상기 제1전극과 상기 제2전극의 적어도 일부보다도 상기 기재의 두께 방향으로 높게 형성되어 있는, 능동 소자. - 기재의 일방 주면 상에 제1도전층을 형성하는 공정,
상기 제1도전층 상에 제2도전층을 형성하는 공정,
상기 제2도전층 상에 마스크층을 형성하는 공정,
상기 제1도전층 및 상기 제2도전층을 에칭액에 접촉시키고, 상기 제1도전층 및 상기 제2도전층의 상기 마스크층으로 덮이지 않은 영역을 제거함으로써, 상기 기재의 일방 주면 상에 서로 인접하는 제1전극 및 제2전극, 및 상기 기재의 일방 주면 상의 상기 제1전극 및 상기 제2전극이 형성되어 있는 영역과는 다른 영역으로, 상기 제1전극 및 상기 제2전극의 사이의 영역의 외측에 격벽을 형성하는 공정, 및
상기 기재의 일방 주면 상에 있고, 적어도 상기 제1전극과 상기 제2전극의 사이의 영역을 덮도록 유기 반도체층을 형성하는 공정을 포함하는 것을 특징으로 하는 능동 소자의 제조 방법. - 제11항에 있어서,
상기 유기 반도체층을 형성하기 전에,
상기 제1전극 및 상기 제2전극 및 상기 격벽을 덮은 상기 마스크층을 박리 하는 공정,
상기 제2도전층 상의 적어도 상기 격벽을 구성하는 부분에 다른 마스크층을 형성하는 공정, 및
상기 제1전극 및 상기 제2전극을 다른 에칭액에 접촉시키고, 상기 제2도전층의 상기 다른 마스크층으로 덮이지 않은 영역을 제거함으로써, 상기 제1전극 및 상기 제2전극의 적어도 일부를 노출시키는 공정을 포함하는, 능동 소자의 제조 방법. - 제11항 또는 제12항에 있어서,
상기 제1도전층의 재료가 ITO이고, 상기 제2도전층의 재료가 Cu인, 능동 소자의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015173331A JP6088012B1 (ja) | 2015-09-02 | 2015-09-02 | 能動素子、および能動素子の製造方法 |
| JPJP-P-2015-173331 | 2015-09-02 | ||
| PCT/JP2016/072945 WO2017038372A1 (ja) | 2015-09-02 | 2016-08-04 | 能動素子、および能動素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180041626A true KR20180041626A (ko) | 2018-04-24 |
| KR101914898B1 KR101914898B1 (ko) | 2018-11-02 |
Family
ID=58186056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177037875A KR101914898B1 (ko) | 2015-09-02 | 2016-08-04 | 능동 소자 및 능동 소자의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10008604B2 (ko) |
| JP (1) | JP6088012B1 (ko) |
| KR (1) | KR101914898B1 (ko) |
| CN (1) | CN107851582B (ko) |
| TW (1) | TWI678799B (ko) |
| WO (1) | WO2017038372A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6088012B1 (ja) | 2015-09-02 | 2017-03-01 | 日本写真印刷株式会社 | 能動素子、および能動素子の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101567373B (zh) * | 2004-02-16 | 2011-04-13 | 富士电机系统株式会社 | 双方向元件及其制造方法 |
| KR20080035905A (ko) * | 2006-10-20 | 2008-04-24 | 삼성전자주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US20100033407A1 (en) | 2007-03-29 | 2010-02-11 | Chihiro Harada | Organic el display apparatus and manufacture method thereof |
| JP4678400B2 (ja) * | 2007-11-16 | 2011-04-27 | セイコーエプソン株式会社 | アクティブマトリクス基板、電気光学装置、電気光学装置の製造方法、及び電子機器 |
| KR20090059754A (ko) * | 2007-12-07 | 2009-06-11 | 삼성전자주식회사 | 표시 기판 및 표시 기판의 제조 방법 |
| CN101718801B (zh) * | 2009-11-27 | 2011-09-07 | 中北大学 | 基于高电子迁移率晶体管hemt的微加速度计 |
| CN102064180A (zh) * | 2010-09-26 | 2011-05-18 | 友达光电股份有限公司 | 有源元件、像素结构以及显示面板 |
| WO2013008269A1 (ja) * | 2011-07-11 | 2013-01-17 | パナソニック株式会社 | 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法 |
| US8514474B2 (en) * | 2011-08-30 | 2013-08-20 | Delta Electronics, Inc. | Three-dimensional display device |
| JPWO2013073086A1 (ja) | 2011-11-14 | 2015-04-02 | パナソニック株式会社 | 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置 |
| JP5875880B2 (ja) * | 2012-01-31 | 2016-03-02 | シチズンホールディングス株式会社 | 有機トランジスタ |
| JP6088012B1 (ja) | 2015-09-02 | 2017-03-01 | 日本写真印刷株式会社 | 能動素子、および能動素子の製造方法 |
-
2015
- 2015-09-02 JP JP2015173331A patent/JP6088012B1/ja active Active
-
2016
- 2016-08-04 KR KR1020177037875A patent/KR101914898B1/ko active IP Right Grant
- 2016-08-04 CN CN201680043593.7A patent/CN107851582B/zh active Active
- 2016-08-04 US US15/542,910 patent/US10008604B2/en active Active
- 2016-08-04 WO PCT/JP2016/072945 patent/WO2017038372A1/ja active Application Filing
- 2016-09-01 TW TW105128174A patent/TWI678799B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US10008604B2 (en) | 2018-06-26 |
| US20180090609A1 (en) | 2018-03-29 |
| JP6088012B1 (ja) | 2017-03-01 |
| TWI678799B (zh) | 2019-12-01 |
| WO2017038372A1 (ja) | 2017-03-09 |
| KR101914898B1 (ko) | 2018-11-02 |
| CN107851582A (zh) | 2018-03-27 |
| CN107851582B (zh) | 2019-02-22 |
| JP2017050432A (ja) | 2017-03-09 |
| TW201719882A (zh) | 2017-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8049211B2 (en) | Laminate structure and its manufacturing method, including wettability variable layer of material of variable critical surface tension | |
| US8350255B2 (en) | Thin film transistor and method for manufacturing thin film transistor | |
| US8436356B2 (en) | Thin film transistor substrate, method of fabricating the same and flat display having the same | |
| US10763369B2 (en) | Thin film transistor and method for manufacturing the same, array substrate and display apparatus | |
| JP2007311377A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 | |
| JP2008066567A (ja) | 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板 | |
| US9865664B2 (en) | Thin film transistor array and manufacturing method of the same | |
| JP2009277832A (ja) | パターン形成方法、半導体装置の製造方法、および表示装置の製造方法 | |
| US9466796B2 (en) | Electronic device having thin film transistor using organic semiconductor and method of manufacturing the same | |
| KR101914898B1 (ko) | 능동 소자 및 능동 소자의 제조 방법 | |
| JP5332145B2 (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
| JPWO2011058611A1 (ja) | 薄膜トランジスタの製造方法 | |
| WO2017056720A1 (ja) | 能動素子、および能動素子の製造方法 | |
| JP2009026901A (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
| US8001491B2 (en) | Organic thin film transistor and method of fabricating the same | |
| JP4501444B2 (ja) | トランジスタにおける配線構造の形成方法及び電界効果型トランジスタの製造方法 | |
| WO2017217080A1 (ja) | 能動素子、および能動素子の製造方法 | |
| US9954171B2 (en) | Electronic device and manufacturing method thereof | |
| JP2010135378A (ja) | 半導体装置、半導体装置の製造方法、および電子機器 | |
| JP2008135255A (ja) | 電気光学装置および電子機器 | |
| JP2009038185A (ja) | 導電膜パターンの形成方法、および配線基板、表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |