WO2013008269A1 - 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法 - Google Patents

有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法 Download PDF

Info

Publication number
WO2013008269A1
WO2013008269A1 PCT/JP2011/003970 JP2011003970W WO2013008269A1 WO 2013008269 A1 WO2013008269 A1 WO 2013008269A1 JP 2011003970 W JP2011003970 W JP 2011003970W WO 2013008269 A1 WO2013008269 A1 WO 2013008269A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
thin film
film transistor
metal layer
organic thin
Prior art date
Application number
PCT/JP2011/003970
Other languages
English (en)
French (fr)
Inventor
受田 高明
宮本 明人
有子 奥本
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to PCT/JP2011/003970 priority Critical patent/WO2013008269A1/ja
Publication of WO2013008269A1 publication Critical patent/WO2013008269A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Definitions

  • the present invention relates to an organic thin film transistor having a channel layer made of an organic material and a method for manufacturing the organic thin film transistor.
  • TFT Thin Film Transistor
  • Patent Document 1 discloses a bottom gate type organic thin film transistor.
  • FIG. 11A is a cross-sectional view showing a configuration of a conventional organic thin film transistor.
  • a conventional organic thin film transistor 110 includes a gate electrode 102, a gate insulating film 103, a pair of source electrode 104 and drain electrode 105, and a channel portion of the TFT, which are sequentially formed on a substrate 101.
  • an organic semiconductor layer 107 formed by an ink-jet method in the opening of the partition wall 106.
  • a protective film 108 is formed on the organic semiconductor layer 107 and an interlayer insulating film 109 is formed so as to cover the protective film 108.
  • the organic thin film transistor 110 configured as described above is used as a switching element provided for each pixel in a TFT array substrate including a plurality of pixels arranged in a matrix, for example.
  • the metal material constituting the source electrode 104 or the drain electrode 105 is shared with the wiring material such as a video signal line for supplying a video signal to each pixel.
  • the source electrode 104 or the drain electrode 105 of the organic thin film transistor 110 is formed by extending a part of wiring such as a video signal line.
  • the present invention has been made to solve the above-described problems, and an organic thin film transistor and an organic thin film transistor that can reduce the resistance of a wiring connected to a source electrode or a drain electrode without deteriorating TFT characteristics. It aims to provide a method.
  • an aspect of the organic thin film transistor according to the present invention includes a substrate, a gate electrode formed on the substrate, a gate insulating film formed on the gate electrode, and the gate insulating film.
  • a source electrode and a drain electrode formed thereon, and an opening exposing a part of the source electrode, the drain electrode, and the gate insulating film; and on the source electrode, the drain electrode, and the gate insulating film.
  • a partition wall formed, and an organic semiconductor layer formed in the opening, wherein at least one of the source electrode and the drain electrode is formed with a first thickness
  • a second electrode portion exposed from the opening and formed at a second thickness that is thinner than the first thickness, and the organic semiconductor layer includes an upper surface of the second electrode portion and the gate insulation. It is the formed over the upper surface.
  • the organic thin film transistor according to the present invention can reduce the resistance of the wiring connected to the source electrode or the drain electrode without deteriorating the TFT characteristics.
  • FIG. 1 is a cross-sectional view showing a configuration of an organic thin film transistor according to Embodiment 1 of the present invention.
  • FIG. 2 is a cross-sectional view for explaining each step in the method for manufacturing the organic thin film transistor according to the first embodiment of the present invention.
  • FIG. 3 shows the relationship between the gate voltage and the drain current (transfer characteristics) in the organic thin film transistor according to the first embodiment of the present invention shown in FIG. 1 (the present invention) and the organic thin film transistor according to the comparative example shown in FIG. 11B (comparative example). ).
  • 4A is a surface SEM photograph of the conventional organic thin film transistor shown in FIG. 11A.
  • 4B shows the crystal state (a) of the organic semiconductor layer of the conventional organic thin film transistor (conventional example) shown in FIG.
  • FIG. 11A is a diagram showing the relationship (transfer characteristics) between the gate voltage and the drain current in the organic thin film transistor according to Embodiment 1 of the present invention shown in FIG. 1 and the conventional organic thin film transistor shown in FIG. 11A.
  • FIG. 5 is a cross-sectional view showing a configuration of an organic thin film transistor according to a modification of the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing a configuration of an organic thin film transistor according to Embodiment 2 of the present invention.
  • FIG. 7 is a cross-sectional view for explaining each step in the method for manufacturing an organic thin film transistor according to the second embodiment of the present invention.
  • FIG. 8 is a cross-sectional view showing a configuration of an organic thin film transistor according to a modification of the second embodiment of the present invention.
  • FIG. 9 is a partially cutaway perspective view of the organic EL display device according to the embodiment of the present invention.
  • FIG. 10 is a diagram showing a circuit configuration of a pixel using the organic thin film transistor according to the embodiment of the present invention.
  • FIG. 11A is a cross-sectional view showing a configuration of a conventional organic thin film transistor.
  • FIG. 11B is a cross-sectional view illustrating a configuration of an organic thin film transistor according to a comparative example.
  • FIG. 12 is a cross-sectional view for explaining each step in the method of manufacturing the organic thin film transistor according to the comparative example shown in FIG. 11B.
  • One aspect of the organic thin film transistor according to the present invention includes a substrate, a gate electrode formed on the substrate, a gate insulating film formed on the gate electrode, a source electrode formed on the gate insulating film, and A drain electrode, an opening exposing a part of the source electrode, the drain electrode, and the gate insulating film, and a partition wall portion formed on the source electrode, the drain electrode, and the gate insulating film; An organic semiconductor layer formed in the opening, wherein at least one of the source electrode and the drain electrode is exposed from the opening, the first electrode part formed in a first thickness, A second electrode portion having a second thickness smaller than the first thickness, and the organic semiconductor layer is formed over the upper surface of the second electrode portion and the upper surface of the gate insulating film.
  • the contact portion with the organic semiconductor layer in the source electrode or the drain electrode is the second electrode portion having a small film thickness
  • an organic material pool is generated at the end portion of the organic semiconductor layer. Can be prevented.
  • the film thickness of the organic semiconductor layer can be made uniform and the crystallinity of the organic semiconductor layer can be made uniform, an organic thin film transistor having excellent TFT characteristics can be realized.
  • the wiring-side portion of the source electrode or drain electrode is the first electrode portion having a large film thickness, the resistance of the wiring can be easily reduced.
  • the second electrode portion having a small thickness is formed on the source electrode and the drain electrode, it is possible to remove the residue of the partition wall layer remaining on the source electrode and the drain electrode. Therefore, it is possible to suppress the deterioration of the crystal state of the organic semiconductor layer, and it is possible to suppress an increase in contact resistance. As a result, a decrease in on-current can be suppressed, and thus an organic thin film transistor having excellent on characteristics can be realized.
  • both the source electrode and the drain electrode have the first electrode portion and the second electrode portion.
  • the contact portions of the source electrode and the drain electrode with the organic semiconductor layer are both thin second electrode portions, an organic material pool is generated at both ends of the organic semiconductor layer. This can be prevented. Thereby, the film thickness of the organic semiconductor layer can be made more uniform, and the crystallinity of the organic semiconductor layer can be made more uniform.
  • the source electrode and the drain electrode are formed of a lower metal layer formed on the gate insulating film and an upper metal layer formed on the lower metal layer. It is preferable that the second electrode portion includes only the lower metal layer, and the first electrode portion includes the lower metal layer and the upper metal layer.
  • the thin second electrode portion (only the lower electrode layer) can be easily formed by removing the upper electrode layer.
  • the thickness of the lower metal layer is preferably thinner than the thickness of the upper metal layer.
  • the thickness of the lower electrode layer can be easily reduced, the thickness of the organic semiconductor layer can be easily made uniform.
  • the lower metal layer is preferably made of a metal, a metal alloy, or a metal compound having a work function larger than that of the organic semiconductor layer.
  • the upper metal layer is preferably made of a metal, a metal alloy, or a metal compound having a sheet resistance lower than that of the lower metal layer.
  • an edge of the first electrode portion coincides with an edge of the opening in the partition wall, or recedes from an edge of the opening in the partition wall. It can be set as the structure which has.
  • the organic semiconductor layer may be a coating type organic semiconductor layer.
  • the organic thin film transistor may be configured to include a protective film formed on the organic semiconductor layer.
  • an interlayer insulating film formed on the protective film may be provided.
  • a first step of forming a gate electrode on a substrate, a second step of forming a gate insulating film on the gate electrode, and the gate insulating film A third step of forming a metal film on the substrate, a fourth step of patterning the metal film to expose the gate insulating film to form a source electrode and a drain electrode, and on the exposed gate insulating film, A fifth step of forming a partition layer on the source electrode and the drain electrode; and patterning the partition layer to form the gate insulating film between the source electrode and the drain electrode, the source electrode, A sixth step of forming an opening so as to expose a part of the drain electrode to form a partition; and a step of exposing the source electrode and the drain electrode.
  • the contact portion with the organic semiconductor layer in the source electrode or the drain electrode can be a thin film portion with a small film thickness. It is possible to prevent the accumulation of organic material from occurring at the end of the layer. Thereby, since the film thickness of the organic semiconductor layer can be made uniform and the crystallinity of the organic semiconductor layer can be made uniform, an organic thin film transistor having excellent TFT characteristics can be manufactured.
  • the wiring side portion of the source electrode or drain electrode can be made the film thickness of the metal film. It can be manufactured easily.
  • the organic thin-film transistor excellent in on-characteristic can be manufactured.
  • the thin film portion is formed on both the source electrode and the drain electrode.
  • the contact portion of the source electrode and the drain electrode with the organic semiconductor layer can be both thin film portions, organic material pools are generated at both ends of the organic semiconductor layer. Can be prevented. Thereby, the film thickness of the organic semiconductor layer can be made more uniform, and the crystallinity of the organic semiconductor layer can be made more uniform.
  • a lower metal layer is formed on the gate insulating film, and then an upper metal layer is formed on the lower metal layer. It is preferable to form the thin film portion by removing the upper metal layer in the seventh step.
  • the thin second electrode portion (only the lower electrode layer) can be easily formed by removing the upper electrode layer.
  • the lower metal layer and the lower metal layer are formed so that the film thickness of the lower metal layer is thinner than the film thickness of the upper metal layer. It is preferable to form an upper metal layer.
  • the thickness of the lower electrode layer can be easily reduced, the thickness of the organic semiconductor layer can be easily made uniform.
  • the lower metal layer is preferably made of a metal, a metal alloy, or a metal compound having a work function larger than that of the organic semiconductor layer.
  • the upper metal layer is preferably made of a metal, a metal alloy, or a metal compound having a sheet resistance lower than that of the lower metal layer.
  • edges of the source electrode and the drain electrode coincide with edges of the opening in the partition wall, or A part of at least one of the source electrode and the drain electrode may be removed so as to recede from the edge of the opening in the partition wall.
  • the organic semiconductor layer is formed by applying an organic semiconductor solution for forming the organic semiconductor layer into the opening and performing a heat treatment. May be formed.
  • a ninth step of forming a protective film on the organic semiconductor layer may be included after the eighth step.
  • a tenth step of forming an interlayer insulating film on the protective film may be included after the ninth step.
  • the organic thin film transistor according to the present invention can be used as a switching element of each pixel in the TFT array substrate, as will be described later.
  • the TFT array substrate includes a plurality of pixels arranged in a matrix, video signal lines (source lines) formed along the pixel column direction, and scanning lines (gate lines) formed along the pixel row direction. ) Etc.
  • FIG. 11B is a cross-sectional view illustrating a configuration of an organic thin film transistor according to a comparative example, in which the thicknesses of the source electrode and the drain electrode in the conventional organic thin film transistor illustrated in FIG. 11A are increased.
  • the organic semiconductor layer 107 when the organic semiconductor layer 107 is formed by the inkjet method, the organic semiconductor layer 107 is accumulated on the side surfaces of the source electrode 104A and the drain electrode 105A. As a result, the thickness of the organic semiconductor layer 107 serving as a channel differs greatly between the central portion and both end portions. In this case, it has been found that the crystallinity of the organic semiconductor layer 107 differs between the central portion and both end portions, resulting in a problem that the TFT characteristics deteriorate.
  • the present inventor has found that there are causes other than the film thickness of the organic semiconductor layer 107 to cause deterioration of TFT characteristics.
  • This cause exists not only in the organic thin film transistor 110A according to the comparative example shown in FIG. 11B but also in the conventional organic thin film transistor 110 shown in FIG. 11A. Hereinafter, this cause will be described from the viewpoint of the manufacturing method.
  • a gate metal film 102M is formed on a substrate 101. Then, as shown in FIG. 12B, the gate metal film 102M is patterned to form a gate electrode having a predetermined shape. 102 is formed. Thereafter, a gate insulating film 103 is formed on the gate electrode 102 as shown in FIG.
  • a source / drain metal film 104M is formed on the entire surface of the gate insulating film 103, and then, as shown in FIG. 12E, the source / drain metal film 104M is patterned.
  • a pair of source electrode 104A and drain electrode 105A having a predetermined shape is formed.
  • a partition wall layer 106 R is formed on the entire upper surface of the substrate 101. Thereafter, as shown in FIG. 12G, the partition layer 106R is exposed and developed to form an opening above the gate electrode 102 so that a part of the source electrode 104A and the drain electrode 105A is exposed. Then, the partition 106 having a predetermined shape is formed.
  • a solution containing an organic semiconductor material is applied to the opening of the partition wall portion 106 by an ink jet method, and the organic semiconductor material 107 is crystallized by heat treatment, whereby the organic semiconductor layer 107 is formed.
  • a protective film 108 is formed in the opening of the partition 106, and as shown in FIG. 12 (j), an interlayer insulating film is formed on the entire surface of the substrate 101 including the protective film 108. 109 is formed.
  • the partition layer 106R is formed on the exposed end portions of the source electrode 104A and the drain electrode 105A. It was found that there was a residue 106a, which was the cause of deterioration of TFT characteristics. That is, it has been found that the residue 106a of the partition wall portion 106 impairs the crystallinity of the organic semiconductor layer 107, increases the contact resistance, and degrades TFT characteristics.
  • the inventor of the present application has accumulated the above-described series of studies, and as a result of knowing the unique problems, as a result, the wiring side portion of the source electrode or the drain electrode has a large film thickness in order to reduce the resistance of the wiring.
  • the contact portion with the organic semiconductor layer in the source electrode or the drain electrode is formed with a second thin film thickness.
  • the inventors have come up with the technical feature of the present invention that the electrode portion is used.
  • FIG. 1 is a cross-sectional view showing a configuration of an organic thin film transistor according to Embodiment 1 of the present invention.
  • an organic thin film transistor 10 is a bottom gate type TFT, and includes a substrate 1, a gate electrode 2, a gate insulating film 3, a source electrode 4 and a drain electrode 5. And a partition wall portion 6 having an opening on the channel portion, and an organic semiconductor layer 7 formed in the opening of the partition wall portion 6. Further, the organic thin film transistor 10 includes a protective film 8 and an interlayer insulating film 9.
  • a protective film 8 and an interlayer insulating film 9.
  • the substrate 1 is a glass substrate made of, for example, quartz glass or non-alkali glass.
  • the substrate 1 may be a flexible flexible substrate such as a plastic film.
  • the gate electrode 2 is patterned in a predetermined shape on the substrate 1.
  • the gate electrode 2 has a single-layer structure or a multilayer structure such as a conductive material or an alloy thereof, for example, molybdenum (Mo), aluminum (Al), copper (Cu), tungsten (W), titanium (Ti), chromium. (Cr), molybdenum tungsten (MoW) or the like is used.
  • the gate insulating film 3 is formed on the gate electrode 2.
  • the gate insulating film 3 is formed on the entire surface of the substrate 1 so as to cover the gate electrode 2.
  • the gate insulating film 3 can be formed of an inorganic insulating film made of a single layer film or a laminated film such as a silicon oxide film or a silicon nitride film.
  • the gate insulating film 3 can also be formed of an organic insulating film such as polyimide, polyvinyl phenol, or polypropylene.
  • a pair of the source electrode 4 and the drain electrode 5 are formed on the gate insulating film 3 and are arranged to face each other with a predetermined interval above the gate electrode 2.
  • the source electrode 4 and the drain electrode 5 have a single layer structure made of a conductive material or an alloy thereof, for example, Mo, W, Cu, Al, Au (gold), Ag (silver), MoW or MoN (molybdenum nitride). Etc.), and it is particularly preferable to use MoW.
  • the source electrode 4 is exposed from the first electrode portion 41 formed with the first thickness (d41) and the opening of the partition wall portion 6, and has a second thickness (thickness smaller than the first thickness (d41)). d42), and a step is formed by the first electrode portion 41 and the second electrode portion 42 having different film thicknesses.
  • the second electrode portion 42 is formed on the drain electrode 5 side with respect to the first electrode portion 41 and is formed above the gate electrode 2 so as to overlap the gate electrode 2.
  • the second thickness (d42) of the second electrode portion 42 is preferably about 1 to 2 times the film thickness of the organic semiconductor layer 7 in order to make the film thickness of the organic semiconductor layer 7 uniform, and is 25 nm. It can be set as ⁇ d42 ⁇ 100 nm.
  • the first thickness (d41) can be d42 ⁇ d41 ⁇ 1000 nm, but d41> 1000 nm may be used if necessary for the design of the display panel.
  • the drain electrode 5 has the same thickness as the first electrode part 51 formed with the first thickness (d 51) of the same thickness as the first electrode part 41 of the source electrode 4 and the second electrode part 42 of the source electrode 4.
  • the second electrode portion 52 is formed with a second thickness (d52) that is smaller than the thickness of the first electrode portion 51, and the first electrode portion 51 and the second electrode portion having different thicknesses. 52 forms a step.
  • the second electrode portion 52 is formed on the source electrode 4 side with respect to the first electrode portion 51 and is formed above the gate electrode 2 so as to overlap the gate electrode 2.
  • Each of the first electrode portion 41 of the source electrode 4 and the first electrode portion 51 of the drain electrode 5 is formed so as to overlap with the bank of the partition wall portion 6 when seen in a plan view.
  • the edges of the first electrode portions 41 and 51 are formed so as to recede from the edge of the opening of the partition wall portion 6.
  • each of the second electrode portion 42 of the source electrode 4 and the second electrode portion 52 of the drain electrode 5 is formed so as to be positioned in the opening portion of the partition wall portion 6 when viewed in plan.
  • the side surface on the drain electrode 5 side in the first electrode portion 41 of the source electrode 4 and the side surface on the source electrode 4 side in the first electrode portion 51 of the drain electrode 5 are configured to face each other. Also has a function as a bank for regulating the periphery of the organic semiconductor layer 7.
  • the partition wall portion 6 is formed on the gate insulating film 3 and has an opening that separates and partitions the organic semiconductor layer 7 for each pixel. That is, the partition wall 6 is constituted by a bank that regulates the periphery of the organic semiconductor layer 7 and has a function of blocking the flow of the solvent for forming the coated organic semiconductor layer 7.
  • the opening of the partition wall 6 is configured to expose a part of the source electrode 4, the drain electrode 5, and the gate insulating film.
  • the partition wall 6 is formed on the source electrode 4 and the drain electrode 5 so as to cover a part of the source electrode 4 and the drain electrode 5 by the bank, and the source electrode 4 and the drain electrode 5 are formed by the opening. The other part is configured to be exposed.
  • the bank of the partition wall 6 can be formed using a photosensitive material such as a resist, and an opening can be formed by partially exposing and developing this photosensitive resin.
  • a photosensitive material such as a resist
  • an opening can be formed by partially exposing and developing this photosensitive resin.
  • the organic semiconductor layer 7 is formed in the opening of the partition wall portion 6 and at least formed on the gate insulating film 3 between the source electrode 4 and the drain electrode 5.
  • the organic semiconductor layer 7 is surrounded by the bank (inner wall in the opening) of the partition wall portion 6, the side surface of the first electrode portion 41 of the source electrode 4, and the first electrode portion 51 of the drain electrode 5.
  • the outer periphery of 7 is regulated by these inner walls and side surfaces.
  • the organic semiconductor layer 7 is formed over the upper surface of the second electrode portion 42 of the source electrode 4, the upper surface of the gate insulating film 3, and the upper surface of the second electrode portion 52 of the drain electrode 5. And formed from the side surface of the first electrode portion 41 of the source electrode 4 to the side surface of the first electrode portion 51 of the drain electrode 5. More specifically, the organic semiconductor layer 7 includes a lower portion of the side surface of the first electrode portion 41 of the source electrode 4, an upper surface of the second electrode portion 42 of the source electrode 4, an upper surface of the exposed gate insulating film 3, and a drain. It is continuously formed on the upper surface of the second electrode portion 52 of the electrode 5 and the lower portion of the side surface of the first electrode portion 51 of the drain electrode 5.
  • the organic semiconductor layer 7 can be formed by applying and crystallizing a predetermined solvent in the opening of the partition wall 6 by a printing method such as an ink jet method using a coating type organic material.
  • a material of the organic semiconductor layer 7 for example, a pentacene, phthalocyanine-based, or porphyrin-based soluble organic material can be used.
  • the protective film 8 is formed on the organic semiconductor layer 7 in order to protect the organic semiconductor layer 7.
  • the protective film 8 is formed so as to cover the organic semiconductor layer 7 in the opening of the partition wall portion 6.
  • the outer periphery of the protective film 8 is regulated by the inner wall of the opening of the partition wall 6.
  • the protective film 8 preferably contains a material that crosslinks with light.
  • a material that crosslinks with light When a material that crosslinks with light is irradiated with light, a molecular bond is formed in the molecule, the molecular structure becomes dense, and the polymer bond becomes strong. Thereby, it is possible to effectively block moisture, oxygen, or impurities that are to enter the organic semiconductor layer 7.
  • the material that crosslinks with light include high-molecular materials such as acrylic polymers, and low-molecular materials such as acrylic monomers.
  • the protective film 8 preferably includes a material that crosslinks with heat in addition to a material that crosslinks with light.
  • the protective film 8 is not limited to the organic material only, and a material obtained by adding an inorganic material such as silicon to the organic material can also be used. By using a material obtained by adding an inorganic material such as silicon to such an organic material, it is possible to further suppress the penetration of moisture, oxygen, and the like into the organic semiconductor layer 7 than an organic protective film made of only an organic material. Can do.
  • the interlayer insulating film 9 is formed on the protective film 8.
  • the interlayer insulating film 9 is formed on the partition wall 6 so as to cover the protective film 8 and fill the opening of the partition wall 6.
  • the interlayer insulating film 9 suppresses generation of leakage current between layers and planarizes the surface of the organic thin film transistor 10.
  • the interlayer insulating film 9 can be formed using, for example, an organic material such as a resist or an inorganic material such as SOG (Spin On Glass).
  • the protective film 8 can have a function of preventing characteristic deterioration of the organic semiconductor layer 7, and the interlayer insulating film 9 can have a function of interlayer insulation.
  • the functions can be separated by the two films of the film 8 and the interlayer insulating film 9. Accordingly, it is possible to prevent deterioration of the characteristics of the organic semiconductor layer 7 and to prevent current leakage between the layers, so that a highly reliable organic thin film transistor 10 can be realized.
  • FIG. 2 is a cross-sectional view for explaining each step in the method for manufacturing the organic thin film transistor according to the first embodiment of the present invention.
  • the gate metal film 2M is formed on the substrate 1 by depositing the material of the gate electrode 2 thereon.
  • a glass substrate is used as the substrate 1.
  • Mo, Al, Cu, W, Ti, Cr, MoW, or the like can be used as a material of the gate metal film 2M.
  • the gate metal film 2M can be formed by sputtering or vapor deposition.
  • the gate metal film 2M is patterned by photolithography and etching to form a gate electrode 2 having a predetermined shape.
  • the etching of the gate metal film 2M can be wet etching or dry etching.
  • a gate insulating film 3 is formed on the gate electrode 2.
  • the gate insulating film 3 is formed on the entire surface of the substrate 1 and can be formed by plasma CVD or a coating method depending on the material.
  • the gate insulating film 3 can be formed by plasma CVD using an inorganic insulating film such as a silicon oxide film or a silicon nitride film.
  • the gate insulating film 3 can also be formed by a coating method using an organic insulating film such as polyimide, polyvinylphenol, or polypropylene.
  • a contact hole may be formed in the gate insulating film 3 on the gate electrode 2 as necessary.
  • the contact hole is formed, for example, in the next step in order to electrically connect a source electrode or a drain electrode in another organic thin film transistor adjacent to the organic thin film transistor 10 and the gate electrode 2 of the organic thin film transistor 10.
  • the contact hole can be formed by patterning by a photolithography method when the gate insulating film 3 contains a photosensitive agent and is formed by a coating method.
  • a contact hole can be formed by dry etching or wet etching after patterning the resist.
  • the source / drain metal film 4M is formed by depositing the material of the source electrode 4 and the drain electrode 5 on the entire surface of the gate insulating film 3. At this time, if there is a contact hole on the gate electrode 2, the contact hole is filled with the source / drain metal film 4M to form a contact portion.
  • the source / drain metal film 4M is formed as a single layer film using Mo, W, Cu, Al, Au, Ag, MoW, MoN or the like by sputtering or vapor deposition. In this embodiment, a single layer film of MoW is formed.
  • the source / drain metal film 4M is patterned by photolithography and etching to form a pair of source electrode 4 and drain electrode 5 having a predetermined shape.
  • the gate insulating film 3 is exposed by removing the source / drain metal film 4M by etching.
  • the source / drain metal film 4M can be etched by wet etching or dry etching.
  • the source electrode 4 and the drain electrode 5 can be patterned, and the wiring on the TFT array substrate can also be patterned. That is, the wiring on the TFT array substrate, the source electrode 4 and the drain electrode 5 can be simultaneously formed using the same material.
  • a plurality of video signal lines can be formed by patterning the source / drain metal film 4M, and the source electrode 4 can be formed so as to extend a part of the video signal lines.
  • a bank layer 6 ⁇ / b> R is formed on the entire upper surface of the substrate 1 by applying a bank material of a predetermined partition wall 6.
  • a partition layer 6R is formed on the exposed gate insulating film 3 and on the source electrode 4 and the drain electrode 5.
  • the partition wall 6R is formed with a film thickness of 1 ⁇ m using a photosensitive resin.
  • the partition layer 6R is patterned to open an opening above the gate electrode 2 so that the gate insulating film 3 between the source electrode 4 and the drain electrode 5 is exposed again.
  • a partition wall 6 having a predetermined shape. Further, the opening of the partition wall 6 is formed so as to expose each end of the source electrode 4 and the drain electrode 5.
  • the patterning of the partition wall layer 6R can be performed by exposing and developing the partition wall layer 6R.
  • the residue 6a of the partition wall layer 6R exists on the exposed end portions of the source electrode 4 and the drain electrode 5.
  • the residue 6a is a residue remaining after developing the partition wall layer 6R, and is a photosensitive resin constituting the partition wall layer 6R or a modified one thereof.
  • a predetermined surface treatment may be performed on the partition wall portion 6 in order to impart water repellency to the surface of the partition wall portion 6.
  • the upper portions of the end portions of the source electrode 4 and the drain electrode 5 exposed from the opening of the partition wall 6 are removed by etching.
  • Each end of the source electrode 4 and the drain electrode 5 is thinned. That is, etching is performed so that the lower portions of the end portions of the source electrode 4 and the drain electrode 5 are left thin.
  • This etching can be performed by wet etching or dry etching.
  • the etching for the source electrode 4 and the drain electrode 5 the first etching by the patterning process and the second etching by the thinning process which is the present process are performed.
  • the first electrode portion 41 of the first thickness (d41) whose thickness does not change by etching and the upper portion It is possible to form the source electrode 4 including the second electrode portion 42 which has been removed by etching and has the second thickness (d42).
  • the first thickness (d41) and the second thickness (d42) are d41> d42, and d42 ⁇ d41 ⁇ 1000 nm and 25 nm ⁇ d42 ⁇ 100 nm.
  • the first electrode portion 51 having the first thickness (d51) whose thickness does not change by etching and the upper portion are removed by etching.
  • the drain electrode 5 including the second electrode portion 52 having the second thickness (d52) can be formed.
  • etching of each end portion of the source electrode 4 and the drain electrode 5 is performed so that the upper end edges of the source electrode 4 and the drain electrode 5 are openings in the partition wall portion 6. It is done so as to recede from the edge. That is, the side surface of the first electrode portion 41 of the source electrode 4 and the side surface of the first electrode portion 51 of the drain electrode 5 are set back from the edge of the opening of the partition wall portion 6 in a direction away from each other.
  • This configuration can be formed by removing the end portions of the source electrode 4 and the drain electrode 5 by wet etching. In this way, by retreating the upper edge of the source electrode 4 and the drain electrode 5 from the edge of the opening in the partition wall 6, the solution containing the organic semiconductor material overflows from the bank of the partition wall 6 in the next step. Can be suppressed.
  • a solution containing an organic semiconductor material (organic semiconductor solution) is applied into the opening of the partition wall 6 by an inkjet method.
  • the solution containing the organic semiconductor material spreads on the upper surface of the exposed gate insulating film 3 and also spreads on the upper surfaces of the second electrode portions 42 and 52 that are the thin film portions of the source electrode 4 and the drain electrode 5. It is applied with a substantially uniform film thickness on the upper surface of the insulating film 3 and the upper surfaces of the second electrode portions 42 and 52.
  • the solution containing the organic semiconductor material spread in the opening is formed by the side surface of the first electrode portion 41 of the source electrode 4, the side surface of the first electrode portion 51 of the drain electrode 5, and the bank (opening) facing the partition wall portion 6. And the application area of the solution containing the organic semiconductor material is regulated. Thereby, it is possible to prevent the solution containing the organic semiconductor material from flowing out of the opening of the partition wall portion 6.
  • the solution containing the organic semiconductor material is dried by performing a predetermined heat treatment, and the organic semiconductor material is crystallized.
  • the organic semiconductor layer 7 whose outer periphery is regulated in the opening of the partition wall portion 6 can be formed.
  • the organic semiconductor layer 7 substantially extends from the side surface of the first electrode portion 41 of the source electrode 4 to the side surface of the first electrode portion 51 of the drain electrode 5 so as to cover the upper surface of the exposed gate insulating film 3.
  • the organic semiconductor layer 7 having the same film thickness can be formed.
  • the application of the organic semiconductor material solution by the above-described ink jet method is preferably performed by dropping in the vicinity of the center of the opening of the partition wall 6.
  • the organic semiconductor layer 7 can be formed with a more uniform film thickness.
  • the organic semiconductor material a pentacene, phthalocyanine-based, or porphyrin-based soluble organic material can be used.
  • the predetermined heat treatment is preferably a temperature at which the organic semiconductor material contained in the solution does not thermally decompose and crystallize, and can evaporate the solvent of the solution. In this embodiment, the heat treatment is performed at a temperature of about 200 ° C.
  • a solution containing an overcoat material which is a material of the protective film 8 is applied from above the organic semiconductor layer 7 in the opening of the partition wall portion 6 by an inkjet method.
  • the side surface of the first electrode portion 41 of the source electrode 4, the side surface of the first electrode portion 51 of the drain electrode 5, and the bank of the partition wall portion 6 serve as a guard to provide a solution application region containing an overcoat material. Since it is regulated, it is possible to prevent the solution containing the overcoat material from flowing out of the opening of the partition wall portion 6.
  • a predetermined heat treatment is performed. Thereby, the solution containing the overcoat material is dried, and the protective film 8 whose outer periphery is regulated can be formed.
  • the protective function of the protective film 8 can be improved by heat treatment.
  • the overcoat material contains a material that crosslinks with light
  • a molecular bond is formed in the molecule of the overcoat material by performing a light irradiation treatment such as UV light separately, and the molecular structure becomes dense. The polymer bond becomes stronger. Thereby, the shielding effect of the protective film 8 against oxygen, moisture, or impurities can be enhanced.
  • the overcoat material is applied by the ink jet method.
  • the same effect as a protective film can be obtained as long as the necessary film thickness can be secured on the organic semiconductor. Is obtained.
  • an interlayer insulating film 9 is formed on the entire surface of the substrate 1 including the protective film 8.
  • the interlayer insulating film 9 is formed with a desired thickness so that the surface is flattened.
  • the interlayer insulating film 9 can be formed by applying a predetermined material such as SOG.
  • the organic thin film transistor 10 according to the present embodiment can be formed.
  • FIG. 3 shows the relationship between the gate voltage and the drain current (transfer characteristics) in the organic thin film transistor according to the first embodiment of the present invention shown in FIG. 1 (the present invention) and the organic thin film transistor according to the comparative example shown in FIG. 11B (comparative example). ).
  • the threshold voltage (Vth) is shifted and the TFT characteristics are deteriorated.
  • the organic semiconductor layer 107 is accumulated on the side surface of the source electrode 104A and the side surface of the drain electrode 105A. This is considered to be because the crystallinity of the organic semiconductor layer 107 is nonuniform. That is, in the comparative example, an organic material pool is generated at both ends of the organic semiconductor layer 107 that is a channel, and the crystallinity of the organic semiconductor layer 107 becomes nonuniform, resulting in deterioration of TFT characteristics.
  • the hump appears on the curve indicating the transfer function of the comparative example.
  • the hump is a portion in which a hump appears slightly to the right at the lower part of the middle stage of the curve of the comparative example indicated by the two-dot chain line.
  • the TFT characteristics are deteriorated due to the hump.
  • the threshold voltage (Vth) is stable and excellent TFT characteristics are obtained.
  • the thickness of the organic semiconductor layer 7 is made uniform by the thin second electrode portions 42 and 52 in the source electrode 4 and the drain electrode 5, and the crystallinity of the organic semiconductor layer 7 is made uniform. It is thought that it is because it is.
  • FIG. 4A is a surface SEM photograph of the conventional organic thin film transistor shown in FIG. 11A, showing the surface of the partition wall portion 106 and the surface of the source electrode 104 exposed from the opening of the partition wall portion 106.
  • 4B shows the crystal state (a) of the organic semiconductor layer of the conventional organic thin film transistor (conventional example) shown in FIG. 11A and the organic semiconductor of the organic thin film transistor (present invention) according to Embodiment 1 of the present invention shown in FIG. It is the figure which showed typically the crystal state (b) of the layer.
  • 4C is a diagram showing the relationship (transfer characteristics) between the gate voltage and the drain current in the organic thin film transistor according to Embodiment 1 of the present invention shown in FIG. 1 and the conventional organic thin film transistor shown in FIG. 11A.
  • the presence of the residue 106 a of the partition wall 106 can be confirmed on the source electrode 104.
  • a large number of white grains are the residue 106 a of the partition wall 106.
  • a residue 106 a of the partition wall 106 exists also on the drain electrode 105.
  • the residue 106a of the partition wall 106 exists on the source electrode 104 and the drain electrode 105, as shown in FIG.
  • the crystal structure is a small granular crystal.
  • the removal of the upper portions of the end portions of the source electrode 4 and the drain electrode 5 also removes the residue 106a of the partition wall portion 106 on the source electrode 4 and the drain electrode 5. There is no residue 106a.
  • the crystal structure of the organic semiconductor layer 7 is a crystal having a large grain size. Further, as shown in the figure, it can also be seen that the crystal extending from above the source electrode 4 and the drain electrode 5 grows large so as to straddle between the source electrode 4 and the drain electrode 5 (channel).
  • the organic thin film transistor 10 according to the present embodiment can form an organic semiconductor layer having a larger crystal grain size than the conventional organic thin film transistor 110, and an organic thin film transistor having excellent on-characteristics can be obtained.
  • the crystal state of the organic semiconductor layer 107 is deteriorated due to the presence of the residue 106a of the partition wall 106, thereby increasing the contact resistance and reducing the on-current.
  • the present invention indicated by the solid line is more on than the conventional example indicated by the two-dot chain line. It can be seen that the characteristics are excellent.
  • the contact portions of the source electrode 4 and the drain electrode 5 with the organic semiconductor layer 7 become the second electrode portions 42 and 52 having a small thickness. Therefore, it is possible to prevent the accumulation of organic material from occurring at both ends of the organic semiconductor layer 7. Thereby, since the film thickness of the organic semiconductor layer 7 can be made uniform and the crystallinity can be made uniform, an organic thin film transistor having excellent TFT characteristics can be realized.
  • the organic thin film transistor 10 when the thin second electrode portions 42 and 52 are formed on the source electrode 4 and the drain electrode 5, the partition layer remaining on the source electrode 4 and the drain electrode 5.
  • the 6R residue 6a is removed. Thereby, it can suppress that the crystal state of an organic-semiconductor layer deteriorates, and can suppress that contact resistance becomes high. Therefore, since a decrease in on-current can be suppressed, an organic thin film transistor having excellent on characteristics can be realized.
  • the source electrode 4 and the drain electrode 5 that are thinned as a whole are not thinned, but a part of the source electrode 4 and the drain electrode 5 are thinned.
  • the wiring side portions of the source electrode 4 and the drain electrode 5 are first electrode portions 41 and 51 having a large film thickness.
  • the source electrode 4 and the drain electrode 5 include the thick film portion (first electrode portions 41 and 51) and the thin film portion (second electrode portions 42 and 52).
  • the resistance of the wiring can be reduced by the thick film portions (first electrode portions 41, 51) and the TFT characteristics can be prevented from being deteriorated by the thin film portions (second electrode portions 42, 52). can do.
  • an organic thin film transistor having excellent TFT characteristics can be realized without increasing the resistance of the wiring.
  • FIG. 5 is a cross-sectional view showing a configuration of an organic thin film transistor according to a modification of the first embodiment of the present invention.
  • the same components as those shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted or simplified.
  • the edge of the first electrode portion 41A of the source electrode 4A and the edge of the first electrode portion 51A of the drain electrode 5A are open in the partition wall portion 6. It differs from the organic thin film transistor 10 shown in FIG. 1 in that it coincides with the edge.
  • the side surface of the first electrode portion 41A of the source electrode 4A, the side surface of the first electrode portion 51A of the drain electrode 5A, and the edge of the opening in the partition wall portion 6 are continuously formed in the same plane.
  • the regions of the first electrode portions 41A and 51A (thick film portions) of the source electrode 4A and the drain electrode 5A can be enlarged, so that the source electrode 4A or the drain electrode When 5A and the wiring on the TFT array substrate are shared, the resistance of the wiring can be further reduced.
  • the regions of the second electrode portion 42A of the source electrode 4A and the second electrode portion 52A of the drain electrode 5A are smaller than those of the organic thin film transistor 10 shown in FIG.
  • the TFT characteristics are the same as those of the organic thin film transistor 10 shown in FIG.
  • FIG. 6 is a cross-sectional view showing a configuration of an organic thin film transistor according to Embodiment 2 of the present invention.
  • the same components as those shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted or simplified.
  • the organic thin film transistor 20 is a bottom gate type TFT, and includes a substrate 1, a gate electrode 2, a gate insulating film 3, a source electrode 40 and a drain electrode 50. And a partition wall 6 having an opening, and an organic semiconductor layer 7 formed in the opening of the partition wall 6. Further, the organic thin film transistor 10 includes a protective film 8 and an interlayer insulating film 9.
  • the organic thin film transistor 20 according to the present embodiment is different from the organic thin film transistor 10 according to the first embodiment in the configuration of the source electrode and the drain electrode. That is, in the organic thin film transistor 20 according to the present embodiment, the source electrode 40 and the drain electrode 50 have a laminated structure and are configured by a plurality of metal layers.
  • the source electrode 40 is composed of two layers of a first lower metal layer 4a formed on the gate insulating film 3 and a first upper metal layer 4b formed on the first lower metal layer 4a. It is configured.
  • the first lower metal layer 4a and the first upper metal layer 4b are formed of different materials.
  • the first electrode portion 41 that is a thick film portion is composed of a first lower metal layer 4a and a first upper metal layer 4b
  • the second electrode portion 42 that is a thin film portion is a first electrode portion. It is formed of only the lower metal layer 4a.
  • the drain electrode 50 is composed of two layers of a second lower metal layer 5a formed on the gate insulating film 3 and a second upper metal layer 5b formed on the second lower metal layer 5a. .
  • the second lower metal layer 5a and the second upper metal layer 5b are formed of different materials.
  • the first electrode portion 51 which is a thick film portion
  • the second electrode portion 52 which is a thin film portion
  • the first lower metal layer 4a in the source electrode 40 and the second lower metal layer 5a in the drain electrode 50 are formed of the same material in the same layer. Since the first lower metal layer 4a and the second lower metal layer 5a are in contact with the organic semiconductor layer 7 that is a channel, the first lower metal layer 4a and the second lower metal layer 5a are preferably made of a material having a work function larger than the HOMO work function of the organic semiconductor layer 7. For example, it can be composed of a metal, metal alloy, or metal compound made of Au, Ni, MoW, MoN, or the like. Thereby, since the contact resistance between the source electrode 40 and the drain electrode 50 and the organic semiconductor layer 7 can be reduced, an organic thin film transistor having further excellent on characteristics can be realized.
  • the film thickness of the first lower metal layer 4a and the second lower metal layer 5a should be about twice the film thickness of the organic semiconductor layer 7 in consideration of making the film thickness of the organic semiconductor layer 7 uniform. For example, 25 nm to 100 nm.
  • the first upper metal layer 4b in the source electrode 40 and the second upper metal layer 5b in the drain electrode 50 are formed in the same layer by the same material. Since the first upper metal layer 4b and the second upper metal layer 5b are also used as wiring for video signal lines and the like together with the first lower metal layer 4a and the second lower metal layer 5a, the first lower metal layer 4a and the second upper metal layer 5b are used. 2 It is preferable that the lower metal layer 5a is made of a material having a sheet resistance lower than that of the lower metal layer 5a. Thereby, the resistance of wirings such as video signal lines formed with the same configuration as the source electrode 40 and the drain electrode 50 can be reduced.
  • the first upper metal layer 4b and the second upper metal layer 5b are formed to have a thickness sufficient to reduce the wiring resistance.
  • the lower metal layer 5a is preferably thicker than the thickness of the lower metal layer 5a, and can be, for example, 100 nm to 1000 nm.
  • each of the first electrode portion 41 of the source electrode 40 and the first electrode portion 51 of the drain electrode 50 is formed so as to overlap with the bank of the partition wall portion 6 when viewed in plan. That is, the first upper metal layer 4b and the second upper metal layer 5b are covered with the bank of the partition wall portion 6, and the edges of the first upper metal layer 4b and the second upper metal layer 5b are in the partition wall portion 6. It is formed to recede from the edge of the opening.
  • each of the second electrode portion 42 of the source electrode 40 and the second electrode portion 52 of the drain electrode 50 is formed so as to be positioned in the opening portion of the partition wall portion 6 when viewed in plan.
  • the first lower metal layer 4 a and the second lower metal layer 5 a are configured to be exposed at the opening of the partition wall portion 6.
  • the side surface on the drain electrode 50 side of the first upper metal layer 4b in the source electrode 40 and the side surface on the source electrode 40 side of the second upper metal layer 5b in the drain electrode 50 are configured to face each other. These side surfaces also have a function as a bank for regulating the periphery of the organic semiconductor layer 7.
  • the organic semiconductor layer 7 includes the upper surface of the second electrode portion 42 (first lower metal layer 4 a) of the source electrode 40, the upper surface of the gate insulating film 3, and the second electrode of the drain electrode 50.
  • the first electrode part 51 (second electrode) of the drain electrode 50 is formed from the side surface of the first electrode part 41 (first upper metal layer 4b) of the source electrode 40, and is formed over the upper surface of the electrode part 52 (second lower metal layer 5a). It is formed over the side surface of the upper metal layer 5b).
  • the organic semiconductor layer 7 includes the inner wall in the opening of the partition wall portion 6, the side surface of the first upper metal layer 4 b (first electrode portion 41) of the source electrode 40, and the second upper metal layer of the drain electrode 50. 5b (first electrode portion 51) and the outer periphery of the organic semiconductor layer 7 is regulated by these inner walls and side surfaces.
  • the organic semiconductor layer 7 is formed from the side surface of the first upper metal layer 4b (first electrode portion 41) of the source electrode 40 to the side surface of the second upper metal layer 5b (first electrode portion 51) of the drain electrode 50. ing.
  • the organic semiconductor layer 7 includes the lower part of the side surface of the first upper metal layer 4b (first electrode part 41) of the source electrode 40 and the first lower metal layer 4a (second electrode part) of the source electrode 40. 42), the exposed upper surface of the gate insulating film 3, the upper surface of the second lower metal layer 5a (second electrode portion 52) of the drain electrode 50, and the second upper metal layer 5b (first first) of the drain electrode 50. It is continuously formed in the lower part of the side surface of the electrode part 51).
  • FIG. 7 is a cross-sectional view for explaining each step in the method for manufacturing an organic thin film transistor according to the second embodiment of the present invention.
  • a description will be given focusing on differences from the first embodiment.
  • a material for the gate electrode 2 is deposited on the substrate 1 to form a gate metal film 2M.
  • the gate metal film 2M is patterned by photolithography and etching to form a gate electrode 2 having a predetermined shape.
  • a gate insulating film 3 is formed on the gate electrode 2 as shown in FIG.
  • the first source / drain metal film 40Ma is preferably made of a metal or the like having a work function larger than the HOMO work function of the organic semiconductor layer 7. For example, Au, Ni, MoW, or MoN is used. it can.
  • the first source / drain metal film 40Ma is formed with a film thickness of 25 nm to 100 nm by sputtering or vapor deposition.
  • the first upper metal layer 4b and the second upper metal layer 5b are formed on the entire surface of the first source / drain metal film 40Ma.
  • the material is deposited to form the second source / drain metal film 40Mb.
  • the second source / drain metal film 40Mb is preferably made of a metal having a low sheet resistance, and for example, Al, Cu, or the like can be used.
  • the second source / drain metal film 40Mb is formed to a thickness of 100 nm to 1000 nm by sputtering or vapor deposition.
  • the first source / drain metal film 40Ma and the second source / drain metal film 40Mb are simultaneously patterned by photolithography and etching, so that a pair of source electrodes 40 having a predetermined shape and A drain electrode 50 is formed.
  • the drain electrode 50 having a laminated structure as the upper metal layer 5b can be formed.
  • the gate insulating film 3 is exposed by removing the first source / drain metal film 40Ma and the second source / drain metal film 40Mb by etching. This etching can be performed using wet etching or dry etching.
  • the source electrode 40 and the drain electrode 50 can be patterned, and at the same time, the wiring on the TFT array substrate can be patterned. That is, the wiring on the TFT array substrate and the source electrode 40 and the drain electrode 50 can be simultaneously formed using the same material. For example, by patterning the first source / drain metal film 40Ma and the second source / drain metal film 40Mb, a plurality of video signal lines are formed, and a part of the video signal lines are extended to extend the source electrode 40. Can be formed.
  • a bank layer 6R is formed on the entire upper surface of the substrate 1 by applying a bank material of a predetermined partition wall section 6.
  • the partition layer 6R is formed on the exposed gate insulating film 3 and on the source electrode 40 and the drain electrode 50.
  • the partition wall 6R is formed with a film thickness of 1 ⁇ m using a photosensitive resin.
  • an opening is formed above the gate electrode 2 so that the gate insulating film 3 between the source electrode 40 and the drain electrode 50 is exposed again.
  • a partition wall 6 having a predetermined shape. Further, the opening of the partition wall 6 is formed so as to expose the end portions of the source electrode 40 and the drain electrode 50, thereby exposing the surfaces of the first upper metal layer 4b and the second upper metal layer 5b. .
  • the patterning of the partition wall layer 6R can be performed by exposing and developing the partition wall layer 6R. At this time, as shown in the figure, the residue 6a of the partition wall layer 6R exists on the exposed end portions of the source electrode 40 and the drain electrode 50.
  • a predetermined surface treatment may be performed on the partition wall portion 6 in order to impart water repellency to the surface of the partition wall portion 6.
  • the second upper metal layer 5b is removed by etching, and the end portions of the source electrode 40 and the drain electrode 50 are thinned. That is, the first upper metal layer 4b and the second upper metal layer are left so as to leave the first lower metal layer 4a and the second lower metal layer 5a at each end exposed from the openings of the source electrode 40 and the drain electrode 50.
  • 5b is selectively etched and removed. This etching can be performed by wet etching or dry etching.
  • first lower metal layer 4a and second lower metal layer 5a is Ni or Ni alloy
  • the upper layer (first upper metal layer 4b and second upper metal layer 5b) is Cu or Cu alloy
  • excess By using an etching solution containing hydrogen oxide (1 to 10 wt%), nitric acid (0.01 to 10 wt%) and water and having a ratio of hydrogen peroxide concentration to nitric acid concentration of 0.5 or more, the upper Cu or Only the Cu alloy can be selectively etched.
  • first lower metal layer 4a and second lower metal layer 5a is Mo or Mo alloy
  • the upper layer (first upper metal layer 4b and second upper metal layer 5b) is Cu or Cu alloy
  • It consists of nitrides such as hydrogen oxide (5 to 30 wt%), organic acids such as acetic acid (0.5 to 5 wt%), phosphates such as sodium dihydrogen phosphate (0.2 to 5 wt%), and aminotetrazole.
  • selection ratio 10: 1 the upper layer Cu or Cu alloy can be selectively etched.
  • the etching for the source electrode 40 and the drain electrode 50 the first etching by the patterning process and the second etching by the thinning process which is the present process are performed.
  • the first upper metal layer 4b and the second upper metal layer 5b which are the upper layers of the source electrode 40 and the drain electrode 50, are removed by etching in this step, so that the partition wall layer existing on each end portion is removed.
  • the 6R residue 6a is also removed at the same time. That is, the residue 6a of the partition wall layer 6R is lifted off when the first upper metal layer 4b and the second upper metal layer 5b are etched.
  • etching of each end portion of the source electrode 40 and the drain electrode 50 is performed so that the upper end edges of the source electrode 40 and the drain electrode 50 are in the partition wall portion 6. It is performed so as to retract from the edge of the opening. That is, the side walls of the first upper metal layer 4b (first electrode portion 41) of the source electrode 40 and the side surfaces of the second upper metal layer 5b (first electrode portion 51) of the drain electrode 50 are separated from each other. Retracted from the edge of the opening of the part 6.
  • This configuration can be formed by removing the end portions of the first upper metal layer 4b and the second upper metal layer 5b by wet etching. In this way, by retreating the upper edge of the source electrode 40 and the drain electrode 50 from the edge of the opening in the partition wall portion 6, the solution containing the organic semiconductor material overflows from the bank of the partition wall portion 6 in the next step. Can be suppressed.
  • a solution containing an organic semiconductor material (organic semiconductor solution) is applied into the opening of the partition wall 6 by an inkjet method.
  • the solution containing the organic semiconductor material spreads on the upper surface of the exposed gate insulating film 3 and also on the upper surfaces of the first lower metal layer 4a of the source electrode 40 and the second lower metal layer 5a of the drain electrode 50.
  • the upper surface of the gate insulating film 3 and the upper surfaces of the first lower metal layer 4a and the second lower metal layer 5a are coated with a substantially uniform thickness.
  • the solution containing the organic semiconductor material spread in the opening is formed from the side surfaces of the first upper metal layer 4b (first electrode portion 41) of the source electrode 40 and the second upper metal layer 5b (first electrode) of the drain electrode 50.
  • the side of the portion 51) and the bank (inner wall in the opening) facing the partition wall 6 are guarded to restrict the application region of the solution containing the organic semiconductor material. Thereby, it is possible to prevent the solution containing the organic semiconductor material from flowing out of the opening of the partition wall portion 6.
  • the organic semiconductor layer 7 whose outer periphery is regulated in the opening of the partition wall portion 6 can be formed.
  • the organic semiconductor layer 7 is formed from the side surface of the first upper metal layer 4b (first electrode portion 41) of the source electrode 40 so as to cover the upper surface of the exposed gate insulating film 3. 2
  • the organic semiconductor layer 7 having substantially the same thickness can be formed over the side surface of the upper metal layer 5b (first electrode portion 51).
  • a solution containing an overcoat material which is a material of the protective film 8 is applied from above the organic semiconductor layer 7 in the opening of the partition wall 6 by an inkjet method.
  • the protective film 8 is formed by drying.
  • an interlayer insulating film 9 is formed on the entire surface of the substrate 1 including the protective film 8 as shown in FIG. It should be noted that the same effect as the protective film can be obtained when the protective film 8 is formed by spin coating.
  • the organic thin film transistor 20 according to the present embodiment can be formed.
  • the source electrode 40 and the drain electrode 50 have an upper and lower two-layer structure, and the contact portion of the source electrode 40 and the drain electrode 50 with the organic semiconductor layer 7 is the lower layer. Since it is constituted by the first lower metal layer 4a and the second lower metal layer 5a, it is possible to prevent an organic material pool from occurring at both ends of the organic semiconductor layer 7. Thereby, since the film thickness of the organic semiconductor layer 7 can be made uniform and the crystallinity can be made uniform, an organic thin film transistor having excellent TFT characteristics can be realized.
  • the organic thin film transistor 20 when forming the thin second electrode portions 42 and 52 on the source electrode 40 and the drain electrode 50, the upper layer (first upper metal layer) of the upper and lower two-layer structures is formed. 4b and the second upper metal layer 5b). At this time, simultaneously with the removal of the upper layers (the first upper metal layer 4b and the second upper metal layer 5b), the residue 6a of the partition wall layer 6R remaining on the end portions of the source electrode 40 and the drain electrode 50 is also removed. . Thereby, it can suppress that the crystal state of an organic-semiconductor layer deteriorates, and can suppress that contact resistance becomes high. Therefore, since a decrease in on-current can be suppressed, an organic thin film transistor having excellent on characteristics can be realized.
  • the source electrode 40 and the drain electrode 50 are not thinned as a whole, but a part of the source electrode 40 and the drain electrode 50 are thinned.
  • the wiring electrode side portions of the drain electrode 50 are the first electrode portions 41 and 51 having a large film thickness.
  • the thickness of the wiring is set to the first electrode portion 41 or 51 which is a thick film portion in the source electrode 40 or the drain electrode 50. Film thickness. That is, since the thickness of the wiring is the thickness of the two-layer structure portion (first lower metal layer 4a and first upper metal layer 4b, or second lower metal layer 5a and second upper metal layer 5b), The resistance of the wiring can be reduced.
  • the source electrode 40 and the drain electrode 50 are formed of a two-layered thick film portion (first electrode portions 41 and 51), A thin film portion (second electrode portions 42 and 52) having a single layer structure.
  • the wiring can be constituted by the thick film portions (first electrode portions 41, 51), the resistance of the wiring can be reduced, and the thin film portions (second electrode portions 42, 52) can reduce the TFT. It is possible to prevent deterioration of characteristics. Thereby, an organic thin film transistor having excellent TFT characteristics can be realized without increasing the resistance of the wiring.
  • 4a and the second lower metal layer 5a may be thin films of about 25 to 100 nm and are preferably made of a metal having a work function larger than the HOMO work function of the organic semiconductor layer 7 or the like. Thereby, the contact resistance between the source electrode 40 and the drain electrode 50 and the organic semiconductor layer 7 can be reduced, and an organic thin film transistor excellent in on-characteristic can be realized.
  • the organic semiconductor layer 7 made of pentacene (work function 5.0 eV) is excellent.
  • An ohmic contact can be realized, an organic thin film transistor with low on-resistance and excellent on-state characteristics can be formed, and high performance of the display panel can be realized.
  • the first lower metal layer 4a and the second lower metal layer 5a are preferably made of a metal having a sheet resistance lower than that of the first lower metal layer 4a and the second lower metal layer 5a.
  • the work function of the first upper metal layer 4b and the second upper metal layer 5b may be small because the contact portion with the organic semiconductor layer 7 is small, but Al (work function 4.3 eV) or Cu ( It is preferable to use a metal having a low resistance such as a work function of 4.6 eV. Thereby, even if the wiring comprised by the 1st upper metal layer 4b or the 2nd upper metal layer 5b becomes long wiring, the voltage drop by wiring can be suppressed. Therefore, a display device with excellent image quality can be realized even when a large display panel is used.
  • FIG. 8 is a cross-sectional view showing a configuration of an organic thin film transistor according to a modification of the second embodiment of the present invention.
  • the same components as those shown in FIGS. 1 and 6 are denoted by the same reference numerals, and detailed description thereof will be omitted or simplified.
  • the organic thin film transistor 20A according to the present modification includes the edge of the first electrode part 41A (first upper metal layer 4b) of the source electrode 40A and the first electrode part 51A (second electrode) of the drain electrode 50A. 6 differs from the organic thin film transistor 20A shown in FIG. 6 in that the edge of the upper metal layer 5b) coincides with the edge of the opening in the partition wall 6.
  • the edge of the opening in 6 is continuously formed flush.
  • the regions of the first electrode portions 41A and 51A (the two-layer thick film portion) of the source electrode 40A and the drain electrode 50A can be enlarged.
  • the resistance of the wiring can be further reduced.
  • the regions of the second electrode portion 42A of the source electrode 40A and the second electrode portion 52A of the drain electrode 50A are smaller than those of the organic thin film transistor 20 shown in FIG.
  • the TFT characteristics are the same as those of the organic thin film transistor 20 shown in FIG.
  • Embodiment 3 Next, a display device according to Embodiment 3 of the present invention in which the organic thin film transistor is applied to a display panel will be described with reference to FIG. Note that in the display device according to this embodiment, an example applied to an organic EL display device will be described.
  • FIG. 9 is a partially cutaway perspective view of the organic EL display device according to the embodiment of the present invention.
  • the organic thin film transistor described above can be used as either a switching transistor or a driving transistor of an active matrix substrate in an organic EL display device, but in the present embodiment, it is used as a switching transistor.
  • an organic EL display device 30 is connected to an active matrix substrate (TFT array substrate) 31, a plurality of pixels 32 arranged in a matrix on the active matrix substrate 31, and the active matrix.
  • a plurality of video signal lines (source lines) 37 and scanning lines (gate lines) 38 for connecting a control circuit (not shown) are provided.
  • the organic EL layer 35 is formed by laminating organic layers such as an electron transport layer, a light emitting layer, and a hole transport layer.
  • FIG. 10 is a diagram showing a circuit configuration of a pixel using the organic thin film transistor according to the embodiment of the present invention.
  • the pixel 32 includes a drive transistor 61, a switching transistor 62, an organic EL element 63, and a capacitor 64.
  • the drive transistor 61 is a transistor that drives the organic EL element 63
  • the switching transistor 62 is a transistor for selecting the pixel 32.
  • the source electrode 62S of the switching transistor 62 is connected to the source line 67, the gate electrode 62G is connected to the scanning line 38, and the drain electrode 62D is connected to the capacitor 64 and the gate electrode 61G of the driving transistor 61.
  • the drain electrode 61D of the drive transistor 61 is connected to the power supply line 39, and the source electrode 61S is connected to the anode of the organic EL element 63.
  • an organic EL display device using an organic EL element has been described.
  • the present invention can also be applied to other display devices using an active matrix substrate such as a liquid crystal display element.
  • the display device configured as described above can be used as a flat panel display and can be applied to an electronic apparatus having any display panel such as a television set, a personal computer, and a mobile phone.
  • both the source electrode 4 (40) and the drain electrode 5 (50) are etched for the second time to form the second electrode portions 42 and 52.
  • the second electrode portion 42 or the second electrode portion 52 may be formed by performing the second etching only on one of the drain electrodes 5 and 50.
  • the step of removing the source electrode 4 (40) and the drain electrode 5 (50) to form the second electrode portions 42 and 52 to be thin film portions is performed as the partition layer 6R.
  • the step of patterning This is because when the source electrode 4 (40) and the drain electrode 5 (50) are partially removed, the residue 6a of the partition wall layer 6R is simultaneously removed. Accordingly, in the case where the residue 6a of the partition wall layer 6R can be substantially removed in the patterning step of the partition wall layer 6R, etc., and there is no need to worry about the influence of the residue 6a of the partition wall layer 6R, the second electrode portion 42 is used.
  • the step of removing the source electrode 4 (40) and the drain electrode 5 (50) to form the second electrode portions 42 and 52 to be thin film portions includes patterning the partition wall layer 6R. It may be performed before the process. Even in this case, since the film thickness of the organic semiconductor layer 7 can be made uniform by the second electrode portions 42 and 52 which are thin film portions, deterioration of TFT characteristics can be suppressed.
  • the edges of the first electrode portions 41 and 51 that are the thick film portions of the source electrode 4 (40) and the drain electrode 5 (50) are used as the edge of the opening of the partition wall portion 6. Although it was made to correspond or it was made to retreat from the edge of the opening of the partition part 6, it is not restricted to this. That is, you may comprise so that the edge of the 1st electrode parts 41 and 51 of the source electrode 4 (40) and the drain electrode 5 (50) may be exposed from the opening of the partition part 6. FIG. That is, the step of the source electrode 4 (40) and the drain electrode 5 (50) may be configured to be located in the opening.
  • the film thickness of the organic semiconductor layer 7 can be made uniform by the second electrode portions 42 and 52 which are thin film portions, deterioration of TFT characteristics can be suppressed. Further, when the second electrode portion 42 is formed by removing a part of the source electrode 4 (40) and the drain electrode 5 (50), the residue 6a of the partition wall layer 6R in the second electrode portion 42 is simultaneously removed. Therefore, an organic thin film transistor having excellent on characteristics can be realized.
  • the source electrode 40 and the drain electrode 50 have a two-layer structure, but the present invention is not limited to this.
  • the source electrode 40 and the drain electrode 50 may be configured by a plurality of layers of three or more layers.
  • the second electrode portions 42 and 52 which are thin film portions, may be a single lowermost layer or a plurality of layers, but the film thickness of the second electrode portions 42 and 52 is the organic semiconductor layer 7.
  • the film thickness is preferably about 1 to 2 times the film thickness, and the total thickness is preferably 25 nm to 100 nm.
  • the embodiment can be realized by arbitrarily combining the components and functions in each embodiment without departing from the scope of the present invention, or a form obtained by subjecting each embodiment to various modifications conceived by those skilled in the art. Forms are also included in the present invention.
  • the organic thin film transistor according to the present invention can be widely used in a display device such as a television set, a personal computer, a mobile phone, or other various electric devices.

Landscapes

  • Thin Film Transistor (AREA)

Abstract

 本発明に係る有機薄膜トランジスタ(10)は、基板(1)と、基板(1)上に形成されたゲート電極(2)と、ゲート電極(2)上に形成されたゲート絶縁膜(3)と、ゲート絶縁膜(3)上に形成されたソース電極(4)及びドレイン電極(5)と、ソース電極(4)、ドレイン電極(5)及びゲート絶縁膜(3)の一部を露出させる開口を有し、ソース電極(4)、ドレイン電極(5)及びゲート絶縁膜(3)の上に形成された隔壁部(6)と、開口内に形成された有機半導体層(7)と、を備え、ソース電極(4)及びドレイン電極(5)の少なくともいずれか一方は、第1の厚さで形成された第1電極部と、開口から露出し、第1の厚さよりも薄い第2の厚さで形成された第2電極部とを有し、有機半導体層(7)は、第2電極部の上面と前記ゲート絶縁膜の上面とにわたって形成されている。

Description

有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
 本発明は、チャネル層が有機材料で構成された有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法に関する。
 従来から、液晶表示装置又は有機EL(Electro Luminescence)表示装置等のアクティブマトリクス駆動型の表示装置では、TFT(Thin Film Transistor)と呼ばれる薄膜トランジスタが用いられている。
 製品化されている表示装置では、一般的に、シリコンを半導体層として用いた薄膜トランジスタが用いられているが、近年、有機材料を半導体層として用いた有機薄膜トランジスタが注目されている。有機材料は、シリコン結晶のような原子結合とは異なり、分子間力によって結合されているので、柔軟性に富むという性質を有する。従って、有機薄膜トランジスタを用いることにより、シリコンの薄膜トランジスタを用いた電子デバイスに対して、より軽く、より薄く、しかも可撓性を有する電子デバイスを実現することができる。このため、有機薄膜トランジスタを、次世代の表示装置又は電子ペーパ等において利用することが提案されている。例えば、特許文献1には、ボトムゲート型の有機薄膜トランジスタが開示されている。
 図11Aは、従来の有機薄膜トランジスタの構成を示す断面図である。図11Aに示すように、従来の有機薄膜トランジスタ110は、基板101上に順次形成された、ゲート電極102と、ゲート絶縁膜103と、一対のソース電極104及びドレイン電極105と、TFTのチャネル部上に開口を有する隔壁部106(バンク)とを備えるとともに、隔壁部106の開口内にインクジェット法により形成された有機半導体層107を備える。さらに、有機半導体層107上に保護膜108が形成されるとともに、保護膜108を覆うように層間絶縁膜109が形成されている。
 このように構成される有機薄膜トランジスタ110は、例えば、マトリクス状に配列された複数の画素を備えるTFTアレイ基板において、画素ごとに設けられるスイッチング素子として用いられる。
 ここで、各画素に形成された有機薄膜トランジスタ110では、ソース電極104又はドレイン電極105を構成する金属材料が、各画素に映像信号を供給する映像信号線等の配線の材料と共通化されていることがある。すなわち、有機薄膜トランジスタ110のソース電極104又はドレイン電極105が、映像信号線等の配線の一部を延設させることによって形成されている。
特開2008-22008号公報
 近年、表示装置における表示パネルの大画面化に伴う基板の大型化により、基板に形成される配線が長くなる傾向にある。この結果、配線の抵抗が高くなるという問題点がある。
 本発明は、上記問題を解決するためになされたものであり、TFT特性を劣化させることなく、ソース電極又はドレイン電極に接続される配線の抵抗を小さくすることができる有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法を提供することを目的とする。
 上記問題を解決するために、本発明に係る有機薄膜トランジスタの一態様は、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたソース電極及びドレイン電極と、前記ソース電極、前記ドレイン電極及び前記ゲート絶縁膜の一部を露出させる開口を有し、前記ソース電極、前記ドレイン電極及び前記ゲート絶縁膜の上に形成された隔壁部と、前記開口内に形成された有機半導体層と、を備え、前記ソース電極及び前記ドレイン電極の少なくともいずれか一方は、第1の厚さで形成された第1電極部と、前記開口から露出し、前記第1の厚さよりも薄い第2の厚さで形成された第2電極部とを有し、前記有機半導体層は、前記第2電極部の上面と前記ゲート絶縁膜の上面とにわたって形成されている。
 本発明に係る有機薄膜トランジスタによれば、TFT特性を劣化させることなく、ソース電極又はドレイン電極に接続される配線の抵抗を小さくすることができる。
図1は、本発明の実施の形態1に係る有機薄膜トランジスタの構成を示す断面図である。 図2は、本発明の実施の形態1に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図3は、図1に示す本発明の実施の形態1に係る有機薄膜トランジスタ(本発明)と図11Bに示す比較例に係る有機薄膜トランジスタ(比較例)とにおけるゲート電圧及びドレイン電流の関係(伝達特性)を示す図である。 図4Aは、図11Aに示す従来の有機薄膜トランジスタにおける表面SEM写真である。 図4Bは、図11Aに示す従来の有機薄膜トランジスタ(従来例)の有機半導体層の結晶状態(a)と、図1に示す本発明の実施の形態1に係る有機薄膜トランジスタ(本発明)の有機半導体層の結晶状態(b)とを模式的に示した図である。 図4Cは、図1に示す本発明の実施の形態1に係る有機薄膜トランジスタと図11Aに示す従来の有機薄膜トランジスタとにおけるゲート電圧及びドレイン電流の関係(伝達特性)を示す図である。 図5は、本発明の実施の形態1の変形例に係る有機薄膜トランジスタの構成を示す断面図である。 図6は、本発明の実施の形態2に係る有機薄膜トランジスタの構成を示す断面図である。 図7は、本発明の実施の形態2に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。 図8は、本発明の実施の形態2の変形例に係る有機薄膜トランジスタの構成を示す断面図である。 図9は、本発明の実施の形態に係る有機EL表示装置の一部切り欠き斜視図である。 図10は、本発明の実施の形態に係る有機薄膜トランジスタを用いた画素の回路構成を示す図である。 図11Aは、従来の有機薄膜トランジスタの構成を示す断面図である。 図11Bは、比較例に係る有機薄膜トランジスタの構成を示す断面図である。 図12は、図11Bに示す比較例に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。
 本発明に係る有機薄膜トランジスタの一態様は、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたソース電極及びドレイン電極と、前記ソース電極、前記ドレイン電極及び前記ゲート絶縁膜の一部を露出させる開口を有し、前記ソース電極、前記ドレイン電極及び前記ゲート絶縁膜の上に形成された隔壁部と、前記開口内に形成された有機半導体層と、を備え、前記ソース電極及び前記ドレイン電極の少なくともいずれか一方は、第1の厚さで形成された第1電極部と、前記開口から露出し、前記第1の厚さよりも薄い第2の厚さで形成された第2電極部とを有し、前記有機半導体層は、前記第2電極部の上面と前記ゲート絶縁膜の上面とにわたって形成されている。
 本態様によれば、ソース電極又はドレイン電極における有機半導体層とのコンタクト部分が、膜厚の薄い第2電極部となっているので、有機半導体層の端部に有機材料溜まりが発生することを防止することができる。これにより、有機半導体層の膜厚を均一にして有機半導体層の結晶性を均一にすることができるので、TFT特性に優れた有機薄膜トランジスタを実現することができる。
 さらに、本態様によれば、ソース電極又はドレイン電極の配線側部分が膜厚の厚い第1電極部となっているので、配線の低抵抗化を容易に実現することができる。
 しかも、本態様によれば、ソース電極及びドレイン電極に膜厚の薄い第2電極部を形成する際に、ソース電極及びドレイン電極の上に残る隔壁層の残渣を除去することも可能となるので、有機半導体層の結晶状態が劣化することを抑制することができ、コンタクト抵抗が高くなることを抑えることができる。これにより、オン電流の低下を抑制することができるので、オン特性に優れた有機薄膜トランジスタを実現することができる。
 さらに、本発明に係る有機薄膜トランジスタの一態様において、前記ソース電極及び前記ドレイン電極の両方が、前記第1電極部と前記第2電極部とを有することが好ましい。
 本態様によれば、ソース電極及びドレイン電極における有機半導体層とのコンタクト部分が、いずれも膜厚の薄い第2電極部となっているので、有機半導体層の両端部において有機材料溜まりが発生することを防止することができる。これにより、有機半導体層の膜厚をさらに均一にして有機半導体層の結晶性を一層均一にすることができる。
 さらに、本発明に係る有機薄膜トランジスタの一態様において、前記ソース電極及び前記ドレイン電極は、前記ゲート絶縁膜上に形成された下部金属層と、当該下部金属層上に形成された上部金属層との積層構造からなり、前記第2電極部は、前記下部金属層のみからなり、前記第1電極部は、前記下部金属層と前記上部金属層とからなることが好ましい。
 本態様によれば、上部電極層を除去することで膜厚の薄い第2電極部(下部電極層のみ)を容易に形成することができる。
 さらに、本発明に係る有機薄膜トランジスタの一態様において、前記下部金属層の膜厚は、前記上部金属層の膜厚よりも薄いことが好ましい。
 本態様によれば、下部電極層の膜厚を容易に薄くすることができるので、有機半導体層の膜厚を容易に均一にすることができる。
 さらに、本発明に係る有機薄膜トランジスタの一態様において、前記下部金属層は、前記有機半導体層の仕事関数より大きい仕事関数を有する、金属、金属合金又は金属化合物からなることが好ましい。
 本態様によれば、ソース電極及びドレイン電極と有機半導体層とのコンタクト抵抗を小さくすることができるので、さらにオン特性に優れた有機薄膜トランジスタを実現することができる。
 さらに、本発明に係る有機薄膜トランジスタの一態様において、前記上部金属層は、前記下部金属層のシート抵抗より低いシート抵抗を有する、金属、金属合金又は金属化合物からなることが好ましい。
 本態様によれば、ソース電極及びドレイン電極と同じ構成で形成される配線の抵抗を、さらに小さくすることが可能となる。
 さらに、本発明に係る有機薄膜トランジスタの一態様において、前記第1電極部の端縁は、前記隔壁部における前記開口の端縁と一致する、又は、前記隔壁部における前記開口の端縁から後退している構成とすることができる。
 さらに、本発明に係る有機薄膜トランジスタの一態様において、前記有機半導体層は、塗布型の有機半導体層であるとすることができる。
 さらに、本発明に係る有機薄膜トランジスタの一態様において、前記有機半導体層上に形成された保護膜を備える構成としてもよい。
 さらに、本発明に係る有機薄膜トランジスタの一態様において、前記保護膜上に形成された層間絶縁膜を備える構成としてもよい。
 また、本発明に係る有機薄膜トランジスタの製造方法の一態様は、基板上にゲート電極を形成する第1工程と、前記ゲート電極上にゲート絶縁膜を形成する第2工程と、前記ゲート絶縁膜上に金属膜を形成する第3工程と、前記金属膜をパターニングすることにより、前記ゲート絶縁膜を露出してソース電極及びドレイン電極を形成する第4工程と、露出させた前記ゲート絶縁膜上と前記ソース電極及び前記ドレイン電極上とに隔壁層を形成する第5工程と、前記隔壁層をパターニングすることにより、前記ソース電極と前記ドレイン電極との間における前記ゲート絶縁膜と、前記ソース電極及び前記ドレイン電極の一部とを露出するように開口を形成して、隔壁を形成する第6工程と、露出させた前記ソース電極及び前記ドレイン電極の少なくともいずれか一方の一部を除去して薄膜部を形成する第7工程と、前記開口内において、前記薄膜部の上面と前記ゲート絶縁膜の上面とにわたって有機半導体層を形成する第8工程と、を含むものである。
 本態様によれば、ソース電極又はドレイン電極の一部を除去することにより、ソース電極又はドレイン電極における有機半導体層とのコンタクト部分を、膜厚の薄い薄膜部とすることができるので、有機半導体層の端部に有機材料溜まりが発生することを防止することができる。これにより、有機半導体層の膜厚を均一にして有機半導体層の結晶性を均一にすることができるので、TFT特性に優れた有機薄膜トランジスタを製造することができる。
 さらに、本態様によれば、ソース電極又はドレイン電極の一部を除去しないことによって、ソース電極又はドレイン電極の配線側部分を金属膜の膜厚とすることができるので、配線の低抵抗化を容易に製造することができる。
 しかも、本態様によれば、ソース電極又はドレイン電極の一部を除去する際に、ソース電極及びドレイン電極の上に残る隔壁層の残渣を除去することができので、有機半導体層の結晶状態が劣化することを抑制することができ、コンタクト抵抗が高くなることを抑えることができる。これにより、オン電流の低下を抑制することができるので、オン特性に優れた有機薄膜トランジスタを製造することができる。
 さらに、本発明に係る有機薄膜トランジスタの製造方法の一態様において、前記第7工程では、前記ソース電極及び前記ドレイン電極の両方に、前記薄膜部を形成することが好ましい。
 本態様によれば、ソース電極及びドレイン電極における有機半導体層とのコンタクト部分を、いずれも膜厚の薄い薄膜部とすることができるので、有機半導体層の両端部において有機材料溜まりが発生することを防止することができる。これにより、有機半導体層の膜厚をさらに均一にして有機半導体層の結晶性を一層均一にすることができる。
 さらに、本発明に係る有機薄膜トランジスタの製造方法の一態様において、前記第3工程では、前記ゲート絶縁膜上に下部金属層を形成し、その後、当該下部金属層上に上部金属層を形成することにより前記金属膜を形成し、前記7工程では、前記上部金属層を除去することにより前記薄膜部を形成することが好ましい。
 本態様によれば、上部電極層を除去することで膜厚の薄い第2電極部(下部電極層のみ)を容易に形成することができる。
 さらに、本発明に係る有機薄膜トランジスタの製造方法の一態様において、前記第3工程では、前記下部金属層の膜厚が前記上部金属層の膜厚よりも薄くなるように、前記下部金属層及び前記上部金属層を形成することが好ましい。
 本態様によれば、下部電極層の膜厚を容易に薄くすることができるので、有機半導体層の膜厚を容易に均一にすることができる。
 さらに、本発明に係る有機薄膜トランジスタの製造方法の一態様において、前記下部金属層は、前記有機半導体層の仕事関数より大きい仕事関数を有する、金属、金属合金又は金属化合物からなることが好ましい。
 本態様によれば、ソース電極及びドレイン電極と有機半導体層とのコンタクト抵抗を小さくすることができるので、さらにオン特性に優れた有機薄膜トランジスタを製造することができる。
 さらに、本発明に係る有機薄膜トランジスタの製造方法の一態様において、前記上部金属層は、前記下部金属層のシート抵抗より低いシート抵抗を有する、金属、金属合金又は金属化合物からなることが好ましい。
 本態様によれば、ソース電極及びドレイン電極と同じ構成で形成される配線の抵抗をさらに小さくした有機薄膜トランジスタを製造することができる。
 さらに、本発明に係る有機薄膜トランジスタの製造方法の一態様において、前記第7工程では、前記ソース電極及び前記ドレイン電極の端縁が、前記隔壁部における前記開口の端縁と一致する、又は、前記隔壁部における前記開口の端縁から後退するように、前記ソース電極及び前記ドレイン電極の少なくともいずれか一方の一部を除去するようにしてもよい。
 さらに、本発明に係る有機薄膜トランジスタの製造方法の一態様において、前記第8工程では、前記有機半導体層を形成するための有機半導体溶液を前記開口内に塗布し、熱処理することによって前記有機半導体層を形成するとしてもよい。
 さらに、本発明に係る有機薄膜トランジスタの製造方法の一態様において、第8工程の後に、前記有機半導体層上に保護膜を形成する第9工程を含むようにしてもよい。
 さらに、本発明に係る有機薄膜トランジスタの製造方法の一態様において、第9工程の後に、前記保護膜上に層間絶縁膜を形成する第10工程を含むようにしてもよい。
 (実施の形態)
 以下、本発明に係る有機薄膜トランジスタ及びその製造方法について、実施の形態に基づいて説明するが、本発明は、請求の範囲の記載に基づいて特定される。よって、以下の実施の形態における構成要素のうち、請求項に記載されていない構成要素は、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。なお、各図は、模式図であり、必ずしも厳密に図示したものではない。
 また、本実施の形態において、本発明に係る有機薄膜トランジスタは、後述するように、TFTアレイ基板における各画素のスイッチング素子等として用いることができる。TFTアレイ基板は、マトリクス状に配列された複数の画素、画素の列方向に沿って形成された映像信号線(ソース線)、及び、画素の行方向に沿って形成された走査線(ゲート線)等を備える。
 ここで、各実施の形態の説明に先立って、本発明に係る実施の形態を得るに至った経緯について説明する。
 (本発明に係る実施の形態を得るに至った経緯)
 [発明が解決しようとする課題]の欄に記載したとおり、近年、表示装置における表示パネルの大画面化に伴う基板の大型化により、基板に形成される配線が長くなる傾向にある。この結果、配線の抵抗が高くなるという問題点がある。この対策として、本願発明者は、配線の膜厚を厚くすることにより、配線抵抗を小さくするという着想を得、検討した。
 この場合、配線がソース電極及びドレイン電極を兼ねているので、配線の膜厚を厚くすると、例えば、図11Bに示すように、ソース電極104A及びドレイン電極105Aの膜厚も厚くなってしまうことが確認された。図11Bは、比較例に係る有機薄膜トランジスタの構成を示す断面図であり、図11Aに示す従来の有機薄膜トランジスタにおけるソース電極及びドレイン電極の膜厚を厚膜化したものである。
 図11Bに示す比較例に係る有機薄膜トランジスタ110Aにおいて、インクジェット法によって有機半導体層107を形成すると、ソース電極104A及びドレイン電極105Aの側面に有機半導体層107が溜まってしまい、この部分だけ有機半導体層107の膜厚が厚くなり、チャネルとなる有機半導体層107の膜厚が中央部と両端部とで大きく異なってしまう。この場合、中央部と両端部とで有機半導体層107の結晶性が異なる結果となり、TFT特性が劣化するという問題があることを見出した。
 さらに、本願発明者は、有機半導体層107の膜厚以外にも、TFT特性の劣化を生じさせる原因があることをつきとめた。この原因は、図11Bに示す比較例に係る有機薄膜トランジスタ110Aだけではなく、図11Aに示す従来の有機薄膜トランジスタ110においても存在する。以下、この原因について、製造方法の観点から説明する。
 ここで、図11Bに示す比較例に係る有機薄膜トランジスタ110Aの製造方法について、図12を用いて説明する。なお、図11Aに示す従来の有機薄膜トランジスタ110の製造方法も同様である。
 まず、図12(a)に示すように、基板101上にゲート金属膜102Mを形成し、その後に、図12(b)に示すように、ゲート金属膜102Mをパターニングして所定形状のゲート電極102を形成する。その後、図12(c)に示すように、ゲート電極102上にゲート絶縁膜103を形成する。
 続いて、図12(d)に示すように、ゲート絶縁膜103上の全面にソースドレイン金属膜104Mを形成し、その後、図12(e)に示すように、ソースドレイン金属膜104Mをパターニングすることで、所定形状の一対のソース電極104A及びドレイン電極105Aを形成する。
 次に、図12(f)に示すように、基板101の上方の全面に隔壁層106Rを形成する。その後、図12(g)に示すように、隔壁層106Rを露光及び現像することにより、ソース電極104A及びドレイン電極105Aの一部が露出するように、ゲート電極102の上方に開口を形成して、所定形状の隔壁部106を形成する。
 次に、図12(h)に示すように、隔壁部106の開口内に、有機半導体材料を含む溶液をインクジェット法にて塗布し、熱処理によって有機半導体材料を結晶することで有機半導体層107を形成する。その後、図12(i)に示すように、隔壁部106の開口内において保護膜108を形成し、図12(j)に示すように、保護膜108を含む基板101上の全面に層間絶縁膜109を形成する。
 本願発明者が鋭意検討した結果、図12(g)に示すように、隔壁層106Rに開口を形成した後に、露出させたソース電極104A及びドレイン電極105Aの各端部の上に隔壁層106Rの残渣106aが存在し、これがTFT特性の劣化の原因であることをつきとめた。すなわち、隔壁部106の残渣106aによって有機半導体層107の結晶性が損なわれ、コンタクト抵抗が上昇してTFT特性が劣化することが分かった。
 以上の通り、本願発明者は上記した一連の検討を積み重ね、その特有の課題を知見し得た結果、配線の低抵抗化のために、ソース電極又はドレイン電極の配線側部分を膜厚の厚い第1電極部とすると共に、有機半導体層の膜厚および結晶性を均一にして優れたTFT特性を得るために、ソース電極又はドレイン電極における有機半導体層とのコンタクト部分を膜厚の薄い第2電極部とする、という本発明に係る技術的特徴に想到できたのである。
 (実施の形態1)
 まず、本発明の実施の形態1に係る有機薄膜トランジスタ10について、図1を用いて説明する。図1は、本発明の実施の形態1に係る有機薄膜トランジスタの構成を示す断面図である。
 図1に示すように、本実施の形態に係る有機薄膜トランジスタ10は、ボトムゲート型のTFTであって、基板1と、ゲート電極2と、ゲート絶縁膜3と、ソース電極4及びドレイン電極5と、チャネル部上に開口を有する隔壁部6と、隔壁部6の開口内に形成された有機半導体層7とを備える。さらに、有機薄膜トランジスタ10は、保護膜8と、層間絶縁膜9とを備える。以下、各構成要素について詳述する。
 基板1は、例えば、石英ガラス又は無アルカリガラスからなるガラス基板である。なお、基板1としては、プラスチックフィルム等の可撓性を有するフレキシブル基板等を用いても構わない。
 ゲート電極2は、基板1上に所定形状にパターン形成されている。ゲート電極2は、導電性材料又はその合金等の単層構造又は多層構造からなり、例えば、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、タングステン(W)、チタン(Ti)、クロム(Cr)、又はモリブデンタングステン(MoW)等を用いて形成される。
 ゲート絶縁膜3は、ゲート電極2上に形成される。本実施の形態において、ゲート絶縁膜3は、ゲート電極2を覆うように基板1上の全面に形成される。ゲート絶縁膜3は、シリコン酸化膜又はシリコン窒化膜等の単層膜又は積層膜からなる無機絶縁膜によって形成することができる。なお、ゲート絶縁膜3としては、ポリイミド、ポリビニルフェノール、ポリプロピレン等の有機絶縁膜によっても形成することができる。
 一対のソース電極4及びドレイン電極5は、ゲート絶縁膜3上に形成され、ゲート電極2の上方において所定の間隔をあけて対向配置される。ソース電極4及びドレイン電極5は、導電性材料又はその合金等からなる単層構造であり、例えば、Mo、W、Cu、Al、Au(金)、Ag(銀)、MoW又はMoN(窒化モリブデン)等を用いて形成され、特に、MoWを用いることが好ましい。
 ソース電極4は、第1の厚さ(d41)で形成された第1電極部41と、隔壁部6の開口から露出し、第1の厚さ(d41)よりも薄い第2の厚さ(d42)で形成された第2電極部42とからなり、これら膜厚の異なる第1電極部41と第2電極部42とによって段差が形成されている。第2電極部42は、第1電極部41に対してドレイン電極5側に形成されるとともに、ゲート電極2と重畳するようにゲート電極2の上方に形成される。第2電極部42の第2の厚さ(d42)は、有機半導体層7の膜厚を均一にするために、有機半導体層7の膜厚の1~2倍程度とすることが好ましく、25nm≦d42≦100nmとすることができる。また、第1の厚さ(d41)は、d42<d41≦1000nmとすることができるが、表示パネルの設計上、必要であれば、d41>1000nmであっても構わない。
 ドレイン電極5は、ソース電極4の第1電極部41と同じ厚さの第1の厚さ(d51)で形成された第1電極部51と、ソース電極4の第2電極部42と同じ厚さであって第1電極部51の厚さよりも薄い第2の厚さ(d52)で形成された第2電極部52とからなり、これら膜厚の異なる第1電極部51と第2電極部52とによって段差が形成されている。第2電極部52は、第1電極部51に対してソース電極4側に形成されるとともに、ゲート電極2と重畳するようにゲート電極2の上方に形成される。
 ソース電極4の第1電極部41及びドレイン電極5の第1電極部51のそれぞれは、平面視したときに隔壁部6のバンクと重複するように形成されており、本実施の形態において、第1電極部41及び51の端縁は、隔壁部6の開口の端縁から後退して形成されている。一方、ソース電極4の第2電極部42及びドレイン電極5の第2電極部52のそれぞれは、平面視したときに隔壁部6の開口部分に位置するように形成される。また、ソース電極4の第1電極部41におけるドレイン電極5側の側面とドレイン電極5の第1電極部51におけるソース電極4側の側面とは、対面するように構成されており、これらの側面は、有機半導体層7の周囲を規制するバンクとしての機能も有する。
 隔壁部6は、ゲート絶縁膜3上に形成されており、有機半導体層7を画素ごとに分離して区画する開口を有する。すなわち、隔壁部6は、有機半導体層7の周囲を規制するバンクによって構成され、塗布された有機半導体層7を形成するための溶剤の流れをせき止める機能を有する。隔壁部6の開口は、ソース電極4、ドレイン電極5及びゲート絶縁膜の一部を露出させるように構成されている。このように、隔壁部6は、バンクによってソース電極4及びドレイン電極5の一部を覆うようにソース電極4及びドレイン電極5の上に形成されるとともに、開口によってソース電極4及びドレイン電極5の他の一部を露出させるように構成されている。
 隔壁部6のバンクは、レジスト等の感光性材料を用いて形成することができ、この感光性樹脂を部分的に露光し現像することによって開口を形成することができる。なお、隔壁部6に対して所定の表面処理を行うことにより、隔壁部6の表面に撥水性を持たせることが好ましい。
 有機半導体層7は、隔壁部6の開口内に形成されるとともに、少なくともソース電極4とドレイン電極5との間のゲート絶縁膜3上に形成されている。有機半導体層7は、隔壁部6のバンク(開口における内壁)と、ソース電極4の第1電極部41の側面と、ドレイン電極5の第1電極部51とによって囲まれており、有機半導体層7の外周は、これらの内壁及び側面によって規制されている。
 有機半導体層7は、ソース電極4の第2電極部42の上面と、ゲート絶縁膜3の上面と、ドレイン電極5の第2電極部52の上面とにわたって形成されており、本実施の形態では、ソース電極4の第1電極部41の側面からドレイン電極5の第1電極部51の側面にわたって形成されている。より具体的に、有機半導体層7は、ソース電極4の第1電極部41の側面の下部と、ソース電極4の第2電極部42の上面と、露出するゲート絶縁膜3の上面と、ドレイン電極5の第2電極部52の上面と、ドレイン電極5の第1電極部51の側面の下部とにおいて連続的に形成されている。
 有機半導体層7は、塗布型の有機材料を用いて、インクジェット法等の印刷法によって隔壁部6の開口内に所定の溶剤を塗布して結晶化することによって形成することができる。有機半導体層7の材料としては、例えば、ペンタセン、フタロシアニン系、又は、ポルフィリン系の可溶性の有機材料を用いることができる。
 保護膜8は、有機半導体層7を保護するために有機半導体層7上に形成される。本実施の形態において、保護膜8は、隔壁部6の開口内において有機半導体層7を覆うように形成される。保護膜8の外周は、隔壁部6の開口の内壁によって規制される。
 ここで、保護膜8は、光で架橋する材料を含むことが好ましい。光で架橋する材料は、光照射されることによって分子中に分子結合が形成され、分子構造が緻密になってポリマーの結合が強固になる。これにより、有機半導体層7に浸入しようとする水分や酸素又は不純物を効果的に遮断することができる。光で架橋する材料としては、アクリルポリマー等の高分子材料、又は、アクリルモノマー等の低分子材料がある。さらに、保護膜8としては、光で架橋する材料に加えて、熱で架橋する材料を含むことが好ましい。なお、保護膜8は有機材料のみからなるものに限らず、上記の有機材料にシリコンなどの無機材料を添加した材料も使用することができる。このような有機材料にシリコンなどの無機材料を添加した材料を用いることにより、有機材料のみからなる有機保護膜よりも、水分や酸素などが有機半導体層7へ侵入することを、一層抑制することができる。
 層間絶縁膜9は、保護膜8上に形成される。本実施の形態において、層間絶縁膜9は、保護膜8を覆って隔壁部6の開口を埋めるように隔壁部6上に形成される。層間絶縁膜9は、層間のリーク電流の発生を抑制するとともに、有機薄膜トランジスタ10の表面を平坦化するものである。層間絶縁膜9は、例えば、レジストなどの有機材料やSOG(Spin On Glass)などの無機材料を用いて形成することができる。
 このように、層間絶縁膜9を形成することにより、有機半導体層7の特性劣化を防止する機能を保護膜8に担わせ、層間絶縁という機能を層間絶縁膜9に担わすことができ、保護膜8と層間絶縁膜9との2つの膜によって機能分離することができる。従って、有機半導体層7の特性劣化を防止することができるとともに、層間での電流リークを防止することができるので、信頼性の高い有機薄膜トランジスタ10を実現することができる。
 次に、本発明の実施の形態1に係る有機薄膜トランジスタ10の製造方法について、図2を用いて説明する。図2は、本発明の実施の形態1に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。
 まず、図2(a)に示すように、基板1上に、ゲート電極2の材料を堆積させてゲート金属膜2Mを形成する。本実施の形態では、基板1としてガラス基板を用いた。ゲート金属膜2Mの材料としては、Mo、Al、Cu、W、Ti、Cr又はMoW等を用いることができ、ゲート金属膜2Mは、スパッタ又は蒸着によって成膜することができる。
 次に、図2(b)に示すように、フォトリソグラフィ及びエッチングによって、ゲート金属膜2Mをパターニングして、所定形状のゲート電極2を形成する。なお、ゲート金属膜2Mのエッチングは、ウェットエッチング又はドライエッチングを用いることができる。
 次に、図2(c)に示すように、ゲート電極2上にゲート絶縁膜3を形成する。ゲート絶縁膜3は基板1上の全面に形成され、材料に応じてプラズマCVD又は塗布法によって形成することができる。例えば、ゲート絶縁膜3としては、シリコン酸化膜又はシリコン窒化膜等の無機絶縁膜を用い、プラズマCVDによって成膜することができる。また、ゲート絶縁膜3は、ポリイミド、ポリビニルフェノール又はポリプロピレン等の有機絶縁膜を用い、塗布法によっても成膜することができる。
 なお、その後、必要に応じて、ゲート電極2上のゲート絶縁膜3にコンタクトホールを形成しても構わない。コンタクトホールの形成は、例えば、次工程において、当該有機薄膜トランジスタ10に隣接する他の有機薄膜トランジスタにおけるソース電極又はドレイン電極と、当該有機薄膜トランジスタ10のゲート電極2とを電気的に接続するために行う。この場合、コンタクトホールは、ゲート絶縁膜3が感光剤を含有するものであって塗付法によって形成された場合は、フォトリソグラフィ法によるパターンニングによって形成することができる。また、ゲート絶縁膜3が感光剤を含有せずにプラズマCVDによって形成された場合は、レジストをパターン形成した後に、ドライエッチング又はウェットエッチングによってコンタクトホールを形成することができる。
 次に、図2(d)に示すように、ゲート絶縁膜3上の全面に、ソース電極4及びドレイン電極5の材料を堆積させてソースドレイン金属膜4Mを形成する。このとき、ゲート電極2上にコンタクトホールがある場合は、コンタクトホールにソースドレイン金属膜4Mが充填されてコンタクト部が形成される。ソースドレイン金属膜4Mは、スパッタ又は蒸着によって、Mo、W、Cu、Al、Au、Ag、MoW又はMoN等を用いた単層膜として形成する。本実施の形態では、MoWの単層膜を成膜した。
 次に、図2(e)に示すように、フォトリソグラフィ及びエッチングによって、ソースドレイン金属膜4Mをパターニングすることにより、所定形状の一対のソース電極4及びドレイン電極5を形成する。エッチングによるソースドレイン金属膜4Mの除去によって、ゲート絶縁膜3が露出する。なお、ソースドレイン金属膜4Mのエッチングは、ウェットエッチング又はドライエッチングを用いて行うことができる。
 このとき、ソースドレイン金属膜4Mをパターニングする際、ソース電極4及びドレイン電極5をパターン形成すると同時に、TFTアレイ基板上における配線もパターン形成することができる。すなわち、TFTアレイ基板上の配線とソース電極4及びドレイン電極5とを同じ材料を用いて同時に形成することができる。例えば、ソースドレイン金属膜4Mをパターニングすることによって、複数の映像信号線を形成するとともに、この映像信号線の一部を延設するようにしてソース電極4を形成することができる。
 次に、図2(f)に示すように、基板1の上方の全面に、所定の隔壁部6のバンクの材料を塗布することによって隔壁層6Rを形成する。これにより、露出させたゲート絶縁膜3上とソース電極4及びドレイン電極5上とに隔壁層6Rが形成される。本実施の形態では、隔壁層6Rとして感光性樹脂を用いて、1μmの膜厚で形成した。
 次に、図2(g)に示すように、隔壁層6Rをパターニングすることにより、ソース電極4とドレイン電極5との間におけるゲート絶縁膜3を再び露出するようにゲート電極2の上方に開口を形成して、所定形状の隔壁部6を形成する。また、隔壁部6の開口は、ソース電極4及びドレイン電極5の各端部をも露出するように形成される。
 隔壁層6Rのパターニングは、隔壁層6Rを露光及び現像することによって行うことができる。このとき、同図に示すように、ソース電極4及びドレイン電極5の露出した各端部の上には、隔壁層6Rの残渣6aが存在している。残渣6aは、隔壁層6Rを現像した後に残る残留物であり、隔壁層6Rを構成する感光性樹脂又はそれが変質したものである。
 なお、隔壁層6Rに開口を形成した後、隔壁部6の表面に撥水性を持たせるために、隔壁部6に対して所定の表面処理を行っても構わない。
 次に、図2(h)に示すように、隔壁部6のバンクをマスクとして、隔壁部6の開口から露出しているソース電極4及びドレイン電極5の各端部の上部をエッチングによって除去し、ソース電極4及びドレイン電極5の各端部を薄膜化する。つまり、ソース電極4及びドレイン電極5の各端部の下部を薄く残すようにしてエッチングを行う。このエッチングは、ウェットエッチング又はドライエッチングによって行うことができる。このように、本実施の形態では、ソース電極4及びドレイン電極5に対するエッチングとして、パターニング工程による1回目のエッチングと、本工程である薄膜化工程による2回目のエッチングとが行われる。
 そして、本工程におけるエッチングによって、ソース電極4の露出する端部の上部を除去することにより、エッチングによっては膜厚が変化しない第1の厚さ(d41)の第1電極部41と、上部がエッチングによって除去されて第2の厚さ(d42)となった第2電極部42とからなるソース電極4を形成することができる。なお、上述のとおり、第1の厚さ(d41)及び第2の厚さ(d42)は、d41>d42であって、d42<d41≦1000nm、25nm≦d42≦100nmである。
 また、ドレイン電極5の露出する端部の上部をエッチングによって除去することにより、エッチングによっては膜厚が変化しない第1の厚さ(d51)の第1電極部51と、上部がエッチングによって除去された第2の厚さ(d52)の第2電極部52とからなるドレイン電極5を形成することができる。なお、上述のとおり、第1の厚さ(d41)及び第2の厚さ(d42)は、d51(=d41)>d52(=d42)であって、d52<d51≦1100nm、25nm≦d52≦100nmである。
 このエッチング工程により、隔壁部6の開口から露出しているソース電極4及びドレイン電極5の各端部の上部が除去されるので、各端部の上に存在していた隔壁層6Rの残渣6aも同時に除去されることになる。
 また、図2(h)に示すように、本実施の形態において、ソース電極4及びドレイン電極5における各端部のエッチングは、ソース電極4及びドレイン電極5の上端縁が、隔壁部6における開口の端縁から後退するように行われる。すなわち、ソース電極4の第1電極部41の側面とドレイン電極5の第1電極部51の側面とが、互いに遠ざかる方向に、隔壁部6の開口の端縁から後退している。この構成は、ウェットエッチングによってソース電極4及びドレイン電極5の端部を除去することによって形成することができる。このように、ソース電極4及びドレイン電極5の上端縁を隔壁部6における開口の端縁から後退させることによって、次工程において、有機半導体材料を含む溶液が隔壁部6のバンクから溢れ出すことを抑制することができる。
 次に、隔壁部6の開口内に、有機半導体材料を含む溶液(有機半導体溶液)をインクジェット法にて塗布する。このとき、有機半導体材料を含む溶液は、露出するゲート絶縁膜3の上面に広がるとともに、ソース電極4及びドレイン電極5の薄膜部である第2電極部42及び52の上面にも広がって、ゲート絶縁膜3の上面と第2電極部42及び52の上面とにおいてほぼ均一な膜厚で塗布される。また、開口内に広がった有機半導体材料を含む溶液は、ソース電極4の第1電極部41の側面と、ドレイン電極5の第1電極部51の側面と、隔壁部6の対向するバンク(開口の内壁)とにガードされて、有機半導体材料を含む溶液の塗布領域が規制される。これにより、有機半導体材料を含む溶液が隔壁部6の開口の外側に流れ出してしまうことを防止することができる。
 その後、所定の熱処理を行うことによって有機半導体材料を含む溶液を乾燥させて、有機半導体材料の結晶化を行う。これにより、図2(i)に示すように、隔壁部6の開口内において、外周が規制された有機半導体層7を形成することができる。本実施の形態において、有機半導体層7は、露出するゲート絶縁膜3の上面を覆うように、ソース電極4の第1電極部41の側面からドレイン電極5の第1電極部51の側面にわたってほぼ同じ膜厚の有機半導体層7を形成することができる。
 なお、上記のインクジェット法による有機半導体材料溶液の塗布は、隔壁部6の開口の中央付近に滴下して行うことが好ましい。これにより、有機半導体材料を含む溶液は、隔壁部6の開口に囲まれる領域内に均一に広がるので、より均一な膜厚で有機半導体層7を形成することができる。また、有機半導体材料としては、ペンタセン、フタロシアニン系、又は、ポルフィリン系の可溶性の有機材料を用いることができる。また、上記の所定の熱処理は、溶液に含まれる有機半導体材料が熱分解せずかつ結晶化する温度であって、溶液の溶媒を蒸発させることができる温度であることが好ましい。本実施の形態では、200℃前後の温度によって熱処理を行った。
 次に、図2(j)に示すように、隔壁部6の開口内において、有機半導体層7の上方から、保護膜8の材料であるオーバーコート材を含む溶液をインクジェット法にて塗布する。このとき、ソース電極4の第1電極部41の側面と、ドレイン電極5の第1電極部51の側面と、隔壁部6のバンクとがガードとなってオーバーコート材を含む溶液の塗布領域が規制されるので、オーバーコート材を含む溶液が隔壁部6の開口の外側に流れ出してしまうことを防止することができる。オーバーコート材を含む溶液が所定の領域に塗布された後は、所定の熱処理を行う。これにより、オーバーコート材を含む溶液が乾燥し、外周が規制された保護膜8を形成することができる。
 このとき、溶液に含まれるオーバーコート材が熱で架橋する材料を含んでいる場合は、熱処理によって保護膜8の保護機能を向上させることができる。また、オーバーコート材が光で架橋する材料を含んでいる場合は、別途UV光等の光照射処理を施すことにより、オーバーコート材の分子中に分子結合が形成され、分子構造が緻密になってポリマーの結合が強固になる。これにより、酸素や水分、あるいは不純物に対する保護膜8の遮蔽効果を高めることができる。
 なお、インクジェット法によるオーバーコート材を含む溶液の塗布は、隔壁部6の開口の中央付近に滴下して行うことが好ましい。これにより、オーバーコート材を含む溶液は、隔壁部6の開口に囲まれる領域内に均一に広がるので、均一な膜厚で保護膜8を形成することができる。
 また、本実施の形態において、オーバーコート材はインクジェット法にて塗布したが、スピンコート法による全面塗布を行っても、有機半導体上に必要膜厚が確保できていれば保護膜として同様の効果が得られる。
 次に、図2(k)に示すように、保護膜8を含む基板1上の全面に、層間絶縁膜9を形成する。層間絶縁膜9は、表面が平坦化するように所望の厚さで形成する。なお、層間絶縁膜9は、SOG等の所定の材料を塗布することによって形成することができる。
 以上のようにして、本実施の形態に係る有機薄膜トランジスタ10を形成することができる。
 次に、本実施の形態に係る有機薄膜トランジスタ10の効果について、図3及び図4A~図4Cを用いて説明する。
 まず、図3を用いて、有機薄膜トランジスタにおける有機半導体層の膜厚の均一性とTFT特性との関係について説明する。図3は、図1に示す本発明の実施の形態1に係る有機薄膜トランジスタ(本発明)と図11Bに示す比較例に係る有機薄膜トランジスタ(比較例)とにおけるゲート電圧及びドレイン電流の関係(伝達特性)を示す図である。
 図3に示すように、二点鎖線で示す比較例では、閾値電圧(Vth)がシフトし、TFT特性が劣化していることが分かる。これは、比較例では、図11Bに示すように、厚膜化されたソース電極104A及びドレイン電極105Aにおいて、有機半導体層107がソース電極104Aの側面とドレイン電極105Aの側面とに溜まって膜厚が不均一となり、有機半導体層107の結晶性が不均一になっているからであると考えられる。すなわち、比較例では、チャネルである有機半導体層107の両端に有機材料溜まりが生じて有機半導体層107の結晶性が不均一となってTFT特性の劣化が生じている。
 また、図3に示すように、比較例の伝達関数を示す曲線にハンプが現れていることが分かる。なお、図3中、ハンプは、二点鎖線で示す比較例の曲線の中段の下部において若干右寄りにこぶが出たようになっている部分である。このように、比較例では、ハンプによるTFT特性の劣化がみられる。
 一方、実線で示す本発明では、閾値電圧(Vth)が安定し、優れたTFT特性が得られていることが分かる。これは、本発明では、ソース電極4及びドレイン電極5における膜厚の薄い第2電極部42及び52によって有機半導体層7の膜厚が均一となり、有機半導体層7の結晶性が均一になっているからであると考えられる。
 次に、図4A~図4Cを用いて、有機薄膜トランジスタにおけるソース電極又はドレイン電極の上に残る隔壁層の残渣の影響について説明する。図4Aは、図11Aに示す従来の有機薄膜トランジスタにおける表面SEM写真であり、隔壁部106の表面と、隔壁部106の開口から露出するソース電極104の表面とを示している。図4Bは、図11Aに示す従来の有機薄膜トランジスタ(従来例)の有機半導体層の結晶状態(a)と、図1に示す本発明の実施の形態1に係る有機薄膜トランジスタ(本発明)の有機半導体層の結晶状態(b)とを模式的に示した図である。また、図4Cは、図1に示す本発明の実施の形態1に係る有機薄膜トランジスタと図11Aに示す従来の有機薄膜トランジスタとにおけるゲート電圧及びドレイン電流の関係(伝達特性)を示す図である。
 まず、図4Aに示すように、図11Aに示す従来の有機薄膜トランジスタ110では、ソース電極104上において、隔壁部106の残渣106aの存在を確認することができる。図4Aにおいて、多数の白い粒が隔壁部106の残渣106aである。なお、図示しないが、ドレイン電極105上にも隔壁部106の残渣106aが存在する。
 このように、従来の有機薄膜トランジスタ110では、ソース電極104及びドレイン電極105の上に隔壁部106の残渣106aが存在しているので、図4Bの(a)に示すように、有機半導体層107の結晶組織は小さい粒状結晶となっている。
 一方、本実施の形態に係る有機薄膜トランジスタ10では、ソース電極4及びドレイン電極5の各端部の上部の除去によってソース電極4及びドレイン電極5の上の隔壁部106の残渣106aも除去されるので、残渣106aは存在しない。これにより、図4Bの(b)に示すように、有機半導体層7の結晶組織は大きな粒径の結晶となっている。また、同図に示すように、ソース電極4及びドレイン電極5の上から伸びた結晶が、ソース電極4とドレイン電極5との間(チャネル)を跨ぐように大きく成長していることも分かる。
 従って、本実施の形態に係る有機薄膜トランジスタ10の方が従来の有機薄膜トランジスタ110よりも大きい結晶粒径の有機半導体層を形成することができ、オン特性に優れた有機薄膜トランジスタを得ることができる。逆に、従来の有機薄膜トランジスタ110では、隔壁部106の残渣106aの存在によって有機半導体層107の結晶状態が劣化し、これにより、コンタクト抵抗が高くなってオン電流が低下している。
 実際に、本実施の形態に係る有機薄膜トランジスタ10及び従来の有機薄膜トランジスタ110の伝達関数を求めると、図4Cに示すように、実線で示す本発明の方が二点鎖線で示す従来例よりもオン特性が優れていることが分かる。
 以上、本発明の実施の形態1に係る有機薄膜トランジスタ10によれば、ソース電極4及びドレイン電極5における有機半導体層7とのコンタクト部分が、膜厚の薄い第2電極部42及び52となっているので、有機半導体層7の両端部に有機材料溜まりが発生することを防止することができる。これにより、有機半導体層7の膜厚を均一にして結晶性を均一にすることができるので、TFT特性に優れた有機薄膜トランジスタを実現することができる。
 しかも、本実施の形態に係る有機薄膜トランジスタ10では、ソース電極4及びドレイン電極5に膜厚の薄い第2電極部42及び52を形成する際、ソース電極4及びドレイン電極5の上に残る隔壁層6Rの残渣6aを除去している。これにより、有機半導体層の結晶状態が劣化することを抑制することができ、コンタクト抵抗が高くなることを抑えることができる。従って、オン電流の低下を抑制することができるので、オン特性に優れた有機薄膜トランジスタを実現することができる。
 さらに、本実施の形態に係る有機薄膜トランジスタ10では、全体を薄膜化するソース電極4及びドレイン電極5の全体を薄膜化するのではなく、ソース電極4及びドレイン電極5の一部を薄膜化しており、ソース電極4及びドレイン電極5の配線側部分が膜厚の厚い第1電極部41及び51となっている。これにより、ソース電極4又はドレイン電極5とTFTアレイ基板上の配線とを共通化する場合、配線の膜厚を、ソース電極4又はドレイン電極5における厚膜部である第1電極部41又は51の膜厚とすることができるので、配線の低抵抗化を実現することができる。
 このように、本実施の形態に係る有機薄膜トランジスタ10では、ソース電極4及びドレイン電極5には、厚膜部(第1電極部41、51)と薄膜部(第2電極部42、52)とが形成されているので、厚膜部(第1電極部41、51)によって配線の低抵抗化を図ることができるとともに、薄膜部(第2電極部42、52)によってTFT特性の劣化を防止することができる。これにより、配線の抵抗を大きくすることなく優れたTFT特性を有する有機薄膜トランジスタを実現することができる。
 (実施の形態1の変形例)
 次に、本発明の実施の形態1の変形例に係る有機薄膜トランジスタ10Aについて、図5を用いて説明する。図5は、本発明の実施の形態1の変形例に係る有機薄膜トランジスタの構成を示す断面図である。なお、図5において、図1に示す構成要素と同じ構成要素には同じ符号を付しており、詳しい説明は省略又は簡略化する。
 図5に示すように、本変形例に係る有機薄膜トランジスタ10Aは、ソース電極4Aの第1電極部41Aの端縁及びドレイン電極5Aの第1電極部51Aの端縁が、隔壁部6における開口の端縁と一致する点で、図1に示す有機薄膜トランジスタ10と異なる。
 すなわち、本変形例では、ソース電極4Aの第1電極部41Aの側面及びドレイン電極5Aの第1電極部51Aの側面と、隔壁部6における開口の端縁とが、面一に連続的に形成されている。これにより、図1に示す有機薄膜トランジスタ10と比べて、ソース電極4A及びドレイン電極5Aの第1電極部41A及び51A(厚膜部)の領域を大きくすることができるので、ソース電極4A又はドレイン電極5AとTFTアレイ基板上の配線とを共通化する場合には、さらに配線の抵抗を小さくすることができる。
 なお、変形例では、ソース電極4Aの第2電極部42A及びドレイン電極5Aの第2電極部52Aの領域は、図1に示す有機薄膜トランジスタ10と比べて小さくなるが、有機半導体層7における膜厚及び結晶状態には影響しないので、TFT特性は、図1に示す有機薄膜トランジスタ10と同様である。
 (実施の形態2)
 次に、本発明の実施の形態2に係る有機薄膜トランジスタ20について、図6を用いて説明する。図6は、本発明の実施の形態2に係る有機薄膜トランジスタの構成を示す断面図である。なお、図6において、図1に示す構成要素と同じ構成要素には同じ符号を付しており、詳しい説明は省略又は簡略化する。
 図6に示すように、本実施の形態に係る有機薄膜トランジスタ20は、ボトムゲート型のTFTであって、基板1と、ゲート電極2と、ゲート絶縁膜3と、ソース電極40及びドレイン電極50と、開口を有する隔壁部6と、隔壁部6の開口内に形成された有機半導体層7とを備える。さらに、有機薄膜トランジスタ10は、保護膜8と、層間絶縁膜9とを備える。
 本実施の形態に係る有機薄膜トランジスタ20が、実施の形態1に係る有機薄膜トランジスタ10と異なる点は、ソース電極及びドレイン電極の構成である。すなわち、本実施の形態に係る有機薄膜トランジスタ20では、ソース電極40及びドレイン電極50が積層構造であって複数の金属層によって構成されている。
 本実施の形態において、ソース電極40は、ゲート絶縁膜3上に形成された第1下部金属層4aと、第1下部金属層4a上に形成された第1上部金属層4bとの2層で構成されている。第1下部金属層4aと第1上部金属層4bとは異なる材料で形成されている。また、ソース電極40において、厚膜部である第1電極部41は、第1下部金属層4aと第1上部金属層4bとで構成され、薄膜部である第2電極部42は、第1下部金属層4aのみで形成されている。
 また、ドレイン電極50は、ゲート絶縁膜3上に形成された第2下部金属層5aと、第2下部金属層5a上に形成された第2上部金属層5bとの2層で構成されている。第2下部金属層5aと第2上部金属層5bとは異なる材料で形成されている。また、ドレイン電極50において、厚膜部である第1電極部51は、第2下部金属層5aと第2上部金属層5bとで構成され、薄膜部である第2電極部52は、第2下部金属層5aのみで形成されている。
 本実施の形態において、ソース電極40における第1下部金属層4aとドレイン電極50における第2下部金属層5aとは、同じ材料によって同層に形成されている。第1下部金属層4a及び第2下部金属層5aは、チャネルである有機半導体層7と接触するので、有機半導体層7のHOMO仕事関数よりも大きい仕事関数を有する材料で構成することが好ましく、例えば、Au、Ni、MoW又はMoN等からなる金属、金属合金又は金属化合物によって構成することができる。これにより、ソース電極40及びドレイン電極50と有機半導体層7とのコンタクト抵抗を小さくすることができるので、さらにオン特性に優れた有機薄膜トランジスタを実現することができる。なお、第1下部金属層4a及び第2下部金属層5aの膜厚は、有機半導体層7の膜厚を均一にすることを考慮すると、有機半導体層7の膜厚の2倍程度とすることが好ましく、例えば、25nm~100nmとすることができる。
 また、ソース電極40における第1上部金属層4bとドレイン電極50における第2上部金属層5bとは、同じ材料によって同層に形成されている。第1上部金属層4b及び第2上部金属層5bは、第1下部金属層4a及び第2下部金属層5aとともに映像信号線等の配線としても利用されるので、第1下部金属層4a及び第2下部金属層5aのシート抵抗よりも低いシート抵抗を有する材料で構成することが好ましく、例えば、AlやCu等からなる金属、金属合金又は金属化合物によって構成することができる。これにより、ソース電極40及びドレイン電極50と同じ構成で形成される映像信号線等の配線の抵抗を小さくすることができる。なお、第1上部金属層4b及び第2上部金属層5bの膜厚は、配線抵抗を低抵抗化できるのに十分な厚さの膜厚とするために、第1下部金属層4a及び第2下部金属層5aの膜厚よりも厚くすることが好ましく、例えば、100nm~1000nmとすることができる。
 本実施の形態においても、ソース電極40の第1電極部41及びドレイン電極50の第1電極部51のそれぞれは、平面視したときに隔壁部6のバンクと重複するように形成されている。すなわち、第1上部金属層4b及び第2上部金属層5bは、隔壁部6のバンクによって覆われており、第1上部金属層4b及び第2上部金属層5bの端縁は、隔壁部6における開口の端縁から後退して形成されている。
 また、本実施の形態においても、ソース電極40の第2電極部42及びドレイン電極50の第2電極部52のそれぞれは、平面視したときに隔壁部6の開口部分に位置するように形成される。すなわち、第1下部金属層4a及び第2下部金属層5aは、隔壁部6の開口において露出するように構成される。
 なお、ソース電極40における第1上部金属層4bのドレイン電極50側の側面と、ドレイン電極50における第2上部金属層5bのソース電極40側の側面とは、対面するように構成されており、これらの側面は、有機半導体層7の周囲を規制するバンクとしての機能も有する。
 また、本実施の形態においても、有機半導体層7は、ソース電極40の第2電極部42(第1下部金属層4a)の上面と、ゲート絶縁膜3の上面と、ドレイン電極50の第2電極部52(第2下部金属層5a)の上面とにわたって形成され、ソース電極40の第1電極部41(第1上部金属層4b)の側面からドレイン電極50の第1電極部51(第2上部金属層5b)の側面にわたって形成されている。より具体的に、有機半導体層7は、隔壁部6の開口における内壁と、ソース電極40の第1上部金属層4b(第1電極部41)の側面と、ドレイン電極50の第2上部金属層5b(第1電極部51)の側面とによって囲まれており、有機半導体層7の外周は、これらの内壁及び側面によって規制されている。
 また、有機半導体層7は、ソース電極40の第1上部金属層4b(第1電極部41)の側面からドレイン電極50の第2上部金属層5b(第1電極部51)の側面にわたって形成されている。本実施の形態において、有機半導体層7は、ソース電極40の第1上部金属層4b(第1電極部41)の側面の下部と、ソース電極40の第1下部金属層4a(第2電極部42)の上面と、露出するゲート絶縁膜3の上面と、ドレイン電極50の第2下部金属層5a(第2電極部52)の上面と、ドレイン電極50の第2上部金属層5b(第1電極部51)の側面の下部とにおいて連続的に形成されている。
 次に、本発明の実施の形態2に係る有機薄膜トランジスタ20の製造方法について、図7を用いて説明する。図7は、本発明の実施の形態2に係る有機薄膜トランジスタの製造方法における各工程を説明するための断面図である。なお、本実施の形態では、実施の形態1と異なる点を中心に説明する。
 まず、図7(a)に示すように、基板1上に、ゲート電極2の材料を堆積させてゲート金属膜2Mを形成する。その後、図7(b)に示すように、フォトリソグラフィ及びエッチングによって、ゲート金属膜2Mをパターニングして、所定形状のゲート電極2を形成する。その後、図7(c)に示すように、ゲート電極2上にゲート絶縁膜3を形成する。
 次に、図7(d)に示すように、ゲート絶縁膜3上の全面に、第1下部金属層4a及び第2下部金属層5aの材料を堆積させて、第1ソースドレイン金属膜40Maを形成する。第1ソースドレイン金属膜40Maは、上述のとおり、有機半導体層7のHOMO仕事関数より大きい仕事関数を有する金属等によって構成することが好ましく、例えば、Au、Ni、MoW又はMoN等を用いることができる。第1ソースドレイン金属膜40Maは、スパッタ又は蒸着によって、25nm~100nmの膜厚で形成する。
 次に、同図に示すように、第1ソースドレイン金属膜40Maの形成に連続して、第1ソースドレイン金属膜40Ma上の全面に、第1上部金属層4b及び第2上部金属層5bの材料を堆積させて、第2ソースドレイン金属膜40Mbを形成する。第2ソースドレイン金属膜40Mbは、上述のとおり、低いシート抵抗を有する金属等によって構成することが好ましく、例えば、AlやCu等を用いることができる。第2ソースドレイン金属膜40Mbは、スパッタ又は蒸着によって、100nm~1000nmの膜厚で形成する。
 次に、図7(e)に示すように、フォトリソグラフィ及びエッチングによって、第1ソースドレイン金属膜40Ma及び第2ソースドレイン金属膜40Mbを同時にパターニングすることにより、所定形状の一対のソース電極40及びドレイン電極50を形成する。
 これにより、下層を第1下部金属層4aとし、上層を第1上部金属層4bとする積層構造のソース電極40を形成することができるとともに、下層を第2下部金属層5aとし、上層を第2上部金属層5bとする積層構造のドレイン電極50を形成することができる。また、エッチングによって第1ソースドレイン金属膜40Ma及び第2ソースドレイン金属膜40Mbが除去されることによって、ゲート絶縁膜3が露出する。なお、このエッチングは、ウェットエッチング又はドライエッチングを用いて行うことができる。
 このとき、第1ソースドレイン金属膜40Ma及び第2ソースドレイン金属膜40Mbをパターニングする際、ソース電極40及びドレイン電極50をパターン形成すると同時に、TFTアレイ基板上における配線もパターン形成することができる。すなわち、TFTアレイ基板上の配線とソース電極40及びドレイン電極50とを同じ材料を用いて同時に形成することができる。例えば、第1ソースドレイン金属膜40Ma及び第2ソースドレイン金属膜40Mbをパターニングすることによって、複数の映像信号線を形成するとともに、この映像信号線の一部を延設するようにしてソース電極40を形成することができる。
 次に、図7(f)に示すように、基板1の上方の全面に、所定の隔壁部6のバンクの材料を塗布することによって隔壁層6Rを形成する。これにより、露出させたゲート絶縁膜3上とソース電極40及びドレイン電極50上とに隔壁層6Rが形成される。本実施の形態では、隔壁層6Rとして感光性樹脂を用いて、1μmの膜厚で形成した。
 次に、図7(g)に示すように、隔壁層6Rをパターニングすることにより、ソース電極40とドレイン電極50との間におけるゲート絶縁膜3を再び露出するようにゲート電極2の上方に開口を形成して、所定形状の隔壁部6を形成する。また、隔壁部6の開口は、ソース電極40及びドレイン電極50の各端部をも露出するように形成され、これにより、第1上部金属層4b及び第2上部金属層5bの表面が露出する。
 隔壁層6Rのパターニングは、隔壁層6Rを露光及び現像することによって行うことができる。このとき、同図に示すように、ソース電極40及びドレイン電極50の露出した各端部の上には、隔壁層6Rの残渣6aが存在している。
 なお、隔壁層6Rに開口を形成した後、隔壁部6の表面に撥水性を持たせるために、隔壁部6に対して所定の表面処理を行っても構わない。
 次に、図7(h)に示すように、隔壁部6のバンクをマスクとして、隔壁部6の開口から露出しているソース電極40及びドレイン電極50の各端部における第1上部金属層4b及び第2上部金属層5bをエッチングによって除去し、ソース電極40及びドレイン電極50の各端部を薄膜化する。つまり、ソース電極40及びドレイン電極50の開口から露出する各端部において、第1下部金属層4a及び第2下部金属層5aを残すようにして、第1上部金属層4b及び第2上部金属層5bを選択的にエッチングして除去する。このエッチングは、ウェットエッチング又はドライエッチングによって行うことができる。
 例えば、下層(第1下部金属層4a及び第2下部金属層5a)がNi又はNi合金で、上層(第1上部金属層4b及び第2上部金属層5b)がCu又はCu合金の場合、過酸化水素(1~10wt%)、硝酸(0.01~10wt%)及び水を含み、過酸化水素濃度と硝酸濃度の比を0.5以上とするエッチング液を用いることによって、上層のCu又はCu合金のみを選択的にエッチングすることができる。
 また、下層(第1下部金属層4a及び第2下部金属層5a)がMo又はMo合金で、上層(第1上部金属層4b及び第2上部金属層5b)がCu又はCu合金の場合、過酸化水素(5~30wt%)、酢酸等の有機酸(0.5~5wt%)、リン酸二水素ナトリウム等のリン酸塩(0.2~5wt%)、アミノテトラゾール等の窒化物からなる添加剤(0.2~5wt%)、アラニン系列等の添加剤(0.2~5wt%)、フッ化アンモニウム等のフッ素化合物(0.01~1wt%)及び脱イオン水を含むエッチング液を用いることによって、上層のCu又はCu合金のみを選択的(選択比10:1)にエッチングすることができる。
 このように、本実施の形態でも、ソース電極40及びドレイン電極50に対するエッチングとして、パターニング工程による1回目のエッチングと、本工程である薄膜化工程による2回目のエッチングとが行われる。
 そして、本工程におけるエッチングによって、ソース電極40及びドレイン電極50の上層である第1上部金属層4b及び第2上部金属層5bを除去することにより、各端部の上に存在していた隔壁層6Rの残渣6aも同時に除去されることになる。すなわち、隔壁層6Rの残渣6aが第1上部金属層4b及び第2上部金属層5bのエッチング時にリフトオフされる。
 また、図7(h)に示すように、本実施の形態においても、ソース電極40及びドレイン電極50における各端部のエッチングは、ソース電極40及びドレイン電極50の上端縁が、隔壁部6における開口の端縁から後退するように行われる。すなわち、ソース電極40の第1上部金属層4b(第1電極部41)の側面とドレイン電極50の第2上部金属層5b(第1電極部51)の側面とが、互いに遠ざかる方向に、隔壁部6の開口の端縁から後退している。この構成は、ウェットエッチングによって第1上部金属層4b及び第2上部金属層5bの端部を除去することによって形成することができる。このように、ソース電極40及びドレイン電極50の上端縁を隔壁部6における開口の端縁から後退させることによって、次工程において、有機半導体材料を含む溶液が隔壁部6のバンクから溢れ出すことを抑制することができる。
 次に、隔壁部6の開口内に、有機半導体材料を含む溶液(有機半導体溶液)をインクジェット法にて塗布する。このとき、有機半導体材料を含む溶液は、露出するゲート絶縁膜3の上面に広がるとともに、ソース電極40の第1下部金属層4a及びドレイン電極50の第2下部金属層5aの上面にも広がって、ゲート絶縁膜3の上面と第1下部金属層4a及び第2下部金属層5aの上面とにおいてほぼ均一な膜厚で塗布される。また、開口内に広がった有機半導体材料を含む溶液は、ソース電極40の第1上部金属層4b(第1電極部41)の側面と、ドレイン電極50の第2上部金属層5b(第1電極部51)の側面と、隔壁部6の対向するバンク(開口における内壁)とにガードされて、有機半導体材料を含む溶液の塗布領域が規制される。これにより、有機半導体材料を含む溶液が隔壁部6の開口の外側に流れ出してしまうことを防止することができる。
 その後、実施の形態1と同様に、所定の熱処理を行うことによって有機半導体材料を含む溶液を乾燥し、有機半導体材料の結晶化を行う。これにより、図7(i)に示すように、隔壁部6の開口内において、外周が規制された有機半導体層7を形成することができる。本実施の形態において、有機半導体層7は、露出するゲート絶縁膜3の上面を覆うように、ソース電極40の第1上部金属層4b(第1電極部41)の側面からドレイン電極50の第2上部金属層5b(第1電極部51)の側面にわたってほぼ同じ膜厚の有機半導体層7を形成することができる。
 次に、図7(j)に示すように、隔壁部6の開口内において、有機半導体層7の上方から、保護膜8の材料であるオーバーコート材を含む溶液をインクジェット法にて塗布し、乾燥させて、保護膜8を形成する。その後、図7(k)に示すように、保護膜8を含む基板1上の全面に、層間絶縁膜9を形成する。なお、保護膜8をスピンコート法による塗布で形成した場合も保護膜としての同様の効果が得られる。
 以上のようにして、本実施の形態に係る有機薄膜トランジスタ20を形成することができる。
 以上、本発明の実施の形態2に係る有機薄膜トランジスタ20では、ソース電極40及びドレイン電極50を上下2層構造とし、ソース電極40及びドレイン電極50における有機半導体層7とのコンタクト部分を下層の第1下部金属層4a及び第2下部金属層5aによって構成しているので、有機半導体層7の両端部に有機材料溜まりが発生することを防止することができる。これにより、有機半導体層7の膜厚を均一にして結晶性を均一にすることができるので、TFT特性に優れた有機薄膜トランジスタを実現することができる。
 しかも、本実施の形態に係る有機薄膜トランジスタ20では、ソース電極40及びドレイン電極50に膜厚の薄い第2電極部42及び52を形成する際、上下2層構造のうち上層(第1上部金属層4b及び第2上部金属層5b)を除去している。このとき、上層(第1上部金属層4b及び第2上部金属層5b)の除去と同時に、ソース電極40及びドレイン電極50の各端部の上に残る隔壁層6Rの残渣6aも除去している。これにより、有機半導体層の結晶状態が劣化することを抑制することができ、コンタクト抵抗が高くなることを抑えることができる。従って、オン電流の低下を抑制することができるので、オン特性に優れた有機薄膜トランジスタを実現することができる。
 さらに、本実施の形態に係る有機薄膜トランジスタ20でも、ソース電極40及びドレイン電極50の全体を薄膜化するのではなく、ソース電極40及びドレイン電極50の一部を薄膜化しており、ソース電極40及びドレイン電極50の配線側部分が膜厚の厚い第1電極部41及び51となっている。これにより、ソース電極40又はドレイン電極50とTFTアレイ基板上の配線とを共通化する場合、配線の膜厚を、ソース電極40又はドレイン電極50における厚膜部である第1電極部41又は51の膜厚とすることができる。すなわち、配線の膜厚が、2層構造部分(第1下部金属層4aと第1上部金属層4b、又は、第2下部金属層5aと第2上部金属層5b)の膜厚となるので、配線の低抵抗化を実現することができる。
 このように、本実施の形態に係る有機薄膜トランジスタ20では、実施の形態1と同様に、ソース電極40及びドレイン電極50は、2層構造の厚膜部(第1電極部41、51)と、単層構造の薄膜部(第2電極部42、52)とを有する。これにより、厚膜部(第1電極部41、51)によって配線を構成することができるので、配線の低抵抗化を図ることができるとともに、薄膜部(第2電極部42、52)によってTFT特性の劣化を防止することができる。これにより、配線の抵抗を大きくすることなく優れたTFT特性を有する有機薄膜トランジスタを実現することができる。
 また、第1下部金属層4a及び第2下部金属層5aの材料を決定するにあたり、配線抵抗を考慮する必要がなく、有機半導体層7とのコンタクトを重視すればよいので、第1下部金属層4a及び第2下部金属層5aは、25~100nm程度の薄膜でよく、かつ、有機半導体層7のHOMO仕事関数より大きい仕事関数を有する金属等によって構成することが好ましい。これにより、ソース電極40及びドレイン電極50と有機半導体層7とのコンタクト抵抗を小さくすることができ、さらにオン特性に優れた有機薄膜トランジスタを実現することができる。
 例えば、Au(仕事関数5.1eV)、MoWOx(仕事関数5.3eV)又はNi(仕事関数5.2eV)を用いれば、ペンタセン(仕事関数5.0eV)からなる有機半導体層7との良好なオーミックコンタクトを実現することができ、オン抵抗が小さくオン特性に優れた有機薄膜トランジスタを構成することができ、表示パネルの高性能化を実現することができる。
 逆に、第1上部金属層4b及び第2上部金属層5bの材料を決定するにあたり、有機半導体層7とのコンタクトを考慮する必要がなく、配線抵抗を重視すればよいので、上述のように、第1下部金属層4a及び第2下部金属層5aは、第1下部金属層4a及び第2下部金属層5aのシート抵抗より低いシート抵抗を有する金属等によって構成することが好ましい。これにより、実施の形態1の構造と比べて、ソース電極40及びドレイン電極50と同じ構成で形成される映像信号線等の配線の抵抗を、さらに小さくすることができる。
 例えば、第1上部金属層4b及び第2上部金属層5bは、有機半導体層7との接触部分がわずかであるので仕事関数は小さくてもよいが、Al(仕事関数4.3eV)又はCu(仕事関数4.6eV)等の低抵抗の金属等を用いることが好ましい。これにより、第1上部金属層4b又は第2上部金属層5bによって構成される配線が長配線化したとしても、配線による電圧降下を抑制することができる。従って、大型の表示パネルを用いても画質に優れた表示装置を実現することができる。
 (実施の形態2の変形例)
 次に、本発明の実施の形態2の変形例に係る有機薄膜トランジスタ20Aについて、図8を用いて説明する。図8は、本発明の実施の形態2の変形例に係る有機薄膜トランジスタの構成を示す断面図である。なお、図8において、図1及び図6に示す構成要素と同じ構成要素には同じ符号を付しており、詳しい説明は省略又は簡略化する。
 図8に示すように、本変形例に係る有機薄膜トランジスタ20Aは、ソース電極40Aの第1電極部41A(第1上部金属層4b)の端縁及びドレイン電極50Aの第1電極部51A(第2上部金属層5b)の端縁が、隔壁部6における開口の端縁と一致する点で、図6に示す有機薄膜トランジスタ20Aと異なる。
 すなわち、本変形例では、ソース電極40Aの第1電極部41A(第1上部金属層4b)の側面及びドレイン電極50Aの第1電極部51A(第2上部金属層5b)の側面と、隔壁部6における開口の端縁とが、面一に連続的に形成されている。これにより、図6に示す有機薄膜トランジスタ20Aと比べて、ソース電極40A及びドレイン電極50Aの第1電極部41A及び51A(2層構造の厚膜部)の領域を大きくすることができるので、ソース電極40A又はドレイン電極50AとTFTアレイ基板上の配線とを共通化する場合には、さらに配線の抵抗を小さくすることができる。
 なお、変形例では、ソース電極40Aの第2電極部42A及びドレイン電極50Aの第2電極部52Aの領域は、図6に示す有機薄膜トランジスタ20と比べて小さくなるが、有機半導体層7における膜厚及び結晶状態には影響しないので、TFT特性は、図6に示す有機薄膜トランジスタ20と同様である。
 (実施の形態3)
 次に、上記の有機薄膜トランジスタを表示パネルに適用した本発明の実施の形態3に係る表示装置について、図9を用いて説明する。なお、本実施の形態に係る表示装置では、有機EL表示装置に適用した例について説明する。
 図9は、本発明の実施の形態に係る有機EL表示装置の一部切り欠き斜視図である。上述の有機薄膜トランジスタは、有機EL表示装置におけるアクティブマトリクス基板のスイッチングトランジスタ及び駆動トランジスタのいずれにも用いることができるが、本実施の形態では、スイッチングトランジスタとして用いた。
 図9に示すように、有機EL表示装置30は、アクティブマトリクス基板(TFTアレイ基板)31と、アクティブマトリクス基板31上にマトリクス状に複数配置された画素32と、画素32に接続され、アクティブマトリクス基板31上にアレイ状に複数配置された画素回路33と、画素32と画素回路33の上に順次積層された陽極34、有機EL層35及び陰極36(透明電極)と、各画素回路33と制御回路(不図示)とを接続する複数本の映像信号線(ソース線)37及び走査線(ゲート線)38とを備える。有機EL層35は、電子輸送層、発光層、正孔輸送層等の有機層が積層されて構成されている。
 次に、上記有機EL表示装置30における画素32の回路構成について、図10を用いて説明する。図10は、本発明の実施の形態に係る有機薄膜トランジスタを用いた画素の回路構成を示す図である。
 図10に示すように、画素32は、駆動トランジスタ61と、スイッチングトランジスタ62と、有機EL素子63と、コンデンサ64とを備える。駆動トランジスタ61は、有機EL素子63を駆動するトランジスタであり、また、スイッチングトランジスタ62は、画素32を選択するためのトランジスタである。
 スイッチングトランジスタ62のソース電極62Sは、ソース線67に接続され、ゲート電極62Gは、走査線38に接続され、ドレイン電極62Dは、コンデンサ64及び駆動トランジスタ61のゲート電極61Gに接続されている。
 また、駆動トランジスタ61のドレイン電極61Dは、電源線39に接続され、ソース電極61Sは有機EL素子63のアノードに接続されている。
 この構成において、走査線38にゲート信号が入力され、スイッチングトランジスタ62をオン状態にすると、映像信号線37を介して供給された映像信号電圧がコンデンサ64に書き込まれる。そして、コンデンサ64に書き込まれた保持電圧は、1フレーム期間を通じて保持される。この保持電圧により、駆動トランジスタ61のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が、有機EL素子63のアノードからカソードへと流れる。これにより、有機EL素子63が発光し、所定の画像が表示される。
 なお、本実施の形態では、有機EL素子を用いた有機EL表示装置について説明したが、液晶表示素子等、アクティブマトリクス基板が用いられる他の表示装置にも適用することができる。また、このように構成される表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話などのあらゆる表示パネルを有する電子機器に適用することができる。
 以上、本発明に係る有機薄膜トランジスタ及びその製造方法について、実施の形態に基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。
 例えば、上記の各実施の形態では、ソース電極4(40)及びドレイン電極5(50)の両方ともに2回目のエッチングを施して第2電極部42及び52を形成したが、ソース電極4、40及びドレイン電極5、50のいずれか一方のみに2回目のエッチングを施して第2電極部42又は第2電極部52を形成しても構わない。
 また、上記の各実施の形態では、ソース電極4(40)及びドレイン電極5(50)の一部を除去して薄膜部となる第2電極部42及び52を形成する工程を、隔壁層6Rをパターニングする工程の後にしている。これは、ソース電極4(40)及びドレイン電極5(50)の一部を除去する際に、隔壁層6Rの残渣6aを同時に除去するためである。従って、隔壁層6Rのパターニング工程において隔壁層6Rの残渣6aをほぼ除去できているような場合等で、隔壁層6Rの残渣6aの影響を気にする必要がない場合は、第2電極部42及び52を形成する工程において、ソース電極4(40)及びドレイン電極5(50)の一部を除去して薄膜部となる第2電極部42及び52を形成する工程は、隔壁層6Rをパターニングする工程の前にしても構わない。この場合であっても、薄膜部である第2電極部42及び52によって、有機半導体層7の膜厚を均一化することができるので、TFT特性の劣化を抑制することができる。
 また、上記の各実施の形態では、ソース電極4(40)及びドレイン電極5(50)の厚膜部である第1電極部41及び51の端縁を、隔壁部6の開口の端縁と一致させるか、あるいは、隔壁部6の開口の端縁から後退させるように構成したが、これに限らない。すなわち、ソース電極4(40)及びドレイン電極5(50)の第1電極部41及び51の端縁が、隔壁部6の開口から露出するように構成しても構わない。すなわち、ソース電極4(40)及びドレイン電極5(50)の段差が開口内に位置するように構成しても構わない。この場合であっても、薄膜部である第2電極部42及び52によって、有機半導体層7の膜厚を均一化することができるので、TFT特性の劣化を抑制することができる。また、ソース電極4(40)及びドレイン電極5(50)の一部を除去して第2電極部42を形成する際に、第2電極部42における隔壁層6Rの残渣6aを同時に除去することができるので、オン特性に優れた有機薄膜トランジスタを実現することができる。
 また、上記の実施の形態2及びその変形例では、ソース電極40及びドレイン電極50は、2層構造としたが、これに限らない。例えば、ソース電極40及びドレイン電極50は、3層以上の複数層によって構成しても構わない。この場合、薄膜部である第2電極部42及び52は、最下層の1層のみとしてもよいし複数層としても構わないが、第2電極部42及び52の膜厚は、有機半導体層7の膜厚の1~2倍程度とすることが好ましく、合計で25nm~100nmとすることが好ましい。
 その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
 本発明に係る有機薄膜トランジスタは、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置又はその他様々な電気機器に広く利用することができる。
 1、101 基板
 2、102 ゲート電極
 2M、102M ゲート金属膜
 3、103 ゲート絶縁膜
 4、4A、40、40A、104、104A ソース電極
 4a 第1下部金属層
 4b 第1上部金属層
 4M、104M ソースドレイン金属膜
 5、5A、50、50A、105、105A ドレイン電極
 5a 第2下部金属層
 5b 第2上部金属層
 6、106 隔壁部
 6a、106a 残渣
 6R、106R 隔壁層
 7、107 有機半導体層
 8、108 保護膜
 9、109 層間絶縁膜
 10、10A、20、20A、110、110A 有機薄膜トランジスタ
 30 有機EL表示装置
 31 アクティブマトリクス基板
 32 画素
 33 画素回路
 34 陽極
 35 有機EL層
 36 陰極
 37 映像信号線
 38 走査線
 39 電源線
 40Ma 第1ソースドレイン金属膜
 40Mb 第2ソースドレイン金属膜
 41、41A、51、51A 第1電極部
 42、42A、52、52A 第2電極部
 61 駆動トランジスタ
 61G、62G ゲート電極
 61S、62S ソース電極 
 61D、62D ドレイン電極
 62 スイッチングトランジスタ
 63 有機EL素子
 64 コンデンサ

Claims (20)

  1.  基板と、
     前記基板上に形成されたゲート電極と、
     前記ゲート電極上に形成されたゲート絶縁膜と、
     前記ゲート絶縁膜上に形成されたソース電極及びドレイン電極と、
     前記ソース電極、前記ドレイン電極及び前記ゲート絶縁膜の一部を露出させる開口を有し、前記ソース電極、前記ドレイン電極及び前記ゲート絶縁膜の上に形成された隔壁部と、
     前記開口内に形成された有機半導体層と、を備え、
     前記ソース電極及び前記ドレイン電極の少なくともいずれか一方は、第1の厚さで形成された第1電極部と、前記開口から露出し、前記第1の厚さよりも薄い第2の厚さで形成された第2電極部とを有し、
     前記有機半導体層は、前記第2電極部の上面と前記ゲート絶縁膜の上面とにわたって形成されている
     有機薄膜トランジスタ。
  2.  前記ソース電極及び前記ドレイン電極の両方が、前記第1電極部と前記第2電極部とを有する
     請求項1に記載の有機薄膜トランジスタ。
  3.  前記ソース電極及び前記ドレイン電極は、前記ゲート絶縁膜上に形成された下部金属層と、当該下部金属層上に形成された上部金属層との積層構造からなり、
     前記第2電極部は、前記下部金属層のみからなり、
     前記第1電極部は、前記下部金属層と前記上部金属層とからなる
     請求項2に記載の有機薄膜トランジスタ。
  4.  前記下部金属層の膜厚は、前記上部金属層の膜厚よりも薄い
     請求項3に記載の有機薄膜トランジスタ。
  5.  前記下部金属層は、前記有機半導体層の仕事関数より大きい仕事関数を有する、金属、金属合金又は金属化合物からなる
     請求項3又は4に記載の有機薄膜トランジスタ。
  6.  前記上部金属層は、前記下部金属層のシート抵抗より低いシート抵抗を有する、金属、金属合金又は金属化合物からなる
     請求項3~5のいずれか1項に記載の有機薄膜トランジスタ。
  7.  前記第1電極部の端縁は、前記隔壁部における前記開口の端縁と一致する、又は、前記隔壁部における前記開口の端縁から後退している
     請求項1~6のいずれか1項に記載の有機薄膜トランジスタ。
  8.  前記有機半導体層は、塗布型の有機半導体層である
     請求項1~7のいずれか1項に記載の有機薄膜トランジスタ。
  9.  さらに、前記有機半導体層上に形成された保護膜を備える
     請求項1~8のいずれか1項に記載の有機薄膜トランジスタ。
  10.  さらに、前記保護膜上に形成された層間絶縁膜を備える
     請求項9に記載の有機薄膜トランジスタ。
  11.  基板上にゲート電極を形成する第1工程と、
     前記ゲート電極上にゲート絶縁膜を形成する第2工程と、
     前記ゲート絶縁膜上に金属膜を形成する第3工程と、
     前記金属膜をパターニングすることにより、前記ゲート絶縁膜を露出してソース電極及びドレイン電極を形成する第4工程と、
     露出させた前記ゲート絶縁膜上と前記ソース電極及び前記ドレイン電極上とに隔壁層を形成する第5工程と、
     前記隔壁層をパターニングすることにより、前記ソース電極と前記ドレイン電極との間における前記ゲート絶縁膜と、前記ソース電極及び前記ドレイン電極の一部とを露出するように開口を形成して、隔壁を形成する第6工程と、
     露出させた前記ソース電極及び前記ドレイン電極の少なくともいずれか一方の一部を除去して薄膜部を形成する第7工程と、
     前記開口内において、前記薄膜部の上面と前記ゲート絶縁膜の上面とにわたって有機半導体層を形成する第8工程と、を含む
     有機薄膜トランジスタの製造方法。
  12.  前記第7工程では、前記ソース電極及び前記ドレイン電極の両方に、前記薄膜部を形成する
     請求項11に記載の有機薄膜トランジスタの製造方法。
  13.  前記第3工程では、前記ゲート絶縁膜上に下部金属層を形成し、その後、当該下部金属層上に上部金属層を形成することにより前記金属膜を形成し、
     前記7工程では、前記上部金属層を除去することにより前記薄膜部を形成する
     請求項12に記載の有機薄膜トランジスタの製造方法。
  14.  前記第3工程では、前記下部金属層の膜厚が前記上部金属層の膜厚よりも薄くなるように、前記下部金属層及び前記上部金属層を形成する
     請求項13に記載の有機薄膜トランジスタの製造方法。
  15.  前記下部金属層は、前記有機半導体層の仕事関数より大きい仕事関数を有する、金属、金属合金又は金属化合物からなる
     請求項13又は14に記載の有機薄膜トランジスタの製造方法。
  16.  前記上部金属層は、前記下部金属層のシート抵抗より低いシート抵抗を有する、金属、金属合金又は金属化合物からなる
     請求項13~15のいずれか1項に記載の有機薄膜トランジスタの製造方法。
  17.  前記第7工程では、前記ソース電極及び前記ドレイン電極の端縁が、前記隔壁部における前記開口の端縁と一致する、又は、前記隔壁部における前記開口の端縁から後退するように、前記ソース電極及び前記ドレイン電極の少なくともいずれか一方の一部を除去する
     請求項11~16のいずれか1項に記載の有機薄膜トランジスタの製造方法。
  18.  前記第8工程では、前記有機半導体層を形成するための有機半導体溶液を前記開口内に塗布し、熱処理することによって前記有機半導体層を形成する
     請求項11~15のいずれか1項に記載の有機薄膜トランジスタの製造方法。
  19.  さらに、第8工程の後に、前記有機半導体層上に保護膜を形成する第9工程を含む
     請求項11~17のいずれか1項に記載の有機薄膜トランジスタの製造方法。
  20.  さらに、第9工程の後に、前記保護膜上に層間絶縁膜を形成する第10工程を含む
     請求項11~18のいずれか1項に記載の有機薄膜トランジスタの製造方法。
PCT/JP2011/003970 2011-07-11 2011-07-11 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法 WO2013008269A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/003970 WO2013008269A1 (ja) 2011-07-11 2011-07-11 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/003970 WO2013008269A1 (ja) 2011-07-11 2011-07-11 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
WO2013008269A1 true WO2013008269A1 (ja) 2013-01-17

Family

ID=47505593

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/003970 WO2013008269A1 (ja) 2011-07-11 2011-07-11 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法

Country Status (1)

Country Link
WO (1) WO2013008269A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017038372A1 (ja) * 2015-09-02 2017-03-09 日本写真印刷株式会社 能動素子、および能動素子の製造方法
WO2017056720A1 (ja) * 2015-10-02 2017-04-06 日本写真印刷株式会社 能動素子、および能動素子の製造方法
WO2019229256A1 (en) * 2018-06-01 2019-12-05 Flexenable Limited Transistor arrays

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041365A1 (ja) * 2007-09-27 2009-04-02 Sharp Kabushiki Kaisha 有機トランジスタとその製造方法
JP2010003723A (ja) * 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
JP2010267752A (ja) * 2009-05-14 2010-11-25 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041365A1 (ja) * 2007-09-27 2009-04-02 Sharp Kabushiki Kaisha 有機トランジスタとその製造方法
JP2010003723A (ja) * 2008-06-18 2010-01-07 Toppan Printing Co Ltd 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
JP2010267752A (ja) * 2009-05-14 2010-11-25 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CSJ: THE CHEMICAL SOCIETY OF JAPAN: "Kagaku Binran Kiso Hen, revised 5th edition", MARUZEN PUBLISHING CO., LTD., February 2004 (2004-02-01), pages II-611 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017038372A1 (ja) * 2015-09-02 2017-03-09 日本写真印刷株式会社 能動素子、および能動素子の製造方法
JP2017050432A (ja) * 2015-09-02 2017-03-09 日本写真印刷株式会社 能動素子、および能動素子の製造方法
CN107851582A (zh) * 2015-09-02 2018-03-27 Nissha株式会社 有源元件及有源元件的制造方法
US10008604B2 (en) 2015-09-02 2018-06-26 Nissha Printing Co., Ltd. Active device and method for manufacturing active device
KR101914898B1 (ko) 2015-09-02 2018-11-02 닛샤 가부시키가이샤 능동 소자 및 능동 소자의 제조 방법
CN107851582B (zh) * 2015-09-02 2019-02-22 Nissha株式会社 有源元件及有源元件的制造方法
TWI678799B (zh) * 2015-09-02 2019-12-01 日商日寫股份有限公司 主動元件及主動元件之製造方法
WO2017056720A1 (ja) * 2015-10-02 2017-04-06 日本写真印刷株式会社 能動素子、および能動素子の製造方法
WO2019229256A1 (en) * 2018-06-01 2019-12-05 Flexenable Limited Transistor arrays

Similar Documents

Publication Publication Date Title
US11011552B2 (en) Method for manufacturing a display substrate comprising interconnected first and second wirings
JP5841158B2 (ja) 有機薄膜トランジスタ
JP5642142B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板及びそれらの製造方法
US11171198B2 (en) Display device having flexibility
US9570483B2 (en) Flat panel display device with oxide thin film transistor and method of fabricating the same
JP6330207B2 (ja) 表示装置及び薄膜トランジスタ基板
JP5798626B2 (ja) 表示パネル装置及びその製造方法
JP5428142B2 (ja) 表示パネルの製造方法
US7863615B2 (en) Display unit and method of manufacturing the same
US20190363278A1 (en) Display device and manufacturing method thereof
JP5681809B2 (ja) 薄膜トランジスタ装置及びその製造方法
US9620731B2 (en) Thin film transistor, organic EL light emitting device, and method of fabricating thin film transistor
WO2013008269A1 (ja) 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
US20230207570A1 (en) Display Apparatus
JP2012022787A (ja) 有機el装置、有機el装置の製造方法、及び電子機器
KR20090021442A (ko) 유기전계발광표시장치 및 그 제조방법
US11616082B2 (en) Display apparatus
JP2007323963A (ja) 表示装置及びその製造方法
WO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
US20220209209A1 (en) Display device
WO2015033881A1 (ja) 有機薄膜トランジスタ
WO2018185967A1 (ja) 薄膜トランジスタ基板及びその製造方法
JP2015053388A (ja) 薄膜素子、表示装置、容量素子、並びに、薄膜素子及び容量素子の製造方法
KR20080054927A (ko) 유기 발광 표시 장치의 제조 방법
JPWO2013080261A1 (ja) 表示パネル及び表示パネルの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11869484

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11869484

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP