JP2017050432A - 能動素子、および能動素子の製造方法 - Google Patents

能動素子、および能動素子の製造方法 Download PDF

Info

Publication number
JP2017050432A
JP2017050432A JP2015173331A JP2015173331A JP2017050432A JP 2017050432 A JP2017050432 A JP 2017050432A JP 2015173331 A JP2015173331 A JP 2015173331A JP 2015173331 A JP2015173331 A JP 2015173331A JP 2017050432 A JP2017050432 A JP 2017050432A
Authority
JP
Japan
Prior art keywords
electrode
organic semiconductor
partition wall
active element
partition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015173331A
Other languages
English (en)
Other versions
JP6088012B1 (ja
Inventor
秀明 灘
Hideaki Nada
秀明 灘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissha Printing Co Ltd
Original Assignee
Nissha Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissha Printing Co Ltd filed Critical Nissha Printing Co Ltd
Priority to JP2015173331A priority Critical patent/JP6088012B1/ja
Priority to CN201680043593.7A priority patent/CN107851582B/zh
Priority to KR1020177037875A priority patent/KR101914898B1/ko
Priority to PCT/JP2016/072945 priority patent/WO2017038372A1/ja
Priority to US15/542,910 priority patent/US10008604B2/en
Priority to TW105128174A priority patent/TWI678799B/zh
Application granted granted Critical
Publication of JP6088012B1 publication Critical patent/JP6088012B1/ja
Publication of JP2017050432A publication Critical patent/JP2017050432A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】本発明は、電極に対する隔壁の位置ズレを抑制できる能動素子と、能動素子の製造方法を提供する。
【解決手段】本発明の能動素子は、基材2と、基材2の一方主面上に隣り合って形成されている第1電極5および第2電極6と、基材2の一方主面上であって、少なくとも第1電極5と第2電極6の間の領域を覆うように形成されている有機半導体層9と、基材2の一方主面上であって、有機半導体層9よりも面方向外側で、かつ第1電極5および第2電極6が形成されている領域とは異なる領域に形成されている隔壁12と、を有し、隔壁12は導電材料である。
【選択図】図2

Description

本発明は、半導体層に有機半導体を用いた能動素子に関するものである。
近年、能動素子の薄型化、フレキシブル化、軽量化、大面積化等の要望が高まるにつれて、基材材料としてはポリエチレンナフタレート(PEN)やポリイミド(PI)等の高分子フィルムが使用されている。これに伴い、半導体層として、当該フィルムの耐熱温度以下で成膜が可能な有機半導体を用いた能動素子が種々開発されている。有機半導体の成膜に印刷法を使用した場合、有機半導体を含有するインキのぬれ広がり方は能動素子の特性に直結するため、製造された素子毎に特性のバラツキが発生する可能性がある。当該インキのぬれ広がりを制御するために、インキを取り囲むバンク(隔壁)が、例えばフッ素成分を含有することにより撥液性を有する絶縁体材料によって形成される。このようなバンクは例えばフォトリソグラフィ法や印刷法によって形成される(例えば、特許文献1の段落0028、0033を参照)。
国際公開第2008/120351号
ポリテトラフルオロエチレン(PTFE)等のフッ素成分を含有する絶縁体材料は、有機半導体インキに対するぬれ性が低いため、隔壁の材料に適している。しかし、電極の形成工程とは別に隔壁の形成工程が必要となるため、電極に対する隔壁の位置ズレが発生しやすくなる。特に、基材としてフィルムを用いる場合には、成膜や熱処理などの熱プロセスが繰り返し行われるのに伴い、基材が延伸或いは収縮して寸法が変化することがあるため、電極に対する隔壁の位置ズレはより一層生じやすくなる。電極に対する隔壁の位置ズレを考慮して、バンクの位置や大きさの設計において余裕を設ける必要があり、これに伴い能動素子の面方向のサイズが増大する可能性がある。
そこで本発明は、有機半導体インキのぬれ広がりと電極に対する隔壁の位置ズレを抑制できる能動素子と、能動素子の製造方法を提供することを目的とする。
上記目的を達成し得た本発明の能動素子は、基材と、基材の一方主面上に隣り合って形成されている第1電極および第2電極と、基材の一方主面上であって、少なくとも第1電極と第2電極の間の領域を覆うように形成されている有機半導体層と、基材の一方主面上であって、有機半導体層よりも面方向外側で、かつ第1電極および第2電極が形成されている領域とは異なる領域に形成されている隔壁と、を有し、隔壁が導電材料である点に要旨を有する。本発明の能動素子は、隔壁が導電材料であるため、電極を形成する工程で隔壁を一緒に形成することが可能となり、別途隔壁を設ける工程を省略することができる。加えて、本発明では、第1電極と第2電極に対する隔壁の位置ズレが抑制されるため、有機半導体インキのぬれ広がりを制御しやすくなる。
隔壁が複数形成されており、一の隔壁と他の隔壁との間に、有機半導体層が形成されていることが好ましい。これにより、多様な電極形状を考慮しつつ有機半導体インキのぬれ広がりを堰き止めることができる。
第1電極の一つの辺と第2電極の一つの辺が対向して配置されており、一の隔壁と他の隔壁が対向して配置されており、第1電極の一つの辺の第2電極の一つの辺の対向方向と、一の隔壁と他の隔壁の対向方向が直交していることが好ましい。第1電極、第2電極、一の隔壁、他の隔壁によって、有機半導体インキのぬれ広がりを四方向から堰き止めることができる。
隔壁の導電材料がCuであることが好ましい。Cuのぬれ性は他の導電材料に比べて低いため、隔壁の材料としてCuを用いれば、有機半導体インキが面方向外側に広がることを抑制することができる。
有機半導体層上に形成されている絶縁層と、絶縁層上に形成されている第3電極と、を有し、隔壁のぬれ性が、基材のぬれ性よりも小さいことが好ましい。これにより、有機半導体インキが基材上に適度に広がりつつ、隔壁よりも面方向内側に配置されやすくなる。
基材の一方主面上に形成されている第3電極と、第3電極上に形成されている絶縁層と、を有し、第1電極、第2電極、有機半導体層が、絶縁層上に形成され、隔壁のぬれ性が、絶縁層のぬれ性よりも小さいことが好ましい。これにより、有機半導体インキが絶縁層上に適度に広がりつつ、隔壁よりも面方向内側に配置されやすくなる。
基材の他方主面上に形成されている第3電極と、を有し、隔壁のぬれ性が、基材のぬれ性よりも小さいことが好ましい。これにより、有機半導体インキが基材上に適度に広がりつつ、隔壁よりも面方向内側に配置されやすくなる。
隔壁のぬれ性が、第1電極および第2電極のぬれ性よりも小さいことが好ましい。これにより、隔壁を越えて面方向外側に有機半導体インキがぬれ広がることが抑制される。
第1電極は、基材の一方主面上に形成されている下側第1電極と、下側第1電極上に形成されている上側第1電極とを有しており、第2電極は、基材の一方主面上に形成されている下側第2電極と、下側第2電極上に形成されている上側第2電極とを有しており、上側第1電極のぬれ性が、下側第1電極のぬれ性よりも小さく、上側第2電極のぬれ性が、下側第2電極のぬれ性よりも小さいことが好ましい。上側に配置される電極よりも下側に配置される電極のぬれ性が大きければ、有機半導体インキは上側の電極よりも下側の電極と接触しやすくなる。電極と有機半導体層の接触面積が大きいほど下側電極から有機半導体層、或いは有機半導体層から下側電極のキャリア注入効率が増加し、素子の動作速度が向上する。
隔壁は、第1電極と第2電極の少なくとも一部よりも基材の厚み方向に高く形成されていることが好ましい。これにより、隔壁を越えて面方向外側に有機半導体インキが広がることがより一層抑制される。
また、上記目的を達成し得た本発明の能動素子の製造方法は;基材の一方主面上に第1導電層を形成する工程と;第1導電層上に第2導電層を形成する工程と;第2導電層上にマスク層を形成する工程と;第1導電層および第2導電層をエッチング液に接触させて、第1導電層および第2導電層のマスク層で覆われていない領域を除去することにより、基材の一方主面上に隣り合う第1電極および第2電極と、基材の一方主面上の第1電極および第2電極が形成されている領域とは異なる領域であって、第1電極および第2電極の間の領域の外側に隔壁と、を形成する工程と;基材の一方主面上であって、少なくとも第1電極と第2電極の間の領域を覆うように有機半導体層を形成する工程と;を含む点に要旨を有する。本発明の能動素子の製造方法は、隔壁が導電材料であるため、第1電極、第2電極を形成する工程で隔壁を一緒に形成することが可能となり、別途隔壁を設ける工程を省略することができる。加えて、本発明では、第1電極と第2電極に対する隔壁の位置ズレが抑制されるため、有機半導体インキのぬれ広がりを制御しやすくなる。
本発明の能動素子の製造方法は、有機半導体層を形成する前に;第1電極および第2電極および隔壁を覆うマスク層を剥離する工程と;第2導電層上の少なくとも隔壁を構成する部分に他のマスク層を形成する工程と;第1電極および第2電極を他のエッチング液に接触させて、第2導電層の他のマスク層で覆われていない領域を除去することにより、第1電極および第2電極の少なくとも一部を露出させる工程と;を含むことが好ましい。第1電極および第2電極の少なくとも一部が露出することにより、隔壁は、第1電極と第2電極の少なくとも一部よりも厚み方向に高く形成されるため、隔壁を越えて面方向外側に有機半導体インキが広がることがより一層抑制される。
本発明の能動素子の製造方法において、第1導電層の材料がITOであり、第2導電層の材料がCuであることが好ましい。ITOは、有機半導体層との間のエネルギー障壁が低く、有機半導体層へのキャリア注入効率が高いからである。Cuは導電率が高いため、能動素子の動作速度の向上に寄与する。また、Cuは安価であるから、能動素子の生産性を高めることができる。
本発明の能動素子とその製造方法は、隔壁が導電材料であるため、電極を形成する工程で隔壁を一緒に形成することが可能となり、別途隔壁を設ける工程を省略することができる。加えて、本発明では、第1電極と第2電極に対する隔壁の位置ズレが抑制されるため、有機半導体インキのぬれ広がりを制御しやすくなる。さらに、本発明は、基材としてフィルムを用いた場合に成膜や熱処理等の熱プロセスが繰り返し行われても、電極に対する隔壁の位置ズレが生じ難いものである。
本発明の能動素子の平面図を表す。 図1に示した能動素子のII−II断面図を表す。 本発明の能動素子の平面図の変形例を表す。 図3に示した能動素子のIV−IV断面図を表す。 図4に示した能動素子の断面図の変形例を表す。 図4に示した能動素子の断面図の変形例を表す。 図4に示した能動素子の断面図の変形例を表す。 図1に示した能動素子の平面図の変形例を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 本発明の能動素子の製造方法を示す工程断面図を表す。 導電材料に対する有機半導体インキのぬれ広がり幅の評価方法を示す概略図を表す。 Cuに対する有機半導体インキのぬれ広がりの結果を示す写真を表す。 Auに対する有機半導体インキのぬれ広がりの結果を示す写真を表す。 ITOに対する有機半導体インキのぬれ広がりの結果を示す写真を表す。 IGZOに対する有機半導体インキのぬれ広がりの結果を示す写真を表す。
以下、実施の形態に基づき本発明をより具体的に説明するが、本発明はもとより下記実施の形態によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。また、図面における種々部材の寸法比は、本発明の特徴を理解に資することを優先しているため、実際の寸法比とは異なる場合がある。
1.能動素子
本発明において能動素子は、信号増幅や整流を行う素子であり、例えばトランジスタ、サイリスタ、ダイオード等の素子である。これらの応用例としては、例えば、ディスプレイ、タッチパネル、太陽電池、半導体レーザ、圧力センサー、生体センサー等がある。
本発明において能動素子は、厚み方向と面方向を有する。能動素子の厚み方向は、基材、第1電極、第2電極、有機半導体層が積層される方向であり、能動素子の面方向は、厚み方向と直交する方向である。
図1は、本発明の能動素子の平面図を表し、図2は、図1に示した能動素子のII−II断面図を表す。図1〜図2に示すように、本発明の能動素子1は、基材2と、第1電極5と、第2電極6と、有機半導体層9と、隔壁12と、を有する。
基材2は、一方主面と他方主面を有しており、第1電極5、第2電極6、有機半導体層9を支持するために設けられる。
基材2は、例えば、ポリエチレンナフタレート(PEN)、ポリエチレンテレフタレート(PET)、ポリイミド(PI)等の高分子フィルムからなるフレキシブル基板や、ガラス基板等のリジッド基板が好ましく用いられる。
基材2の折れや破れを防止するために、基材2の厚みは、例えば5μm以上であることが好ましく、10μm以上であることがより好ましく、18μm以上であることがさらに好ましい。他方、能動素子1の薄型化の観点からは、基材2の厚みは、200μm以下であることが好ましく、150μm以下であることがより好ましく、125μm以下であることがさらに好ましい。
後述するように、基材2が絶縁層を兼ねるフィルムの場合には、基材2の厚みは、10μm以下であることが好ましく、7μm以下であることがより好ましく、5μm以下であることがさらに好ましく、0.1μm以上であることが好ましく、0.5μm以上であることがより好ましく、1μm以上であることがさらに好ましい。
図1に示すように、本発明の能動素子1は、基材2の一方主面上に隣り合って形成されている第1電極5および第2電極6とを有する。
第1電極5、第2電極6、後述する第3電極11(以下、まとめて「電極」と称することもある)は能動素子1を動作させるために電気的に接続されるものであり、例えば、能動素子1がトランジスタの場合には、第1電極5はソース電極に相当し、第2電極6はドレイン電極に相当し、第3電極11はゲート電極に相当する。
電極の材料は、例えば、Cu、Al、Ag、C、Ni、Au、ITO、ZnO、IGO、IGZO、カーボンナノチューブ、グラフェン、グラファイト等の導電性材料を用いることができる。
電極は、例えば、フォトリソグラフィ法や印刷法によって形成することができる。第1電極5と第2電極6の相対位置の精度を向上させる観点からは、第1電極5および第2電極6は、フォトリソグラフィ法によって形成されることが好ましい。
電極の厚みは、必要な導電率を確保するために、例えば、5nm以上であることが好ましく、10nm以上であることがより好ましく、20nm以上であることがさらに好ましい。電極の厚みの上限は特に制限されないが、能動素子1全体の厚みが増大するのを抑制し、フォトリソグラフィ法を用いる場合にエッチング時間を短縮する観点から、例えば、1μm以下であることが好ましく、700nm以下であることがより好ましく、500nm以下であることがさらに好ましい。
第1電極と第2電極は隣り合って形成されていればよく、第1電極の一つの辺と第2電極の一つの辺が対向して配置されていてもよい。例えば、図1では、第1電極5の一辺5Cと、第2電極の一辺6Cが対向するように配置されている。
図2〜図3に示すように、第1電極5または第2電極6は積層されていてもよい。詳細には、第1電極5は、基材2の一方主面上に形成されている下側第1電極5Aと、下側第1電極5A上に形成されている上側第1電極5Bとを有していてもよい。第1電極5と同様に、第2電極6は、基材2の一方主面上に形成されている下側第2電極6Aと、下側第2電極6A上に形成されている上側第2電極6Bとを有してもよい。下側に配置される電極材料と、上側に配置される電極材料を適切に選択することにより能動素子1の性能を高められる。
上側第1電極5Bのぬれ性が、下側第1電極5Aのぬれ性よりも小さく、上側第2電極6Bのぬれ性が、下側第2電極6Aのぬれ性よりも小さいことが好ましい。上側に配置される電極よりも下側に配置される電極のぬれ性が大きければ、有機半導体インキは上側の電極よりも下側の電極と接触しやすくなる。電極と有機半導体層9の間のエネルギー障壁の大きさにもよるが、電極と有機半導体層9の接触面積が大きいほど下側電極から有機半導体層、或いは有機半導体層9から下側電極に注入される電荷の割合(キャリア注入効率)が増加し、素子の動作速度が向上する。なお、「ぬれ性」については後述する。
下側に配置される下側第1電極5Aや下側第2電極6Aとしては、有機半導体層9に対するぬれ性が高く、キャリア注入効率が高い材料、例えばITOが好ましく用いられる。他方、上側に配置される電極としては、能動素子1の動作速度を高めるために、導電率や移動度が高い材料、例えばCuが用いられることが好ましい。
上側第1電極5Bの面積は、下側第1電極5Aの面積より大きくてもよい(図示せず)。この場合、上側第1電極5Bの材料として、導電率や移動度が高い材料を採用することにより、能動素子1の動作速度を高められる。同様の理由から、上側第2電極6Bの面積は、下側第2電極6Aの面積より大きくてもよい(図示せず)。
次に、図3〜図4を用いて、上側第1電極5Bの面積が下側第1電極5Aの面積より小さい例について説明する。図3は、図1に示した能動素子の平面図の変形例を表し、図4は、図3の能動素子のIV−IV断面図を表す。図3〜図4に示すように、上側第1電極5Bの面積は、下側第1電極5Aの面積より小さくてもよい。この場合、下側第1電極5Aの材料として、キャリア注入効率が高い材料を選択すれば、電極から有機半導体層9には効率的にキャリアが注入されるため、能動素子1の性能を向上することができる。また、下側第1電極5Aの材料として、有機半導体インキに対するぬれ性が高い材料を採用すれば、下側第1電極5Aと有機半導体層9の接触面積を増大することができるため、より一層キャリア注入効率が向上する。第1電極5と同様の理由から、上側第2電極6Bの面積は、図3に示すように、下側第2電極6Aの面積より小さくてもよい。
例えば、下側第1電極5Aと上側第1電極5Bの電極幅の差の下限は特に制限されず、例えば、1μm以上が好ましく、3μm以上がより好ましく、5μm以上がさらに好ましい。他方、下側第1電極5Aと上側第1電極5Bの電極幅の差の上限も特に制限されるものではなく、例えば、20μm以下が好ましく、18μm以下がより好ましく、15μm以下がさらに好ましい。下側第2電極6Aと上側第2電極6Bの電極幅の差も、上記範囲に好ましく設定される。
第1電極5と第2電極6の間隔は特に制限されないが、例えば第1電極5がソース電極で、第2電極6がドレイン電極であるトランジスタの場合には、第1電極5と第2電極6の間の長さであるチャネル長は20μm以下であることが好ましく、15μm以下であることがより好ましく、10μm以下であることがさらに好ましい。チャネル長が短いほど、トランジスタの処理速度と集積度を高めることができる。
図5〜図7は、図4に示した能動素子の断面図の変形例を表す。図5に示すように、本発明の能動素子1は、有機半導体層9上に形成されている絶縁層10と、絶縁層10上に形成されている第3電極11と、を有していることが好ましい。この場合、第1電極5をソース電極、第2電極6をドレイン電極、第3電極11をゲート電極とすると、ソース電極およびドレイン電極に対してゲート電極が上側に配置されるトップゲート型のトランジスタを構成することができる。
図6に示すように、本発明の能動素子1は、基材2の一方主面上に形成されている第3電極11と、第3電極11上に形成されている絶縁層10と、を有していてもよい。この場合、第1電極5をソース電極、第2電極6をドレイン電極、第3電極11をゲート電極とすると、ソース電極およびドレイン電極に対してゲート電極は下側(基材2に近い側)に配置されるボトムゲート型のトランジスタが構成することができる。
能動素子1がトランジスタの場合、絶縁層10はゲート絶縁膜として機能する。絶縁層10は、SiO2、SiON等の絶縁性材料から好ましく形成される。
漏れ電流の抑制の観点から、絶縁層10の厚みは、200nm以上であることが好ましく、250nm以上であることがより好ましく、300nm以上であることがさらに好ましい。他方、能動素子1の微細化の観点からは、絶縁層10の厚みは600nm以下であることが好ましく、550nm以下であることがより好ましく、500nm以下であることがさらに好ましい。
図7に示すように、本発明の能動素子1は、基材2の他方主面上に形成されている第3電極11を有していてもよい。この場合、第1電極5をソース電極、第2電極6をドレイン電極、第3電極11をゲート電極とすると、基材2がゲート絶縁膜を兼ねているトランジスタを構成することができる。
図2に示すように、有機半導体層9は、基材2の一方主面上であって、少なくとも第1電極と第2電極の間の領域を覆うように形成されている。有機半導体層9は、トランジスタの場合にはチャネル領域として機能する。有機半導体層9の材料としては、例えば、ペンタセン、アントラセン、テトラセン、ルブレン、ポリアセチレン、ポリチオフェン、フラーレン、カーボンナノチューブ等を用いることができる。
有機半導体層9の厚みの上限は特に制限されないが、薄型の能動素子1を得るためには、有機半導体層9の厚みは、例えば、200nm以下であることが好ましく、150nm以下であることがより好ましく、100nm以下であることがさらに好ましい。
有機半導体層9は、印刷法によって好ましく形成される。詳細には、有機半導体の分子を塗布用の有機溶媒に分散させた混合液体(以下、「有機半導体インキ」と称する)を、基材2に塗布した後、乾燥させることにより形成される。
印刷法によって有機半導体層9が形成される場合、有機溶媒としては、例えばメシチレン、トルエン、クロロホルム、p−ジイソプロピルベンゼン、ベンジルアルコールやこれらの混合溶媒を用いることができる。
隔壁12は、有機半導体インキのぬれ広がりを制御するために設けられる。図1に示すように、隔壁12は基材2の一方主面上であって、有機半導体層9よりも面方向外側で、かつ第1電極5および第2電極6が形成されている領域とは異なる領域に形成されている。
隔壁12が形成される位置は特に制限されないが、隔壁12と、第1電極5および第2電極6を絶縁して能動素子1の動作速度を確保する観点から、図1に示すように、隔壁12は、第1電極5および第2電極6と接していない。すなわち、隔壁12は、基材2の面方向において、第1電極5および第2電極6よりも外側に配置されることが好ましい。
図1に示すように、隔壁12は、有機半導体層9を配線を除いて可能な限りとり囲むように配置されることが好ましい。これにより、有機半導体インキのぬれ広がりを確実に堰き止めることができる。
図1では、第1電極5は、上側第1電極5B、上側第2電極6Bが、それぞれ下側第1電極5A、下側第2電極6Aよりも外側に配置されている。このため、隔壁12は、第1電極5および第2電極6と接しない範囲で、有機半導体層9を取り囲むように配置されている。
図1の平面図では、2つのコの字形状の隔壁12が示されている。しかし、隔壁12の形状を単純にする観点からは、図8に示すように、平面視において、隔壁12A、12Bが第1電極5および第2電極6から形成されるチャネル領域の上側および下側に平行な帯状に設けられてもよい。
隔壁12は、少なくとも1つ設けられていればよく、複数設けられていてもよい。多様な電極形状を考慮しつつ有機半導体インキのぬれ広がりを堰き止めるためには、図1、図3に示すように、隔壁12が複数形成されており、一の隔壁12Aと他の隔壁12Bとの間に、有機半導体層9が形成されていることが好ましい。図1、図3では、第1電極5、第2電極6は面方向外側(第1電極5の左側と第2電極6の右側)に突出するように形成されており、当該突出部分が配線(図示せず)と接続される。これにより、第1電極5、第2電極6の面方向外側に突出している部分を避けつつ、有機半導体インキのぬれ広がりが堰き止められる。
隔壁12が複数形成されている場合、一の隔壁12Aと他の隔壁12Bの配置関係は制限されず、例えば、一の隔壁12Aと他の隔壁12Bを対向して配置することもできる。
図8に示すように、第1電極5の一つの辺5Cと第2電極6の一つの辺6Cが対向して配置されており、一の隔壁12Aと他の隔壁12Bが対向して配置されており、第1電極5の一つの辺5Cと第2電極6の一つの辺6Cの対向方向と、一の隔壁12Aと他の隔壁12Bの対向方向が直交していることが好ましい。第1電極5、第2電極6、一の隔壁12A、他の隔壁12Bの4つによって、有機半導体インキのぬれ広がりを四方向から堰き止めることができる。
また、能動素子1の面方向のサイズを小さくするためには、図8に示すように、隔壁12は第1電極5および第2電極6よりも左右方向の内側に形成されてもよい。
隔壁12は、導電材料である。従来、隔壁12の材料として絶縁性材料を用いる場合には、電極を形成する工程とは別に隔壁12を設ける工程が必要であった。これに対して本発明では、隔壁12が導電材料であるため、電極を形成する工程で隔壁12を一緒に形成することが可能となり、別途隔壁12を設ける工程を省略することができる。加えて、本発明では、第1電極5と第2電極6に対する隔壁12の位置ズレが抑制されるため、有機半導体インキのぬれ広がりを制御しやすい。
隔壁12の導電材料は、例えば、Cu、Al、Ag、C、Ni、Au、ITO、ZnO、IGO、IGZO、カーボンナノチューブ、グラフェン、グラファイト等である。
隔壁12の導電材料がCuであることが好ましい。後述する検証によれば、Cuのぬれ性は他の導電材料(Au、ITO、IGZO)に非常に比べて低いため、隔壁12の材料としてCuを用いれば、有機半導体層9が面方向外側に過度に広がることが抑制される。
本発明において、隔壁12のぬれ性とは、有機半導体層9を形成する有機半導体インキの隔壁12に対するぬれ性を意味する。隔壁12のぬれ性が高いほど、隔壁12上にある有機半導体インキは面方向に広がりやすくなる。同様に、基材2のぬれ性とは、有機半導体層9を形成する有機半導体インキの基材2に対するぬれ性を意味し、電極のぬれ性とは、有機半導体層9を形成する有機半導体インキの電極に対するぬれ性を意味する。
ぬれ性は、具体的には以下の指標によって評価することができる。
(1)接触角
接触角は、液体面と固体面のなす角度であり、JIS R 3257:1999 基板ガラス表面のぬれ性試験方法に基づき測定される。液体の有機半導体インキの接触角が直接的に測定されることが望ましいが、より簡便にぬれ性を評価するために、有機半導体インキの接触角が水の接触角に比例するとみなして、水の接触角を測定してもよい。
隔壁12上にある有機半導体インキが面方向に広がり過ぎることを抑止するために、隔壁12と有機半導体インキの接触角は、70度以上であることが好ましく、90度以上であることがより好ましく、110度以上であることがさらに好ましい。
(2)表面自由エネルギー
ぬれ性の指標として固体表面の分子間力を数値化した表面自由エネルギーγS(単位:N/m)を用いることもできる。表面自由エネルギーは接触角と測定液の表面張力の値を用いて、以下の拡張Fowkes式(1)式とYoung式(2)式から求めることができる。なお、接触角の測定液は純水、流動パラフィン、グリセリン、ヨウ化メチレン、n−ヘキサデカン、α−ブロモナフタレンなどから選択することができる。
γL(1+cosθ)/2=(γSd×γLd)1/2+(γSp×γLp)1/2+(γSh×γLh)1/2・・・(1)
γS=γSd+γSp+γSh・・・(2)
γL:測定液の表面張力
γLd:測定液の表面張力分散成分
γLp:測定液の表面張力極性成分
γLh:測定液の表面張力水素結合成分
γS:表面自由エネルギー
γSd:表面自由エネルギー分散成分
γSp:表面自由エネルギー極性成分
γSh:表面自由エネルギー水素結合成分
隔壁12の表面自由エネルギーが小さければ、有機半導体インキの隔壁12に対する接着力は小さくなるため、有機半導体インキは面方向に広がりにくくなる。したがって、隔壁12の表面自由エネルギーは小さいことが好ましい。
図5に示すように、能動素子1が、有機半導体層9上に形成されている絶縁層10と、絶縁層10上に形成されている第3電極11と、を有している場合には、有機半導体層9を形成する有機半導体インキは基材2上では適度に広がりつつ、隔壁12よりも面方向内側に配置されることが望まれる。このため、隔壁12のぬれ性が、基材2のぬれ性よりも小さいことが好ましい。
他方、図6に示すように、能動素子1が、基材2の一方主面上に形成されている第3電極11と、第3電極11上に形成されている絶縁層10と、を有し、第1電極5、第2電極6、有機半導体層9が、絶縁層10上に形成される場合には、有機半導体層9を形成する有機半導体インキは、絶縁層10上に適度に広がりつつ、隔壁12よりも面方向内側に配置されることが望まれる。このため、隔壁12のぬれ性が、絶縁層10のぬれ性よりも小さいことが好ましい。
図7に示すように、能動素子1が基材2の他方主面上に形成されている第3電極11を有する場合には、有機半導体層9を形成する有機半導体インキは基材2上では適度に広がりつつ、隔壁12よりも面方向内側に配置されることが望ましいため、隔壁12のぬれ性が、基材2のぬれ性よりも小さいことが好ましい。
隔壁12のぬれ性が、第1電極5および第2電極6のぬれ性よりも小さいことが好ましい。これにより、隔壁12を越えて面方向外側に有機半導体インキがぬれ広がることが抑制される。
図2に示すように、隔壁12は、複数の導電材料が積層されて構成されてもよい。すなわち、隔壁12は、基材2の主面上に形成されている下側隔壁13と、下側隔壁13上に形成されている上側隔壁14の積層体であってもよい。例えば、電極を複数の導電材料を用いて積層する際に隔壁12も一緒に形成される場合には、隔壁12は、電極と同じ積層構造を有する。この場合、有機半導体インキの上側隔壁14に対するぬれ性が、下側隔壁13のぬれ性よりも低いことが好ましい。これにより、上側隔壁14を越えて面方向外側に有機半導体インキが広がることが抑制される。
隔壁12は、第1電極5と第2電極6の少なくとも一部よりも基材の厚み方向に高く形成されていることが好ましい。これにより、隔壁12を越えて面方向外側に有機半導体インキが広がることがより一層抑制される。
隔壁12の厚み方向の高さの下限は特に制限されないが、隔壁12の高さは、例えば、第1電極5および第2電極6の高さの1.2倍以上であることが好ましく、1.5倍以上であることがより好ましく、1.8倍以上であることがさらに好ましい。
2.能動素子の製造方法
図9〜図19は、本発明の能動素子の製造方法を示す工程断面図を表す。
本発明の能動素子の製造方法は、
(1)基材の一方主面上に第1導電層を形成する工程と、
(2)第1導電層上に第2導電層を形成する工程と、
(3)第2導電層上にマスク層を形成する工程と、
(4)第1導電層および第2導電層をエッチング液に接触させて、第1導電層および第2導電層マスク層で覆われていない領域を除去することにより、基材の一方主面上に隣り合う第1電極および第2電極と、基材の一方主面上の第1電極および第2電極が形成されている領域とは異なる領域であって、第1電極および第2電極の間の領域の外側に隔壁と、を形成する工程と、
(8)基材の一方主面上であって、少なくとも第1電極と第2電極の間の領域を覆うように有機半導体層を形成する工程と、を含むものである。
また、能動素子1の性能を高めるために、本発明の能動素子1の製造方法は、有機半導体層を形成する工程(8)の前に、
(5)第1電極および第2電極および隔壁を覆うマスク層を剥離する工程と、
(6)第2導電層上の少なくとも隔壁を構成する部分に他のマスク層を形成する工程と、
(7)第1電極および第2電極を他のエッチング液に接触させて、第2導電層の他のマスク層で覆われていない領域を除去することにより、第1電極および第2電極の少なくとも一部を露出させる工程と、
を含んでいてもよい。工程(6)および(7)を実施することにより、下側第1電極5Aに対する上側第1電極5Bの大きさや、下側第2電極6Aに対する上側第2電極6Bの大きさを調整することができる。各工程の詳細について説明する。
(1)基材の一方主面上に第1導電層を形成する工程
図9に示すように、基材2を準備する。図示していないが、基材2の主面上には、密着層、平坦化層、光学調整層等が形成されてもよい。また、基材2には、端子電極やビア電極を形成するために、基材2を厚み方向に貫通する貫通孔(図示せず)を形成してもよい。貫通孔の形成には、針状物による穿刺、パンチング、レーザー加工等を用いることができる。
図10に示すように、基材2の一方主面上に第1導電層3を形成する。第1導電層3は、ソース電極、ドレイン電極、ゲート電極、端子電極、ビア電極等の各種電極を形成するためのものである。
第1導電層3を形成する方法は特に限定されず、例えば、真空蒸着法やスパッタリング法を用いることができる。また、基材2に厚み方向に貫通する貫通孔が形成されない場合には、箔状に形成された導電性材料を貼り付けることにより第1導電層3を成膜することもできる。
(2)第1導電層上に第2導電層を形成する工程
図11に示すように、第1導電層3上に第2導電層4を形成する。第1導電層3と同様に、第2導電層4もソース電極、ドレイン電極、ゲート電極、端子電極、ビア電極等の各種電極を形成するためのものである。
第2導電層4を形成する方法は特に限定されず、第1導電層3の成膜と同様に、例えば、真空蒸着法やスパッタリング法を用いることができる。また、基材2に厚み方向に貫通する貫通孔が形成されない場合には、箔状に形成された導電性材料を貼り付けることにより第2導電層4を成膜することもできる。
第1導電層3と第2導電層4の材料は、例えば、Cu、Al、Ag、C、Ni、Au、ITO、ZnO、IGO、IGZO、カーボンナノチューブ、グラフェン、グラファイト等の導電性材料を用いることができる。中でも、第1導電層3の材料がITOであることが好ましい。ITOは、有機半導体層9との間のエネルギー障壁が低く、有機半導体層9へのキャリア注入効率が高いからである。他方、第2導電層4の材料は、Cuであることが好ましい。Cuは導電率が高いため、能動素子1の動作速度の向上に寄与する。また、Cuは安価であるから、能動素子1の生産性を高めることができる。
(3)第2導電層上にマスク層を形成する工程
図12に示すように、第2導電層4上にマスク層20a、20b、20cを形成する。マスク層20aおよび20b、20cはそれぞれ第1電極5および第2電極6、隔壁12の形成位置を決める。
マスク層の具体的な形成方法は以下のとおりである。第2導電層4の上に、ドライフィルムレジストや液体レジスト等の感光性樹脂組成物(感光性樹脂以外に硬化剤、溶剤等を含む。以下、単に「感光性樹脂」という)を塗布する。感光性樹脂には、露光部分が現像液に対して不溶性となるネガ型と、露光部分が現像液に対して可溶性となるポジ型があるが、以下ではネガ型の感光性樹脂を例にして説明する。第2導電層4上にレジストが塗布され、当該レジストの上から電子ビームや光(紫外線)を照射して、レジストに所定の回路形状を描画する。レジストには、第1電極5と第2電極6(例えば、トランジスタの場合には、ソース電極とドレイン電極)、隔壁12の形状が描画される。
露光装置(図示していない)を用いて、基材2の一方主面側からレジストを露光することによって、レジストに対して回路形状の転写、焼き付けを行う。
レジストに現像液を接触させることによって、各レジストの未露光部分は現像液に対して溶解する。その結果、図12に示すように、レジスト露光部分がマスク層20a、20b、20cとして第2導電層4上に残る。
マスク層は、ドライフィルムレジストや液体レジストで形成することができるが、ドライフィルムレジストで形成されていることが好ましい。マスク層が液体レジストで形成されている場合と比較して、レジストを塗布した後の溶剤乾燥が不要なため、生産性が高められる。
(4)第1導電層および第2導電層をエッチング液に接触させて、第1導電層および第2導電層のマスク層で覆われていない領域を除去することにより、基材の一方主面上に隣り合う第1電極および第2電極と、基材の一方主面上の第1電極および第2電極が形成されている領域とは異なる領域であって、第1電極および第2電極の間の領域の外側に隔壁とを形成する工程
第1導電層3および第2導電層4をエッチング液に接触させる。この操作によって、図13に示すように、第1導電層3および第2導電層4のマスク層で覆われていない領域が除去される。
このように、本発明では、隔壁12が導電材料であるため、第1電極5、第2電極6を形成する工程で隔壁12を一緒に形成することが可能となり、別途隔壁を設ける工程を省略することができる。加えて、本発明では、第1電極5と第2電極6に対する隔壁12の位置ズレが抑制されるため、有機半導体インキのぬれ広がりを制御しやすくなる。
(5)第1電極および第2電極および隔壁を覆うマスク層を剥離する工程
第1電極5、第2電極6、隔壁12上に形成されたマスク層を剥離液に接触させて溶解することにより、第1電極5および第2電極6および隔壁12を覆うマスク層を剥離する。その結果、図14に示すように、基材2の一方の主面上に第1電極5と、第2電極6と、隔壁12とが形成される。第1電極5および第2電極6は隣り合って形成されている。また、隔壁12は、第1電極5および第2電極6が形成されている領域とは異なる領域であって、第1電極5および第2電極6の間の領域の外側に形成されている。第1導電層3上に第2導電層4を形成していたため、第1電極5は、第1導電層3から形成された下側第1電極5Aと、第2導電層4から形成された上側第1電極5Bとを有している。また、第1電極5と同様に、第2電極6は、第2導電層4から形成された下側第2電極6Aと、上側第2電極6Bを有している。
(6)第2導電層上の少なくとも隔壁を構成する部分に他のマスク層を形成する工程
図15に示すように、隔壁12がエッチングされるのを防ぐために、第2導電層4上の少なくとも隔壁12を構成する部分に他のマスク層20dを形成してもよい。他のマスク層の形成方法は、上述したマスク層20a、20b、20cの形成方法と同様である。
(7)第1電極および第2電極を他のエッチング液に接触させて、第2導電層の他のマスク層で覆われていない領域を除去することにより、第1電極および第2電極の少なくとも一部を露出させる工程
図16に示すように、第1電極5および第2電極6を他のエッチング液に接触させて、第2導電層4の他のマスク層で覆われていない領域を除去することにより、第1電極および第2電極の少なくとも一部を露出させてもよい。具体的には、第1電極5および第2電極6を他のエッチング液に接触することにより、上側第1電極5Bと、上側第2電極6Bを除去する。ここで用いる他のエッチング液としては、第1導電層3を除去せず、第2導電層4を除去するエッチング液を選択する。
図17に示すように、他のマスク層20dを剥離液に接触させて溶解することにより、他のマスク層20dを除去する。図14と比べると、隔壁12が、第1電極5と第2電極6の少なくとも一部よりも厚み方向に高く形成されている。これにより、有機半導体層9を形成する工程(5)において、隔壁12を越えて面方向外側に有機半導体インキが広がることがより一層抑制される。
(8)基材の一方主面上であって、少なくとも第1電極と第2電極の間の領域を覆うように有機半導体層を形成する工程
基材2の一方主面上であって、少なくとも第1電極5と第2電極6の間の領域を覆うように有機半導体層9を形成する。これにより、第1導電層3および第2導電層4が除去された基材2の一方の主面上に有機半導体層9が形成された能動素子1を製造することができる。なお、工程(6)および(7)を実施しない場合には、図2に示すような能動素子1が得られ、工程(6)および(7)を実施した場合には、図18に示す能動素子1が得られる。
トップゲート型のトランジスタを得るために、工程(8)の後、次の工程(9)を実施することができる。
(9)有機半導体層9上に絶縁層10を形成し、絶縁層10上に第3電極11を形成する工程
図19に示すように、有機半導体層9上に絶縁層10を形成する。次いで、図5に示すように絶縁層10上に第3電極11を形成する。ここで、図5、図19は、いずれも工程(6)〜(7)を実施した場合の例を表している。
このように、工程(9)を実施することにより、第1電極5、第2電極6、第3電極11がそれぞれソース電極、ドレイン電極、ゲート電極に相当するトップゲート型のトランジスタを製造することができる。
また、ボトムゲート型のトランジスタを得るために、工程(1)の前に以下の工程(10)を実施することができる。
(10)基材2の一方主面上に第3電極11を形成し、第3電極11上に絶縁層10を形成する工程
基材2を準備し、基材2の一方主面上に第3電極11を形成する。第3電極11の形成は、印刷法やフォトリソグラフィ法を用いることができる。フォトリソグラフィ法を用いる場合には、第1電極5、第2電極6の形成と同様に、第3導電層(図示せず)を形成した後、第3導電層上に所望の形状のマスク層を形成し、第3導電層をエッチング液に接触させることにより、第3電極11を形成する。
次いで、第3電極11上に絶縁層10を形成する。
工程(10)を実施することによって、図6に示すように、第1電極5、第2電極6、第3電極11がそれぞれソース電極、ドレイン電極、ゲート電極に相当するボトムゲート型のトランジスタを製造することができる。ここで、図6は工程(6)〜(7)を実施した場合の例を表している。
(検証)
以下に示す印刷装置を用いて、縦方向と横方向を有するCu、Au、ITO、IGZOの導電材料に対して、図20に示すように、有機半導体インキを用いて長さ750μmの線を印刷し、有機半導体インキのぬれ広がりが収まった後に縦方向および横方向における有機半導体インキのぬれ広がり幅をそれぞれ3回ずつ測定した。縦方向および横方向におけるインキのぬれ広がり幅の測定値(単位:μm)と、3回の測定値の平均(単位:μm)を表1に示す。また、導電材料がCu、Au、ITO、IGZOの場合のインキのぬれ広がりの様子を、図21、図22、図23、図24にそれぞれ表す。
<描画条件>
印刷装置:富士フィルム株式会社製
Ink−Jet (Dimatix(登録商標) DMP−2831)
有機半導体インキ:有機半導体;dif−TES−ADT 2wt%
溶媒;メシチレン
表1、図21〜図24に示すように、Cuの縦方向および横方向における有機半導体インキのぬれ広がり幅は、他の導電材料(Au、ITO、IGZO)と比較して極めて小さかった。具体的には、横方向におけるぬれ広がり幅は、いずれの導電材料でも描画した線の長さに概ね比例するのに対して、Cuの縦方向におけるぬれ広がり幅は、他の導電材料の約1/4以下であった。この結果から、Cuの有機半導体インキに対するぬれ性は、他の導電材料と比較して低いことから、Cuは隔壁12の材料として最も好ましいことが分かった。
1:能動素子
2:基材
3:第1導電層
4:第2導電層
5:第1電極
5A:下側第1電極
5B:上側第1電極
6:第2電極
6A:下側第2電極
6B:上側第2電極
9:有機半導体層
10:絶縁層
11:第3電極
12、12A、12B:隔壁
13:下側隔壁
14:上側隔壁
20a、20b、20c、20d:マスク層

Claims (13)

  1. 基材と、
    該基材の一方主面上に隣り合って形成されている第1電極および第2電極と、
    前記基材の一方主面上であって、少なくとも前記第1電極と前記第2電極の間の領域を覆うように形成されている有機半導体層と、
    前記基材の一方主面上であって、前記有機半導体層よりも面方向外側で、かつ前記第1電極および前記第2電極が形成されている領域とは異なる領域に形成されている隔壁と、を有し、
    前記隔壁は、導電材料であることを特徴とする能動素子。
  2. 前記隔壁が複数形成されており、
    一の前記隔壁と他の前記隔壁との間に、前記有機半導体層が形成されている請求項1に記載の能動素子。
  3. 前記第1電極の一つの辺と前記第2電極の一つの辺が対向して配置されており、
    一の前記隔壁と他の前記隔壁が対向して配置されており、
    前記第1電極の一つの辺の前記第2電極の一つの辺の対向方向と、一の前記隔壁と他の前記隔壁の対向方向が直交している請求項2に記載の能動素子。
  4. 前記隔壁の前記導電材料がCuである請求項1〜3のいずれか一項に記載の能動素子。
  5. 前記有機半導体層上に形成されている絶縁層と、
    該絶縁層上に形成されている第3電極と、を有し、
    前記隔壁のぬれ性が、前記基材のぬれ性よりも小さい請求項1〜4のいずれか一項に記載の能動素子。
  6. 前記基材の一方主面上に形成されている第3電極と、
    該第3電極上に形成されている絶縁層と、を有し、
    前記第1電極、前記第2電極、前記有機半導体層が、前記絶縁層上に形成され、前記隔壁のぬれ性が、前記絶縁層のぬれ性よりも小さい請求項1〜4のいずれか一項に記載の能動素子。
  7. 前記基材の他方主面上に形成されている第3電極と、を有し、
    前記隔壁のぬれ性が、前記基材のぬれ性よりも小さい請求項1〜4のいずれか一項に記載の能動素子。
  8. 前記隔壁のぬれ性が、前記第1電極および前記第2電極のぬれ性よりも小さい請求項1〜7のいずれか一項に記載の能動素子。
  9. 前記第1電極は、前記基材の一方主面上に形成されている下側第1電極と、該下側第1電極上に形成されている上側第1電極とを有しており、
    前記第2電極は、前記基材の一方主面上に形成されている下側第2電極と、該下側第2電極上に形成されている上側第2電極とを有しており、
    前記上側第1電極のぬれ性が、前記下側第1電極のぬれ性よりも小さく、
    前記上側第2電極のぬれ性が、前記下側第2電極のぬれ性よりも小さい請求項1〜8のいずれか一項に記載の能動素子。
  10. 前記隔壁は、前記第1電極と前記第2電極の少なくとも一部よりも前記基材の厚み方向に高く形成されている請求項1〜9のいずれか一項に記載の能動素子。
  11. 基材の一方主面上に第1導電層を形成する工程と、
    前記第1導電層上に第2導電層を形成する工程と、
    前記第2導電層上にマスク層を形成する工程と、
    前記第1導電層および前記第2導電層をエッチング液に接触させて、前記第1導電層および前記第2導電層の前記マスク層で覆われていない領域を除去することにより、前記基材の一方主面上に隣り合う第1電極および第2電極と、前記基材の一方主面上の前記第1電極および前記第2電極が形成されている領域とは異なる領域であって、前記第1電極および前記第2電極の間の領域の外側に隔壁と、を形成する工程と、
    前記基材の一方主面上であって、少なくとも前記第1電極と前記第2電極の間の領域を覆うように有機半導体層を形成する工程と、を含むことを特徴とする能動素子の製造方法。
  12. 前記有機半導体層を形成する前に、
    前記第1電極および前記第2電極および前記隔壁を覆う前記マスク層を剥離する工程と、
    前記第2導電層上の少なくとも前記隔壁を構成する部分に他のマスク層を形成する工程と、
    前記第1電極および前記第2電極を他のエッチング液に接触させて、前記第2導電層の前記他のマスク層で覆われていない領域を除去することにより、前記第1電極および前記第2電極の少なくとも一部を露出させる工程と、を含む請求項11に記載の能動素子の製造方法。
  13. 前記第1導電層の材料がITOであり、前記第2導電層の材料がCuである請求項11または12に記載の能動素子の製造方法。
JP2015173331A 2015-09-02 2015-09-02 能動素子、および能動素子の製造方法 Active JP6088012B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015173331A JP6088012B1 (ja) 2015-09-02 2015-09-02 能動素子、および能動素子の製造方法
CN201680043593.7A CN107851582B (zh) 2015-09-02 2016-08-04 有源元件及有源元件的制造方法
KR1020177037875A KR101914898B1 (ko) 2015-09-02 2016-08-04 능동 소자 및 능동 소자의 제조 방법
PCT/JP2016/072945 WO2017038372A1 (ja) 2015-09-02 2016-08-04 能動素子、および能動素子の製造方法
US15/542,910 US10008604B2 (en) 2015-09-02 2016-08-04 Active device and method for manufacturing active device
TW105128174A TWI678799B (zh) 2015-09-02 2016-09-01 主動元件及主動元件之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015173331A JP6088012B1 (ja) 2015-09-02 2015-09-02 能動素子、および能動素子の製造方法

Publications (2)

Publication Number Publication Date
JP6088012B1 JP6088012B1 (ja) 2017-03-01
JP2017050432A true JP2017050432A (ja) 2017-03-09

Family

ID=58186056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015173331A Active JP6088012B1 (ja) 2015-09-02 2015-09-02 能動素子、および能動素子の製造方法

Country Status (6)

Country Link
US (1) US10008604B2 (ja)
JP (1) JP6088012B1 (ja)
KR (1) KR101914898B1 (ja)
CN (1) CN107851582B (ja)
TW (1) TWI678799B (ja)
WO (1) WO2017038372A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6088012B1 (ja) 2015-09-02 2017-03-01 日本写真印刷株式会社 能動素子、および能動素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146137A1 (en) * 2007-12-07 2009-06-11 Young-Min Kim Display substrate and method of manufacturing the same
WO2013008269A1 (ja) * 2011-07-11 2013-01-17 パナソニック株式会社 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
WO2013073086A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置
JP2013157525A (ja) * 2012-01-31 2013-08-15 Citizen Holdings Co Ltd 有機トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100539184C (zh) * 2004-02-16 2009-09-09 富士电机电子技术株式会社 双方向元件及其制造方法、半导体装置
KR20080035905A (ko) * 2006-10-20 2008-04-24 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101069050B1 (ko) 2007-03-29 2011-09-29 파이오니아 가부시키가이샤 유기 el 표시장치 및 그 제조방법
JP4678400B2 (ja) * 2007-11-16 2011-04-27 セイコーエプソン株式会社 アクティブマトリクス基板、電気光学装置、電気光学装置の製造方法、及び電子機器
CN101718801B (zh) * 2009-11-27 2011-09-07 中北大学 基于高电子迁移率晶体管hemt的微加速度计
CN102064180A (zh) * 2010-09-26 2011-05-18 友达光电股份有限公司 有源元件、像素结构以及显示面板
US8514474B2 (en) * 2011-08-30 2013-08-20 Delta Electronics, Inc. Three-dimensional display device
JP6088012B1 (ja) 2015-09-02 2017-03-01 日本写真印刷株式会社 能動素子、および能動素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146137A1 (en) * 2007-12-07 2009-06-11 Young-Min Kim Display substrate and method of manufacturing the same
WO2013008269A1 (ja) * 2011-07-11 2013-01-17 パナソニック株式会社 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
WO2013073086A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置
JP2013157525A (ja) * 2012-01-31 2013-08-15 Citizen Holdings Co Ltd 有機トランジスタ

Also Published As

Publication number Publication date
WO2017038372A1 (ja) 2017-03-09
TW201719882A (zh) 2017-06-01
TWI678799B (zh) 2019-12-01
JP6088012B1 (ja) 2017-03-01
CN107851582A (zh) 2018-03-27
KR20180041626A (ko) 2018-04-24
CN107851582B (zh) 2019-02-22
US20180090609A1 (en) 2018-03-29
US10008604B2 (en) 2018-06-26
KR101914898B1 (ko) 2018-11-02

Similar Documents

Publication Publication Date Title
US8436356B2 (en) Thin film transistor substrate, method of fabricating the same and flat display having the same
US20130015444A1 (en) Evaporation mask, method of manufacturing evaporation mask, electronic device, and method of manufacturing electronic device
US9865664B2 (en) Thin film transistor array and manufacturing method of the same
JP2013165175A (ja) 三次元構造を有する薄膜トランジスタ及びその製造方法
US8785263B2 (en) Thin-film transistor substrate and method of manufacturing the same
JP6088012B1 (ja) 能動素子、および能動素子の製造方法
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JPWO2011058611A1 (ja) 薄膜トランジスタの製造方法
WO2017056720A1 (ja) 能動素子、および能動素子の製造方法
TWI469224B (zh) 有機薄膜電晶體及其製造方法
JP6005204B1 (ja) 薄膜トランジスタの製造方法、および薄膜トランジスタ
US10930726B2 (en) Display substrate and preparation method thereof, display panel, and display device
WO2017217080A1 (ja) 能動素子、および能動素子の製造方法
WO2019100438A1 (zh) Tft基板及其制造方法
CN111370426A (zh) 显示背板及其制作方法和显示装置
TWI553880B (zh) 薄膜電晶體基板及其製作方法及顯示器
JP4501444B2 (ja) トランジスタにおける配線構造の形成方法及び電界効果型トランジスタの製造方法
JP2017208488A (ja) 半導体装置の製造方法
JP2017108040A (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP2020161523A (ja) 有機半導体薄膜トランジスタ素子
CN117293160A (zh) 薄膜晶体管、显示面板、显示装置和制备方法
JP2013211356A (ja) 電界効果型トランジスタおよびその製造方法
CN110797410A (zh) 阵列基板、阵列基板的制造方法及显示装置
JP2010135378A (ja) 半導体装置、半導体装置の製造方法、および電子機器
Lau Fully Printed, Flexible, High Performance Carbon Nanotube Top-gated Thin-film Transistors

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170112

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170113

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170202

R150 Certificate of patent or registration of utility model

Ref document number: 6088012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250