TWI692106B - 電晶體及其製造方法 - Google Patents

Abstract

一種製造電晶體的方法，包含：形成包含第一導電層、第一絕緣層、第二導電層以及第二絕緣層的堆疊結構於基材上；對第一絕緣層、第二導電層以及第二絕緣層進行圖案化，以形成貫穿第一絕緣層、第二導電層以及第二絕緣層的至少一開口；形成一半導體層於第二絕緣層上方，且填充開口；移除半導體層位於第二絕緣層上方的部分，其中半導體層殘留在開口內的部分形成至少一半導體通道；以及形成第三導電層於半導體通道上方。

Description

電晶體及其製造方法

本發明是有關於一種電晶體及製造電晶體之方法。

電晶體是一種固態半導體元件，可以用於放大、開關、穩壓、訊號調變和許多其他功能。電晶體中半導體的載子遷移率是影響電晶體性能的重要因子，因此現代的半導體研究者致力於獲得更高的載子遷移率。

本發明之一態樣是提供一種電晶體，能夠具有更高的載子遷移率。此電晶體包含一第一電極、一第一絕緣層、一第二電極、一第二絕緣層、一半導體通道層以及一第三電極。第一絕緣層位於第一電極上方。第二電極位於第一絕緣層上方。第二絕緣層位於第二電極上方。半導體通道層由第一電極向上延伸貫穿第一絕緣層、第二電極和第二絕緣層。第三電極位於第二絕緣層上方，且接觸各半導體通道層的一頂面。

根據本發明的某些實施方式，半導體通道層之 一側壁接觸第一絕緣層、第二電極以及第二絕緣層，其中半導體通道層具有米勒指數(010)的晶面。

根據本發明的某些實施方式，第三電極包含一電洞注入層以及位於電洞注入層上的金屬層，其中電洞注入層接觸半導體通道層的頂面。

根據本發明的某些實施方式，第二絕緣層包含一聚合物絕緣層以及一硬遮罩層，聚合物絕緣層接觸第二電極，且硬遮罩層位於聚合物絕緣層上。

根據本發明的某些實施方式，各半導體通道層的高度實質上等於第一絕緣層、第二電極以及第二絕緣層的厚度總和。

本發明的一態樣是提供一種製造性能更好的電晶體的方法。此方法包含以下操作：形成包含一第一導電層、一第一絕緣層、一第二導電層以及一第二絕緣層的一堆疊結構於一基材上，其中第一導電層、第一絕緣層、第二導電層及第二絕緣層由下而上依序堆疊在基材上；對第一絕緣層、第二導電層以及第二絕緣層進行圖案化，以形成貫穿第一絕緣層、第二導電層以及第二絕緣層的至少一開口；形成一半導體層於第二絕緣層上方，且填充開口；移除半導體層位於第二絕緣層上方的部分，其中半導體層殘留在開口內的部分形成至少一半導體通道；以及形成一第三導電層於半導體通道上方。

根據本發明的某些實施方式，形成第三導電層於半導體通道上方包含：形成一電洞注入層於半導體通道 上；以及形成一金屬層於電洞注入層上。

根據本發明的某些實施方式，對第一絕緣層、第二導電層以及第二絕緣層進行圖案化包含以下步驟：配置多個顆粒於第二絕緣層上；沉積一遮罩層覆蓋此等顆粒和第二絕緣層；移除此等顆粒以及位於此等顆粒上之遮罩層的部分，而在第二絕緣層上形成一圖案化遮罩層，其中圖案化遮罩層具有多個孔隙暴露出第二絕緣層的一部分：以及利用圖案化遮罩層中的此等孔隙，依序蝕刻第二絕緣層、第二導電層以及第一絕緣層，以形成貫穿第一絕緣層、第二導電層以及第二絕緣層的開口。

根據本發明的某些實施方式，其中依序蝕刻第二絕緣層、第二導電層以及第一絕緣層包含：使用乾式蝕刻製程蝕刻第二絕緣層；使用濕式蝕刻製程蝕刻第二導電層：以及使用乾式蝕刻製程蝕刻第一絕緣層。

根據本發明的某些實施方式，其中半導體層包含高分子半導體，且半導體層填充開口內的部分具有米勒指數(010)的晶面，半導體層位於第二絕緣層上方的部分具有米勒指數(100)的晶面。

1‧‧‧方法

11、12、13、14、15‧‧‧操作

100‧‧‧基材

102‧‧‧堆疊結構

110‧‧‧第一導電層

120‧‧‧第一絕緣層

130‧‧‧第二導電層

140‧‧‧第二絕緣層

142‧‧‧開口

144‧‧‧顆粒

146‧‧‧遮罩層

146p‧‧‧圖案化遮罩層

147‧‧‧孔隙

150‧‧‧半導體層

150a‧‧‧部分

150b‧‧‧部分

152‧‧‧半導體通道

160‧‧‧第三導電層

162‧‧‧電洞注入層

164‧‧‧金屬層

200‧‧‧電晶體

210‧‧‧第一電極

220‧‧‧第一絕緣層

230‧‧‧第二電極

240‧‧‧第二絕緣層

244‧‧‧絕緣層

242‧‧‧硬遮罩層

250‧‧‧半導體通道層

250s‧‧‧側壁

260‧‧‧第三電極

262‧‧‧電洞注入層

264‧‧‧金屬層

第1圖繪示本發明各種實施方式之製造電晶體之方法1的流程圖。

第2-13圖繪示方法1中某些實施方式之不同製程階段的剖面示意圖。

第14-15圖繪示本發明某些實施方式之半導體層的X-光繞射圖譜(XRD)。

為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。

以下將詳細敘述特定細節以使讀者充分理解各實施例，然非用以限定本發明之實施方式。為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖中。

本文中之空間相對用語，如「下方」、「之下」、「上方」、「之上」等，是為了便於敘述元件或特徵之間的相對關係，如圖中所繪示。這些空間上的相對用語的真實意義包含其他的方位。例如，當圖示上下翻轉180度時，一元件與另一元件之間的關係，可能從「下方」、「之下」變成「上方」、「之上」。此外，本文中所使用的空間上的相對敘述也應作同樣的解釋。

第1圖繪示本發明各種實施方式之製造電晶體之方法1的流程圖。方法1包含操作11、操作12、操作13、操作14及操作15。第2-13圖繪示方法1中某些實施方式之不同製程階段的剖面示意圖。

在操作11中，形成包含第一導電層、第一絕緣層、 第二導電層及第二絕緣層之堆疊結構於基材上方。第2-4圖繪示本發明某些實施方式之執行操作11之不同階段的剖面示意圖。請參照第2圖，在某些實施例中，在基材100上形成第一導電層110。基材100可例如為玻璃基材、矽基材、不鏽鋼基材、或類似的基材。第一導電層110可包含諸如氧化銦錫、氧化銦鋅等透明導電氧化物、或其他具有適當導電度的金屬、或類似的材料。第一導電層110的厚度可依需求設置，例如可為約數十奈米至約數十微米的範圍。在另一實施例中，可接收或購得已經鍍有第一導電層(例如氧化銦錫)的基材(例如，玻璃基板)。然後，如第2圖所示，在第一導電層110上形成第一絕緣層120。第一絕緣層120可包含諸如聚乙烯基吡咯烷酮(PVP)、聚醯亞胺(polyimide)、或其他有機絕緣材料，或者第一絕緣層120可包含諸如氧化矽或氮化矽等氧化物絕緣層、或其他的絕緣材料。第一絕緣層120的厚度可依需求設置，例如可為約數十奈米至約數十微米的範圍。

請參照第3圖，在第一絕緣層120上形成第二導電層130。在某些實施例中，第二導電層130可包含鋁、釹、鎳、銅及/或銀等金屬材料。第二導電層130的厚度可依需求設置，例如可為約數十奈米至約數十微米的範圍。之後，如第4圖所示，在第二導電層130上形成第二絕緣層140。第二絕緣層140可包含諸如聚乙烯基吡咯烷酮(PVP)、聚醯亞胺(polyimide)、或其他有機絕緣材料，或者第二絕緣層140可包含諸如氧化矽或氮化矽等氧化物絕緣層、或其他 類似的材料。在某些實施例中，第二絕緣層140與第一絕緣層120為相同的材料。例如，第二絕緣層140與第一絕緣層120為聚乙烯基吡咯烷酮(PVP)所製成。第二絕緣層140的厚度可依需求設置，例如可為約數十奈米至約數十微米的範圍。在形成第二絕緣層140之後，便在基材100上形成包含第一導電層110、第一絕緣層120、第二導電層130以及第二絕緣層140的堆疊結構102。如第4圖所示，第一導電層110、第一絕緣層120、第二導電層130及第二絕緣層140由下而上依序堆疊在基材100上。在某些實施方式中，絕緣層120、140各自的厚度大於導電層110、130各自的厚度。

參考第1圖，在操作12中，對第一絕緣層、第二導電層以及第二絕緣層進行圖案化製程，以形成貫穿第一絕緣層、第二導電層以及第二絕緣層的多個開口。第5-10圖繪示本發明某些實施方式之執行操作12之不同階段的剖面示意圖。請參照第5圖，在某些實施方式中，配置多個顆粒144於第二絕緣層140上。顆粒144可例如為聚苯乙烯或其他高分子材料所製成的顆粒，在多個實施例中，顆粒144的外觀形狀大致上是球形。顆粒144的粒徑可例如為約數十奈米至約數十微米，例如為約50-1000奈米。接著，如第6圖所示，沉積一層遮罩層146覆蓋這些顆粒144以及第二絕緣層140的上表面。遮罩層146的材料可例如為氧化矽、氮化矽或類似的材料。遮罩層146的厚度並無特殊限制，例如為約數十奈米至約數十微米的範圍。然後，如第7圖所示，移除顆粒144以及位於顆粒144上的遮罩層146的部分，而 在第二絕緣層140上形成圖案化遮罩層146p。移除顆粒144的方式並無特別限制，例如可使用具有黏著力的膠帶來移除顆粒144及位於顆粒144上的遮罩層146的部分。所形成的圖案化遮罩層146p具有多個孔隙147，這些孔隙147暴露出第二絕緣層140的上表面的一部分，孔隙147的大小、密度及位置大致上是由顆粒144的大小、密度及位置所決定。然後，如第8圖所示，利用圖案化遮罩層146p中的這些孔隙147，蝕刻第二絕緣層140，並暴露出其下的第二導電層130。蝕刻第二絕緣層140的方式可例如乾式的電漿蝕刻。之後，如第9圖所示，蝕刻第二導電層130，並暴露出其下的第一絕緣層120。蝕刻第二導電層130的方式可例如濕式蝕刻。然後，如第10圖所示，蝕刻第一絕緣層120，並暴露出其下的第一導電層110。因此，形成貫穿第一絕緣層120、第二導電層130以及第二絕緣層140的這些開口142。在形成開口142之後，圖案化遮罩層146p可以留在第二絕緣層140上或者圖案化遮罩層146p可以被移除。上述第5-10圖繪示的實施方式僅為例示，其他半導體製程中習知的圖案化方法均可應用在本發明的實施方式中。雖然本文多處以多個開口142為例說明，但是單一開口142亦屬本發明實施方式之範圍，例如可以使用習知的微影蝕刻等半導體製程形成一開口142。

參考第1圖，在操作13中，形成半導體層於第二絕緣層上方，且填充此等開口。請參照第11圖，形成半導體層150填充開口142，並覆蓋在第二絕緣層140之上。 詳細的說，半導體層150的一部分150a填充在開口142內，半導體層150的另一部分150b位於第二絕緣層140或圖案化遮罩層146p上。根據本發明的各種實施方式，半導體層150填充在孔洞(例如開口142)內的部分150a的結晶型態與半導體層150位於孔洞(例如開口142)外的部分150b的結晶型態不同。本發明無意受限於任何理論，但是吾人相信孔隙內的半導體層150受限於孔隙的維度及空間，造成孔隙內的半導體層150的排列取向不同於孔隙外的半導體層150排列取向。詳細的說，奈米孔洞的周圍被側壁圍繞，側壁與孔洞內的半導體材料分子的交互作用能夠引導分子排列，造成孔洞內的半導體材料的分子的良好排列的比例較高，因此具有較高的等效載子遷移率。在各種實施方式中，半導體層150填充在開口142的部分150a的電子遷移率大於半導體層150在開口142外的部分150b的電子遷移率。舉例而言，半導體層150填充在孔隙(例如開口142)的部分150a為「面上」(face-on)排列取向，半導體層150在孔隙外的部分150b為「邊上」(edge-on)排列取向。在一些實施例中，填充在開口142內的半導體層150的部分150a具有米勒指數(010)的晶面，而位於第二絕緣層140上方的半導體層150的部分150b具有米勒指數(100)的晶面。在某些實施方式中，半導體層150包含有機半導體材料或高分子半導體材料，且此有機半導體材料或高分子半導體材料可形成排列有序的分子晶體。在一實施例中，半導體層150包含聚噻吩(Poly(3-hexylthiophene-2,5-diyl))或其他的有機 半導體材料。當半導體層150包含聚噻吩時，聚噻吩的數量平均分子量可例如為約50000至約80000。

參考第1圖，在操作14中，移除半導體層位於第二絕緣層上方的部分，其中半導體層殘留在開口內的部分形成多個彼此分離的半導體通道。請參照第12圖，半導體層150位於第二絕緣層140上方的部分150b被移除，而半導體層150殘留在開口142內的部分150b形成多個彼此分離的半導體通道152。半導體通道152的下表面接觸第一導電層110，且半導體通道152的側壁接觸第二導電層130。在某些實施方式中，移除半導體層150的部分150b的方法可例如為反應性離子蝕刻(RIE)或其他適合的蝕刻方式。半導體通道152是由半導體層150殘留在開口142內的部分150a所構成，此部分具有較高的載子遷移率，而載子遷移率較低的半導體層150的部分150b已被移除，因此半導體通道152具有較高的載子遷移率。雖然本文多處以多個半導體通道為例說明，但是本發明不限於多個半導體通道，單一個半導體通道亦屬本發明實施方式之範籌。

第14圖為第11圖繪示結構之半導體層150的X-光繞射圖譜(XRD)，第15圖為第12圖繪示結構之半導體層150的部分150a的X-光繞射圖譜(XRD)。在第14圖中可以發現半導體層150具有(100)晶面的峰值以及(010)晶面的峰值。在此實施方式中，(100)峰值為「邊上」(edge-on)排列取向所產生的X光-繞射。(010)峰值為「面上」(face-on)排列取向所產生的X光-繞射。在第15圖中，可以 發現(100)晶面的峰值變得非常微弱，而(010)晶面的峰值相對較為明顯。比較第14及15圖可知，半導體層150的部分150a為(010)晶面，而半導體層150的部分150b為(100)晶面。

在操作15中，形成第三導電層於半導體通道上方。請參照第13圖，在半導體通道152上方形成第三導電層160。在某些實施例中，第三導電層160可包含鋁、釹、鎳、銅、及/或銀等金屬材料。第二導電層130的厚度可依需求設置，例如可為約數十奈米至約數十微米的範圍。在某些實施方式中，形成第三導電層160的操作包含形成電洞注入層162於半導體通道152上，然後在電洞注入層162上形成金屬層164。在某些實施方式中，金屬層164可包含例如鋁、釹、鎳、銅、及/或銀等金屬。在完成操作15後，便製得一電晶體200。在各種實施方式中，第二導電層130作為電晶體200的基極(base)，第一導電層110作為電晶體200的集極(collector)，第三導電層160作為電晶體200的射極(emitter)。

因此，本發明的另一態樣是提供一種電晶體，第13圖亦繪示根據本發各種實施方式之電晶體200的剖面示意圖。電晶體200包含第一電極210、第一絕緣層220、第二電極230、第二絕緣層240、至少一半導體通道層250以及第三電極260。

第一電極210配置在基材100上，第一電極210可例如為金屬、或諸如氧化銦錫等透明導電材料所製成。 在某些實施方式中，第一電極210為電晶體200的集極。在另外某些實施方式中，第一電極210為電晶體200的射極。第一電極210的厚度可依需求設置，例如可為約數十奈米至約數十微米的範圍。

第一絕緣層220位於第一電極210上方。第一絕緣層220可例如為有機絕緣材料或無機絕緣材料所製成。有機絕緣材料的例示包含聚乙烯基吡咯烷酮(PVP)、聚醯亞胺(polyimide)或類似的材料。無機絕緣材料的例示包含氧化矽、氮化矽或類似的材料。第一絕緣層220的厚度並無特殊限制，例如可為約數十奈米至約數十微米的範圍。

第二電極230位於第一絕緣層220上方。第二電極230可包含鋁、釹、鎳、銅、及/或銀等金屬材料。第二電極230的厚度可依需求設置，例如可為約數十奈米至約數十微米的範圍。

第二絕緣層240位於第二電極230上方。在某些實施方式中，第一絕緣層220、第二電極230和第二絕緣層240具有大致相同的平面圖案。在某些實施例中，可以利用同一圖案化遮罩層對第一絕緣層220、第二電極230和第二絕緣層240進行圖案化，而形成一或多個開口貫穿第一絕緣層220、第二電極230和第二絕緣層240。第二絕緣層240可以為單層或多層結構。在一實施例中，如第13圖所示，第二絕緣層240包含絕緣層244以及硬遮罩層242，絕緣層244接觸第二電極230，且硬遮罩層242位於絕緣層244上。在此實施例中，是使用硬遮罩層242作為圖案化遮罩層對其 下方的層別進行蝕刻，硬遮罩層242可為諸如氧化矽或氮化矽等絕緣材料所製成，因此硬遮罩層242與絕緣層244一起形成第二絕緣層240。在其他實施例中，第二絕緣層240包含絕緣層244，但不包含硬遮罩層242。在某些實施方式中，絕緣層244可為聚合物絕緣層，其包含例如聚乙烯基吡咯烷酮(PVP)、聚醯亞胺(polyimide)或類似的材料。在另外某些實施方式中，絕緣層244可為無機絕緣層，其包含例如氧化矽、氮化矽或類似的材料。絕緣層244的厚度可依需求設置，例如可為約數十奈米至約數十微米的範圍。

一或多個半導體通道層250由第一電極210向上延伸貫穿第一絕緣層220、第二電極230和第二絕緣層240。在各種實施方式中，半導體通道層250之側壁250s接觸第一絕緣層220、第二電極230以及第二絕緣層240。在某些實施方式中，半導體通道層250為有機半導體材料所製成，例如聚噻吩(Poly(3-hexylthiophene-2,5-diyl))或其他的有機半導體材料。在多個實施例中，半導體通道層250為「面上」(face-on)排列取向。在多個實施例中，半導體通道層250具有米勒指數(010)的晶面。

第三電極260位於第二絕緣層240上方，且接觸半導體通道層250的頂面。在某些實施方式中，第三電極260包含電洞注入層162以及位於電洞注入層262上的金屬層164。電洞注入層262接觸半導體通道層250的頂面。在某些實施方式中，電洞注入層262可例如為三氧化鉬(MoO₃)或類似的電洞注入材料，金屬層164可包含鋁、釹、鎳、銅、 及/或銀等金屬材料。

在某些實施方式中，半導體通道層250的高度d1實質上等於第一絕緣層220、第二電極230以及第二絕緣層240的總厚度T。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1‧‧‧方法

11、12、13、14、15‧‧‧操作

Claims (9)

1. 一種電晶體，包含：一第一電極；一第一絕緣層，位於該第一電極上方；一第二電極，位於該第一絕緣層上方；一第二絕緣層，位於該第二電極上方；一半導體通道層，由該第一電極向上延伸貫穿該第一絕緣層、該第二電極和該第二絕緣層，其中該半導體通道層之一側壁接觸該第一絕緣層、該第二電極以及該第二絕緣層，且該半導體通道層具有米勒指數(010)的晶面；以及一第三電極，位於該第二絕緣層上方，且接觸該半導體通道層的一頂面。
2. 如請求項1所述的電晶體，其中該第三電極包含一電洞注入層以及位於該電洞注入層上的一金屬層，其中該電洞注入層接觸該半導體通道層的該頂面。
3. 如請求項1所述的電晶體，其中該第二絕緣層包含一聚合物絕緣層以及一硬遮罩層，該聚合物絕緣層接觸該第二電極，且該硬遮罩層位於該聚合物絕緣層上。
4. 如請求項1所述的電晶體，其中該半導體通道層的高度實質上等於該第一絕緣層、該第二電極以及該第二絕緣層的厚度總和。
5. 一種製造電晶體之方法，包含：依序堆疊形成一第一導電層、一第一絕緣層、一第二導電層以及一第二絕緣層於一基材上；圖案化該第一絕緣層、該第二導電層以及該第二絕緣層，以形成貫穿該第一絕緣層、該第二導電層以及該第二絕緣層的一開口；形成一半導體層於該第二絕緣層上方，且填充該開口，其中該半導體層接觸該第一絕緣層、該第二導電層以及該第二絕緣層，且該半導體層填充該開口內的部分具有米勒指數(010)的晶面，該半導體層位於該第二絕緣層上方的部分具有米勒指數(100)的晶面；移除該半導體層位於該第二絕緣層上方的部分，其中該半導體層殘留在該開口內的部分形成一半導體通道；以及形成一第三導電層於該半導體通道上方。
6. 如請求項5所述的方法，其中形成該第三導電層於該半導體通道上方包含：形成一電洞注入層於該半導體通道上；以及形成一金屬層於該電洞注入層上。
7. 如請求項5所述的方法，其中圖案化該第一絕緣層、該第二導電層以及該第二絕緣層包含：配置多個顆粒於該第二絕緣層上； 沉積一遮罩層覆蓋該等顆粒和該第二絕緣層；移除該等顆粒以及位於該等顆粒上之該遮罩層的部分，而在該第二絕緣層上形成一圖案化遮罩層，其中該圖案化遮罩層具有多個孔隙暴露出該第二絕緣層的一部分：以及利用該圖案化遮罩層中的該等孔隙，依序蝕刻該第二絕緣層、該第二導電層以及該第一絕緣層，以形成貫穿該第一絕緣層、該第二導電層以及該第二絕緣層的該開口。
8. 如請求項7所述的方法，其中依序蝕刻該第二絕緣層、該第二導電層以及該第一絕緣層包含：使用一乾式蝕刻製程蝕刻該第二絕緣層；使用一濕式蝕刻製程蝕刻該第二導電層：以及使用一乾式蝕刻製程蝕刻該第一絕緣層。
9. 如請求項5所述的方法，其中該半導體層包含高分子半導體。

Images