CN112838120B - 环栅增强型AlGaN/GaN功率HEMT器件及其制备方法 - Google Patents

环栅增强型AlGaN/GaN功率HEMT器件及其制备方法 Download PDF

Info

Publication number
CN112838120B
CN112838120B CN202110084422.1A CN202110084422A CN112838120B CN 112838120 B CN112838120 B CN 112838120B CN 202110084422 A CN202110084422 A CN 202110084422A CN 112838120 B CN112838120 B CN 112838120B
Authority
CN
China
Prior art keywords
layer
gan
algan
substrate
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110084422.1A
Other languages
English (en)
Other versions
CN112838120A (zh
Inventor
马晓华
何云龙
杨凌
张濛
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110084422.1A priority Critical patent/CN112838120B/zh
Publication of CN112838120A publication Critical patent/CN112838120A/zh
Application granted granted Critical
Publication of CN112838120B publication Critical patent/CN112838120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种环栅增强型AlGaN/GaN功率HEMT器件及其制备方法，该器件包括：衬底；源区部分，设置在衬底上的一侧；漏区部分，设置在衬底上的另一侧，且与源区部分相对设置；若干纳米沟道，间隔设置在源区部分与漏区部分之间，且悬空设置在衬底的上方，纳米沟道包括自下而上依次层叠设置的第一介质层、GaN沟道层和AlGaN势垒层，GaN沟道层和AlGaN势垒层形成异质结；源电极，设置在源区部分上；漏电极，设置在漏区部分上；第二介质层，设置在源电极和漏电极之间，覆盖纳米沟道垂直于衬底的两个侧面以及纳米沟道的顶面，第二介质层和第一介质层形成包覆异质结外周的环形介质层；栅电极，包覆在环形介质层的外周。本发明的器件，提高了器件的阈值电压稳定性。

Description

环栅增强型AlGaN/GaN功率HEMT器件及其制备方法
技术领域
本发明属于半导体器件技术领域，具体涉及一种环栅增强型AlGaN/GaN功率HEMT器件及其制备方法。
背景技术
近年来，由于具有击穿场强大，电子迁移率高，热导率高等优点，GaN基高电子迁移率晶体管在电力电子领域取得了令人瞩目的研究成果。由于自发极化和压电极化的特性，AlGaN/GaN HEMT是天然的耗尽型器件，这限制了GaN器件在高压开关领域的应用，为此，制作阈值电压稳定、栅极漏电低的增强型器件成为发展趋势。
目前，实现增强型功率器件的方法较多，但是在大电流条件下，由于热阻增加导致器件沟道电子向缓冲层转移，造成阈值电压漂移依然是增强型功率器件存在的问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种环栅增强型AlGaN/GaN功率HEMT器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种环栅增强型AlGaN/GaN功率HEMT器件，包括：
衬底；
源区部分，设置在所述衬底上的一侧；
漏区部分，设置在所述衬底上的另一侧，且与所述源区部分相对设置；
若干纳米沟道，间隔设置在所述源区部分与所述漏区部分之间，且悬空设置在所述衬底的上方，所述纳米沟道包括自下而上依次层叠设置的第一介质层、GaN沟道层和AlGaN势垒层，所述GaN沟道层和所述AlGaN势垒层形成异质结；
源电极，设置在所述源区部分上；
漏电极，设置在所述漏区部分上；
第二介质层，设置在所述源电极和所述漏电极之间，覆盖所述纳米沟道垂直于所述衬底的两个侧面以及所述纳米沟道的顶面，所述第二介质层和所述第一介质层形成包覆所述异质结外周的环形介质层；
栅电极，包覆在所述环形介质层的外周。
在本发明的一个实施例中，所述源区部分和所述漏区部分均包括自下而上依次层叠设置的NbN层、所述第一介质层、所述GaN沟道层和所述AlGaN势垒层。
在本发明的一个实施例中，所述衬底包括自下而上依次层叠设置的衬底基片、AlN成核层和GaN缓冲层，其中，所述衬底基片为Si衬底、蓝宝石衬底或SiC衬底。
在本发明的一个实施例中，所述第一介质层和所述第二介质层的材料均为AlN材料，其厚度均为10-30nm。
在本发明的一个实施例中，所述GaN沟道层的厚度为20-100nm，所述AlGaN势垒层的厚度为10-30nm，其中，Al的组份为15％-35％，所述NbN层的厚度为20-100nm。
在本发明的一个实施例中，所述纳米沟道的宽度为50-300nm。
本发明还提供了一种环栅增强型AlGaN/GaN功率HEMT器件的制备方法，包括：
S1：选取衬底基片，在所述衬底基片上依次生长AlN成核层、GaN缓冲层、NbN层、第一AlN介质层、GaN沟道层和AlGaN势垒层，所述GaN沟道层和所述AlGaN势垒层形成异质结；
S2：在所述AlGaN势垒层上制备源电极和漏电极；
S3：刻蚀所述源电极和所述漏电极之间的AlGaN势垒层、GaN沟道层和第一AlN介质层，形成若干沟道；
S4：在所述沟道的顶层和侧壁沉积第二AlN介质层，通过光刻与刻蚀工艺去除沟道间隔处的第二AlN介质层以及栅电极区域外的第二AlN介质层，所述第二AlN介质层和所述第一AlN介质层形成包覆所述异质结外周的环形介质层；
S5：去除沟道之间以及沟道下方的NbN层，形成底部悬空的AlGaN/GaN/AlN纳米沟道；
S6：淀积栅金属，形成包覆在所述环形介质层外周的环形的栅电极；
S7：在电极上制备金属互联。
在本发明的一个实施例中，述S3包括：
S31：采用电子束光刻机对源区部分和漏区部分以外的有源区进行光刻掩模；
S32：采用电感耦合等离子体刻蚀机在等离子体中进行深槽刻蚀，刻蚀所述源电极和所述漏电极之间的AlGaN势垒层、GaN沟道层和第一AlN介质层，形成若干所述沟道，深槽刻蚀的深度为40-160nm，所述沟道的宽度为50-300nm。
在本发明的一个实施例中，所述S5包括：将器件放入电感耦合等离子体刻蚀机，通入XeF2气体，将所沟道之间以及沟道下方的NbN层刻蚀完全，将器件取出，形成底部悬空的AlGaN/GaN/AlN纳米沟道。
在本发明的一个实施例中，所述S6包括：采用电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，蒸发完成后进行金属剥离，形成包覆在所述环形介质层外周的环形的栅电极。
与现有技术相比，本发明的有益效果在于：
1.本发明的环栅增强型AlGaN/GaN功率HEMT器件，采用环形栅结构，栅电极从四个方向对纳米沟道进行控制，不仅易于实现阈值电压的正移，而且提高了器件在大电流与热环境下的阈值电压稳定性；
2.本发明的环栅增强型AlGaN/GaN功率HEMT器件，栅电极从四个方向对沟道进行调制，阻断了纳米沟道电子流向缓冲层的导电通路，提高了器件的击穿电压，而且在栅电极内设置有AlN介质层，减小了栅电极漏电；
3.本发明的环栅增强型AlGaN/GaN功率HEMT器件的制备方法，采用NbN作为牺牲层，利用XeF2与其反应去除沟道下方的NbN层，形成底部悬空的纳米沟道，方法简单易实现。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种环栅增强型AlGaN/GaN功率HEMT器件的立体结构图；
图2是本发明实施例提供的另一种环栅增强型AlGaN/GaN功率HEMT器件的纳米沟道剖面图；
图3是本发明实施例提供的一种环栅增强型AlGaN/GaN功率HEMT器件制备方法示意图；
图4a-图4f是本发明实施例提供的一种环栅增强型AlGaN/GaN功率HEMT器件的制备工艺图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种环栅增强型AlGaN/GaN功率HEMT器件及其制备方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
实施例一
请结合参见图1和图2，图1是本发明实施例提供的一种环栅增强型AlGaN/GaN功率HEMT器件的立体结构图；图2是本发明实施例提供的另一种环栅增强型AlGaN/GaN功率HEMT器件的纳米沟道剖面图。如图所示，本实施例的环栅增强型AlGaN/GaN功率HEMT器件，包括：衬底1、源区部分2、漏区部分3、若干纳米沟道4、源电极8、漏电极9、第二介质层10和栅电极11。其中，源区部分2设置在衬底1上的一侧；漏区部分3设置在衬底1上的另一侧，且与源区部分2相对设置；若干纳米沟道4间隔设置在源区部分2与漏区部分3之间，且悬空设置在衬底1的上方，纳米沟道4包括自下而上依次层叠设置的第一介质层5、GaN沟道层6和AlGaN势垒层7，GaN沟道层6和AlGaN势垒层7形成异质结；源电极8设置在源区部分2上；漏电极9设置在漏区部分3上；第二介质层10设置在源电极8和漏电极9之间，覆盖纳米沟道4垂直于衬底1的两个侧面以及纳米沟道4的顶面，第二介质层10和第一介质层5形成包覆异质结外周的环形介质层；栅电极11包覆在环形介质层的外周。
在本实施例中，如图1所示的环栅增强型AlGaN/GaN功率HEMT器件，设置有一个纳米沟道4。如图2所示的环栅增强型AlGaN/GaN功率HEMT器件，设置有三个纳米沟道4，栅电极11的底部相互连接。
进一步地，源区部分2和漏区部分3均包括自下而上依次层叠设置的NbN层12、第一介质层5、GaN沟道层6和AlGaN势垒层7。
在本实施例中，第一介质层5和第二介质层10的材料均为AlN材料，其厚度均为10-30nm。GaN沟道层6的厚度为20-100nm，AlGaN势垒层7的厚度为10-30nm，其中，Al的组份为15％-35％，NbN层12的厚度为20-100nm。
进一步地，衬底1包括自下而上依次层叠设置的衬底基片101、AlN成核层102和GaN缓冲层103，其中，衬底基片101为Si衬底、蓝宝石衬底或SiC衬底。
在本实施例中，纳米沟道4的宽度为50-300nm。
在本实施例中，GaN沟道层6和AlGaN势垒层7形成AlGaN/GaN异质结，栅电极11呈环形结构，从四个方向对纳米沟道进行控制，不仅易于实现阈值电压的正移，而且提高了器件在大电流与热环境下的阈值电压稳定性。栅电极从四个方向对沟道进行调制，阻断了纳米沟道电子流向缓冲层的导电通路，提高了器件的击穿电压。另外，第二介质层10和第一介质层5形成包覆AlGaN/GaN异质结外周的环形介质层，该环形介质层设置在栅电极内不，减小了栅极漏电。
实施例二
本实施例提供了一种环栅增强型AlGaN/GaN功率HEMT器件的制备方法，请参见图3，图3是本发明实施例提供的一种环栅增强型AlGaN/GaN功率HEMT器件制备方法示意图，如图所示，该方法包括：
S1：选取衬底基片，在衬底基片上依次生长AlN成核层、GaN缓冲层、NbN层、第一AlN介质层、GaN沟道层和AlGaN势垒层，GaN沟道层和AlGaN势垒层形成异质结；
S2：在AlGaN势垒层上制备源电极和漏电极；
S3：刻蚀源电极和漏电极之间的AlGaN势垒层、GaN沟道层和第一AlN介质层，形成若干沟道；
S4：在沟道的顶层和侧壁沉积第二AlN介质层，通过光刻与刻蚀工艺去除沟道间隔处的第二AlN介质层以及栅电极区域外的第二AlN介质层，第二AlN介质层和第一AlN介质层形成包覆异质结外周的环形介质层；
S5：去除沟道之间以及沟道下方的NbN层，形成底部悬空的AlGaN/GaN/AlN纳米沟道；
S6：淀积栅金属，形成包覆在环形介质层外周的环形的栅电极；
S7：在电极上制备金属互联。
具体地，步骤S3包括：
S31：采用电子束光刻机对源区部分和漏区部分以外的有源区进行光刻掩模；
S32：采用电感耦合等离子体刻蚀机在等离子体中进行深槽刻蚀，刻蚀源电极和漏电极之间的AlGaN势垒层、GaN沟道层和第一AlN介质层，形成若干沟道，深槽刻蚀的深度为40-160nm，沟道的宽度为50-300nm。
具体地，步骤S5包括：
将器件放入电感耦合等离子体刻蚀机，通入XeF2气体，将所沟道之间以及沟道下方的NbN层刻蚀完全，将器件取出，形成底部悬空的AlGaN/GaN/AlN纳米沟道。
进一步地，步骤S6包括：
采用电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，蒸发完成后进行金属剥离，形成包覆在环形介质层外周的环形的栅电极。
进一步地，给出以下三种具体实施例，对本实施例的环栅增强型AlGaN/GaN功率HEMT器件的制备方法进行详细描述。请结合参见图4a-图4f，图4a-图4f是本发明实施例提供的一种环栅增强型AlGaN/GaN功率HEMT器件的制备工艺图。
(1)制备沟道宽度为50nm的环栅增强型AlGaN/GaN功率HEMT器件：
步骤1：选取Si衬底001，在Si衬底001上依次生长AlN成核层002、GaN缓冲层003、NbN层004、第一AlN介质层005、GaN沟道层006和AlGaN势垒层007，如图4a所示。
其中，GaN缓冲层003的厚度为1μm，NbN层004的厚度为20nm，第一AlN介质层005的厚度为10nm，GaN沟道层006的厚度为20nm，AlGaN势垒层007的厚度为10nm，Al组份为15％，GaN沟道层006与AlGaN势垒层007形成AlGaN/GaN异质结。
步骤2：制备源电极和漏电极(图中为示出)。
a)采用Stepper光刻机进行曝光，形成源、漏区域掩模图形；
b)采用电子束蒸发台制备源、漏欧姆接触金属，源、漏欧姆接触金属蒸发完成后进行金属剥离；
其中，源、漏金属均依次选用Ti/Al/Ni/Au，Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm；
c)在870℃的N2气氛中进行30s的快速热退火，对源、漏欧姆接触金属进行合金，完成源电极和漏电极的制备。
步骤3：制备若干沟道结构。
a)首先采用甩胶机进行甩胶，得到光刻胶掩模；再采用电子束光刻机进行曝光，形成条状图形；
b)将做好掩模的基片采用感应耦合等离子体刻蚀机在Cl2等离子体中进行深槽结构刻蚀，刻蚀AlGaN势垒层007、GaN沟道层006和第一AlN介质层005，深槽刻蚀深度为40nm，形成宽度为50nm的沟道，采用Cl2等离子体刻蚀进行台面隔离，刻蚀深度超过100nm，如图4b所示。
步骤4：制备第二AlN介质层008；
a)通过ALD设备在基片上沉积厚度为10nm的第二AlN介质层，如图4c所示；
b)采用Stepper光刻机进行曝光得到光刻胶掩模，然后采用ICP刻蚀机在Cl2等离子体条件下将纳米沟道间隔处的第二AlN介质层以及栅电极区域外的第二AlN介质层去除。其中，第二AlN介质层008和第一AlN介质层005形成包覆AlGaN/GaN异质结外周的环形介质层。
步骤5：去除沟道下方的NbN层，将基片放入ICP刻蚀机，通入XeF2气体，恰好将沟道下方的NbN层刻蚀完全，形成底部悬空的AlGaN/GaN/AlN纳米沟道，将基片取出，如图4d和图4e所示。
步骤6：制备栅电极009，采用电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，蒸发完成后进行金属剥离，得到栅电极009，其中，栅电极009完全包裹在环形介质层的外周，如图4f所示。
其中，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm。
步骤7：制备钝化层以及开孔互联(图中未示出)。
a)采用PECVD工艺以NH3为N源，SiH4源为Si源，在最上层AlGaN势垒层007上淀积厚度为60nm的SiN钝化层；
b)采用感应耦合等离子体刻蚀机在CF4等离子体中刻蚀去除电极区域的SiN层，形成互联开孔；
c)采用电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。其中，金属依次选用Ti/Au，选用Ti厚度为20nm，Au厚度为200nm。
(2)制备沟道宽度为175nm的环栅增强型AlGaN/GaN功率HEMT器件：
步骤1：选取Si衬底001，在Si衬底001上依次生长AlN成核层002、GaN缓冲层003、NbN层004、第一AlN介质层005、GaN沟道层006和AlGaN势垒层007，如图4a所示。
其中，GaN缓冲层003的厚度为3μm，NbN层004的厚度为60nm，第一AlN介质层005的厚度为20nm，GaN沟道层006的厚度为60nm，AlGaN势垒层007的厚度为20nm，Al组份为25％，GaN沟道层006与AlGaN势垒层007形成AlGaN/GaN异质结。
步骤2：制备源电极和漏电极(图中为示出)。
a)采用Stepper光刻机进行曝光，形成源、漏区域掩模图形；
b)采用电子束蒸发台制备源、漏欧姆接触金属，源、漏欧姆接触金属蒸发完成后进行金属剥离；
其中，源、漏金属均依次选用Ti/Al/Ni/Au，Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm；
c)在870℃的N2气氛中进行30s的快速热退火，对源、漏欧姆接触金属进行合金，完成源电极和漏电极的制备。
步骤3：制备若干沟道结构。
a)首先采用甩胶机进行甩胶，得到光刻胶掩模；再采用电子束光刻机进行曝光，形成条状图形；
b)将做好掩模的基片采用感应耦合等离子体刻蚀机在Cl2等离子体中进行深槽结构刻蚀，刻蚀AlGaN势垒层007、GaN沟道层006和第一AlN介质层005，深槽刻蚀深度为100nm，形成宽度为175nm的沟道，采用Cl2等离子体刻蚀进行台面隔离，刻蚀深度超过200nm，如图4b所示。
步骤4：制备第二AlN介质层008；
a)通过ALD设备在基片上沉积厚度为20nm的第二AlN介质层，如图4c所示；
b)采用Stepper光刻机进行曝光得到光刻胶掩模，然后采用ICP刻蚀机在Cl2等离子体条件下将纳米沟道间隔处的第二AlN介质层以及栅电极区域外的第二AlN介质层去除。其中，第二AlN介质层008和第一AlN介质层005形成包覆AlGaN/GaN异质结外周的环形介质层。
步骤5：去除沟道下方的NbN层，将基片放入ICP刻蚀机，通入XeF2气体，恰好将沟道下方的NbN层刻蚀完全，形成底部悬空的AlGaN/GaN/AlN纳米沟道，将基片取出，如图4d和图4e所示。
步骤6：制备栅电极009，采用电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，蒸发完成后进行金属剥离，得到栅电极009，其中，栅电极009完全包裹在环形介质层的外周，如图4f所示。
其中，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm。
步骤7：制备钝化层以及开孔互联(图中未示出)。
a)采用PECVD工艺以NH3为N源，SiH4源为Si源，在最上层AlGaN势垒层007上淀积厚度为60nm的SiN钝化层；
b)采用感应耦合等离子体刻蚀机在CF4等离子体中刻蚀去除电极区域的SiN层，形成互联开孔；
c)采用电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。其中，金属依次选用Ti/Au，选用Ti厚度为20nm，Au厚度为200nm。
(3)制备沟道宽度为300nm的环栅增强型AlGaN/GaN功率HEMT器件：
步骤1：选取Si衬底001，在Si衬底001上依次生长AlN成核层002、GaN缓冲层003、NbN层004、第一AlN介质层005、GaN沟道层006和AlGaN势垒层007，如图4a所示。
其中，GaN缓冲层003的厚度为5μm，NbN层004的厚度为100nm，第一AlN介质层005的厚度为30nm，GaN沟道层006的厚度为100nm，AlGaN势垒层007的厚度为30nm，Al组份为35％，GaN沟道层006与AlGaN势垒层007形成AlGaN/GaN异质结。
步骤2：制备源电极和漏电极(图中为示出)。
a)采用Stepper光刻机进行曝光，形成源、漏区域掩模图形；
b)采用电子束蒸发台制备源、漏欧姆接触金属，源、漏欧姆接触金属蒸发完成后进行金属剥离；
其中，源、漏金属均依次选用Ti/Al/Ni/Au，Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm；
c)在870℃的N2气氛中进行30s的快速热退火，对源、漏欧姆接触金属进行合金，完成源电极和漏电极的制备。
步骤3：制备若干沟道结构。
a)首先采用甩胶机进行甩胶，得到光刻胶掩模；再采用电子束光刻机进行曝光，形成条状图形；
b)将做好掩模的基片采用感应耦合等离子体刻蚀机在Cl2等离子体中进行深槽结构刻蚀，刻蚀AlGaN势垒层007、GaN沟道层006和第一AlN介质层005，深槽刻蚀深度为160nm，形成宽度为300nm的沟道，采用Cl2等离子体刻蚀进行台面隔离，刻蚀深度超过300nm，如图4b所示。
步骤4：制备第二AlN介质层008；
a)通过ALD设备在基片上沉积厚度为30nm的第二AlN介质层，如图4c所示；
b)采用Stepper光刻机进行曝光得到光刻胶掩模，然后采用ICP刻蚀机在Cl2等离子体条件下将纳米沟道间隔处的第二AlN介质层以及栅电极区域外的第二AlN介质层去除。其中，第二AlN介质层008和第一AlN介质层005形成包覆AlGaN/GaN异质结外周的环形介质层。
步骤5：去除沟道下方的NbN层，将基片放入ICP刻蚀机，通入XeF2气体，恰好将沟道下方的NbN层刻蚀完全，形成底部悬空的AlGaN/GaN/AlN纳米沟道，将基片取出，如图4d和图4e所示。
步骤6：制备栅电极009，采用电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，蒸发完成后进行金属剥离，得到栅电极009，其中，栅电极009完全包裹在环形介质层的外周，如图4f所示。
其中，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm。
步骤7：制备钝化层以及开孔互联(图中未示出)。
a)采用PECVD工艺以NH3为N源，SiH4源为Si源，在最上层AlGaN势垒层007上淀积厚度为60nm的SiN钝化层；
b)采用感应耦合等离子体刻蚀机在CF4等离子体中刻蚀去除电极区域的SiN层，形成互联开孔；
c)采用电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。其中，金属依次选用Ti/Au，选用Ti厚度为20nm，Au厚度为200nm。
本实施例的环栅增强型AlGaN/GaN功率HEMT器件的制备方法，采用NbN作为牺牲层，利用XeF2与其反应去除沟道下方的NbN层，形成底部悬空的AlGaN/GaN/AlN纳米沟道，方法简单易实现。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种环栅增强型AlGaN/GaN功率HEMT器件的制备方法，其特征在于，包括：
S1：选取衬底基片，在所述衬底基片上依次生长AlN成核层、GaN缓冲层、NbN层、第一AlN介质层、GaN沟道层和AlGaN势垒层，所述GaN沟道层和所述AlGaN势垒层形成异质结；
S2：在所述AlGaN势垒层上制备源电极和漏电极；
S3：刻蚀所述源电极和所述漏电极之间的AlGaN势垒层、GaN沟道层和第一AlN介质层，形成若干沟道；
S4：在所述沟道的顶层和侧壁沉积第二AlN介质层，通过光刻与刻蚀工艺去除沟道间隔处的第二AlN介质层以及栅电极区域外的第二AlN介质层，所述第二AlN介质层和所述第一AlN介质层形成包覆所述异质结外周的环形介质层；
S5：去除沟道之间以及沟道下方的NbN层，形成底部悬空的AlGaN/GaN/AlN纳米沟道；
S6：淀积栅金属，形成包覆在所述环形介质层外周的环形的栅电极；
S7：在电极上制备金属互联。
2.根据权利要求1所述的制备方法，其特征在于，所述S3包括：
S31：采用电子束光刻机对源区部分和漏区部分以外的有源区进行光刻掩模；
S32：采用电感耦合等离子体刻蚀机在等离子体中进行深槽刻蚀，刻蚀所述源电极和所述漏电极之间的AlGaN势垒层、GaN沟道层和第一AlN介质层，形成若干所述沟道，深槽刻蚀的深度为40-160nm，所述沟道的宽度为50-300nm。
3.根据权利要求1所述的制备方法，其特征在于，所述S5包括：将器件放入电感耦合等离子体刻蚀机，通入XeF2气体，将所述沟道之间以及沟道下方的NbN层刻蚀完全，将器件取出，形成底部悬空的AlGaN/GaN/AlN纳米沟道。
4.根据权利要求1所述的制备方法，其特征在于，所述S6包括：采用电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，蒸发完成后进行金属剥离，形成包覆在所述环形介质层外周的环形的栅电极。
5.一种环栅增强型AlGaN/GaN功率HEMT器件，其特征在于，通过权利要求1-4任一项所述的环栅增强型AlGaN/GaN功率HEMT器件的制备方法制备得到，所述环栅增强型AlGaN/GaN功率HEMT器件包括：
衬底；
源区部分，设置在所述衬底上的一侧；
漏区部分，设置在所述衬底上的另一侧，且与所述源区部分相对设置；
若干纳米沟道，间隔设置在所述源区部分与所述漏区部分之间，且悬空设置在所述衬底的上方，所述纳米沟道包括自下而上依次层叠设置的第一介质层、GaN沟道层和AlGaN势垒层，所述GaN沟道层和所述AlGaN势垒层形成异质结；
源电极，设置在所述源区部分上；
漏电极，设置在所述漏区部分上；
第二介质层，设置在所述源电极和所述漏电极之间，覆盖所述纳米沟道垂直于所述衬底的两个侧面以及所述纳米沟道的顶面，所述第二介质层和所述第一介质层形成包覆所述异质结外周的环形介质层；
栅电极，包覆在所述环形介质层的外周。
6.根据权利要求5所述的环栅增强型AlGaN/GaN功率HEMT器件，其特征在于，所述源区部分和所述漏区部分均包括自下而上依次层叠设置的NbN层、所述第一介质层、所述GaN沟道层和所述AlGaN势垒层。
7.根据权利要求5所述的环栅增强型AlGaN/GaN功率HEMT器件，其特征在于，所述衬底包括自下而上依次层叠设置的衬底基片、AlN成核层和GaN缓冲层，其中，所述衬底基片为Si衬底、蓝宝石衬底或SiC衬底。
8.根据权利要求5所述的环栅增强型AlGaN/GaN功率HEMT器件，其特征在于，所述第一介质层和所述第二介质层的材料均为AlN材料，其厚度均为10-30nm。
9.根据权利要求6所述的环栅增强型AlGaN/GaN功率HEMT器件，其特征在于，所述GaN沟道层的厚度为20-100nm，所述AlGaN势垒层的厚度为10-30nm，其中，Al的组份为15％-35％，所述NbN层的厚度为20-100nm。
CN202110084422.1A 2021-01-21 2021-01-21 环栅增强型AlGaN/GaN功率HEMT器件及其制备方法 Active CN112838120B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110084422.1A CN112838120B (zh) 2021-01-21 2021-01-21 环栅增强型AlGaN/GaN功率HEMT器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110084422.1A CN112838120B (zh) 2021-01-21 2021-01-21 环栅增强型AlGaN/GaN功率HEMT器件及其制备方法

Publications (2)

Publication Number Publication Date
CN112838120A CN112838120A (zh) 2021-05-25
CN112838120B true CN112838120B (zh) 2023-04-11

Family

ID=75929320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110084422.1A Active CN112838120B (zh) 2021-01-21 2021-01-21 环栅增强型AlGaN/GaN功率HEMT器件及其制备方法

Country Status (1)

Country Link
CN (1) CN112838120B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695114B (zh) * 2022-05-31 2022-09-09 中芯越州集成电路制造(绍兴)有限公司 半导体器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190028260A (ko) * 2017-09-08 2019-03-18 한국전자통신연구원 게이트 올 어라운드 소자 및 이를 제조하는 방법
CN111916491A (zh) * 2020-07-06 2020-11-10 中国电子科技集团公司第五十五研究所 一种环形栅结构的高电子迁移率晶体管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015009669A1 (en) * 2013-07-16 2015-01-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
CN106158636B (zh) * 2015-03-31 2019-04-26 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US9656859B2 (en) * 2015-04-16 2017-05-23 The United States Of America, As Represented By The Secretary Of The Navy Method for fabricating suspended MEMS structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190028260A (ko) * 2017-09-08 2019-03-18 한국전자통신연구원 게이트 올 어라운드 소자 및 이를 제조하는 방법
CN111916491A (zh) * 2020-07-06 2020-11-10 中国电子科技集团公司第五十五研究所 一种环形栅结构的高电子迁移率晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Current Collapse-Free and Self-Heating Performances in Normally off GaN Nanowire GAA-MOSFETs;KI-SIK IM et al;《JOURNAL OF ELECTRON DEVICES SOCIETY》;20180216;第354-359页 *

Also Published As

Publication number Publication date
CN112838120A (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
US20210159337A1 (en) Three dimensional vertically structured electronic devices
TWI518905B (zh) 具有自我對準閘極之石墨烯電晶體
US9287368B2 (en) Nitride semiconductor device and method for manufacturing same
JP4077731B2 (ja) 化合物半導体装置およびその製造方法
KR101920713B1 (ko) 그래핀 소자 및 그 제조방법
TW201119033A (en) Semiconductor devices with field plates
CN105762078B (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
KR20150083483A (ko) 고전압 구동용 전계효과 트랜지스터 및 제조 방법
KR20210133874A (ko) Iii 족 질화물-기반 트랜지스터 장치
US20200235211A1 (en) Method of fabricating electrically isolated diamond nanowires and its application for nanowire mosfet
US20130341640A1 (en) Semiconductor device and method for manufacturing same
CN112838120B (zh) 环栅增强型AlGaN/GaN功率HEMT器件及其制备方法
AU2024205097A1 (en) A vertical hemt and a method to produce a vertical hemt
CN117438457B (zh) 凹槽栅型GaN基HEMT器件及其制备方法
CN112951899B (zh) 环形MIS栅增强型AlGaN沟道异质结功率器件及其制备方法
CN111710650B (zh) 基于双沟道栅的GaN器件及其制备方法
KR20190028260A (ko) 게이트 올 어라운드 소자 및 이를 제조하는 방법
CN112768508B (zh) 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法
CN113257896B (zh) 多场板射频hemt器件及其制备方法
CN110085674A (zh) 一种垂直功率器件及其制作方法
CN113097070B (zh) GaN器件结构及其制备方法
CN206332034U (zh) GaN基肖特基二极管结构
CN112838121B (zh) 环栅全控型AlGaN/GaN毫米波HEMT器件及其制备方法
JP2023523680A (ja) サイドゲート型半導体－超伝導体ハイブリッドデバイス
JP2010097974A (ja) 化合物半導体電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant